CN103714850A - 用于集成电路的数字配置的装置和方法 - Google Patents

用于集成电路的数字配置的装置和方法 Download PDF

Info

Publication number
CN103714850A
CN103714850A CN201310453026.7A CN201310453026A CN103714850A CN 103714850 A CN103714850 A CN 103714850A CN 201310453026 A CN201310453026 A CN 201310453026A CN 103714850 A CN103714850 A CN 103714850A
Authority
CN
China
Prior art keywords
pin
sensing circuit
voltage
resistor
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310453026.7A
Other languages
English (en)
Other versions
CN103714850B (zh
Inventor
R·P·纳尔逊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN103714850A publication Critical patent/CN103714850A/zh
Application granted granted Critical
Publication of CN103714850B publication Critical patent/CN103714850B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
    • H03M11/22—Static coding
    • H03M11/24—Static coding using analogue means, e.g. by coding the states of multiple switches into a single multi-level analogue signal or by indicating the type of a device using the voltage level at a specific tap of a resistive divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

本文提供了用于集成电路(IC)的数字配置的装置和方法。在某些实现中，IC包括阻抗感测电路和至少一个管脚来用于数字配置。阻抗感测电路可以检测电连接至该管脚的外部无源网络的阻抗值，并且可以基于所检测到的阻抗来数字化配置IC。例如，终端用户可以将特定电阻的外部电阻器连接到该管脚，以及阻抗感测电路可以感测或检测外部电阻器的电阻并基于所检测到的阻抗来数字化配置IC。因此，终端用户可以通过将对应于期望的数字配置的无源外部组件连接到该管脚来数字化配置IC。在某些实现中，IC包括多个管脚，并且数字配置基于管脚中的每个上检测到的阻抗。

Description

用于集成电路的数字配置的装置和方法
背景
领域
本发明的实施方案涉及电子设备，且更特别地涉及集成电路的数字配置。
相关技术的描述
集成电路(IC)可以包括用于配置IC的一个或多个管脚。例如，IC可以包括与总线相关联的管脚，总线用于使用(例如)微处理器或电可擦除可编程只读存储器(EEPROM)对IC的状态进行顺序编程。或者，管脚可以选择性地连结到高功率或低功率供电电压以二元配置IC。在其它实现中，管脚可以用于使用模拟技术诸如通过使用电阻分压器和/或电阻器组(R-组)配置来对IC编程。
常规IC配置方案会具有数额相对较大的开销和/或费用。例如，常规IC配置方案会占据相对较大的电路面积、具有相对较高的复杂度或者使用数量相对较大的管脚进行配置。因此，存在对IC的改进配置的需要，包括（例如）可以被配置具有减少的开销和/或费用的IC。
概要
在一个实施方案中，集成电路(IC)包括第一管脚和电连接到第一管脚的阻抗感测电路。阻抗感测电路被配置成当第一外部无源网络电连接到第一管脚时确定第一外部无源网络的阻抗。阻抗感测电路被配置为基于所确定的阻抗将IC数字化配置成至少四种可能状态中的一种。
在另一实施方案中，提供了一种数字化配置IC的方法。该方法包括使用IC的阻抗感测电路来确定第一外部无源网络的阻抗并基于所确定的第一外部无源网络的阻抗将IC数字化配置成至少四种可能状态中的一种。第一外部无源网络电连接到IC的第一管脚，以及第一外部无源网络被布置在IC的外部。
附图简述
图1A是集成电路(IC)的一个实施方案的示意框图。
图1B是IC的另一实施方案的示意框图。
图2A是电阻感测电路的一个实施方案的示意框图。
图2B是电阻感测电路的另一实施方案的示意框图。
图3A是电阻感测电路的另一实施方案的示意框图。
图3B是电阻感测电路的另一实施方案的示意框图。
图3C是包括多个电阻感测电路的数字配置系统的一个实施方案的示意框图。
图3D是包括多个电阻感测电路的数字配置系统的另一实施方案的示意框图。
图4是根据一个实施方案的电阻感测电路的电路图。
某些实施方案的详述
某些实施方案的下列详细描述呈现了本发明的具体实施方案的各种描述。然而，可以用由权利要求书定义和覆盖的许多不同的方式来实施本发明。在本描述中，参考了附图，其中相同的参考数字指示相同或功能类似的元件。
包括无源数字配置的集成电路的综述
集成电路(IC)可以包括用于设备的顺序编程的管脚。例如，IC可以包括串行外围接口(SPI)，其用于当IC初始化时对IC的寄存器编程。虽然顺序编程可以允许使用数量相对较小的管脚来向IC提供数额相对较大的数字配置数据，但是顺序编程会具有相对较大的开销，其可能对于某些应用来说是成本非常高的。或者，IC可以包括通过用户连结到高功率或低功率供电电压以数字化配置IC的管脚。例如，管脚可以连接到高功率供电电压以指示逻辑“1”或连接到低功率供电电压以指示逻辑“0”，反之亦然。虽然二进制配置可以向IC有效地传送少量比特的配置数据，但是当数字配置数据的数额相对较大时，这种配置方案可以使用数量相对较大的管脚。
本文提供了用于IC的数字配置的装置和方法。在某些实现中，IC包括阻抗感测电路和至少一个管脚来用于数字配置。阻抗感测电路可以检测电连接至该管脚的外部无源网络的阻抗值，并且可以基于所检测到的阻抗将IC数字化配置成至少四种可能状态中的一种。例如，终端用户可以将特定电阻的外部电阻器连接到该管脚，以及阻抗感测电路可以感测或检测外部电阻器的电阻并基于所检测到的阻抗来数字化配置IC。因此，终端用户可以通过将与期望的数字配置相关联的外部无源网络连接到该管脚来数字化配置IC。在某些实现中，IC包括用于配置的多个管脚和阻抗感测电路，该电路基于每个管脚上检测到的阻抗来数字化配置IC。相对于顺序编程或二进制配置方案，IC的无源数字配置可以降低数字配置的成本和/或开销。
在某些实现中，外部无源网络连接在管脚和多个参考电压中的一个之间，以及阻抗感测电路进一步被配置以确定外部无源网络连接到参考电压中的哪个并基于确定内容来数字化配置IC。例如，外部无源网络可以包括连接至管脚的第一端口或端子和电连接到参考电压中的一个的第二端口或端子。以这种方式来配置阻抗感测电路可以进一步提高可以从每个管脚确定的数字配置数据的数额。
图1A是IC10的一个实施方案的示意框图。IC10包括管脚1、阻抗感测电路2以及存储器元件3。
存储元件3用于储存数字配置数据4，其包括对应于IC10的数字状态或配置的数据。例如，数字配置数据4可以用于配置IC10，使得IC10的操作行为根据数字配置数据4的状态而不同。在一个实施方案中，数字配置数据4可以被配置成至少四种可能状态，且特别地被配置成五种或更多可能的状态。存储元件3可以包括寄存器、存储器单元、触发器、锁存器和/或任何其它合适的存储器元件，包括易失性和/或非易失性储存设备。
阻抗感测电路2可以用于基于连接到管脚1的外部无源网络将数字配置数据4修改或改变为可能状态中的一种。例如，IC10的终端用户可以将特定阻抗的外部无源网络连接到管脚1，以及阻抗感测电路2可以确定或检测外部无源网络的阻抗。此外，阻抗感测电路2可以基于所检测到的阻抗来改变或设置存储器元件3的数字配置数据4。在某些实现中，外部无源网络的所检测到的阻抗被用于数字化配置IC10，但是IC10的操作是与外部无源网络的阻抗不相关的别的方式。如本文所用的，外部无源网络可以涉及IC外部的无源电子电路，其包括一个或多个电阻器、电感器和/或电容器。在一个实施方案中，外部无源网络包括至少一个分立电阻器、分立电容器或分立电感器。
在某些实现中，阻抗感测电路2包括被配置以确定电连接至管脚1的外部电阻器的电阻的电阻感测电路。例如，阻抗感测电路2可以通过控制电阻器两端的电压并测量流入或流出外部电阻器的电流来确定电阻，或者通过控制流入或流出电阻器的电流并测量电阻器两端的电压来确定电阻。
虽然在某些实现中阻抗感测电路2可以包括电阻感测电路，但是本文的教导也可应用于阻抗感测电路，其确定外部电容器的电容或确定外部电感器的电感。此外，在某些实现中，阻抗感测电路可以确定一个或多个电阻器、电容器和/或电感器的组合阻抗。在一个实施方案中，阻抗感测电路2被配置成基于在管脚1上产生电压信号、具有受控变化率并测量响应于该电压信号而流入或流出电容器的电流来确定连接到管脚1的电容器的电容。在另一实施方案中，阻抗感测电路2被配置成基于在管脚1上产生电流信号、具有受控变化率并测量响应于该电流信号的电感器两端的电压来确定连接到管脚1的电感器的电感。
阻抗感测电路2可以被配置为在任何合适的时间数字化配置IC10。例如，阻抗感测电路2可以在IC的电源起动之后数字化配置IC10。在某些实现中，阻抗感测电路2可以被配置成依据IC复位和/或在另一指定时间或条件起动。
在某些实现中，管脚1可以是专用配置管脚。在此类实现中，管脚1可以在IC10的数字配置后不进行操作。然而，在其它配置中，可以在数字配置后使用管脚1进行操作。例如，在阻抗感测电路2用于感测连接至管脚1的外部无源网络的阻抗后，管脚1可以用于任何目的，其中外部无源网络不会干扰。例如，管脚1可以用于二进制数字输入/输出传信。在某些实现中，当IC10被数字化配置时，驱动或者以其它方式控制管脚1的电压的电路被禁用。
图1B是IC20的另一实施方案的示意框图。IC20包括第一至第三管脚1a-1c、阻抗感测电路2以及存储器元件3。
图1B的IC20类似于图1A的IC10，除了IC20示出包括三个管脚的实现。阻抗感测电路2可以用于检测连接到第一至第三管脚1a-1c中的每个的阻抗，并可以通过基于所检测到的阻抗值来改变数字配置数据4而数字配置化IC20。
虽然图1B示出使用三个管脚的数字配置方案，但是IC20可以使用更多或更少的管脚进行数字配置。此外，虽然图1B的阻抗感测电路2被配置成感测或确定连接到第一至第三管脚1a-1c中的每个的外部无源网络的阻抗，但是本文的教导可应用于多个阻抗感测电路用于其中的实现，诸如其中每个管脚使用单独的阻抗感测电路的配置。
图2A是电阻感测电路30的一个实施方案的示意框图。电阻感测电路30包括电压强制电路31和电流感测电路32。
电阻感测电路30示出图1A和图1B的阻抗感测电路2的一个实施方案。虽然为了清楚起见从图2A中省略，但是电阻感测电路30和管脚1被包括在IC上，诸如图1A的IC10。因此，电阻感测电路30用于修改或设置IC的数字配置数据。
外部电阻器可以连接在管脚1和参考电压之间，以及电阻感测电路30可以检测外部电阻器的电阻并基于所检测到的阻抗将IC数字化配置成至少四种可能状态中的一种。例如，在一个实施方案中，包括管脚1和电阻感测电路30的IC附着到电路板，以及特定电阻的分立电阻器附着到该电路板并用于数字化配置该IC。在某些实现中，可以封装包括IC和外部电阻器的电路板。因此，在一些配置中，外部电阻器是分立电阻器，其具有在电子系统的制造期间选择的电阻，以提供IC的期望的数字配置。通过提供可以以这种方式数字化配置的IC，该IC可以用作采用不同IC数字配置的应用中的组件，同时避免需要制造适宜用于特定系统的多个IC变化和/或避免与常规数字配置方案相关联的开销和费用。
电压强制电路31可以用于将管脚1的电压控制至强制或受控电压，以及电流感测电路32可以用于测量或感测流入或流出管脚1的电流。另外，所测得或所感测到的电流可以用于基于欧姆定律确定外部电阻器的电阻。如下所述，电阻感测电路30可以用于将IC数字化配置成与所检测到的电阻相关联的数字配置代码。在某些实施方案中，所检测到的阻抗被用于选择IC10的数字配置代码，但是IC10的操作是与外部电阻器的电阻值不相关的别的方式。
分立电阻器可以具有标称电阻值和额定容差。例如，国际电工技术委员会(IEC)60063标准每十个基于它们的容差来定义电阻器的值，包括分别具有0.5%、1%、2%、5%、10%、20%和40%容差的E192、E96、E48、E24、E12、E6和E3系列电阻器的标准电阻值。每个E-系列中的电阻器的值由IEC60063标准定义，使得电阻器的误差带的重叠量相对较小。例如，对于具有20%容错度的E6系列中的电阻器，10Ω、15Ω、22Ω、33Ω、47Ω和68Ω的电阻器值具有误差带，其用相对较小的重叠量覆盖或跨越电阻的十分之一。任何E-系列中定义的电阻可以通过使该E-系列中的每个电阻器的值乘以10n来变换至或应用至电阻的任意的十的倍数，其中n是整数。
E系列中电阻器的某些子集具有不相重叠的误差带。例如，与每隔一个或每隔两个电阻器相关联的E6系列的子集具有不相重叠的误差带。另外，使用给定E系列中更严格容差的电阻器可以用于提供具有不相重叠的误差带的电阻器。例如，使用E6系列中10%容差的电阻器可以提供一组具有不相重叠的误差带的电阻器。
在某些实现中，IC的数字配置是基于使数字配置代码与具有不相重叠的误差带的电阻器值相关联，诸如由来自IEC60063标准的那些电阻器的子集所定义的电阻器值和/或具有比与特定E系列相关联的那些电阻器更严格的容差的电阻器。IC规范中电阻器值和数字配置代码之间的对应关系可以提供给终端用户，并且终端用户可以通过将特定电阻和容差的电阻器连接到管脚来对IC编程。由于此类电阻器编码方案中电阻器的误差带是不相重叠的，电阻感测电路30可以用于检测电阻器的电阻以确定数字配置代码，同时防止或减少与电阻器变化相关联的配置错误。
虽然上面已经描述了各种电阻器编码方案，但是本文描述的电阻感测电路可以与任何合适的电阻器编码方案使用，其中该组中的电阻器具有不相重叠的误差带。使用具有误差带之间的间隙或边界的电阻器编码方案会有助于防止数字配置代码错误地产生，例如当外部电阻器的电阻在电阻器的额定容差之外时、由于老化、应力和/或由于温度或湿度的变化。
仅为了说明的目的，下面表1中显示用于电阻感测电路30的使用具有E12容差的E6系列电阻器值的电阻器编码方案的一个实现。
表1
电阻器值 数字配置
100Ω+/-10% 000
150Ω+/-10% 010
220Ω+/-10% 011
330Ω+/-10% 100
470Ω+/-10% 101
680Ω+/-10% 110
在表1中所示的配置中，10%或更好容差的外部电阻器的六个电阻器值的选择可以用于提供六个离散逻辑值。因此，所示的电阻方案可以提供相对于二进制编码方案的信息密度的显著改善，在二进制编码方案中，两个逻辑状态中的一个通过使管脚连结高或低来传递。此外，管脚可以被配置为通过扩展可以由电阻感测电路30感测到的多个电阻器值来获得更高的信息密度，诸如通过使用更严格容差的电阻器和/或跨越较宽范围的电阻值（包括跨越几十电阻的电阻值）的电阻器。当然，可以使用其它电阻值和可以选择不同的数字配置。例如，不是使用100Ω、150Ω等，而是替换实施方案可以使用100kΩ、150kΩ等。
通过使用电压强制电路31强制电阻器两端的电压并使用电流感测电路32感测所产生的电流，所示的电阻感测电路30可以确定连接到管脚1的外部电阻器的电阻。由于电阻器可以被配置为具有不相重叠的误差带，所测得的电流可以落在对应于特定数字配置代码的电流范围内。在某些实现中，电阻感测电路30被配置成将所感测到的电流与一个或多个判别或阈值电流相比较以便确定所感测到的电流对应于电阻器值中的哪个。在其他实现中，所感测到的电流可以被转换成相应的电压并与一个或多个阈值电压相比较。
在一个实施方案中，所感测到的电流可以与阈值电流中的一个或多个相比较以便产生比较数据，其指示所感测到的电流是否低于或高于阈值电流中的每个。在某些实现中，二进制搜索算法被用于识别所感测到的电流在哪两个阈值电流(如果有的话)之间。在其它实现中，所感测到的电流与每个电流阈值顺序地比较，并且基于顺序比较的结果来选择数字配置数据的值。然而，其它配置是可能的，包括（例如）混合实现。下面关于图4进一步描述使用阈值电流的电阻感测电路的一个实施方案。虽然上面已经描述了使用阈值电流的比较方案，但是可以使用其它阈值信号。例如，所感测到的电流可以被转换成相应的电压并与一个或多个阈值电压相比较。另外，阈值信号比较也可用于本文所述的其它阻抗感测电路中，包括（例如）使用电流强制电路和电压测量电路的配置，诸如下面进一步描述的图2B的电阻感测电路40。
电压强制电路31可以管脚1的电压以及连接到管脚1的外部电阻器的第一端子的电压。外部电阻器的第二端子可以由终端用户连接到参考电压，诸如高功率供电电压、低功率供电电压或者另一合适的DC电压。
在某些实现中，终端用户可以将外部电阻器的第二端子连接到由IC规范指示的参考电压。在此类配置中，由电流感测电路32感测到的电流可以对应于约(VREF-VF)/REXT，其中VREF是参考电压，VF是由电压强制电路31产生的电压，以及REXT是外部电阻器的电阻。
然而，在其它实现中，终端用户可以将外部电阻器的第二端子连接到多个参考电压中的一个，以及选择的参考电压可以被检测并被用于对IC数字化编程。例如，电阻感测电路30还可以被配置成确定外部电阻器的第二端子连接到参考电压中的哪个，并基于该结果来数字化配置IC。仅为了说明的目的，下面表2中显示用于电阻感测电路30的电阻器编码方案的另一个实现。与表1中显示的电阻器编码方案相比，表2中显示的电阻器编码方案包括数字配置数据，该数字配置数据不仅基于连接到管脚1的外部电阻器的电阻，还基于外部电阻器的第二端子是否连接到第一参考电压V1或第二参考电压V2。
表2
电阻器值 参考电压 数字配置
100Ω+/-10% V1 0000
100Ω+/-10% V2 1000
150Ω+/-10% V1 0010
150Ω+/-10% V2 1010
220Ω+/-10% V1 0011
220Ω+/-10% V2 1011
330Ω+/-10% V1 0100
330Ω+/-10% V2 1100
470Ω+/-10% V1 0101
470Ω+/-10% V2 1101
680Ω+/-10% V1 0110
680Ω+/-10% V2 1110
在使用第一和第二参考电压V1、V2的一个实施方案中，由电压强制电路31产生的强制电压被选择以具有在第一和第二参考电压之间大约一半位置处或约等于(V1+V2)/2的电压电平。在此配置中，电流感测电路32可以用于通过确定所感测到的电流的极性来检测外部电阻器是否连接到第一或第二参考电压。
电阻感测电路30还可以被配置成确定管脚1是否电浮动。例如，电流感测电流32可以被配置成检测与约0A的所感测到的电流相关联的浮动管脚状况或状态。在某些实现中，浮动管脚状况用于传递数字配置的额外值或状态。例如，在上面表2中显示的配置中，浮动管脚状况可以被选择以对应于“1111”的数字配置值，然而，在其他实现中，浮动管脚状况用于确定错误状态而不是数字配置值。例如，当检测浮动管脚状况以便指示管脚浮动时，可以设置IC的错误标记。以这种方式配置IC会有助于检测某些错误，诸如与错误连接的外部电阻器和/或错误连接的参考电压相关联的错误。
虽然表2示出使用两个参考电压的配置，但是本文的教导可应用于使用三个或更多个参考电压的配置。对于给定数量的电阻器值，配置电阻感测电路30以检测若干参考电压可以增加每个管脚提供的数字配置数据的数量。
图2B是电阻感测电路40的另一实施方案的示意框图。电阻感测电路40耦合到管脚1，并包括电流强制电路41和电压感测电路42。
图2B的电阻感测电路40可以类似于图2A的电阻感测电路30，除了图2B的电阻感测电路40通过强制电流并测量电压而不是通过强制电压并测量电流来感测电阻。例如，电流强制电路41可以用于强制流入或流出管脚1的电流，以及电压感测电路42可以用于测量管脚1的电压。电阻感测电路40的额外细节可以类似于前面关于图2A描述的那些细节。
图3A是电阻感测电路50的另一实施方案的示意框图。电阻感测电路50包括电压强制电路31和电流感测电路32，其可以如前面关于图2A描述的那样。另外，电阻感测电路50还包括多路复用器51，其电连接至第一管脚1a、第二管脚1b和第三管脚1c。
多路复用器51可以用于将电压强制电路31选择性地连接至与第一管脚1a、第二管脚1b或第三管脚1c。包括多路复用器51允许电压强制电路31和电流感测电路32来感测与多个管脚相关联的外部电阻器的电阻，从而降低整个电路的开销。虽然图3A示出了使用三个管脚的配置，但是多路复用器51可以被修改为更多或更少管脚之间的多路复用器。
图3B是电阻感测电路60的另一实施方案的示意框图。电阻感测电路60包括电流强制电路41、电压感测电路42以及多路复用器51。多路复用器51可以用于将电流强制电路41选择性地连接至与第一管脚1a、第二管脚1b或第三管脚1c。电阻感测电路60的额外细节可以类似于前面描述的那些细节。
图3C是包括多个电阻感测电路的数字配置系统70的一个实施方案的示意框图。数字配置系统70包括第一至第三电流感测电路32a-32c和第一至第三电压强制电路31a-31c，第一至第三电压强制电路31a-31c已被分别电连接至第一至第三管脚1a-1c。所示的数字配置系统80示出了配置的一个实例，其中单独的电阻感测电路已被用于第一至第三管脚1a-1c中的每个。数字配置系统80的额外细节可以类似于前面描述的那些。
图3D是包括多个电阻感测电路的数字配置系统80的另一实施方案的示意框图。数字配置系统80包括第一至第三电压感测电路42a-42c和第一至第三电流强制电路41a-41c，第一至第三电流强制电路41a-41c已被分别电连接至第一至第三管脚1a-1c。所示的数字配置系统80示出了配置的一个实例，其中单独的电阻感测电路已被用于第一至第三管脚1a-1c中的每个。数字配置系统80的额外细节可以类似于前面描述的那些。
图4是根据一个实施方案的电阻感测电路100的电路图。电阻感测电路100包括第一放大器101、第二放大器102、第一多路复用器103、第二多路复用器104、第三多路复用器105、第四多路复用器106、解码逻辑107、控制器块108、PMOS电流感测晶体管110、第一至第四PMOS镜像晶体管111-114、NMOS电流-感测晶体管120、第一至第四NMOS镜像晶体管121-124、第一至第八电流源131-138以及第一至第八比较器141-148。
电阻感测电路100电连接到第一至第三管脚1a-1c。电阻感测电路100已被注解包括连接到这些管脚的外部电阻器的一个可能配置。例如，第一外部电阻器91a已被电连接在第一管脚1a和低功率供电电压V1之间，第二外部电阻器91b已被电连接在第二管脚1b和高功率供电电压V2之间，以及第三外部电阻器91c已被电连接在第三管脚1c和低功率供电电压V1之间。虽然电阻感测电路100被示出为感测连接到三个管脚的外部电阻器的电阻，但是电阻感测电路100可以用于感测与更多或更少的管脚相关联的电阻器。
第一和第二多路复用器103、104各自包括分别耦合到第一至第三管脚1a-1c的第一至第三输入端。第一多路复用器103还包括耦合到PMOS电流-感测晶体管110的漏极的输出端，以及第二多路复用器104还包括电连接到第一放大器101的非反相输入端的输出端。第一放大器101还包括电连接到第一强制电压VF1的反相输入端与电连接到PMOS电流-感测晶体管110的栅极和第一至第四PMOS镜像晶体管111-114中的每个的栅极的输出端。在所示的配置中，PMOS电流-感测晶体管110和第一至第四PMOS镜像晶体管111-114各自还包括电连接到高功率供电电压V2的源极。然而，其它实现也是可能的，诸如使用电流镜的其他配置的实现，诸如包括级联设备的那些实现。第一至第四PMOS镜像晶体管111-114各自还包括分别电连接到第一至第四比较器141-144的输入端的漏极。在图4所示的配置中，第一至第四电流源131-134分别电连接在低功率供电电压V1和第一至第四PMOS镜像晶体管111-114的漏极之间。然而，电流源可以以其它方式连接。解码逻辑107包括分别电连接到第一至第四比较器141-144的输出端的第一到第四输入端。
第三和第四多路复用器105、106各自包括分别耦合到第一至第三管脚1a-1c的第一至第三输入端。第三多路复用器105还包括耦合到NMOS电流-感测晶体管120的漏极的输出端，以及第四多路复用器106还包括电连接到第二放大器102的非反相输入端的输出端。第二放大器102还包括电连接到第二强制电压VF2的反相输入端与电连接到NMOS电流-感测晶体管120的栅极和第一至第四NMOS镜像晶体管121-124中的每个的栅极的输出端。在所示的配置中，NMOS电流-感测晶体管120和第一至第四NMOS镜像晶体管121-124各自还包括电连接到低功率供电电压V1的源极。然而，其它实现也是可能的，诸如使用电流镜的其他配置的实现，诸如包括级联设备的那些实现。第一至第四NMOS镜像晶体管121-124各自还包括分别电连接到第五至第八比较器145-148的输入端的漏极。在图4所示的配置中，第五至第八电流源135-138分别电连接在高功率供电电压V2和第一至第四NMOS镜像晶体管121-124的漏极之间。然而，电流源可以以其它方式连接。解码逻辑107还包括分别电连接至第五至第八比较器145-148的输出端的第五至第八输入端。解码逻辑107还包括被配置以产生数字输出信号D输出的输出端，其可以用于向IC的存储器元件提供数字配置数据。
虽然为清楚起见图4中没有示出，但是控制器块108可以用于产生控制信号来控制第一至第四多路复用器103-106。例如，控制器块108可以用于控制由多路复用器选择管脚中的哪个。此外，在某些实现中，控制器块108可以用于控制解码逻辑107的操作，诸如通过将由第一至第八比较器141-148产生的比较数据捕获到解码逻辑107的锁存器或触发器中。
所示的电阻感测电路100可以用于检测连接到第一至第三管脚1a-1c的第一至第三外部电阻器91a-91c的电阻值，以及检测外部电阻器中的每个是连接到高功率供电电压V2还是连接到低功率供电电压V1。
例如，第一和第二多路复用器103、104可以用于将第一至第三管脚1a-1c中的一个连接至第一放大器101的非反相输入端和PMOS电流-感测晶体管110的漏极。当与所选定的管脚相关联的外部电阻器连接在该管脚和低功率供电电压V1之间时，第一放大器101可以通过对约等于第一强制电压VF1的强制电压的反馈来控制该管脚的电压。另外，流入外部电阻器的电流可以约等于所感测到的穿过PMOS电流-感测晶体管110的电流，并且使用第一至第四PMOS镜像晶体管111-114可以使所感测到的电流镜像。镜像的电流可以与由第一至第四电流源131-134分别产生的第一至第四阈值电流I1-I4比较。由第一至第四比较器141-144产生的输出或比较数据可以指示所感测到的穿过PMOS电流-感测晶体管110的电流是大于还是小于第一至第四阈值电流I1-I4中的每个。因此，当外部电阻器连接在该管脚和低功率供电电压V1之间时，PMOS电流-感测晶体管110和相关电路可以用于产生用于解码逻辑107的电流阈值比较数据。
然而，当外部电阻器连接在该管脚和高功率供电电压V2之间时，PMOS电流-感测晶体管110的源极至漏极的电压可以约为0V。因此，由PMOS电流-感测晶体管110感测到的电流可以约为0A，以及由第一至第四比较器141-144产生的比较数据可以指示没有电流被检测到。
类似地，第三和第四多路复用器105、106可以用于将第一至第三管脚1a-1c中的一个连接至第二放大器102的非反相输入端和NMOS电流-感测晶体管120的漏极。当与所选定的管脚相关联的外部电阻器连接在该管脚和高功率供电电压V2之间时，第二放大器102可以将该管脚的电压控制至约等于第二强制电压VF2的强制电压。另外，可以使用第一至第四NMOS镜像晶体管121-124使所感测到的穿过NMOS电流-感测晶体管120的电流镜像，以及之后与由第五至第八电流源135-138分别产生的第五至第八阈值电流I5-I8比较。第五至第八比较器145-148可以产生指示所感测到的电流是大于还是小于第五至第八阈值电流I5-I8中的每个的比较数据。因此，当外部电阻器连接在该管脚和高功率供电电压V2之间时，NMOS电流-感测晶体管120和相关电路可以用于感测穿过外部电阻器的电流并向解码逻辑107提供电流阈值比较数据。然而，当外部电阻器连接在该管脚和低功率供电电压V1之间时，穿过NMOS电流-感测晶体管120的电流可以约为0A并且由第五至第八比较器145-148产生的比较数据可以指示没有电流被检测到。
因此，电阻感测电路100可以用于检测第一至第三外部电阻器91a-91c的电阻值，以及检测外部电阻器中的每个是连接到高功率供电电压V2还是连接到低功率供电电压V1。解码逻辑107可以是任何合适的逻辑，用于将第一至第八比较器141-148产生的比较数据解码成对应于IC中储存的数字配置数据的数字输出信号D输出。例如，在某些实现中，解码逻辑107包括第一温度计解码器电路，用于通过解码第一至第四比较器141-144的输出来产生数字输出信号D输出的数位的第一部分，和第二温度计解码器电路，用于通过解码第五至第八比较器145-148的输出来产生数字输出信号D输出的数位的第二部分。然而，可以使用解码逻辑107的其它配置。此外，在一个实施方案中，解码逻辑107包括用于捕获由第一至第八比较器141-148产生的比较数据的储存元件诸如触发器或锁存器。
所示的配置使用一方案，其中PMOS电流-感测晶体管110拉电流，而NMOS电流-感测晶体管120灌电流。以这种方式配置电阻感测电路100会有助于检测外部电阻器是连接到高功率供电电压还是连接到低功率供电电压，原因在于当外部电阻器连接到高功率供电电压时，可以切断PMOS电流-感测晶体管110，以及当外部电阻器连接到低功率供电电压时，可以切断NMOS电流-感测晶体管120。在某些实现中，拉电流子电路和灌电流子电路被配置成顺序地感测管脚的电阻，并且一旦子电路中的一个感测到非零管脚电流，就停止测试。
图4的电阻感测电路100示出一配置，其中高功率供电电压和低功率供电电压V2、V1都用作外部电阻器91a-91c的参考电压并用作PMOS电流-感测晶体管110和NMOS电流-感测晶体管120的电源。然而，其它配置也是可能的。例如，在一个实施方案中，使用内部高功率供电电压对PMOS电流-感测晶体管110供电以及使用内部低功率供电电压对NMOS电流-感测晶体管120供电，而外部电阻器被配置成使用外部高功率供电电压和外部低功率供电电压作为参考电压。在另一实施方案中，当外部电阻器连接到第一参考电压时，用于对PMOS电流-感测晶体管110供电的高功率供电电压足够大以检测穿过外部电阻器的电流，但是高功率供电电压和第二参考电压之间的差足够小，使得由PMOS电流-感测晶体管110感测到的任何电流小于最小阈值电流。类似地，当外部电阻器连接到第二参考电压时，用于对NMOS电流-感测晶体管120供电的低功率供电电压可以足够小以检测穿过外部电阻器的电流，但是第一参考电压和低功率供电电压之间的差可以足够小，使得由NMOS电流-感测晶体管120感测到的任何电流小于最小阈值电流。例如，每当所感测的电流小于最小阈值电流时，电阻感测电路的比较器会检测不到电流，并因此小于最小阈值电流的所感测的电流可以基本上与没有感测到的电流没有区别。
电阻感测电路100也可以用于确定浮动管脚状况，诸如当外部电阻器不连接到参考电压时。例如，浮动管脚状况可以与没有感测到的电流或小于同时由PMOS电流-感测晶体管110和由NMOS电流-感测晶体管120感测到的最小阈值的电流相关联。在某些配置中，浮动管脚状况可以对应于额外的数字配置状态。在其它配置中，浮动管脚状况被标记为错误。
在一个实施方案中，可以通过使用比率-度量缩放来产生阈值电流，诸如图4的第一至第八阈值电流I1-I8。例如，参考电阻器(图4中未示出)可以用于通过将受控电压强制在参考电阻器的两端(诸如带隙电压或其小部分)来产生特定值的参考电流。另外，可以使用复制晶体管使参考电流镜像以产生期望的阈值电流值。由于参考电流中的变化可以确定电阻器编码方案中可以选择的外部电阻器的如何紧密间隔的电阻值的下限，在某些实现中，可以使用高精度参考电阻器来产生参考电流。例如，在一个实施方案中，使用紧密容差的外部参考电阻器来产生参考电流，而在另一实施方案中，参考电阻器制作在IC上，但是被调整或以其它方式校准来降低电阻变化。虽然某些实施方案使用高精度参考电阻器，但是在一些配置中，不必使用高精度参考电阻器。例如，在制造变化可容许的配置中，参考电阻器可以制作在IC上并且不必调整或校准。
在使用外部精密参考电阻器的某些配置中，外部精密参考电阻器的值是固定值，诸如与IC规范相关联的固定电阻。然而，在其它配置中，终端用户可以将外部精密参考电阻器选择为选自一组参考电阻器值的参考电阻。此外，电阻感测电路可以使用低精度的内部参考电阻器来确定外部精密参考电阻器的电阻。在电阻感测电路确定外部精密参考电阻器的电阻之后，该电阻感测电路可以使用外部精密参考电阻器来产生用于电阻检测的阈值信号。另外，所检测到的参考电阻可以用于数字化配置IC。因此，在高精度外部电阻器的电阻的初始检测之后，外部电阻器可以用于执行连接到其它IC管脚的外部电阻器的更精确的电阻检测。在某些实施方案中，外部精密参考电阻器也可以由终端用户连接到多个参考电压中的一个，以及阻抗感测电路可以用于确定外部精密参考电阻器连接到参考电压中的哪个并基于所检测到的参考电压来数字化配置IC。
在某些实现中，可以基于电阻器编码方案来选择被包括在电阻感测电路100中的阈值电流的数量和/或大小。例如，编码方案中所使用的每个电阻值可以具有相应的标称电流值，以及阈值电流可以被安置在标称电流值之间，以便在可能的电阻之间辨别。因此，虽然图4示出了阈值电流的一种可能配置，但是电阻感测电路100可以被修改为包括更多或更少的阈值电流。在一个实施方案中，第一至第四阈值电流I1-I4被配置成具有相等的大小，但是具有第五至第八阈值电流I5-I8的相反极性。
第一和第二强制电压VF1、VF2可以具有任何合适的电压电平。在一个实施方案中，第一和第二强制电压VF1、VF2被配置成具有大约相等的电压电平，以及第一和第二强制电压VF1、VF2的电压电平被选择为大约等于高功率供电电压和低功率供电电压V1、V2之间一半位置处的电压电平。然而，其它配置也是可能的，包括例如不对称的配置。在一个实施方案中，基于带隙参考电压来产生第一和第二强制电压VF1、VF2。
虽然图4示出了使用两个参考电压的电阻感测电路，但是可以提供确定两个以上的参考电压的电阻感测电路。例如，在一个实施方案中，当禁用电压强制电路时，通过测量管脚的电压来确定参考电压。在另一实施方案中，管脚被依次强制至两个或更多个强制电压并且所测得的电流被确定用于每个强制电压。另外，测量电流和电压点(I,V)之间的直线的斜率以确定电阻，以及基于电流和电压点来确定电压过零点以确定参考电压。虽然已经描述了确定三个或更多个参考电压的电压电平的两个实例，但是也可以使用其它配置。
前面的描述和权利要求书可将元件或特征称作“连接”或“耦合”在一起。如本文所用的，除非另外清楚地说明，“连接”意指一个元件/特征直接或间接地连接到另一元件/特征，而不必是机械连接。同样，除非另外清楚地说明，“耦合”意指一个元件/特征直接或间接地耦合到另一元件/特征，而不必是机械耦合。因此，虽然附图中所示的不同示意图描绘了元件和组件的布置，但是额外的插入元件、设备、特征或组件可出现于实际的实施方案中(假定所描绘的电路的功能不受负面影响)。
应用
采用上述方案的设备可以被实现为各种电子设备。电子设备的实例可以包括（但不限于）消费电子产品、消费电子产品的零件、电子测试设备、医疗电子产品等。电子设备的实例还可以包括存储器芯片、存储器模块、光网络或其他通信网络的电路和磁盘驱动器电路。消费电子产品可以包括（但不限于）移动电话、电话机、电视机、计算机监视器、计算机、手持式计算机、个人数字助理(PDA)、微波炉、冰箱、汽车、立体声系统、盒式录音机或播放器、DVD播放器、CD播放器、VCR、MP3播放器、无线电设备、摄像机、照相机、数码照相机、便携式存储器芯片、洗衣机、干燥机、洗衣机/干衣机、复印机、传真机、扫描仪、多功能外围设备、手表、时钟等。医疗电子产品可以包括但不限于数字X射线检测器、CT(计算机断层摄影)扫描器、超声波系统、MRI(磁共振成像)系统等。此外，电子设备可以包括未成品。
虽然根据某些实施方案已经描述了本发明，但是对于本领域的那些普通技术人员明显的、包括不提供本文中提出的所有特征和优点的实施方案的其它实施方案也在本发明的范围内。此外，上述各种实施方案可以组合以提供另外的实施方案。此外，一个实施方案的上下文中所示的某些特征也可以并入其他实施方案。因此，本发明的范围仅通过参考所附权利要求书来定义。

Claims (26)

1.一种集成电路(IC)，其包括：
第一管脚；以及
阻抗感测电路，其电连接到所述第一管脚，其中所述阻抗感测电路被配置成当第一外部无源网络电连接到所述第一管脚时确定所述第一外部无源网络的阻抗，并且其中所述阻抗感测电路被配置为基于所述确定的阻抗将所述IC数字化配置成至少四种可能状态中的一种。
2.如权利要求1所述的IC，其中所述第一外部无源网络包括第一外部电阻器，并且其中所述阻抗感测电路被配置成当所述第一外部电阻器电连接到所述第一管脚时确定所述第一外部电阻器的电阻。
3.如权利要求2所述的IC，其中所述阻抗感测电路包括电压强制电路和电流感测电路，其中所述电压强制电路被配置成将所述第一管脚的电压控制至第一受控电压电平，以及其中所述电流感测电路被配置成当所述第一管脚的所述电压被控制至所述第一受控电压电平时测量穿过所述第一外部电阻器的电流，以及其中所述阻抗感测电路还被配置成基于所述测得的电流来确定所述第一外部电阻器的所述电阻。
4.如权利要求3所述的IC，其中所述阻抗感测电路被配置成通过使所述测得的电流与多个阈值信号进行比较来确定所述第一外部电阻器的所述电阻。
5.如权利要求3所述的IC，其中所述IC还包括第二管脚，并且其中所述阻抗感测电路还包括多路复用器，所述多路复用器被配置成将所述电压强制电路选择性地连接到所述第一管脚或所述第二管脚，并且其中所述阻抗感测电路被配置成当第二外部电阻器电连接到所述第二管脚时确定所述第二外部电阻器的电阻，以及其中所述阻抗感测电路还被配置成基于所述第二外部电阻器的所述确定的电阻来数字化配置所述IC。
6.如权利要求3所述的IC，其中所述阻抗感测电路包括电连接到所述第一管脚的灌电流晶体管，以及其中所述阻抗感测电路还包括电连接到所述第一管脚的拉电流晶体管，并且其中所述拉电流晶体管被配置成当所述第一外部电阻器电连接在第一焊盘和第一电压之间时测量穿过所述第一外部电阻器的所述电流，以及其中所述灌电流晶体管被配置成当所述第一外部电阻器电连接在所述第一焊盘和第二电压之间时测量穿过所述第一外部电阻器的所述电流。
7.如权利要求6所述的IC，其中所述灌电流晶体管电连接在所述第一电压和所述第一管脚之间，以及其中所述拉电流晶体管电连接在所述第二电压和所述第一管脚之间。
8.如权利要求2所述的IC，其中所述电阻器具有选自多个电阻器值的电阻，其中所述多个电阻器值中的每个对应于所述IC的不同数字配置代码。
9.如权利要求2所述的IC，其中所述阻抗感测电路包括电流强制电路和电压感测电路。
10.如权利要求9所述的IC，其中所述阻抗感测电路被配置成通过使所述测得的电压与多个阈值信号进行比较来确定所述第一外部电阻器的所述电阻。
11.如权利要求9所述的IC，其中所述IC还包括第二管脚，并且其中所述阻抗感测电路还包括多路复用器，所述多路复用器被配置成将所述电流强制电路选择性地连接到所述第一管脚或所述第二管脚，并且其中所述阻抗感测电路被配置成当第二外部电阻器电连接到所述第二管脚时确定所述第二外部电阻器的电阻，以及其中所述阻抗感测电路还被配置成基于所述第二外部电阻器的所述确定的电阻来数字化配置所述IC。
12.如权利要求1所述的IC，其中所述第一外部无源网络包括电连接到所述第一管脚的第一端子和电连接到第一参考电压的第二端子。
13.如权利要求12所述的IC，其中所述阻抗感测电路还被配置成确定所述参考电压的电压电平，并且其中所述阻抗感测电路还被配置成基于所述确定的电压电平来数字化配置所述IC。
14.如权利要求1所述的IC，其中所述阻抗感测电路还被配置成确定所述第一管脚何时电浮动。
15.如权利要求1所述的IC，还包括多个存储器元件，其中所述阻抗感测电路被配置成基于所述第一外部无源组件的所述确定的阻抗来更改储存在所述多个存储器元件中的数字配置数据。
16.一种数字化配置集成电路(IC)的方法，所述方法包括：
使用所述IC的阻抗感测电路来确定第一外部无源网络的阻抗，其中所述第一外部无源网络电连接至所述IC的第一管脚，并且其中所述第一外部无源网络被布置在所述IC的外部；以及
基于所述第一外部无源网络的所述确定的阻抗将所述IC数字化配置成至少四种可能状态中的一种。
17.如权利要求16所述的方法，其中所述第一外部无源网络电连接在参考电压和所述管脚之间。
18.如权利要求17所述的方法，其中所述方法还包括：
确定所述参考电压的电压电平；以及
基于所述确定的电压电平来数字化配置所述IC。
19.如权利要求16所述的方法，还包括在数字化配置所述IC之后使用所述第一管脚进行操作，其中使用所述第一管脚进行操作包括使用所述第一管脚传送来自所述IC的信号或使用所述第一管脚接收进入所述IC的信号中的至少一种。
20.如权利要求16所述的方法，其中所述第一外部无源网络包括第一外部电阻器，并且其中确定所述第一外部无源网络的所述阻抗包括确定所述第一外部电阻器的电阻。
21.如权利要求20所述的方法，其中确定所述第一外部电阻器的所述电阻包括将流过所述第一外部电阻器的电流控制至第一受控电流电平并在流过所述第一外部电阻器的所述电流被控制至所述第一受控电流电平时测量所述第一外部电阻器两端的电压。
22.如权利要求20所述的方法，其中确定所述第一外部电阻器的所述电阻包括将所述第一管脚的电压控制至第一受控电压电平并在所述第一管脚被控制至所述第一受控电压电平时测量穿过所述第一外部电阻器的电流。
23.如权利要求22所述的方法，其中确定所述第一外部电阻器的所述电阻还包括使所述测得的电流与多个阈值信号进行比较。
24.如权利要求23所述的方法，其中产生所述阈值信号包括确定参考电阻器的电阻，并且基于所述结果来产生所述多个阈值信号。
25.如权利要求24所述的方法，还包括基于所述参考电阻器的所述电阻来数字化配置所述IC。
26.如权利要求24所述的方法，其中所述参考电阻器电连接在参考电压和所述管脚之间，并且其中所述方法还包括：
确定所述参考电压的电压电平；以及
基于所述确定的电压电平来数字化配置所述IC。
CN201310453026.7A 2012-09-28 2013-09-26 用于集成电路的数字配置的装置和方法 Active CN103714850B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/631,505 2012-09-28
US13/631,505 US8957700B2 (en) 2012-09-28 2012-09-28 Apparatus and methods for digital configuration of integrated circuits

Publications (2)

Publication Number Publication Date
CN103714850A true CN103714850A (zh) 2014-04-09
CN103714850B CN103714850B (zh) 2017-04-26

Family

ID=50276427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310453026.7A Active CN103714850B (zh) 2012-09-28 2013-09-26 用于集成电路的数字配置的装置和方法

Country Status (3)

Country Link
US (1) US8957700B2 (zh)
CN (1) CN103714850B (zh)
DE (1) DE102013110223B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105991007A (zh) * 2014-11-27 2016-10-05 力钜电子股份有限公司 参数控制方法以及使用其的集成电路
CN110380720A (zh) * 2019-06-28 2019-10-25 郑州森鹏电子技术有限公司 一种通用管脚复用电路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9494636B2 (en) * 2014-05-27 2016-11-15 Infineon Technologies Ag Floating connector safety protection
US9432020B2 (en) 2014-06-25 2016-08-30 Stmicroelectronics S.R.L. Communication cell for an integrated circuit operating in contact and contactless mode, electronic chip comprising the communication cell, electronic system including the chip, and test apparatus
JP6430858B2 (ja) * 2015-02-27 2018-11-28 理想科学工業株式会社 基板接続システム及びインクジェット記録装置
US11283387B2 (en) * 2020-04-15 2022-03-22 Texas Instruments Incorporated Current sense circuit with alternating measurement paths

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020057102A1 (en) * 2000-11-15 2002-05-16 Samsung Electronics Co., Ltd. Impedance controlled output circuit having multi-stage of high code selectors in semiconductor device and method for operating the same
CN1637948A (zh) * 2003-12-30 2005-07-13 三星电子株式会社 用于相变存储阵列的置位编程方法和写入驱动器电路
US20060158948A1 (en) * 2005-01-19 2006-07-20 Elpida Memory, Inc Memory device
CN102655408A (zh) * 2011-03-03 2012-09-05 三星电子株式会社 包括多电源电压检测的集成电路器件以及相关系统和方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3312153A1 (de) * 1983-04-02 1984-10-04 Grundig E.M.V. Elektro-Mechanische Versuchsanstalt Max Grundig & Co KG, 8510 Fürth Verfahren und schaltungsanordnung zur tastenabfrage
US4817010A (en) * 1987-03-02 1989-03-28 Mars Incorporated Vending machine control with improved vendor selector switch detection and decoding apparatus
US6424274B1 (en) * 1999-04-13 2002-07-23 Legerity, Inc. Keypad scanning with few pins
US7423897B2 (en) * 2004-10-01 2008-09-09 Ovonyx, Inc. Method of operating a programmable resistance memory array
KR100801033B1 (ko) * 2005-11-03 2008-02-04 삼성전자주식회사 경계 스캔 회로를 이용하여 온 다이 터미네이션 회로를테스트할 수 있는 반도체 장치, 이를 구비한 테스트시스템, 및 테스트 방법
US8022723B1 (en) * 2006-07-19 2011-09-20 Altera Corporation Dynamic termination-impedance control for bidirectional I/O pins
TW200910373A (en) * 2007-06-08 2009-03-01 Mosaid Technologies Inc Dynamic impedance control for input/output buffers
KR100978662B1 (ko) * 2008-09-02 2010-08-30 삼성전기주식회사 키 스캔 회로
US8446169B1 (en) * 2011-08-26 2013-05-21 Xilinx, Inc. Impedance tuning for termination

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020057102A1 (en) * 2000-11-15 2002-05-16 Samsung Electronics Co., Ltd. Impedance controlled output circuit having multi-stage of high code selectors in semiconductor device and method for operating the same
CN1637948A (zh) * 2003-12-30 2005-07-13 三星电子株式会社 用于相变存储阵列的置位编程方法和写入驱动器电路
US20060158948A1 (en) * 2005-01-19 2006-07-20 Elpida Memory, Inc Memory device
CN102655408A (zh) * 2011-03-03 2012-09-05 三星电子株式会社 包括多电源电压检测的集成电路器件以及相关系统和方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105991007A (zh) * 2014-11-27 2016-10-05 力钜电子股份有限公司 参数控制方法以及使用其的集成电路
CN105991007B (zh) * 2014-11-27 2019-05-31 力钜电子股份有限公司 参数控制方法以及使用其的集成电路
CN110380720A (zh) * 2019-06-28 2019-10-25 郑州森鹏电子技术有限公司 一种通用管脚复用电路

Also Published As

Publication number Publication date
US8957700B2 (en) 2015-02-17
DE102013110223B4 (de) 2016-02-25
US20140091835A1 (en) 2014-04-03
DE102013110223A1 (de) 2014-04-03
CN103714850B (zh) 2017-04-26

Similar Documents

Publication Publication Date Title
CN103714850A (zh) 用于集成电路的数字配置的装置和方法
US8324861B2 (en) Multi-channel converter with self-diagnosis functionality
KR101754011B1 (ko) 비간섭형 파워 모니터링을 위한 방법 및 디바이스들
US20060009933A1 (en) Configurable voltage regulator
CN102840925A (zh) 一种温度测量与校准电路及无源射频识别标签以及温度测量方法
CN102045054B (zh) 校准输出入电路的方法与相关装置
CN103746683A (zh) 使用集成电路引脚作为限流输入和开漏输出的系统和方法
EP2038720B1 (en) Configurable voltage regulator
US20110032036A1 (en) Performance tuning using encoded performance parameter information
US20090033363A1 (en) Multi-function input terminal
JP5326088B2 (ja) 電子回路と通信機能検査方法
JP5758885B2 (ja) テーブルタップの電流量補正式算出方法
CN104283407A (zh) 对电力供应变动具有低敏感性的阻抗元件
US9945888B2 (en) On-die measurement technique for I/O DC parameters VOL and VOH
US20190086355A1 (en) Semiconductor apparatus including a capacitance measuring circuit
US10387352B2 (en) Systems and methods for multibit code communications
KR101280428B1 (ko) 적층식 집적 회로 디바이스들 내의 티어-투-티어 결합들을 검출하기 위한 회로
US8983789B1 (en) Method and apparatus for fast sensor biasing
EP3340640A1 (en) Resistive telemetry system and method
CN103001274B (zh) 多功能输入终端及方法
Naidu et al. On-die measurement technique for I/O DC parameters V OL and V OH
CN117949730A (zh) 隔离测量系统中消除接触电阻的测量装置和方法
US9329222B2 (en) Test device and test system of semiconductor device and test method for testing semiconductor device
KR101790288B1 (ko) 차동 입력 레벨 쉬프터
CN103001273B (zh) 多功能输入终端

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant