【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、より詳細には、バイポーラ型トランジスタを備える半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
半導体装置に設けられるバイポーラ型トランジスタは、半導体内に不純物が拡散されて成る不純物拡散層であるエミッタ拡散層、ベース拡散層およびコレクタ拡散層を含んで構成される。ベース拡散層の形成には、トランジスタの高性能化および高信頼性化のために、再現性良く不純物拡散層を形成することのできるイオン注入法を用いることが主流となっている。
【０００３】
図１１（ａ）は、従来技術による半導体装置５の構成を簡略化して示す概略断面図であり、図１１（ｂ）は、半導体装置５に備わるバイポーラ型トランジスタ５０のエミッタ拡散層５１およびベース拡散層５２における熱処理後の不純物濃度プロファイルを模式的に示す図である。図１１（ｂ）において、縦軸はエミッタ拡散層５１の表面５１ａまたはベース拡散層５２の表面５２ａからの深さを示し、横軸は不純物濃度を示す。また図１１（ｂ）において、破線で示すライン５７はエミッタ拡散層５１の切断面線ＩＩＩ−ＩＩＩにおける断面の濃度プロファイルを示し、実線で示すライン５８はベース拡散層５２の切断面線ＩＶ−ＩＶにおける断面の濃度プロファイルを示す。半導体装置５に備わるバイポーラ型トランジスタ５０には、Ｐ型半導体基板５６上に、Ｎ型不純物が拡散されたＮ型エピタキシャル層５３およびＮ＋埋込み層５４から成るコレクタ拡散層５５と、Ｐ型不純物が拡散されたベース拡散層５２と、Ｎ型不純物が拡散されたエミッタ拡散層５１とが形成される。
【０００４】
イオン注入法を用いてベース拡散層５２を形成する場合、Ｎ＋埋込み層５４が形成されたＰ型半導体基板５６の表面にＮ型エピタキシャル層５３を形成し、Ｎ型エピタキシャル層５３のベース拡散層５２となるべく予め定められる領域に対して、所望の不純物濃度を得ることのできるドーズ量において特定の加速エネルギで不純物イオンを打込み、次の工程において熱処理を施すことによって、ベース拡散層５２を形成する。ベース拡散層５２における不純物の濃度プロファイルは、イオン注入後の熱処理工程で決定される。すなわち、イオン注入後に行う熱処理の時間および加熱温度などを調整することによって、ベース拡散層５２の濃度分布を制御している（たとえば、非特許文献１参照）。
【０００５】
【非特許文献１】
安永・岡本・森崎著，「電子・情報基礎シリーズ（第２巻）半導体工学」，初版，株式会社近代科学社，１９９１年１月２０日，ｐ．２４６−２４９
【０００６】
【発明が解決しようとする課題】
しかしながら、非特許文献１に記載の技術では、一回のイオン注入によってベース拡散層５２を形成するので、熱処理後のベース拡散層５２の不純物濃度は、図１１（ｂ）に示すように、深さの増加に伴い減少する。また不純物の濃度分布のピークは、ベース拡散層５２の表面５２ａには存在せず内部に存在するので、ベース拡散層５２の表面５２ａ付近の不純物濃度も前述のピークの濃度に比べて若干低くなる。このように、ベース拡散層の不純物濃度は、深さ方向に対して一定でなく、深さに依存して変動するので、たとえばエミッタ拡散層の深さにばらつきが発生した場合には、トランジスタを構成するベース拡散層とエミッタ拡散層との接合部分のベース拡散層の不純物濃度が一定の値にならず、ベース拡散層とエミッタ拡散層との接合部分のキャリア濃度で決定される電流増幅率（ｈｆｅ）にばらつきが発生し、デバイスとして一定の性能を有する製品を安定して供給することができないという問題が生じる。
【０００７】
またこの技術では、所望の濃度分布を得るために、イオン注入後に長時間の熱処理が必要となる場合がある。
【０００８】
本発明の目的は、不純物拡散層の深さ方向における不純物の濃度分布を制御することができ、深さ方向に対してほぼ一定の不純物濃度を示す不純物拡散層を形成することが可能な半導体装置の製造方法および半導体装置を提供することである。
【０００９】
【課題を解決するための手段】
本発明は、半導体内に不純物が拡散された不純物拡散層を有する半導体装置の製造方法であって、
前記不純物拡散層を形成する工程は、半導体の不純物拡散層となるべく予め定められる領域に対して、加速エネルギとドーズ量とを変化させ、複数回に分けて不純物イオンを注入する工程を含むことを特徴とする半導体装置の製造方法である。
【００１０】
本発明に従えば、半導体装置に設けられる不純物拡散層を形成する工程は、半導体の不純物拡散層となるべく予め定められる領域に対して、加速エネルギとドーズ量とを変化させ、複数回に分けて不純物イオンを注入する工程を含む。ここで、半導体とは、不純物を含まない真性半導体から成る基板および層、ならびに後述の図１に示されるように、不純物を含む不純物半導体から成る基板および層をも含む。不純物拡散層の表面から内部に向かう深さ方向の不純物の濃度分布は、イオン注入時の加速エネルギとドーズ量すなわち注入イオン数とに依存する。たとえば、低い加速エネルギでイオン注入を行うと、不純物の濃度分布のピークは不純物拡散層の表面付近に形成されるので、表面付近に不純物が高濃度に拡散された不純物拡散層を形成することができる。また高い加速エネルギでイオン注入を行うと、不純物の濃度分布のピークは、低い加速エネルギでイオン注入を行う場合よりも深い位置に形成されるので、内部に不純物が高濃度に拡散された不純物拡散層を形成することができる。本発明の半導体装置の製造方法では、半導体の不純物拡散層となるべく予め定められる領域に対して、加速エネルギを変化させて複数回のイオン注入を行う、すなわち同一領域に対して２種以上の異なる加速エネルギでイオン注入を行うので、不純物拡散層の深さ方向における不純物の濃度プロファイルは、各加速エネルギにおいて得られる濃度プロファイルの重ね合わせになる。たとえば、低い加速エネルギによるイオン注入と高い加速エネルギによるイオン注入とを同一の領域に対して行うと、不純物拡散層の深さ方向における不純物の濃度プロファイルは、低い加速エネルギの場合に得られる濃度プロファイルと高い加速エネルギの場合に得られる濃度プロファイルとの重ね合わせになる。すなわち、不純物拡散層の深さ方向における不純物の濃度分布は、浅い位置にピークを有する濃度分布と深い位置にピークを有する濃度分布とが合成されたものになる。したがって不純物が高濃度に注入された部分を深さ方向に幅広く形成することができる。また本発明の半導体装置の製造方法では、同一領域に対して加速エネルギを変化させて不純物イオンを注入する際にドーズ量も変化させるので、所望の濃度分布を有する不純物拡散層を形成することができる。同一のドーズ量で加速エネルギを変化させて不純物イオンを注入する場合、加速エネルギが高くなるに従い不純物の濃度分布のピーク濃度は減少する傾向を示すので、深さ方向に対して一定の不純物濃度を示す不純物拡散層を形成することはできないけれども、本発明の半導体装置の製造方法では、前述のようにドーズ量を変化させるので、ドーズ量を調整することによって各加速エネルギにおいて得られる濃度分布のピーク濃度を略等しくすることができ、深さ方向に対してほぼ一定の不純物濃度を示す不純物拡散層を形成することが可能である。したがって、前述のように、半導体の不純物拡散層となるべく予め定められる領域に対して、加速エネルギとドーズ量との両方を変化させ、複数回に分けて不純物イオンを注入することによって、不純物拡散層の深さ方向における不純物の濃度分布を制御し、所望の濃度分布を有する不純物拡散層を形成することができ、深さ方向に対してほぼ一定の不純物濃度を示す不純物拡散層を形成することが可能である。また、前述のように高い加速エネルギで不純物イオンを注入することによって不純物の濃度分布のピークをより深い位置に形成することができるので、所望の濃度分布を得るために行うイオン注入後の熱処理の時間を短縮することが可能になる。
【００１１】
また本発明は、前記加速エネルギを連続的に変化させることを特徴とする。
本発明に従えば、加速エネルギを連続的に変化させて不純物イオンの注入を行う。このことによって、不純物の濃度分布のピーク位置を不純物拡散層の表面付近から内部まで連続的に移動させることができるので、不純物が高濃度に注入された部分を連続して幅広く形成することができ、深さ方向に対してより一定の不純物濃度を示す不純物拡散層を形成することが可能となる。
【００１２】
また本発明は、前記不純物イオンには、同一の組成で価数の異なる複数種類のイオンが用いられることを特徴とする。
【００１３】
本発明に従えば、不純物イオンには、同一の組成で価数の異なる複数種類のイオンが用いられる。同一の組成で価数の異なるイオンを注入する場合、イオンの飛程距離は、加速エネルギと価数とに比例する。たとえば、同一の加速エネルギで、同一の組成の１価のイオンおよび２価のイオンを注入した場合、２価のイオンは、１価のイオンに比べ、約２倍の飛程距離を有するので、１価のイオンよりも深い位置に注入される。このように、多価イオンを用いることによって、半導体の不純物拡散層となるべく予め定められる領域のより深い位置への不純物イオンの注入が可能となる。したがって、前述のように同一の組成で価数の異なる複数種類のイオンを用いてイオン注入を行うことによって、表面からより深い位置までほぼ一定の不純物濃度を示す不純物拡散層を容易に形成することができる。また所望の濃度分布を得るために行うイオン注入後の熱処理の時間を短縮することができる。
【００１４】
また本発明は、前記不純物イオンには、同一の価数で質量の異なる複数種類のイオンが用いられることを特徴とする。
【００１５】
本発明に従えば、不純物イオンには、同一の価数で質量の異なる複数種類のイオンが用いられる。同一の価数で質量の異なるイオンを同一の加速エネルギで注入する場合、イオンの飛程距離は、質量に反比例し、質量が大きくなる程短くなるので、質量の大きいイオンの方が質量の小さいイオンよりも浅い位置に注入される。このように、質量の大きいイオンを用いることによって、半導体の不純物拡散層となるべくあらかじめ定められる領域の極めて表面付近に不純物イオンを注入することが可能となる。したがって、前述のように同一の価数で質量の異なる複数種類のイオンを用いてイオン注入を行うことによって、一回のイオン注入で不純物拡散層を形成する場合に発生する不純物拡散層の表面付近における不純物濃度の低下を抑えることができ、深さ方向に対してほぼ一定の不純物濃度を示す不純物拡散層を容易に形成することができる。
【００１６】
また本発明は、前記不純物拡散層は、バイポーラ型トランジスタのベース拡散層であることを特徴とする。
【００１７】
本発明に従えば、前記不純物拡散層はバイポーラ型トランジスタのベース拡散層である。本発明の半導体装置の製造方法では、前述のように、不純物拡散層であるベース拡散層の深さ方向における不純物の濃度分布を制御することができるので、ベース拡散層とエミッタ拡散層との接合部分のキャリア濃度を制御することができ、トランジスタの性能の１つである電流増幅率（ｈｆｅ）を容易に制御することができる。また、深さ方向に対してほぼ一定の不純物濃度を示すベース拡散層を形成することができるので、エミッタ拡散層を形成する際に、エミッタ拡散層の伸びすなわちエミッタ拡散層の深さにばらつきが発生した場合においても、ベース拡散層とエミッタ拡散層との接合部分のキャリア濃度はベース拡散層の不純物濃度で決定され、ほぼ一定の値になる。したがって、ベース拡散層からのキャリアの注入効率がほぼ一定で、電流増幅率（ｈｆｅ）のばらつきが低減された信頼性の高いバイポーラ型トランジスタを備える半導体装置を得ることができる。また、ベース拡散層の不純物濃度を高くかつ深さ方向に対してほぼ一定にすることができるので、ベース拡散層とエミッタ拡散層との接合部分のベース拡散層内部において、エミッタ拡散層からの空乏層の伸びを抑える、すなわちベース拡散層側の空乏層の幅の増加を抑えることができ、ベース拡散層とエミッタ拡散層との間の耐圧を上げることが可能となる。
【００１８】
また本発明は、前記半導体装置の製造方法によって製造されることを特徴とする半導体装置である。
【００１９】
本発明に従えば、半導体装置は、前記半導体装置の製造方法によって製造される。このことによって、所望の濃度分布を示す不純物拡散層を有する半導体装置、特に、深さ方向に対してほぼ一定の不純物濃度を示す不純物拡散層を有する信頼性の高い半導体装置を得ることができる。
【００２０】
【発明の実施の形態】
図１（ａ）は、本発明の実施の一形態である半導体装置１の構成を簡略化して示す概略断面図であり、図１（ｂ）は、半導体装置１に備わるバイポーラ型トランジスタ１０のエミッタ拡散層１１およびベース拡散層１２における熱処理後の不純物濃度プロファイルを模式的に示す図である。図１（ｂ）において、縦軸はエミッタ拡散層１１の表面１１ａまたはベース拡散層１２の表面１２ａからの深さを示し、横軸は不純物濃度を示す。また図１（ｂ）において、破線で示すライン１７はエミッタ拡散層１１の切断面線Ｉ−Ｉにおける断面の濃度プロファイルを示し、実線で示すライン１８はベース拡散層１２の切断面線ＩＩ−ＩＩにおける断面の濃度プロファイルを示す。
【００２１】
半導体装置１に備わるバイポーラ型トランジスタ１０には、Ｐ型不純物を含む半導体から成るＰ型半導体基板１６上に、Ｎ型不純物が拡散されたＮ型エピタキシャル層１３およびＮ＋埋込み層１４から成るコレクタ拡散層１５と、Ｐ型不純物が拡散されたベース拡散層１２と、Ｎ型不純物が拡散されたエミッタ拡散層１１とが形成される。
【００２２】
不純物拡散層であるベース拡散層１２は、図１（ｂ）に示すように、深さ方向に対してほぼ一定の不純物濃度を示す。したがって、信頼性の高い半導体装置１を得ることができる。
【００２３】
図１に示すバイポーラ型トランジスタ１０を備える半導体装置１の製造方法を説明する。図２〜図８は、半導体装置１の製造における各工程の状態を模式的に示す断面図である。
【００２４】
図２は、Ｐ型半導体基板１６の一方の表面に酸化膜２１を形成した後、Ｎ＋埋込み層１４となるべく予め定められる領域２２に対応する位置の酸化膜２１を除去した状態を示す図である。Ｐ型不純物、たとえばホウ素（元素記号：Ｂ）などのＩＩＩ族元素などを含むシリコンなどの半導体から成るＰ型半導体基板１６の一方の表面を酸化して酸化膜２１を形成した後、フォトリソグラフィ法などによってＮ＋埋込み層１４となるべく予め定められる領域２２（以下、このような領域を形成予定領域と称する）に対応する位置の酸化膜２１を除去し、Ｎ＋埋込み層形成予定領域２２のＰ型半導体基板１６の表面を露出させる。
【００２５】
図３は、Ｐ型半導体基板１６のＮ＋埋込み層形成予定領域２２に、Ｎ型不純物を拡散させた状態を示す図である。残存する酸化膜２１をマスクとして、Ｐ型半導体基板１６のＮ＋埋込み層形成予定領域２２に、Ｎ型不純物、たとえば砒素（元素記号：Ａｓ）およびリン（元素記号：Ｐ）などのＶ族元素を高い濃度で導入する。その後、熱処理を施すことによって導入した不純物イオンを拡散させる。このとき、Ｎ＋埋込み層形成予定領域２２のＰ型半導体基板１６の表面には、酸化膜２３が形成される。
【００２６】
図４は、Ｎ＋埋込み層１４およびＮ型エピタキシャル層１３を形成した状態を示す図である。前述の図３に示すＮ＋埋込み層形成予定領域２２に形成された酸化膜２３を除去した後、分子線エピタキシ法などによって、Ｎ＋埋込み層形成予定領域２２にＮ型不純物を高濃度に含む半導体結晶薄膜を成長させ、Ｎ＋埋込み層１４を形成する。次いで、酸化膜２１を除去した後、Ｐ型半導体基板１６およびＮ＋埋込み層１４上に、分子線エピタキシ法などによって、Ｎ型不純物をＮ＋埋込み層１４よりも低い濃度で含む半導体結晶薄膜を成長させ、Ｎ型エピタキシャル層１３を形成する。これによって、コレクタ拡散層１５が形成される。
【００２７】
図５は、Ｎ型エピタキシャル層１３の表面に酸化膜２４を形成した後、ベース拡散層形成予定領域２５に対応する位置の酸化膜２４を除去した状態を示す図である。たとえば、Ｎ型エピタキシャル層１３が形成されたＰ型半導体基板１６を高温の酸素雰囲気中に曝すことによって、Ｎ型エピタキシャル層１３の表面に酸化膜２４を形成した後、フォトリソグラフィ法などによってベース拡散層形成予定領域２５に対応する位置の酸化膜２４を除去し、ベース拡散層形成予定領域２５のＮ型エピタキシャル層１３の表面を露出させる。
【００２８】
図６は、ベース拡散層１２を形成した状態を示す図である。残存する酸化膜２４をマスクとして、半導体層であるＮ型エピタキシャル層１３のベース拡散層形成予定領域２５に対して、Ｐ型の不純物イオンたとえばホウ素（Ｂ）などのＩＩＩ族元素のイオンを、加速エネルギとドーズ量とを変化させ、複数回に分けて注入する。その後、熱処理を施すことによって、注入された不純物イオンの拡散を行い、ベース拡散層１２を形成する。このとき、ベース拡散層１２の表面には、酸化膜２６が形成される。
【００２９】
図７は、エミッタ拡散層形成予定領域２７に対応する位置の酸化膜２６を除去した状態を示す図である。たとえば、フォトリソグラフィ法などによってエミッタ拡散層形成予定領域２７に対応する位置の酸化膜２６を除去し、エミッタ拡散層形成予定領域２７のベース拡散層１２の表面を露出させる。
【００３０】
図８は、エミッタ拡散層１１を形成した状態を示す図である。前述の図７に示す酸化膜２６をマスクとして、ベース拡散層１２のエミッタ拡散層形成予定領域２７に、Ｎ型不純物たとえば砒素（Ａｓ）およびリン（Ｐ）などのＶ族元素を熱拡散法などによって拡散させ、エミッタ拡散層１１を形成する。酸化膜２４および酸化膜２６を除去し、たとえばスパッタ法などによって導電膜を形成した後、パターニングすることによって、図示しないエミッタ電極、ベース電極およびコレクタ電極を形成する。これによって、バイポーラ型トランジスタ１０が形成される。以上のようにしてバイポーラ型トランジスタ１０を備える半導体装置１を製造する。
【００３１】
以上のように、本実施形態による半導体装置の製造方法では、図６に示すベース拡散層１２を形成する工程において、半導体層であるＮ型エピタキシャル層１３のベース拡散層形成予定領域２５に対して、加速エネルギとドーズ量とを変化させ、複数回に分けて不純物イオンを注入する。
【００３２】
このことによって、不純物拡散層であるベース拡散層１２の深さ方向における不純物の濃度分布を制御し、所望の濃度分布を有するベース拡散層１２を形成することができる。したがってベース拡散層１２とエミッタ拡散層１１との接合部分のキャリア濃度を制御することができ、トランジスタの性能の１つである電流増幅率（ｈｆｅ）を容易に制御することができる。また、前述の図１（ｂ）に示すように、深さ方向に対してほぼ一定の不純物濃度を示すベース拡散層１２を形成することができるので、エミッタ拡散層１１を形成する際に、エミッタ拡散層１１の伸びすなわちエミッタ拡散層１１の深さにばらつきが発生した場合においても、ベース拡散層１２とエミッタ拡散層１１との接合部分のキャリア濃度はベース拡散層１２の不純物濃度で決定され、ほぼ一定の値になる。したがって、ベース拡散層１２からのキャリアの注入効率がほぼ一定で、電流増幅率（ｈｆｅ）のばらつきが低減された信頼性の高いバイポーラ型トランジスタを備える半導体装置を得ることができる。また、ベース拡散層１２の不純物濃度を高くかつ深さ方向に対してほぼ一定にすることができるので、ベース拡散層１２とエミッタ拡散層１１との接合部分のベース拡散層１２内部において、エミッタ拡散層１１からの空乏層の伸びを抑える、すなわちベース拡散層１２側の空乏層の幅の増加を抑えることができ、ベース拡散層１２とエミッタ拡散層１１との間の耐圧を上げることが可能となる。
【００３３】
図９は、シリコン（元素記号：Ｓｉ）基板に対して、ドーズ量１．０×１０１５（ｉｏｎｓ／ｃｍ２）で１価のホウ素イオン（イオン式：Ｂ＋）を注入した場合の深さ方向における不純物濃度プロファイルと加速エネルギとの関係を示す図である。図９において、横軸はシリコン基板の表面からの深さ（μｍ）を示し、縦軸は不純物濃度（ｉｏｎｓ／ｃｍ２）を示す。また図９において、縦軸は対数目盛である。なお図９では、ライン３１で示される加速エネルギが３０ｋｅＶの場合の濃度プロファイル、ライン３２で示される加速エネルギが５０ｋｅＶの場合の濃度プロファイル、ライン３３で示される加速エネルギが７０ｋｅＶの場合の濃度プロファイル、ライン３４で示される加速エネルギが１００ｋｅＶの場合の濃度プロファイルおよびライン３５で示される加速エネルギが２００ｋｅＶの場合の濃度プロファイルのみを示す。
【００３４】
ベース拡散層１２などの不純物拡散層の表面から内部に向かう深さ方向の不純物の濃度分布は、イオン注入時の加速エネルギとドーズ量すなわち注入イオン数とに依存する。たとえば、ライン３１で示される加速エネルギが３０ｋｅＶの場合またはライン３２で示される加速エネルギが５０ｋｅＶの場合のように、低い加速エネルギでイオン注入を行うと、不純物の濃度分布のピークは不純物拡散層の表面付近に形成されるので、表面付近に不純物が高濃度に拡散された不純物拡散層を形成することができる。また、ライン３５で示される加速エネルギが２００ｋｅＶの場合のように、高い加速エネルギでイオン注入を行うと、不純物の濃度分布のピークは、低い加速エネルギでイオン注入を行う場合よりも深い位置に形成されるので、内部に不純物が高濃度に拡散された不純物拡散層を形成することができる。
【００３５】
本実施形態による半導体装置の製造方法では、前述のように、半導体層であるＮ型エピタキシャル層１３のベース拡散層形成予定領域２５に対して、加速エネルギを変化させて複数回のイオン注入を行う、すなわち同一領域に対して２種以上の異なる加速エネルギでイオン注入を行うので、不純物拡散層であるベース拡散層１２の深さ方向における不純物の濃度プロファイルは、各加速エネルギで得られる濃度プロファイルの重ね合わせになる。たとえば、低い加速エネルギによるイオン注入と高い加速エネルギによるイオン注入とを同一の領域に対して行うと、不純物拡散層の深さ方向における不純物の濃度プロファイルは、低い加速エネルギの場合に得られるライン３１のような濃度プロファイルと、高い加速エネルギの場合に得られるライン３５のような濃度プロファイルとの重ね合わせになる。すなわち、不純物拡散層の深さ方向における不純物の濃度分布は、浅い位置にピークを有する濃度分布と深い位置にピークを有する濃度分布とが合成されたものになる。したがって不純物が高濃度に注入された部分を深さ方向に幅広く形成することができる。また高い加速エネルギで不純物イオンを注入することによって不純物の濃度分布のピークをより深い位置に形成することができるので、所望の濃度分布を得るために行うイオン注入後の熱処理の時間を短縮することが可能になる。
【００３６】
しかしながら、同一のドーズ量では、図９に示すように、加速エネルギが高くなるに従い不純物の濃度分布のピーク濃度は減少する傾向を示すので、加速エネルギを変化させて複数回に分けて不純物イオンを注入しても、深さ方向に対して一定の不純物濃度を示す不純物拡散層を形成することはできない。本実施形態による半導体装置の製造方法では、前述のように、同一領域に対して加速エネルギを変化させて不純物イオンを注入する際にドーズ量も変化させるので、加速エネルギ毎にドーズ量を調整することによって、図９に示すようなピーク濃度の減少を解消することができ、深さ方向に対してほぼ一定の不純物濃度を示す不純物拡散層を形成することが可能である。
【００３７】
図１０（ａ）は、加速エネルギ毎にドーズ量を調整して不純物イオンの注入を行った場合の深さ方向における不純物濃度プロファイルを模式的に示す図である。図１０（ｂ）は、図１０（ａ）に示す３つの濃度プロファイルを重ね合わせて得られる濃度プロファイルを模式的に示す図である。図１０（ａ）および図１０（ｂ）において、横軸は不純物拡散層の表面からの深さを示し、縦軸は不純物濃度を示す。なお図１０（ａ）および図１０（ｂ）では、図９と同様に、縦軸は対数目盛であり、不純物濃度の値は常用対数値である。また図１０（ａ）および図１０（ｂ）において、ライン３６は加速エネルギをＡとした場合の濃度プロファイルを示し、ライン３７は加速エネルギをＡより高いＢ（Ｂ＞Ａ）とした場合の濃度プロファイルを示し、ライン３８は加速エネルギをＢより高いＣ（Ｃ＞Ｂ＞Ａ）とした場合の濃度プロファイルを示す。
【００３８】
図１０（ａ）に示すように、不純物拡散層の深さ方向における不純物の濃度分布のピーク位置は、ライン３６で示される加速エネルギがＡである場合、ライン３７で示される加速エネルギがＡよりも高いＢである場合、ライン３８で示される加速エネルギがＢよりも高いＣである場合の順に深くなっている。すなわち、深さ方向における濃度分布のピーク位置は、図９と同様に、加速エネルギが高い程深くなっている。しかしながら、図１０（ａ）では、加速エネルギ毎にドーズ量を調整しているので、ライン３６、ライン３７およびライン３８で示される濃度分布のピーク濃度は略等しくなっている。したがって、ライン３６、ライン３７およびライン３８で示される濃度プロファイルを重ね合わせて得られる濃度プロファイル、すなわち図１０（ｂ）のライン３９で示される濃度プロファイルでは、不純物濃度が深さ方向に対してほぼ一定の値になっている。特に、図１０（ｂ）では、各加速エネルギで得られる濃度プロファイルすなわちライン３６、ライン３７およびライン３８が交差する付近における不純物濃度の和が、ライン３６、ライン３７またはライン３８で示される濃度分布のピーク濃度にほぼ等しくなっているので、不純物濃度が深さ方向に対してより一定の値になっている。またライン３９で示される濃度プロファイルは、ライン３６で示される加速エネルギがＡである場合、ライン３７で示される加速エネルギがＢである場合およびライン３８で示される加速エネルギがＣである場合の３回のイオン注入を、同一の領域に対して行った場合に得られる濃度プロファイルに相当する。このことから、各加速エネルギで得られる濃度分布のピーク濃度が略等しくなるようにドーズ量を調整することによって、深さ方向に対してほぼ一定の不純物濃度を示す不純物拡散層を形成できることが判る。
【００３９】
ただし、実際にイオン注入を行った際の不純物の濃度分布は、注入される不純物イオンの質量が、基板を構成する原子たとえばシリコン（Ｓｉ）原子などの質量と大きく異なる場合には、左右非対称となる。たとえば、前述の図９に示すように、シリコン（Ｓｉ）原子よりも質量の小さい１価のホウ素イオン（Ｂ＋）をシリコン基板に注入した場合、注入される不純物イオンが原子核衝突によって広い角度で散乱される確率が増えるので、不純物の濃度分布は基板表面側に偏った分布を示す。しかしながら、このように濃度分布が左右非対称になる場合であっても、基板表面の不純物濃度がピーク濃度よりも極端に大きくなることはない。たとえば前述の図９に示すように、ライン３３で示される加速エネルギが７０ｋｅＶの場合の基板表面での不純物濃度は、ライン３１で示される加速エネルギが３０ｋｅＶの場合の約１／１０であるので、各加速エネルギでの濃度分布を足し合わせても、基板表面の不純物濃度がピーク濃度よりも極端に大きくなることはない。したがって、前述のように加速エネルギとドーズ量との両方を変化させることによって、深さ方向に対してほぼ一定の不純物濃度を示すベース拡散層を形成することが可能である。
【００４０】
このように、本実施形態による半導体装置の製造方法では、ドーズ量を調整することによって各加速エネルギで得られる濃度分布のピーク濃度を略等しくすることができ、前述の図１に示すベース拡散層１２のように、深さ方向に対してほぼ一定の不純物濃度を示す不純物拡散層を形成することが可能である。
【００４１】
ドーズ量は、各加速エネルギで得られる濃度分布のピーク濃度を略等しくするためには、たとえば以下のように調整される。たとえば、同一の領域に対して異なる加速エネルギで２回のイオン注入を行う際に、２回目の注入を１回目よりも高い加速エネルギで行う場合には、２回目のドーズ量を１回目よりも多くする。逆に、２回目の注入を１回目よりも低い加速エネルギで行う場合には、２回目のドーズ量を１回目よりも少なくする。このようにドーズ量を調整することによって、各加速エネルギで得られる濃度分布のピーク濃度を略等しくすることができる。
【００４２】
またドーズ量は、各加速エネルギで得られる濃度分布のピーク濃度が所望の値となるように調整されてもよい。これによって、不純物拡散層の深さ方向における不純物の濃度分布を制御し、所望の濃度分布を有する不純物拡散層を形成することができる。たとえば、加速エネルギが高くなるに従い濃度分布のピーク濃度が増加するようにドーズ量を調整すれば、前述の図１１に示すベース拡散層５２とは逆に、深さの増加に伴って不純物濃度が増加する不純物拡散層を形成することができる。
【００４３】
不純物イオンの注入は、２回に分けて行ってもよく、また３回以上の複数回に分けて加速エネルギおよびドーズ量を離散的に変化させながら行ってもよい。
【００４４】
また不純物イオンの注入は、加速エネルギを連続的に変化させながら行ってもよい。この場合、半導体の不純物拡散層となるべく予め定められる領域に対して注入するドーズ量の全量を予め決めておき、その量の不純物イオンが最終的に半導体の不純物拡散層となるべく予め定められる領域に注入されるように、加速エネルギを連続的に変化させながら不純物イオンの注入を行う。これは、加速エネルギを極めて少量ずつ変化させて複数回に分けて不純物イオンを注入することに相当する。したがって、このように加速エネルギを連続的に変化させて不純物イオンの注入を行うことによって、不純物の濃度分布のピーク位置を不純物拡散層の表面付近から内部まで連続的に移動させることができるので、不純物が高濃度に注入された部分を連続して幅広く形成することができる。またこの場合には、ドーズ量の全量を変えるのではなく、加速エネルギの変化に伴ってドーズ量を変化させることによって、不純物拡散層の深さ方向における不純物の濃度分布を制御することができる。たとえば、加速エネルギの増加に伴ってドーズ量を増加させることによって、深さ方向に対してより一定の不純物濃度を示す不純物拡散層を形成することができる。
【００４５】
不純物イオンには、１種類のイオンだけでなく、同一の組成で価数の異なる複数種類のイオンを用いることが好ましい。同一の組成で価数の異なるイオンを注入する場合、イオンの飛程距離は、加速エネルギと価数とに比例する。たとえば、同一の加速エネルギで、同一の組成の１価のイオンと２価のイオンたとえば１価のホウ素イオン（イオン式：Ｂ＋）と２価のホウ素イオン（イオン式：Ｂ２＋）とを注入した場合、２価のイオンであるＢ２＋イオンは、１価のイオンであるＢ＋イオンに比べ、約２倍の飛程距離を有するので、Ｂ＋イオンよりも深い位置に注入される。このように、多価イオンを用いることによって、半導体の不純物拡散層となるべく予め定められる領域のより深い位置への不純物イオンの注入が可能となる。したがって、前述のように同一の組成で価数の異なる複数種類のイオンを用いてイオン注入を行うことによって、表面からより深い位置までほぼ一定の不純物濃度を示す不純物拡散層を容易に形成することができる。また所望の濃度分布を得るために行うイオン注入後の熱処理の時間を短縮することができる。
【００４６】
さらに不純物イオンには、同一の価数で質量の異なる複数種類のイオンを用いることが好ましい。同一の価数で質量の異なるイオンを同一の加速エネルギで注入する場合、イオンの飛程距離は、質量に反比例し、質量が大きくなる程短くなるので、質量の大きいイオンの方が質量の小さいイオンよりも浅い位置に注入される。たとえば、不純物イオンの原料として三フッ化ホウ素（化学式：ＢＦ３）ガスを用いた場合、不純物イオンとしては１価のホウ素イオン（Ｂ＋）と１価の二フッ化ホウ素イオン（イオン式：ＢＦ２ ＋）とが得られるけれども、質量の大きいＢＦ２ ＋イオンの方が質量の小さいＢ＋イオンよりも浅い位置に注入される。このように、質量の大きいイオンを用いることによって、半導体の不純物拡散層となるべくあらかじめ定められる領域の極めて表面付近に不純物イオンを注入することが可能となる。したがって、前述のように同一の価数で質量の異なる複数種類のイオンを用いてイオン注入を行うことによって、前述の図１１に示す一回のイオン注入で不純物拡散層を形成する場合に発生する不純物拡散層の表面付近における不純物濃度の低下を抑えることができ、深さ方向に対してほぼ一定の不純物濃度を示す不純物拡散層を容易に形成することができる。
【００４７】
なお、前述の図６に示す工程において、Ｎ型エピタキシャル層１３のベース拡散層形成予定領域２５に複数回に分けて不純物イオンを注入する際には、そのうちの少なくとも１回をベース拡散層形成予定領域２５以外の領域に抵抗領域などを形成するために利用してもよい。これによって、バイポーラ型トランジスタ１０と同時に、電界効果型トランジスタなどの他の素子を形成することができる。
【００４８】
以上に述べたように、本実施の形態の半導体装置１に備わるバイポーラ型トランジスタ１０は、Ｐ型半導体基板１６上に、Ｎ型半導体層であるコレクタ拡散層１５、Ｐ型半導体層であるベース拡散層１２およびＮ型半導体層であるエミッタ拡散層１１を形成したＮＰＮ型トランジスタであるけれども、これに限定されることなく、Ｎ型不純物を含む半導体から成るＮ型半導体基板上に、コレクタ拡散層としてＰ型不純物を拡散させたＰ型半導体層を形成し、ベース拡散層としてＮ型不純物を拡散させたＮ型半導体層を形成し、エミッタ拡散層としてＰ型不純物を拡散させたＰ型半導体層を形成したＰＮＰ型トランジスタであってもよい。
【００４９】
また、本実施形態では、図６に示す工程において、半導体層であるＮ型エピタキシャル層１３のベース拡散層形成予定領域２５に対して、加速エネルギとドーズ量とを変化させ、複数回に分けて不純物イオンを注入することによって、不純物拡散層であるベース拡散層１２の深さ方向における不純物の濃度分布を制御し、所望の濃度分布を有するベース拡散層１２を形成している。
【００５０】
このような不純物イオンの注入方法は、バイポーラ型トランジスタのベース拡散層の形成に限定されることなく、エミッタ拡散層もしくはコレクタ拡散層の形成、または半導体装置に設けられる他の不純物拡散層、たとえば電界効果型トランジスタのチャネル部、ソース部およびドレイン部の形成などにも用いることができる。
【００５１】
【発明の効果】
以上のように本発明によれば、半導体の不純物拡散層となるべく予め定められる領域に対して、加速エネルギとドーズ量との両方を変化させ、複数回に分けて不純物イオンを注入するので、不純物拡散層の深さ方向における不純物の濃度分布を制御し、所望の濃度分布を有する不純物拡散層を形成することができ、深さ方向に対してほぼ一定の不純物濃度を示す不純物拡散層を形成することが可能である。
【００５２】
また本発明によれば、加速エネルギを連続的に変化させて不純物イオンの注入を行うので、不純物の濃度分布のピーク位置を不純物拡散層の表面付近から内部まで連続的に移動させ、不純物が高濃度に注入された部分を連続して幅広く形成することができ、深さ方向に対してより一定の不純物濃度を示す不純物拡散層を形成することが可能となる。
【００５３】
また本発明によれば、不純物イオンには、同一の組成で価数の異なる複数種類のイオンが用いられるので、表面からより深い位置までほぼ一定の不純物濃度を示す不純物拡散層を容易に形成することができ、また所望の濃度分布を得るために行うイオン注入後の熱処理の時間を短縮することができる。
【００５４】
また本発明によれば、不純物イオンには、同一の価数で質量の異なる複数種類のイオンが用いられるので、一回のイオン注入で不純物拡散層を形成する場合に発生する不純物拡散層の表面付近における不純物濃度の低下を抑えることができ、深さ方向に対してほぼ一定の不純物濃度を示す不純物拡散層を容易に形成することができる。
【００５５】
また本発明によれば、バイポーラ型トランジスタの電流増幅率（ｈｆｅ）を容易に制御することができ、ベース拡散層からのキャリアの注入効率がほぼ一定で、電流増幅率（ｈｆｅ）のばらつきが低減された信頼性の高いバイポーラ型トランジスタを備える半導体装置を提供することができるとともに、ベース拡散層とエミッタ拡散層との間の耐圧を上げることが可能となる。
【００５６】
また本発明によれば、所望の濃度分布を示す不純物拡散層を有する半導体装置、特に、深さ方向に対してほぼ一定の不純物濃度を示す不純物拡散層を有する信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【図１】図１（ａ）は、本発明の実施の一形態である半導体装置１の構成を簡略化して示す概略断面図であり、図１（ｂ）は、半導体装置１に備わるバイポーラ型トランジスタ１０のエミッタ拡散層１１およびベース拡散層１２における熱処理後の不純物濃度プロファイルを模式的に示す図である。
【図２】Ｐ型半導体基板１６の一方の表面に酸化膜２１を形成した後、Ｎ＋埋込み層１４となるべく予め定められる領域２２に対応する位置の酸化膜２１を除去した状態を示す図である。
【図３】Ｐ型半導体基板１６のＮ＋埋込み層形成予定領域２２に、Ｎ型不純物を拡散させた状態を示す図である。
【図４】Ｎ＋埋込み層１４およびＮ型エピタキシャル層１３を形成した状態を示す図である。
【図５】Ｎ型エピタキシャル層１３の表面に酸化膜２４を形成した後、ベース拡散層形成予定領域２５に対応する位置の酸化膜２４を除去した状態を示す図である。
【図６】ベース拡散層１２を形成した状態を示す図である。
【図７】エミッタ拡散層形成予定領域２７に対応する位置の酸化膜２６を除去した状態を示す図である。
【図８】エミッタ拡散層１１を形成した状態を示す図である。
【図９】シリコン基板に対して、ドーズ量１．０×１０１５（ｉｏｎｓ／ｃｍ２）で１価のホウ素イオンを注入した場合の深さ方向における不純物濃度プロファイルと加速エネルギとの関係を示す図である。
【図１０】図１０（ａ）は、加速エネルギ毎にドーズ量を調整して不純物イオンの注入を行った場合の深さ方向における不純物濃度プロファイルを模式的に示す図である。図１０（ｂ）は、図１０（ａ）に示す３つの濃度プロファイルを重ね合わせて得られる濃度プロファイルを模式的に示す図である。
【図１１】図１１（ａ）は、従来技術による半導体装置５の構成を簡略化して示す概略断面図であり、図１１（ｂ）は、半導体装置５に備わるバイポーラ型トランジスタ５０のエミッタ拡散層５１およびベース拡散層５２における熱処理後の不純物濃度プロファイルを模式的に示す図である。
【符号の説明】
１ 半導体装置
１０ バイポーラ型トランジスタ
１１ エミッタ拡散層
１２ ベース拡散層
１３ Ｎ型エピタキシャル層
１４ Ｎ＋埋込み層
１５ コレクタ拡散層
１６ Ｐ型半導体基板
２１，２３，２４，２６ 酸化膜
２２ Ｎ＋埋込み層形成予定領域
２５ ベース拡散層形成予定領域
２７ エミッタ拡散層形成予定領域[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a semiconductor device including a bipolar transistor and a method for manufacturing the same.
[0002]
[Prior art]
A bipolar transistor provided in a semiconductor device includes an emitter diffusion layer, a base diffusion layer, and a collector diffusion layer, which are impurity diffusion layers formed by diffusing impurities in a semiconductor. For forming the base diffusion layer, an ion implantation method capable of forming an impurity diffusion layer with high reproducibility has been mainly used in order to improve the performance and reliability of the transistor.
[0003]
FIG. 11A is a schematic cross-sectional view showing a simplified configuration of a semiconductor device 5 according to the related art. FIG. 11B is a diagram showing an emitter diffusion layer 51 and a base diffusion layer of a bipolar transistor 50 provided in the semiconductor device 5. FIG. 14 is a diagram schematically illustrating an impurity concentration profile of a layer 52 after a heat treatment. In FIG. 11B, the vertical axis indicates the depth from the surface 51a of the emitter diffusion layer 51 or the surface 52a of the base diffusion layer 52, and the horizontal axis indicates the impurity concentration. In FIG. 11B, a line 57 shown by a broken line shows a concentration profile of a cross section taken along a cutting plane line III-III of the emitter diffusion layer 51, and a line 58 shown by a solid line is a cutting plane line IV-IV of the base diffusion layer 52. 2 shows the concentration profile of the cross section at. The bipolar transistor 50 provided in the semiconductor device 5 includes an N-type epitaxial layer 53 in which an N-type impurity is diffused on a P-type semiconductor substrate 56 and an N-type epitaxial layer 53.+A collector diffusion layer 55 including a buried layer 54, a base diffusion layer 52 in which a P-type impurity is diffused, and an emitter diffusion layer 51 in which an N-type impurity is diffused are formed.
[0004]
When the base diffusion layer 52 is formed by using the ion implantation method, N+An N-type epitaxial layer 53 is formed on the surface of a P-type semiconductor substrate 56 on which a buried layer 54 is formed, and a desired impurity concentration is obtained in a region of the N-type epitaxial layer 53 that is predetermined as a base diffusion layer 52. The base diffusion layer 52 is formed by implanting impurity ions with specific acceleration energy at a possible dose and performing heat treatment in the next step. The impurity concentration profile in the base diffusion layer 52 is determined in a heat treatment step after the ion implantation. That is, the concentration distribution of the base diffusion layer 52 is controlled by adjusting the time and the heating temperature of the heat treatment performed after the ion implantation (for example, see Non-Patent Document 1).
[0005]
[Non-patent document 1]
Yasunaga, Okamoto and Morisaki, "Electronics and Information Fundamentals Series (Vol. 2) Semiconductor Engineering", First Edition, Modern Science Co., Ltd., January 20, 1991, p. 246-249
[0006]
[Problems to be solved by the invention]
However, in the technique described in Non-Patent Document 1, since the base diffusion layer 52 is formed by one ion implantation, the impurity concentration of the base diffusion layer 52 after the heat treatment becomes deep as shown in FIG. It decreases as the height increases. Further, since the peak of the impurity concentration distribution does not exist on the surface 52a of the base diffusion layer 52 but exists inside, the impurity concentration near the surface 52a of the base diffusion layer 52 is slightly lower than the concentration of the above-mentioned peak. . As described above, the impurity concentration of the base diffusion layer is not constant in the depth direction, and varies depending on the depth. For example, when the depth of the emitter diffusion layer varies, the transistor is turned off. The impurity concentration of the base diffusion layer at the junction between the base diffusion layer and the emitter diffusion layer does not become a constant value, and the current amplification factor determined by the carrier concentration at the junction between the base diffusion layer and the emitter diffusion layer ( hfe) causes a problem that a product having a certain performance as a device cannot be supplied stably.
[0007]
In this technique, a long-time heat treatment may be required after ion implantation in order to obtain a desired concentration distribution.
[0008]
An object of the present invention is to provide a semiconductor device capable of controlling an impurity concentration distribution in a depth direction of an impurity diffusion layer and forming an impurity diffusion layer having a substantially constant impurity concentration in the depth direction. And a semiconductor device.
[0009]
[Means for Solving the Problems]
The present invention is a method for manufacturing a semiconductor device having an impurity diffusion layer in which impurities are diffused in a semiconductor,
The step of forming the impurity diffusion layer includes a step of changing an acceleration energy and a dose amount to a predetermined region to be a semiconductor impurity diffusion layer, and implanting impurity ions in a plurality of times. This is a method for manufacturing a semiconductor device.
[0010]
According to the present invention, the step of forming the impurity diffusion layer provided in the semiconductor device includes changing the acceleration energy and the dose in a predetermined region to become the impurity diffusion layer of the semiconductor, and dividing the region into a plurality of times. And a step of implanting impurity ions. Here, the semiconductor includes a substrate and a layer made of an intrinsic semiconductor containing no impurity, and a substrate and a layer made of an impurity semiconductor containing an impurity as shown in FIG. 1 described later. The impurity concentration distribution in the depth direction from the surface to the inside of the impurity diffusion layer depends on the acceleration energy and the dose, that is, the number of implanted ions during ion implantation. For example, when ion implantation is performed at a low acceleration energy, a peak of the impurity concentration distribution is formed near the surface of the impurity diffusion layer, so that an impurity diffusion layer in which impurities are diffused at a high concentration may be formed near the surface. it can. In addition, when ion implantation is performed at a high acceleration energy, the peak of the impurity concentration distribution is formed at a deeper position than when ion implantation is performed at a low acceleration energy. Layers can be formed. In the method of manufacturing a semiconductor device according to the present invention, ion implantation is performed a plurality of times while changing acceleration energy in a region predetermined to be an impurity diffusion layer of a semiconductor, that is, two or more different types of ions are implanted into the same region. Since the ion implantation is performed at the acceleration energy, the impurity concentration profile in the depth direction of the impurity diffusion layer is a superposition of the concentration profiles obtained at each acceleration energy. For example, when ion implantation with low acceleration energy and ion implantation with high acceleration energy are performed in the same region, the impurity concentration profile in the depth direction of the impurity diffusion layer becomes the concentration profile obtained in the case of low acceleration energy. And a concentration profile obtained at a high acceleration energy. That is, the impurity concentration distribution in the depth direction of the impurity diffusion layer is a combination of the concentration distribution having a peak at a shallow position and the concentration distribution having a peak at a deep position. Therefore, the portion where the impurity is implanted at a high concentration can be formed widely in the depth direction. In the method of manufacturing a semiconductor device according to the present invention, since the dose is also changed when implanting impurity ions by changing the acceleration energy to the same region, it is possible to form an impurity diffusion layer having a desired concentration distribution. it can. When impurity ions are implanted by changing the acceleration energy at the same dose, the peak concentration of the impurity concentration distribution tends to decrease as the acceleration energy increases, so that a constant impurity concentration in the depth direction is required. Although the impurity diffusion layer shown cannot be formed, in the method of manufacturing a semiconductor device of the present invention, since the dose is changed as described above, the peak of the concentration distribution obtained at each acceleration energy can be obtained by adjusting the dose. The concentrations can be made substantially equal, and an impurity diffusion layer having a substantially constant impurity concentration in the depth direction can be formed. Therefore, as described above, by changing both the acceleration energy and the dose amount and implanting the impurity ions in a plurality of times, the impurity diffusion layer can be implanted into a region which is predetermined as a semiconductor impurity diffusion layer. It is possible to form an impurity diffusion layer having a desired concentration distribution by controlling the impurity concentration distribution in the depth direction, and to form an impurity diffusion layer having a substantially constant impurity concentration in the depth direction. It is possible. Further, as described above, by implanting impurity ions with high acceleration energy, the peak of the impurity concentration distribution can be formed at a deeper position, so that the heat treatment after ion implantation for obtaining a desired concentration distribution can be performed. Time can be reduced.
[0011]
Further, the invention is characterized in that the acceleration energy is continuously changed.
According to the present invention, impurity ions are implanted by continuously changing the acceleration energy. As a result, the peak position of the impurity concentration distribution can be continuously moved from the vicinity of the surface of the impurity diffusion layer to the inside thereof, so that the portion where the impurity is implanted at a high concentration can be formed continuously and widely. In addition, it is possible to form an impurity diffusion layer having a more constant impurity concentration in the depth direction.
[0012]
Further, the present invention is characterized in that a plurality of types of ions having the same composition and different valences are used as the impurity ions.
[0013]
According to the present invention, a plurality of types of ions having the same composition and different valences are used as impurity ions. When ions having the same composition and different valences are implanted, the range of the ions is proportional to the acceleration energy and the valence. For example, when monovalent ions and divalent ions having the same composition are implanted at the same acceleration energy, the divalent ions have a range twice as long as the monovalent ions. It is implanted at a position deeper than monovalent ions. As described above, by using the multiply-charged ions, the impurity ions can be implanted into a deeper position of a predetermined region to become the impurity diffusion layer of the semiconductor. Therefore, by performing ion implantation using a plurality of types of ions having the same composition and different valences as described above, it is possible to easily form an impurity diffusion layer having a substantially constant impurity concentration from the surface to a deeper position. Can be. Further, the time for heat treatment after ion implantation for obtaining a desired concentration distribution can be reduced.
[0014]
Further, the present invention is characterized in that a plurality of types of ions having the same valence and different masses are used as the impurity ions.
[0015]
According to the present invention, a plurality of types of ions having the same valence and different masses are used as impurity ions. When ions having the same valence and different masses are implanted with the same acceleration energy, the range of the ions is inversely proportional to the mass and becomes shorter as the mass becomes larger. It is implanted at a position shallower than the ions. As described above, by using ions having a large mass, it becomes possible to implant impurity ions extremely near the surface of a predetermined region to be an impurity diffusion layer of a semiconductor. Therefore, by performing ion implantation using a plurality of types of ions having the same valence and different masses as described above, the vicinity of the surface of the impurity diffusion layer generated when the impurity diffusion layer is formed by one ion implantation is formed. Can be suppressed, and an impurity diffusion layer having a substantially constant impurity concentration in the depth direction can be easily formed.
[0016]
Further, the invention is characterized in that the impurity diffusion layer is a base diffusion layer of a bipolar transistor.
[0017]
According to the invention, the impurity diffusion layer is a base diffusion layer of a bipolar transistor. In the method of manufacturing a semiconductor device according to the present invention, as described above, the impurity concentration distribution in the depth direction of the base diffusion layer, which is the impurity diffusion layer, can be controlled, so that the junction between the base diffusion layer and the emitter diffusion layer can be controlled. The carrier concentration of the portion can be controlled, and the current amplification factor (hfe), which is one of the performances of the transistor, can be easily controlled. Further, since the base diffusion layer having a substantially constant impurity concentration in the depth direction can be formed, when the emitter diffusion layer is formed, the variation of the extension of the emitter diffusion layer, that is, the depth of the emitter diffusion layer may vary. Even in the case of occurrence, the carrier concentration at the junction between the base diffusion layer and the emitter diffusion layer is determined by the impurity concentration of the base diffusion layer and has a substantially constant value. Therefore, it is possible to obtain a semiconductor device including a highly reliable bipolar transistor in which the carrier injection efficiency from the base diffusion layer is substantially constant and the variation in the current amplification factor (hfe) is reduced. Also, since the impurity concentration of the base diffusion layer can be made high and substantially constant in the depth direction, depletion from the emitter diffusion layer in the base diffusion layer at the junction between the base diffusion layer and the emitter diffusion layer. The extension of the layer can be suppressed, that is, the increase in the width of the depletion layer on the base diffusion layer side can be suppressed, and the breakdown voltage between the base diffusion layer and the emitter diffusion layer can be increased.
[0018]
Further, the present invention is a semiconductor device manufactured by the method for manufacturing a semiconductor device.
[0019]
According to the present invention, a semiconductor device is manufactured by the method for manufacturing a semiconductor device. This makes it possible to obtain a semiconductor device having an impurity diffusion layer exhibiting a desired concentration distribution, particularly a highly reliable semiconductor device having an impurity diffusion layer exhibiting a substantially constant impurity concentration in the depth direction.
[0020]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1A is a schematic cross-sectional view showing a simplified configuration of a semiconductor device 1 according to an embodiment of the present invention, and FIG. 1B is a diagram showing an emitter of a bipolar transistor 10 provided in the semiconductor device 1. FIG. 4 is a diagram schematically showing impurity concentration profiles after heat treatment in a diffusion layer 11 and a base diffusion layer 12. In FIG. 1B, the vertical axis indicates the depth from the surface 11a of the emitter diffusion layer 11 or the surface 12a of the base diffusion layer 12, and the horizontal axis indicates the impurity concentration. 1B, a line 17 shown by a broken line shows a concentration profile of a cross section taken along the line II of the emitter diffusion layer 11, and a line 18 shown by a solid line is a line II-II of the base diffusion layer 12. 2 shows the concentration profile of the cross section at.
[0021]
The bipolar transistor 10 provided in the semiconductor device 1 has an N-type epitaxial layer 13 in which an N-type impurity is diffused and a N-type epitaxial layer 13 on a P-type semiconductor substrate 16 made of a semiconductor containing a P-type impurity.+A collector diffusion layer 15 composed of a buried layer 14, a base diffusion layer 12 in which a P-type impurity is diffused, and an emitter diffusion layer 11 in which an N-type impurity is diffused are formed.
[0022]
As shown in FIG. 1B, the base diffusion layer 12 which is an impurity diffusion layer has a substantially constant impurity concentration in the depth direction. Therefore, a highly reliable semiconductor device 1 can be obtained.
[0023]
A method for manufacturing the semiconductor device 1 including the bipolar transistor 10 shown in FIG. 1 will be described. 2 to 8 are cross-sectional views schematically showing states of respective steps in manufacturing the semiconductor device 1.
[0024]
FIG. 2 shows that after an oxide film 21 is formed on one surface of a P-type+FIG. 4 is a view showing a state in which an oxide film 21 at a position corresponding to a region 22 predetermined as a buried layer 14 has been removed. After oxidizing one surface of a P-type semiconductor substrate 16 made of a semiconductor such as silicon containing a P-type impurity such as a group III element such as boron (element symbol: B) to form an oxide film 21, a photolithography method is used. N by+The oxide film 21 at a position corresponding to a region 22 predetermined to become the buried layer 14 (hereinafter, such a region is referred to as a region to be formed) is removed.+The surface of the P-type semiconductor substrate 16 in the region 22 where the buried layer is to be formed is exposed.
[0025]
FIG. 3 shows the N type of the P-type semiconductor substrate 16.+FIG. 4 is a diagram showing a state in which an N-type impurity is diffused into a buried layer formation planned region 22. Using the remaining oxide film 21 as a mask, the N-type+An N-type impurity, for example, a V-group element such as arsenic (element symbol: As) and phosphorus (element symbol: P) is introduced into the buried layer forming region 22 at a high concentration. Thereafter, the introduced impurity ions are diffused by performing a heat treatment. At this time, N+An oxide film 23 is formed on the surface of the P-type semiconductor substrate 16 in the region 22 where the buried layer is to be formed.
[0026]
FIG.+FIG. 3 is a view showing a state in which a buried layer 14 and an N-type epitaxial layer 13 are formed. N shown in FIG.+After removing the oxide film 23 formed in the region 22 where the buried layer is to be formed, N 2 is removed by molecular beam epitaxy or the like.+A semiconductor crystal thin film containing a high concentration of an N-type impurity is grown in the buried layer formation region 22 and N+The buried layer 14 is formed. Next, after removing the oxide film 21, the P-type semiconductor substrate 16 and the N-type semiconductor substrate 16 are removed.+An N-type impurity is formed on the buried layer 14 by molecular beam epitaxy or the like.+A N-type epitaxial layer 13 is formed by growing a semiconductor crystal thin film containing a lower concentration than the buried layer 14. Thus, a collector diffusion layer 15 is formed.
[0027]
FIG. 5 is a view showing a state in which an oxide film 24 is formed on the surface of the N-type epitaxial layer 13 and then the oxide film 24 at a position corresponding to the base diffusion layer formation planned region 25 is removed. For example, the oxide film 24 is formed on the surface of the N-type epitaxial layer 13 by exposing the P-type semiconductor substrate 16 on which the N-type epitaxial layer 13 is formed to a high-temperature oxygen atmosphere, and then the base diffusion is performed by photolithography or the like. The oxide film 24 at the position corresponding to the layer formation scheduled region 25 is removed, and the surface of the N-type epitaxial layer 13 in the base diffusion layer formation scheduled region 25 is exposed.
[0028]
FIG. 6 is a diagram showing a state where the base diffusion layer 12 is formed. Using the remaining oxide film 24 as a mask, P-type impurity ions, for example, ions of a group III element such as boron (B) are accelerated into a region 25 where a base diffusion layer is to be formed of the N-type epitaxial layer 13 as a semiconductor layer. The energy and the dose are changed, and the implantation is performed in a plurality of times. Thereafter, by performing a heat treatment, the implanted impurity ions are diffused to form the base diffusion layer 12. At this time, an oxide film 26 is formed on the surface of the base diffusion layer 12.
[0029]
FIG. 7 is a view showing a state where the oxide film 26 at a position corresponding to the region 27 where the emitter diffusion layer is to be formed is removed. For example, the oxide film 26 at a position corresponding to the region 27 where the emitter diffusion layer is to be formed is removed by photolithography or the like to expose the surface of the base diffusion layer 12 in the region 27 where the emitter diffusion layer is to be formed.
[0030]
FIG. 8 is a diagram showing a state where the emitter diffusion layer 11 is formed. Using the oxide film 26 shown in FIG. 7 as a mask, an N-type impurity, for example, a group V element such as arsenic (As) and phosphorus (P) is diffused into the region 27 where the emitter diffusion layer is to be formed in the base diffusion layer 12 by a thermal diffusion method. To form an emitter diffusion layer 11. The oxide film 24 and the oxide film 26 are removed, a conductive film is formed by, for example, a sputtering method, and then patterned to form an emitter electrode, a base electrode, and a collector electrode (not shown). Thus, the bipolar transistor 10 is formed. The semiconductor device 1 including the bipolar transistor 10 is manufactured as described above.
[0031]
As described above, in the method of manufacturing the semiconductor device according to the present embodiment, in the step of forming the base diffusion layer 12 shown in FIG. 6, the base diffusion layer formation region 25 of the N-type epitaxial layer 13 which is a semiconductor layer is formed. The impurity ions are implanted a plurality of times by changing the acceleration energy and the dose.
[0032]
This makes it possible to control the impurity concentration distribution in the depth direction of the base diffusion layer 12, which is an impurity diffusion layer, and to form the base diffusion layer 12 having a desired concentration distribution. Therefore, the carrier concentration at the junction between the base diffusion layer 12 and the emitter diffusion layer 11 can be controlled, and the current amplification factor (hfe), which is one of the performances of the transistor, can be easily controlled. In addition, as shown in FIG. 1B, the base diffusion layer 12 having a substantially constant impurity concentration in the depth direction can be formed. Even when the diffusion of the diffusion layer 11, that is, the depth of the emitter diffusion layer 11 varies, the carrier concentration at the junction between the base diffusion layer 12 and the emitter diffusion layer 11 is determined by the impurity concentration of the base diffusion layer 12. The value is almost constant. Therefore, it is possible to obtain a semiconductor device including a highly reliable bipolar transistor in which the carrier injection efficiency from the base diffusion layer 12 is substantially constant and the variation in the current amplification factor (hfe) is reduced. Further, since the impurity concentration of the base diffusion layer 12 can be made high and substantially constant in the depth direction, the emitter diffusion in the base diffusion layer 12 at the junction between the base diffusion layer 12 and the emitter diffusion layer 11 can be performed. The extension of the depletion layer from the layer 11 can be suppressed, that is, the increase in the width of the depletion layer on the base diffusion layer 12 side can be suppressed, and the breakdown voltage between the base diffusion layer 12 and the emitter diffusion layer 11 can be increased. Become.
[0033]
FIG. 9 shows a dose of 1.0 × 10 3 for a silicon (element symbol: Si) substrate.Fifteen(Ions / cm2) And a monovalent boron ion (ion formula: B+FIG. 7 is a diagram showing a relationship between an impurity concentration profile in the depth direction and acceleration energy when ()) is implanted. In FIG. 9, the horizontal axis indicates the depth (μm) from the surface of the silicon substrate, and the vertical axis indicates the impurity concentration (ions / cm).2). In FIG. 9, the vertical axis is a logarithmic scale. In FIG. 9, the concentration profile when the acceleration energy indicated by line 31 is 30 keV, the concentration profile when the acceleration energy indicated by line 32 is 50 keV, the concentration profile when the acceleration energy indicated by line 33 is 70 keV, Only the concentration profile when the acceleration energy shown by the line 34 is 100 keV and the concentration profile when the acceleration energy shown by the line 35 is 200 keV are shown.
[0034]
The impurity concentration distribution in the depth direction from the surface of the impurity diffusion layer such as the base diffusion layer 12 toward the inside depends on the acceleration energy and the dose, that is, the number of implanted ions during ion implantation. For example, when ion implantation is performed at a low acceleration energy, such as when the acceleration energy shown by the line 31 is 30 keV or the acceleration energy shown by the line 32 is 50 keV, the peak of the impurity concentration distribution becomes Since it is formed near the surface, an impurity diffusion layer in which impurities are diffused at a high concentration can be formed near the surface. When the ion implantation is performed at a high acceleration energy, such as when the acceleration energy indicated by the line 35 is 200 keV, the peak of the impurity concentration distribution is formed at a deeper position than when the ion implantation is performed at a low acceleration energy. Therefore, an impurity diffusion layer in which impurities are diffused at a high concentration can be formed.
[0035]
In the method for fabricating the semiconductor device according to the present embodiment, as described above, ion implantation is performed a plurality of times in the region 25 where the base diffusion layer is to be formed in the N-type epitaxial layer 13 as the semiconductor layer while changing the acceleration energy. That is, since the same region is ion-implanted at two or more different acceleration energies, the impurity concentration profile in the depth direction of the base diffusion layer 12 as the impurity diffusion layer is the same as the concentration profile obtained at each acceleration energy. It will be superimposed. For example, when the ion implantation with the low acceleration energy and the ion implantation with the high acceleration energy are performed in the same region, the impurity concentration profile in the depth direction of the impurity diffusion layer becomes the line 31 obtained in the case of the low acceleration energy. And a density profile such as a line 35 obtained in the case of high acceleration energy. That is, the impurity concentration distribution in the depth direction of the impurity diffusion layer is a combination of the concentration distribution having a peak at a shallow position and the concentration distribution having a peak at a deep position. Therefore, the portion where the impurity is implanted at a high concentration can be formed widely in the depth direction. Further, by implanting impurity ions with high acceleration energy, the peak of the impurity concentration distribution can be formed at a deeper position, so that the time of heat treatment after ion implantation for obtaining a desired concentration distribution can be reduced. Becomes possible.
[0036]
However, at the same dose, as shown in FIG. 9, as the acceleration energy increases, the peak concentration of the impurity concentration distribution tends to decrease. Therefore, the acceleration energy is changed and impurity ions are divided into plural times. Even if it is implanted, it is not possible to form an impurity diffusion layer having a certain impurity concentration in the depth direction. In the method for fabricating the semiconductor device according to the present embodiment, as described above, the dose is changed when implanting impurity ions by changing the acceleration energy to the same region. Therefore, the dose is adjusted for each acceleration energy. This makes it possible to eliminate the decrease in peak concentration as shown in FIG. 9 and to form an impurity diffusion layer having a substantially constant impurity concentration in the depth direction.
[0037]
FIG. 10A is a diagram schematically showing an impurity concentration profile in the depth direction when impurity ions are implanted by adjusting the dose for each acceleration energy. FIG. 10B is a diagram schematically showing a density profile obtained by superimposing the three density profiles shown in FIG. 10A and 10B, the horizontal axis represents the depth from the surface of the impurity diffusion layer, and the vertical axis represents the impurity concentration. In FIGS. 10A and 10B, the vertical axis is a logarithmic scale, and the value of the impurity concentration is a common logarithmic value, as in FIG. 10A and 10B, a line 36 shows a concentration profile when the acceleration energy is A, and a line 37 shows a concentration profile when the acceleration energy is higher than A (B> A). A line 38 shows a concentration profile when the acceleration energy is set to C higher than B (C> B> A).
[0038]
As shown in FIG. 10A, the peak position of the impurity concentration distribution in the depth direction of the impurity diffusion layer is such that when the acceleration energy shown by the line 36 is A, the acceleration energy shown by the line 37 is higher than A. Is higher, the acceleration energy indicated by the line 38 becomes deeper in the order of C when the acceleration energy is higher than B. That is, the peak position of the concentration distribution in the depth direction is deeper as the acceleration energy is higher, as in FIG. However, in FIG. 10A, since the dose is adjusted for each acceleration energy, the peak densities of the density distributions indicated by the lines 36, 37, and 38 are substantially equal. Therefore, in the concentration profile obtained by superimposing the concentration profiles indicated by the lines 36, 37 and 38, that is, in the concentration profile indicated by the line 39 in FIG. It has a constant value. In particular, in FIG. 10B, the concentration profile obtained at each acceleration energy, that is, the sum of the impurity concentrations near the intersection of the line 36, the line 37, and the line 38 is the concentration distribution indicated by the line 36, the line 37, or the line 38. Is almost equal to the peak concentration, the impurity concentration becomes more constant in the depth direction. The concentration profile indicated by the line 39 is 3 when the acceleration energy indicated by the line 36 is A, when the acceleration energy indicated by the line 37 is B, and when the acceleration energy indicated by the line 38 is C. This corresponds to a concentration profile obtained when one ion implantation is performed on the same region. From this, it can be seen that by adjusting the dose so that the peak concentration of the concentration distribution obtained at each acceleration energy becomes substantially equal, an impurity diffusion layer having a substantially constant impurity concentration in the depth direction can be formed. .
[0039]
However, the impurity concentration distribution at the time of actually performing ion implantation indicates that the impurity ions to be implanted have a left-right asymmetry when the mass of the impurity ions to be implanted is significantly different from the mass of atoms constituting the substrate, such as silicon (Si) atoms. Become. For example, as shown in FIG. 9 described above, a monovalent boron ion (B) having a smaller mass than a silicon (Si) atom+) Is implanted into a silicon substrate, the probability that the implanted impurity ions are scattered at a wide angle due to nuclear collisions increases, so that the impurity concentration distribution is biased toward the substrate surface. However, even in the case where the concentration distribution becomes asymmetrical in this manner, the impurity concentration on the substrate surface does not become extremely higher than the peak concentration. For example, as shown in FIG. 9 described above, the impurity concentration on the substrate surface when the acceleration energy shown by the line 33 is 70 keV is about 1/10 of that when the acceleration energy shown by the line 31 is 30 keV. Even if the concentration distribution at each acceleration energy is added, the impurity concentration on the substrate surface does not become extremely higher than the peak concentration. Therefore, by changing both the acceleration energy and the dose as described above, it is possible to form a base diffusion layer having a substantially constant impurity concentration in the depth direction.
[0040]
As described above, in the method of manufacturing the semiconductor device according to the present embodiment, the peak concentration of the concentration distribution obtained at each acceleration energy can be made substantially equal by adjusting the dose, and the base diffusion layer shown in FIG. As shown in FIG. 12, it is possible to form an impurity diffusion layer having a substantially constant impurity concentration in the depth direction.
[0041]
The dose is adjusted, for example, as follows to make the peak concentration of the concentration distribution obtained at each acceleration energy substantially equal. For example, when performing the second ion implantation with different acceleration energies in the same region and performing the second implantation with an acceleration energy higher than the first, the second dose is set to be larger than the first dose. Do more. Conversely, when the second injection is performed with lower acceleration energy than the first injection, the second dose is set smaller than that of the first injection. By adjusting the dose amount in this manner, the peak concentration of the concentration distribution obtained at each acceleration energy can be made substantially equal.
[0042]
The dose may be adjusted so that the peak concentration of the concentration distribution obtained at each acceleration energy has a desired value. Thus, the impurity concentration distribution in the depth direction of the impurity diffusion layer can be controlled, and an impurity diffusion layer having a desired concentration distribution can be formed. For example, if the dose is adjusted so that the peak concentration of the concentration distribution increases as the acceleration energy increases, the impurity concentration increases as the depth increases, contrary to the base diffusion layer 52 shown in FIG. An increasing impurity diffusion layer can be formed.
[0043]
The implantation of the impurity ions may be performed twice or may be performed three or more times while discretely changing the acceleration energy and the dose.
[0044]
The implantation of the impurity ions may be performed while continuously changing the acceleration energy. In this case, the total amount of the dose to be implanted into a predetermined region to be a semiconductor impurity diffusion layer is determined in advance, and that amount of impurity ions is finally transferred to a predetermined region to become a semiconductor impurity diffusion layer. Implantation of impurity ions is performed while continuously changing the acceleration energy so as to be implanted. This corresponds to changing the acceleration energy by a very small amount and implanting impurity ions in a plurality of times. Therefore, by continuously changing the acceleration energy and implanting the impurity ions, the peak position of the impurity concentration distribution can be continuously moved from near the surface of the impurity diffusion layer to the inside thereof. The portion where the impurity is implanted at a high concentration can be formed continuously and widely. In this case, the concentration distribution of the impurity in the depth direction of the impurity diffusion layer can be controlled by changing the dose in accordance with the change in the acceleration energy, instead of changing the entire dose. For example, by increasing the dose with an increase in acceleration energy, an impurity diffusion layer having a more constant impurity concentration in the depth direction can be formed.
[0045]
It is preferable to use not only one kind of ion but also a plurality of kinds of ions having the same composition and different valences as the impurity ions. When ions having the same composition and different valences are implanted, the range of the ions is proportional to the acceleration energy and the valence. For example, at the same acceleration energy, monovalent ions and divalent ions of the same composition, for example, monovalent boron ions (ion formula: B+) And a divalent boron ion (ion formula: B2+) Is implanted, the divalent ion B2+The ion is a monovalent ion B+Since it has about twice the range compared to ions, B+It is implanted at a position deeper than the ions. As described above, by using the multiply-charged ions, the impurity ions can be implanted into a deeper position of a predetermined region to become the impurity diffusion layer of the semiconductor. Therefore, by performing ion implantation using a plurality of types of ions having the same composition and different valences as described above, it is possible to easily form an impurity diffusion layer having a substantially constant impurity concentration from the surface to a deeper position. Can be. Further, the time for heat treatment after ion implantation for obtaining a desired concentration distribution can be reduced.
[0046]
Further, it is preferable to use a plurality of types of ions having the same valence and different masses as the impurity ions. When ions having the same valence and different masses are implanted with the same acceleration energy, the range of the ions is inversely proportional to the mass and becomes shorter as the mass becomes larger. It is implanted at a position shallower than the ions. For example, as a source of impurity ions, boron trifluoride (chemical formula: BF3) When a gas is used, monovalent boron ions (B+) And monovalent boron difluoride ion (ion formula: BF2 +) Is obtained, but the BF having a large mass is obtained.2 +B of ion has smaller mass+It is implanted at a position shallower than the ions. As described above, by using ions having a large mass, it becomes possible to implant impurity ions extremely near the surface of a predetermined region to be an impurity diffusion layer of a semiconductor. Therefore, by performing ion implantation using a plurality of types of ions having the same valence and different masses as described above, this occurs when the impurity diffusion layer is formed by the single ion implantation shown in FIG. A decrease in impurity concentration near the surface of the impurity diffusion layer can be suppressed, and an impurity diffusion layer having a substantially constant impurity concentration in the depth direction can be easily formed.
[0047]
In the step shown in FIG. 6 described above, when impurity ions are implanted into the base diffusion layer forming region 25 of the N-type epitaxial layer 13 in a plurality of times, at least one of the implantations is performed at least once. It may be used to form a resistance region or the like in a region other than the region 25. Thus, another element such as a field effect transistor can be formed simultaneously with the bipolar transistor 10.
[0048]
As described above, the bipolar transistor 10 included in the semiconductor device 1 according to the present embodiment has the collector diffusion layer 15 as an N-type semiconductor layer and the base diffusion layer as a P-type semiconductor layer on a P-type semiconductor substrate 16. Although it is an NPN transistor in which the layer 12 and the emitter diffusion layer 11 which is an N-type semiconductor layer are formed, the present invention is not limited to this. A P-type semiconductor layer in which a P-type impurity is diffused is formed, an N-type semiconductor layer in which an N-type impurity is diffused is formed as a base diffusion layer, and a P-type semiconductor layer in which the P-type impurity is diffused is formed as an emitter diffusion layer. The formed PNP transistor may be used.
[0049]
Further, in the present embodiment, in the step shown in FIG. 6, the acceleration energy and the dose amount are changed with respect to the base diffusion layer forming region 25 of the N-type epitaxial layer 13 which is a semiconductor layer, and divided into a plurality of times. By implanting impurity ions, the impurity concentration distribution in the depth direction of the base diffusion layer 12 as an impurity diffusion layer is controlled, and the base diffusion layer 12 having a desired concentration distribution is formed.
[0050]
Such a method of implanting impurity ions is not limited to the formation of a base diffusion layer of a bipolar transistor, but may include the formation of an emitter diffusion layer or a collector diffusion layer, or another impurity diffusion layer provided in a semiconductor device, for example, an electric field. It can also be used for forming a channel portion, a source portion, and a drain portion of an effect transistor.
[0051]
【The invention's effect】
As described above, according to the present invention, since both the acceleration energy and the dose are changed and the impurity ions are implanted in a plurality of times in a region which is predetermined to be the impurity diffusion layer of the semiconductor, By controlling the impurity concentration distribution in the depth direction of the diffusion layer, an impurity diffusion layer having a desired concentration distribution can be formed, and an impurity diffusion layer having a substantially constant impurity concentration in the depth direction is formed. It is possible.
[0052]
Further, according to the present invention, the impurity ions are implanted by continuously changing the acceleration energy. Therefore, the peak position of the impurity concentration distribution is continuously moved from the vicinity of the surface of the impurity diffusion layer to the inside thereof so that the impurity concentration is high. It is possible to continuously form the portion implanted at a high concentration in a wide range, and it is possible to form an impurity diffusion layer having a more constant impurity concentration in the depth direction.
[0053]
Further, according to the present invention, since a plurality of types of ions having the same composition and different valences are used as impurity ions, an impurity diffusion layer having a substantially constant impurity concentration from the surface to a deeper position can be easily formed. In addition, the time for heat treatment after ion implantation for obtaining a desired concentration distribution can be shortened.
[0054]
Further, according to the present invention, since a plurality of types of ions having the same valence and different masses are used as impurity ions, the surface of the impurity diffusion layer generated when the impurity diffusion layer is formed by one ion implantation is used. A decrease in impurity concentration in the vicinity can be suppressed, and an impurity diffusion layer having a substantially constant impurity concentration in the depth direction can be easily formed.
[0055]
According to the present invention, the current amplification factor (hfe) of the bipolar transistor can be easily controlled, the carrier injection efficiency from the base diffusion layer is almost constant, and the variation in the current amplification factor (hfe) is reduced. A semiconductor device having a highly reliable bipolar transistor can be provided, and the breakdown voltage between the base diffusion layer and the emitter diffusion layer can be increased.
[0056]
Further, according to the present invention, there is provided a semiconductor device having an impurity diffusion layer exhibiting a desired concentration distribution, in particular, a highly reliable semiconductor device having an impurity diffusion layer exhibiting a substantially constant impurity concentration in a depth direction. be able to.
[Brief description of the drawings]
FIG. 1A is a schematic cross-sectional view showing a simplified configuration of a semiconductor device 1 according to an embodiment of the present invention, and FIG. 1B is a bipolar type device provided in the semiconductor device 1; FIG. 9 is a diagram schematically showing impurity concentration profiles after heat treatment in an emitter diffusion layer 11 and a base diffusion layer 12 of a transistor 10.
FIG. 2 shows that an oxide film 21 is formed on one surface of a P-type semiconductor substrate 16;+FIG. 4 is a view showing a state in which an oxide film 21 at a position corresponding to a region 22 predetermined as a buried layer 14 has been removed.
FIG. 3 shows N of a P-type semiconductor substrate 16;+FIG. 4 is a diagram showing a state in which an N-type impurity is diffused into a buried layer formation planned region 22.
FIG. 4 shows N+FIG. 3 is a view showing a state in which a buried layer 14 and an N-type epitaxial layer 13 are formed.
FIG. 5 is a view showing a state in which an oxide film 24 is formed on the surface of an N-type epitaxial layer 13 and then the oxide film 24 at a position corresponding to a region 25 where a base diffusion layer is to be formed is removed.
FIG. 6 is a diagram showing a state where a base diffusion layer 12 is formed.
FIG. 7 is a view showing a state in which an oxide film 26 at a position corresponding to a region 27 where an emitter diffusion layer is to be formed is removed.
FIG. 8 is a diagram showing a state where an emitter diffusion layer 11 is formed.
FIG. 9 shows a dose of 1.0 × 10 with respect to a silicon substrate.Fifteen(Ions / cm2FIG. 4 is a diagram showing a relationship between an impurity concentration profile in the depth direction and acceleration energy when monovalent boron ions are implanted in ()).
FIG. 10A is a diagram schematically showing an impurity concentration profile in the depth direction when impurity ions are implanted by adjusting the dose for each acceleration energy. FIG. 10B is a diagram schematically showing a density profile obtained by superimposing the three density profiles shown in FIG.
11A is a schematic cross-sectional view showing a simplified configuration of a semiconductor device 5 according to a conventional technique, and FIG. 11B is an emitter diffusion layer of a bipolar transistor 50 provided in the semiconductor device 5. FIG. 5 is a diagram schematically showing impurity concentration profiles after heat treatment in a base diffusion layer and a base diffusion layer.
[Explanation of symbols]
1 Semiconductor device
10 Bipolar transistor
11 Emitter diffusion layer
12 Base diffusion layer
13 N-type epitaxial layer
14 N+Buried layer
15 Collector diffusion layer
16 P-type semiconductor substrate
21,23,24,26 Oxide film
22 N+Buried layer formation area
25 Area where base diffusion layer is to be formed
27 Area for forming emitter diffusion layer
