JP2004221135A - 多層プリント配線板 - Google Patents
多層プリント配線板 Download PDFInfo
- Publication number
- JP2004221135A JP2004221135A JP2003003560A JP2003003560A JP2004221135A JP 2004221135 A JP2004221135 A JP 2004221135A JP 2003003560 A JP2003003560 A JP 2003003560A JP 2003003560 A JP2003003560 A JP 2003003560A JP 2004221135 A JP2004221135 A JP 2004221135A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- multilayer printed
- electrode pad
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】電子部品に電気的に接続される複数のパッドが密集して形成されてなる電極パッド群が設けられた多層プリント配線基板において、電極パッド群の外周に位置する少なくとも1つのパッドは、導電体が充填されたバイアホール構造を有していることを特徴とする。
【選択図】 図4
Description
【発明の属する技術分野】
この発明は、表面にバイアホールからなる電極パッド群が形成された多層プリント配線板からなり、特に携帯電話機に好適に用いられるプリント配線基板に関する。
【0002】
【従来の技術】
携帯電話機の小型化に伴い、携帯電話機用基板にICチップなどの電子部品を密集した半田バンプ群を用いて実装する技術が提案されている。
このような技術としては、たとえば、特開平10−242649号公報に開示されているものなどが挙げられる。
【0003】
このような従来技術では、最も外側の層間樹脂絶縁層にバイアホールからなる電極パッド群が形成され、そのバイアホールにPb−Sn合金等の鉛を含有する半田からなるバンプが形成され、そのバンプを介してICチップが搭載されている。
【0004】
【発明が解決しようとする課題】
しかしながら、このような技術は、もともとPKG基板に使用されていた技術であり、携帯電話などのように、落下などの衝撃を受ける環境にて使用されるものではない。このため、耐久性に劣るという問題があった。
具体的には、プリント配線板を落下させると、図9(a)に示されるように、バイアホールにクラックが発生し、電極バッド群の電気的接続を確保することができないのである。
【0005】
そこで、本発明は、従来技術が抱える上記問題点に鑑みてなされたものであり、その目的とするところは、落下衝撃を受けても電極パッド群にクラックが発生することを防止でき、優れた電気的接続性を有する多層プリント配線板を提供することにある。
本発明の他の目的は、携帯電話機に好適に用いられる多層プリント配線板を提供することにある。
【0006】
【課題を解決するための手段】
本発明者は、上述した問題点を解決するために、鋭意研究した結果、落下衝撃による力は、密集したバイアホールからなる電極パッド群の最外周に加わっており、層間樹脂絶縁層の表面から、バイアホールを貫いて電極パッド群の内部にクラックが進展することを突き止めた。
【0007】
本発明者は、さらに、研究をすすめ、前記電極パッド群の外周の少なくとも1つのパッドを導電体により充填されたバイアホール構造、いわゆるフィルドビア構造とすることでクラックの進展を抑制できることを知見するに至った。
【0008】
すなわち、本発明は、電子部品と電気的に接続される複数のパッドが密集して形成されてなる電極パッド群が設けられた多層プリント配線基板において、
前記電極パッド群の外周に位置する少なくとも1つのパッドは、導電体が充填されたバイアホール構造を有してなることを特徴とする多層プリント配線板である。
【0009】
電極パッド群の外周に位置する少なくとも1つのパッドは、導電体が充填されたバイアホール構造、いわゆるフィルドビア構造であるため、電極パッド群の外側から発生したクラックの進展をフィルドビアが抑制し、その結果、電極パッド群の内部にクラックが発生して電気的接続が破壊されることを効果的に防止することができる。
【0010】
なお、本発明における「フィルドビア構造」とは、層間樹脂絶縁層に設けたバイアホール形成用穴に導電体が充填された形態であり、電子部品との電気的接続を確保すると共に、外部からの衝撃に起因するクラック発生を抑制する機能を具えているものであれば良く、内層の導体回路との電気的接続を確保するというバイアホールの本来的な機能を必ずしも具えている必要はない。
【0011】
図9(b)には、落下衝撃試験後のフィルドビアの断面が示されており、この断面図から理解されるように、電極パッド群の内部にはクラックは存在しない。
【0012】
なお、本発明でいう導電体は、半田のような電子部品を接着固定するための合金(接着用合金)は原則として除かれる。なぜならば、このような半田のごとき接着用合金は、一般にやわらかく、また内部に気泡を有するため、クラックの進展を抑制できないからである。
【0013】
ただし、Sn−Cu、Sn−Ag−Cu、Sn−Ag−In−Cu、Sn−Cu−Zn等の鉛を含まない合金、いわゆる鉛フリー半田は、通常の半田よりも比較的硬く、内部に気泡を有することが少ないため、本発明における導電体として使用可能である、すなわち、通常のコンフォーマルビアホール内に充填して本発明によるフィルドビアおよびまたはバンプとして機能させることが可能である。
【0014】
また、接着用合金を充填したバイアホールは、フィルドビアとは呼ばれないのが一般的である。
【0015】
上記コンフォーマルビアホール内に充填される導電体は、接着用合金以外(ただし、鉛フリー半田を除く)の導電体を使用でき、たとえば、銅、ニッケル、亜鉛、スズ、貴金属またはこれらの合金が望ましく、導体回路を構成する金属と同種の金属がより望ましい。
【0016】
上記導電体の充填方法は、導電性ペーストを充填、硬化させることによって行なう方法、電解めっき法あるいは無電解めっき法により行なうことが望ましい。
【0017】
ところで、いわゆるフィルドビア自体はすでに公知であり、特開2002−217541号公報、特開2002−217543号公報等にも、フィルドビアが形成されたプリント配線板が記載されている。しかしながら、いずれの公報においても、バイアホールを、密集して形成した電極パッド群の外周に形成するものではなく、また、いわゆるフィルドビア構造とクラック抑制の因果関係についての記載も全くないので、公知または周知と言えるものではなく、これらの公知文献の存在により、本発明の特許性がいささかも阻却されるものではないことを付記しておく。
【0018】
本発明においては、電極パッド群は、多角形状を有してなり、前記多角形状をなす電極パッド群の外周を規定する辺の少なくとも両端のパッドは、導電体が充填されたバイアホール構造を有してなることが望ましい。
【0019】
このような構成とする理由は、外周を規定する辺の少なくとも両端のパッドには、他の位置にあるパッドに比してより大きい衝撃力が加わって、クラックが進展しやすいからであり、そのような位置にあるバイアホールに導電体を充填してフィルドビア構造とすることによって、最も効果的にクラックの進展を抑制することができるからである。
【0020】
上記電極パッド群が四角形をなす場合は、図4(b)のNo.3に示すような位置にある電極パッドをフィルドビア(●で示す)として形成する。また、電極パッド群が図7(b)のように8角形をなす場合は、中心点に対して互いに対向する外周の4辺とその周囲の電極パッドをフィルドビア(●で示す)としてもよい。
【0021】
さらに、この両端のパッドは、図8に示すように、基板を2等分する直線と平行な辺の両端に位置し、2等分する直線に近い側の両端がフィルドビア(●で示す)となっていることが有利である。その理由は、基板が落下すると、中央がたわむため、力が2等分する直線に近い側に加わるためである。
【0022】
本発明では、図4(b)のNo.1のように電極パッド群がすべてフィルドビア構造であってもよい。もっとも耐久性に優れており、クラックが発生しないからである。
【0023】
また、本発明では、前記電極パッド群は、多角形状を有してなり、前記多角形状をなす電極パッド群の外周に位置し、かつ対角位置にある少なくとも2つのパッドは、導電体が充填されたバイアホール構造を有していてもよい。その理由は、落下衝撃の際発生する力が、対角位置に集中しやすく、クラック発生頻度が高いからである。
【0024】
電極パッド群が四角形をなす場合は、図4(b)のNo.2、4あるいは図7(a)で示すような位置にある電極パッドをフィルドビアとして形成する。
上記バイアホール構造を有するパッドは、電極パッド群の全パッド数の4.5%以上、特に12.5%以上であることが望ましい。クラックの発生頻度を低減できるからである。特に12.5%以上の場合、図5から理解できるように、40回の落下試験でも全くクラックが発生しないからである。
【0025】
上記多層プリント配線板は、層間樹脂絶縁層を有するとともに、前記パッドは、最も外側の層間樹脂絶縁層に形成されてなり、その層間樹脂絶縁層は、補強材を有してない樹脂層からなることが望ましい。レーザによりバイアホールを形成しやすいからである。
【0026】
また、逆に、前記多層プリント配線板は、層間樹脂絶縁層を有するとともに、前記パッドは、最も外側の層間樹脂絶縁層に形成されてなり、その層間樹脂絶縁層は、補強材を有する樹脂層を選択することもできる。この態様では、樹脂層自体の耐衝撃性を向上させて、クラックの発生自体を抑制することができる。
【0027】
上記補強材としては、ガラスクロス、カーボンファイバ、セラミックファイバ、アラミド繊維、酸化物粒子(アルミナ、シリカ、タルク、ジルコ二ア)を使用できる。酸化物粒子としては、直径0.5〜50μmのものを採用できる。
【0028】
上記樹脂としては、エポキシ樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂などの熱硬化性樹脂、ポリエチレンスルフィド、ポリスルフォンなどの熱可塑性樹脂などを採用できる。また、熱硬化性樹脂、熱可塑性樹脂の複合樹脂でもよい。耐熱性を考慮するとエポキシ樹脂が最適である。
【0029】
上記エポキシ樹脂としては、例えば、クレゾールノボラック型エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、アルキルフェノールノボラック型エポキシ樹脂、ビフェノールF型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物、トリグリシジルイソシアヌレート、脂環式エポキシ樹脂等が挙げられる。これらは、単独で用いてもよく、2種以上を併用してもよい。それにより、耐熱性等に優れるものとなる。
【0030】
上記バイアホールは、その直径をLとし、深さをdとした場合の比率L/d(アスペクト比)は、図6から理解できるように、0.75〜17であることが望ましい。いわゆるアスペクト比が0.75未満の場合、または17を超える場合には、1〜2回の落下で破壊が発生してしまうからである。この理由は明確ではないが、次のように推定されている。
【0031】
アスペクト比が0.75未満、つまり、バイアホールが“細い”場合、フィルドしてもバイアホールが破断しやすく、17を超える、つまり、バイアホールが“平たい”場合は、完全に導電体を充填することができず、空隙が生じてしまい、クラックの進展を抑制できないと思われるのである。
【0032】
上記バイアホールの直径は、テーパが存在する場合は、大きい直径で定義することとし、その直径の大きさは、75〜500μmの範囲で使用できる。
またバイアホールの深さは、層間樹脂絶縁層の厚みとほぼ同じであり、30〜100μmの範囲で使用できる。
【0033】
上記電極パッドは、その外周がソルダーレジストで被覆されてなることが望ましい。パッドの外周と層間絶縁層との界面を基点としてクラックが発生しやすく、外周をソルダーレジストで被覆することでクラックの発生を抑制することができるからである。
【0034】
また、上記電極パッド群は、バイアホールと非バイアホールの平板状パッドの混成でもよく、すべてバイアホールにて構成されていてもよい。
電極パッド群をすべてバイアホールで構成することによって、半田バンプにより応力緩和効果を向上させることができる。樹脂とICチップの熱膨張率差が大きく、その熱膨張率差を半田で吸収することができるからである。
上記半田としては、Pb−Sn合金、Ag−Sn合金、Sn−Sb合金などが挙げられる。
【0035】
以上説明したような本発明にかかるプリント配線基板は、落下頻度の高い携帯電話用基板に用いることで、クラック発生抑制の効果を最大限に発揮することができる。
【0036】
【発明の実施の形態】
以下、本発明にかかる多層プリント配線板を、種々の実施の形態に即して説明するが、これらの実施の形態に限定されるべきでないことはいうまでもない。
図1〜図3には、本発明にかかる多層プリント配線板の一つの製造方法の工程を示している。
【0037】
(1)図1(a)に示すように、ガラスーエポキシ樹脂基板1の両面に銅箔2が貼付されてなる両面銅張積層板を用意する。この銅張積層板に、貫通穴を形成し、表面に無電解めっきを施し、さらにドライフィルムを貼着し、露光、現像処理し、めっきレジストとした後、これを電気めっきして、ドライフィルムをKOHなどのアルカリ水溶液で除去して、過酸化水素―硫酸、塩化第二銅水溶液などのエッチング液で無電解めっき膜をエッチング除去して、スルーホール3と導体層4を有する基板とする(図1(b)参照)。
【0038】
(2) 上記基板に対して、エポキシ樹脂をガラスクロスに含浸して乾燥させてBステージとしたプリプレグ6と、厚さが30μmの銅箔5を積層し、120〜200℃で10〜80kg/cm2の圧力で加圧して一体化する(図1(c)参照)。このような一体化の際に、スルーホール3は樹脂充填される。
銅箔5のプリプレグ6と接する面にはマット処理などの粗面化処理が施されていることが望ましい。密着性が改善するからである。
【0039】
(3) つぎに、銅箔5の表面にドライフィルムを貼着し、露光、現像処理し、エッチングレジストとした後、バイアホール形成予定部分7の銅箔5を選択的にエッチングして、樹脂絶縁層6に達する開口7aを形成し、さらに、エッチングレジストをKOHなどのアルカリ水溶液にて剥離除去する(図1(d)参照)。
【0040】
(4) 次いで、バイアホール形成予定部分7にレーザ照射を行って樹脂絶縁層6を除去し、バイアホール形成用穴60を形成した(図1(e)参照)。このレーザ照射の際に、バイアホール形成予定部分7以外は銅箔5で被覆されており、これがマスクとなるため、銅箔5直下の樹脂絶縁層6はレーザ照射によって除去されない。
【0041】
(5) 上記バイアホール形成用穴60を形成した基板1に対して、無電解銅めっき処理を施して、バイアホール形成用穴60の内壁および銅箔5上に無電解銅めっき膜を形成して、バイアホール8を形成した後、無電解銅めっき膜上にめっきレジストを形成し、さらに電解銅めっき処理を施して厚付けし、めっきレジストを除去した後、さらに無電解銅めっき膜をエッチングして、導体回路50を形成する(図2(f)参照)。
【0042】
(6) 次に、バイアホール8および導体回路50が形成された基板1に対して、上記(2)〜(5)の工程を繰り返して、プリプレグ6と銅箔5を積層し、バイアホール形成予定部分7の銅箔5を選択的にエッチングして、プリプレグ6から形成された樹脂絶縁層に達する開口7aを形成する(図2(g)参照)。このバイアホール形成予定部分7は、フィルドビアが密集して形成されて、電極パッド群100となる場所である。
【0043】
さらに、レーザ照射を行なって、バイアホール形成用開口を形成し、無電解めっきを施した後、ドライフィルムを貼着し、露光、現像処理して、めっきレジスト11を形成し、その後、電解銅めっきにてフィルドビア10および導体回路50を形成する。
このとき、めっきレジスト11は、フィルドビア10としないバイアホールを被覆するように、形成しておく必要がある。
【0044】
上記電解銅めっき液は、50〜300g/lの硫酸銅、30〜200g/lの硫酸、25〜90mg/lの塩素イオン、および、少なくともレベリング剤と光沢剤とからなる1〜1000mg/lの添加剤を含有する。
【0045】
上記レベリング剤として、ポリエチレン、その誘導体、ゼラチンおよびその誘導体からなる群より選択される少なくとも1種を用いることが望ましく、上記光沢剤として、硫黄酸化物、硫化水素を用いることが望ましい。
【0046】
上記ポリエチレン誘導体としては、特に限定されないが、例えば、ポリエチレンイソフタレート、ポリエチレンイミン、ポリエチレンオキシド、ポリエチレングリコール、ポリエチレングリコールエステル、ポリエチレングリコールエーテル、ポリエチレンスルフィド、ポリエーテル等を挙げることができる。
これらのなかでは、ポリエチレングリコールまたはゼラチンを用いることが望ましい。汎用性が高く、樹脂絶縁層や金属膜への損傷がないからである。
【0047】
上記電解銅めっき液において、硫酸銅の濃度が50g/l未満では、フィルドビアが形成できず、300g/lを超えると、めっき膜厚のバラツキが大きくなる。
また、硫酸の濃度が30g/l未満では、液抵抗が大きくなるため、めっき析出がされにくくなり、200g/lを超えると、硫酸銅が結晶になりやすい。
また、塩素イオンの濃度が25mg/l未満では、めっき膜の光沢が低下し、90mg/lを超えるとアノードが溶解しにくくなる。
【0048】
また、上記光沢剤としては、例えば、硫黄酸化物、硫化水素を用いることが望ましい。
上記硫黄酸化物としてはスルホン酸系化合物、スルホン系化合物、亜硫酸系化合物が挙げられる。
【0049】
上記スルホン酸系化合物としては、特に限定されないが、例えば、スルホ安息香酸、スルホ安息香酸塩、スルホアントラキノン、スルホメタン、スルホエタン、スルホカルバミド、スルホ琥珀酸、スルホ琥珀酸エステル、スルホ酢酸、スルホサリチル酸、スルホシアヌル酸、スルホシアン、スルホシアン酸エステル、スルホニン、スルホビン酸、スルホフタル酸、スルホン酸アミド、スルホン酸イミド等、および、スルホカルボアニリド等のスルホカルボニル系化合物等を挙げることができる。
【0050】
上記スルホン系化合物としては、特に限定されないが、例えば、スルホナール、スルホニルジ酢酸、スルホニルジフェニルメタン、スルホキシル酸、スルホキシル酸塩、スルホンアミド、スルホンイミド等、および、スルホニルクロリド系化合物等を挙げることができる。
【0051】
上記亜硫酸系化合物としては、特に限定されないが、例えば、亜硫酸、亜硫酸アンモニウム、亜硫酸カリウム、亜硫酸ジエチル、亜硫酸ジメチル、亜硫酸水素ナトリウムおよび亜硫酸エステル化合物等を挙げることができる。
【0052】
上記その他の硫黄酸化物としては、特に限定されないが、例えば、スルホキシド等を挙げることができる。
上記硫化水素としては、特に限定されないが、例えば、スルホニウム化合物、および、スルホニウム塩等を挙げることができる。
上記その他の硫黄化合物としては、特に限定されないが、例えば、ビスジスルフィド等を挙げることができる。
【0053】
また、めっき以外の方法としては、銅ペースト、銀ペーストなどを充填印刷し、熱硬化させてもよい。
銅ペーストとしては、たとえばタツタ電線株式会社製の商品名NF−2000(DDペースト)や、銀ペーストとしては、太陽インキ株式会社製の商品名ECM−100を使用することができる。
【0054】
以上説明した方法によって、導電体を所定位置のバイアホールに充填してフィルドビア10が形成される(図2(h)参照)。
【0055】
なお、導電体の充填は、すべてのバイアホールに対して行う必要はない。先に述べたように、充填しないバイアホールには、電解めっきに対するレジストを設けておくことで、選択的なバイアホールの充填が可能になる。
【0056】
ついで、アルカリ水溶液にて、めっきレジストを剥離し、めっきレジスト下に存在していた無電解めっき膜をエッチング除去して、電極パッド群100を形成する(図2(i)参照)。
【0057】
さらに、必要に応じてソルダーレジスト15を形成し、半田クリームを印刷して、リフローすることによって、バイアホール上に半田バンプ13を形成する(図2(j)参照)。このソルダーレジスト15は、電極パッドの外周を被覆して形成されることが望ましい。
【0058】
以上の説明は、プリプレグを使用する方法であるが、図1(a)〜(e)の工程を図3(a)〜(e)の工程に置き換えることもできる。
図3(a)〜(e)は、樹脂付銅箔(Resin Coated Cupper)56を用いる方法である。銅箔5が樹脂層6と接する面には粗面化処理が施されており、銅箔5と樹脂層6が密着している。樹脂層は、Bステージ状態の未硬化樹脂を使用しており、この樹脂付銅箔を積層して、100〜200℃、10〜80kg/cm2の圧力で加熱プレスすることで、先に説明した工程と同様に、多層プリント配線板を製造することができる。
さらに、実施例を用いて詳しく説明する。
【0059】
【実施例】
(実施例1)
(1) 厚さ0.8mmのガラスエポキシ樹脂またはBT(ビスマレイミド−トリアジン)樹脂からなる基板1の両面に12μmの銅箔2がラミネートされている銅張積層板を出発材料とする。なお、FR4、FR5、ガラスエポキシ樹脂などの補強材が含浸された基材などを用いることができる。予め多層にしたコア基板を用いてもよい。
【0060】
(2)この銅張積層板をドリルで削孔し、直径300μmのスルーホール用貫通穴を形成する。
【0061】
(3)続いて、基板1を以下の組成の無電解銅めっき浴中に浸漬して、銅箔2の表面だけでなくスルーホール用貫通穴の内壁に無電解銅めっき膜を形成して、導通用スルーホール3を形成する。さらに、ドライフィルムを貼着し、露光、現象処理して、めっきレジストを形成した後、以下の条件で電解銅めっきを施して、厚さ35μmの電解銅めっき膜を形成した。
【0062】
〔無電解銅めっき液〕
CuSO4 ・5H2O 10g/l
HCHO 8g/l
NaOH 5g/l
ロッシェル塩 45g/l
添加剤 30ml/l
〔無電解めっき条件〕
温度 30℃
めっき時間 18分
【0063】
〔電解銅めっき液〕
硫酸 200g/l
硫酸銅 70g/l
塩素イオン 50mg/l
〔電解めっき条件〕
電流密度 1 A/dm2
時間 65 分
温度 22±2 ℃
ドライフィルムをKOHで剥離し、基板の両面に内層銅パターン4を形成した。
【0064】
(4) 内層銅パターン4および導通用スルーホール3を形成した基板1を水洗いし、乾燥させる。その後、酸化浴(黒化浴)として、NaOH(20g/l)、NaClO2(50g/l)、Na3PO4(15g/l)、還元浴として、NaOH(2.7g/l)、NaBH4 (1.0g/l)を用いた酸化−還元処理により、内層銅パターン4(金属膜)および導通用スルーホール3に粗化面を形成した。
【0065】
(5) プリプレグ6と厚さ12μmの銅箔5を基板1の両面にそれぞれ積層し、190℃で30kg/cm2の圧力で加圧して一体化した。一体化の際に、樹脂がスルーホール3に充填される。
つぎに、銅箔5の表面にドライフィルムを貼着し、露光し、N−メチルピロリドンにて現像処理して、エッチングレジストを形成した後、バイアホール形成予定部分7の銅箔5を塩化第二銅水溶液にてエッチングし、エッチング終了後、エッチングレジストをKOHで剥離した。
【0066】
(6)ついで、プリプレグ6から形成される層間樹脂絶縁層に、ビーム径5mm、パルス幅15μ秒、マスクの穴径0.8mm、1ショットの条件下で炭酸ガスレーザを照射して、樹脂絶縁層を除去し、直径120μm、深さ60μmのバイアホール用開口60を形成した。このレーザ照射の際に、銅箔5はレーザ光に対するマスクの役割をしている。
さらに、上記の条件にて無電解めっきを施してバイアホール8を形成した。
【0067】
(7)さらに、基板表面にドライフィルムを貼着し、露光、N−メチルピロリドンにて現像処理し、めっきレジストとした後、電解めっきして導体回路を厚くし、さらにめっきレジストをKOHにて剥離除去し、無電解めっき膜をエッチングして、導体回路50とした(図2f)。
【0068】
(8)つぎに、(5)〜(7)の工程を繰り返した。これらの工程で形成されるバイアホールは電極パッド群となる。また、電解銅めっき処理は、以下の条件にて実施し、電解銅めっきにより、所定のバイアホールを充填してフィルドビア10を形成した。
【0069】
〔電解銅めっき水溶液〕
硫酸 50g/l
硫酸銅 200g/l
塩素イオン 50mg/l
添加材(奥野製薬製 トップルテナα) 2.1ml
〔電解めっき条件〕
電流密度 12.1ml A/dm2
時間 65 分
温度 22±2 ℃
【0070】
この実施例1においては、電極パッドを構成するバイアホールの充填は、図4(b)のNo.1〜No.4に示すような形態のいずれかを採用すればよい。すなわち、15×15個のフルグリッドのうち中央の5×5個が存在しない、額縁状にバイアホールが密集して電極パッド群が形成され、これらのバイアホールのうち、所定のバイアホールに導電体を充填した形態である。導電体で充填されないバイアホールは、(7)の工程において、バイアホール形成用穴を選択的にめっきレジストで被覆することによって形成される。図4(b)において、●印の部分が充填されているバイアホール(フィルドビア)であり、充填されていないコンフォーマルバイアホールは○印で示される。
【0071】
(9)DMDGに溶解させた60重量%のクレゾールノボラック型エポキシ樹脂(日本化薬製)のエポキシ基50%をアクリル化した感光性付与のオリゴマー(分子量4000)を 46.67g、メチルエチルケトンに溶解させた80重量%のビスフェノールA型エポキシ樹脂(油化シェル製、エピコート1001)15.0g、イミダゾール硬化剤(四国化成製、商品名:2E4MZ−CN)16g、感光性モノマーである多価アクリルモノマー(日本化薬製、R604 )3g、同じく多価アクリルモノマー(共栄社化学製、DPE6A ) 1.5gに分散系消泡剤(サンノプコ社製、S−65)0.71gを混合し、さらにこの混合物に対して光開始剤としてのベンゾフェノン(関東化学製)を2g、光増感剤としてのミヒラーケトン(関東化学製)を 0.2g加えて、粘度を25℃で 2.0Pa・sに調整したソルダーレジスト組成物を得る。
【0072】
(10)基板の両面に、上記ソルダーレジスト組成物を20μmの厚さで塗布する。次いで、70℃で20分間、70℃で30分間の乾燥処理を行った後、円パターン(マスクパターン)が描画された厚さ5mmのフォトマスクフィルムを密着させて載置し、1000mJ/cm2の紫外線で露光し、DMTG現像処理する。そしてさらに、80℃で1時間、 100℃で1時間、 120℃で1時間、 150℃で3時間の条件で加熱処理し、電極パッド(バイアホールとそのランド部分を含む)に相当する位置に開口部を有するソルダーレジスト層15(厚み20μm)を形成して、多層プリント配線板を作製した。
【0073】
(比較例1)
実施例1の(7)の工程で、電極パッドを構成するバイアホールのすべてを導電体で充填しない、すなわち、図5(b)のNo.5に示すような形態を採用した以外は、実施例1と同様の処理によって多層プリント配線板を作製した。
【0074】
(実施例2)
実施例1の(5)の工程に替えて、樹脂付銅箔(松下電工製 R−0580)56を積層し、170℃で25kg/cm2の圧力で加圧して一体化し、実施例1の(7)の工程で、電極パッドを構成するバイアホールの充填を、図5(b)のNo.1〜No.4に示すような形態のいずれかを採用した以外は、実施例1と同様の処理によって多層プリント配線板を作製した。
【0075】
(比較例2)
電極パッドを構成するバイアホールのすべてを導電体で充填しない、すなわち、図5(b)のNo.5に示すような形態を採用した以外は、実施例2と同様の処理によって多層プリント配線板を作製した。
【0076】
上記実施例1、2および比較例1、2でそれぞれ得られたプリント配線板について、落下試験を実施した。
この落下試験は、JIS−C0044(1995)に準拠して行なわれた。
【0077】
図4(a)は、電極パッドを構成するバイアホールの充填形態がそれぞれ図4(b)のNo.1〜No.4に示す場合(実施例1)および電極パッドを構成するバイアホールのすべてが導電体で充填されない図4(b)のNo.5に示すような場合(比較例1)の試験結果を示し、同様に、図5(a)は、電極パッドを構成するバイアホールの充填形態がそれぞれ図5(b)のNo.1〜No.4に示す場合(実施例2)および電極パッドを構成するバイアホールのすべてが導電体で充填されない図5(b)のNo.5に示すような場合(比較例2)の試験結果を示している。
図4(a)および図5(a)において、横軸が落下回数、縦軸はクラック発生頻度である。
【0078】
図4(a)から分るように、実施例1によって作製したプリント配線板のうち、四角形をなす電極パッド群を構成するバイアホールのすべてに、導電体を充填してフィルドビアとした(No.1)形態では、全くクラックが発生せず、また、四隅にフィルドビアを配置した(No.2)形態でも25回の落下までは全くクラックが発生しない。また、1辺の両端にフィルドビアを配置した(No.3)形態では、15回の落下でクラックが発生しはじめるが、その発生頻度は40回の落下試験でも20%以下にとどまる。2つの対角位置にフィルドビアを配置した(No.4)形態では、発生頻度が40回落下試験で40%以下である。
【0079】
一方、比較例1によって作製したプリント配線板は、全くフィルドビアを形成しない(No.5)形態であり、1回の落下試験でもクラックが発生し、10回の落下試験では、すべてのプリント配線板にクラックが生じてしまった。
【0080】
同様に、図5(b)から分るように、実施例2によって作製したプリント配線板については、四角形をなす電極パッド群を構成するバイアホールのうち、1つの頂角部分に集中してフィルドビアを形成した(No.9)形態では、全くクラックが発生しなかった。この場合のフィルドビアの占有率は、12.5%(25/200)であり、1箇所でも占有率が12.5%以上のフィルドビアが形成されていれば、クラックを完全に防止できることがわかる。(No.8)形態では、4.5%(9/200)の占有率であるが、それでも25回の落下試験でもクラックは発生せず、しかも40回の落下試験でもクラック発生頻度を10%以下に抑制できることが分った。占有率が4.5%を超えるとクラックの発生頻度は高くなる。
【0081】
図6は、実施例1において、フィルドビアの直径Lと深さdの比(アスペクト比)を変化させて作製した多層プリント配線板について落下試験を実施した結果を示す。図6において、横軸はアスペクト比、縦軸はクラックが発生するまでの落下回数を示す。
【0082】
この図から分るように、アスペクト比が0.75〜17の範囲においては、落下回数がほぼ80〜90回ではじめてクラックが発生することが認められ、アスペクト比をこのような範囲に選定することによって、本発明の効果が得られることがわかる。
【0083】
一方、アスペクト比が0.75未満では、数回の落下でクラックが発生し、アスペクト比が17を超える場合には、クラック発生までの落下回数が急激に少なくなり、アスペクト比が25を超えると、数回の落下でクラックが発生することが分った。
【0084】
【発明の効果】
以上説明したように、本発明の多層プリント配線板によれば、落下衝撃を受けても電極パッド群にクラックが発生することを防止でき、携帯電話用基板として好適に使用することができる。
【図面の簡単な説明】
【図1】本発明にかかる多層プリント配線板を製造する一工程を示す図である。
【図2】同じく、多層プリント配線板を製造する一工程を示す図である。
【図3】本発明にかかる多層プリント配線板を製造する他の工程を示す図である
【図4】(a)は、本発明の実施例1および比較例1によって作製した基板の落下試験の結果を示す図、(b)は、本発明の実施例1および比較例1におけるフィルドビアの位置関係を示す図である。
【図5】(a)は、本発明の実施例2および比較例2によって作製した基板の落下試験の結果を示す図、(b)は、本発明の実施例2および比較例2におけるフィルドビアの位置関係を示す図である。
【図6】本発明にかかる多層プリント配線板におけるバイアホールのアスペクト比と、クラック発生までの落下回数の関係を示す図である。
【図7】(a)は、電極パッド群が四角形である場合に、フィルドビアを4隅に配置した図を示し、(b)は、電極パッド群が八角形である場合に、フィルドビアを4隅に配置した図を示す。
【図8】電極パッド群が四角形である場合に、基板を2等分する直線と平行で、かつ2等分する直線に最も近い辺の両端にフィルドビアを配置させた状態を示す図である。
【図9】(a)は、クラック発生が認められる通常のバイアホールを、(b)は、クラック発生が抑制されているフィルドビアを示す断面写真である。
【符号の説明】
1 樹脂基板
2 銅箔
3 スルーホール
4 導体層
5 銅箔
6 プリプレグ
7 バイアホール形成予定部分
7a 開口
8 バイアホール
9 樹脂絶縁層
10 フィルドビア
11 めっきレジスト
13 半田バンプ
15 ソルダーレジスト層
50 導体回路
56 片面銅張積層板
60 バイアホール形成用開口
100 電極パッド群
Claims (10)
- 電子部品に電気的に接続される複数のパッドが密集して形成されてなる電極パッド群が設けられた多層プリント配線基板において、
前記電極パッド群の外周に位置する少なくとも1つのパッドは、導電体が充填されたバイアホール構造を有していることを特徴とする多層プリント配線板。 - 前記電極パッド群は、多角形状を有してなり、前記多角形状をなす電極パッド群の外周を規定する辺の少なくとも両端のパッドは、導電体が充填されたバイアホール構造を有している請求項1に記載の多層プリント配線板。
- 前記電極パッド群は、多角形状を有してなり、前記多角形状をなす電極パッド群の外周に位置し、かつ対角位置にある少なくとも2つのパッドは、導電体が充填されたバイアホール構造を有している請求項1に記載の多層プリント配線板。
- 前記バイアホール構造を有するパッドの数は、電極パッド群の全パッド数の4.5%以上である請求項1〜3のいずれか1に記載の多層プリント配線板。
- 前記多層プリント配線板は、層間樹脂絶縁層を有するとともに、前記パッドは、最も外側の層間樹脂絶縁層に形成されてなり、その層間樹脂絶縁層は、補強材を有してない樹脂層からなる請求項1〜4のいずれか1に記載の多層プリント配線板。
- 前記多層プリント配線板は、層間樹脂絶縁層を有するとともに、前記パッドは、最も外側の層間樹脂絶縁層に形成されてなり、その層間樹脂絶縁層は、補強材を有する樹脂層からなる請求項1〜4のいずれか1に記載の多層プリント配線板。
- 前記バイアホールは、直径をLとし、深さをdとした場合の比率(L/d)が、0.75〜17である請求項1〜6のいずれか1に記載の多層プリント配線板。
- 前記パッドは、その外周がソルダーレジストで被覆されてなる請求項1〜7のいずれか1に記載の多層プリント配線板。
- 前記電極パッド群は、バイアホールにて構成されてなる請求項1〜8のいずれか1に記載の多層プリント配線板。
- 前記基板は、携帯電話用基板である請求項1〜9のいずれか1に記載の多層プリント配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003003560A JP4171307B2 (ja) | 2003-01-09 | 2003-01-09 | 多層プリント配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003003560A JP4171307B2 (ja) | 2003-01-09 | 2003-01-09 | 多層プリント配線板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004221135A true JP2004221135A (ja) | 2004-08-05 |
JP4171307B2 JP4171307B2 (ja) | 2008-10-22 |
Family
ID=32894791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003003560A Expired - Fee Related JP4171307B2 (ja) | 2003-01-09 | 2003-01-09 | 多層プリント配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4171307B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015076566A (ja) * | 2013-10-11 | 2015-04-20 | 日本特殊陶業株式会社 | セラミック配線基板 |
WO2017038713A1 (ja) * | 2015-08-31 | 2017-03-09 | 住友ベークライト株式会社 | プリント配線板の製造方法、半導体装置の製造方法 |
-
2003
- 2003-01-09 JP JP2003003560A patent/JP4171307B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015076566A (ja) * | 2013-10-11 | 2015-04-20 | 日本特殊陶業株式会社 | セラミック配線基板 |
WO2017038713A1 (ja) * | 2015-08-31 | 2017-03-09 | 住友ベークライト株式会社 | プリント配線板の製造方法、半導体装置の製造方法 |
KR20180048576A (ko) * | 2015-08-31 | 2018-05-10 | 스미토모 베이클리트 컴퍼니 리미티드 | 프린트 배선판의 제조 방법, 반도체 장치의 제조 방법 |
KR102582537B1 (ko) * | 2015-08-31 | 2023-09-26 | 스미토모 베이클리트 컴퍼니 리미티드 | 프린트 배선판의 제조 방법, 반도체 장치의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP4171307B2 (ja) | 2008-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4944246B2 (ja) | プリント配線板及びその製造方法 | |
US8966750B2 (en) | Method of manufacturing a multilayered printed wiring board | |
US8181341B2 (en) | Method of forming a multilayer printed wiring board having a bulged via | |
KR100822542B1 (ko) | 다층 프린트 배선판 | |
US8481424B2 (en) | Multilayer printed wiring board | |
US8148643B2 (en) | Multilayered printed circuit board and manufacturing method thereof | |
JP2007180076A (ja) | 多層プリント配線板 | |
JP5191074B2 (ja) | 多層プリント配線板 | |
JP3888943B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
JP4863557B2 (ja) | 多層プリント配線板の製造方法 | |
JP4353873B2 (ja) | プリント配線板 | |
JP4730222B2 (ja) | 配線基板の製造方法 | |
JP4171307B2 (ja) | 多層プリント配線板 | |
JP2001217543A (ja) | 多層回路基板 | |
JP4566335B2 (ja) | 多層プリント配線板 | |
JP4817516B2 (ja) | 多層プリント配線板 | |
JP4698046B2 (ja) | 多層プリント配線板 | |
JP2002204057A (ja) | 多層プリント配線板の製造方法および多層プリント配線板 | |
JP4514308B2 (ja) | 多層プリント配線板の製造方法 | |
JP2004095582A (ja) | コア基板およびその製造方法 | |
JP2013021374A (ja) | 多層プリント配線板 | |
JP2004140216A (ja) | 多層プリント配線板およびその製造方法 | |
JP4484350B2 (ja) | プリント配線板の製造方法 | |
JP4518660B2 (ja) | 多層プリント配線板の製造方法 | |
JP2003008239A (ja) | 多層プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20080805 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080808 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20120815 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |