JP2004214395A - 金属シリサイド層の形成方法及び同方法を用いた半導体装置の製造方法並びに同方法により製造された半導体装置 - Google Patents
金属シリサイド層の形成方法及び同方法を用いた半導体装置の製造方法並びに同方法により製造された半導体装置 Download PDFInfo
- Publication number
- JP2004214395A JP2004214395A JP2002381846A JP2002381846A JP2004214395A JP 2004214395 A JP2004214395 A JP 2004214395A JP 2002381846 A JP2002381846 A JP 2002381846A JP 2002381846 A JP2002381846 A JP 2002381846A JP 2004214395 A JP2004214395 A JP 2004214395A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- metal silicide
- silicide layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
【課題】厚みの薄い金属シリサイド層の形成方法及び同方法を用いて形成した金属シリサイド層を有する半導体装置を提供すること。
【解決手段】本発明では、シリコン含有層とその上部に形成した金属層を反応させることによって金属シリサイド層を形成する金属シリサイド層の形成方法において、前記シリコン含有層に金属の拡散を抑制する量の不純物を注入することによって前記シリコン含有層の上部に金属シリサイド層を形成することにした。
【選択図】 図２
【解決手段】本発明では、シリコン含有層とその上部に形成した金属層を反応させることによって金属シリサイド層を形成する金属シリサイド層の形成方法において、前記シリコン含有層に金属の拡散を抑制する量の不純物を注入することによって前記シリコン含有層の上部に金属シリサイド層を形成することにした。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、金属シリサイド層の形成方法及び同方法を用いた半導体装置の製造方法並びに同方法により製造された半導体装置に関するものである。
【０００２】
【従来の技術】
従来より、電子機器の動作速度の高速化に伴って、電子機器で使用する半導体装置には、高速で動作することが要求されている。かかる高速動作可能な半導体装置としては、バイポーラトランジスタが広く使用されており、特にその中でも、ベース層としてシリコン−ゲルマニウム混晶層を用いたヘテロ接合バイポーラトランジスタが用いられている（たとえば、特許文献１を参照。）。
【０００３】
このヘテロ接合バイポーラトランジスタは、シリコン−ゲルマニウム混晶層の上部にコバルトを注入することによってコバルトシリサイド層からなる金属シリサイド層を形成し、これらのシリコン−ゲルマニウム混晶層と金属シリサイド層とをベース層の引出電極として使用するものであり、このように引出電極に金属シリサイド層を形成することによって、ベース抵抗を低減させ、バイポーラトランジスタの特性を向上させたものである。
【０００４】
以下に、ヘテロ接合バイポーラトランジスタの具体的な構造について製造方法を示しながら説明する（図７参照）。
【０００５】
まず、単結晶基板上にエピタキシャル成長によってエピタキシャル層を積層した半導体基板１０１の上面に第１の酸化シリコン層１０２を形成した後に、同第１の酸化シリコン層１０２のベース領域開口部分をエッチングすることによってベース領域開口部１０３を形成する。
【０００６】
次に、半導体基板１０１の上面にエピタキシャル成長によってシリコン−ゲルマニウム混晶層１０４を形成する。このシリコン−ゲルマニウム混晶層１０４は、はじめにシリコンのみのバッファ層１０５を形成した後に、このバッファ層１０５の上面に所定濃度のゲルマニウムを含有させたシリコン−ゲルマニウム層１０６を形成し、その後、シリコン−ゲルマニウム層１０６の上面にシリコンのみのキャップ層１０７を形成することによって３層構造としている。
【０００７】
ここで、ベース領域開口部１０３の表面はシリコン単結晶となっている一方、その外側は第１の酸化シリコン層１０２となっているために、これらの上面にエピタキシャル成長によってシリコン−ゲルマニウム混晶層１０４を形成すると、ベース領域開口部１０３の上部にはシリコン−ゲルマニウム混晶層１０４が単結晶層として形成される一方、第１の酸化シリコン層１０２の上面にはシリコン−ゲルマニウム混晶層１０４が多結晶層として形成される。このとき、シリコン−ゲルマニウム混晶層１０４の多結晶領域と単結晶領域との境界部分には、多結晶領域が単結晶領域にせり出したせり出し部１０８が形成される。
【０００８】
次に、ベースの引出電極１０９となる部分以外のシリコン−ゲルマニウム混晶層１０４をエッチングにより除去して引出電極１０９を形成し、その後、半導体基板１０１の上面にＣＶＤ法で第２の酸化シリコン層１１０を形成する。
【０００９】
次に、第２の酸化シリコン層１１０にエミッタ領域開口部１１１を形成する。
【００１０】
次に、半導体基板１０１の上面に多結晶シリコン層１１２を形成し、同多結晶シリコン層１１２にエミッタの不純物となるヒ素をイオン注入した後に熱処理を行なうことによりヒ素を活性化させ、その後、エミッタ領域以外の多結晶シリコン層１１２を除去して引出電極１０９の上面を露出させる。
【００１１】
次に、半導体基板１０１の上面にコバルトと窒化チタンとを順にスパッタリングした後に熱処理を行なうことによって引出電極１０９の上面にコバルトシリサイド層からなる金属シリサイド層１１３を形成する。
【００１２】
次に、半導体基板１０１の上面に第３の酸化シリコン層１１４を形成し、同第３の酸化シリコン層１１４にベース電極用開口１１５、エミッタ電極用開口１１６、コレクタ電極用開口をそれぞれ形成する。
【００１３】
最後に、ベース電極用開口１１５、エミッタ電極用開口１１６、及びコレクタ電極用開口（図示省略）にそれぞれ金属電極１１７，１１８を形成する。図中、１１９は不純物の拡散領域である。
【００１４】
以上に説明したようにして、シリコン−ゲルマニウム混晶層の上部に金属シリサイド層を形成することによってベースの引出電極を形成したヘテロ接合バイポーラトランジスタを製造していた。
【００１５】
【特許文献１】
特開２００２−３０５２０５号公報
【００１６】
【発明が解決しようとする課題】
ところが、上記従来のヘテロ接合バイポーラトランジスタにあっては、シリコン−ゲルマニウム混晶層１０４の上部に金属シリサイド層１１３を形成するときに、シリコン−ゲルマニウム混晶層１０４のうちゲルマニウムを含有するシリコン−ゲルマニウム層１０６にまで金属シリサイド層１１３が深く形成されてしまうと、シリコン−ゲルマニウム混晶層１０４の形成時に生じていた歪みに起因して、シリコン−ゲルマニウム混晶層１０４にスパイク１２０が生じてしまい、ベースとコレクタとの間にリークが発生するおそれがあった（図７参照）。
【００１７】
かかる不具合は、シリコン−ゲルマニウム混晶層のうちのキャップ層の厚みを厚くするか、シリコン−ゲルマニウム混晶層に金属シリサイド層を浅く形成することによって解消できる。
【００１８】
しかしながら、シリコン−ゲルマニウム混晶層のうちのキャップ層の厚みを厚くした場合には、エミッタ空乏層の充電時間が増大し、バイポーラトランジスタの動作性能が低下するという問題があった。
【００１９】
一方、シリコン−ゲルマニウム混晶層に金属を注入して金属シリサイド層を形成すると、キャップ層の内部で金属が活発に拡散してしまうことから、シリコン−ゲルマニウム混晶層に金属シリサイド層を浅く形成することは困難であった。
【００２０】
【課題を解決するための手段】
そこで、請求項１に係る本発明では、シリコン含有層とその上部に形成した金属層を反応させることによって金属シリサイド層を形成する金属シリサイド層の形成方法において、前記シリコン含有層に金属の拡散を抑制する量の不純物を注入することによって前記シリコン含有層の上部に金属シリサイド層を形成することにした。
【００２１】
また、請求項２に係る本発明では、前記請求項１に係る本発明において、前記不純物を前記金属シリサイド層が形成される前に前記シリコン含有層に注入することにした。
【００２２】
また、請求項３に係る本発明では、シリコン含有層とその上部に形成した金属層を反応させることによって形成した金属シリサイド層を有する半導体装置の製造方法において、前記金属シリサイド層は、前記シリコン含有層に金属の拡散を抑制する量の不純物を注入することによって形成することにした。
【００２３】
また、請求項４に係る本発明では、前記請求項３に係る本発明において、前記不純物を前記金属シリサイド層が形成される前に前記シリコン含有層に注入することにした。
【００２４】
また、請求項５に係る本発明では、シリコン含有層とその上部に形成した金属層を反応させることによって形成した金属シリサイド層を有する半導体装置において、前記シリコン含有層に金属の拡散を抑制する量の不純物を注入してなる前記金属シリサイド層を有することにした。
【００２５】
また、請求項６に係る本発明では、前記請求項５に係る本発明において、前記不純物を前記金属シリサイド層が形成される前に前記シリコン含有層に注入することにした。
【００２６】
【発明の実施の形態】
本発明に係る金属シリサイド層の形成方法は、金属とシリコン含有層とを反応させることによって金属シリサイド層を形成するものであり、シリコン含有層に金属の拡散を抑制する量の不純物を混入させたものである。
【００２７】
ここで、シリコン含有層としては、シリコン層、シリコン−ゲルマニウム混晶層、又はシリコン−ゲルマニウムとカーボンからなる混晶層などのシリコンを含有する層であればよい。
【００２８】
また、金属としては、コバルト、ニッケルなどの各種金属であればよい。
【００２９】
また、不純物としては、ホウ素、リンなどの金属以外の物質であればよく、金属がシリコン含有層中で拡散するのを阻害（抑制）することができる種類、量、濃度のものであればよい。
【００３０】
また、金属と不純物とをシリコン含有層に混入させる順序は適宜選択されるものであるが、不純物を先に注入した後に金属を注入するほうが、金属の拡散をより一層阻害することができ、金属シリサイド層の厚みを薄くすることができる。同じく、シリコンと不純物とを金属層に混入させる順序は適宜選択されるものである。
【００３１】
このように、本発明に係る金属シリサイド層の形成方法は、本発明者が鋭意研究を重ねることによって得られた成果、すなわち、シリコン含有層の上部に形成される金属シリサイド層の厚みがシリコン含有層内の不純物の量に依存して変化するといった実験結果に基づくものである。
【００３２】
その実験結果の一例を図１に示す。同図は、シリコン−ゲルマニウム混晶層にコバルトをドーピングする前に予めシリコン−ゲルマニウム混晶層にホウ素をドーピングしておき、その後、シリコン−ゲルマニウム混晶層にコバルトをドーピングしてシリコン−ゲルマニウム混晶層の上部にコバルトシリサイド層を形成した場合の、ホウ素のドーズ量とコバルトシリサイド層の厚みとの関係を示したグラフである。なお、ドーピング時のエネルギーは約５〜５０ｋｅＶである。
【００３３】
図１に示すように、ホウ素のドーズ量が約５ｘ１０１５ａｔｏｍｓ／ｃｍ２以下の場合には、ホウ素のドーズ量によらずにコバルトシリサイド層の厚みが約８３ｎｍで一定であるが、ホウ素のドーズ量が約５ｘ１０１５ａｔｏｍｓ／ｃｍ２以上の場合には、ホウ素のドーズ量によってコバルトシリサイド層の厚みが著しく薄くなることがわかる。
【００３４】
このように、不純物の量と金属シリサイド層の厚みとの関係を図示すると、図１に示すホウ素のドーズ量が約５ｘ１０１５ａｔｏｍｓ／ｃｍ２以下の場合のように、不純物の量にかかわらず金属シリサイド層の厚みがほぼ一定である領域と、図１に示すホウ素のドーズ量が約５ｘ１０１５ａｔｏｍｓ／ｃｍ２以上の場合のように、不純物の量によって金属シリサイド層の厚みが著しく薄くなる領域とが存在することがわかる。
【００３５】
かかる不純物の量によって金属シリサイド層の厚みが著しく薄くなる領域では、シリコン含有層中での金属の拡散が不純物によって阻害され、これにより、金属シリサイド層の厚みが薄くなると考えられる。また、図１からホウ素のドーズ量が約９ｘ１０１５ａｔｏｍｓ／ｃｍ２で十分にコバルトシリサイド層の厚みを薄くできると考えると、そのときのホウ素の濃度が約９ｘ１０２０ａｔｏｍｓ／ｃｍ３であり、一方、コバルトシリサイド層の形成時の反応温度が７００℃であり、その温度でのホウ素のシリコン中への固溶限界が約２ｘ１０２０ａｔｏｍｓ／ｃｍ３であることから、不純物の濃度としては、不純物のシリコン中への固溶限界の約４．５倍以上の濃度となっている。
【００３６】
以上のことから、不純物の量によって金属シリサイド層の厚みが著しく薄くなる領域内の量の不純物をシリコン含有層に注入することで、金属シリサイド層の厚みを薄くすることがわかる。さらには、金属シリサイド層の形成時に、不純物の量を変化させることで、金属シリサイド層の厚みを制御することができることがわかる。
【００３７】
次に、上述した金属シリサイド層の形成方法を半導体装置に適用した例を図面を参照しながら説明する。
【００３８】
図２に示す半導体装置Ａは、シリコン含有層としてのシリコン−ゲルマニウム混晶層９の上部に金属シリサイド層１４としてのコバルトシリサイド層をベースの引出電極部分に形成したヘテロ接合バイポーラトランジスタである。
【００３９】
かかる半導体装置Ａの製造方法について以下に説明する。なお、以下において半導体基板１の単結晶基板２としてｐ型シリコン基板を用い、その上面にエピタキシャル層３としてｎ型シリコン層を形成した半導体基板１を用いているが、単結晶基板２及びエピタキシャル層３がこれらの導電型と異なるものを用いることもできる。
【００４０】
まず、半導体装置Ａは、単結晶基板２の内部にｎ型のコレクタ埋込領域４を形成し、その後、単結晶基板２にエピタキシャル成長によってエピタキシャル層３を積層し、半導体基板１を形成する。
【００４１】
次に、半導体基板１の上面の所要位置にＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆＳｉｌｉｃｏｎ）法により素子分離酸化シリコン膜５を形成し、さらに、この素子分離酸化シリコン膜５の所要位置にホウ素をイオン注入してｐ型の素子分離領域６を形成するとともに、コレクタ領域部分にリンをイオン注入してｎ型のコレクタ電極取出領域７を形成する。
【００４２】
次に、半導体基板１の上面にＣＶＤ（化学的気相成長）法により第１の酸化シリコン層８を形成し、この第１の酸化シリコン層８をベース領域開口部１９に合わせたレジストマスクを用いてエッチングすることによりベース領域開口部１９を形成する。
【００４３】
次に、半導体基板１の上面にエピタキシャル技術を用いてシリコン−ゲルマニウム混晶層９を形成する。シリコン−ゲルマニウム混晶層９は、超高真空ＣＶＤ法、分子線エピタキシー法、あるいは減圧ＣＶＤ法のいずれかを用いて形成することができる。
【００４４】
このシリコン−ゲルマニウム混晶層９は、はじめにシリコンのみのバッファ層２５を形成した後に、このバッファ層２５の上面に所定濃度のゲルマニウムとベース層の不純物となるホウ素を含有させたシリコン−ゲルマニウム層２６を形成し、その後、シリコン−ゲルマニウム層２６の上面にシリコンのみのキャップ層２７を形成しており、３層構造となっている（図６参照）。
【００４５】
ここで、ベース領域開口部１９の表面は単結晶となっている一方、その外側は第１の酸化シリコン層８となっているために、これらの上面にエピタキシャル成長によってシリコン−ゲルマニウム混晶層９を形成すると、ベース領域開口部１９の上部にはシリコン−ゲルマニウム混晶層９が単結晶層として形成される一方、第１の酸化シリコン層８の上面にはシリコン−ゲルマニウム混晶層９が多結晶層として形成される。
【００４６】
次に、図３に示すように、ベース引出電極部２０となる部分以外の多結晶のシリコン−ゲルマニウム混晶層９をドライエッチングによって除去した後に、半導体基板１の上面に第２の酸化シリコン層１０を形成し、この第２の酸化シリコン層１０をエミッタ領域開口部２１に合わせたレジストマスクを用いてエッチングすることによりエミッタ領域開口部２１を形成し、同エミッタ領域開口部２１を用いてリンをイオン注入することによって不純物注入領域２８（図２参照）を形成し、その後、半導体基板１の上面に多結晶シリコン層１２を形成し、この多結晶シリコン層１２にエミッタ不純物となるヒ素をイオン注入した後に第３の酸化シリコン層１８を形成する。図中、１１は拡散領域である。
【００４７】
次に、図４に示すように、第２の酸化シリコン層１０と多結晶シリコン層１２と第３の酸化シリコン層１８とをエッチングすることによってベース引出電極部２０を露出させる。
【００４８】
次に、シリコン−ゲルマニウム混晶層９に不純物としてのホウ素をイオン注入する。そのときの条件は、エネルギーを約５〜５０ｋｅＶとし、量を約９ｘ１０１５〜５ｘ１０１６ａｔｏｍｓ／ｃｍ２とした。その後、高温化でアニールすることで、ホウ素やリン（図２中、符号２８で示す領域。）及びヒ素（図２中、符号１１で示す領域。）を活性化させる。
【００４９】
次に、図５に示すように、希フッ酸を用いてベース引出電極部２０を露出させた部分に形成された自然酸化膜を除去して、半導体基板１の上面にコバルトをスパッタリングした後に、窒化チタンをスパッタリングし、その後、熱処理を行ない、シリコン−ゲルマニウム混晶層９のベース引出電極部２０の上部にコバルトとシリコンの反応層を形成する。
【００５０】
その後、硫酸と過酸化水素水との混合液を用いて未反応の窒化チタンを除去し、アンモニアと過酸化水素水との混合液を用いて未反応のコバルトを除去し、再度熱処理を行なうことによってシリコン−ゲルマニウム混晶層９のベース引出電極部２０の上部にコバルトシリサイドからなる金属シリサイド層１４を形成する。
【００５１】
このように、シリコン含有層であるシリコン−ゲルマニウム混晶層９に不純物であるホウ素を注入した後に、金属であるコバルトを注入してコバルトシリサイドからなる金属シリサイド層１４を形成しているため、金属シリサイド層１４の厚みを薄く形成することができる。
【００５２】
これにより、金属シリサイド層がシリコン−ゲルマニウム混晶層９のうちゲルマニウムを含有するシリコン−ゲルマニウム層２６にまで深く形成されてしまうのを未然に防止することができるので、シリコン−ゲルマニウム混晶層９の形成時に生じていた歪みに起因してシリコン−ゲルマニウム混晶層９にスパイクが生じてベースとコレクタとの間にリークが発生するのを防止することができる。
【００５３】
次に、半導体基板１の全面に減圧ＣＶＤ法を用いて第４の酸化シリコン膜１３を形成し、この第４の酸化シリコン膜１３をエッチングしてエミッタ電極用開口２２、ベース電極用開口２３、及びコレクタ電極用開口２４をそれぞれ形成し、各開口２２，２３，２４にエミッタ電極１６、ベース電極１５、及びコレクタ電極１７を形成する。
【００５４】
【発明の効果】
本発明は、以上に説明したような形態で実施され、以下に記載されるような効果を奏する。
【００５５】
すなわち、本発明では、シリコン含有層に金属と同金属の拡散を抑制する量の不純物とを注入することによってシリコン含有層の上部に金属シリサイド層を形成しているため、金属シリサイド層の厚みを薄くすることができる。
【００５６】
また、シリコン含有層の上部に形成した金属シリサイド層を有する半導体装置の製造方法において、シリコン含有層に金属と同金属の拡散を阻害する量の不純物とを注入することによって金属シリサイド層を形成しているため、金属シリサイド層の厚みを薄くすることができる。
【００５７】
特に、シリコン含有層としてのシリコン−ゲルマニウム混晶層の上部に金属シリサイド層としてのコバルトシリサイド層をベースの引出電極部として形成することによってヘテロ接合バイポーラトランジスタを製造した場合には、金属シリサイド層がシリコン含有層のうちゲルマニウムを含有するシリコン−ゲルマニウム層にまで深く形成されてしまうのを未然に防止することができるので、シリコン−ゲルマニウム混晶層の形成時に生じていた歪みに起因してシリコン−ゲルマニウム混晶層にスパイクが生じてベースとコレクタとの間にリークが発生するのを防止することができる。
【図面の簡単な説明】
【図１】ホウ素のドーズ量とコバルトシリサイド層の厚みとの関係を示すグラフ。
【図２】本発明に係る半導体装置を示す断面図。
【図３】半導体装置の製造方法を示す説明図。
【図４】半導体装置の製造方法を示す説明図。
【図５】半導体装置の製造方法を示す説明図。
【図６】半導体装置の製造方法を示す説明図。
【図７】従来の半導体装置を示す断面拡大図。
【符号の説明】
Ａ 半導体装置
１ 半導体基板
２ 単結晶基板
３ エピタキシャル層
４ コレクタ埋込領域
５ 素子分離酸化シリコン膜
６ 素子分離領域
７ コレクタ電極取出領域
８ 第１の酸化シリコン層
９ シリコン−ゲルマニウム混晶層
１０ 第２の酸化シリコン層
１１ 拡散領域
１２ 多結晶シリコン層
１３ 第４の酸化シリコン膜
１４ 金属シリサイド層
１５ ベース電極
１６ エミッタ電極
１７ コレクタ電極
１８ 第３の酸化シリコン層
１９ ベース領域開口部
２０ ベース引出電極部
２１ エミッタ領域開口部
２２ エミッタ電極用開口
２３ ベース電極用開口
２４ コレクタ電極用開口
２５ バッファ層
２６ シリコン−ゲルマニウム層
２７ キャップ層
２８ 不純物注入領域
【発明の属する技術分野】
本発明は、金属シリサイド層の形成方法及び同方法を用いた半導体装置の製造方法並びに同方法により製造された半導体装置に関するものである。
【０００２】
【従来の技術】
従来より、電子機器の動作速度の高速化に伴って、電子機器で使用する半導体装置には、高速で動作することが要求されている。かかる高速動作可能な半導体装置としては、バイポーラトランジスタが広く使用されており、特にその中でも、ベース層としてシリコン−ゲルマニウム混晶層を用いたヘテロ接合バイポーラトランジスタが用いられている（たとえば、特許文献１を参照。）。
【０００３】
このヘテロ接合バイポーラトランジスタは、シリコン−ゲルマニウム混晶層の上部にコバルトを注入することによってコバルトシリサイド層からなる金属シリサイド層を形成し、これらのシリコン−ゲルマニウム混晶層と金属シリサイド層とをベース層の引出電極として使用するものであり、このように引出電極に金属シリサイド層を形成することによって、ベース抵抗を低減させ、バイポーラトランジスタの特性を向上させたものである。
【０００４】
以下に、ヘテロ接合バイポーラトランジスタの具体的な構造について製造方法を示しながら説明する（図７参照）。
【０００５】
まず、単結晶基板上にエピタキシャル成長によってエピタキシャル層を積層した半導体基板１０１の上面に第１の酸化シリコン層１０２を形成した後に、同第１の酸化シリコン層１０２のベース領域開口部分をエッチングすることによってベース領域開口部１０３を形成する。
【０００６】
次に、半導体基板１０１の上面にエピタキシャル成長によってシリコン−ゲルマニウム混晶層１０４を形成する。このシリコン−ゲルマニウム混晶層１０４は、はじめにシリコンのみのバッファ層１０５を形成した後に、このバッファ層１０５の上面に所定濃度のゲルマニウムを含有させたシリコン−ゲルマニウム層１０６を形成し、その後、シリコン−ゲルマニウム層１０６の上面にシリコンのみのキャップ層１０７を形成することによって３層構造としている。
【０００７】
ここで、ベース領域開口部１０３の表面はシリコン単結晶となっている一方、その外側は第１の酸化シリコン層１０２となっているために、これらの上面にエピタキシャル成長によってシリコン−ゲルマニウム混晶層１０４を形成すると、ベース領域開口部１０３の上部にはシリコン−ゲルマニウム混晶層１０４が単結晶層として形成される一方、第１の酸化シリコン層１０２の上面にはシリコン−ゲルマニウム混晶層１０４が多結晶層として形成される。このとき、シリコン−ゲルマニウム混晶層１０４の多結晶領域と単結晶領域との境界部分には、多結晶領域が単結晶領域にせり出したせり出し部１０８が形成される。
【０００８】
次に、ベースの引出電極１０９となる部分以外のシリコン−ゲルマニウム混晶層１０４をエッチングにより除去して引出電極１０９を形成し、その後、半導体基板１０１の上面にＣＶＤ法で第２の酸化シリコン層１１０を形成する。
【０００９】
次に、第２の酸化シリコン層１１０にエミッタ領域開口部１１１を形成する。
【００１０】
次に、半導体基板１０１の上面に多結晶シリコン層１１２を形成し、同多結晶シリコン層１１２にエミッタの不純物となるヒ素をイオン注入した後に熱処理を行なうことによりヒ素を活性化させ、その後、エミッタ領域以外の多結晶シリコン層１１２を除去して引出電極１０９の上面を露出させる。
【００１１】
次に、半導体基板１０１の上面にコバルトと窒化チタンとを順にスパッタリングした後に熱処理を行なうことによって引出電極１０９の上面にコバルトシリサイド層からなる金属シリサイド層１１３を形成する。
【００１２】
次に、半導体基板１０１の上面に第３の酸化シリコン層１１４を形成し、同第３の酸化シリコン層１１４にベース電極用開口１１５、エミッタ電極用開口１１６、コレクタ電極用開口をそれぞれ形成する。
【００１３】
最後に、ベース電極用開口１１５、エミッタ電極用開口１１６、及びコレクタ電極用開口（図示省略）にそれぞれ金属電極１１７，１１８を形成する。図中、１１９は不純物の拡散領域である。
【００１４】
以上に説明したようにして、シリコン−ゲルマニウム混晶層の上部に金属シリサイド層を形成することによってベースの引出電極を形成したヘテロ接合バイポーラトランジスタを製造していた。
【００１５】
【特許文献１】
特開２００２−３０５２０５号公報
【００１６】
【発明が解決しようとする課題】
ところが、上記従来のヘテロ接合バイポーラトランジスタにあっては、シリコン−ゲルマニウム混晶層１０４の上部に金属シリサイド層１１３を形成するときに、シリコン−ゲルマニウム混晶層１０４のうちゲルマニウムを含有するシリコン−ゲルマニウム層１０６にまで金属シリサイド層１１３が深く形成されてしまうと、シリコン−ゲルマニウム混晶層１０４の形成時に生じていた歪みに起因して、シリコン−ゲルマニウム混晶層１０４にスパイク１２０が生じてしまい、ベースとコレクタとの間にリークが発生するおそれがあった（図７参照）。
【００１７】
かかる不具合は、シリコン−ゲルマニウム混晶層のうちのキャップ層の厚みを厚くするか、シリコン−ゲルマニウム混晶層に金属シリサイド層を浅く形成することによって解消できる。
【００１８】
しかしながら、シリコン−ゲルマニウム混晶層のうちのキャップ層の厚みを厚くした場合には、エミッタ空乏層の充電時間が増大し、バイポーラトランジスタの動作性能が低下するという問題があった。
【００１９】
一方、シリコン−ゲルマニウム混晶層に金属を注入して金属シリサイド層を形成すると、キャップ層の内部で金属が活発に拡散してしまうことから、シリコン−ゲルマニウム混晶層に金属シリサイド層を浅く形成することは困難であった。
【００２０】
【課題を解決するための手段】
そこで、請求項１に係る本発明では、シリコン含有層とその上部に形成した金属層を反応させることによって金属シリサイド層を形成する金属シリサイド層の形成方法において、前記シリコン含有層に金属の拡散を抑制する量の不純物を注入することによって前記シリコン含有層の上部に金属シリサイド層を形成することにした。
【００２１】
また、請求項２に係る本発明では、前記請求項１に係る本発明において、前記不純物を前記金属シリサイド層が形成される前に前記シリコン含有層に注入することにした。
【００２２】
また、請求項３に係る本発明では、シリコン含有層とその上部に形成した金属層を反応させることによって形成した金属シリサイド層を有する半導体装置の製造方法において、前記金属シリサイド層は、前記シリコン含有層に金属の拡散を抑制する量の不純物を注入することによって形成することにした。
【００２３】
また、請求項４に係る本発明では、前記請求項３に係る本発明において、前記不純物を前記金属シリサイド層が形成される前に前記シリコン含有層に注入することにした。
【００２４】
また、請求項５に係る本発明では、シリコン含有層とその上部に形成した金属層を反応させることによって形成した金属シリサイド層を有する半導体装置において、前記シリコン含有層に金属の拡散を抑制する量の不純物を注入してなる前記金属シリサイド層を有することにした。
【００２５】
また、請求項６に係る本発明では、前記請求項５に係る本発明において、前記不純物を前記金属シリサイド層が形成される前に前記シリコン含有層に注入することにした。
【００２６】
【発明の実施の形態】
本発明に係る金属シリサイド層の形成方法は、金属とシリコン含有層とを反応させることによって金属シリサイド層を形成するものであり、シリコン含有層に金属の拡散を抑制する量の不純物を混入させたものである。
【００２７】
ここで、シリコン含有層としては、シリコン層、シリコン−ゲルマニウム混晶層、又はシリコン−ゲルマニウムとカーボンからなる混晶層などのシリコンを含有する層であればよい。
【００２８】
また、金属としては、コバルト、ニッケルなどの各種金属であればよい。
【００２９】
また、不純物としては、ホウ素、リンなどの金属以外の物質であればよく、金属がシリコン含有層中で拡散するのを阻害（抑制）することができる種類、量、濃度のものであればよい。
【００３０】
また、金属と不純物とをシリコン含有層に混入させる順序は適宜選択されるものであるが、不純物を先に注入した後に金属を注入するほうが、金属の拡散をより一層阻害することができ、金属シリサイド層の厚みを薄くすることができる。同じく、シリコンと不純物とを金属層に混入させる順序は適宜選択されるものである。
【００３１】
このように、本発明に係る金属シリサイド層の形成方法は、本発明者が鋭意研究を重ねることによって得られた成果、すなわち、シリコン含有層の上部に形成される金属シリサイド層の厚みがシリコン含有層内の不純物の量に依存して変化するといった実験結果に基づくものである。
【００３２】
その実験結果の一例を図１に示す。同図は、シリコン−ゲルマニウム混晶層にコバルトをドーピングする前に予めシリコン−ゲルマニウム混晶層にホウ素をドーピングしておき、その後、シリコン−ゲルマニウム混晶層にコバルトをドーピングしてシリコン−ゲルマニウム混晶層の上部にコバルトシリサイド層を形成した場合の、ホウ素のドーズ量とコバルトシリサイド層の厚みとの関係を示したグラフである。なお、ドーピング時のエネルギーは約５〜５０ｋｅＶである。
【００３３】
図１に示すように、ホウ素のドーズ量が約５ｘ１０１５ａｔｏｍｓ／ｃｍ２以下の場合には、ホウ素のドーズ量によらずにコバルトシリサイド層の厚みが約８３ｎｍで一定であるが、ホウ素のドーズ量が約５ｘ１０１５ａｔｏｍｓ／ｃｍ２以上の場合には、ホウ素のドーズ量によってコバルトシリサイド層の厚みが著しく薄くなることがわかる。
【００３４】
このように、不純物の量と金属シリサイド層の厚みとの関係を図示すると、図１に示すホウ素のドーズ量が約５ｘ１０１５ａｔｏｍｓ／ｃｍ２以下の場合のように、不純物の量にかかわらず金属シリサイド層の厚みがほぼ一定である領域と、図１に示すホウ素のドーズ量が約５ｘ１０１５ａｔｏｍｓ／ｃｍ２以上の場合のように、不純物の量によって金属シリサイド層の厚みが著しく薄くなる領域とが存在することがわかる。
【００３５】
かかる不純物の量によって金属シリサイド層の厚みが著しく薄くなる領域では、シリコン含有層中での金属の拡散が不純物によって阻害され、これにより、金属シリサイド層の厚みが薄くなると考えられる。また、図１からホウ素のドーズ量が約９ｘ１０１５ａｔｏｍｓ／ｃｍ２で十分にコバルトシリサイド層の厚みを薄くできると考えると、そのときのホウ素の濃度が約９ｘ１０２０ａｔｏｍｓ／ｃｍ３であり、一方、コバルトシリサイド層の形成時の反応温度が７００℃であり、その温度でのホウ素のシリコン中への固溶限界が約２ｘ１０２０ａｔｏｍｓ／ｃｍ３であることから、不純物の濃度としては、不純物のシリコン中への固溶限界の約４．５倍以上の濃度となっている。
【００３６】
以上のことから、不純物の量によって金属シリサイド層の厚みが著しく薄くなる領域内の量の不純物をシリコン含有層に注入することで、金属シリサイド層の厚みを薄くすることがわかる。さらには、金属シリサイド層の形成時に、不純物の量を変化させることで、金属シリサイド層の厚みを制御することができることがわかる。
【００３７】
次に、上述した金属シリサイド層の形成方法を半導体装置に適用した例を図面を参照しながら説明する。
【００３８】
図２に示す半導体装置Ａは、シリコン含有層としてのシリコン−ゲルマニウム混晶層９の上部に金属シリサイド層１４としてのコバルトシリサイド層をベースの引出電極部分に形成したヘテロ接合バイポーラトランジスタである。
【００３９】
かかる半導体装置Ａの製造方法について以下に説明する。なお、以下において半導体基板１の単結晶基板２としてｐ型シリコン基板を用い、その上面にエピタキシャル層３としてｎ型シリコン層を形成した半導体基板１を用いているが、単結晶基板２及びエピタキシャル層３がこれらの導電型と異なるものを用いることもできる。
【００４０】
まず、半導体装置Ａは、単結晶基板２の内部にｎ型のコレクタ埋込領域４を形成し、その後、単結晶基板２にエピタキシャル成長によってエピタキシャル層３を積層し、半導体基板１を形成する。
【００４１】
次に、半導体基板１の上面の所要位置にＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆＳｉｌｉｃｏｎ）法により素子分離酸化シリコン膜５を形成し、さらに、この素子分離酸化シリコン膜５の所要位置にホウ素をイオン注入してｐ型の素子分離領域６を形成するとともに、コレクタ領域部分にリンをイオン注入してｎ型のコレクタ電極取出領域７を形成する。
【００４２】
次に、半導体基板１の上面にＣＶＤ（化学的気相成長）法により第１の酸化シリコン層８を形成し、この第１の酸化シリコン層８をベース領域開口部１９に合わせたレジストマスクを用いてエッチングすることによりベース領域開口部１９を形成する。
【００４３】
次に、半導体基板１の上面にエピタキシャル技術を用いてシリコン−ゲルマニウム混晶層９を形成する。シリコン−ゲルマニウム混晶層９は、超高真空ＣＶＤ法、分子線エピタキシー法、あるいは減圧ＣＶＤ法のいずれかを用いて形成することができる。
【００４４】
このシリコン−ゲルマニウム混晶層９は、はじめにシリコンのみのバッファ層２５を形成した後に、このバッファ層２５の上面に所定濃度のゲルマニウムとベース層の不純物となるホウ素を含有させたシリコン−ゲルマニウム層２６を形成し、その後、シリコン−ゲルマニウム層２６の上面にシリコンのみのキャップ層２７を形成しており、３層構造となっている（図６参照）。
【００４５】
ここで、ベース領域開口部１９の表面は単結晶となっている一方、その外側は第１の酸化シリコン層８となっているために、これらの上面にエピタキシャル成長によってシリコン−ゲルマニウム混晶層９を形成すると、ベース領域開口部１９の上部にはシリコン−ゲルマニウム混晶層９が単結晶層として形成される一方、第１の酸化シリコン層８の上面にはシリコン−ゲルマニウム混晶層９が多結晶層として形成される。
【００４６】
次に、図３に示すように、ベース引出電極部２０となる部分以外の多結晶のシリコン−ゲルマニウム混晶層９をドライエッチングによって除去した後に、半導体基板１の上面に第２の酸化シリコン層１０を形成し、この第２の酸化シリコン層１０をエミッタ領域開口部２１に合わせたレジストマスクを用いてエッチングすることによりエミッタ領域開口部２１を形成し、同エミッタ領域開口部２１を用いてリンをイオン注入することによって不純物注入領域２８（図２参照）を形成し、その後、半導体基板１の上面に多結晶シリコン層１２を形成し、この多結晶シリコン層１２にエミッタ不純物となるヒ素をイオン注入した後に第３の酸化シリコン層１８を形成する。図中、１１は拡散領域である。
【００４７】
次に、図４に示すように、第２の酸化シリコン層１０と多結晶シリコン層１２と第３の酸化シリコン層１８とをエッチングすることによってベース引出電極部２０を露出させる。
【００４８】
次に、シリコン−ゲルマニウム混晶層９に不純物としてのホウ素をイオン注入する。そのときの条件は、エネルギーを約５〜５０ｋｅＶとし、量を約９ｘ１０１５〜５ｘ１０１６ａｔｏｍｓ／ｃｍ２とした。その後、高温化でアニールすることで、ホウ素やリン（図２中、符号２８で示す領域。）及びヒ素（図２中、符号１１で示す領域。）を活性化させる。
【００４９】
次に、図５に示すように、希フッ酸を用いてベース引出電極部２０を露出させた部分に形成された自然酸化膜を除去して、半導体基板１の上面にコバルトをスパッタリングした後に、窒化チタンをスパッタリングし、その後、熱処理を行ない、シリコン−ゲルマニウム混晶層９のベース引出電極部２０の上部にコバルトとシリコンの反応層を形成する。
【００５０】
その後、硫酸と過酸化水素水との混合液を用いて未反応の窒化チタンを除去し、アンモニアと過酸化水素水との混合液を用いて未反応のコバルトを除去し、再度熱処理を行なうことによってシリコン−ゲルマニウム混晶層９のベース引出電極部２０の上部にコバルトシリサイドからなる金属シリサイド層１４を形成する。
【００５１】
このように、シリコン含有層であるシリコン−ゲルマニウム混晶層９に不純物であるホウ素を注入した後に、金属であるコバルトを注入してコバルトシリサイドからなる金属シリサイド層１４を形成しているため、金属シリサイド層１４の厚みを薄く形成することができる。
【００５２】
これにより、金属シリサイド層がシリコン−ゲルマニウム混晶層９のうちゲルマニウムを含有するシリコン−ゲルマニウム層２６にまで深く形成されてしまうのを未然に防止することができるので、シリコン−ゲルマニウム混晶層９の形成時に生じていた歪みに起因してシリコン−ゲルマニウム混晶層９にスパイクが生じてベースとコレクタとの間にリークが発生するのを防止することができる。
【００５３】
次に、半導体基板１の全面に減圧ＣＶＤ法を用いて第４の酸化シリコン膜１３を形成し、この第４の酸化シリコン膜１３をエッチングしてエミッタ電極用開口２２、ベース電極用開口２３、及びコレクタ電極用開口２４をそれぞれ形成し、各開口２２，２３，２４にエミッタ電極１６、ベース電極１５、及びコレクタ電極１７を形成する。
【００５４】
【発明の効果】
本発明は、以上に説明したような形態で実施され、以下に記載されるような効果を奏する。
【００５５】
すなわち、本発明では、シリコン含有層に金属と同金属の拡散を抑制する量の不純物とを注入することによってシリコン含有層の上部に金属シリサイド層を形成しているため、金属シリサイド層の厚みを薄くすることができる。
【００５６】
また、シリコン含有層の上部に形成した金属シリサイド層を有する半導体装置の製造方法において、シリコン含有層に金属と同金属の拡散を阻害する量の不純物とを注入することによって金属シリサイド層を形成しているため、金属シリサイド層の厚みを薄くすることができる。
【００５７】
特に、シリコン含有層としてのシリコン−ゲルマニウム混晶層の上部に金属シリサイド層としてのコバルトシリサイド層をベースの引出電極部として形成することによってヘテロ接合バイポーラトランジスタを製造した場合には、金属シリサイド層がシリコン含有層のうちゲルマニウムを含有するシリコン−ゲルマニウム層にまで深く形成されてしまうのを未然に防止することができるので、シリコン−ゲルマニウム混晶層の形成時に生じていた歪みに起因してシリコン−ゲルマニウム混晶層にスパイクが生じてベースとコレクタとの間にリークが発生するのを防止することができる。
【図面の簡単な説明】
【図１】ホウ素のドーズ量とコバルトシリサイド層の厚みとの関係を示すグラフ。
【図２】本発明に係る半導体装置を示す断面図。
【図３】半導体装置の製造方法を示す説明図。
【図４】半導体装置の製造方法を示す説明図。
【図５】半導体装置の製造方法を示す説明図。
【図６】半導体装置の製造方法を示す説明図。
【図７】従来の半導体装置を示す断面拡大図。
【符号の説明】
Ａ 半導体装置
１ 半導体基板
２ 単結晶基板
３ エピタキシャル層
４ コレクタ埋込領域
５ 素子分離酸化シリコン膜
６ 素子分離領域
７ コレクタ電極取出領域
８ 第１の酸化シリコン層
９ シリコン−ゲルマニウム混晶層
１０ 第２の酸化シリコン層
１１ 拡散領域
１２ 多結晶シリコン層
１３ 第４の酸化シリコン膜
１４ 金属シリサイド層
１５ ベース電極
１６ エミッタ電極
１７ コレクタ電極
１８ 第３の酸化シリコン層
１９ ベース領域開口部
２０ ベース引出電極部
２１ エミッタ領域開口部
２２ エミッタ電極用開口
２３ ベース電極用開口
２４ コレクタ電極用開口
２５ バッファ層
２６ シリコン−ゲルマニウム層
２７ キャップ層
２８ 不純物注入領域
Claims (6)
- シリコン含有層とその上部に形成した金属層を反応させることによって金属シリサイド層を形成する金属シリサイド層の形成方法において、
前記シリコン含有層に金属の拡散を抑制する量の不純物を注入することによって前記シリコン含有層の上部に金属シリサイド層を形成する金属シリサイド層の形成方法。 - 前記不純物を前記金属シリサイド層が形成される前に前記シリコン含有層に注入することを特徴とする請求項１記載の金属シリサイド層の形成方法。
- シリコン含有層とその上部に形成した金属層を反応させることによって形成した金属シリサイド層を有する半導体装置の製造方法において、
前記金属シリサイド層は、前記シリコン含有層に金属の拡散を抑制する量の不純物を注入することによって形成したことを特徴とする半導体装置の製造方法。 - 前記不純物を前記金属シリサイド層が形成される前に前記シリコン含有層に注入することを特徴とする請求項３記載の半導体装置の製造方法。
- シリコン含有層とその上部に形成した金属層を反応させることによって形成した金属シリサイド層を有する半導体装置において、
前記シリコン含有層に金属の拡散を抑制する量の不純物を注入してなる前記金属シリサイド層を有することを特徴とする半導体装置。 - 前記不純物を前記金属シリサイド層が形成される前に前記シリコン含有層に注入することを特徴とする請求項５記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002381846A JP2004214395A (ja) | 2002-12-27 | 2002-12-27 | 金属シリサイド層の形成方法及び同方法を用いた半導体装置の製造方法並びに同方法により製造された半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002381846A JP2004214395A (ja) | 2002-12-27 | 2002-12-27 | 金属シリサイド層の形成方法及び同方法を用いた半導体装置の製造方法並びに同方法により製造された半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004214395A true JP2004214395A (ja) | 2004-07-29 |
Family
ID=32817646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002381846A Pending JP2004214395A (ja) | 2002-12-27 | 2002-12-27 | 金属シリサイド層の形成方法及び同方法を用いた半導体装置の製造方法並びに同方法により製造された半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004214395A (ja) |
-
2002
- 2002-12-27 JP JP2002381846A patent/JP2004214395A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6707062B2 (en) | Transistor in a semiconductor device with an elevated channel and a source drain | |
| US5281552A (en) | MOS fabrication process, including deposition of a boron-doped diffusion source layer | |
| US20090321880A1 (en) | Semiconductor device | |
| US6743704B2 (en) | Method of manufacturing a semiconductor device | |
| JPH11354537A (ja) | エピタキシャルベ―スをもつたて形バイポ―ラトランジスタの真性コレクタの選択ド―ピングを行う方法 | |
| JP2009158853A (ja) | 半導体装置 | |
| US20070052026A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2008147548A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US8120058B2 (en) | High-drive current MOSFET | |
| US6891232B2 (en) | Semiconductor device having an injection substance to knock against oxygen and manufacturing method of the same | |
| JP2011091125A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| US6706583B1 (en) | High speed low noise transistor | |
| WO2003083929A1 (en) | Ion implantation of silicon oxid liner to prevent dopant out-diffusion from so urce/drain extensions | |
| US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
| JPH08241984A (ja) | 半導体装置の製造方法 | |
| JP2004214395A (ja) | 金属シリサイド層の形成方法及び同方法を用いた半導体装置の製造方法並びに同方法により製造された半導体装置 | |
| US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
| JPH04350942A (ja) | 半導体装置の製造方法 | |
| US20120146054A1 (en) | Mosfet with source side only stress | |
| JP3456864B2 (ja) | 半導体装置及びその製造方法 | |
| JP2008085306A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2000208642A (ja) | デュアルゲ―トｍｏｓトランジスタの製造方法。 | |
| US20040238858A1 (en) | Semiconductor device and a method of manufacturing the same | |
| JPH04233737A (ja) | トランジスタの製造方法 | |
| JP2008027964A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040818 |
|
| A621 | Written request for application examination |
Effective date: 20051028 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20070309 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
| A02 | Decision of refusal |
Effective date: 20090623 Free format text: JAPANESE INTERMEDIATE CODE: A02 |