JP2004208403A - パルス波形生成回路、およびそれを用いた漏電センサ - Google Patents
パルス波形生成回路、およびそれを用いた漏電センサ Download PDFInfo
- Publication number
- JP2004208403A JP2004208403A JP2002374219A JP2002374219A JP2004208403A JP 2004208403 A JP2004208403 A JP 2004208403A JP 2002374219 A JP2002374219 A JP 2002374219A JP 2002374219 A JP2002374219 A JP 2002374219A JP 2004208403 A JP2004208403 A JP 2004208403A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- dividing resistor
- electrode
- pulse waveform
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electric Propulsion And Braking For Vehicles (AREA)
Abstract
【課題】漏電センサの漏電検出精度を向上させるために、振幅精度の高いパルス波形を低コストで生成する。
【解決手段】発振手段31でスイッチング素子をONし、第1の分圧抵抗R05とスイッチング素子の電流流入側の電極との接続点の出力電圧が、第1の分圧抵抗R05、スイッチング素子、および第2の分圧抵抗R06の抵抗分圧となり、発振手段31でスイッチング素子をOFFし、第1の分圧抵抗R05とスイッチング素子の電流流入側の電極との接続点の出力電圧が、基準電圧源の電圧となる。よって、容易に振幅精度の高いパルス波形を生成することができる。さらに第2の分圧抵抗R06を設けることで、パルス波形を後段の回路が出力可能な電圧範囲内にできる。この振幅精度の高い波形を漏電サンセのパルス波形生成回路に用いることで、漏電検出精度を向上できる。
【選択図】 図1
【解決手段】発振手段31でスイッチング素子をONし、第1の分圧抵抗R05とスイッチング素子の電流流入側の電極との接続点の出力電圧が、第1の分圧抵抗R05、スイッチング素子、および第2の分圧抵抗R06の抵抗分圧となり、発振手段31でスイッチング素子をOFFし、第1の分圧抵抗R05とスイッチング素子の電流流入側の電極との接続点の出力電圧が、基準電圧源の電圧となる。よって、容易に振幅精度の高いパルス波形を生成することができる。さらに第2の分圧抵抗R06を設けることで、パルス波形を後段の回路が出力可能な電圧範囲内にできる。この振幅精度の高い波形を漏電サンセのパルス波形生成回路に用いることで、漏電検出精度を向上できる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、たとえば、EV(Electric Vehicle)やHEV(Hybrid Electric Vehicle)等の高電圧車両に用いることができるパルス波形生成回路、およびそれを用いた漏電センサに関する。
【0002】
【従来の技術】
従来、このような漏電センサとして、たとえば、特許第2933490号公報に示す検出回路は、図4に示すように、高電圧直流電源(たとえば、200〜300V)として設けられたバッテリ群Bと、バッテリ群Bから直流正極給電線であるプラス母線4と直流負極給電線であるマイナス母線5を介して給電された直流を交流に変換するDC−AC変換器としてのインバータ2と、インバータ2から交流給電線であるU相線6、V相線7およびW相線8を介して交流が給電される交流モータ3とからなる電気自動車の走行駆動回路系Aにおいて、バッテリ群Bからの車体Eへの地絡を検出するためのもので、交流信号出力回路として発振回路10と、電圧レベル変化検出回路として検出部20とからなり、発振回路10と検出部20との接続点Pと走行駆動回路系Aのバッテリ群Bのプラス母線4との間がカップリングコンデンサ10Aで接続されており、直流成分が遮断される。
【0003】
発振回路10において、発振器11は、デューティ比50%の一定周波数の矩形波パルスを発生し、次段のインピーダンス変換器12は、発振器11の矩形波パルスをそのままのデューティ比で出力し、発振回路10の交流信号出力は、検出抵抗13を介して接続点Pに現れる。検出抵抗13は、地絡発生時に、地絡抵抗31とによって分圧器として作用する。
【0004】
検出部20には、発振回路10の交流信号出力が現れる検出抵抗13とカップリングコンデンサ10Aとの接続点Pの電圧レベルを基準電圧V1と比較するための比較器21が設けられており、接続点Pは比較器21の反転入力端子に接続されている。比較器21の非反転入力端子には、分圧抵抗22、23によって基準電圧V1を設定した基準電圧回路が接続されている。
【0005】
なお、インピーダンス変換器12および比較器21を構成する演算増幅器は、地絡発生時に逆電圧、過電圧から保護するため、インピーダンス変換器12の出力側、比較器21の入力側に保護用のダイオード15〜18が接続されている。
【0006】
このような回路構成により、地絡が発生していない平常時には、接続点Pのインピーダンスに変化がないため、比較器21の反転入力端子には、予め設定した基準電圧V1より高い波高値を有する矩形波パルスが入力されるため、比較器21の出力はデューティ比50%の矩形波パルスとなる。このため、抵抗24およびコンデンサ25の平滑回路26によって現れる平滑電圧は、基準電圧より低くなり、それが比較器27の非反転入力端子に入力されて、比較器27の出力は正常を示すローレベルとなる。
【0007】
しかし、マイナス母線5と車体Eとの間に地絡が発生し、図4に示す地絡抵抗31が現れた場合には、カップリングコンデンサ10Aは、バッテリ群B、カップリングコンデンサ10A、検出抵抗13、インピーダンス変換器12、アースラインGND、車体E、地絡抵抗31、バッテリ群Bの経路で、バッテリ群Bの電圧値まで充電される。
【0008】
同時に、インピーダンス変換器12の出力は、交流信号出力の矩形波パルスであるため、検出抵抗13、カップリングコンデンサ10A、バッテリ群B、地絡抵抗31、車体E、インピーダンス変換器12の経路で伝達し、カップリングコンデンサ10Aの充電完了と共に、インピーダンス変換器12の出力である矩形波パルスの波高値が検出抵抗13および地絡抵抗31で分圧される発振振幅に小さくなって安定する。
【0009】
このため、比較器21の反転入力端子には、基準電圧V1より低い波高値の矩形波パルスが入力され、比較器21のデューティ比は100%に変化する。この結果、抵抗24およびコンデンサ25の平滑回路26によって現れる平滑電圧Vrは、基準電圧V2より高くなり、それが比較器27の非反転入力端子に入力されて、比較器27の出力は地絡を示すハイレベルとなる。以上の通り、バッテリ群Bにおいて地絡が発生した場合には、比較器27の論理レベルより地絡を検出することができる。
【0010】
【特許文献1】
特許第2933490号公報
【0011】
【発明が解決しようとする課題】
漏電センサにおいて高い精度で絶縁抵抗を検出するためには、振幅精度の高いパルス波形を絶縁抵抗に印加する必要がある。しかしながら、パルス波形生成回路をVccを電源としたオペアンプにより構成している上記特許第2933490号公報に記載された従来技術には、次のような問題点があった。
【0012】
第1に、絶縁抵抗に印加するパルス波形の振幅精度が悪いために漏電の検出精度が悪いことである。即ち、器差、部品(例えば、オペアンプ等)バラツキでパルス波形の振幅バラツキが大きいことである。
第2に、オペアンプ等の使用部品の温度特性などによりパルス波形生成回路出力のパルス波形の振幅が温度で変化することである。
第3に、高い振幅精度を得るためには精度の高い部品や温度補償等が必要になりコスト高になることである。
第4に、オペアンプの出力電圧範囲以外の電圧が入力端子に印加されると振幅精度が低下することである。ここで、オペアンプの出力電圧範囲とは、オペアンプの電源電圧に対して出力可能な範囲を指す。
【0013】
本発明は、上記のような問題点を解消するためになされたものであり、スイッチング素子と抵抗を利用して振幅精度の高いパルス波形を低コストで生成することが可能なパルス波形生成回路、およびそれを用いた漏電センサを提供することを目的とする。
【0014】
【課題を解決するための手段】
かかる目的を達成するために、請求項1記載の発明は、図1の基本構成図に示すように、一定周期のスイッチング用信号を発振する発振手段31と、前記発振手段31により発振されたスイッチング用信号がトリガ用電極に印加されるスイッチング素子と、一定レベルの電圧を供給する基準電圧源Vrefと、前記基準電圧源Vrefと、前記スイッチング素子の電流流入側の電極との間に接続される第1の分圧抵抗R05と、前記スイッチング素子の電流流出側の電極と、接地との間に接続される第2の分圧抵抗R06と、を有し、前記第1の分圧抵抗R05と前記スイッチング素子の電流流入側の電極との接続点の電圧を出力電圧とすることを特徴としている。
【0015】
したがって、請求項1記載の発明によれば、発振手段31がハイレベルのスイッチング用信号をトリガ用電極に印加した場合に、スイッチング素子がONし、第1の分圧抵抗R05とスイッチング素子の電流流入側の電極との接続点の出力電圧が、第1の分圧抵抗R05、スイッチング素子、および第2の分圧抵抗R06の抵抗分圧となり、発振手段31がローレベルのスイッチング用信号をトリガ用電極に印加した場合に、スイッチング素子がOFFし、第1の分圧抵抗R05とスイッチング素子の電流流入側の電極との接続点の出力電圧が、基準電圧源の電圧となる。よって、基準電圧源、並びに分圧抵抗およびスイッチング素子の抵抗分圧の精度により、出力電圧のパルス波形の振幅の精度がほぼ決定し、容易に振幅精度の高いパルス波形を生成することができる。さらに、第2の分圧抵抗R06を設けたことにより、オペアンプなどの後段の回路の出力電力範囲内のパルス波形を生成することができる。即ち、オペアンプ等の使用部品の温度特性や出力電圧範囲などによるパルス波形の振幅への影響を最小限にすることができる。
【0016】
請求項2記載の発明は、一定周期のスイッチング用信号を発振する発振手段31と、前記発振手段31により発振されたスイッチング用信号がゲート電極に印加される電界効果トランジスタFETと、一定レベルの電圧を供給する基準電圧源Vrefと、前記基準電圧源Vrefと、前記電界効果トランジスタFETのドレイン電極との間に接続される第1の分圧抵抗R05と、前記電界効果トランジスタFETのソース電極と、接地との間に接続される第2の分圧抵抗R06と、を有し、前記第1の分圧抵抗R05と前記電界効果トランジスタFETのドレイン電極との接続点の電圧を出力電圧とすることを特徴としている。
【0017】
したがって、請求項2記載の発明によれば、図2に示すように、発振手段31がハイレベルのスイッチング用信号をゲート電極に印加した場合に、電界効果トランジスタFETがONし、第1の分圧抵抗R05と電界効果トランジスタFETのドレイン電極との接続点の出力電圧が、第1の分圧抵抗R05、電界効果トランジスタFET、および第2の分圧抵抗R06の抵抗分圧となり、発振手段31がローレベルのスイッチング用信号をゲート電極に印加した場合に、電界効果トランジスタFETがOFFし、第1の分圧抵抗R05と電界効果トランジスタFETのドレイン電極との接続点の出力電圧が、基準電圧源の電圧となる。よって、高い振幅精度を得るために抵抗と電界効果トランジスタとを使用しているので、精度の高い部品や温度補償等が不要になり安価に構成することができる。
【0018】
請求項3記載の発明は、請求項2記載の発明において、前記電界効果トランジスタFETは、前記第1の分圧抵抗R05および前記第2の分圧抵抗R06の抵抗値と比較し、ON抵抗が略0Ωに近似可能なものを使用することを特徴としている。
【0019】
したがって、請求項3記載の発明によれば、電界効果トランジスタのON抵抗を殆ど無視してよいため、精度の高い分圧抵抗を使用することにより振幅精度の高いパルス波形を生成することができる。
【0020】
請求項4記載の発明は、一定周期のスイッチング用信号を発振する発振手段31と、前記発振手段31により発振されたスイッチング用信号がLED駆動用電極に印加されるフォトMOSリレーPMOSと、一定レベルの電圧を供給する基準電圧源Vrefと、前記基準電圧源Vrefと、前記フォトMOSリレーPMOSのドレイン電極との間に接続される第1の分圧抵抗R05と、前記フォトMOSリレーPMOSのソース電極と、接地との間に接続される第2の分圧抵抗R06と、を有し、前記第1の分圧抵抗R05と前記フォトMOSリレーPMOSのドレイン電極との接続点の電圧を出力電圧とすることを特徴としている。
【0021】
したがって、請求項4記載の発明によれば、図3に示すように、発振手段31がハイレベルのスイッチング用信号をLED駆動用電極に印加した場合に、フォトMOSリレーPMOSがONし、第1の分圧抵抗R05とフォトMOSリレーPMOSのドレイン電極との接続点の出力電圧が、第1の分圧抵抗R05、フォトMOSリレーPMOS、および第2の分圧抵抗R06の抵抗分圧となり、発振手段31がローレベルのスイッチング用信号をLED駆動用電極に印加した場合に、フォトMOSリレーPMOSがOFFし、第1の分圧抵抗R05とフォトMOSリレーPMOSのドレイン電極との接続点の出力電圧が、基準電圧源の電圧となる。よって、精度の高い分圧抵抗とON抵抗の低いフォトMOSリレーPMOSとを使用することで、振幅精度の高いパルス波形が生成できる。したがって、スイッチング素子としてフォトMOSリレーPMOSも使用することができる。但し、電界効果トランジスタFETを用いた方が安価である。
【0022】
請求項5記載の発明は、請求項1から4のいずれか1項に記載の発明において、前記出力電圧が入力されるオペアンプ0P01をさらに有し、前記第2の分圧抵抗R06は、前記出力電圧が前記オペアンプ0P01の出力電圧範囲内に収まるように、抵抗値が設定されることを特徴としている。
【0023】
したがって、請求項5記載の発明によれば、オペアンプ0P01の入力端子に入力される電圧の範囲が、オペアンプ0P01の出力電圧範囲内に収まるため、オペアンプ0P01による振幅精度の低下を最小限にすることができる。
【0024】
請求項6記載の発明は、車体と電気的に絶縁された直流電源系統および該直流電源系統に接続された交流回路を含む車両における地絡を検出する漏電センサであって、請求項1〜5のいずれかに記載のパルス波形生成回路32と、前記パルス波形生成回路32により生成された出力電圧を前記直流電源系統に印加するための検出抵抗R04およびカップリングコンデンサC02と、前記検出抵抗R04および前記カップリングコンデンサC02の接続点の出力電圧を基に、前記車両における漏電が発生したか否かを判定する漏電検出回路33と、を有することを特徴としている。
【0025】
したがって、請求項6記載の発明によれば、請求項1〜5のいずれかに記載のパルス波形生成回路により生成された出力電圧を絶縁抵抗RLに印加することにより、漏電検出精度の優れた漏電センサを提供することができる。
【0026】
【発明の実施の形態】
以下、本発明の実施形態を添付図面を参照しながら詳細に説明する。
図2は、本発明の第1の実施形態における一定振幅パルス生成回路を適用した漏電センサの構成を示す回路図である。図2において、漏電センサは、発振回路31、一定振幅パルス生成回路32、および漏電判定回路33を備える。また、漏電センサは、検出抵抗04、およびカップリングコンデンサC02を介して、図示しない車体と電気的に絶縁された直流電源系統および該直流電源系統に接続された交流回路を含む車両側と接続されている。
【0027】
発振回路31は、インバータIC1、IC2、抵抗R01、R02、R03およびコンデンサC01を含む。インバータIC1の出力は、抵抗R02、R01を介して、インバータIC1にフィードバック入力される。インバータIC2の出力は、抵抗R03を介して、インバータIC1にフィードバック入力される。発振回路31は、ハイレベルとローレベルを所定の周期で繰り返すデューティ比50%の一定周波数を有する矩形波パルス信号Voscを出力する。
【0028】
一定振幅パルス生成回路32は、基準電圧源Vref、ツェナーダイオードZD、電界効果トランジスタFET、分圧抵抗R05、分圧抵抗R06、抵抗R07、およびオペアンプOP1を含む。発振回路31からの矩形波パルス信号Voscは、電界効果トランジスタFETのゲートに印加される。
【0029】
電界効果トランジスタFETは、基準電圧源の電圧Vrefを分圧抵抗R05、電界効果トランジスタFETのゲートのON抵抗、および分圧抵抗R06で抵抗分圧して、分圧抵抗R05と電界効果トランジスタFETとの間の接続点の電圧V3を抵抗R07を介してオペアンプ01の非反転入力端子に出力する。オペアンプOP1は、漏電発生時に負荷インピーダンスが変動しても、発振周波数が変動しないようにインピーダンス変換を行う。ツェナーダイオードZDは、電界効果トランジスタFETのゲートに過電圧が印加されないように保護する。
【0030】
一定振幅パルス生成回路32からの矩形波パルス信号は、検出抵抗R04を介して、検出抵抗R04とカップリングコンデンサC2の接続点に検出電圧Vxとして現れる。検出抵抗R04は、漏電発生時に、車両側の絶縁抵抗RLとによって矩形波パルスを分圧する分圧器として働く。カップリングコンデンサC2は、直流成分を遮断する。
【0031】
漏電検出回路33は、検出抵抗R04とカップリングコンデンサC2の接続点に現れる検出電圧Vxを抵抗R08を介して漏電検出手段33aに取り込む。漏電検出手段33aは、検出電圧Vxを検出して絶縁抵抗RLに応じた電圧値を出力する機能を有する。検出電圧Vxは、絶縁抵抗RLに応じて波高値が変化する。漏電検出手段33aは、この波高値の変化を見て漏電の有無を判定することができる。漏電検出出力V0の電圧値により、漏電が発生しているか否かの判断をすることができる。
【0032】
次に、本発明の第1の実施形態における一定振幅パルス生成回路の動作について説明する。発振回路31により生成された矩形波パルス信号Voscが電界効果トランジスタFETのゲートに印加される際、矩形波パルス信号Voscが例えば0Vのとき(オフ状態)、分圧抵抗R05と電界効果トランジスタFETとの間の接続点の電圧V3は、電界効果トランジスタFETがオフ状態であるから、略Vrefとなる。
【0033】
矩形波パルス信号Voscがゲートに印加される際、矩形波パルス信号Voscが例えば5Vのとき(オン状態)、分圧抵抗R05と電界効果トランジスタFETとの間の接続点の電圧V3は、電界効果トランジスタFETがオン状態であるから、分圧抵抗R05、電界効果トランジスタFETのドレイン−ソース間のON抵抗、および分圧抵抗R06の抵抗分圧になる。この抵抗分圧の算出式を以下の(式1)に示す。
【0034】
【数1】
【0035】
(式1)において、電界効果トランジスタFETのオン抵抗RFETは、分圧抵抗R05および分圧抵抗R06の抵抗値より小さい。好ましくは、電界効果トランジスタFETのオン抵抗RFETが数Ω程度の電界効果トランジスタFETを使用するとよい。そして、電界効果トランジスタFETのオン抵抗RFETが数Ω程度であれば、オン抵抗RFETを無視して抵抗分圧を算出することができる。
【0036】
したがって、電界効果トランジスタFETがオフ状態のときに略Vref、オン状態のときに[R06/(R05+R06)]・Vrefが、V3に出力されるので、基準電圧源の電圧精度より精度の高い分圧抵抗(R05、R06)を使用することで、基準電圧源の電圧精度と略同等の振幅精度のパルス波形を生成することができる。
【0037】
ところで、一般に単電源オペアンプの出力電圧の最小値は、0.0Vではなく、出力電流に応じて0.3V等の電圧値を持つ。オペアンプOP1にこの電圧以下の電圧が入力された場合、オペアンプOP1の精度は保障できない。本発明は、分圧抵抗(R05、R06)を調整して、例えばローレベル0.5V、ハイレベル7Vといったように、オペアンプOP1の出力電圧範囲が0.3V〜8Vでも、オペアンプOP1で振幅精度を殆ど損なうことなく精度の高い振幅の矩形波を出力することができる。
【0038】
次に、本実施形態における漏電センサによる漏電検知方法について説明する。まず、車両側で地絡が発生していない平常時には、車両側の絶縁抵抗RLが無限大に近いため、ハイレベルとローレベルを所定の周期で繰り返すデューティ比50%の一定周波数を有する一定振幅パルス生成回路32からの矩形波パルス信号は、カップリングコンデンサCO2を介して車体に流れることはなく、検出抵抗R04、抵抗R08を介して漏電検出手段33aに供給される。カップリングコンデンサCO2、絶縁抵抗RLによる電圧降下により、Vxの波高値が所定のしきい値(漏電判定用)電圧以下に下がることがないため、漏電検出手段33aは、漏電とは判定しない。
【0039】
次に、車両側で地絡が発生し、絶縁抵抗RLの抵抗値が低下すると、一定振幅パルス生成回路32からの矩形波パルス信号は、カップリングコンデンサCO2を介して絶縁抵抗RLからアースに流れる。その結果、検出電圧Vxは、検出抵抗R04、絶縁抵抗RL、カップリングコンデンサCO2の端子間電圧による電圧降下分だけ低下する。漏電検出手段33aは、分圧されて低下したVxの波高値が、所定のしきい値(漏電判定用)電圧以下になると、漏電と判定することができる。
【0040】
次に、第2の実施形態について説明する。図3は、第2の実施形態における一定振幅パルス生成回路を適用した漏電センサの構成を示す回路図である。第2の実施形態は、一定振幅生成回路32内の電界効果トランジスタFETをフォトMOSリレーPMOSにした点が第1の実施形態と異なる。フォトMOSリレーPMOSは、LED駆動用電流がドレイン−ソース間のON抵抗を十分に小さくする電流のとき(数mA)、ドレイン−ソース間のVDS−IDS特性が非飽和領域であるON状態、LED駆動用電流が0mAのときの遮断状態をOFF状態として利用することによりスイッチング素子として機能する。発振回路31は、フォトMOSリレーPMOSをONするために、ドレイン−ソース間のVDS−IDS特性が非飽和領域になるようなLED駆動用電流を与える。その他の構成については、第1の実施形態と同様である。
【0041】
なお、上述した実施形態は、本発明の好適な実施形態の一例を示したものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において種々変形実施が可能である。
【0042】
上述した実施形態では、スイッチング素子として電界効果トランジスタFET、フォトMOSリレーPMOSを用いた例を説明した。この点、ON抵抗が低く、スイッチング動作が安定している素子であれば、他のスイッチング素子を用いてもよい。例えば、IGBT、または電磁リレー等の使用も考えられる。
【0043】
【発明の効果】
以上の説明から明らかなように、請求項1記載の発明によれば、発振手段がハイレベルのスイッチング用信号をトリガ用電極に印加した場合に、スイッチング素子がONし、第1の分圧抵抗とスイッチング素子の電流流入側の電極との接続点の出力電圧が、第1の分圧抵抗、スイッチング素子、および第2の分圧抵抗の抵抗分圧となり、発振手段がローレベルのスイッチング用信号をトリガ用電極に印加した場合に、スイッチング素子がOFFし、第1の分圧抵抗とスイッチング素子の電流流入側の電極との接続点の出力電圧が、基準電圧源の電圧となる。よって、基準電圧源、並びに分圧抵抗およびスイッチング素子の抵抗分圧の精度により、出力電圧のパルス波形の振幅の精度がほぼ決定し、容易に振幅精度の高いパルス波形を生成することができる。さらに、第2の分圧抵抗R06を設けたことにより、オペアンプOP01の出力電力範囲内のパルス波形を生成することができる。即ち、オペアンプ等の使用部品の温度特性や出力電圧範囲などによるパルス波形の振幅への影響を最小限にすることができる。
【0044】
請求項2記載の発明によれば、発振手段がハイレベルのスイッチング用信号をゲート電極に印加した場合に、電界効果トランジスタがONし、第1の分圧抵抗と電界効果トランジスタのドレイン電極との接続点の出力電圧が、第1の分圧抵抗、電界効果トランジスタ、および第2の分圧抵抗の抵抗分圧となり、発振手段がローレベルのスイッチング用信号をゲート電極に印加した場合に、電界効果トランジスタがOFFし、第1の分圧抵抗と電界効果トランジスタのドレイン電極との接続点の出力電圧が、基準電圧源の電圧となる。よって、高い振幅精度を得るために抵抗と電界効果トランジスタとを使用しているので、精度の高い部品や温度補償等が不要になり安価に構成することができる。
【0045】
請求項3記載の発明によれば、請求項2記載の発明の効果に加えて、電界効果トランジスタのON抵抗を殆ど無視してよいため、精度の高い分圧抵抗を使用することにより振幅精度の高いパルス波形を生成することができる。
【0046】
請求項4記載の発明によれば、発振手段がハイレベルのスイッチング用信号をLED駆動用電極に印加した場合に、フォトMOSリレーがONし、第1の分圧抵抗とフォトMOSリレーのドレイン電極との接続点の出力電圧が、第1の分圧抵抗、フォトMOSリレー、および第2の分圧抵抗の抵抗分圧となり、発振手段がローレベルのスイッチング用信号をLED駆動用電極に印加した場合に、フォトMOSリレーがOFFし、第1の分圧抵抗とフォトMOSリレーPMOSのドレイン電極との接続点の出力電圧が、基準電圧源の電圧となる。よって、精度の高い分圧抵抗とON抵抗の低いフォトMOSリレーとを使用することで、振幅精度の高いパルス波形が生成できる。したがって、スイッチング素子としてフォトMOSリレーも使用することができる。
【0047】
したがって、請求項5記載の発明によれば、オペアンプの入力端子に入力される電圧の範囲が、オペアンプの出力電圧範囲内に収まるため、オペアンプによる振幅精度の低下を最小限にすることができる。
【0048】
請求項6記載の発明によれば、請求項1〜5のいずれかに記載のパルス波形生成回路により生成された出力電圧を絶縁抵抗に印加することにより、漏電検出精度の優れた漏電センサを提供することができる。
【図面の簡単な説明】
【図1】本発明の一定振幅パルス生成回路の基本構成図である。
【図2】本発明の第1の実施形態における一定振幅パルス生成回路を適用した漏電センサの構成を示す回路図である。
【図3】本発明の第2の実施形態における一定振幅パルス生成回路を適用した漏電センサの構成を示す回路図である。
【図4】従来技術における地絡検出回路の構成を示す回路図である。
【符号の説明】
31 発振手段(発振回路)
32 一定振幅生成回路
33 漏電検出回路
33a 漏電検出手段
R05、R06 分圧抵抗
R04 検出抵抗
RL 絶縁抵抗
CO2 カップリングコンデンサ
FET 電界効果トランジスタ
PMOS フォトMOSリレー
【発明の属する技術分野】
本発明は、たとえば、EV(Electric Vehicle)やHEV(Hybrid Electric Vehicle)等の高電圧車両に用いることができるパルス波形生成回路、およびそれを用いた漏電センサに関する。
【0002】
【従来の技術】
従来、このような漏電センサとして、たとえば、特許第2933490号公報に示す検出回路は、図4に示すように、高電圧直流電源(たとえば、200〜300V)として設けられたバッテリ群Bと、バッテリ群Bから直流正極給電線であるプラス母線4と直流負極給電線であるマイナス母線5を介して給電された直流を交流に変換するDC−AC変換器としてのインバータ2と、インバータ2から交流給電線であるU相線6、V相線7およびW相線8を介して交流が給電される交流モータ3とからなる電気自動車の走行駆動回路系Aにおいて、バッテリ群Bからの車体Eへの地絡を検出するためのもので、交流信号出力回路として発振回路10と、電圧レベル変化検出回路として検出部20とからなり、発振回路10と検出部20との接続点Pと走行駆動回路系Aのバッテリ群Bのプラス母線4との間がカップリングコンデンサ10Aで接続されており、直流成分が遮断される。
【0003】
発振回路10において、発振器11は、デューティ比50%の一定周波数の矩形波パルスを発生し、次段のインピーダンス変換器12は、発振器11の矩形波パルスをそのままのデューティ比で出力し、発振回路10の交流信号出力は、検出抵抗13を介して接続点Pに現れる。検出抵抗13は、地絡発生時に、地絡抵抗31とによって分圧器として作用する。
【0004】
検出部20には、発振回路10の交流信号出力が現れる検出抵抗13とカップリングコンデンサ10Aとの接続点Pの電圧レベルを基準電圧V1と比較するための比較器21が設けられており、接続点Pは比較器21の反転入力端子に接続されている。比較器21の非反転入力端子には、分圧抵抗22、23によって基準電圧V1を設定した基準電圧回路が接続されている。
【0005】
なお、インピーダンス変換器12および比較器21を構成する演算増幅器は、地絡発生時に逆電圧、過電圧から保護するため、インピーダンス変換器12の出力側、比較器21の入力側に保護用のダイオード15〜18が接続されている。
【0006】
このような回路構成により、地絡が発生していない平常時には、接続点Pのインピーダンスに変化がないため、比較器21の反転入力端子には、予め設定した基準電圧V1より高い波高値を有する矩形波パルスが入力されるため、比較器21の出力はデューティ比50%の矩形波パルスとなる。このため、抵抗24およびコンデンサ25の平滑回路26によって現れる平滑電圧は、基準電圧より低くなり、それが比較器27の非反転入力端子に入力されて、比較器27の出力は正常を示すローレベルとなる。
【0007】
しかし、マイナス母線5と車体Eとの間に地絡が発生し、図4に示す地絡抵抗31が現れた場合には、カップリングコンデンサ10Aは、バッテリ群B、カップリングコンデンサ10A、検出抵抗13、インピーダンス変換器12、アースラインGND、車体E、地絡抵抗31、バッテリ群Bの経路で、バッテリ群Bの電圧値まで充電される。
【0008】
同時に、インピーダンス変換器12の出力は、交流信号出力の矩形波パルスであるため、検出抵抗13、カップリングコンデンサ10A、バッテリ群B、地絡抵抗31、車体E、インピーダンス変換器12の経路で伝達し、カップリングコンデンサ10Aの充電完了と共に、インピーダンス変換器12の出力である矩形波パルスの波高値が検出抵抗13および地絡抵抗31で分圧される発振振幅に小さくなって安定する。
【0009】
このため、比較器21の反転入力端子には、基準電圧V1より低い波高値の矩形波パルスが入力され、比較器21のデューティ比は100%に変化する。この結果、抵抗24およびコンデンサ25の平滑回路26によって現れる平滑電圧Vrは、基準電圧V2より高くなり、それが比較器27の非反転入力端子に入力されて、比較器27の出力は地絡を示すハイレベルとなる。以上の通り、バッテリ群Bにおいて地絡が発生した場合には、比較器27の論理レベルより地絡を検出することができる。
【0010】
【特許文献1】
特許第2933490号公報
【0011】
【発明が解決しようとする課題】
漏電センサにおいて高い精度で絶縁抵抗を検出するためには、振幅精度の高いパルス波形を絶縁抵抗に印加する必要がある。しかしながら、パルス波形生成回路をVccを電源としたオペアンプにより構成している上記特許第2933490号公報に記載された従来技術には、次のような問題点があった。
【0012】
第1に、絶縁抵抗に印加するパルス波形の振幅精度が悪いために漏電の検出精度が悪いことである。即ち、器差、部品(例えば、オペアンプ等)バラツキでパルス波形の振幅バラツキが大きいことである。
第2に、オペアンプ等の使用部品の温度特性などによりパルス波形生成回路出力のパルス波形の振幅が温度で変化することである。
第3に、高い振幅精度を得るためには精度の高い部品や温度補償等が必要になりコスト高になることである。
第4に、オペアンプの出力電圧範囲以外の電圧が入力端子に印加されると振幅精度が低下することである。ここで、オペアンプの出力電圧範囲とは、オペアンプの電源電圧に対して出力可能な範囲を指す。
【0013】
本発明は、上記のような問題点を解消するためになされたものであり、スイッチング素子と抵抗を利用して振幅精度の高いパルス波形を低コストで生成することが可能なパルス波形生成回路、およびそれを用いた漏電センサを提供することを目的とする。
【0014】
【課題を解決するための手段】
かかる目的を達成するために、請求項1記載の発明は、図1の基本構成図に示すように、一定周期のスイッチング用信号を発振する発振手段31と、前記発振手段31により発振されたスイッチング用信号がトリガ用電極に印加されるスイッチング素子と、一定レベルの電圧を供給する基準電圧源Vrefと、前記基準電圧源Vrefと、前記スイッチング素子の電流流入側の電極との間に接続される第1の分圧抵抗R05と、前記スイッチング素子の電流流出側の電極と、接地との間に接続される第2の分圧抵抗R06と、を有し、前記第1の分圧抵抗R05と前記スイッチング素子の電流流入側の電極との接続点の電圧を出力電圧とすることを特徴としている。
【0015】
したがって、請求項1記載の発明によれば、発振手段31がハイレベルのスイッチング用信号をトリガ用電極に印加した場合に、スイッチング素子がONし、第1の分圧抵抗R05とスイッチング素子の電流流入側の電極との接続点の出力電圧が、第1の分圧抵抗R05、スイッチング素子、および第2の分圧抵抗R06の抵抗分圧となり、発振手段31がローレベルのスイッチング用信号をトリガ用電極に印加した場合に、スイッチング素子がOFFし、第1の分圧抵抗R05とスイッチング素子の電流流入側の電極との接続点の出力電圧が、基準電圧源の電圧となる。よって、基準電圧源、並びに分圧抵抗およびスイッチング素子の抵抗分圧の精度により、出力電圧のパルス波形の振幅の精度がほぼ決定し、容易に振幅精度の高いパルス波形を生成することができる。さらに、第2の分圧抵抗R06を設けたことにより、オペアンプなどの後段の回路の出力電力範囲内のパルス波形を生成することができる。即ち、オペアンプ等の使用部品の温度特性や出力電圧範囲などによるパルス波形の振幅への影響を最小限にすることができる。
【0016】
請求項2記載の発明は、一定周期のスイッチング用信号を発振する発振手段31と、前記発振手段31により発振されたスイッチング用信号がゲート電極に印加される電界効果トランジスタFETと、一定レベルの電圧を供給する基準電圧源Vrefと、前記基準電圧源Vrefと、前記電界効果トランジスタFETのドレイン電極との間に接続される第1の分圧抵抗R05と、前記電界効果トランジスタFETのソース電極と、接地との間に接続される第2の分圧抵抗R06と、を有し、前記第1の分圧抵抗R05と前記電界効果トランジスタFETのドレイン電極との接続点の電圧を出力電圧とすることを特徴としている。
【0017】
したがって、請求項2記載の発明によれば、図2に示すように、発振手段31がハイレベルのスイッチング用信号をゲート電極に印加した場合に、電界効果トランジスタFETがONし、第1の分圧抵抗R05と電界効果トランジスタFETのドレイン電極との接続点の出力電圧が、第1の分圧抵抗R05、電界効果トランジスタFET、および第2の分圧抵抗R06の抵抗分圧となり、発振手段31がローレベルのスイッチング用信号をゲート電極に印加した場合に、電界効果トランジスタFETがOFFし、第1の分圧抵抗R05と電界効果トランジスタFETのドレイン電極との接続点の出力電圧が、基準電圧源の電圧となる。よって、高い振幅精度を得るために抵抗と電界効果トランジスタとを使用しているので、精度の高い部品や温度補償等が不要になり安価に構成することができる。
【0018】
請求項3記載の発明は、請求項2記載の発明において、前記電界効果トランジスタFETは、前記第1の分圧抵抗R05および前記第2の分圧抵抗R06の抵抗値と比較し、ON抵抗が略0Ωに近似可能なものを使用することを特徴としている。
【0019】
したがって、請求項3記載の発明によれば、電界効果トランジスタのON抵抗を殆ど無視してよいため、精度の高い分圧抵抗を使用することにより振幅精度の高いパルス波形を生成することができる。
【0020】
請求項4記載の発明は、一定周期のスイッチング用信号を発振する発振手段31と、前記発振手段31により発振されたスイッチング用信号がLED駆動用電極に印加されるフォトMOSリレーPMOSと、一定レベルの電圧を供給する基準電圧源Vrefと、前記基準電圧源Vrefと、前記フォトMOSリレーPMOSのドレイン電極との間に接続される第1の分圧抵抗R05と、前記フォトMOSリレーPMOSのソース電極と、接地との間に接続される第2の分圧抵抗R06と、を有し、前記第1の分圧抵抗R05と前記フォトMOSリレーPMOSのドレイン電極との接続点の電圧を出力電圧とすることを特徴としている。
【0021】
したがって、請求項4記載の発明によれば、図3に示すように、発振手段31がハイレベルのスイッチング用信号をLED駆動用電極に印加した場合に、フォトMOSリレーPMOSがONし、第1の分圧抵抗R05とフォトMOSリレーPMOSのドレイン電極との接続点の出力電圧が、第1の分圧抵抗R05、フォトMOSリレーPMOS、および第2の分圧抵抗R06の抵抗分圧となり、発振手段31がローレベルのスイッチング用信号をLED駆動用電極に印加した場合に、フォトMOSリレーPMOSがOFFし、第1の分圧抵抗R05とフォトMOSリレーPMOSのドレイン電極との接続点の出力電圧が、基準電圧源の電圧となる。よって、精度の高い分圧抵抗とON抵抗の低いフォトMOSリレーPMOSとを使用することで、振幅精度の高いパルス波形が生成できる。したがって、スイッチング素子としてフォトMOSリレーPMOSも使用することができる。但し、電界効果トランジスタFETを用いた方が安価である。
【0022】
請求項5記載の発明は、請求項1から4のいずれか1項に記載の発明において、前記出力電圧が入力されるオペアンプ0P01をさらに有し、前記第2の分圧抵抗R06は、前記出力電圧が前記オペアンプ0P01の出力電圧範囲内に収まるように、抵抗値が設定されることを特徴としている。
【0023】
したがって、請求項5記載の発明によれば、オペアンプ0P01の入力端子に入力される電圧の範囲が、オペアンプ0P01の出力電圧範囲内に収まるため、オペアンプ0P01による振幅精度の低下を最小限にすることができる。
【0024】
請求項6記載の発明は、車体と電気的に絶縁された直流電源系統および該直流電源系統に接続された交流回路を含む車両における地絡を検出する漏電センサであって、請求項1〜5のいずれかに記載のパルス波形生成回路32と、前記パルス波形生成回路32により生成された出力電圧を前記直流電源系統に印加するための検出抵抗R04およびカップリングコンデンサC02と、前記検出抵抗R04および前記カップリングコンデンサC02の接続点の出力電圧を基に、前記車両における漏電が発生したか否かを判定する漏電検出回路33と、を有することを特徴としている。
【0025】
したがって、請求項6記載の発明によれば、請求項1〜5のいずれかに記載のパルス波形生成回路により生成された出力電圧を絶縁抵抗RLに印加することにより、漏電検出精度の優れた漏電センサを提供することができる。
【0026】
【発明の実施の形態】
以下、本発明の実施形態を添付図面を参照しながら詳細に説明する。
図2は、本発明の第1の実施形態における一定振幅パルス生成回路を適用した漏電センサの構成を示す回路図である。図2において、漏電センサは、発振回路31、一定振幅パルス生成回路32、および漏電判定回路33を備える。また、漏電センサは、検出抵抗04、およびカップリングコンデンサC02を介して、図示しない車体と電気的に絶縁された直流電源系統および該直流電源系統に接続された交流回路を含む車両側と接続されている。
【0027】
発振回路31は、インバータIC1、IC2、抵抗R01、R02、R03およびコンデンサC01を含む。インバータIC1の出力は、抵抗R02、R01を介して、インバータIC1にフィードバック入力される。インバータIC2の出力は、抵抗R03を介して、インバータIC1にフィードバック入力される。発振回路31は、ハイレベルとローレベルを所定の周期で繰り返すデューティ比50%の一定周波数を有する矩形波パルス信号Voscを出力する。
【0028】
一定振幅パルス生成回路32は、基準電圧源Vref、ツェナーダイオードZD、電界効果トランジスタFET、分圧抵抗R05、分圧抵抗R06、抵抗R07、およびオペアンプOP1を含む。発振回路31からの矩形波パルス信号Voscは、電界効果トランジスタFETのゲートに印加される。
【0029】
電界効果トランジスタFETは、基準電圧源の電圧Vrefを分圧抵抗R05、電界効果トランジスタFETのゲートのON抵抗、および分圧抵抗R06で抵抗分圧して、分圧抵抗R05と電界効果トランジスタFETとの間の接続点の電圧V3を抵抗R07を介してオペアンプ01の非反転入力端子に出力する。オペアンプOP1は、漏電発生時に負荷インピーダンスが変動しても、発振周波数が変動しないようにインピーダンス変換を行う。ツェナーダイオードZDは、電界効果トランジスタFETのゲートに過電圧が印加されないように保護する。
【0030】
一定振幅パルス生成回路32からの矩形波パルス信号は、検出抵抗R04を介して、検出抵抗R04とカップリングコンデンサC2の接続点に検出電圧Vxとして現れる。検出抵抗R04は、漏電発生時に、車両側の絶縁抵抗RLとによって矩形波パルスを分圧する分圧器として働く。カップリングコンデンサC2は、直流成分を遮断する。
【0031】
漏電検出回路33は、検出抵抗R04とカップリングコンデンサC2の接続点に現れる検出電圧Vxを抵抗R08を介して漏電検出手段33aに取り込む。漏電検出手段33aは、検出電圧Vxを検出して絶縁抵抗RLに応じた電圧値を出力する機能を有する。検出電圧Vxは、絶縁抵抗RLに応じて波高値が変化する。漏電検出手段33aは、この波高値の変化を見て漏電の有無を判定することができる。漏電検出出力V0の電圧値により、漏電が発生しているか否かの判断をすることができる。
【0032】
次に、本発明の第1の実施形態における一定振幅パルス生成回路の動作について説明する。発振回路31により生成された矩形波パルス信号Voscが電界効果トランジスタFETのゲートに印加される際、矩形波パルス信号Voscが例えば0Vのとき(オフ状態)、分圧抵抗R05と電界効果トランジスタFETとの間の接続点の電圧V3は、電界効果トランジスタFETがオフ状態であるから、略Vrefとなる。
【0033】
矩形波パルス信号Voscがゲートに印加される際、矩形波パルス信号Voscが例えば5Vのとき(オン状態)、分圧抵抗R05と電界効果トランジスタFETとの間の接続点の電圧V3は、電界効果トランジスタFETがオン状態であるから、分圧抵抗R05、電界効果トランジスタFETのドレイン−ソース間のON抵抗、および分圧抵抗R06の抵抗分圧になる。この抵抗分圧の算出式を以下の(式1)に示す。
【0034】
【数1】
【0035】
(式1)において、電界効果トランジスタFETのオン抵抗RFETは、分圧抵抗R05および分圧抵抗R06の抵抗値より小さい。好ましくは、電界効果トランジスタFETのオン抵抗RFETが数Ω程度の電界効果トランジスタFETを使用するとよい。そして、電界効果トランジスタFETのオン抵抗RFETが数Ω程度であれば、オン抵抗RFETを無視して抵抗分圧を算出することができる。
【0036】
したがって、電界効果トランジスタFETがオフ状態のときに略Vref、オン状態のときに[R06/(R05+R06)]・Vrefが、V3に出力されるので、基準電圧源の電圧精度より精度の高い分圧抵抗(R05、R06)を使用することで、基準電圧源の電圧精度と略同等の振幅精度のパルス波形を生成することができる。
【0037】
ところで、一般に単電源オペアンプの出力電圧の最小値は、0.0Vではなく、出力電流に応じて0.3V等の電圧値を持つ。オペアンプOP1にこの電圧以下の電圧が入力された場合、オペアンプOP1の精度は保障できない。本発明は、分圧抵抗(R05、R06)を調整して、例えばローレベル0.5V、ハイレベル7Vといったように、オペアンプOP1の出力電圧範囲が0.3V〜8Vでも、オペアンプOP1で振幅精度を殆ど損なうことなく精度の高い振幅の矩形波を出力することができる。
【0038】
次に、本実施形態における漏電センサによる漏電検知方法について説明する。まず、車両側で地絡が発生していない平常時には、車両側の絶縁抵抗RLが無限大に近いため、ハイレベルとローレベルを所定の周期で繰り返すデューティ比50%の一定周波数を有する一定振幅パルス生成回路32からの矩形波パルス信号は、カップリングコンデンサCO2を介して車体に流れることはなく、検出抵抗R04、抵抗R08を介して漏電検出手段33aに供給される。カップリングコンデンサCO2、絶縁抵抗RLによる電圧降下により、Vxの波高値が所定のしきい値(漏電判定用)電圧以下に下がることがないため、漏電検出手段33aは、漏電とは判定しない。
【0039】
次に、車両側で地絡が発生し、絶縁抵抗RLの抵抗値が低下すると、一定振幅パルス生成回路32からの矩形波パルス信号は、カップリングコンデンサCO2を介して絶縁抵抗RLからアースに流れる。その結果、検出電圧Vxは、検出抵抗R04、絶縁抵抗RL、カップリングコンデンサCO2の端子間電圧による電圧降下分だけ低下する。漏電検出手段33aは、分圧されて低下したVxの波高値が、所定のしきい値(漏電判定用)電圧以下になると、漏電と判定することができる。
【0040】
次に、第2の実施形態について説明する。図3は、第2の実施形態における一定振幅パルス生成回路を適用した漏電センサの構成を示す回路図である。第2の実施形態は、一定振幅生成回路32内の電界効果トランジスタFETをフォトMOSリレーPMOSにした点が第1の実施形態と異なる。フォトMOSリレーPMOSは、LED駆動用電流がドレイン−ソース間のON抵抗を十分に小さくする電流のとき(数mA)、ドレイン−ソース間のVDS−IDS特性が非飽和領域であるON状態、LED駆動用電流が0mAのときの遮断状態をOFF状態として利用することによりスイッチング素子として機能する。発振回路31は、フォトMOSリレーPMOSをONするために、ドレイン−ソース間のVDS−IDS特性が非飽和領域になるようなLED駆動用電流を与える。その他の構成については、第1の実施形態と同様である。
【0041】
なお、上述した実施形態は、本発明の好適な実施形態の一例を示したものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において種々変形実施が可能である。
【0042】
上述した実施形態では、スイッチング素子として電界効果トランジスタFET、フォトMOSリレーPMOSを用いた例を説明した。この点、ON抵抗が低く、スイッチング動作が安定している素子であれば、他のスイッチング素子を用いてもよい。例えば、IGBT、または電磁リレー等の使用も考えられる。
【0043】
【発明の効果】
以上の説明から明らかなように、請求項1記載の発明によれば、発振手段がハイレベルのスイッチング用信号をトリガ用電極に印加した場合に、スイッチング素子がONし、第1の分圧抵抗とスイッチング素子の電流流入側の電極との接続点の出力電圧が、第1の分圧抵抗、スイッチング素子、および第2の分圧抵抗の抵抗分圧となり、発振手段がローレベルのスイッチング用信号をトリガ用電極に印加した場合に、スイッチング素子がOFFし、第1の分圧抵抗とスイッチング素子の電流流入側の電極との接続点の出力電圧が、基準電圧源の電圧となる。よって、基準電圧源、並びに分圧抵抗およびスイッチング素子の抵抗分圧の精度により、出力電圧のパルス波形の振幅の精度がほぼ決定し、容易に振幅精度の高いパルス波形を生成することができる。さらに、第2の分圧抵抗R06を設けたことにより、オペアンプOP01の出力電力範囲内のパルス波形を生成することができる。即ち、オペアンプ等の使用部品の温度特性や出力電圧範囲などによるパルス波形の振幅への影響を最小限にすることができる。
【0044】
請求項2記載の発明によれば、発振手段がハイレベルのスイッチング用信号をゲート電極に印加した場合に、電界効果トランジスタがONし、第1の分圧抵抗と電界効果トランジスタのドレイン電極との接続点の出力電圧が、第1の分圧抵抗、電界効果トランジスタ、および第2の分圧抵抗の抵抗分圧となり、発振手段がローレベルのスイッチング用信号をゲート電極に印加した場合に、電界効果トランジスタがOFFし、第1の分圧抵抗と電界効果トランジスタのドレイン電極との接続点の出力電圧が、基準電圧源の電圧となる。よって、高い振幅精度を得るために抵抗と電界効果トランジスタとを使用しているので、精度の高い部品や温度補償等が不要になり安価に構成することができる。
【0045】
請求項3記載の発明によれば、請求項2記載の発明の効果に加えて、電界効果トランジスタのON抵抗を殆ど無視してよいため、精度の高い分圧抵抗を使用することにより振幅精度の高いパルス波形を生成することができる。
【0046】
請求項4記載の発明によれば、発振手段がハイレベルのスイッチング用信号をLED駆動用電極に印加した場合に、フォトMOSリレーがONし、第1の分圧抵抗とフォトMOSリレーのドレイン電極との接続点の出力電圧が、第1の分圧抵抗、フォトMOSリレー、および第2の分圧抵抗の抵抗分圧となり、発振手段がローレベルのスイッチング用信号をLED駆動用電極に印加した場合に、フォトMOSリレーがOFFし、第1の分圧抵抗とフォトMOSリレーPMOSのドレイン電極との接続点の出力電圧が、基準電圧源の電圧となる。よって、精度の高い分圧抵抗とON抵抗の低いフォトMOSリレーとを使用することで、振幅精度の高いパルス波形が生成できる。したがって、スイッチング素子としてフォトMOSリレーも使用することができる。
【0047】
したがって、請求項5記載の発明によれば、オペアンプの入力端子に入力される電圧の範囲が、オペアンプの出力電圧範囲内に収まるため、オペアンプによる振幅精度の低下を最小限にすることができる。
【0048】
請求項6記載の発明によれば、請求項1〜5のいずれかに記載のパルス波形生成回路により生成された出力電圧を絶縁抵抗に印加することにより、漏電検出精度の優れた漏電センサを提供することができる。
【図面の簡単な説明】
【図1】本発明の一定振幅パルス生成回路の基本構成図である。
【図2】本発明の第1の実施形態における一定振幅パルス生成回路を適用した漏電センサの構成を示す回路図である。
【図3】本発明の第2の実施形態における一定振幅パルス生成回路を適用した漏電センサの構成を示す回路図である。
【図4】従来技術における地絡検出回路の構成を示す回路図である。
【符号の説明】
31 発振手段(発振回路)
32 一定振幅生成回路
33 漏電検出回路
33a 漏電検出手段
R05、R06 分圧抵抗
R04 検出抵抗
RL 絶縁抵抗
CO2 カップリングコンデンサ
FET 電界効果トランジスタ
PMOS フォトMOSリレー
Claims (6)
- 一定周期のスイッチング用信号を発振する発振手段と、
前記発振手段により発振されたスイッチング用信号がトリガ用電極に印加されるスイッチング素子と、
一定レベルの電圧を供給する基準電圧源と、
前記基準電圧源と、前記スイッチング素子の電流流入側の電極との間に接続される第1の分圧抵抗と、
前記スイッチング素子の電流流出側の電極と、接地との間に接続される第2の分圧抵抗と、を有し、
前記第1の分圧抵抗と前記スイッチング素子の電流流入側の電極との接続点の電圧を出力電圧とすることを特徴とするパルス波形生成回路。 - 一定周期のスイッチング用信号を発振する発振手段と、
前記発振手段により発振されたスイッチング用信号がゲート電極に印加される電界効果トランジスタと、
一定レベルの電圧を供給する基準電圧源と、
前記基準電圧源と、前記電界効果トランジスタのドレイン電極との間に接続される第1の分圧抵抗と、
前記電界効果トランジスタのソース電極と、接地との間に接続される第2の分圧抵抗と、を有し、
前記第1の分圧抵抗と前記電界効果トランジスタのドレイン電極との接続点の電圧を出力電圧とすることを特徴とするパルス波形生成回路。 - 前記電界効果トランジスタは、前記第1の分圧抵抗および前記第2の分圧抵抗の抵抗値と比較し、ON抵抗が略0Ωに近似可能なものを使用することを特徴とする請求項2記載のパルス波形生成回路。
- 一定周期のスイッチング用信号を発振する発振手段と、
前記発振手段により発振されたスイッチング用信号がLED駆動用電極に印加されるフォトMOSリレーと、
一定レベルの電圧を供給する基準電圧源と、
前記基準電圧源と、前記フォトMOSリレーのドレイン電極との間に接続される第1の分圧抵抗と、
前記フォトMOSリレーのソース電極と、接地との間に接続される第2の分圧抵抗と、を有し、
前記第1の分圧抵抗と前記フォトMOSリレーのドレイン電極との接続点の電圧を出力電圧とすることを特徴とするパルス波形生成回路。 - 前記出力電圧が入力されるオペアンプをさらに有し、
前記第2の分圧抵抗は、前記出力電圧が前記オペアンプの出力電圧範囲内に収まるように、抵抗値が設定されることを特徴とする請求項1から4のいずれか1項に記載のパルス波形生成回路。 - 車体と電気的に絶縁された直流電源系統および該直流電源系統に接続された交流回路を含む車両における地絡を検出する漏電センサであって、
請求項1〜5のいずれかに記載のパルス波形生成回路と、
前記パルス波形生成回路により生成された出力電圧を前記直流電源系統に印加するための検出抵抗およびカップリングコンデンサと、
前記検出抵抗および前記カップリングコンデンサの接続点の出力電圧を基に、前記車両における漏電が発生したか否かを判定する漏電検出回路と、
を有することを特徴とする漏電センサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002374219A JP2004208403A (ja) | 2002-12-25 | 2002-12-25 | パルス波形生成回路、およびそれを用いた漏電センサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002374219A JP2004208403A (ja) | 2002-12-25 | 2002-12-25 | パルス波形生成回路、およびそれを用いた漏電センサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004208403A true JP2004208403A (ja) | 2004-07-22 |
Family
ID=32812299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002374219A Withdrawn JP2004208403A (ja) | 2002-12-25 | 2002-12-25 | パルス波形生成回路、およびそれを用いた漏電センサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004208403A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007057490A (ja) * | 2005-08-26 | 2007-03-08 | Denso Corp | 車載対地絶縁回路の漏電検出装置 |
CN108344933A (zh) * | 2018-04-13 | 2018-07-31 | 李桂平 | 电力设备绝缘检测及线路“软接地”故障查寻仪 |
-
2002
- 2002-12-25 JP JP2002374219A patent/JP2004208403A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007057490A (ja) * | 2005-08-26 | 2007-03-08 | Denso Corp | 車載対地絶縁回路の漏電検出装置 |
JP4572777B2 (ja) * | 2005-08-26 | 2010-11-04 | 株式会社デンソー | 車載対地絶縁回路の漏電検出装置 |
CN108344933A (zh) * | 2018-04-13 | 2018-07-31 | 李桂平 | 电力设备绝缘检测及线路“软接地”故障查寻仪 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6984988B2 (en) | Ground-fault detecting device and insulation resistance measuring device | |
US10536069B2 (en) | Virtual resistance gate driver | |
JP2933490B2 (ja) | 電気自動車の地絡検出回路 | |
JP5012803B2 (ja) | 絶縁抵抗検出システム、絶縁抵抗検出装置及び絶縁抵抗検出方法 | |
JP4924086B2 (ja) | 半導体装置 | |
EP1628116B1 (en) | Electromagnetic flow meter | |
JP2002209331A (ja) | 電気車両の地絡検出装置 | |
JP2006136086A (ja) | 電流検知方法と電流検知装置及びこの電流検知装置を用いた電力変換装置並びにこの電力変換装置を用いた車両 | |
TW200302619A (en) | Method and apparatus for sensing output inductor current in a DC-to-DC power converter | |
WO2007026514A1 (ja) | 絶縁抵抗検出装置 | |
JP7438213B2 (ja) | 漏電検出装置、車両用電源システム | |
JP2009254179A (ja) | 車両駆動装置 | |
JP5716601B2 (ja) | 絶縁抵抗低下検出装置 | |
US6469461B1 (en) | Motor control apparatus | |
JP2004286523A (ja) | 漏電判定装置、漏電判定プログラムおよび絶縁抵抗計測装置 | |
EP2429069A2 (en) | Electric-power apparatus | |
JP2004147401A (ja) | 電流検出装置および電流検出機能付きインバータ装置 | |
JP2004208403A (ja) | パルス波形生成回路、およびそれを用いた漏電センサ | |
JP2001045740A (ja) | パワー半導体素子の駆動回路 | |
JP3733986B2 (ja) | 出力電流方向判別方法およびその方法を用いたインバータ | |
JP5524729B2 (ja) | 電圧検出回路及び電力供給装置 | |
JP2018148635A (ja) | インバータの過電流検出回路 | |
JP3598939B2 (ja) | インバータ発電装置 | |
JP2004361309A (ja) | モータ駆動装置 | |
JP2003219551A (ja) | 漏電検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060307 |