JP2004201044A - 携帯通信端末装置及び利得可変回路 - Google Patents
携帯通信端末装置及び利得可変回路 Download PDFInfo
- Publication number
- JP2004201044A JP2004201044A JP2002367447A JP2002367447A JP2004201044A JP 2004201044 A JP2004201044 A JP 2004201044A JP 2002367447 A JP2002367447 A JP 2002367447A JP 2002367447 A JP2002367447 A JP 2002367447A JP 2004201044 A JP2004201044 A JP 2004201044A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- signal
- switching
- variable gain
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims description 4
- 239000003990 capacitor Substances 0.000 claims abstract description 14
- 230000003321 amplification Effects 0.000 claims description 10
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 10
- 238000010295 mobile communication Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000001427 coherent effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
- H03G3/3078—Circuits generating control signals for digitally modulated signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
- H04B1/109—Means associated with receiver for limiting or suppressing noise or interference by improving strong signal performance of the receiver when strong unwanted signals are present at the receiver input
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
【課題】Ｗ−ＣＤＭＡ方式の携帯電話機の受信系において、受信信号の利得を調整するプログラマブル・ゲイン・アンプ（ＰＧＡ回路）の利得切り替え時に発生するＤＣ電圧変動を抑制する。
【解決手段】ＰＧＡ部３１からの出力信号をそのまま出力するサンプルモードと、コンデンサに蓄積された所定電圧の電荷を出力するホールドモードを有するサンプルホールド回路２３を設ける。そして、通常時には、上記サンプルホールド回路２３をサンプルモードに制御してＰＧＡ部３１からの出力信号をそのまま出力し、利得切り替えのタイミングで、該ンプルホールド回路２３をホールドモードに制御し、上記ＰＧＡ部３１からの出力信号の代わりに、コンデンサに蓄積された所定電圧の電荷を所定時間（略ＤＣ電圧変動の収束時間）出力する。
【選択図】 図２
【解決手段】ＰＧＡ部３１からの出力信号をそのまま出力するサンプルモードと、コンデンサに蓄積された所定電圧の電荷を出力するホールドモードを有するサンプルホールド回路２３を設ける。そして、通常時には、上記サンプルホールド回路２３をサンプルモードに制御してＰＧＡ部３１からの出力信号をそのまま出力し、利得切り替えのタイミングで、該ンプルホールド回路２３をホールドモードに制御し、上記ＰＧＡ部３１からの出力信号の代わりに、コンデンサに蓄積された所定電圧の電荷を所定時間（略ＤＣ電圧変動の収束時間）出力する。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、例えばＷ−ＣＤＭＡ方式に対応する携帯電話機，ＰＨＳ電話機（Personal Handyphone System）、或いは無線通信機能を備えたＰＤＡ（Personal Digital(Data) Assistants）等に設けて好適な携帯通信端末装置及び利得可変回路に関する。
【０００２】
【従来の技術】
今日における携帯電話機におけるアンテナの受信電力レベルのレベル分布は、８０ｄｂ〜１００ｄｂ等の広範囲に及ぶ。このため、携帯電話機の受信器は、このような広範囲に及ぶ受信信号を、自動利得制御回路（ＡＧＣ回路）により、適切なレベルに調整してベースバンドのＡ／Ｄコンバータに伝達するようになっている。
【０００３】
このＡＧＣ回路としては、制御信号として供給する電圧を可変して利得を制御するアナログコントロール型の回路（ＶＧＡ回路：ボルテージコントロールド・ゲイン・アンプ）が一般的であったが、近年では、制御信号としてデジタルデータを供給し、離散的に利得を制御するデジタルコントロール型の回路（ＰＧＡ回路：プログラマブル・ゲイン・アンプ）も広く使われている。
【０００４】
図７に、このＰＧＡ回路の一例を示す。このＰＧＡ回路は、利得制御回路１００が、３線信号（データ信号，クロック信号，ラッチ信号）に基づいて、ＰＧＡ部１０１の各段に利得制御情報を供給することで、ＰＧＡ部１０１の利得を例えば１ｄｂ毎に可変したり、最低利得から最大利得まで一気に利得を可変することも可能となっている。
【０００５】
ここで、このようなＰＧＡ回路において、ＰＧＡ部１０１を大きな利得に制御すると、該ＰＧＡ部１０１の各段の自己ＤＣオフセット電圧も増幅されることから、出力ＤＣレベルが基準電圧レベル（ＶＤＤレベル）或いはグランドレベル（ＧＮＤレベル）に達し、当該ＰＧＡ回路が飽和状態となる。この飽和状態の間は、ＰＧＡ回路の正常動作は期待することはできない。
【０００６】
このため、このＰＧＡ回路には、図７に示すようにＤＣフィードバック回路１０２が設けられている。このＤＣフィードバック回路１０２は、出力信号の直流成分（ＤＣ成分）を検出し、これを逆相に変換して加算器１０３において入力信号に加算処理する（ネガティブ・フィードバック）。これにより、上記自己ＤＣオフセット電圧の変動分を相殺することができ、当該ＰＧＡ回路における直流値を安定化して、当該ＰＧＡ回路が上記飽和状態となる不都合を防止することができる。
【０００７】
このようなＰＧＡ回路を携帯電話機のベースバンド増幅器として用いる場合、ＤＣフィードバック回路１０２として用いるローパスフィルタのカットオフ周波数を、極めて低い値に設定する必要がある。これは、上記カットオフ周波数を極めて低い値に設定しない場合には、入力信号から出力信号の伝達特性における低周波部分の欠落が、ベースバンド増幅器として容認できないレベルになるからである。
【０００８】
しかし、このＤＣフィードバック回路１０２のカットオフ周波数のレベルと、該ＤＣフィードバック回路１０２の時定数との関係はトレードオフの関係にあり、上記カットオフ周波数を低く設定すればする程、上記時定数が大きくなり、直流電圧変動（ＤＣ電圧変動）が収束するまでの時間（ＤＣ電圧収束時間）が長くなる問題がある。
【０００９】
すなわち、利得の切り替えを行うと、このタイミングで図８に示すようにＤＣ電圧が大きく変動するのであるが、上記カットオフ周波数が低く設定されている場合には、このＤＣ電圧変動が元のＤＣ電圧に収束するまでに長い時間を要する。
【００１０】
このＤＣ電圧収束時間を短くするには、図９に示すように利得を切り替えたタイミングでＤＣフィードバック回路１０２に帯域切り替え信号を供給し、それまで低い値に設定されていたカットオフ周波数を、一時的に高い値のカットオフ周波数に切り替え制御する。これにより、ＤＣフィードバック回路１０２の時定数を一時的に小さくすることができるため、図１０に示すようにＤＣ電圧収束時間を短くすることができる。
【００１１】
なお、ＰＧＡ回路の先行技術としては、特開２００１−３６３５８号に開示されている可変利得増幅システムが知られている。
【００１２】
【特許文献】
特開２００１−３６３５８号
【００１３】
【発明が解決しようとする課題】
このように、ＤＣフィードバック回路１０２のカットオフ周波数の切り替えを行うことで上記ＤＣ電圧収束時間を短くすることができるのであるが、該カットオフ周波数の切り替えを行っただけでは、利得切り替え直後に発生する大きなＤＣ電圧の変動を抑制することができない問題がある。このＤＣ電圧の変動は、当該ＰＧＡ回路の後段の回路の安定動作を阻害するおそれがある。
【００１４】
本発明は、上述の課題に鑑みてなされたものであり、ＰＧＡ回路の利得を切り替えたタイミングで発生する大きなＤＣ電圧変動を抑制して、当該ＰＧＡ回路の後段の回路を安定して動作させることができるような携帯通信端末装置及び利得可変回路の提供を目的とする。
【００１５】
【課題を解決するための手段】
本発明は、利得可変増幅手段の利得が切り替え制御されるまでの間は、該利得可変増幅手段により増幅された受信信号をそのまま出力し、利得可変増幅手段の利得が切り替え制御されたタイミングで、上記利得可変増幅手段により増幅された受信信号の代わりに、所定電圧の信号を所定時間出力する。
【００１６】
すなわち、利得の切り替え直後には、大きな直流電圧変動が発生するため、この直流電圧変動が収束する間、上記利得可変増幅手段により増幅された受信信号の代わりに、所定電圧の信号を出力することで直流変動を抑制する。
【００１７】
【発明の実施の形態】
［第１の実施の形態］
本発明は、Ｗ−ＣＤＭＡ（ＤＳ−ＣＤＭＡ）方式に対応する携帯電話機に適用することができる。
【００１８】
［携帯電話機の信号処理の概要］
図１は、この本発明の第１の実施の形態となる携帯電話機の受信系のブロック図である。この図１において、アンテナにより受信された受信信号は、入力端子１を介して低雑音増幅器２で増幅され、ダウンコンバータ３により中間周波数（ＩＦ周波数）に変換された後、プログラマブル・ゲイン・アンプ４（ＰＧＡ回路）により線形増幅される。
【００１９】
この線形増幅された受信信号は、直交検波回路５で直交検波処理され、同相成分と直交成分に分離され、Ａ／Ｄ変換器６でそれぞれデジタル化される。このデジタル化された上記同相成分と直交成分は、ルートナイキストフィルタ７で所定の帯域制限処理が施され、パスサーチャ８で検出された受信電力に基づいて、逆拡散部９において逆拡散処理が施され、伝搬遅延時間の異なる複数のマルチパス成分に時間分離される。
【００２０】
この時間分離されたパスは、Ｒａｋｅ合成部１０でコヒーレントＲａｋｅ合成処理される。このＲａｋｅ合成処理後のデータ系列は、デインターリーブ回路１１によりデインターリーブ処理され、チャンネル復号部１２によりチャンネル復号処理（誤り訂正復号処理）されることで再生データ系列とされる。そして、出力端子１３を介して上位レイヤに転送される。
【００２１】
本発明は、このような実施の形態の携帯電話機、及びＰＧＡ回路４に対して適用されている。
【００２２】
［ＰＧＡ回路の構成］
次に、図２にＰＧＡ回路４のブロック図を示す。このＰＧＡ回路４は、上記ダウンコンバータ３により中間周波数に変換された受信信号を、可変制御された利得で増幅して出力する利得可変増幅部２１と、３線信号（データ信号，クロック信号，ラッチ信号）に基づいて、利得可変増幅部２１の利得を可変制御すると共に、利得切り替えのタイミングでモード切り替え信号を出力する利得制御回路２２とを有している。
【００２３】
また、このＰＧＡ回路４は、利得制御回路２２からのモード切り替え信号に応じて、利得可変増幅部２１からの出力信号をそのまま出力し（サンプルモード）、或いは利得可変増幅部２１からの出力信号の代わりに、所定電圧の出力信号を出力する（ホールドモード）サンプルホールド回路２３を有している。
【００２４】
利得可変増幅部２１は、上記利得制御回路２２により利得が制御される複数段のプログラマブル・ゲイン・アンプ部（ＰＧＡ部）３１と、該ＰＧＡ部３１からの出力信号の直流成分（ＤＣ成分）を検出し、これを逆相に変換して出力するＤＣフィードバック回路３２とを有している。
【００２５】
また、この利得可変増幅部２１は、上記ＤＣフィードバック回路３２により逆相に変換されたＰＧＡ部３１からの出力信号の直流成分と、上記ダウンコンバータ２により中間周波数に変換された受信信号とを加算処理することで、ＤＣ成分の変動を相殺した受信信号を形成し、これをＰＧＡ部３１に供給する加算器３３を有している。
【００２６】
サンプルホールド回路２３は、図３に示すように利得可変増幅部２１からの出力信号が供給される入力端子４１と、上記直交検波回路５の入力端子に接続された当該サンプルホールド回路２３の出力端子４２との間に、切り替えスイッチ４３及びハイ入力インピーダンスバッファ４４を直列接続すると共に、切り替えスイッチ４３とハイ入力インピーダンスバッファ４４との接続間と接地との間に所定容量のコンデンサ４５を接続することで構成されている。
【００２７】
このサンプルホールド回路２３は、切り替えスイッチ４３にハイレベル（Ｈ）のモード切り替え信号が供給されると、該切り替えスイッチ４３が所定時間オフとなり、コンデンサ４５に蓄積された電荷を、利得可変増幅部２１からの出力信号の代わりに出力する（ホールドモード）。
【００２８】
また、このサンプルホールド回路２３は、切り替えスイッチ４３にローレベル（Ｌ）のモード切り替え信号が供給されると、該切り替えスイッチ４３がオンとなり、利得可変増幅部２１からの出力信号をそのまま出力する（サンプルモード）。
【００２９】
［ＰＧＡ回路の動作］
以下、このようなＰＧＡ回路４の動作を詳細に説明する。図２において、利得制御回路２２に供給される３線信号は、データ信号，クロック信号及びラッチ信号のシリアルデータであり、データ信号はクロック信号のタイミングで、当該利得制御回路２２内に設けられているシフトレジスタに順次供給される。
【００３０】
利得の切り替えは、ラッチ信号のタイミングで行われる。具体的には、このラッチ信号のタイミングで、上記シフトレジスタのデータ信号が利得制御信号としてパラレル的にＰＧＡ部３１の格段に供給されることで、ＰＧＡ部３１の利得が制御される。
【００３１】
サンプルホールド回路２３を制御するためのモード切り替え信号は、ワンショット信号となっており、図４に示すように利得切り替えのタイミングであるラッチ信号のタイミングでハイレベルとなり、一定時間経過後にローレベルに戻るようになっている。
【００３２】
すなわち、図５（ｂ）に示す時刻ｔ１に、利得切り替えが行われたとした場合、この利得切り替えが行われる時刻ｔ１以前は、ローレベルのモード切り替え信号が、図３に示すサンプルホールド回路２３の切り替えスイッチ４３に供給されている。
【００３３】
このローレベルのモード切り替え信号が供給されている間は、サンプルホールド回路２３は「サンプルモード」となり、切り替えスイッチ４３がオン動作する。これにより、ＰＧＡ部３１からの出力信号が、そのままハイ入力インピーダンスバッファ４４及び出力端子４２を介して図１に示す直交検波回路５に供給される。
【００３４】
次に、図５（ｂ）に示す時刻ｔ１に、利得切り替えが行われたとした場合、この利得切り替えのタイミングであるラッチ信号のタイミングで、ハイレベルのモード切り替え信号が図３に示すサンプルホールド回路２３の切り替えスイッチ４３に供給される。
【００３５】
このハイレベルのモード切り替え信号が供給されると、サンプルホールド回路２３は「ホールドモード」となり、切り替えスイッチ４３がオフ動作する。これにより、コンデンサ４５に蓄積されている電荷が、上記ＰＧＡ部３１からの出力信号の代わりにハイ入力インピーダンスバッファ４４及び出力端子４２を介して図１に示す直交検波回路５に供給される。
【００３６】
すなわち、利得の切り替え制御を行うと、ＰＧＡ部３１から出力される出力信号のＤＣ電圧のレベルは、図５（ａ）に点線の波形で示すように、この利得切り替え直後は跳ね上がり、時間と共に次第に収束する。利得制御回路２２は、ハイレベルのモード切り替え信号の出力時間をカウントしており、このハイレベルのモード切り替え信号の出力を開始してから所定時間経過後に、図５（ｂ）の時刻ｔ２以降に示すようにモード切り替え信号をローレベルに制御する。このハイレベルのモード切り替え信号を出力する時間（上記時刻ｔ１〜時刻ｔ２）は、利得切り替え直後に跳ね上がったＤＣ電圧レベルが元のＤＣ電圧レベルに収束するまでに要する時間が設定されている。
【００３７】
また、上記コンデンサ４５からの電荷のＤＣ電圧は、上記「サンプルモード」時におけるＰＧＡ部３１からの出力信号と略々同じＤＣ電圧となっている。このため、利得切り替えのタイミングで、上記コンデンサ４５に蓄積されている電荷を、上記ＰＧＡ部３１からの出力信号の代わりに出力することにより、図５（ａ）の時刻ｔ１〜時刻ｔ２に示すように、利得切り替え直後に跳ね上がったＤＣ電圧レベルが元のＤＣ電圧レベルに収束するまでの間、上記ＰＧＡ部３１からの出力信号と略々同じＤＣ電圧のコンデンサ４５からの電荷を、ＰＧＡ部３１からの出力信号として出力することができる。
【００３８】
従って、利得切り替え前後のＤＣ電圧変動を、図５（ａ）の実線の波形で示すように略々フラットに抑制することができ、当該ＰＧＡ回路４の後段に位置する直交検波回路５やＡ／Ｄ変換器６に対して、ＰＧＡ回路４から安定したＤＣ電圧の出力信号を供給することができ、該ＰＧＡ回路４の後段に位置する回路を安定して動作させることができる。
【００３９】
［第１の実施の形態の効果］
以上の説明から明らかなように、この第１の実施の形態の携帯電話機は、ＰＧＡ回路４のサンプルホールド回路２３が、利得が切り替え制御された際に、該利得切り替えのタイミングでＤＣ電圧レベルが大きく変動する出力信号の代わりに、コンデンサ４５に蓄積されている、上記変動前のＤＣ電圧と略々同じＤＣ電圧の電荷を出力する。
【００４０】
これにより、利得が切り替え制御された直後に大きくＤＣ電圧が変動するＰＧＡ回路４からの出力信号を、ＤＣ電圧変動の無いものとすることができる。このため、ＰＧＡ回路４の後段の回路に対して安定したＤＣ電圧レベルの出力信号を供給することができ、該後段の回路を安定して動作させることができる。
【００４１】
また、ＰＧＡ回路４のＤＣ電圧変動の収束時間を削減することができるため、ＰＧＡ回路４のアタックタイムの高速化を図ることができる。
【００４２】
また、ＤＣフィードバック回路３２のＤＣ電圧収束時間の間、上記コンデンサ４５からの電荷を出力することができるため、ＤＣ電圧収束時間を考慮することなく、該ＤＣフィードバック回路３２のカットオフ周波数を設定することができる。このため、ＤＣフィードバック回路３２のカットオフ周波数を充分低い値に設定することができ、ＰＧＡ回路４の入力信号から出力信号の伝達特性における低周波部分の欠落を防止して、当該ＰＧＡ回路４を理想的なベースバンド増幅器とすることができる。
【００４３】
［第２の実施の形態］
次に、本発明の第２の実施の形態となる携帯電話機の説明をする。この第２の実施の形態の携帯電話機は、図６に示すようにＰＧＡ回路４の構成が、サンプルホールド回路２３からの出力と利得可変増幅部２１からの出力とを切り替える経路切り替え部５０を設けた構成となっている。
【００４４】
なお、上述の第１の実施の形態とこの第２の実施の形態とでは、この経路切り替え部５０を設けた点でのみ異なり、他の箇所の動作は上述の第１の実施の形態と同じである。このため、この第２の実施の形態の説明では、この経路切り替え部５０の動作説明に言及して重複説明を省略することとする。
【００４５】
［第２の実施の形態の構成］
この第２の実施の形態の携帯電話機のＰＧＡ回路４に設けられている経路切り替え部５０は、利得可変増幅部２１からの出力信号の出力／非出力を切り替える第１の切り替えスイッチ５１と、サンプルホールド回路２３からの出力信号の出力／非出力を切り替える第２の切り替えスイッチ５２とを有している。
【００４６】
各切り替えスイッチ５１，５２の切り替え制御は、上記利得制御回路２２からラッチ信号のタイミングで出力されるモード切り替え信号で行われるようになっており、第１の切り替えスイッチ５１に対しては、上記モード切り替え信号がそのまま供給され、第２の切り替えスイッチ５２に対しては、上記モード切り替え信号がインバータ５３を介して極性が反転されて供給されるようになっている。
【００４７】
［第２の実施の形態の動作］
このようなＰＧＡ回路４において、利得の切り替え制御が行われると、図４及び図５を用いて説明したようにラッチ信号のタイミングで利得制御回路２２からハイレベルのモード切り替え信号が出力される。
【００４８】
サンプルホールド回路２３の切り替えスイッチ４３は、このハイレベルのモード切り替え信号が供給されるとオフ動作し、上述のようにコンデンサ４５に蓄積されている電荷が経路切り替え部５０の第２の切り替えスイッチ５２に供給される。
【００４９】
一方、上記モード切り替え信号は、経路切り替え部５０の第１の切り替えスイッチ５１にそのまま供給されると共に、インバータ５３により極性が反転され、第２の切り替えスイッチ５２に供給される。
【００５０】
第１の切り替えスイッチ５１は、ハイレベルのモード切り替え信号が供給されるとオフ動作し、ローレベルのモード切り替え信号が供給されるとオン動作する。このため、利得の切り替え制御が行われてから所定時間の間は、ハイレベルのモード切り替え信号が供給されることとなるため、該所定時間の間はオフ動作し、利得可変増幅部２１からの出力信号は出力されないこととなる。
【００５１】
これに対して、第２の切り替えスイッチ５２は、第１の切り替えスイッチ５１と同様に、ハイレベルのモード切り替え信号が供給されるとオフ動作し、ローレベルのモード切り替え信号が供給されるとオン動作するのであるが、利得制御回路２２からハイレベルのモード切り替え信号が出力される場合には、インバータ５３により、該ハイレベルのモード切り替え信号がローレベルのモード切り替え信号とされ当該第２の切り替えスイッチ５２に供給される。
【００５２】
このため、利得の切り替え制御が行われてから所定時間の間は、ローレベルのモード切り替え信号が供給されることとなるため、この第２の切り替えスイッチ５２は、該所定時間の間、オン動作し、サンプルホールド回路２３からの出力信号が、信号安定化のためのコンデンサ５４を介して、図１に示す直交検波回路５に供給されることとなる。
【００５３】
［第２の実施の形態の効果］
これにより、利得が切り替え制御された直後に大きくＤＣ電圧が変動するＰＧＡ回路４からの出力信号を、ＤＣ電圧変動の無いものとすることができ、上述の第１の実施の形態と同じ効果を得ることができる。
【００５４】
なお、上述の各実施の形態は本発明の一例である。このため、本発明は、上述の実施形態に限定されることはなく、上記各実施の形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論であることを付け加えておく。
【００５５】
【発明の効果】
本発明は、利得可変増幅手段の利得を切り替えたタイミングで発生する大きな直流電圧変動を抑制することができる。
【００５６】
このため、利得可変増幅手段の後段の回路を安定して動作させることができる。
【図面の簡単な説明】
【図１】本発明を適用した第１の実施の形態となる携帯電話機の受信系のブロック図である。
【図２】上記第１の実施の形態の携帯電話機に設けられているＰＧＡ回路のブロック図である。
【図３】上記ＰＧＡ回路に設けられているサンプルホールド回路の回路図である。
【図４】上記サンプルホールド回路のサンプルモードとホールドモードの切り替えタイミングを説明するためのタイムチャートである。
【図５】上記第１の実施の形態の携帯電話機において、ＰＧＡ回路の利得切り替えのタイミングで発生するＤＣ電圧変動が抑制される様子を示す図である。
【図６】本発明を適用した第２の実施の形態となる携帯電話機に設けられているＰＧＡ回路のブロック図である。
【図７】従来のＰＧＡ回路のブロック図である。
【図８】従来のＰＧＡ回路の利得切り替え時に発生するＤＣ電圧変動と、その収束時間を説明するための図である。
【図９】利得切り替えのタイミングでＤＣフィードバック回路のカットオフ周波数の切り替えを行う従来のＰＧＡ回路のブロック図である。
【図１０】上記カットオフ周波数の切り替えを行った場合における、ＤＣ電圧変動と、その収束時間を説明するための図である。
【符号の説明】
１…入力端子、２…低雑音増幅器、３…ダウンコンバータ、４…プログラマブル・ゲイン・アンプ（ＰＧＡ回路）、５…直交検波回路、６…Ａ／Ｄ変換器、７…ルートナイキストフィルタ、８…パスサーチャ、９…逆拡散部、１０…Ｒａｋｅ合成部、１１…デインターリーブ回路、１２…チャンネル復号部、１３…出力端子、２１…利得可変増幅部、２２…利得制御回路、２３…サンプルホールド回路、３１…ＰＧＡ部、３２…ＤＣフィードバック回路、３３…加算器、４３…切り替えスイッチ、４５…コンデンサ、５０…経路切り替え部、５１…第１の切り替えスイッチ、５２…第２の切り替えスイッチ、５３…インバータ
【発明の属する技術分野】
本発明は、例えばＷ−ＣＤＭＡ方式に対応する携帯電話機，ＰＨＳ電話機（Personal Handyphone System）、或いは無線通信機能を備えたＰＤＡ（Personal Digital(Data) Assistants）等に設けて好適な携帯通信端末装置及び利得可変回路に関する。
【０００２】
【従来の技術】
今日における携帯電話機におけるアンテナの受信電力レベルのレベル分布は、８０ｄｂ〜１００ｄｂ等の広範囲に及ぶ。このため、携帯電話機の受信器は、このような広範囲に及ぶ受信信号を、自動利得制御回路（ＡＧＣ回路）により、適切なレベルに調整してベースバンドのＡ／Ｄコンバータに伝達するようになっている。
【０００３】
このＡＧＣ回路としては、制御信号として供給する電圧を可変して利得を制御するアナログコントロール型の回路（ＶＧＡ回路：ボルテージコントロールド・ゲイン・アンプ）が一般的であったが、近年では、制御信号としてデジタルデータを供給し、離散的に利得を制御するデジタルコントロール型の回路（ＰＧＡ回路：プログラマブル・ゲイン・アンプ）も広く使われている。
【０００４】
図７に、このＰＧＡ回路の一例を示す。このＰＧＡ回路は、利得制御回路１００が、３線信号（データ信号，クロック信号，ラッチ信号）に基づいて、ＰＧＡ部１０１の各段に利得制御情報を供給することで、ＰＧＡ部１０１の利得を例えば１ｄｂ毎に可変したり、最低利得から最大利得まで一気に利得を可変することも可能となっている。
【０００５】
ここで、このようなＰＧＡ回路において、ＰＧＡ部１０１を大きな利得に制御すると、該ＰＧＡ部１０１の各段の自己ＤＣオフセット電圧も増幅されることから、出力ＤＣレベルが基準電圧レベル（ＶＤＤレベル）或いはグランドレベル（ＧＮＤレベル）に達し、当該ＰＧＡ回路が飽和状態となる。この飽和状態の間は、ＰＧＡ回路の正常動作は期待することはできない。
【０００６】
このため、このＰＧＡ回路には、図７に示すようにＤＣフィードバック回路１０２が設けられている。このＤＣフィードバック回路１０２は、出力信号の直流成分（ＤＣ成分）を検出し、これを逆相に変換して加算器１０３において入力信号に加算処理する（ネガティブ・フィードバック）。これにより、上記自己ＤＣオフセット電圧の変動分を相殺することができ、当該ＰＧＡ回路における直流値を安定化して、当該ＰＧＡ回路が上記飽和状態となる不都合を防止することができる。
【０００７】
このようなＰＧＡ回路を携帯電話機のベースバンド増幅器として用いる場合、ＤＣフィードバック回路１０２として用いるローパスフィルタのカットオフ周波数を、極めて低い値に設定する必要がある。これは、上記カットオフ周波数を極めて低い値に設定しない場合には、入力信号から出力信号の伝達特性における低周波部分の欠落が、ベースバンド増幅器として容認できないレベルになるからである。
【０００８】
しかし、このＤＣフィードバック回路１０２のカットオフ周波数のレベルと、該ＤＣフィードバック回路１０２の時定数との関係はトレードオフの関係にあり、上記カットオフ周波数を低く設定すればする程、上記時定数が大きくなり、直流電圧変動（ＤＣ電圧変動）が収束するまでの時間（ＤＣ電圧収束時間）が長くなる問題がある。
【０００９】
すなわち、利得の切り替えを行うと、このタイミングで図８に示すようにＤＣ電圧が大きく変動するのであるが、上記カットオフ周波数が低く設定されている場合には、このＤＣ電圧変動が元のＤＣ電圧に収束するまでに長い時間を要する。
【００１０】
このＤＣ電圧収束時間を短くするには、図９に示すように利得を切り替えたタイミングでＤＣフィードバック回路１０２に帯域切り替え信号を供給し、それまで低い値に設定されていたカットオフ周波数を、一時的に高い値のカットオフ周波数に切り替え制御する。これにより、ＤＣフィードバック回路１０２の時定数を一時的に小さくすることができるため、図１０に示すようにＤＣ電圧収束時間を短くすることができる。
【００１１】
なお、ＰＧＡ回路の先行技術としては、特開２００１−３６３５８号に開示されている可変利得増幅システムが知られている。
【００１２】
【特許文献】
特開２００１−３６３５８号
【００１３】
【発明が解決しようとする課題】
このように、ＤＣフィードバック回路１０２のカットオフ周波数の切り替えを行うことで上記ＤＣ電圧収束時間を短くすることができるのであるが、該カットオフ周波数の切り替えを行っただけでは、利得切り替え直後に発生する大きなＤＣ電圧の変動を抑制することができない問題がある。このＤＣ電圧の変動は、当該ＰＧＡ回路の後段の回路の安定動作を阻害するおそれがある。
【００１４】
本発明は、上述の課題に鑑みてなされたものであり、ＰＧＡ回路の利得を切り替えたタイミングで発生する大きなＤＣ電圧変動を抑制して、当該ＰＧＡ回路の後段の回路を安定して動作させることができるような携帯通信端末装置及び利得可変回路の提供を目的とする。
【００１５】
【課題を解決するための手段】
本発明は、利得可変増幅手段の利得が切り替え制御されるまでの間は、該利得可変増幅手段により増幅された受信信号をそのまま出力し、利得可変増幅手段の利得が切り替え制御されたタイミングで、上記利得可変増幅手段により増幅された受信信号の代わりに、所定電圧の信号を所定時間出力する。
【００１６】
すなわち、利得の切り替え直後には、大きな直流電圧変動が発生するため、この直流電圧変動が収束する間、上記利得可変増幅手段により増幅された受信信号の代わりに、所定電圧の信号を出力することで直流変動を抑制する。
【００１７】
【発明の実施の形態】
［第１の実施の形態］
本発明は、Ｗ−ＣＤＭＡ（ＤＳ−ＣＤＭＡ）方式に対応する携帯電話機に適用することができる。
【００１８】
［携帯電話機の信号処理の概要］
図１は、この本発明の第１の実施の形態となる携帯電話機の受信系のブロック図である。この図１において、アンテナにより受信された受信信号は、入力端子１を介して低雑音増幅器２で増幅され、ダウンコンバータ３により中間周波数（ＩＦ周波数）に変換された後、プログラマブル・ゲイン・アンプ４（ＰＧＡ回路）により線形増幅される。
【００１９】
この線形増幅された受信信号は、直交検波回路５で直交検波処理され、同相成分と直交成分に分離され、Ａ／Ｄ変換器６でそれぞれデジタル化される。このデジタル化された上記同相成分と直交成分は、ルートナイキストフィルタ７で所定の帯域制限処理が施され、パスサーチャ８で検出された受信電力に基づいて、逆拡散部９において逆拡散処理が施され、伝搬遅延時間の異なる複数のマルチパス成分に時間分離される。
【００２０】
この時間分離されたパスは、Ｒａｋｅ合成部１０でコヒーレントＲａｋｅ合成処理される。このＲａｋｅ合成処理後のデータ系列は、デインターリーブ回路１１によりデインターリーブ処理され、チャンネル復号部１２によりチャンネル復号処理（誤り訂正復号処理）されることで再生データ系列とされる。そして、出力端子１３を介して上位レイヤに転送される。
【００２１】
本発明は、このような実施の形態の携帯電話機、及びＰＧＡ回路４に対して適用されている。
【００２２】
［ＰＧＡ回路の構成］
次に、図２にＰＧＡ回路４のブロック図を示す。このＰＧＡ回路４は、上記ダウンコンバータ３により中間周波数に変換された受信信号を、可変制御された利得で増幅して出力する利得可変増幅部２１と、３線信号（データ信号，クロック信号，ラッチ信号）に基づいて、利得可変増幅部２１の利得を可変制御すると共に、利得切り替えのタイミングでモード切り替え信号を出力する利得制御回路２２とを有している。
【００２３】
また、このＰＧＡ回路４は、利得制御回路２２からのモード切り替え信号に応じて、利得可変増幅部２１からの出力信号をそのまま出力し（サンプルモード）、或いは利得可変増幅部２１からの出力信号の代わりに、所定電圧の出力信号を出力する（ホールドモード）サンプルホールド回路２３を有している。
【００２４】
利得可変増幅部２１は、上記利得制御回路２２により利得が制御される複数段のプログラマブル・ゲイン・アンプ部（ＰＧＡ部）３１と、該ＰＧＡ部３１からの出力信号の直流成分（ＤＣ成分）を検出し、これを逆相に変換して出力するＤＣフィードバック回路３２とを有している。
【００２５】
また、この利得可変増幅部２１は、上記ＤＣフィードバック回路３２により逆相に変換されたＰＧＡ部３１からの出力信号の直流成分と、上記ダウンコンバータ２により中間周波数に変換された受信信号とを加算処理することで、ＤＣ成分の変動を相殺した受信信号を形成し、これをＰＧＡ部３１に供給する加算器３３を有している。
【００２６】
サンプルホールド回路２３は、図３に示すように利得可変増幅部２１からの出力信号が供給される入力端子４１と、上記直交検波回路５の入力端子に接続された当該サンプルホールド回路２３の出力端子４２との間に、切り替えスイッチ４３及びハイ入力インピーダンスバッファ４４を直列接続すると共に、切り替えスイッチ４３とハイ入力インピーダンスバッファ４４との接続間と接地との間に所定容量のコンデンサ４５を接続することで構成されている。
【００２７】
このサンプルホールド回路２３は、切り替えスイッチ４３にハイレベル（Ｈ）のモード切り替え信号が供給されると、該切り替えスイッチ４３が所定時間オフとなり、コンデンサ４５に蓄積された電荷を、利得可変増幅部２１からの出力信号の代わりに出力する（ホールドモード）。
【００２８】
また、このサンプルホールド回路２３は、切り替えスイッチ４３にローレベル（Ｌ）のモード切り替え信号が供給されると、該切り替えスイッチ４３がオンとなり、利得可変増幅部２１からの出力信号をそのまま出力する（サンプルモード）。
【００２９】
［ＰＧＡ回路の動作］
以下、このようなＰＧＡ回路４の動作を詳細に説明する。図２において、利得制御回路２２に供給される３線信号は、データ信号，クロック信号及びラッチ信号のシリアルデータであり、データ信号はクロック信号のタイミングで、当該利得制御回路２２内に設けられているシフトレジスタに順次供給される。
【００３０】
利得の切り替えは、ラッチ信号のタイミングで行われる。具体的には、このラッチ信号のタイミングで、上記シフトレジスタのデータ信号が利得制御信号としてパラレル的にＰＧＡ部３１の格段に供給されることで、ＰＧＡ部３１の利得が制御される。
【００３１】
サンプルホールド回路２３を制御するためのモード切り替え信号は、ワンショット信号となっており、図４に示すように利得切り替えのタイミングであるラッチ信号のタイミングでハイレベルとなり、一定時間経過後にローレベルに戻るようになっている。
【００３２】
すなわち、図５（ｂ）に示す時刻ｔ１に、利得切り替えが行われたとした場合、この利得切り替えが行われる時刻ｔ１以前は、ローレベルのモード切り替え信号が、図３に示すサンプルホールド回路２３の切り替えスイッチ４３に供給されている。
【００３３】
このローレベルのモード切り替え信号が供給されている間は、サンプルホールド回路２３は「サンプルモード」となり、切り替えスイッチ４３がオン動作する。これにより、ＰＧＡ部３１からの出力信号が、そのままハイ入力インピーダンスバッファ４４及び出力端子４２を介して図１に示す直交検波回路５に供給される。
【００３４】
次に、図５（ｂ）に示す時刻ｔ１に、利得切り替えが行われたとした場合、この利得切り替えのタイミングであるラッチ信号のタイミングで、ハイレベルのモード切り替え信号が図３に示すサンプルホールド回路２３の切り替えスイッチ４３に供給される。
【００３５】
このハイレベルのモード切り替え信号が供給されると、サンプルホールド回路２３は「ホールドモード」となり、切り替えスイッチ４３がオフ動作する。これにより、コンデンサ４５に蓄積されている電荷が、上記ＰＧＡ部３１からの出力信号の代わりにハイ入力インピーダンスバッファ４４及び出力端子４２を介して図１に示す直交検波回路５に供給される。
【００３６】
すなわち、利得の切り替え制御を行うと、ＰＧＡ部３１から出力される出力信号のＤＣ電圧のレベルは、図５（ａ）に点線の波形で示すように、この利得切り替え直後は跳ね上がり、時間と共に次第に収束する。利得制御回路２２は、ハイレベルのモード切り替え信号の出力時間をカウントしており、このハイレベルのモード切り替え信号の出力を開始してから所定時間経過後に、図５（ｂ）の時刻ｔ２以降に示すようにモード切り替え信号をローレベルに制御する。このハイレベルのモード切り替え信号を出力する時間（上記時刻ｔ１〜時刻ｔ２）は、利得切り替え直後に跳ね上がったＤＣ電圧レベルが元のＤＣ電圧レベルに収束するまでに要する時間が設定されている。
【００３７】
また、上記コンデンサ４５からの電荷のＤＣ電圧は、上記「サンプルモード」時におけるＰＧＡ部３１からの出力信号と略々同じＤＣ電圧となっている。このため、利得切り替えのタイミングで、上記コンデンサ４５に蓄積されている電荷を、上記ＰＧＡ部３１からの出力信号の代わりに出力することにより、図５（ａ）の時刻ｔ１〜時刻ｔ２に示すように、利得切り替え直後に跳ね上がったＤＣ電圧レベルが元のＤＣ電圧レベルに収束するまでの間、上記ＰＧＡ部３１からの出力信号と略々同じＤＣ電圧のコンデンサ４５からの電荷を、ＰＧＡ部３１からの出力信号として出力することができる。
【００３８】
従って、利得切り替え前後のＤＣ電圧変動を、図５（ａ）の実線の波形で示すように略々フラットに抑制することができ、当該ＰＧＡ回路４の後段に位置する直交検波回路５やＡ／Ｄ変換器６に対して、ＰＧＡ回路４から安定したＤＣ電圧の出力信号を供給することができ、該ＰＧＡ回路４の後段に位置する回路を安定して動作させることができる。
【００３９】
［第１の実施の形態の効果］
以上の説明から明らかなように、この第１の実施の形態の携帯電話機は、ＰＧＡ回路４のサンプルホールド回路２３が、利得が切り替え制御された際に、該利得切り替えのタイミングでＤＣ電圧レベルが大きく変動する出力信号の代わりに、コンデンサ４５に蓄積されている、上記変動前のＤＣ電圧と略々同じＤＣ電圧の電荷を出力する。
【００４０】
これにより、利得が切り替え制御された直後に大きくＤＣ電圧が変動するＰＧＡ回路４からの出力信号を、ＤＣ電圧変動の無いものとすることができる。このため、ＰＧＡ回路４の後段の回路に対して安定したＤＣ電圧レベルの出力信号を供給することができ、該後段の回路を安定して動作させることができる。
【００４１】
また、ＰＧＡ回路４のＤＣ電圧変動の収束時間を削減することができるため、ＰＧＡ回路４のアタックタイムの高速化を図ることができる。
【００４２】
また、ＤＣフィードバック回路３２のＤＣ電圧収束時間の間、上記コンデンサ４５からの電荷を出力することができるため、ＤＣ電圧収束時間を考慮することなく、該ＤＣフィードバック回路３２のカットオフ周波数を設定することができる。このため、ＤＣフィードバック回路３２のカットオフ周波数を充分低い値に設定することができ、ＰＧＡ回路４の入力信号から出力信号の伝達特性における低周波部分の欠落を防止して、当該ＰＧＡ回路４を理想的なベースバンド増幅器とすることができる。
【００４３】
［第２の実施の形態］
次に、本発明の第２の実施の形態となる携帯電話機の説明をする。この第２の実施の形態の携帯電話機は、図６に示すようにＰＧＡ回路４の構成が、サンプルホールド回路２３からの出力と利得可変増幅部２１からの出力とを切り替える経路切り替え部５０を設けた構成となっている。
【００４４】
なお、上述の第１の実施の形態とこの第２の実施の形態とでは、この経路切り替え部５０を設けた点でのみ異なり、他の箇所の動作は上述の第１の実施の形態と同じである。このため、この第２の実施の形態の説明では、この経路切り替え部５０の動作説明に言及して重複説明を省略することとする。
【００４５】
［第２の実施の形態の構成］
この第２の実施の形態の携帯電話機のＰＧＡ回路４に設けられている経路切り替え部５０は、利得可変増幅部２１からの出力信号の出力／非出力を切り替える第１の切り替えスイッチ５１と、サンプルホールド回路２３からの出力信号の出力／非出力を切り替える第２の切り替えスイッチ５２とを有している。
【００４６】
各切り替えスイッチ５１，５２の切り替え制御は、上記利得制御回路２２からラッチ信号のタイミングで出力されるモード切り替え信号で行われるようになっており、第１の切り替えスイッチ５１に対しては、上記モード切り替え信号がそのまま供給され、第２の切り替えスイッチ５２に対しては、上記モード切り替え信号がインバータ５３を介して極性が反転されて供給されるようになっている。
【００４７】
［第２の実施の形態の動作］
このようなＰＧＡ回路４において、利得の切り替え制御が行われると、図４及び図５を用いて説明したようにラッチ信号のタイミングで利得制御回路２２からハイレベルのモード切り替え信号が出力される。
【００４８】
サンプルホールド回路２３の切り替えスイッチ４３は、このハイレベルのモード切り替え信号が供給されるとオフ動作し、上述のようにコンデンサ４５に蓄積されている電荷が経路切り替え部５０の第２の切り替えスイッチ５２に供給される。
【００４９】
一方、上記モード切り替え信号は、経路切り替え部５０の第１の切り替えスイッチ５１にそのまま供給されると共に、インバータ５３により極性が反転され、第２の切り替えスイッチ５２に供給される。
【００５０】
第１の切り替えスイッチ５１は、ハイレベルのモード切り替え信号が供給されるとオフ動作し、ローレベルのモード切り替え信号が供給されるとオン動作する。このため、利得の切り替え制御が行われてから所定時間の間は、ハイレベルのモード切り替え信号が供給されることとなるため、該所定時間の間はオフ動作し、利得可変増幅部２１からの出力信号は出力されないこととなる。
【００５１】
これに対して、第２の切り替えスイッチ５２は、第１の切り替えスイッチ５１と同様に、ハイレベルのモード切り替え信号が供給されるとオフ動作し、ローレベルのモード切り替え信号が供給されるとオン動作するのであるが、利得制御回路２２からハイレベルのモード切り替え信号が出力される場合には、インバータ５３により、該ハイレベルのモード切り替え信号がローレベルのモード切り替え信号とされ当該第２の切り替えスイッチ５２に供給される。
【００５２】
このため、利得の切り替え制御が行われてから所定時間の間は、ローレベルのモード切り替え信号が供給されることとなるため、この第２の切り替えスイッチ５２は、該所定時間の間、オン動作し、サンプルホールド回路２３からの出力信号が、信号安定化のためのコンデンサ５４を介して、図１に示す直交検波回路５に供給されることとなる。
【００５３】
［第２の実施の形態の効果］
これにより、利得が切り替え制御された直後に大きくＤＣ電圧が変動するＰＧＡ回路４からの出力信号を、ＤＣ電圧変動の無いものとすることができ、上述の第１の実施の形態と同じ効果を得ることができる。
【００５４】
なお、上述の各実施の形態は本発明の一例である。このため、本発明は、上述の実施形態に限定されることはなく、上記各実施の形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論であることを付け加えておく。
【００５５】
【発明の効果】
本発明は、利得可変増幅手段の利得を切り替えたタイミングで発生する大きな直流電圧変動を抑制することができる。
【００５６】
このため、利得可変増幅手段の後段の回路を安定して動作させることができる。
【図面の簡単な説明】
【図１】本発明を適用した第１の実施の形態となる携帯電話機の受信系のブロック図である。
【図２】上記第１の実施の形態の携帯電話機に設けられているＰＧＡ回路のブロック図である。
【図３】上記ＰＧＡ回路に設けられているサンプルホールド回路の回路図である。
【図４】上記サンプルホールド回路のサンプルモードとホールドモードの切り替えタイミングを説明するためのタイムチャートである。
【図５】上記第１の実施の形態の携帯電話機において、ＰＧＡ回路の利得切り替えのタイミングで発生するＤＣ電圧変動が抑制される様子を示す図である。
【図６】本発明を適用した第２の実施の形態となる携帯電話機に設けられているＰＧＡ回路のブロック図である。
【図７】従来のＰＧＡ回路のブロック図である。
【図８】従来のＰＧＡ回路の利得切り替え時に発生するＤＣ電圧変動と、その収束時間を説明するための図である。
【図９】利得切り替えのタイミングでＤＣフィードバック回路のカットオフ周波数の切り替えを行う従来のＰＧＡ回路のブロック図である。
【図１０】上記カットオフ周波数の切り替えを行った場合における、ＤＣ電圧変動と、その収束時間を説明するための図である。
【符号の説明】
１…入力端子、２…低雑音増幅器、３…ダウンコンバータ、４…プログラマブル・ゲイン・アンプ（ＰＧＡ回路）、５…直交検波回路、６…Ａ／Ｄ変換器、７…ルートナイキストフィルタ、８…パスサーチャ、９…逆拡散部、１０…Ｒａｋｅ合成部、１１…デインターリーブ回路、１２…チャンネル復号部、１３…出力端子、２１…利得可変増幅部、２２…利得制御回路、２３…サンプルホールド回路、３１…ＰＧＡ部、３２…ＤＣフィードバック回路、３３…加算器、４３…切り替えスイッチ、４５…コンデンサ、５０…経路切り替え部、５１…第１の切り替えスイッチ、５２…第２の切り替えスイッチ、５３…インバータ
Claims (9)
- 受信信号を、制御された利得で増幅して出力する利得可変増幅手段と、
上記利得可変増幅手段の利得を制御すると共に、上記利得可変増幅手段の利得を切り替えるタイミングで利得切り替え信号を所定時間、出力する利得制御手段と、
上記利得切り替え信号が供給されるまでの間は、上記利得可変増幅手段により増幅された受信信号を出力し、上記利得切り替え信号が供給されている間、上記利得可変増幅手段により増幅された受信信号の代わりに、所定電圧の信号を出力する出力切り替え手段と
を有する携帯通信端末装置。 - 上記利得可変増幅手段から出力される受信信号の直流成分を検出し、この直流成分の極性を反転して出力する帰還手段と、
上記帰還手段により極性が反転された直流成分を、上記利得可変増幅手段に入力される受信信号に加算処理する加算手段と
を有することを特徴とする請求項１記載の携帯通信端末装置。 - 上記出力切り替え手段は、
上記所定電圧の信号を形成する信号形成手段と、
上記利得切り替え信号に応じて、上記上記利得可変増幅手段により増幅された受信信号、及び上記信号形成手段からの所定電圧の信号を切り替えて出力する切り替え手段と
を有することを特徴とする請求項１又は請求項２記載の携帯通信端末装置。 - 上記利得制御手段は、上記利得可変増幅手段の利得に切り替え直後に発生する直流電圧値が元の直流電圧値に収束するまでの間、上記利得切り替え信号を出力すること
を特徴とする請求項１から請求項３のうち、いずれか一項記載の携帯通信端末装置。 - 受信信号を、制御された利得で増幅して出力する利得可変増幅手段と、
上記利得可変増幅手段の利得を制御すると共に、上記利得可変増幅手段の利得を切り替えるタイミングで利得切り替え信号を所定時間、出力する利得制御手段と、
上記利得切り替え信号が供給されるまでの間は、上記利得可変増幅手段により増幅された受信信号を出力し、上記利得切り替え信号が供給されている間、上記利得可変増幅手段により増幅された受信信号の代わりに、所定電圧の信号を出力する出力切り替え手段と
を有する利得可変回路。 - 上記利得可変増幅手段から出力される受信信号の直流成分を検出し、この直流成分の極性を反転して出力する帰還手段と、
上記帰還手段により極性が反転された直流成分を、上記利得可変増幅手段に入力される受信信号に加算処理する加算手段と
を有することを特徴とする請求項５記載の利得可変回路。 - 上記出力切り替え手段は、
上記所定電圧の信号を形成する信号形成手段と、
上記利得切り替え信号に応じて、上記上記利得可変増幅手段により増幅された受信信号、及び上記信号形成手段からの所定電圧の信号を切り替えて出力する切り替え手段と
を有することを特徴とする請求項５又は請求項６記載の利得可変回路。 - 上記利得制御手段は、上記利得可変増幅手段の利得に切り替え直後に発生する直流電圧値が元の直流電圧値に収束するまでの間、上記利得切り替え信号を出力すること
を特徴とする請求項５から請求項７のうち、いずれか一項記載の利得可変回路。 - 受信信号を、それぞれ独立して利得が制御される複数の増幅手段により増幅して出力する利得可変増幅手段と、
上記利得可変増幅手段の各増幅手段の利得をそれぞれ制御すると共に、上記利得可変増幅手段の利得を切り替えるタイミングで利得切り替え信号を所定時間、出力する利得制御手段と、
所定電圧の信号を出力するコンデンサと、
上記利得切り替え信号が供給されるまでの間は、上記利得可変増幅手段により増幅された受信信号を出力し、上記利得切り替え信号が供給されている間、上記利得可変増幅手段により増幅された受信信号の代わりに、上記コンデンサに蓄積された電荷を上記所定電圧の信号として出力する出力切り替えスイッチと
を有する利得可変回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002367447A JP2004201044A (ja) | 2002-12-19 | 2002-12-19 | 携帯通信端末装置及び利得可変回路 |
| DE60327987T DE60327987D1 (de) | 2002-12-19 | 2003-11-18 | Mobiles Kommunikationsendgerät und Schaltung für variable Verstärkung |
| EP03257252A EP1450484B1 (en) | 2002-12-19 | 2003-11-18 | Mobile communication terminal device and variable gain circuit |
| US10/740,210 US7149487B2 (en) | 2002-12-19 | 2003-12-18 | Mobile communication terminal device and variable gain circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002367447A JP2004201044A (ja) | 2002-12-19 | 2002-12-19 | 携帯通信端末装置及び利得可変回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004201044A true JP2004201044A (ja) | 2004-07-15 |
Family
ID=32677082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002367447A Pending JP2004201044A (ja) | 2002-12-19 | 2002-12-19 | 携帯通信端末装置及び利得可変回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7149487B2 (ja) |
| EP (1) | EP1450484B1 (ja) |
| JP (1) | JP2004201044A (ja) |
| DE (1) | DE60327987D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6067198B1 (ja) * | 2016-04-25 | 2017-01-25 | 三菱電機株式会社 | 半導体集積回路、センサ読取装置及びセンサ読取方法 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6061551A (en) * | 1998-10-21 | 2000-05-09 | Parkervision, Inc. | Method and system for down-converting electromagnetic signals |
| US7515896B1 (en) | 1998-10-21 | 2009-04-07 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same, and aperture relationships |
| US7039372B1 (en) | 1998-10-21 | 2006-05-02 | Parkervision, Inc. | Method and system for frequency up-conversion with modulation embodiments |
| US6370371B1 (en) | 1998-10-21 | 2002-04-09 | Parkervision, Inc. | Applications of universal frequency translation |
| US7236754B2 (en) | 1999-08-23 | 2007-06-26 | Parkervision, Inc. | Method and system for frequency up-conversion |
| US6542722B1 (en) * | 1998-10-21 | 2003-04-01 | Parkervision, Inc. | Method and system for frequency up-conversion with variety of transmitter configurations |
| US6853690B1 (en) | 1999-04-16 | 2005-02-08 | Parkervision, Inc. | Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments |
| US6879817B1 (en) | 1999-04-16 | 2005-04-12 | Parkervision, Inc. | DC offset, re-radiation, and I/Q solutions using universal frequency translation technology |
| US7693230B2 (en) | 1999-04-16 | 2010-04-06 | Parkervision, Inc. | Apparatus and method of differential IQ frequency up-conversion |
| US7110444B1 (en) | 1999-08-04 | 2006-09-19 | Parkervision, Inc. | Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments and circuit implementations |
| US7065162B1 (en) | 1999-04-16 | 2006-06-20 | Parkervision, Inc. | Method and system for down-converting an electromagnetic signal, and transforms for same |
| US8295406B1 (en) | 1999-08-04 | 2012-10-23 | Parkervision, Inc. | Universal platform module for a plurality of communication protocols |
| US7010286B2 (en) | 2000-04-14 | 2006-03-07 | Parkervision, Inc. | Apparatus, system, and method for down-converting and up-converting electromagnetic signals |
| US7454453B2 (en) | 2000-11-14 | 2008-11-18 | Parkervision, Inc. | Methods, systems, and computer program products for parallel correlation and applications thereof |
| US7072427B2 (en) | 2001-11-09 | 2006-07-04 | Parkervision, Inc. | Method and apparatus for reducing DC offsets in a communication system |
| US7379883B2 (en) | 2002-07-18 | 2008-05-27 | Parkervision, Inc. | Networking methods and systems |
| JP2005167519A (ja) * | 2003-12-01 | 2005-06-23 | Sony Ericsson Mobilecommunications Japan Inc | 携帯通信端末装置及び利得可変回路 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62133808A (ja) * | 1985-12-05 | 1987-06-17 | Sony Corp | 可変利得増巾器 |
| US5220219A (en) * | 1989-05-09 | 1993-06-15 | Telerate Systems Incorporated | Electronically controlled variable gain amplifier |
| KR960000775B1 (ko) * | 1990-10-19 | 1996-01-12 | 닛본덴기 가부시끼가이샤 | 고주파 전력 증폭기의 출력레벨 제어회로 |
| US5212826A (en) * | 1990-12-20 | 1993-05-18 | Motorola, Inc. | Apparatus and method of dc offset correction for a receiver |
| US5204977A (en) * | 1991-04-01 | 1993-04-20 | Motorola, Inc. | Apparatus and method of automatic gain control in a receiver |
| US6055118A (en) * | 1997-01-15 | 2000-04-25 | Seagate Technology, Inc. | Holding automatic gain control levels during read error recovery in a disc drive |
| US5831456A (en) * | 1997-04-28 | 1998-11-03 | Marvell Technology Group, Ltd. | Apparatus and method for transient suppression in synchronous data detection systems |
| US6420934B1 (en) * | 2000-08-24 | 2002-07-16 | Telencomm, Inc. | Automatic gain control circuit for signal with diverse power level range |
| US6560448B1 (en) * | 2000-10-02 | 2003-05-06 | Intersil Americas Inc. | DC compensation system for a wireless communication device configured in a zero intermediate frequency architecture |
| DE10106616A1 (de) * | 2001-02-13 | 2002-08-22 | Siemens Ag | Verfahren zur Regelung der Verstärkung eines hochfrequenten Signals |
| US7123894B2 (en) * | 2002-12-16 | 2006-10-17 | Harris Corporation | Dynamic range extension system and method |
| US6774502B2 (en) * | 2002-12-19 | 2004-08-10 | International Business Machines Corporation | Battery powered laptop computer with an implementation for converting keyboard keystroke motion into current for auxiliary recharging of battery |
-
2002
- 2002-12-19 JP JP2002367447A patent/JP2004201044A/ja active Pending
-
2003
- 2003-11-18 DE DE60327987T patent/DE60327987D1/de not_active Expired - Lifetime
- 2003-11-18 EP EP03257252A patent/EP1450484B1/en not_active Expired - Fee Related
- 2003-12-18 US US10/740,210 patent/US7149487B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6067198B1 (ja) * | 2016-04-25 | 2017-01-25 | 三菱電機株式会社 | 半導体集積回路、センサ読取装置及びセンサ読取方法 |
| WO2017187474A1 (ja) * | 2016-04-25 | 2017-11-02 | 三菱電機株式会社 | 半導体集積回路、センサ読取装置及びセンサ読取方法 |
| US10141889B2 (en) | 2016-04-25 | 2018-11-27 | Mitsubishi Electric Corporation | Semiconductor integrated circuit, sensor reader, and sensor readout method |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1450484A3 (en) | 2007-01-24 |
| US20040132420A1 (en) | 2004-07-08 |
| EP1450484A2 (en) | 2004-08-25 |
| DE60327987D1 (de) | 2009-07-30 |
| EP1450484B1 (en) | 2009-06-17 |
| US7149487B2 (en) | 2006-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004201044A (ja) | 携帯通信端末装置及び利得可変回路 | |
| JP3463656B2 (ja) | 送信電力増幅装置及びその方法 | |
| AU2003224784B2 (en) | Gain control for communications device | |
| JP5600325B2 (ja) | 受信機の直交位相信号経路における自動利得制御を管理するための回路、システム、および方法 | |
| JP4361588B2 (ja) | プログラマブル線形受信機 | |
| JP4532578B2 (ja) | ダイレクトコンバート受信機アーキテクチャ | |
| EP1869785B1 (en) | System and method for dc offset correction in transmit baseband | |
| KR100567709B1 (ko) | 수신장치 | |
| US7376400B2 (en) | System and method for digital radio receiver | |
| EP1083668A1 (en) | Radio terminal unit | |
| JP2006050673A (ja) | 平均ｄｃオフセットをチャンネル・フィルタにプレロードする無線受信機 | |
| WO2000072441A1 (en) | Automatic gain control and offset correction | |
| JP3622728B2 (ja) | 受信機のベースバンド回路及びその低域遮断周波数制御方法 | |
| US7231195B2 (en) | Variable gain control circuit and receiver apparatus using the circuit | |
| JP4706871B2 (ja) | ダイバーシティ受信装置及びその利得調整方法 | |
| JPH09260982A (ja) | 利得制御回路 | |
| EP1538745B1 (en) | A mobile communication terminal apparatus, a variable gain amplifier circuit and a gain control circuit | |
| JP2000059296A (ja) | 無線通信装置および無線通信装置における送信電力制御方法 | |
| WO2000051252A1 (fr) | Dispositif de poste radio | |
| JP2005057745A (ja) | 高周波可変利得増幅装置、制御装置、高周波可変利得周波数変換装置、および通信機器 | |
| US20070147554A1 (en) | Receiver and transmitter/receiver | |
| JP2004363743A (ja) | 無線通信装置 | |
| JP4218436B2 (ja) | Ｄｃオフセット調整回路、チューナユニット、および受信装置 | |
| KR20070108296A (ko) | 직접 변환 수신기의 베이스 밴드용 아날로그 집적회로 및ｄｃ 오프셋 제거 방법 | |
| JP2001352245A (ja) | 受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070308 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070719 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071009 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20080220 |