JP2004200990A - 送受信システムのインターフェース回路、及びその消費電力削減方法 - Google Patents
送受信システムのインターフェース回路、及びその消費電力削減方法 Download PDFInfo
- Publication number
- JP2004200990A JP2004200990A JP2002366597A JP2002366597A JP2004200990A JP 2004200990 A JP2004200990 A JP 2004200990A JP 2002366597 A JP2002366597 A JP 2002366597A JP 2002366597 A JP2002366597 A JP 2002366597A JP 2004200990 A JP2004200990 A JP 2004200990A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- flop
- flip
- transmission
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【課題】消費電力を削減させた送受信システムのインターフェース回路を提供する。
【解決手段】送信ＬＳＩ（１０）から受信ＬＳＩ（２０）へ伝送線路Ｔ１を介してデータを送信する送受信システムのインターフェース回路であって、送信ＬＳＩ（１０）は、データの出力変化を検出する比較回路（１５）を有し、受信回路は、比較回路（１５）の通知結果により、送信ＬＳＩ（１０）から出力されるデータ出力に変化がない場合には、伝送線路の特性インピーダンスと整合させる抵抗（２１）よりも抵抗値の大きい抵抗（２２）を伝送線路に接続することを特徴とする。
【選択図】 図１
【解決手段】送信ＬＳＩ（１０）から受信ＬＳＩ（２０）へ伝送線路Ｔ１を介してデータを送信する送受信システムのインターフェース回路であって、送信ＬＳＩ（１０）は、データの出力変化を検出する比較回路（１５）を有し、受信回路は、比較回路（１５）の通知結果により、送信ＬＳＩ（１０）から出力されるデータ出力に変化がない場合には、伝送線路の特性インピーダンスと整合させる抵抗（２１）よりも抵抗値の大きい抵抗（２２）を伝送線路に接続することを特徴とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、送信回路から受信回路へ伝送線路を介してデータを送信する送受信システムのインターフェース回路、及びその消費電力削減方法に関する。
【０００２】
【従来の技術】
インターフェースの高速化に伴い、歪みの少ない波形を伝送するため、受信側で電源またはグランドとの間に伝送線路の特性インピーダンスと整合させる終端抵抗を接続して受信側での反射をなくす回路を採用することが望ましい。
【０００３】
送受信回路の線路終端用抵抗の電力消費を削減させるための技術として、以下に示す特許文献１〜３に示されたものが知られている。
【０００４】
【特許文献１】
特開２０００−２２７６２号公報
【特許文献２】
特開２００２−０３３７７４号公報
【特許文献３】
特開平７−２７３７８０号公報
【０００５】
特許文献１としての特開２０００−２２７６２号公報に開示された発明は、以下に示すものである。
データ用線路と制御用線路より成る伝送線路の一端に配される低消費電力の第１データ送受信回路と、他端に配される第２データ送受信回路より成り、第１データ送受信回路は、レシーバと、制御端子に与えられるイネーブル信号によりアクティブ（イネーブル）とされるトライステート型のドライバとがデータ用線路の一端に接続され、イネーブル信号を送出する制御用ドライバが制御用線路の一端に接続され、第２データ送受信回路は、制御用線路の他端と共通電位点との間に、その制御用線路の特性インピーダンスにほぼ等しい抵抗値をもつ終端抵抗器が接続され、レシーバがデータ用線路の他端に接続され、イネーブル信号により非アクティブに制御されるトライステート型の送信回路が、データ用線路の特性インピーダンスにほぼ等しい抵抗値をもつ第１抵抗器を介してデータ用線路の他端に接続され、直流電源が、イネーブル信号によって開閉制御される第１スイッチ手段と第２抵抗器の直列回路を介してデータ用遠路の他端に接続され、共通電位点が、イネーブル信号によって開閉制御される第２スイッチ手段と第３抵抗器の直列回路を介してデータ用線路の他端に接続され、第２、第３抵抗器の並列合成抵抗値がデータ用線路の特性インピーダンスにほぼ等しく設定されていることを特徴としている。
【０００６】
また、特許文献２としての特開２００２−３３７７４号公報に開示された発明は、以下に示すものである。
伝送回路におけるバスの終端回路の調整を行なうバス終端調整装置において、信号伝送状態時の波形遷移時のみ、終端抵抗と直流電源とを接続し、バスに接続されたデバイスが全て受信待ち状態へ移行したスタンバイ移行直後状態時に、終端抵抗を直流電源から切り離し、低抵抗値のプルダウン抵抗またはプルアップ抵抗へ切り替え、バスに接続されたデバイスがすべて受信待ち状態へ移行しレベル確定後のスタンバイ状態時に、プルダウン抵抗またはプルアップ抵抗を低抵抗かた高抵抗に切り替える制御手段を具備することを特徴としている。
【０００７】
また、特許文献３としての特開平７−２７３７８０号公報に開示された発明は、以下に示すものである。
伝送制御信号に基づいてデータの送受信を行なう複数のユニットが接続されるバスを終端する終端部を備えるバス回路であって、終端部は、複数のユニットのデータ送受信時にバスの信号の反射をおさえるための第１の終端抵抗手段と、第１の終端抵抗手段より抵抗値の大きい第２の終端抵抗手段と、複数のユニットがデータを送受信しているか否かを検出する検出手段と、検出手段により検出された結果に基づいて、複数のユニットのデータ送受信時に第１の終端抵抗手段をバスに接続させ、複数のユニットでデータを送受信していないときに第２の終端抵抗手段をバスに接続させるように切り替える切り替え手段とを備えることを特徴としている。
【０００８】
【発明が解決しようとする課題】
高速な信号伝送においては、波形歪みを抑えるため伝送線路の特性インピーダンスと整合させる抵抗を終端抵抗として接続して受信側での反射をなくす回路構成が採用されているが、終端抵抗を接続することにより常に電流が流れるため消費電力が増えるという不具合が生じる。
【０００９】
また、上述した特許文献１〜３には、送信側でデータ出力が変化しているか否かを検出して受信側に通知する構成について全く開示がない。
【００１０】
本発明は上記事情に鑑みてなされたものであり、消費電力を削減させた送受信システムのインターフェース回路、及びその消費電力削減方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
係る目的を達成するために請求項１記載の発明は、送信回路から受信回路へ伝送線路を介してデータを送信する送受信システムのインターフェース回路であって、送信回路は、データの出力変化を検出する検出手段を有し、受信回路は、検出手段の通知結果により、送信回路から出力されるデータ出力に変化がない場合には、伝送線路の特性インピーダンスと整合させる第１の抵抗よりも抵抗値の大きい第２の抵抗を伝送線路に接続することを特徴とする。
【００１２】
請求項２記載の発明は、請求項１記載の発明において、送信回路は、第１のフリップフロップと、第１のフリップフロップの出力を入力する第２のフリップフロップと、第２のフリップフロップの出力を入力する第３のフリップフロップと、第３のフリップフロップの出力を入力する送信バッファと、を有し、検出手段は、第１のフリップフロップと第２のフリップフロップの出力とを比較する比較回路よりなることを特徴とする。
【００１３】
請求項３記載の発明は、請求項２記載の発明において、受信回路は、第１の抵抗を伝送線路の終端抵抗として接続する第１のスイッチ回路と、第２の抵抗を伝送線路の終端抵抗として接続する第２のスイッチ回路と、比較回路の比較結果により第１のスイッチ回路と第２のスイッチ回路とのスイッチングを行なう選択回路と、を有することを特徴とする。
【００１４】
請求項４記載の発明は、送信回路から受信回路へ伝送線路を介してデータを送信する送受信システムにおける消費電力削減方法であって、送信回路において、データの出力変化を検出する検出工程を有し、受信回路において、検出工程の検出結果により、送信回路から出力されるデータ出力に変化がない場合には、伝送線路の特性インピーダンスと整合させる第１の抵抗よりも抵抗値の大きい第２の抵抗を伝送線路に接続する抵抗値切り替え工程を有することを特徴とする。
【００１５】
請求項５記載の発明は、請求項４記載の発明において、送信回路は、第１のフリップフロップと、第１のフリップフロップの出力を入力する第２のフリップフロップと、第２のフリップフロップの出力を入力する第３のフリップフロップと、第３のフリップフロップの出力を入力する送信バッファと、を有し、検出工程は、第１のフリップフロップと第２のフリップフロップの出力とを比較して行なうことを特徴とする。
【００１６】
請求項６記載の発明は、請求項５記載の発明において、受信回路は、第１の抵抗を伝送線路の終端抵抗として接続する第１のスイッチ回路と、第２の抵抗を伝送線路の終端抵抗として接続する第２のスイッチ回路と、を有し、抵抗値切り替え工程は、検出工程の検出結果により第１のスイッチ回路と第２のスイッチ回路とをスイッチングすることを特徴とする。
【００１７】
【発明の実施の形態】
次に、添付図面を参照しながら本発明の送受信システムのインターフェース回路、及びその消費電力削減方法に係る実施の形態を詳細に説明する。図１を参照すると本発明の送受信システムのインターフェース回路、及びその消費電力削減方法に係る実施の形態が示されている。
【００１８】
図１に示されるように本実施形態は、送信ＬＳＩ（１０）と受信ＬＳＩ（２０）とが伝送線路Ｔ１、Ｔ２によって接続され、伝送線路Ｔ１によってデータを送信ＬＳＩ（１０）から受信ＬＳＩ（２０）へ送信する。また、伝送線路Ｔ２によって制御信号を送信する。
【００１９】
送信ＬＳＩ（１０）の送信部には、第１フリップフロップ（１１）と、第２フリップフロップ（１２）と、第３フリップフロップ（１３）と、送信バッファ（１４）とが設けられている。また、第１フリップフロップ（１１）と第２フリップフロップ（１２）の出力を入力して比較する比較回路（１５）が設けられている。
【００２０】
また、受信ＬＳＩ（２０）の受信部には、受信バッファ２３と、受信バッファ２３の前段で伝送線路に接続される抵抗２１及び抵抗２２と、抵抗２１を伝送線路に接続する接続切り替えを行なうスイッチ２４と、抵抗２２を伝送線路に接続する接続切り替えを行なうスイッチ２５と、が設けられている。また、受信ＬＳＩ２０には、伝送線路Ｔ２を介して送信された比較回路１５の比較結果を受信して、伝送線路に接続する抵抗の選択切り替えを行なう選択回路２６を有している。
【００２１】
抵抗２１は、伝送線路の特性インピーダンスと同じ抵抗値を持ち、スイッチ２４によって伝送線路への接続切り替えが行なわれる。また、抵抗２２は、抵抗２１よりも抵抗値が大きい抵抗であり、スイッチ２５によって伝送線路への接続切り替えが行なわれる。選択回路２６は、比較回路１５からの比較結果によりスイッチ２４、２５を制御することで、伝送線路に接続する抵抗を選択する。
【００２２】
上記のように本実施形態は、受信ＬＳＩ（２０）側に、電源またはグランドとの間に伝送線路の特性インピーダンスと整合させるための終端抵抗を接続している。しかし、このような回路構成では、終端抵抗を接続することにより常に電流が流れるため、消費電力が増えるという問題が発生する。このため本実施形態は、データの出力が変化する時には波形の歪みを抑えるため、伝送線路の特性インピーダンスと整合させる終端抵抗を接続し、また、データの出力に変化がない時には終端抵抗を大きくして消費電力の増加を抑えることを特徴としている。
【００２３】
本実施形態による動作手順を説明する。
送信ＬＳＩ（１０）においては、第１フリップフロップ（１１）、第２フリップフロップ（１２）、第３フリップフロップ（１３）、送信バッファ（１４）の順にデータが伝送される。
【００２４】
第１フリップフロップ（１１）の出力と第２フリップフロップ（１２）の出力とが異なる場合、すなわちデータ出力が変化する場合、比較回路（１５）により選択回路（２６）にデータが変化することが伝えられる。選択回路（２６）は終端抵抗として伝送線路の特性インピーダンスと同じ抵抗値を持つ抵抗（２１）を選択することでインピーダンスの整合を行い歪みのない信号伝送が実現できる。
【００２５】
また、第１フリップフロップ（１１）と第２フリップフロップ（１２）の出力が同じ場合、すなわち、データ出力が変化しない場合、比較回路（１５）により選択回路（２６）にデータが変化しないことが伝えられる。選択回路（２６）は終端抵抗として抵抗値の大きい抵抗（２２）を選択することで、電流を小さくして消費電力を低減させる。抵抗（２１）から抵抗（２２）に変化することで振幅が変化するが、信号のＤＣ電位からの変化であり、この変化によって信号が誤認識されることはない。
【００２６】
このように本実施形態は、データ出力の変化時には、伝送線路の特性インピーダンスと整合させる抵抗（２１）を選択することで波形歪みを抑え、データが変化しない場合には終端抵抗として抵抗値の大きい抵抗（２２）を選択することで、抵抗（２１）を接続したままの場合よりも電流値を小さくすることで消費電力を抑えることができる。
【００２７】
なお、上述した実施形態は本発明の好適な実施の形態である。但し、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施可能である。
【００２８】
【発明の効果】
以上の説明より明らかなように本発明は、データ出力の変化時には、伝送線路の特性インピーダンスと整合させる第１抵抗を選択することで波形歪みを抑え、データ出力が変化しない場合には終端抵抗として抵抗値の大きい第２抵抗を選択することで、第１抵抗を接続したままの場合よりも電流値を小さくすることで消費電力を抑えることができる。
【図面の簡単な説明】
【図１】本発明に係る実施形態の構成を示す図である。
【符号の説明】
１０ 送信ＬＳＩ
１１ 第１フリップフロップ
１２ 第２フリップフロップ
１３ 第３フリップフロップ
１４ 送信バッファ
１５ 比較回路
２０ 受信ＬＳＩ
２１ 抵抗
２２ 抵抗
２３ 受信バッファ
２４ スイッチ
２５ スイッチ
２６ 選択回路
【発明の属する技術分野】
本発明は、送信回路から受信回路へ伝送線路を介してデータを送信する送受信システムのインターフェース回路、及びその消費電力削減方法に関する。
【０００２】
【従来の技術】
インターフェースの高速化に伴い、歪みの少ない波形を伝送するため、受信側で電源またはグランドとの間に伝送線路の特性インピーダンスと整合させる終端抵抗を接続して受信側での反射をなくす回路を採用することが望ましい。
【０００３】
送受信回路の線路終端用抵抗の電力消費を削減させるための技術として、以下に示す特許文献１〜３に示されたものが知られている。
【０００４】
【特許文献１】
特開２０００−２２７６２号公報
【特許文献２】
特開２００２−０３３７７４号公報
【特許文献３】
特開平７−２７３７８０号公報
【０００５】
特許文献１としての特開２０００−２２７６２号公報に開示された発明は、以下に示すものである。
データ用線路と制御用線路より成る伝送線路の一端に配される低消費電力の第１データ送受信回路と、他端に配される第２データ送受信回路より成り、第１データ送受信回路は、レシーバと、制御端子に与えられるイネーブル信号によりアクティブ（イネーブル）とされるトライステート型のドライバとがデータ用線路の一端に接続され、イネーブル信号を送出する制御用ドライバが制御用線路の一端に接続され、第２データ送受信回路は、制御用線路の他端と共通電位点との間に、その制御用線路の特性インピーダンスにほぼ等しい抵抗値をもつ終端抵抗器が接続され、レシーバがデータ用線路の他端に接続され、イネーブル信号により非アクティブに制御されるトライステート型の送信回路が、データ用線路の特性インピーダンスにほぼ等しい抵抗値をもつ第１抵抗器を介してデータ用線路の他端に接続され、直流電源が、イネーブル信号によって開閉制御される第１スイッチ手段と第２抵抗器の直列回路を介してデータ用遠路の他端に接続され、共通電位点が、イネーブル信号によって開閉制御される第２スイッチ手段と第３抵抗器の直列回路を介してデータ用線路の他端に接続され、第２、第３抵抗器の並列合成抵抗値がデータ用線路の特性インピーダンスにほぼ等しく設定されていることを特徴としている。
【０００６】
また、特許文献２としての特開２００２−３３７７４号公報に開示された発明は、以下に示すものである。
伝送回路におけるバスの終端回路の調整を行なうバス終端調整装置において、信号伝送状態時の波形遷移時のみ、終端抵抗と直流電源とを接続し、バスに接続されたデバイスが全て受信待ち状態へ移行したスタンバイ移行直後状態時に、終端抵抗を直流電源から切り離し、低抵抗値のプルダウン抵抗またはプルアップ抵抗へ切り替え、バスに接続されたデバイスがすべて受信待ち状態へ移行しレベル確定後のスタンバイ状態時に、プルダウン抵抗またはプルアップ抵抗を低抵抗かた高抵抗に切り替える制御手段を具備することを特徴としている。
【０００７】
また、特許文献３としての特開平７−２７３７８０号公報に開示された発明は、以下に示すものである。
伝送制御信号に基づいてデータの送受信を行なう複数のユニットが接続されるバスを終端する終端部を備えるバス回路であって、終端部は、複数のユニットのデータ送受信時にバスの信号の反射をおさえるための第１の終端抵抗手段と、第１の終端抵抗手段より抵抗値の大きい第２の終端抵抗手段と、複数のユニットがデータを送受信しているか否かを検出する検出手段と、検出手段により検出された結果に基づいて、複数のユニットのデータ送受信時に第１の終端抵抗手段をバスに接続させ、複数のユニットでデータを送受信していないときに第２の終端抵抗手段をバスに接続させるように切り替える切り替え手段とを備えることを特徴としている。
【０００８】
【発明が解決しようとする課題】
高速な信号伝送においては、波形歪みを抑えるため伝送線路の特性インピーダンスと整合させる抵抗を終端抵抗として接続して受信側での反射をなくす回路構成が採用されているが、終端抵抗を接続することにより常に電流が流れるため消費電力が増えるという不具合が生じる。
【０００９】
また、上述した特許文献１〜３には、送信側でデータ出力が変化しているか否かを検出して受信側に通知する構成について全く開示がない。
【００１０】
本発明は上記事情に鑑みてなされたものであり、消費電力を削減させた送受信システムのインターフェース回路、及びその消費電力削減方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
係る目的を達成するために請求項１記載の発明は、送信回路から受信回路へ伝送線路を介してデータを送信する送受信システムのインターフェース回路であって、送信回路は、データの出力変化を検出する検出手段を有し、受信回路は、検出手段の通知結果により、送信回路から出力されるデータ出力に変化がない場合には、伝送線路の特性インピーダンスと整合させる第１の抵抗よりも抵抗値の大きい第２の抵抗を伝送線路に接続することを特徴とする。
【００１２】
請求項２記載の発明は、請求項１記載の発明において、送信回路は、第１のフリップフロップと、第１のフリップフロップの出力を入力する第２のフリップフロップと、第２のフリップフロップの出力を入力する第３のフリップフロップと、第３のフリップフロップの出力を入力する送信バッファと、を有し、検出手段は、第１のフリップフロップと第２のフリップフロップの出力とを比較する比較回路よりなることを特徴とする。
【００１３】
請求項３記載の発明は、請求項２記載の発明において、受信回路は、第１の抵抗を伝送線路の終端抵抗として接続する第１のスイッチ回路と、第２の抵抗を伝送線路の終端抵抗として接続する第２のスイッチ回路と、比較回路の比較結果により第１のスイッチ回路と第２のスイッチ回路とのスイッチングを行なう選択回路と、を有することを特徴とする。
【００１４】
請求項４記載の発明は、送信回路から受信回路へ伝送線路を介してデータを送信する送受信システムにおける消費電力削減方法であって、送信回路において、データの出力変化を検出する検出工程を有し、受信回路において、検出工程の検出結果により、送信回路から出力されるデータ出力に変化がない場合には、伝送線路の特性インピーダンスと整合させる第１の抵抗よりも抵抗値の大きい第２の抵抗を伝送線路に接続する抵抗値切り替え工程を有することを特徴とする。
【００１５】
請求項５記載の発明は、請求項４記載の発明において、送信回路は、第１のフリップフロップと、第１のフリップフロップの出力を入力する第２のフリップフロップと、第２のフリップフロップの出力を入力する第３のフリップフロップと、第３のフリップフロップの出力を入力する送信バッファと、を有し、検出工程は、第１のフリップフロップと第２のフリップフロップの出力とを比較して行なうことを特徴とする。
【００１６】
請求項６記載の発明は、請求項５記載の発明において、受信回路は、第１の抵抗を伝送線路の終端抵抗として接続する第１のスイッチ回路と、第２の抵抗を伝送線路の終端抵抗として接続する第２のスイッチ回路と、を有し、抵抗値切り替え工程は、検出工程の検出結果により第１のスイッチ回路と第２のスイッチ回路とをスイッチングすることを特徴とする。
【００１７】
【発明の実施の形態】
次に、添付図面を参照しながら本発明の送受信システムのインターフェース回路、及びその消費電力削減方法に係る実施の形態を詳細に説明する。図１を参照すると本発明の送受信システムのインターフェース回路、及びその消費電力削減方法に係る実施の形態が示されている。
【００１８】
図１に示されるように本実施形態は、送信ＬＳＩ（１０）と受信ＬＳＩ（２０）とが伝送線路Ｔ１、Ｔ２によって接続され、伝送線路Ｔ１によってデータを送信ＬＳＩ（１０）から受信ＬＳＩ（２０）へ送信する。また、伝送線路Ｔ２によって制御信号を送信する。
【００１９】
送信ＬＳＩ（１０）の送信部には、第１フリップフロップ（１１）と、第２フリップフロップ（１２）と、第３フリップフロップ（１３）と、送信バッファ（１４）とが設けられている。また、第１フリップフロップ（１１）と第２フリップフロップ（１２）の出力を入力して比較する比較回路（１５）が設けられている。
【００２０】
また、受信ＬＳＩ（２０）の受信部には、受信バッファ２３と、受信バッファ２３の前段で伝送線路に接続される抵抗２１及び抵抗２２と、抵抗２１を伝送線路に接続する接続切り替えを行なうスイッチ２４と、抵抗２２を伝送線路に接続する接続切り替えを行なうスイッチ２５と、が設けられている。また、受信ＬＳＩ２０には、伝送線路Ｔ２を介して送信された比較回路１５の比較結果を受信して、伝送線路に接続する抵抗の選択切り替えを行なう選択回路２６を有している。
【００２１】
抵抗２１は、伝送線路の特性インピーダンスと同じ抵抗値を持ち、スイッチ２４によって伝送線路への接続切り替えが行なわれる。また、抵抗２２は、抵抗２１よりも抵抗値が大きい抵抗であり、スイッチ２５によって伝送線路への接続切り替えが行なわれる。選択回路２６は、比較回路１５からの比較結果によりスイッチ２４、２５を制御することで、伝送線路に接続する抵抗を選択する。
【００２２】
上記のように本実施形態は、受信ＬＳＩ（２０）側に、電源またはグランドとの間に伝送線路の特性インピーダンスと整合させるための終端抵抗を接続している。しかし、このような回路構成では、終端抵抗を接続することにより常に電流が流れるため、消費電力が増えるという問題が発生する。このため本実施形態は、データの出力が変化する時には波形の歪みを抑えるため、伝送線路の特性インピーダンスと整合させる終端抵抗を接続し、また、データの出力に変化がない時には終端抵抗を大きくして消費電力の増加を抑えることを特徴としている。
【００２３】
本実施形態による動作手順を説明する。
送信ＬＳＩ（１０）においては、第１フリップフロップ（１１）、第２フリップフロップ（１２）、第３フリップフロップ（１３）、送信バッファ（１４）の順にデータが伝送される。
【００２４】
第１フリップフロップ（１１）の出力と第２フリップフロップ（１２）の出力とが異なる場合、すなわちデータ出力が変化する場合、比較回路（１５）により選択回路（２６）にデータが変化することが伝えられる。選択回路（２６）は終端抵抗として伝送線路の特性インピーダンスと同じ抵抗値を持つ抵抗（２１）を選択することでインピーダンスの整合を行い歪みのない信号伝送が実現できる。
【００２５】
また、第１フリップフロップ（１１）と第２フリップフロップ（１２）の出力が同じ場合、すなわち、データ出力が変化しない場合、比較回路（１５）により選択回路（２６）にデータが変化しないことが伝えられる。選択回路（２６）は終端抵抗として抵抗値の大きい抵抗（２２）を選択することで、電流を小さくして消費電力を低減させる。抵抗（２１）から抵抗（２２）に変化することで振幅が変化するが、信号のＤＣ電位からの変化であり、この変化によって信号が誤認識されることはない。
【００２６】
このように本実施形態は、データ出力の変化時には、伝送線路の特性インピーダンスと整合させる抵抗（２１）を選択することで波形歪みを抑え、データが変化しない場合には終端抵抗として抵抗値の大きい抵抗（２２）を選択することで、抵抗（２１）を接続したままの場合よりも電流値を小さくすることで消費電力を抑えることができる。
【００２７】
なお、上述した実施形態は本発明の好適な実施の形態である。但し、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施可能である。
【００２８】
【発明の効果】
以上の説明より明らかなように本発明は、データ出力の変化時には、伝送線路の特性インピーダンスと整合させる第１抵抗を選択することで波形歪みを抑え、データ出力が変化しない場合には終端抵抗として抵抗値の大きい第２抵抗を選択することで、第１抵抗を接続したままの場合よりも電流値を小さくすることで消費電力を抑えることができる。
【図面の簡単な説明】
【図１】本発明に係る実施形態の構成を示す図である。
【符号の説明】
１０ 送信ＬＳＩ
１１ 第１フリップフロップ
１２ 第２フリップフロップ
１３ 第３フリップフロップ
１４ 送信バッファ
１５ 比較回路
２０ 受信ＬＳＩ
２１ 抵抗
２２ 抵抗
２３ 受信バッファ
２４ スイッチ
２５ スイッチ
２６ 選択回路
Claims (6)
- 送信回路から受信回路へ伝送線路を介してデータを送信する送受信システムのインターフェース回路であって、
前記送信回路は、データの出力変化を検出する検出手段を有し、
前記受信回路は、前記検出手段の通知結果により、前記送信回路から出力されるデータ出力に変化がない場合には、前記伝送線路の特性インピーダンスと整合させる第１の抵抗よりも抵抗値の大きい第２の抵抗を前記伝送線路に接続することを特徴とする送受信システムのインターフェース回路。 - 前記送信回路は、
第１のフリップフロップと、前記第１のフリップフロップの出力を入力する第２のフリップフロップと、前記第２のフリップフロップの出力を入力する第３のフリップフロップと、前記第３のフリップフロップの出力を入力する送信バッファと、を有し、
前記検出手段は、前記第１のフリップフロップと前記第２のフリップフロップの出力とを比較する比較回路よりなることを特徴とする請求項１記載の送受信システムのインターフェース回路。 - 前記受信回路は、前記第１の抵抗を前記伝送線路の終端抵抗として接続する第１のスイッチ回路と、
前記第２の抵抗を前記伝送線路の終端抵抗として接続する第２のスイッチ回路と、
前記比較回路の比較結果により前記第１のスイッチ回路と前記第２のスイッチ回路とのスイッチングを行なう選択回路と、
を有することを特徴とする請求項２記載の送受信システムのインターフェース回路。 - 送信回路から受信回路へ伝送線路を介してデータを送信する送受信システムにおける消費電力削減方法であって、
前記送信回路において、データの出力変化を検出する検出工程を有し、
前記受信回路において、前記検出工程の検出結果により、前記送信回路から出力されるデータ出力に変化がない場合には、前記伝送線路の特性インピーダンスと整合させる第１の抵抗よりも抵抗値の大きい第２の抵抗を前記伝送線路に接続する抵抗値切り替え工程を有することを特徴とする消費電力削減方法。 - 前記送信回路は、
第１のフリップフロップと、前記第１のフリップフロップの出力を入力する第２のフリップフロップと、前記第２のフリップフロップの出力を入力する第３のフリップフロップと、前記第３のフリップフロップの出力を入力する送信バッファと、を有し、
前記検出工程は、前記第１のフリップフロップと前記第２のフリップフロップの出力とを比較して行なうことを特徴とする請求項４記載の消費電力削減方法。 - 前記受信回路は、前記第１の抵抗を前記伝送線路の終端抵抗として接続する第１のスイッチ回路と、
前記第２の抵抗を前記伝送線路の終端抵抗として接続する第２のスイッチ回路と、を有し、
前記抵抗値切り替え工程は、前記検出工程の検出結果により前記第１のスイッチ回路と前記第２のスイッチ回路とをスイッチングすることを特徴とする請求項５記載の消費電力削減方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002366597A JP3821089B2 (ja) | 2002-12-18 | 2002-12-18 | 送受信システムのインターフェース回路、及びその消費電力削減方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002366597A JP3821089B2 (ja) | 2002-12-18 | 2002-12-18 | 送受信システムのインターフェース回路、及びその消費電力削減方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004200990A true JP2004200990A (ja) | 2004-07-15 |
| JP3821089B2 JP3821089B2 (ja) | 2006-09-13 |
Family
ID=32763752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002366597A Expired - Fee Related JP3821089B2 (ja) | 2002-12-18 | 2002-12-18 | 送受信システムのインターフェース回路、及びその消費電力削減方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3821089B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009206918A (ja) * | 2008-02-28 | 2009-09-10 | Nec Corp | 送信回路 |
| JP2011176816A (ja) * | 2010-02-23 | 2011-09-08 | Samsung Electronics Co Ltd | オンダイ終端回路、オンダイ終端及びトレーニング回路、メモリ装置、終端インピーダンスを提供する方法、オンダイ終端及びトレーニング方法、メモリモジュール、並びにコンピューティングシステム |
-
2002
- 2002-12-18 JP JP2002366597A patent/JP3821089B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009206918A (ja) * | 2008-02-28 | 2009-09-10 | Nec Corp | 送信回路 |
| US7800406B2 (en) | 2008-02-28 | 2010-09-21 | Nec Corporation | Apparatus, circuit and method of transmitting signal |
| JP2011176816A (ja) * | 2010-02-23 | 2011-09-08 | Samsung Electronics Co Ltd | オンダイ終端回路、オンダイ終端及びトレーニング回路、メモリ装置、終端インピーダンスを提供する方法、オンダイ終端及びトレーニング方法、メモリモジュール、並びにコンピューティングシステム |
| KR101789077B1 (ko) * | 2010-02-23 | 2017-11-20 | 삼성전자주식회사 | 온-다이 터미네이션 회로, 데이터 출력 버퍼, 반도체 메모리 장치, 메모리 모듈, 온-다이 터미네이션 회로의 구동 방법, 데이터 출력 버퍼의 구동 방법 및 온-다이 터미네이션 트레이닝 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3821089B2 (ja) | 2006-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3541031B1 (en) | Apparatuses and methods for switching communication modes of a transceiver circuit | |
| EP3445003B1 (en) | Controller area network (can) device and method for operating a can device | |
| US11061844B2 (en) | Transmitter with independently adjustable voltage and impedance | |
| JP6438983B2 (ja) | プッシュプル・リンギング抑制回路 | |
| JP4712006B2 (ja) | 装置およびシステム | |
| CN111526077B (zh) | 控制器局域网（can）、can装置和其方法 | |
| US8188764B2 (en) | Efficient electrical hibernate entry and recovery | |
| US10691150B1 (en) | Fast response high-speed redriver channel power up in CIO mode | |
| US11722327B2 (en) | Controller area network controller and transceiver | |
| EP3917087B1 (en) | Controller and transceiver | |
| US6232792B1 (en) | Terminating transmission lines using on-chip terminator circuitry | |
| WO2000070474A1 (en) | Apparatus for reducing reflections when using dynamic termination logic signaling | |
| US6788102B2 (en) | Transmitter with active differential termination | |
| JP3821089B2 (ja) | 送受信システムのインターフェース回路、及びその消費電力削減方法 | |
| US6813483B1 (en) | Method and system for improving noise margin in a receiver circuit | |
| US6788099B2 (en) | System and method for effectively implementing an active termination circuit in an electronic device | |
| JP2006517767A (ja) | 一定全電流を用いるデータ通信 | |
| JP3024583B2 (ja) | バス終端回路 | |
| JP2002033774A (ja) | バス終端調整装置及びバス終端調整方法 | |
| US20030052707A1 (en) | Circuit and method for driving signals to a receiver with terminators | |
| US20240120956A1 (en) | Transmitter circuit | |
| JPH0818583A (ja) | 伝送線路終端方法 | |
| US20220286318A1 (en) | Ringing suppression circuit | |
| WO2001099324A2 (en) | Communication bus system | |
| KR20200137687A (ko) | 떨림 억제 회로를 포함하는 차량용 통신 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040427 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060403 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060530 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060612 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |