JP2004200423A - バイポーラトランジスタ - Google Patents

Abstract

【課題】ダブルへテロ接合バイポーラトランジスタ（ＤＨＢＴ）において、ベース層とコレクタ層との界面でのインパクトイオン化による素子耐圧の低下を抑制する。
【解決手段】本発明のＤＨＢＴにおいては、禁制帯幅の小さいベース層と、禁制帯幅の大きいコレクタ層との間に、複数の遷移層を挿入する。各々の遷移層はベース層に近い側からコレクタ層側に向かって順次禁制帯幅が大きくなるグレーディッドな構造であり、かつ、各遷移層はベース層に近い側のドープ層と、コレクタ層に近い側のアンドープ層という対の層で構成される。この構造により、ＤＨＢＴの高耐圧化と、平均ドーピング量の低下による接合容量の減少に起因する高速化を両立させることができる。
【選択図】 図１

Description

【０００１】
【産業上の利用分野】
本発明はヘテロ接合バイポーラトランジスタに関する。
【０００２】
【特許文献１】
特開平０５−０３６７５９号
【文献】
Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ ５９（２１） ｐｐ． ２６９７， Ｎｏｖｅｍｂｅｒ （１９９１年）
【０００３】
【従来の技術】
ヘテロバイポーラトランジスタ（ＨＢＴ）は従来のホモ接合とランジスタに比較し、高速動作が実現できることから、化合物半導体系材料のトランジスタ、あるいは、ＳｉＧｅを材料とするトランジスタが既に実用化され始めている。ＨＢＴはベース層よりも禁制帯幅の大きい材料をエミッタ層に使うことで、ベース層からエミッタ層への正孔の逆注入を防ぎ、電流増幅率を大きくすることができるとともに、トランジスタのターン・オン電圧を低減することができるため、低電圧動作が可能になる。
【０００４】
しかし、コレクタ層にベース層と同定度の禁制帯幅が小さい材料と用いると、コレクタ層でのインパクトイオン化による電子正孔対の生成が増加し、素子の耐圧を低下させてしまる。その対策としてコレクタ層をベース層材料に対して広い禁制帯を有する材料で構成するダブルへテロ接合バイポーラトランジスタ（ＤＨＢＴ）構造が提案された。
【０００５】
このＤＨＢＴ構造では、コレクタ層をベース層を構成する半導体材料の禁制帯幅よりも大きな禁制帯幅を有する材料で構成し、コレクタ層内でのインパクトイオン化による電子正孔対の急激な増加を抑制し、素子耐圧を低下させないことを目的とするものである。
【０００６】
しかしながら、この種のＤＨＢＴトランジスタにおいては、ベース−コレクタ層の間で、禁制帯幅に大きな相違があるため、伝導帯エネルギー構造中に、この禁制帯幅に起因するスパイクが生じてしまう。このスパイクは、伝導帯を走行する電子にとっては、大きな障壁として作用するために、トランジスタの高速動作、低電圧動作の妨げになる。この対策として、エネルギーバンド構造にスパイクが生じない様に新たな第三の層を、ベース−コレクタ層界面に介在させることが、特許文献１に開示されている。この文献においては、新たな層を多重量子井戸層（ＭＱＷ層）で形成することにより、伝導帯のエネルギーバンドをベースからコレクタに向かって連続的に変化させ、界面に生ずるスパイクを抑制している。この時、電子はＭＱＷ構造における障壁層をトンネリングにより容易に通過することができるので、ＭＱＷ層中の障壁層は、電子の走行にとって大きな障害にはなり得ない。
【０００７】
さらに、先行技術文献においては、ベース−コレクタ間の介在層を禁制帯幅が連続的に階段状に変化するグレーディッド層で構成し、伝導帯エネルギーバンド構造に生ずるスパイクをを抑制している。
【０００８】
【発明が解決しようとする課題】
特許文献１におけるＭＱＷ層を介在させるのは、障壁層を電子がトンネリングにより突き抜けることを期待するものである。トンネル確率は、障壁厚および井戸層のエネルギバンドの深さにより決定される。より多くの電子をトンネルさせる場合には、障壁厚を薄くしなければならない。また、エネルギーバンド構造は、ＭＱＷ層中の井戸層構造（すなわち、その深さと幅）により決まる。ベース−コレクタ層間の介在層に求められるエネルギーバンド構造を、このＭＱＷ層の構造で実現する場合には、両者の両立する条件を決定することが難しくなる。特に井戸層の深さについて介在層として求められる条件を前提とすると、ＭＱＷ層の層数を非常に大きな数にしなければならなくなる。
【０００９】
一方、先行技術文献による方法、すなわち、介在層として禁制帯幅が連続的に階段状に変化するグレーディッド層を採用した場合において、このグレーディッド層全体にドーピングを施した場合には、ドーピング濃度を高くしてゆくと、ベース−コレクタ間が空乏化されにくくなり、残留キャリアが蓄積してしまう。残留キャリアが蓄積された状態では、接合容量の増大を招き、ひいてはトランジスタの高速動作の妨げとなる。
【００１０】
【課題を解決するための手段】
そこで上記グレーディッド遷移層を有するバイポーラトランジスタにおいて、ベース−コレクタ間が空乏化され難くなって、接合容量の増大を招くのを抑制するために、本発明に係わるＤＨＢＴにおいて、ベース層とコレクタ層との間の複数の遷移層それぞれにおいて、ベース層側に近い第１の領域にのみ不純物が添加され、各々の遷移層のコレクタ層側に近い残り第２の領域には、不純物が意図的に添加されていないことを特徴とする。
【００１１】
この様に不純物が添加される領域と添加されていない領域とに分離することにより、不純物が添加された領域においては、伝導帯の空乏層の幅が狭くなって、電子のトンネリング確率が増大し、電子の走行が容易となるため、高速動作が可能となる。また、第２の領域には不純物が意図的に添加されていないので、各遷移層内で接合容量の増加を来たすことがなく、この点でも高速動作を可能ならしめる。
【００１２】
さらに、本発明に係わるバイポーラトランジスタにおいては、ベース層とベース層に最も近い遷移層との間に、不純物を意図的に添加しない中間層を設けることができる。この中間層の存在により、ベース層にもっとも近い遷移層のポテンシャルがベース層に対して下がるので、ベース層からベース層に隣接する遷移層に飛び込む電子に対する実質的な障壁高を低減することがが可能となる。
【００１３】
また、遷移層の数は２層以上４層以下であることが好ましい。１層のみでは、ベース層と遷移層との間、遷移層とコレクタ層との間におけるバンド不連続値が大きくなり電子の走行に妨げとなってしまう。また、５層以上の場合には、各層の成長が複雑になるばかりでなく、各々の遷移層中における、不純物添加領域と非添加領域との境界が曖昧になり、両者を区別する効果が薄くなってしまう。
【００１４】
本発明のトランジスタにおいては、コレクタ層、エミッタ層はＩｎＰを、ベース層はＩｎＰに格子整合するＩｎ_ｘＧａ_１−ｘＡｓ（Ｘ＝０．５３）を、また、遷移層としてはＩｎＰに格子整合するＩｎ_ｙＧａ_ｚＡｌ_{１−ｙ−ｚ}Ａｓ（ｙ＝０．５２、０．２８≦ｚ≦０．４０）を用いることができる。このＩｎＧａＡｌＡｓはＩｎ組成を０．５２とすることにより、Ａｌ含有量によらずほぼＩｎＰに格子整合する材料が得られ、Ａｌ含有量によりその禁制帯幅をＩｎＰとＩｎ_０．５３Ｇａ_０．４７Ａｓとの間で変えることができる。
【００１５】
この様な材料を選択することにより、バイポーラトランジスタの全ての層をＩｎＰに格子整合する材料で構成することが可能となり、格子不整合による電子の散乱を抑制することができ、高速動作を実現することができる。
【００１６】
さらに、本発明に係わるバイポーラトランジスタにおいては、コレクタ層を遷移層と接する第１の領域と、それ以外の第２の領域に分割し、この第１の領域の不純物濃度を第２の領域の不純物濃度よりも大きい構成とすることができる。この様な二層のコレクタ層構造をとることにより、コレクタ層に最も近い遷移層とコレクタ層との間に生ずる伝導帯不連続に起因する、伝導電子に対するブロッキング効果を抑制することができる。
【００１７】
【発明の実施の形態】
以下、図面を参照しつつ本発明に係わるバイポーラトランジスタの構造、及びその構造に起因する効果について説明する。
【００１８】
図１は、本発明によるＤＨＢＴの断面構造を示すものである。以下、図１を参照しつつＤＨＢＴの断面構造を説明する。
【００１９】
半絶縁性ＩｎＰ基板１０上に、１）Ｓｉが２×１０^１９ｃｍ^−３の濃度でドープされたＩｎ_ｘＧａ_１−ｘＡｓ層を厚さ３００ｎｍ、当該層上に、Ｓｉが２×１０^１９ｃｍ^−３の濃度でドープされたＩｎＰ層を厚さ２０ｎｍ形成する。これらの層はサブコレクタ層１１として機能する。２）サブコレクタ層上にＳｉが１×１０^１６ｃｍ^−３の濃度でドープされたＩｎＰ層１３を厚さ３５０ｎｍ、当該層上にＳｉが２×１０^１７ｃｍ^−３の濃度でドープされたＩｎＰ層を厚さ５ｎｍ、積層する。ここでこれら二つのＩｎＰ層はコレクタ層１２として機能する。
【００２０】
その上に、３）全厚６０ｎｍのＩｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ａｓで構成される遷移層１３を形成する。遷移層のドーピング濃度、厚さの詳細は後述する。当該遷移層上に、４）アンドープのＩｎ_ｘＧａ_１−ｘＡｓ層を２０ｎｍ、次いで炭素（Ｃ）を４×１０^１９ｃｍ^−３の濃度でドープしたＩｎ_ｘＧａ_１−ｘＡｓ層を５０ｎｍ積層する。この二つのＩｎ_ｘＧａ_１−ｘＡｓ層は、ベース層１４として機能する。
【００２１】
このベース層上に、５）エミッタ層１５としてＳｉを４×１０^１８ｃｍ^−３ドープしたＩｎＰ層を厚さ１０ｎｍ、６）アンドープのＩｎ_ｘＧａ_１−ｘＡｓ層を５０ｎｍ、Ｓｉを２×１０^１９ｃｍ^−３ドープしたＩｎ_ｘＧａ_１−ｘＡｓ層を厚さ２００ｎｍ連続的に形成する。ここで、エミッタ層上の二つのＩｎ_ｘＧａ_１−ｘＡｓ層はエミッタコンタクト層１６として機能する。
【００２２】
遷移層について説明する。本発明による遷移層は以下の構成を有している。すなわち、上記２）のＩｎＰコレクタ層上に、厚さ１５ｎｍのアンドープＩｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ａｓ（ｘ＝０．５３、ｙ＝０．２６）、厚さ５ｎｍでＳｉを５×１０^１７ｃｍ^−３ドープしたＩｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ａｓ（ｘ＝０．５３、ｙ＝０．２６）、厚さ１５ｎｍのアンドープＩｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ａｓ（ｘ＝０．５３、ｙ＝０．３５）、厚さ５ｎｍでＳｉを５×１０^１７ｃｍ^−３ドープしたＩｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ａｓ（ｘ＝０．５３、ｙ＝０．３５）、厚さ１５ｎｍのアンドープＩｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ａｓ（ｘ＝０．５３、ｙ＝０．４２）、厚さ５ｎｍでＳｉを５×１０^１７ｃｍ^−３ドープしたＩｎ_ｘＧａ_ｙＡｌ_{１−ｘ−ｙ}Ａｓ（ｘ＝０．５３、ｙ＝０．４２）の全６層で構成される。
【００２３】
以上１）〜６）の層構成をまとめると下表のものとなる。
【表１】

【００２４】
表１において、各材料についての組成は、Ｉｎ_ｘＧａ_１−ｘＡｓは、ｘ＝０．５３であり、遷移層の組成は表中に記載したものである。これらの組成は全て、ＩｎＰ基板に格子整合する。また、ベース層中で遷移層側に２０ｎｍのアンドープＩｎＧａＡｓ層を介在させるのは、ベース層に最も近い遷移層のポテンシャルがベース層に対して下がるので、ベース層からベース層に隣接する遷移層に飛び込む電子に対する実質的な障壁高を低下させることができるからである。同様に、コレクタ層をその不純物添加量に従い二種類設けるのは、コレクタ層に最も近い遷移層とコレクト層との間に生ずる伝導帯不連続に起因する、伝導電子に対するブロッキング効果を抑制することができるからである。
【００２５】
ＤＨＢＴは上記全ての層を形成後、まず初めにエミッタコンタクト層を所定のメサ形状に加工し、次いで、エミッタ層、ベース層、コレクタ層をエミッタコンタクトメサを残す様にアイランド状に加工する。最後にＤＨＢＴデバイス以外の不要のサブコレクタ層を半絶縁性のＩｎＰ基板まで除去して、各デバイス間の電気的なアイソレーションを確保する。
【００２６】
加工には、ＩｎＧａＡｓ系材料にはリン酸系のエッチャントを用い、ＩｎＰに対しては塩酸系のエッチャントを用いる溶液エッチングを用いることができる。両エッチャントはそれぞれ互いの材料に対しては、ほとんどエッチングを行うことができないため、リン酸系エッチャントに対してはＩｎＰ層を、塩酸系エッチャントに対してはＩｎＧａＡｓをエッチング停止層として用いることができる。以上の加工終了後に、コレクタ、ベース、エミッタの各電極をそれぞれ対応する層上に形成して、図１のＤＨＢＴデバイスが完成する。
【００２７】
図２は、図１のデバイスのバンド構造を示すものであり、図３はその遷移層部分の伝導帯構造を従来のデバイス構造と比較したものである。図２においては、横軸はエミッタコンタクト層表面からの深さに対応し、縦軸はバイアスが印加されていない状況でのエネルギーバンドの様子を相対的に表している。図３において三つの遷移層について検討を加えると、従来は一様にＳｉが添加されていたのでその伝導帯の構造は点線に示すものであった。なお実線は、本発明の遷移層の構造についてのものを示す。ここで従来の構造とは、表１に示す各層の構造のうち、遷移層の構造のみ各々の組成の層に一様に１．２５×１０^１７ｃｍ^−３の濃度でＳｉがドープされている構造をいう。各層の厚さは、本発明の構造の、ドープ領域（５ｎｍ）とアンドープ領域（１５ｎｍ）の合算した値である２０ｎｍとした。
【００２８】
ベース層側から順次禁制帯幅の広い組成に変化するため、その界面でバンドの不連続性が発生する。この触不連続性はは電子のベースからコレクタへの走行に障害となる故に、不連続性は小さい方が好ましい。本発明においても、この遷移層の組成自体は従来と同様であるので、不連続性の大きさに変化はない。本発明においては、各遷移層のベース側のほぼ１／４の領域にのみ、Ｓｉをドープしているので、不連続性に基づくバンドの曲がりは、ほぼこのドープ領域で吸収される。従って、不連続部において電子が通り抜けるべき障壁の厚さが、相対的に薄くなる。これは、トンネル確率の増加に対応する故に、本発明の構成においては、電子が伝導帯をより走行し易いこととなる。
【００２９】
本発明においては各遷移層のうちベースに近い側のみに不純物がドープされていて、他の領域は低濃度となっている故、その平均の不純物濃度は、従来の構造である各層に均一にドープしている場合に比較して小さくなっている。このため、伝導帯全体のベースからコレクタに向けての勾配が緩やかになり、電子がこの伝導帯を走行する間に加速され、谷間散乱を起こす確率が小さくなる。電子が谷間散乱により散乱されてΓ谷からＬ谷に遷移すると、その有効質量が重くなるので、電子移動度が小さくなり高速動作が不可能となる。本発明の構造においては、一部コレクタ層を含めた領域で全体として伝導帯の勾配が緩やかになるために、この様な谷間散乱を生ずる確率が小さくなる。
【００３０】
さらに、伝導帯の勾配がゆるやかになると、電子が加速される間にこの領域中に含まれる不純物と衝突することにより、不純物をイオン化（インパクトイオン化）する確率も小さくなる。その結果、トランジスタのベース−コレクタ間の耐圧を向上することも可能となる。
【００３１】
図４は、遷移層に対する従来の不純物添加構造を用いたバイポーラトランジスタと、本願の不純物添加構造を用いたトランジスタの静特性を比較したものである。本願の構造によるトランジスタの方が、特にコレクタ電圧が小さく、ベース電流が大きい領域で、電流増幅率βが大きくなっているのが理解される。これは、本願の不純物構造の方が、伝導帯構造における不連続が小さくなるばかりでなく、この不連続による伝導帯構造の障壁幅が狭くなるため、電子が容易にトンネリングにより走行できる様になるため、図４の差になって現れたものである。
【００３２】
【発明の効果】
本発明におけるＤＨＢＴにおいては、コレクタ層とベース層との間に複数の遷移層を設け、それら遷移層の禁制帯幅を漸次コレクタ層側に向かって大きくなる様に設定してあるので、通常のＤＨＢＴにみられるベース−コレクタ層間の伝導帯不連続性が緩和される。すなわち、伝導電子の散乱に寄与する障壁が小さくなるため、電子が高速で走行できることとなる。
【００３３】
また、これら遷移層の各層をドープ領域とアンドープ領域とに分離したため、その平均濃度が従来の均一ドープ構造に比較して小さくなっている。故に、ベース層からコレクタ層に向かっての伝導帯の勾配が緩やかのなり、走行電子が谷間散乱を受ける確率が減少する。従って、通常の谷間散乱を受ける確率の大きいＤＨＢＴに比較して高速動作を実現できることとなる。
【００３４】
さらに、ドープ領域中では、従来の均一ドープＤＨＢＴに比較してそのドープ量が大きく設定されている故に、隣接層との界面に形成される障壁の厚さが薄くなる。これはこの障壁をトンネル効果により通過する電子の確率を増加させることとなるので、電子の走行が容易となり、この面でも高速動作を実現することが可能となる。
【図面の簡単な説明】
【図１】図１は、本発明に係わるバイポーラトランジスタの断面構造を示したものである。
【図２】図２は、図１のトランジスタのエネルギーバンド構造を、エミッタコンタクト層表面を基準に深さ方向にわたって示したものである。
【図３】図３は、図２のバンド構造のうち、遷移層部分の伝導帯構造を拡大表示したものである。
【図４】図４は、本発明に係わるバイポーラトランジスタと、従来の遷移層不純物構造を有するバイポーラトランジスタの静特性を比較する図である。
【符号の説明】
１０…ＩｎＰ基板
１１…ＩｎＧａＡｓサブコレクタ層
１２…ＩｎＰコレクタ層
１３…遷移層
１４…ＩｎＧａＡｓベース層
１５…ＩｎＰエミッタ層
１６…ＩｎＧａＡｓエミッタコンタクト層
２１…コレクタ電極
２２…ベース電極
２３…エミッタ電極

Claims (7)

1. エミッタ層およびコレクタ層がベース層より広い禁制帯幅を有する材料で構成され、コレクタ層とベース層との間に、ベース層側からコレクタ層側に向かって順次禁制帯幅が広くなる複数の遷移層を有するダブルへテロ接合バイポーラトランジスタにおいて、
   該複数の遷移層のそれぞれの禁制帯幅は、ベース層の禁制帯幅より広くかつコレクタ層の禁制帯幅より狭く、さらに、ベース層からコレクタ層に向かって順次広くなっており、
   該遷移層のそれぞれは、ベース層側に近いドープ領域と、コレクタ層側にアンドープ領域とで構成されていることを特徴とするバイポーラトランジスタ。
2. 前記複数の遷移層の最もベース層に近い層とベース層との間に、さらにアンドープ中間層を有する、請求項１に記載のバイポーラトランジスタ。
3. 前記複数の遷移層の数は２以上４以下である、請求項１に記載のバイポーラトランジスタ。
4. 前記エミッタ層およびコレクタ層はＩｎＰであり、前記ベース層は該ＩｎＰに格子整合するＩｎ_ｘＧａ_１−ｘＡｓであり、前記遷移層のそれぞれは、該ＩｎＰに格子整合するＩｎ_ｙＧａ_ｚＡｌ_{１−ｙ−ｚ}Ａｓであって、ベース層に接する遷移層のＡｌ組成が最も小さく、コレクタ層に接する遷移層のＡｌ組成が最も大きい、請求項１に記載のバイポーラトランジスタ。
5. 前記中間層はアンドープＩｎ_ｘＧａ_１−ｘＡｓである、請求項２に記載のバイポーラトランジスタ。
6. 前記エミッタ層に接し前記ベース層とは逆の側に前記ＩｎＰに格子整合するＩｎ_ｘＧａ_１−ｘＡｓエミッタコンタクト層を、および、前記コレクタ層に接し前記遷移層とは逆の側にＩｎ_ｘＧａ_１−ｘＡｓサブコレクタ層を、さらに有する請求項４に記載のバイポーラトランジスタ。
7. 前記コレクタ層は前記遷移層に接する第１のコレクタ層と、該第１のコレクタ層に接し、前記サブコレクタ層と接する第２のコレクタ層を有し、該第１のコレクタ層の不純物濃度は、該第２のコレクタ層の不純物密度より大きい、請求項６に記載のバイポーラトランジスタ。

Images