JP2004193685A

JP2004193685A - Semiconductor chip and high-frequency amplifier

Info

Publication number: JP2004193685A
Application number: JP2002355901A
Authority: JP
Inventors: Shingo Enomoto; 真悟榎本
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-12-06
Filing date: 2002-12-06
Publication date: 2004-07-08

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor chip and a high frequency amplifier which allows ground inductances of a plurality of transistors to be separately adjusted and has improved isolation characteristics through the ground side of each transistor. <P>SOLUTION: The amplifier comprises a semiconductor substrate 12, a plurality of transistors 13-15 formed on the substrate 12, via-holes 16 piercing through the substrate 12 in the thickness direction, and a plurality of electrically mutually separated grounding metal patterns 17-18 provided on the surface opposite to the surface of the substrate 12 on which the transistors 13-15 are formed. Emitter electrodes 13c, 14c, 15c led from the emitters of grounding terminals of the plurality of transistors 13-15 are electrically connected to the mutually different grounding metal patterns 17-19 through the via-holes 16. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、複数のトランジスタが集積された半導体チップと、この半導体チップを用いた高周波増幅器に関するものである。
【０００２】
【従来の技術】
携帯電話等の無線通信用に用いられる高周波増幅器には、複数の高周波増幅用の化合物半導体トランジスタが多段（通常は２，３段）に接続されて用いられている。近年は、小型化のために、これら多段に設けられたトランジスタを一つの半導体基板上に集積した半導体チップを作製し、この半導体チップをセラミック等の誘電体からなる回路基板上に実装することにより、高周波増幅器を作製している。
【０００３】
上記のような高周波増幅器において、半導体チップに設けられたトランジスタの接地用端子（バイポーラトランジスタのエミッタやＦＥＴ（Ｆｉｅｌｄ−ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）のソース）の接地には、例えば次のような構成が用いられる。なお、便宜上、本明細書においては、半導体チップにおいてトランジスタが形成されている面を表面、その反対面を裏面という。また、同様の理由から、回路基板において半導体チップが実装される面を表面、その反対面を裏面という。
【０００４】
まず、第一の構成例について、図６を用いて説明する。図６（ａ）にその表面を示す半導体チップ１２１は、ＧａＡｓからなる高抵抗の半導体基板１２２上に、エミッタサイズが互いに異なる前段バイポーラトランジスタ１２３、中段バイポーラトランジスタ１２４、および後段バイポーラトランジスタ１２５が設けられた構成である。ベース電極１２３ａ，１２４ａ，１２５ａ、コレクタ電極１２３ｂ，１２４ｂ，１２５ｂ、およびエミッタ電極１２３ｃ，１２４ｃ，１２５ｃは、バイポーラトランジスタ１２３，１２４，１２５のベース、コレクタ、またはエミッタからそれぞれ引き出された電極であり、ワイヤボンディング用パッドとして機能する。図６（ｂ）は、半導体チップ１２１が回路基板１３１上に実装された高周波増幅器の平面図である。なお、簡略化のため、ストリップライン、コンデンサ、および抵抗等のチップ部品等からなる整合回路やバイアス回路等は省略している。回路基板１３１の表面には、半導体チップ１２１の各トランジスタのエミッタ電極１２３ｃ，１２４ｃ，１２５ｃと接続されるワイヤボンディング用パッド１３２，１３３，１３４が設けられている。ワイヤボンディング用パッド１３２，１３３，１３４は、接続されるトランジスタごとに電気的に分離されており、対応するトランジスタのエミッタ電極１２３ｃ，１２４ｃ，１２５ｃとワイヤ１３５にて電気的に接続されている。また、１３８は、ワイヤボンディング用パッド１３２，１３３，１３４と裏面の接地電極（図示せず）との接続に用いられるビアホールである。図６（ｃ）は、図６（ｂ）のＦ−Ｆ矢視断面図である。図６（ｃ）に示すように、回路基板１３１は、セラミック等からなる複数の誘電体層１３６を含み、さらに内部に内部金属層１３７を含んでいる。ワイヤボンディング用パッド１３４（図示されていないが、ボンディング用パッド１３２，１３３も同様）は、それぞれビアホール１３８により、内部金属層１３７を介して裏面に設けられた接地電極１３９と接続されている。この構成の場合、各トランジスタのエミッタの電位は、他のトランジスタのエミッタの電位の影響を受けない（例えば、特許文献１参照。）。
【０００５】
次に、第二の構成例について、図７および図８を用いて説明する。図７に、バイポーラトランジスタの接地用端子であるエミッタが、ビアホールを介して裏面に設けられた接地用金属層と電気的に接続された半導体チップ１０１が示されている。図７（ａ）は半導体チップ１０１の表面図、図７（ｂ）は半導体チップ１０１の側面図、図７（ｃ）は半導体チップ１０１の裏面図である。なお、図７（ｂ）に示す側面図は、図７（ａ）において半導体チップ１０１をＸ方向から見た図である。半導体チップ１０１は、ＧａＡｓからなる高抵抗の半導体基板１０２上に、エミッタサイズが互いに異なる前段バイポーラトランジスタ１０３、中段バイポーラトランジスタ１０４、および後段バイポーラトランジスタ１０５が設けられた構成である。ベース電極１０３ａ，１０４ａ，１０５ａおよびコレクタ電極１０３ｂ，１０４ｂ，１０５ｂは、バイポーラトランジスタ１０３，１０４，１０５のベースまたはコレクタからそれぞれ引き出された電極であり、ワイヤボンディングに用いられる。各バイポーラトランジスタ１０３，１０４，１０５のエミッタから引き出されたエミッタ電極１０３ｃ，１０４ｃ，１０５ｃは、半導体基板１０２を貫通するビアホール１０６を介して、裏面に設けられた接地用金属層１０７と電気的に接続されている。
【０００６】
図７（ｄ）は、半導体チップ１０１の等価回路図である。この場合、エミッタ電極１０３ｃ，１０４ｃ，１０５ｃと接地用金属層１０７との間にそれぞれ存在するインダクタンス（エミッタ下のインダクタンス）ＬＣ１，ＬＣ２，ＬＣ３は、チップ厚と、それぞれのエミッタ電極１０３ｃ，１０４ｃ，１０５ｃから引き出されるビアホール１０６の数および直径等とにより決定される。全てのビアホール１０６は裏面の接地用金属層１０７に接続されており、この半導体チップ１０１の等価回路図は、エミッタ下のインダクタンスＬＣ１，ＬＣ２，ＬＣ３を共通に束ねた回路で表現できる。
【０００７】
以上のような半導体チップ１０１を回路基板に実装することにより、高周波増幅器を形成できる。図８（ａ）（ｂ）に、半導体チップ１０１やその他の電子部品が実装される高周波増幅器の回路基板の一例が示されている。図８（ａ）は、回路基板１１１の表面図であり、図８（ｂ）は図８（ａ）のＧ−Ｇ矢視断面図である。図８（ｂ）に示すように、回路基板１１１は複数の誘電体層１１４が積層された構成であり、内部に二層の内部金属層１１５を含んでいる。さらに、回路基板１１１の表面には半導体チップ実装用金属パターン１１２が設けられており、裏面には接地電極１１６が設けられている。半導体チップ実装用金属パターン１１２は、ビアホール１１３により内部金属層１１５と電気的に接続されている。内部金属層１１５は、さらに、裏面の接地電極１１６とビアホール１１３により電気的に接続されている。このように半導体チップ実装用金属パターン１１２と接地電極１１６とをビアホール１１３を用いて接続することにより、半導体チップ実装用金属パターン１１２と接地電極１１６との間に存在するインダクタンスを低減でき、さらに放熱性も確保できる。
【０００８】
図８（ｃ）は、図７（ａ）〜（ｃ）の半導体チップ１０１を図８（ａ）（ｂ）の回路基板１１１上に実装した高周波増幅器の斜視図である。なお、簡略化のため、ストリップライン、コンデンサ、および抵抗等のチップ部品等からなる整合回路、バイアス回路等は省略している。図８（ｄ）は、この高周波増幅器の等価回路図である。半導体チップ１０１に設けられた各トランジスタのエミッタ下のインダクタンスＬＣ１，ＬＣ２，ＬＣ３は半導体チップ１０１裏面の接地用金属層により束ねられ、回路基板１１１の半導体チップ実装用金属パターン１１２と接地電極１１５との間のインダクタンスＬＳに接続された形となる。
【０００９】
以上のように、第二の構成例の高周波増幅器は、半導体チップの表面に設けられたトランジスタの接地用端子をビアホールにより半導体チップ裏面の接地用金属層と電気的に接続し、この接地用金属層と回路基板の表面に形成された半導体チップ実装用金属パターンとを直接接続する構成である。さらに、回路基板の表面に設けられた半導体チップ実装用金属パターンと裏面に設けられた接地電極とは、ビアホールにより電気的に接続されている。この構成においては、トランジスタの接地用端子と回路基板との電気的接続にワイヤを用いないので、接地用端子と回路基板との間に存在するインダクタンスを低減することができ、利得が向上する。さらに、半導体チップに設けられたビアホールを介して効果的に放熱されるので、トランジスタの温度上昇を抑制できる（例えば、特許文献２参照）。
【００１０】
【特許文献１】
特開平１０−０９２９７４号公報（第３−４頁、第１−３図）
【００１１】
【特許文献２】
特開２０００−２６０７８４号公報（第１２−１３頁、第１３−１４図）
【００１２】
【発明が解決しようとする課題】
しかしながら、上記第一の構成例の場合、各トランジスタの接地用端子と回路基板との電気的接続にワイヤが用いられるので、実装面積の増加、ワイヤ長によるインダクタンス増加に起因する利得の減少が問題となる。
【００１３】
また、上記第二の構成例の場合、全てのトランジスタの接地用端子下のインダクタンスが半導体チップ裏面の接地用金属層により短絡されるので、回路基板側のインダクタンスが、全てのトランジスタの接地用端子に対して共通に影響する。接地インダクタンス（基準グランド電位とトランジスタの接地用端子の電位との間に存在するインダクタンス）は、半導体チップにおける接地用端子下のインダクタンスと回路基板側のインダクタンスとにより決定されるので、この構成の場合、トランジスタごとに接地インダクタンスを制御することができない。従って、雑音指数（ＮＦ）や相互変調波歪み等の各種特性を改善するために、トランジスタごとに接地インダクタンスを設定することができないという問題がある。さらに、全てのトランジスタの接地用端子が同一の接地用金属層に共通接続しているため、トランジスタの接地用端子の電位が他のトランジスタの接地用端子の電位に影響を受けてしまう。つまり、トランジスタの接地用端子間での帰還が生じ、接地インダクタンスがある程度大きいと帰還量が安定条件の範囲を超えて発振するので、良好な安定性が得られないという問題がある。
【００１４】
【課題を解決するための手段】
本発明の第一の半導体チップは、半導体基板と、前記半導体基板に形成された、接地用端子を含む複数のトランジスタと、前記半導体基板に形成されたワイヤボンディング用パッドと、前記半導体基板を厚み方向に貫通するビアホールと、前記半導体基板の前記トランジスタが形成された面と反対の面に設けられた接地用金属層とを含む半導体チップであって、前記複数のトランジスタには、前記接地用端子が前記ビアホールを介して前記接地用金属層と電気的に接続された第一のトランジスタと、前記接地用端子が前記ワイヤボンディング用パッドと電気的に接続された第二のトランジスタとが含まれることを特徴としている。
【００１５】
また、本発明の第二の半導体チップは、半導体基板と、前記半導体基板に形成された、接地用端子を含む複数のトランジスタと、前記半導体基板を厚み方向に貫通するビアホールと、前記半導体基板の前記トランジスタが形成された面と反対の面に設けられて、互いに電気的に分離された複数の接地用金属パターンとを含む半導体チップであって、前記複数のトランジスタには、前記接地用端子が前記ビアホールを介して互いに異なる接地用金属パターンに電気的に接続された少なくとも二つのトランジスタが含まれることを特徴としている。
【００１６】
本発明の高周波増幅器は、接地用端子を含む複数のトランジスタが設けられた半導体チップが回路基板上に実装された高周波増幅器であって、前記回路基板は、前記半導体チップが実装された面に形成されて互いに電気的に分離された複数の半導体チップ実装用金属パターンと、前記面と反対の面に形成された接地電極と、前記半導体チップ実装用金属パターンと前記接地電極とを電気的に接続するビアホールとを含み、前記複数のトランジスタには、前記接地用端子が互いに異なる半導体チップ実装用金属パターンに電気的に接続された少なくとも二つのトランジスタが含まれることを特徴としている。
【００１７】
【発明の実施の形態】
本発明の第一の半導体チップにおいて、第一のトランジスタはその接地用端子がビアホールを介して裏面の接地用金属層に電気的に接続されており、第二のトランジスタはその接地用端子がワイヤボンディング用パッドに電気的に接続されているので、第一のトランジスタの接地用端子にかかるインダクタンスと第二のトランジスタの接地用端子にかかるインダクタンスとを、別個に制御できる。さらに、回路基板に実装する際に全てのトランジスタの接地用端子と回路基板とをワイヤを用いて電気的に接続する構成と比較して、実装面積の低減が図れる。また、この第一の半導体チップが複数である場合、接地用金属層が互いに電気的に分離された複数の接地用金属パターンからなり、複数の第一のトランジスタには、接地用端子が互いに異なる接地用金属パターンに電気的に接続された少なくとも二つのトランジスタが含まれることが好ましい。第一のトランジスタにおいても、接地用端子にかかるインダクタンスを個別に制御でき、さらに、接地用端子が他の接地用端子と電気的に分離されて互いに電位の影響を受けないので、安定性が良好となるからである。
【００１８】
また、本発明の第二の半導体チップにおいては、ビアホールを介して互いに異なる（電気的に分離された）接地用金属パターンに接続されたトランジスタが少なくとも二つ含まれるので、そのようなトランジスタについては、接地用端子にかかるインダクタンスをトランジスタごとに制御できる。また、トランジスタの接地用端子と接地用金属層との接続にビアホールを用いるので、接地用端子下のインダクタンスを小さく設定することができ、利得の向上につながる。さらに、回路基板に実装する際の実装面積も低減できる。
【００１９】
次に、本発明の高周波増幅器について説明する。本発明の高周波増幅器によれば、接地インダクタンスの低減による利得の向上が得られ、さらに、トランジスタの接地インダクタンスの制御が可能となり、良好な特性が得られる。
【００２０】
本発明の高周波増幅器では、半導体チップが本発明の第一の半導体チップであり、回路基板の半導体チップ実装用金属パターンには、ワイヤレスボンディングに用いられる第一の金属パターンと、ワイヤボンディングに用いられる第二の金属パターンとが含まれており、第一のトランジスタの接地用端子と第一の金属パターン、第二のトランジスタの接地用端子と第二の金属パターンが、それぞれ電気的に接続されることが好ましい。この構成では、接地用端子がビアホールを介してワイヤレスで回路基板と電気的に接続される第一のトランジスタと、接地用端子がワイヤボンディングにて回路基板と電気的に接続される第二のトランジスタとが含まれるので、接地インダクタンス設計の自由度が得られる。
【００２１】
また、本発明の高周波増幅器では、半導体チップが本発明の第二の半導体チップであり、半導体チップの複数の接地用金属パターンには、互いに異なる半導体チップ実装用金属パターンと電気的に接続された少なくとも二つの接地用金属パターンが含まれることが好ましい。この構成では、各トランジスタの接地インダクタンスを制御でき、さらに、各トランジスタの接地用端子と回路基板の半導体実装用金属パターンとの接続にワイヤを用いないので、接地インダクタンスを小さく設定することもできる。
【００２２】
また、本発明の高周波増幅器では、半導体チップは、回路基板の半導体チップ実装用金属パターンが形成された面にフリップチップ実装されていてもよい。この構成では、複数のトランジスタにおいて、接地インダクタンスを個別に制御できる。さらに、各トランジスタの接地用端子と回路基板の半導体実装用金属パターンとの接続にワイヤを用いないので、接地インダクタンスを小さく設定することも可能となる。
【００２３】
また、本発明の高周波増幅器では、半導体チップが、複数のトランジスタが設けられた面を回路基板に対向させて実装され、半導体チップには、複数のトランジスタが設けられた面に、接地用端子からそれぞれ引き出された接地用端子電極が形成され、複数の半導体チップ実装用金属パターンには、接地用端子電極と対応する位置に設けられ、対応する接地用端子電極と電気的に接続された接地用端子接続用金属パターンが含まれていてもよい。この構成では、複数のトランジスタにおいて、接地インダクタンスを個別に制御できる。さらに、各トランジスタの接地用端子と回路基板の半導体実装用金属パターンとの接続にワイヤを用いないので、接地インダクタンスを小さく設定することも可能となる。
【００２４】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００２５】
（実施の形態１）
本発明の半導体チップの一実施形態について以下に説明する。
【００２６】
図１は、本実施の形態の半導体チップを示しており、図１（ａ）は半導体チップ１の表面図、図１（ｂ）は半導体チップ１の側面図、図１（ｃ）は半導体チップ１の裏面図である。なお、図１（ｂ）に示す側面図は、図１（ａ）において半導体チップ１をＸ方向から見た図である。
【００２７】
半導体チップ１には、例えばＧａＡｓからなる高抵抗の半導体基板２上に、エミッタサイズが互いに異なる前段バイポーラトランジスタ３、中段バイポーラトランジスタ４、および後段バイポーラトランジスタ５が設けられている。ベース電極３ａ，４ａ，５ａおよびコレクタ電極３ｂ，４ｂ，５ｂは、バイポーラトランジスタ３，４，５のベースおよびコレクタからそれぞれ引き出されたワイヤボンディング用パッドとして用いられる。前段バイポーラトランジスタ３および中段バイポーラトランジスタ４の接地用端子であるエミッタから引き出されたエミッタ電極３ｃ，４ｃは、半導体基板２を貫通するビアホール６により、裏面に設けられた接地用金属層７と電気的に接続されている。また、後段バイポーラトランジスタ５の接地用端子であるエミッタから引き出されたエミッタ電極５ｃは、ワイヤボンディング用パッドとして用いられる。すなわち、後段バイポーラトランジスタ５のエミッタ電極５ｃは裏面の接地用金属層７と電気的に接続されておらず、前段バイポーラトランジスタ３のエミッタ電極３ｃおよび中段バイポーラトランジスタ４のエミッタ電極４ｃと電気的に分離されている。このように、半導体チップ１に設けられる複数のトランジスタには、接地用端子がビアホール６を介して裏面の接地用金属層７と電気的に接続されるトランジスタ（第一のトランジスタ）と、接地用端子がワイヤボンディング用パッドに電気的に接続されるトランジスタ（第二のトランジスタ）とが含まれる。
【００２８】
半導体チップ１を携帯電話等の無線通信用の高周波増幅器に用いる場合は数ワット程度の出力電力を扱い、放熱性が重要視される。従って、半導体チップ１を薄く形成する必要があり、チップ厚は約１００μｍ以下が望ましい。
【００２９】
図１（ｄ）には、半導体チップ１の等価回路図が示されている。この等価回路図に示すように、前段バイポーラトランジスタ３および中段バイポーラトランジスタ４のエミッタ電極３ｃ，４ｃと接地用金属層７との間に存在するインダクタンス（エミッタ下のインダクタンス）ＬＣ１，ＬＣ２は、ビアホール６により設定される。一方、後段バイポーラトランジスタ５のエミッタ電極５ｃはビアホール６と接続していないので、エミッタ下のインダクタンスは０である。例えば、半導体チップ１の厚みが１００μｍ、ビアホール６の直径が１００μｍの場合、ビアホール６の一つ当たりのインダクタンスは約０．１ｎＨとなる。前段バイポーラトランジスタ３および中段バイポーラトランジスタ４のエミッタ電極３ｃ，４ｃと電気的に接続されているビアホール６の数はそれぞれ二つである。従って、この場合、エミッタ下のインダクタンスＬＣ１＝ＬＣ２＝０．０５ｎＨとなる。
【００３０】
以上の構成により、半導体チップ１は、前段バイポーラトランジスタ３および中段バイポーラトランジスタ４のエミッタにかかるインダクタンスと、後段バイポーラトランジスタ５のエミッタにかかるインダクタンスとを、別個に設定できる。また、前段バイポーラトランジスタ３および中段バイポーラトランジスタ４のエミッタにかかるインダクタンスはビアホール６により設定されるので、ワイヤボンディングの場合よりも小さくなる。従って、利得の向上につながる。一方、回路基板に実装する際、後段バイポーラトランジスタ５のエミッタは、回路基板とワイヤボンディングにて電気的に接続され、他のバイポーラトランジスタ３，４のエミッタと電気的に分離されるので、他のバイポーラトランジスタ３，４のエミッタ電位の影響を抑制できる。本構成によれば、トランジスタのエミッタに接続されるインダクタンスの設計の自由度が得られる。
【００３１】
なお、本実施の形態では、後段バイポーラトランジスタ５のエミッタのみを裏面の接地用金属層７と接続しない構成としたが、さらに前段バイポーラトランジスタ３または中段バイポーラトランジスタ４を接地用金属層７と接続しないの構成としてもよい。また、本実施の形態では、半導体チップ１の裏面全面に接地用金属層７を形成しているが、前段バイポーラトランジスタ３のエミッタ下のインダクタンスＬＣ１と中段バイポーラトランジスタ４のエミッタ下のインダクタンスＬＣ２とが短絡しないように、接地用金属層７を互いに電気的に分離された複数の接地用金属パターンにて形成し、トランジスタごとに異なる接地用金属パターンに接続することも可能である。
【００３２】
（実施の形態２）
本発明の半導体チップの別の実施形態について以下に説明する。図２は、本実施の形態の半導体チップ１１を示しており、図２（ａ）は半導体チップ１１の表面図、図２（ｂ）は半導体チップ１１の側面図、図２（ｃ）は半導体チップ１１の裏面図である。なお、図２（ｂ）に示す側面図は、図２（ａ）において半導体チップ１１をＸ方向から見た図である。
【００３３】
半導体チップ１１には、例えばＧａＡｓからなる高抵抗の半導体基板１２上に、エミッタサイズが互いに異なる前段バイポーラトランジスタ１３、中段バイポーラトランジスタ１４、および後段バイポーラトランジスタ１５が設けられている。ベース電極１３ａ，１４ａ，１５ａおよびコレクタ電極１３ｂ，１４ｂ，１５ｂは、各バイポーラトランジスタ１３，１４，１５のベースおよびコレクタからそれぞれ引き出され、ワイヤボンディング用パッドとして用いられる。各バイポーラトランジスタ１３，１４，１５の接地用端子であるエミッタから引き出されたエミッタ電極１３ｃ，１４ｃ，１５ｃは、半導体基板１２を貫通するビアホール１６により、裏面に設けられた対応する接地用金属パターン１７、１８，１９と電気的に接続されている。接地用金属パターン１７，１８，１９は互いに電気的に分離されており、エミッタ電極１３ｃは接地用金属パターン１７と、エミッタ電極１４ｃは接地用金属パターン１８と、エミッタ電極１５ｃは接地用金属パターン１９と、それぞれ電気的に接続されている。すなわち、各バイポーラトランジスタ１３，１４，１５のエミッタ電極１３ｃ，１４ｃ，１５ｃは、互いに異なる接地用金属パターンに接続されている。
【００３４】
図２（ｄ）には、半導体チップ１１の等価回路図が示されている。この場合、エミッタ電極１３ｃ，１４ｃ，１５ｃと接地用金属パターン１７，１８，１９との間にそれぞれ存在するインダクタンス（エミッタ下のインダクタンス）ＬＣ１，ＬＣ２，ＬＣ３は、実施の形態１でも説明したように、チップ厚、およびそれぞれのエミッタ電極３ｃ，４ｃ，５ｃから引き出されるビアホール１６の数および直径等にて決定される。
【００３５】
以上のように、半導体チップ１１においては、バイポーラトランジスタ１３，１４，１５ごとに、エミッタにかかるインダクタンスを制御できる。また、バイポーラトランジスタ１３，１４，１５のエミッタの電位は互いに影響を及ぼさないので、良好な特性が得られる。さらに、全てのバイポーラトランジスタ１３，１４，１５がビアホール１６と接続されているので、エミッタにかかるインダクタンス値が低減でき、利得の向上につながる。さらに、効果的な放熱も可能となる。
【００３６】
（実施の形態３）
本発明の高周波増幅器の一実施形態について以下に説明する。
【００３７】
本実施の形態の高周波増幅器には、回路基板に実施の形態１で説明した半導体チップ１が実装されている。
【００３８】
図３（ａ）（ｂ）に、本実施の形態の高周波増幅器において、半導体チップ１やその他の電子部品が実装される回路基板の一例が示されている。図３（ａ）は、回路基板２１の表面図であり、図３（ｂ）は図３（ａ）のＡ−Ａ矢視断面図である。図３（ｂ）に示すように、回路基板２１には、セラミック等からなる複数の誘電体層２５が含まれ、さらに内部に二層の内部金属層２６が含まれている。回路基板２１の表面には、半導体チップ実装用金属パターン２２，２３が設けられており、裏面には接地電極２７が設けられている。半導体チップ実装用金属パターン２２，２３は、放熱性確保とトランジスタの接地インダクタンス低減のため、ビアホール２４を介して内部金属層２６と電気的に接続されている。内部金属層２６は、さらに、裏面の接地電極２７とビアホール２４を介して電気的に接続されている。すなわち、半導体チップ実装用金属パターン２２，２３は、ビアホール２４により裏面の接地電極２７と電気的に接続されている。なお、半導体チップ実装用金属パターン２２はワイヤレスボンディングに用いられるパターン（第一の金属パターン）であり、半導体チップ１の裏面の接地用金属層７との接続に用いられる。また、半導体チップ実装用金属パターン２３はワイヤボンディングに用いられるパターン（第二の金属パターン）であり、半導体チップ１のワイヤボンディング用パッドであるエミッタ電極５ｃとの接続に用いられる。
【００３９】
以上のような回路基板２１の具体例としては、例えば、半導体チップ用金属パターン２２，２３、内部金属層２６、接地電極２７の厚さがそれぞれ１０μｍ、誘電体層２５は４層含まれており厚さがそれぞれ２００μｍ、さらに誘電体層２５の比誘電率が９、ビアホール２４の直径が約１００μｍであり、ビアホール２４一つ当たりのインダクタンスが約０．２ｎＨ、のものが挙げられる。ただし、内部金属層２６は多数のビアホール２４で接地電極２７と接続されているので、内部金属層２６と接地電極２７の間のインダクタンスは殆ど無視できる。従って、半導体チップ実装用金属パターン２２，２３と接地電極２７との間のインダクタンスＬＳ１，ＬＳ２は、半導体チップ実装用金属パターン２２，２３と内部金属層２６との間のインダクタンスにて決定される。半導体チップ実装用金属パターン２２と接地電極２７との間のインダクタンスは、半導体チップ実装用金属パターン２２と内部金属層２６とを接続するビアホール２４が六つなので、ＬＳ１＝０．０３３ｎＨとなる。半導体チップ実装用金属パターン２３は二つの領域に配置されており、それぞれ一つのビアホール２４と接続しているので、ＬＳ２＝０．１ｎＨである。
【００４０】
図３（ｃ）は、図１（ａ）〜（ｃ）の半導体チップ１を図３（ａ）（ｂ）の回路基板２１上に実装した本実施の形態の高周波増幅器の斜視図である。なお、簡略化のため、ストリップライン、コンデンサ、および抵抗等のチップ部品等からなる整合回路、バイアス回路等は省略している。また、図３（ｄ）には、この高周波増幅器の等価回路図が示されている。
【００４１】
本実施の形態の高周波増幅器は、図１（ａ）〜（ｃ）で示した半導体チップ１を図３（ａ）（ｂ）に示した回路基板２１に実装し、半導体チップ１の後段バイポーラトランジスタ５のエミッタ電極５ｃと半導体チップ実装用金属パターン２３とを４本のワイヤ２８で接続している。例えば一本のワイヤ長を４００μｍとすると、ワイヤ１本当たりのインダクタンスは約０．４ｎＨとなるので、ワイヤ２８によるインダクタンス（ＬＷ）は０．１ｎＨである。前段バイポーラトランジスタ３および中段バイポーラトランジスタ４の接地インダクタンスは、エミッタ下のインダクタンスＬＣ１、ＬＣ２と、回路基板２１の半導体チップ実装用金属パターン２２と接地電極２７との間のインダクタンスＬＳ１により決定され、それぞれＬＣ１＋ＬＳ１，ＬＣ２＋ＬＳ１となる。後段バイポーラトランジスタ５の接地インダクタンスは、ワイヤ２８によるインダクタンスＬＷと、回路基板２１の半導体チップ実装用金属パターン２３と接地電極２７との間のインダクタンスＬＳ２とにより決定され、ＬＷ＋ＬＳ２となる。
【００４２】
以上のような構成によれば、前段バイポーラトランジスタ３および中段バイポーラトランジスタトランジスタ４の接地インダクタンスと、後段バイポーラトランジスタ５の接地インダクタンスとを別個に設定することが可能となる。本実施の形態の場合、前段バイポーラトランジスタ３および中段バイポーラトランジスタ４については、接地インダクタンスを小さく設定して利得を大きくすることができ、エミッタと回路基板２１との接続にワイヤ２８を用いた後段バイポーラトランジスタ５については、相互変調波ひずみを小さくすることができる。
【００４３】
（実施の形態４）
本発明の高周波増幅器の他の実施形態について以下に説明する。
【００４４】
本実施の形態の高周波増幅器には、回路基板上に実施の形態２で説明した半導体チップ１１が実装されている。図４（ａ）（ｂ）に、本実施の形態の高周波増幅器において、半導体チップ１１やその他の電子部品が実装される回路基板の一例が示されている。図４（ａ）は、回路基板３１の表面図であり、図４（ｂ）は図４（ａ）のＢ−Ｂ矢視断面図である。図４（ｃ）は図４（ａ）のＣ−Ｃ矢視断面図である。回路基板３１には、セラミック等からなる複数の誘電体層３６が含まれ、さらに内部に二層の内部金属層３７が含まれている。さらに、回路基板３１の表面には、半導体チップ実装用金属パターン３２，３３，３４が設けられており、裏面には接地電極３８が設けられている。半導体チップ実装用金属パターン３２，３３，３４は、放熱性確保とトランジスタの接地インダクタンス低減のため、ビアホール３５を介して内部金属層３７と電気的に接続されている。内部金属層３７は、さらに、裏面の接地電極３８とビアホール３５を介して電気的に接続されている。すなわち、接地用金属パターン３２，３３，３４は、裏面の接地電極３８と電気的に接続されている。接地用金属パターン３２，３３，３４は、半導体チップ１１の裏面の接地用金属パターン１７，１８，１９に対応して設けられている。
【００４５】
図４（ｄ）は、図２（ａ）〜（ｃ）の半導体チップ１１を図４（ａ）〜（ｃ）の回路基板３１上に実装した本実施の形態における高周波増幅器の斜視図である。なお、簡略化のため、ストリップライン、コンデンサ、および抵抗等のチップ部品等からなる整合回路、バイアス回路等は省略している。この高周波増幅器においては、半導体チップ１１裏面の接地用金属パターン１７，１８，１９が、回路基板３１の半導体チップ実装用金属パターン３２，３３，３４と接続されている。図４（ｅ）には、この高周波増幅器の等価回路図が示されている。
【００４６】
各バイポーラトランジスタ１３，１４，１５の接地インダクタンスは、エミッタ下のインダクタンスＬＣ１，ＬＣ２，ＬＣ３と、回路基板３１の半導体チップ実装用金属パターン３２，３３，３４と接地電極３８との間のインダクタンスＬＳ１，ＬＳ２，ＬＳ３によりそれぞれ決定される。すなわち、前段バイポーラトランジスタ１３の接地インダクタンスは、ＬＣ１＋ＬＳ１、中段バイポーラトランジスタ１４の接地インダクタンスは、ＬＣ２＋ＬＳ２、後段バイポーラトランジスタ１５の接地インダクタンスは、ＬＣ３＋ＬＳ３、となる。なお、回路基板３１の半導体チップ実装用金属パターン３２，３３，３４と接地電極２８との間のインダクタンスＬＳ１，ＬＳ２，ＬＳ３は、実施の形態３で説明したインダクタンスＬＳ１，ＬＳ２と同様に決定される。
【００４７】
以上のような構成の高周波増幅器によれば、各トランジスタの接地インダクタンスを個別に制御できる。従って、利得や相互変調波ひずみ等の特性が最適になるように、各トランジスタの接地インダクタンスが設計できる。
【００４８】
（実施の形態５）
本発明の高周波増幅器のさらに別の実施形態について以下に説明する。
【００４９】
図５（ａ）は、本実施の形態の高周波増幅器に用いる半導体チップ４１の表面図である。半導体チップ４１には、例えばＧａＡｓからなる高抵抗の半導体基板４２上に、エミッタサイズが互いに異なる前段バイポーラトランジスタ４３、中段バイポーラトランジスタ４４、および後段バイポーラトランジスタ４５が設けられている。ベース電極４３ａ，４４ａ，４５ａ、コレクタ電極４３ｂ，４４ｂ，４５ｂ、およびエミッタ電極（接地用端子電極）４３ｃ，４４ｃ，４５ｃは、各バイポーラトランジスタ４３，４４，４５のベース、コレクタ、およびエミッタ（接地用端子）からそれぞれ引き出された電極である。各電極は、互いに電気的に分離されている。
【００５０】
図５（ｂ）は、本実施の形態の高周波増幅器に用いられる回路基板５１の表面図であり、図５（ｃ）は図５（ａ）のＤ−Ｄ矢視断面図であり、図５（ｄ）は図５（ｂ）のＥ−Ｅ矢視断面図である。回路基板５１は、セラミック等からなる複数の誘電体層５７が積層された構成であり、内部に二層の内部金属層５８を含んでいる。さらに、回路基板５１の表面には、エミッタ電極４３ｃ，４４ｃ，４５ｃとの接続に用いられる半導体チップ実装用金属パターン（接地用端子接続用金属パターン）５２，５３，５４と、ベース電極４３ａ，４４ａ，４５ａまたはコレクタ電極４３ｂ，４４ｂ，４５ｂとの接続に用いられる電極パッド５５が設けられており、裏面には接地電極５９が設けられている。半導体チップ実装用金属パターン５２，５３，５４は半導体チップ４１のエミッタ電極４３ｃ，４４ｃ，４５ｃと対応する位置にそれぞれ設けられ、電極パッド５５は半導体チップ５１のベース電極４３ａ，４４ａ，４５ａおよびコレクタ電極４３ｂ，４４ｂ，４５ｂと対応する位置にそれぞれ設けられている。半導体チップ実装用金属パターン５２，５３，５４は、放熱性確保とトランジスタの接地インダクタンス低減のため、ビアホール５６を介して内部金属層５８と電気的に接続されている。内部金属層５８は、さらに、裏面の接地電極５９とビアホール５６を介して電気的に接続されている。すなわち、半導体チップ実装用金属パターン５２，５３，５４は、裏面の接地電極５９と電気的に接続されている。
【００５１】
本実施の形態の高周波増幅器は、回路基板５１の表面に半導体チップ４１をフリップチップ実装することにより形成されるので、半導体チップ４１の各電極は、回路基板５１側に形成された対応する半導体チップ実装用金属パターン５２，５３，５４または電極パッド５５とそれぞれ接続される。
【００５２】
図５（ｅ）に、本実施の形態の高周波増幅器の等価回路図が示されている。この高周波増幅器は、各バイポーラトランジスタ４３，４４，４５の接地インダクタンスは、回路基板５１の半導体チップ実装用金属パターン５２，５３，５４と接地電極５９との間に存在するインダクタンスＬＳ１，ＬＳ２，ＬＳ３のみで決定される。従って、本構成においては、半導体チップ実装用金属パターン５２，５３，５４に接続されるビアホール５６にて、接地インダクタンスを個別に設定できる。なお、回路基板５１の半導体チップ実装用金属パターン５２，５３，５４と接地電極５９との間のインダクタンスＬＳ１，ＬＳ２，ＬＳ３は、実施の形態３で説明したインダクタンスＬＳ１，ＬＳ２と同様に決定される。
【００５３】
以上のように、本構成の高周波増幅器によれば、各トランジスタの接地インダクタンスを個別に設定できる。従って、利得や相互変調波ひずみ等の特性が最適になるような接地インダクタンスの設計が可能となる。
【００５４】
【発明の効果】
以上に説明したように、本発明の半導体チップおよび高周波増幅器によれば、複数設けられたトランジスタの接地インダクタンスを個別に制御できる。
【図面の簡単な説明】
【図１】本発明の半導体チップの一実施形態を示しており、（ａ）は表面図、（ｂ）は側面図、（ｃ）は裏面図、（ｄ）は等価回路図である。
【図２】本発明の半導体チップの別の実施形態を示しており、（ａ）は表面図、（ｂ）は側面図、（ｃ）は裏面図、（ｄ）は等価回路図である。
【図３】本発明の高周波増幅器の一実施形態を示しており、（ａ）は高周波増幅器に用いられる回路基板の表面図、（ｂ）は（ａ）のＡ−Ａ矢視断面図、（ｃ）は斜視図、（ｄ）は等価回路図である。
【図４】本発明の高周波増幅器の別の実施形態を示しており、（ａ）は高周波増幅器に用いられる回路基板の表面図、（ｂ）は（ａ）のＢ−Ｂ矢視断面図、（ｃ）は（ａ）のＣ−Ｃ矢視断面図、（ｄ）は斜視図、（ｅ）は等価回路図である。
【図５】本発明の高周波増幅器のさらに別の実施形態を示しており、（ａ）は高周波増幅器に用いられる半導体チップの表面図、（ｂ）は高周波増幅器に用いられる回路基板の表面図、（ｃ）は（ｂ）のＤ−Ｄ矢視断面図、（ｄ）は（ｂ）のＥ−Ｅ矢視断面図、（ｅ）は等価回路図、（ｆ）は平面図である。
【図６】（ａ）は従来の半導体チップの表面図、（ｂ）は従来の高周波増幅器の平面図、（ｃ）は（ｂ）のＦ−Ｆ矢視断面図である。
【図７】従来の別の半導体チップを示しており、（ａ）は表面図、（ｂ）は側面図、（ｃ）は裏面図、（ｄ）は等価回路図である。
【図８】従来の別の高周波増幅器を示しており、（ａ）は高周波増幅器に用いられる回路基板の表面図、（ｂ）は（ａ）のＧ−Ｇ矢視断面図、（ｃ）は斜視図、（ｄ）は等価回路図である。
【符号の説明】
１，１１，４１半導体チップ
２，１２，４２半導体基板
３，１３，４３前段バイポーラトランジスタ
４，１４，４４中段バイポーラトランジスタ
５，１５，４５前段バイポーラトランジスタ
３ａ，４ａ，５ａベース電極
３ｂ，４ｂ，５ｂコレクタ電極
３ｃ，４ｃ，５ｃエミッタ電極
１３ａ，１４ａ，１５ａベース電極
１３ｂ，１４ｂ，１５ｂコレクタ電極
１３ｃ，１４ｃ，１５ｃエミッタ電極
４３ａ，４４ａ，４５ａベース電極
４３ｂ，４４ｂ，４５ｂコレクタ電極
４３ｃ，４４ｃ，４５ｃエミッタ電極
６，１６ビアホール
７接地用金属層
１７，１８，１９接地用金属パターン
２１，３１，５１回路基板
２２，２３半導体チップ実装用金属パターン
２４，３５，５６ビアホール
２５，３６，５７誘電体層
２６，３７，５８内部金属層
２７，３８，５９接地電極
２８ワイヤ
３２，３３，３４半導体チップ実装用金属パターン
５２，５３，５４半導体チップ実装用金属パターン
５５電極パッド[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor chip on which a plurality of transistors are integrated, and a high-frequency amplifier using the semiconductor chip.
[0002]
[Prior art]
2. Description of the Related Art In a high-frequency amplifier used for wireless communication such as a mobile phone, a plurality of compound semiconductor transistors for high-frequency amplification are connected in multiple stages (usually two or three stages). In recent years, for the purpose of miniaturization, a semiconductor chip in which these multi-stage transistors are integrated on a single semiconductor substrate is manufactured, and this semiconductor chip is mounted on a circuit board made of a dielectric material such as ceramic. And high frequency amplifiers.
[0003]
In the high-frequency amplifier as described above, for example, the following configuration is used for grounding a ground terminal of a transistor (an emitter of a bipolar transistor or a source of an FET (Field-Effect Transistor)) provided on a semiconductor chip. For convenience, in this specification, a surface of a semiconductor chip on which a transistor is formed is referred to as a front surface, and an opposite surface is referred to as a back surface. For the same reason, the surface of the circuit board on which the semiconductor chip is mounted is called the front surface, and the opposite surface is called the back surface.
[0004]
First, a first configuration example will be described with reference to FIG. The semiconductor chip 121 whose surface is shown in FIG. 6A is provided with a front-stage bipolar transistor 123, a middle-stage bipolar transistor 124, and a rear-stage bipolar transistor 125 having different emitter sizes on a high-resistance semiconductor substrate 122 made of GaAs. Configuration. The base electrodes 123a, 124a, 125a, the collector electrodes 123b, 124b, 125b, and the emitter electrodes 123c, 124c, 125c are electrodes extracted from the base, collector, or emitter of the bipolar transistors 123, 124, 125, respectively. Functions as a bonding pad. FIG. 6B is a plan view of the high-frequency amplifier in which the semiconductor chip 121 is mounted on the circuit board 131. For the sake of simplicity, a matching circuit and a bias circuit including chip components such as a strip line, a capacitor, and a resistor are omitted. On the surface of the circuit board 131, wire bonding pads 132, 133, and 134 connected to the emitter electrodes 123c, 124c, and 125c of the transistors of the semiconductor chip 121 are provided. The wire bonding pads 132, 133, and 134 are electrically separated for each transistor to be connected, and are electrically connected to the emitter electrodes 123c, 124c, and 125c of the corresponding transistors by wires 135. Reference numeral 138 denotes a via hole used to connect the wire bonding pads 132, 133, and 134 to a ground electrode (not shown) on the back surface. FIG. 6C is a sectional view taken along the line FF in FIG. 6B. As shown in FIG. 6C, the circuit board 131 includes a plurality of dielectric layers 136 made of ceramic or the like, and further includes an internal metal layer 137 inside. Each of the wire bonding pads 134 (not shown, but also the bonding pads 132 and 133) is connected to a ground electrode 139 provided on the back surface via an internal metal layer 137 via a via hole 138, respectively. In this configuration, the potential of the emitter of each transistor is not affected by the potential of the emitter of another transistor (for example, see Patent Document 1).
[0005]
Next, a second configuration example will be described with reference to FIGS. 7 and 8. FIG. 7 shows a semiconductor chip 101 in which an emitter, which is a ground terminal of a bipolar transistor, is electrically connected to a ground metal layer provided on the back surface via a via hole. 7A is a front view of the semiconductor chip 101, FIG. 7B is a side view of the semiconductor chip 101, and FIG. 7C is a back view of the semiconductor chip 101. The side view shown in FIG. 7B is a view of the semiconductor chip 101 in FIG. 7A viewed from the X direction. The semiconductor chip 101 has a configuration in which a front-stage bipolar transistor 103, a middle-stage bipolar transistor 104, and a rear-stage bipolar transistor 105 having different emitter sizes are provided on a high-resistance semiconductor substrate 102 made of GaAs. The base electrodes 103a, 104a, 105a and the collector electrodes 103b, 104b, 105b are electrodes drawn from the bases or collectors of the bipolar transistors 103, 104, 105, respectively, and are used for wire bonding. The emitter electrodes 103c, 104c, and 105c drawn from the emitters of the bipolar transistors 103, 104, and 105 are electrically connected to a ground metal layer 107 provided on the back surface via via holes 106 that penetrate the semiconductor substrate 102. Have been.
[0006]
FIG. 7D is an equivalent circuit diagram of the semiconductor chip 101. In this case, the inductances (inductors under the emitters) LC1, LC2, LC3 existing between the emitter electrodes 103c, 104c, 105c and the grounding metal layer 107, respectively, depend on the chip thickness and the respective emitter electrodes 103c, 104c, 105c. Is determined by the number and diameter of the via holes 106 drawn out from the holes. All the via holes 106 are connected to the ground metal layer 107 on the back surface, and the equivalent circuit diagram of the semiconductor chip 101 can be expressed by a circuit in which the inductances LC1, LC2, and LC3 below the emitter are commonly bundled.
[0007]
By mounting the above-described semiconductor chip 101 on a circuit board, a high-frequency amplifier can be formed. FIGS. 8A and 8B show an example of a circuit board of a high-frequency amplifier on which the semiconductor chip 101 and other electronic components are mounted. FIG. 8A is a front view of the circuit board 111, and FIG. 8B is a cross-sectional view taken along a line GG of FIG. 8A. As shown in FIG. 8B, the circuit board 111 has a configuration in which a plurality of dielectric layers 114 are stacked, and includes two internal metal layers 115 inside. Further, a metal pattern 112 for mounting a semiconductor chip is provided on the front surface of the circuit board 111, and a ground electrode 116 is provided on the back surface. The semiconductor chip mounting metal pattern 112 is electrically connected to the internal metal layer 115 through the via hole 113. The internal metal layer 115 is further electrically connected to a ground electrode 116 on the back surface via a via hole 113. By connecting the semiconductor chip mounting metal pattern 112 and the ground electrode 116 using the via hole 113 in this manner, the inductance existing between the semiconductor chip mounting metal pattern 112 and the ground electrode 116 can be reduced, and the heat radiation Nature can be secured.
[0008]
FIG. 8C is a perspective view of a high-frequency amplifier in which the semiconductor chip 101 of FIGS. 7A to 7C is mounted on the circuit board 111 of FIGS. 8A and 8B. Note that, for simplicity, a matching circuit, a bias circuit, and the like including chip components such as a strip line, a capacitor, and a resistor are omitted. FIG. 8D is an equivalent circuit diagram of the high-frequency amplifier. Inductances LC1, LC2, and LC3 below the emitters of the transistors provided on the semiconductor chip 101 are bundled by a ground metal layer on the back surface of the semiconductor chip 101, and are formed between the semiconductor chip mounting metal pattern 112 of the circuit board 111 and the ground electrode 115. It becomes a form connected to the inductance LS between them.
[0009]
As described above, the high-frequency amplifier of the second configuration example electrically connects the ground terminal of the transistor provided on the front surface of the semiconductor chip to the ground metal layer on the back surface of the semiconductor chip through the via hole. This is a configuration in which the layer is directly connected to a semiconductor chip mounting metal pattern formed on the surface of the circuit board. Further, the semiconductor chip mounting metal pattern provided on the front surface of the circuit board and the ground electrode provided on the back surface are electrically connected by via holes. In this configuration, since no wire is used for electrical connection between the ground terminal of the transistor and the circuit board, the inductance existing between the ground terminal and the circuit board can be reduced, and the gain can be improved. Furthermore, since the heat is effectively radiated through the via holes provided in the semiconductor chip, a rise in the temperature of the transistor can be suppressed (for example, see Patent Document 2).
[0010]
[Patent Document 1]
JP-A-10-092974 (page 3-4, FIG. 1-3)
[0011]
[Patent Document 2]
JP-A-2000-260784 (pages 12-13, 13-14)
[0012]
[Problems to be solved by the invention]
However, in the case of the first configuration example, since wires are used for electrical connection between the grounding terminal of each transistor and the circuit board, a decrease in gain due to an increase in mounting area and an increase in inductance due to the wire length is a problem. It becomes.
[0013]
In the case of the second configuration example, the inductance under the grounding terminals of all the transistors is short-circuited by the grounding metal layer on the back surface of the semiconductor chip. Therefore, the inductance of the circuit board is reduced by the grounding terminals of all the transistors. Affects in common. In the case of this configuration, the ground inductance (the inductance existing between the reference ground potential and the potential of the ground terminal of the transistor) is determined by the inductance below the ground terminal of the semiconductor chip and the inductance of the circuit board. In addition, the ground inductance cannot be controlled for each transistor. Therefore, there is a problem that the ground inductance cannot be set for each transistor in order to improve various characteristics such as noise figure (NF) and intermodulation wave distortion. Further, since the ground terminals of all the transistors are commonly connected to the same ground metal layer, the potential of the ground terminal of the transistor is affected by the potential of the ground terminal of another transistor. In other words, feedback occurs between the ground terminals of the transistors, and if the ground inductance is large to some extent, the feedback amount oscillates beyond the range of the stability condition, so that there is a problem that good stability cannot be obtained.
[0014]
[Means for Solving the Problems]
A first semiconductor chip according to the present invention includes a semiconductor substrate, a plurality of transistors formed on the semiconductor substrate, including a ground terminal, a wire bonding pad formed on the semiconductor substrate, and a semiconductor substrate having a thickness. A via hole penetrating in a direction, and a grounding metal layer provided on a surface of the semiconductor substrate opposite to a surface on which the transistor is formed, wherein the plurality of transistors include the grounding terminal. A first transistor electrically connected to the grounding metal layer via the via hole, and a second transistor electrically connected to the grounding terminal with the wire bonding pad. It is characterized by.
[0015]
Further, the second semiconductor chip of the present invention is a semiconductor substrate, a plurality of transistors formed on the semiconductor substrate, including a ground terminal, a via hole penetrating the semiconductor substrate in the thickness direction, A semiconductor chip provided on a surface opposite to the surface on which the transistor is formed and including a plurality of grounding metal patterns electrically separated from each other, wherein the plurality of transistors have the grounding terminal. At least two transistors electrically connected to different ground metal patterns via the via holes are included.
[0016]
The high-frequency amplifier according to the present invention is a high-frequency amplifier in which a semiconductor chip provided with a plurality of transistors including a ground terminal is mounted on a circuit board, and the circuit board is formed on a surface on which the semiconductor chip is mounted. A plurality of semiconductor chip mounting metal patterns electrically separated from each other, a ground electrode formed on a surface opposite to the surface, and electrically connecting the semiconductor chip mounting metal pattern and the ground electrode. Wherein the plurality of transistors include at least two transistors whose grounding terminals are electrically connected to different metal patterns for mounting a semiconductor chip.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
In the first semiconductor chip of the present invention, the ground terminal of the first transistor is electrically connected to the ground metal layer on the back surface via the via hole, and the ground terminal of the second transistor is a wire. Since it is electrically connected to the bonding pad, the inductance applied to the ground terminal of the first transistor and the inductance applied to the ground terminal of the second transistor can be controlled separately. Furthermore, when mounted on a circuit board, the mounting area can be reduced as compared with a configuration in which ground terminals of all transistors and the circuit board are electrically connected using wires. In the case where there are a plurality of first semiconductor chips, the grounding metal layer includes a plurality of grounding metal patterns electrically separated from each other, and the plurality of first transistors have different grounding terminals. Preferably, at least two transistors electrically connected to the ground metal pattern are included. Also in the first transistor, the inductance applied to the grounding terminal can be individually controlled, and the grounding terminal is electrically separated from other grounding terminals and is not affected by the potential of each other, so that the stability is good. This is because
[0018]
In addition, in the second semiconductor chip of the present invention, at least two transistors connected to different (electrically separated) ground metal patterns via via holes are included. In addition, the inductance applied to the ground terminal can be controlled for each transistor. Further, since a via hole is used to connect the ground terminal of the transistor to the ground metal layer, the inductance below the ground terminal can be set small, which leads to an improvement in gain. Furthermore, the mounting area when mounting on a circuit board can be reduced.
[0019]
Next, the high-frequency amplifier of the present invention will be described. ADVANTAGE OF THE INVENTION According to the high frequency amplifier of this invention, gain improvement by reduction of ground inductance is obtained, Furthermore, control of the ground inductance of a transistor is attained, and favorable characteristics are obtained.
[0020]
In the high-frequency amplifier of the present invention, the semiconductor chip is the first semiconductor chip of the present invention, and the metal pattern for mounting the semiconductor chip on the circuit board includes the first metal pattern used for wireless bonding and the metal pattern used for wire bonding. A second metal pattern is included, and the ground terminal of the first transistor and the first metal pattern are electrically connected to the ground terminal of the second transistor and the second metal pattern, respectively. Is preferred. In this configuration, the first transistor whose grounding terminal is electrically connected to the circuit board wirelessly via the via hole and the second transistor whose grounding terminal is electrically connected to the circuit board by wire bonding Is included, the degree of freedom of the ground inductance design can be obtained.
[0021]
In the high frequency amplifier of the present invention, the semiconductor chip is the second semiconductor chip of the present invention, and the plurality of ground metal patterns of the semiconductor chip are electrically connected to different semiconductor chip mounting metal patterns. Preferably, at least two ground metal patterns are included. In this configuration, the ground inductance of each transistor can be controlled, and further, since no wire is used to connect the ground terminal of each transistor to the metal pattern for mounting a semiconductor on the circuit board, the ground inductance can be set small.
[0022]
In the high-frequency amplifier according to the present invention, the semiconductor chip may be flip-chip mounted on the surface of the circuit board on which the semiconductor chip mounting metal pattern is formed. With this configuration, the ground inductance can be individually controlled in a plurality of transistors. Furthermore, since no wire is used to connect the ground terminal of each transistor to the semiconductor mounting metal pattern of the circuit board, the ground inductance can be set small.
[0023]
Further, in the high-frequency amplifier of the present invention, the semiconductor chip is mounted with the surface on which the plurality of transistors are provided facing the circuit board, and the semiconductor chip is provided with a ground terminal on the surface on which the plurality of transistors are provided. Each of the ground terminal electrodes that are pulled out is formed, and the plurality of metal patterns for mounting the semiconductor chip are provided at positions corresponding to the ground terminal electrodes, and are electrically connected to the corresponding ground terminal electrodes. A metal pattern for terminal connection may be included. With this configuration, the ground inductance can be individually controlled in a plurality of transistors. Furthermore, since no wire is used to connect the ground terminal of each transistor to the semiconductor mounting metal pattern of the circuit board, the ground inductance can be set small.
[0024]
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0025]
(Embodiment 1)
One embodiment of the semiconductor chip of the present invention will be described below.
[0026]
1A and 1B show a semiconductor chip of the present embodiment. FIG. 1A is a front view of the semiconductor chip 1, FIG. 1B is a side view of the semiconductor chip 1, and FIG. 1 is a rear view of FIG. Note that the side view shown in FIG. 1B is a view of the semiconductor chip 1 viewed from the X direction in FIG.
[0027]
The semiconductor chip 1 is provided with a front-stage bipolar transistor 3, a middle-stage bipolar transistor 4, and a rear-stage bipolar transistor 5 having different emitter sizes on a high-resistance semiconductor substrate 2 made of, for example, GaAs. The base electrodes 3a, 4a, 5a and the collector electrodes 3b, 4b, 5b are used as wire bonding pads which are respectively drawn from the bases and collectors of the bipolar transistors 3, 4, 5. The emitter electrodes 3c, 4c drawn from the emitters, which are the ground terminals of the front bipolar transistor 3 and the middle bipolar transistor 4, are electrically connected to the ground metal layer 7 provided on the back surface by the via hole 6 penetrating the semiconductor substrate 2. It is connected to the. Further, the emitter electrode 5c drawn from the emitter, which is the ground terminal of the subsequent bipolar transistor 5, is used as a pad for wire bonding. That is, the emitter electrode 5c of the rear bipolar transistor 5 is not electrically connected to the grounding metal layer 7 on the back surface, and is electrically separated from the emitter electrode 3c of the front bipolar transistor 3 and the emitter electrode 4c of the middle bipolar transistor 4. Have been. As described above, the plurality of transistors provided in the semiconductor chip 1 include a transistor (first transistor) whose grounding terminal is electrically connected to the grounding metal layer 7 on the rear surface via the via hole 6, and a grounding terminal. A transistor (second transistor) whose terminals are electrically connected to the wire bonding pads.
[0028]
When the semiconductor chip 1 is used for a high-frequency amplifier for wireless communication such as a mobile phone, an output power of about several watts is handled, and heat dissipation is regarded as important. Therefore, the semiconductor chip 1 needs to be formed thin, and the chip thickness is desirably about 100 μm or less.
[0029]
FIG. 1D shows an equivalent circuit diagram of the semiconductor chip 1. As shown in the equivalent circuit diagram, the inductances LC1 and LC2 (emitters below the emitters) LC1 and LC2 existing between the emitter electrodes 3c and 4c of the front-stage bipolar transistor 3 and the middle-stage bipolar transistor 4 and the ground metal layer 7 are connected to the via holes 6 respectively. Is set by On the other hand, since the emitter electrode 5c of the latter bipolar transistor 5 is not connected to the via hole 6, the inductance below the emitter is zero. For example, when the thickness of the semiconductor chip 1 is 100 μm and the diameter of the via hole 6 is 100 μm, the inductance per via hole 6 is about 0.1 nH. The number of via holes 6 electrically connected to the emitter electrodes 3c, 4c of the front-stage bipolar transistor 3 and the middle-stage bipolar transistor 4 is two. Therefore, in this case, the inductance under the emitter LC1 = LC2 = 0.05 nH.
[0030]
With the above configuration, the semiconductor chip 1 can separately set the inductance applied to the emitters of the first and second bipolar transistors 3 and 4 and the inductance applied to the emitter of the second bipolar transistor 5. Further, since the inductance applied to the emitters of the first bipolar transistor 3 and the middle bipolar transistor 4 is set by the via hole 6, the inductance is smaller than that in the case of wire bonding. Accordingly, the gain is improved. On the other hand, when mounted on a circuit board, the emitter of the latter bipolar transistor 5 is electrically connected to the circuit board by wire bonding and is electrically separated from the emitters of the other bipolar transistors 3 and 4, so that the other The influence of the emitter potential of the bipolar transistors 3 and 4 can be suppressed. According to this configuration, the degree of freedom in designing the inductance connected to the emitter of the transistor can be obtained.
[0031]
In the present embodiment, only the emitter of the rear bipolar transistor 5 is not connected to the ground metal layer 7 on the back surface. However, the front bipolar transistor 3 or the middle bipolar transistor 4 is not connected to the ground metal layer 7. It is good also as composition of. In the present embodiment, the ground metal layer 7 is formed on the entire back surface of the semiconductor chip 1. However, the inductance LC1 below the emitter of the previous bipolar transistor 3 and the inductance LC2 below the emitter of the middle bipolar transistor 4 are equal to each other. In order to prevent a short circuit, the grounding metal layer 7 may be formed of a plurality of grounding metal patterns electrically separated from each other, and may be connected to a different grounding metal pattern for each transistor.
[0032]
(Embodiment 2)
Another embodiment of the semiconductor chip of the present invention will be described below. 2A and 2B show the semiconductor chip 11 of the present embodiment. FIG. 2A is a front view of the semiconductor chip 11, FIG. 2B is a side view of the semiconductor chip 11, and FIG. FIG. 3 is a rear view of the chip 11. Note that the side view shown in FIG. 2B is a view of the semiconductor chip 11 viewed from the X direction in FIG. 2A.
[0033]
In the semiconductor chip 11, a front-stage bipolar transistor 13, a middle-stage bipolar transistor 14, and a rear-stage bipolar transistor 15 having different emitter sizes are provided on a high-resistance semiconductor substrate 12 made of, for example, GaAs. The base electrodes 13a, 14a, 15a and the collector electrodes 13b, 14b, 15b are pulled out from the bases and collectors of the bipolar transistors 13, 14, 15, respectively, and are used as pads for wire bonding. The emitter electrodes 13 c, 14 c, and 15 c drawn from the emitters, which are the ground terminals of the bipolar transistors 13, 14, and 15, are connected to the corresponding ground metal patterns 17 provided on the back surface by via holes 16 penetrating the semiconductor substrate 12. , 18, and 19 are electrically connected. The grounding metal patterns 17, 18, and 19 are electrically separated from each other. The emitter electrode 13c is a grounding metal pattern 17, the emitter electrode 14c is a grounding metal pattern 18, and the emitter electrode 15c is a grounding metal pattern 19. Are electrically connected to each other. That is, the emitter electrodes 13c, 14c, 15c of the bipolar transistors 13, 14, 15 are connected to different ground metal patterns.
[0034]
FIG. 2D shows an equivalent circuit diagram of the semiconductor chip 11. In this case, the inductances (inductors under the emitters) LC1, LC2, LC3 existing between the emitter electrodes 13c, 14c, 15c and the ground metal patterns 17, 18, 19, respectively, are as described in the first embodiment. , Chip thickness, and the number and diameter of via holes 16 drawn from each of the emitter electrodes 3c, 4c, 5c.
[0035]
As described above, in the semiconductor chip 11, the inductance applied to the emitter can be controlled for each of the bipolar transistors 13, 14, and 15. Further, since the potentials of the emitters of the bipolar transistors 13, 14, and 15 do not affect each other, good characteristics can be obtained. Further, since all the bipolar transistors 13, 14, 15 are connected to the via holes 16, the inductance value applied to the emitter can be reduced, which leads to an improvement in gain. Furthermore, effective heat dissipation is also possible.
[0036]
(Embodiment 3)
An embodiment of the high-frequency amplifier according to the present invention will be described below.
[0037]
In the high-frequency amplifier according to the present embodiment, the semiconductor chip 1 described in the first embodiment is mounted on a circuit board.
[0038]
FIGS. 3A and 3B show an example of a circuit board on which the semiconductor chip 1 and other electronic components are mounted in the high-frequency amplifier according to the present embodiment. FIG. 3A is a front view of the circuit board 21, and FIG. 3B is a cross-sectional view taken along the line AA of FIG. 3A. As shown in FIG. 3B, the circuit board 21 includes a plurality of dielectric layers 25 made of ceramic or the like, and further includes two internal metal layers 26 therein. On the front surface of the circuit board 21, metal patterns 22 and 23 for mounting a semiconductor chip are provided, and on the back surface, a ground electrode 27 is provided. The semiconductor chip mounting metal patterns 22 and 23 are electrically connected to the internal metal layer 26 via the via holes 24 in order to secure heat dissipation and reduce the ground inductance of the transistor. The internal metal layer 26 is further electrically connected to a ground electrode 27 on the back surface via a via hole 24. That is, the semiconductor chip mounting metal patterns 22 and 23 are electrically connected to the ground electrode 27 on the back surface by the via holes 24. The semiconductor chip mounting metal pattern 22 is a pattern (first metal pattern) used for wireless bonding, and is used for connection with the ground metal layer 7 on the back surface of the semiconductor chip 1. The semiconductor chip mounting metal pattern 23 is a pattern (second metal pattern) used for wire bonding, and is used for connection with the emitter electrode 5c which is a wire bonding pad of the semiconductor chip 1.
[0039]
As a specific example of the circuit board 21 as described above, for example, the thicknesses of the semiconductor chip metal patterns 22 and 23, the internal metal layer 26, and the ground electrode 27 are each 10 μm, and the dielectric layer 25 includes four layers. The thickness is 200 μm, the dielectric constant of the dielectric layer 25 is 9, the diameter of the via hole 24 is about 100 μm, and the inductance per via hole 24 is about 0.2 nH. However, since the internal metal layer 26 is connected to the ground electrode 27 through a large number of via holes 24, the inductance between the internal metal layer 26 and the ground electrode 27 can be almost ignored. Therefore, the inductances LS1 and LS2 between the semiconductor chip mounting metal patterns 22 and 23 and the ground electrode 27 are determined by the inductance between the semiconductor chip mounting metal patterns 22 and 23 and the internal metal layer 26. The inductance between the semiconductor chip mounting metal pattern 22 and the ground electrode 27 is LS1 = 0.033 nH because there are six via holes 24 connecting the semiconductor chip mounting metal pattern 22 and the internal metal layer 26. Since the semiconductor chip mounting metal patterns 23 are arranged in two regions and are each connected to one via hole 24, LS2 = 0.1 nH.
[0040]
FIG. 3C is a perspective view of the high-frequency amplifier of the present embodiment in which the semiconductor chip 1 of FIGS. 1A to 1C is mounted on the circuit board 21 of FIGS. 3A and 3B. Note that, for simplicity, a matching circuit, a bias circuit, and the like including chip components such as a strip line, a capacitor, and a resistor are omitted. FIG. 3D shows an equivalent circuit diagram of the high-frequency amplifier.
[0041]
In the high-frequency amplifier according to the present embodiment, the semiconductor chip 1 shown in FIGS. 1A to 1C is mounted on the circuit board 21 shown in FIGS. 5 and the semiconductor chip mounting metal pattern 23 are connected by four wires 28. For example, if the length of one wire is 400 μm, the inductance per wire is about 0.4 nH, so the inductance (LW) of the wire 28 is 0.1 nH. The ground inductance of the front bipolar transistor 3 and the middle bipolar transistor 4 is determined by the inductances LC1 and LC2 below the emitter and the inductance LS1 between the metal pattern 22 for mounting the semiconductor chip of the circuit board 21 and the ground electrode 27, and LC1 + LS1 respectively. , LC2 + LS1. The ground inductance of the latter bipolar transistor 5 is determined by the inductance LW of the wire 28 and the inductance LS2 between the semiconductor chip mounting metal pattern 23 of the circuit board 21 and the ground electrode 27, and is LW + LS2.
[0042]
According to the above configuration, the ground inductance of the front bipolar transistor 3 and the middle bipolar transistor transistor 4 and the ground inductance of the rear bipolar transistor 5 can be set separately. In the case of the present embodiment, for the first-stage bipolar transistor 3 and the middle-stage bipolar transistor 4, the ground inductance can be set small to increase the gain, and the second-stage bipolar transistor 3 uses the wire 28 for connection between the emitter and the circuit board 21. For the transistor 5, the intermodulation wave distortion can be reduced.
[0043]
(Embodiment 4)
Another embodiment of the high-frequency amplifier of the present invention will be described below.
[0044]
In the high-frequency amplifier according to the present embodiment, the semiconductor chip 11 described in the second embodiment is mounted on a circuit board. FIGS. 4A and 4B show an example of a circuit board on which the semiconductor chip 11 and other electronic components are mounted in the high-frequency amplifier according to the present embodiment. FIG. 4A is a front view of the circuit board 31, and FIG. 4B is a cross-sectional view taken along the line BB of FIG. 4A. FIG. 4C is a cross-sectional view taken along the line CC of FIG. 4A. The circuit board 31 includes a plurality of dielectric layers 36 made of ceramic or the like, and further includes two internal metal layers 37 inside. Further, metal patterns 32, 33, and 34 for mounting a semiconductor chip are provided on the front surface of the circuit board 31, and a ground electrode 38 is provided on the back surface. The semiconductor chip mounting metal patterns 32, 33, and 34 are electrically connected to the internal metal layer 37 via via holes 35 in order to ensure heat dissipation and reduce the ground inductance of the transistor. The internal metal layer 37 is further electrically connected to a ground electrode 38 on the back surface via a via hole 35. That is, the ground metal patterns 32, 33, 34 are electrically connected to the ground electrode 38 on the back surface. The ground metal patterns 32, 33, 34 are provided corresponding to the ground metal patterns 17, 18, 19 on the back surface of the semiconductor chip 11.
[0045]
FIG. 4D is a perspective view of the high-frequency amplifier according to the present embodiment in which the semiconductor chip 11 of FIGS. 2A to 2C is mounted on the circuit board 31 of FIGS. 4A to 4C. . Note that, for simplicity, a matching circuit, a bias circuit, and the like including chip components such as a strip line, a capacitor, and a resistor are omitted. In this high-frequency amplifier, the ground metal patterns 17, 18, 19 on the back surface of the semiconductor chip 11 are connected to the semiconductor chip mounting metal patterns 32, 33, 34 of the circuit board 31. FIG. 4E shows an equivalent circuit diagram of the high-frequency amplifier.
[0046]
The ground inductance of each of the bipolar transistors 13, 14, 15 is determined by the inductances LC1, LC2, LC3 below the emitter and the inductances LS1, between the metal patterns 32, 33, 34 for mounting the semiconductor chip of the circuit board 31 and the ground electrode 38. LS2 and LS3 respectively. That is, the ground inductance of the first bipolar transistor 13 is LC1 + LS1, the ground inductance of the middle bipolar transistor 14 is LC2 + LS2, and the ground inductance of the second bipolar transistor 15 is LC3 + LS3. The inductances LS1, LS2, LS3 between the semiconductor chip mounting metal patterns 32, 33, 34 of the circuit board 31 and the ground electrode 28 are determined in the same manner as the inductances LS1, LS2 described in the third embodiment. .
[0047]
According to the high frequency amplifier configured as described above, the ground inductance of each transistor can be individually controlled. Therefore, the ground inductance of each transistor can be designed so that characteristics such as gain and intermodulation wave distortion are optimized.
[0048]
(Embodiment 5)
Another embodiment of the high-frequency amplifier of the present invention will be described below.
[0049]
FIG. 5A is a front view of a semiconductor chip 41 used in the high-frequency amplifier according to the present embodiment. The semiconductor chip 41 is provided with a front-stage bipolar transistor 43, a middle-stage bipolar transistor 44, and a rear-stage bipolar transistor 45 having different emitter sizes on a high-resistance semiconductor substrate 42 made of, for example, GaAs. The base electrodes 43a, 44a, 45a, the collector electrodes 43b, 44b, 45b, and the emitter electrodes (ground terminal electrodes) 43c, 44c, 45c are formed of the base, collector, and emitter (for grounding) of each bipolar transistor 43, 44, 45. Terminal). Each electrode is electrically isolated from each other.
[0050]
FIG. 5B is a front view of a circuit board 51 used in the high-frequency amplifier according to the present embodiment, and FIG. 5C is a cross-sectional view taken along line D-D in FIG. FIG. 5D is a cross-sectional view taken along the line EE in FIG. The circuit board 51 has a configuration in which a plurality of dielectric layers 57 made of ceramic or the like are stacked, and includes two internal metal layers 58 inside. Further, on the surface of the circuit board 51, metal patterns for mounting semiconductor chips (metal patterns for connecting ground terminals) 52, 53, 54 used for connection with the emitter electrodes 43c, 44c, 45c, and base electrodes 43a, 44a. , 45a or collector electrodes 43b, 44b, 45b are provided, and a ground electrode 59 is provided on the back surface. The semiconductor chip mounting metal patterns 52, 53, and 54 are provided at positions corresponding to the emitter electrodes 43c, 44c, and 45c of the semiconductor chip 41, respectively, and the electrode pad 55 is connected to the base electrodes 43a, 44a, and 45a of the semiconductor chip 51 and the collector electrode. They are provided at positions corresponding to 43b, 44b, and 45b, respectively. The semiconductor chip mounting metal patterns 52, 53, 54 are electrically connected to the internal metal layer 58 through via holes 56 in order to ensure heat dissipation and reduce the ground inductance of the transistor. The internal metal layer 58 is further electrically connected to a ground electrode 59 on the back surface via a via hole 56. That is, the semiconductor chip mounting metal patterns 52, 53, 54 are electrically connected to the ground electrode 59 on the back surface.
[0051]
Since the high-frequency amplifier according to the present embodiment is formed by flip-chip mounting the semiconductor chip 41 on the surface of the circuit board 51, each electrode of the semiconductor chip 41 has a corresponding semiconductor chip formed on the circuit board 51 side. They are connected to the mounting metal patterns 52, 53, 54 or the electrode pads 55, respectively.
[0052]
FIG. 5E shows an equivalent circuit diagram of the high-frequency amplifier according to the present embodiment. In this high-frequency amplifier, the grounding inductance of each of the bipolar transistors 43, 44, and 45 is only the inductances LS1, LS2, and LS3 that exist between the semiconductor chip mounting metal patterns 52, 53, and 54 of the circuit board 51 and the grounding electrode 59. Is determined. Therefore, in this configuration, the ground inductance can be set individually in the via holes 56 connected to the semiconductor chip mounting metal patterns 52, 53, 54. The inductances LS1, LS2, LS3 between the semiconductor chip mounting metal patterns 52, 53, 54 of the circuit board 51 and the ground electrode 59 are determined in the same manner as the inductances LS1, LS2 described in the third embodiment. .
[0053]
As described above, according to the high-frequency amplifier having this configuration, the ground inductance of each transistor can be set individually. Therefore, it is possible to design the ground inductance so that characteristics such as gain and intermodulation wave distortion are optimized.
[0054]
【The invention's effect】
As described above, according to the semiconductor chip and the high-frequency amplifier of the present invention, it is possible to individually control the ground inductance of a plurality of transistors.
[Brief description of the drawings]
1A and 1B show one embodiment of a semiconductor chip of the present invention, wherein FIG. 1A is a front view, FIG. 1B is a side view, FIG. 1C is a rear view, and FIG. 1D is an equivalent circuit diagram.
2A and 2B show another embodiment of the semiconductor chip of the present invention, wherein FIG. 2A is a front view, FIG. 2B is a side view, FIG. 2C is a rear view, and FIG. 2D is an equivalent circuit diagram.
3A and 3B show one embodiment of the high-frequency amplifier of the present invention, in which FIG. 3A is a surface view of a circuit board used in the high-frequency amplifier, FIG. 3B is a cross-sectional view taken along the line AA of FIG. (c) is a perspective view, and (d) is an equivalent circuit diagram.
4A and 4B show another embodiment of the high-frequency amplifier of the present invention, wherein FIG. 4A is a front view of a circuit board used in the high-frequency amplifier, FIG. 4B is a cross-sectional view taken along the line BB of FIG. (C) is a cross-sectional view taken along the line CC of (a), (d) is a perspective view, and (e) is an equivalent circuit diagram.
5A and 5B show still another embodiment of the high-frequency amplifier according to the present invention, wherein FIG. 5A is a surface view of a semiconductor chip used in the high-frequency amplifier, FIG. 5B is a surface view of a circuit board used in the high-frequency amplifier, (C) is a sectional view taken along the line DD of (b), (d) is a sectional view taken along the line EE of (b), (e) is an equivalent circuit diagram, and (f) is a plan view.
6A is a front view of a conventional semiconductor chip, FIG. 6B is a plan view of a conventional high-frequency amplifier, and FIG. 6C is a cross-sectional view of FIG.
7A and 7B show another conventional semiconductor chip, wherein FIG. 7A is a front view, FIG. 7B is a side view, FIG. 7C is a rear view, and FIG. 7D is an equivalent circuit diagram.
8A and 8B show another conventional high-frequency amplifier, wherein FIG. 8A is a surface view of a circuit board used for the high-frequency amplifier, FIG. 8B is a cross-sectional view taken along line GG of FIG. FIG. 3D is a perspective view, and FIG.
[Explanation of symbols]
1,11,41 Semiconductor chip
2,12,42 Semiconductor substrate
3,13,43 Pre-stage bipolar transistor
4,14,44 Middle-stage bipolar transistor
5,15,45 Pre-stage bipolar transistor
3a, 4a, 5a Base electrode
3b, 4b, 5b Collector electrode
3c, 4c, 5c Emitter electrode
13a, 14a, 15a Base electrode
13b, 14b, 15b Collector electrode
13c, 14c, 15c Emitter electrode
43a, 44a, 45a Base electrode
43b, 44b, 45b Collector electrode
43c, 44c, 45c Emitter electrode
6,16 via hole
7 Metal layer for grounding
17,18,19 Metal pattern for grounding
21, 31, 51 circuit board
22, 23 Metal pattern for mounting semiconductor chip
24, 35, 56 via hole
25, 36, 57 dielectric layer
26,37,58 Internal metal layer
27, 38, 59 Ground electrode
28 wires
32,33,34 Metal pattern for mounting semiconductor chip
52, 53, 54 Metal patterns for mounting semiconductor chips
55 electrode pads

Claims

A semiconductor substrate;
A plurality of transistors formed on the semiconductor substrate, including a ground terminal,
A wire bonding pad formed on the semiconductor substrate;
Via holes penetrating the semiconductor substrate in the thickness direction,
A ground metal layer provided on a surface of the semiconductor substrate opposite to the surface on which the transistor is formed,
A first transistor in which the ground terminal is electrically connected to the ground metal layer via the via hole, and the ground terminal is electrically connected to the wire bonding pad; And a second transistor.

A plurality of the first transistors,
The ground metal layer comprises a plurality of ground metal patterns electrically separated from each other,
2. The semiconductor chip according to claim 1, wherein the plurality of first transistors include at least two transistors in which the ground terminals are electrically connected to different ground metal patterns.

A semiconductor substrate;
A plurality of transistors formed on the semiconductor substrate, including a ground terminal,
Via holes penetrating the semiconductor substrate in the thickness direction,
A semiconductor chip provided on a surface of the semiconductor substrate opposite to a surface on which the transistor is formed, and including a plurality of grounding metal patterns electrically separated from each other,
A semiconductor chip, wherein the plurality of transistors include at least two transistors whose ground terminals are electrically connected to different ground metal patterns via the via holes.

A high-frequency amplifier in which a semiconductor chip provided with a plurality of transistors including a ground terminal is mounted on a circuit board,
The circuit board includes a plurality of semiconductor chip mounting metal patterns formed on a surface on which the semiconductor chip is mounted and electrically separated from each other; a ground electrode formed on a surface opposite to the surface; Including a via hole for electrically connecting the chip mounting metal pattern and the ground electrode,
The high-frequency amplifier according to claim 2, wherein the plurality of transistors include at least two transistors whose grounding terminals are electrically connected to different metal patterns for mounting a semiconductor chip.

The high-frequency amplifier according to claim 4, wherein
The semiconductor chip is the semiconductor chip according to claim 1,
The metal pattern for mounting a semiconductor chip on the circuit board includes a first metal pattern used for wireless bonding, and a second metal pattern used for wire bonding.
A high-frequency amplifier in which a ground terminal of the first transistor and the first metal pattern, and a ground terminal of the second transistor and the second metal pattern are electrically connected to each other.

The high-frequency amplifier according to claim 4, wherein
The semiconductor chip is the semiconductor chip according to claim 3,
A high frequency amplifier, wherein the plurality of ground metal patterns of the semiconductor chip include at least two ground metal patterns electrically connected to different semiconductor chip mounting metal patterns of the circuit board.

The high-frequency amplifier according to claim 4, wherein the semiconductor chip is flip-chip mounted on a surface of the circuit board on which a semiconductor chip mounting metal pattern is formed.

The semiconductor chip is mounted with the surface provided with the plurality of transistors facing the circuit board,
On the surface of the semiconductor chip on which the plurality of transistors are provided, ground terminal electrodes respectively drawn from the ground terminals are formed,
The plurality of semiconductor chip mounting metal patterns include a ground terminal connection metal pattern provided at a position corresponding to the ground terminal electrode and electrically connected to the corresponding ground terminal electrode. 5. The high-frequency amplifier according to 4.