JPH11251584A - Transistor and high frequency amplifier employing it - Google Patents

Transistor and high frequency amplifier employing it

Info

Publication number
JPH11251584A
JPH11251584A JP10050452A JP5045298A JPH11251584A JP H11251584 A JPH11251584 A JP H11251584A JP 10050452 A JP10050452 A JP 10050452A JP 5045298 A JP5045298 A JP 5045298A JP H11251584 A JPH11251584 A JP H11251584A
Authority
JP
Japan
Prior art keywords
region
electrode
regions
base
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10050452A
Other languages
Japanese (ja)
Inventor
Kazuki Tatsuoka
一樹 立岡
Toshifumi Makioka
敏史 牧岡
Kunihiko Kanazawa
邦彦 金澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP10050452A priority Critical patent/JPH11251584A/en
Publication of JPH11251584A publication Critical patent/JPH11251584A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve characteristics, e.g. distortion or noise factor, over a wide frequency range by dividing an active region into at least two regions and forming a gate electrode independently in each divided region. SOLUTION: Two active regions 12a, 12b are formed on a semiconductor substrate 11 followed by formation of a source region and a drain region, respectively, thereon. A source electrode 13 and a drain region 14 formed on the active regions 12a, 12b are connected common and gate electrodes 15a, 15b formed on the active regions 12a, 12b are separated independently. Furthermore, a capacitor is connected between the gate electrodes 15a, 15b. Since the gate electrodes are formed independently on respective active regions, respective gate electrodes can be connected with different DC voltage sources. Consequently, the operating region of the active region, and thereby the gate width, can be varied by turning the DC voltage sources on/off.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電界効果トランジ
スタ(FET)またはバイポーラトランジスタおよびそ
れらを用いた高周波増幅器に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field effect transistor (FET) or a bipolar transistor and a high frequency amplifier using the same.

【0002】[0002]

【従来の技術】従来、高周波増幅器における動作周波数
の広帯域化のためには、FETの出力整合回路のローパ
スフィルタを多段化する等の手法によって周波数特性を
良くする方法がよく行われている。
2. Description of the Related Art Hitherto, in order to widen the operating frequency of a high-frequency amplifier, a method of improving the frequency characteristics by, for example, increasing the number of stages of a low-pass filter of an output matching circuit of an FET has been often used.

【0003】従来の高周波増幅器を図11に示した回路
図を参照して説明する。この構成は、従来の構造の電界
効果トランジスタ1のゲート端子2を入力整合回路3を
介して入力端子4に接続するとともにゲート電源回路5
に接続し、ソース端子6を接地し、ドレイン端子7を出
力整合回路8を介して出力端子9に接続するとともにド
レイン電源回路10に接続したものである。
A conventional high-frequency amplifier will be described with reference to a circuit diagram shown in FIG. In this configuration, a gate terminal 2 of a field effect transistor 1 having a conventional structure is connected to an input terminal 4 via an input matching circuit 3 and a gate power supply circuit 5
, The source terminal 6 is grounded, the drain terminal 7 is connected to the output terminal 9 via the output matching circuit 8, and the drain power supply circuit 10.

【0004】この構成により、入力端子4に入力された
高周波信号は、入力整合回路3により反射することなく
電界効果トランジスタ1に入力されて増幅される。増幅
された高周波信号は出力整合回路8を介して損失するこ
となく出力端子9から出力される。
With this configuration, the high-frequency signal input to the input terminal 4 is input to the field effect transistor 1 without being reflected by the input matching circuit 3 and is amplified. The amplified high-frequency signal is output from the output terminal 9 via the output matching circuit 8 without loss.

【0005】[0005]

【発明が解決しようとする課題】上記従来の構成を有す
る高周波増幅器は、整合回路の広帯域化によって、動作
周波数の拡大を図るものであった。
The high-frequency amplifier having the above-mentioned conventional configuration aims to increase the operating frequency by widening the bandwidth of the matching circuit.

【0006】しかしながら、上記従来の構成では、帯域
の拡大に限界があるとともに、広帯域化すると整合回路
の損失が増えて高周波増幅器の効率が低下するという問
題があった。
However, in the above-described conventional configuration, there is a problem that there is a limit to the expansion of the band, and when the band is widened, the loss of the matching circuit increases and the efficiency of the high-frequency amplifier decreases.

【0007】本発明の目的は、新たなトランジスタの構
成を提供し、それを用いて損失を抑えながら広帯域の高
周波増幅器を提供するものである。
An object of the present invention is to provide a new transistor configuration, and to provide a wideband high-frequency amplifier while suppressing loss by using the same.

【0008】[0008]

【課題を解決するための手段】上記の目的を達成するた
めに、本発明の電界効果トランジスタトランジスタは、
半導体基板上に形成された活性層領域上に、複数のソー
ス領域とドレイン領域が形成され、ソース領域上にソー
ス電極が、ドレイン領域上にドレイン電極がそれぞれ共
通接続されて形成され、活性層領域の一部の領域に第1
のゲート電極が形成され、活性層領域の残りの領域に第
2のゲート電極が形成されたものである。
In order to achieve the above object, a field effect transistor according to the present invention comprises:
A plurality of source and drain regions are formed on an active layer region formed on a semiconductor substrate, a source electrode is formed on the source region, and a drain electrode is formed on the drain region. First in some areas of
Is formed, and a second gate electrode is formed in the remaining region of the active layer region.

【0009】これにより、活性領域に独立した2つのゲ
ート電極があるため、各ゲート電極に印加する電圧を導
通または遮断(以降、オン/オフと記す)する電圧制御
により、活性領域の動作範囲を変化させることができる
ため、トランジスタ特性を変化させることができる。
Thus, since there are two independent gate electrodes in the active region, the operating range of the active region is controlled by voltage control for conducting or blocking (hereinafter, referred to as on / off) the voltage applied to each gate electrode. Therefore, the transistor characteristics can be changed.

【0010】本発明の高周波増幅器は、上記本発明の電
界効果トランジスタを用い、第1と第2のゲート電極間
にキャパシタが接続され、第1のゲート電極が入力整合
回路を介して入力端子に接続されるとともに第1の直流
電圧源回路に接続され、第2のゲート電極が制御可能な
第2の直流電圧源回路に接続され、ドレイン電極が出力
整合回路を介して出力端子に接続されているものであ
る。
A high frequency amplifier according to the present invention uses the field effect transistor according to the present invention, a capacitor is connected between the first and second gate electrodes, and the first gate electrode is connected to an input terminal via an input matching circuit. Connected to the first DC voltage source circuit, the second gate electrode is connected to the controllable second DC voltage source circuit, and the drain electrode is connected to the output terminal via the output matching circuit. Is what it is.

【0011】これにより、第2のゲート電極に接続され
た制御可能な第2の直流電圧源回路により、第2のゲー
ト電極に印加する電圧をオン/オフすることにより、一
部の活性層領域を動作または不動作させてゲート幅を変
えることにより、電界効果トランジスタの出力インピー
ダンスを変化させ、動作周波数に応じて出力回路と整合
がとれるようにすることで、広帯域の増幅動作をさせる
ことができる。
[0011] Thus, by turning on / off the voltage applied to the second gate electrode by the controllable second DC voltage source circuit connected to the second gate electrode, a part of the active layer region is formed. By changing the gate width by operating or disabling the device, the output impedance of the field-effect transistor is changed, and matching with the output circuit can be achieved in accordance with the operating frequency, thereby enabling wide-band amplification operation. .

【0012】[0012]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0013】(実施の形態1)図1に、本発明における
第1の実施の形態の電界効果トランジスタの構造を示
す。
(Embodiment 1) FIG. 1 shows a structure of a field-effect transistor according to a first embodiment of the present invention.

【0014】この構造は、半導体基板11上に2つの活
性領域12a、12bが形成され、活性領域12aと1
2b上にそれぞれソース領域とドレイン領域とが形成さ
れ、ソース領域上に共通接続されたソース電極13が、
ドレイン領域上に共通接続されたドレイン電極14が形
成され、活性領域12a上にゲート電極15aが、活性
領域12b上にゲート電極15bが形成されたものであ
る。さらにゲート電極15aに接続された下部電極16
とゲート電極15bに接続された上部電極17およびそ
の間に形成された強誘電体18からなるキャパシタが形
成されたものである。
In this structure, two active regions 12a and 12b are formed on a semiconductor substrate 11, and the active regions 12a and 12b
2b, a source region and a drain region are respectively formed, and a source electrode 13 commonly connected to the source region is
A drain electrode 14 connected in common is formed on the drain region, a gate electrode 15a is formed on the active region 12a, and a gate electrode 15b is formed on the active region 12b. Further, the lower electrode 16 connected to the gate electrode 15a
And a capacitor formed of an upper electrode 17 connected to the gate electrode 15b and a ferroelectric material 18 formed therebetween.

【0015】すなわち、活性領域12aと12b上に形
成されたソース電極とドレイン電極はそれぞれ共通に接
続され、活性領域12aと12b上に形成されたゲート
電極が分離独立し、さらにゲート電極間にキャパシタが
接続された構造のものである。
That is, the source electrode and the drain electrode formed on the active regions 12a and 12b are commonly connected to each other, the gate electrodes formed on the active regions 12a and 12b are separated and independent, and a capacitor is provided between the gate electrodes. Are connected.

【0016】この構造により、それぞれの活性領域上に
形成されたゲート電極が分離独立しているため、それぞ
れのゲート電極に異なる直流電圧源を接続することがで
き、この直流電圧源をオン/オフさせることにより、活
性層領域の動作領域を変化、すなわち、ゲート幅を変え
ることができ、3種類のトランジスタの特性を得る。
According to this structure, since the gate electrodes formed on the respective active regions are separated and independent, different DC voltage sources can be connected to the respective gate electrodes, and the DC voltage sources are turned on / off. By doing so, the operation region of the active layer region can be changed, that is, the gate width can be changed, and characteristics of three types of transistors can be obtained.

【0017】また、分離独立したゲート電極を半導体基
板上でキャパシタによって直列接続することで高周波的
に接続され、かつ直流的には別々のバイアス電圧を加え
ることのできる電界効果トランジスタを作ることができ
る。
In addition, a field effect transistor which can be connected at a high frequency and to which a different bias voltage can be applied DC-wise can be manufactured by connecting the separated and independent gate electrodes in series on a semiconductor substrate by a capacitor. .

【0018】なお、集積度が劣るがキャパシタを外付け
にしてもよい。その場合、容量値の大きいものを設置す
ることができる。
Although the degree of integration is low, an external capacitor may be used. In that case, a capacitor having a large capacity value can be installed.

【0019】また、本実施の形態では、分離した活性層
領域が2つの場合について、説明したが、3つ以上有っ
てもよい。この場合には、それぞれの独立したゲート電
極に接続された直流電圧源のオン/オフの組み合わせ
で、多種類の活性層領域の動作領域を変化させてゲート
幅を変えることができ、多種類のトランジスタの特性を
得ることができる。
In this embodiment, the case where the number of separated active layer regions is two has been described, but three or more active layer regions may be provided. In this case, the gate width can be changed by changing on / off combinations of the DC voltage sources connected to the respective independent gate electrodes to change the operation regions of various types of active layer regions. The characteristics of the transistor can be obtained.

【0020】(実施の形態2)図2に、本発明における
第2の実施の形態の電界効果トランジスタの構造を示
す。
(Embodiment 2) FIG. 2 shows the structure of a field effect transistor according to a second embodiment of the present invention.

【0021】この構造は、半導体基板11上に活性領域
12が形成され、活性領域12上にソース領域とドレイ
ン領域が形成され、ソース領域上に共通接続されたソー
ス電極13が、ドレイン領域上に共通接続されたドレイ
ン電極14が形成され、活性領域12を2つに分割し
て、一方の領域に共通接続されたゲート電極15aが形
成され、他方の領域に共通接続されたゲート電極15b
が形成されたものである。さらに、ゲート電極15aに
接続された下部電極16とゲート電極15bに接続され
た上部電極17およびその間に形成された強誘電体18
からなるキャパシタが形成されたものである。
In this structure, an active region 12 is formed on a semiconductor substrate 11, a source region and a drain region are formed on the active region 12, and a source electrode 13 commonly connected on the source region is formed on the drain region. A commonly connected drain electrode 14 is formed, the active region 12 is divided into two, a gate electrode 15a commonly connected to one region is formed, and a gate electrode 15b commonly connected to the other region.
Is formed. Further, a lower electrode 16 connected to the gate electrode 15a, an upper electrode 17 connected to the gate electrode 15b, and a ferroelectric material 18 formed therebetween.
Is formed.

【0022】すなわち、1つの電界効果トランジスタ構
造に、ゲート電極だけを2つに分離独立させ、さらに、
ゲート電極間にキャパシタが接続された構造のものであ
る。
That is, in a single field effect transistor structure, only the gate electrode is separated into two independent parts.
It has a structure in which a capacitor is connected between gate electrodes.

【0023】この構造では、上記第1の実施の形態で説
明したと同じ作用効果を示すとともに、活性領域を1つ
にしているため、電界効果トランジスタをさらに小型に
することができる。ただし、活性領域が分離していない
ため、2つのトランジスタの相互影響を受けやすい。
In this structure, the same operation and effect as described in the first embodiment are exhibited, and the number of active regions is reduced to one. Therefore, the size of the field effect transistor can be further reduced. However, since the active regions are not separated, they are easily affected by the two transistors.

【0024】(実施の形態3)図3に、本発明における
第3の実施の形態の電界効果トランジスタの構造を示
す。
(Embodiment 3) FIG. 3 shows a structure of a field-effect transistor according to a third embodiment of the present invention.

【0025】この構造は、電界効果トランジスタの活性
領域12aと12b上に形成されたそれぞれのソース電
極13が、図1のように半導体基板11上で金属配線に
よって共通接続されるのではなく、混成集積回路であれ
ば半導体基板11外の絶縁基板上に形成されたボンディ
ングパッド39(パッケージの場合であれば半導体基板
11外の内部リード)に金属細線(ワイヤー)40によ
って共通接続され、また、活性領域12aと12b上に
形成されたそれぞれのドレイン電極14が、ボンディン
グパッド41に金属細線40によって共通接続され、活
性領域12aと12b上に形成されたゲート電極15
a、15bが分離独立し、それぞれ別々のボンディング
パッド42a、42bに金属細線40で接続され、さら
にゲート電極間にキャパシタが接続された構造のもので
ある。
In this structure, the respective source electrodes 13 formed on the active regions 12a and 12b of the field effect transistor are not connected in common by metal wiring on the semiconductor substrate 11 as shown in FIG. In the case of an integrated circuit, it is commonly connected to a bonding pad 39 (an internal lead outside the semiconductor substrate 11 in the case of a package) formed on an insulating substrate outside the semiconductor substrate 11 by a thin metal wire (wire) 40. Drain electrodes 14 formed on regions 12a and 12b are commonly connected to bonding pad 41 by thin metal wire 40, and a gate electrode 15 formed on active regions 12a and 12b is formed.
a and 15b are separated and independent, are connected to separate bonding pads 42a and 42b by thin metal wires 40, and a capacitor is connected between gate electrodes.

【0026】この構造でも、上記第1の実施の形態で説
明したと同じ作用効果を示す。また、同様に図2で示し
た構造の電界効果トランジスタにおいても、ソース電極
とドレイン電極をそれぞれ半導体基板外の電極(混成集
積回路の場合には半導体基板を載置した絶縁基板に形成
されたボンディングパッド、パッケージの場合には内部
リード)に金属細線で共通接続することができる。
Also in this structure, the same operation and effect as described in the first embodiment are exhibited. Similarly, in the field-effect transistor having the structure shown in FIG. 2, the source electrode and the drain electrode are respectively formed by electrodes outside the semiconductor substrate (in the case of a hybrid integrated circuit, bonding electrodes formed on an insulating substrate on which the semiconductor substrate is mounted). Pads and internal leads in the case of packages) can be commonly connected by thin metal wires.

【0027】以上、上記説明した電界効果トランジスタ
(FET)は、MOS型FET、ショットキ型FETも
しくは接合型FETであってもよい。
The field effect transistor (FET) described above may be a MOS FET, a Schottky FET or a junction FET.

【0028】(実施の形態4)図4に、本発明における
第4の実施の形態のバイポーラトランジスタの構造を示
す。
(Embodiment 4) FIG. 4 shows the structure of a bipolar transistor according to a fourth embodiment of the present invention.

【0029】この構造は、半導体基板11上に分離され
た島領域のコレクタ領域19が形成され、コレクタ領域
19内に2つのベース領域20a、20bが形成され、
それぞれのベース領域内にエミッタ領域21が形成さ
れ、コレクタ領域19上にコレクタ電極22が形成さ
れ、エミッタ領域21の上に共通に接続されたエミッタ
電極23が形成され、ベース領域20aの上に共通接続
されたベース電極24aが形成され、ベース領域20b
の上に共通接続されたベース電極24bが形成されたも
のである。
In this structure, an isolated island region collector region 19 is formed on the semiconductor substrate 11, and two base regions 20a and 20b are formed in the collector region 19.
An emitter region 21 is formed in each base region, a collector electrode 22 is formed on the collector region 19, an emitter electrode 23 connected in common is formed on the emitter region 21, and a common electrode is formed on the base region 20a. The connected base electrode 24a is formed, and the base region 20b is formed.
And a base electrode 24b connected in common is formed thereon.

【0030】さらに、ベース電極24aに接続された下
部電極16とベース電極24bに接続された上部電極1
7およびその間に形成された強誘電体18からなるキャ
パシタが形成されたものである。なお、×印の領域はコ
ンタクト領域を示す。
Further, the lower electrode 16 connected to the base electrode 24a and the upper electrode 1 connected to the base electrode 24b.
7 and a capacitor made of a ferroelectric 18 formed therebetween. Note that a region marked with a cross indicates a contact region.

【0031】この構造により、それぞれのベース領域上
に形成されたベース電極が分離独立しているため、それ
ぞれのベース電極に異なる直流電圧源を接続することが
でき、この直流電圧源をオン/オフさせることにより、
ベース領域の動作領域を変化させることにより、動作ト
ランジスタのサイズを変化させて3種類のトランジスタ
の特性を得る。
According to this structure, since the base electrodes formed on the respective base regions are separated and independent, different DC voltage sources can be connected to the respective base electrodes, and the DC voltage sources can be turned on / off. By letting
By changing the operation region of the base region, the size of the operation transistor is changed to obtain characteristics of three types of transistors.

【0032】また、分離独立したベース電極を半導体基
板上でキャパシタによって直列接続することで高周波的
に接続され、かつ直流的には別々のバイアス電圧を加え
ることのできるバイポーラトランジスタを作ることがで
きる。
Further, a bipolar transistor which is connected at a high frequency by applying a separate and independent base electrode in series on a semiconductor substrate by a capacitor and which can apply a different bias voltage in a DC manner can be manufactured.

【0033】なお、本実施の形態では、分離したベース
領域が2つの場合について、説明したが、3つ以上有っ
てもよい。この場合には、それぞれの独立したベース電
極に接続された直流電圧源のオン/オフの組み合わせ
で、多種類のベース領域の動作領域を変化させることが
でき、多種類のトランジスタの特性を得ることができ
る。
Although the present embodiment has been described with reference to the case where there are two separated base regions, three or more base regions may be provided. In this case, it is possible to change the operation region of various types of base regions by combining on / off of a DC voltage source connected to each independent base electrode, and obtain characteristics of various types of transistors. Can be.

【0034】(実施の形態5)図5に、本発明における
第5の実施の形態のバイポーラトランジスタの構造を示
す。
(Embodiment 5) FIG. 5 shows a structure of a bipolar transistor according to a fifth embodiment of the present invention.

【0035】この構造は、半導体基板11の上に分離さ
れた島領域のコレクタ領域19が形成され、コレクタ領
域19内にベース領域20が形成され、ベース領域20
内に複数のエミッタ領域21が形成され、コレクタ領域
19上にコレクタ電極22が形成され、エミッタ領域2
1の上に共通に接続されたエミッタ電極23が形成さ
れ、ベース領域20を2つの領域に分割し、一方の領域
に共通接続されたベース電極24aが形成され、他方の
領域に共通接続されたベース電極24bが形成されたも
のである。さらに、ベース電極24aに接続された下部
電極16とベース電極24bに接続された上部電極17
およびその間に形成された強誘電体18からなるキャパ
シタが形成されたものである。
In this structure, an isolated island region collector region 19 is formed on a semiconductor substrate 11, a base region 20 is formed in the collector region 19, and a base region 20 is formed.
A plurality of emitter regions 21 are formed in the inside, a collector electrode 22 is formed on the collector region 19, and the emitter region 2 is formed.
1, an emitter electrode 23 connected in common is formed, the base region 20 is divided into two regions, a base electrode 24a connected in common to one region is formed, and a common connection is made to the other region. The base electrode 24b is formed. Further, the lower electrode 16 connected to the base electrode 24a and the upper electrode 17 connected to the base electrode 24b.
And a capacitor made of the ferroelectric 18 formed therebetween.

【0036】この構造では、上記第4の実施の形態で説
明したと同じ作用効果を示すとともに、ベース領域を1
つにしているため、バイポーラトランジスタをさらに小
型にすることができる。ただし、ベース領域を分離させ
ていないため、2つのトランジスタの相互影響を受けや
すい。
In this structure, the same operation and effect as those described in the fourth embodiment are obtained, and the base region is set to one.
Therefore, the size of the bipolar transistor can be further reduced. However, since the base region is not separated, the two transistors are easily affected by each other.

【0037】(実施の形態6)図6に、本発明における
第6の実施の形態の高周波増幅器の回路図を示す。
(Embodiment 6) FIG. 6 is a circuit diagram of a high-frequency amplifier according to a sixth embodiment of the present invention.

【0038】この構成は、第1、第2または第3の実施
の形態で示した電界効果トランジスタ25を用い、第1
のゲート端子26aがゲート電圧源回路27aに接続さ
れ、第2のゲート端子26bがゲート電圧源回路27b
に接続されるとともに入力整合回路28を介して入力端
子29に接続され、ドレイン端子30がドレイン電圧源
31に接続されるとともに、出力整合回路32を介して
出力端子33に接続され、ソース端子34が接地された
ものである。なお、第1のゲート端子26aと第2のゲ
ート端子26bの間に抵抗43が接続されている。
This configuration uses the field effect transistor 25 shown in the first, second or third embodiment, and
Is connected to the gate voltage source circuit 27a, and the second gate terminal 26b is connected to the gate voltage source circuit 27b.
Connected to the input terminal 29 via the input matching circuit 28, the drain terminal 30 is connected to the drain voltage source 31, the output terminal 33 is connected via the output matching circuit 32, and the source terminal 34 Is grounded. Note that a resistor 43 is connected between the first gate terminal 26a and the second gate terminal 26b.

【0039】以下に、本発明の第6の実施の形態におけ
る高周波増幅器の動作原理について説明する。
Hereinafter, the operation principle of the high frequency amplifier according to the sixth embodiment of the present invention will be described.

【0040】まず、ゲート電圧源回路27aから印加さ
れる電圧をVgg1、ゲート電圧源回路27bから印加され
る電圧をVgg2、ドレイン電圧源回路31から印加される
電圧をVddとする。なお、電圧Vgg2、電圧Vdd、入力整合
回路28および出力整合回路32は、高周波増幅器に求
められる特性により決定され、電圧Vgg1は第1と第2の
ゲート電極を有する電界効果トランジスタの第1のゲー
ト電極を有する活性領域を動作または不動作するように
決定される。
First, the voltage applied from the gate voltage source circuit 27a is Vgg1, the voltage applied from the gate voltage source circuit 27b is Vgg2, and the voltage applied from the drain voltage source circuit 31 is Vdd. The voltage Vgg2, the voltage Vdd, the input matching circuit 28, and the output matching circuit 32 are determined by characteristics required for the high-frequency amplifier, and the voltage Vgg1 is the first gate of the field effect transistor having the first and second gate electrodes. It is determined to activate or deactivate the active region having the electrodes.

【0041】入力整合回路28および出力整合回路32
は、高周波増幅器が所望する周波数範囲で、所望の利得
や歪みまたは雑音指数等の特性が得られるように、電界
効果トランジスタ25の入出力インピーダンスに合わせ
て設計される。
Input matching circuit 28 and output matching circuit 32
Is designed in accordance with the input / output impedance of the field-effect transistor 25 so that desired characteristics such as gain, distortion, or noise figure can be obtained in a frequency range desired by the high-frequency amplifier.

【0042】ここで、全ての活性領域が動作している状
態で、周波数f1〜f2の帯域において所望の増幅特性
が得られるように設計された場合の周波数特性を図7に
示す。
Here, FIG. 7 shows frequency characteristics in a case where a design is made so as to obtain a desired amplification characteristic in a band of frequencies f1 to f2 in a state where all the active regions are operating.

【0043】図7(a)は、利得の周波数特性を示し、
図7(b)は、歪みまたは雑音指数の周波数特性を示
す。なお、図面の矢印の領域は所望の特性を得る領域で
ある。
FIG. 7A shows the frequency characteristic of the gain.
FIG. 7B shows frequency characteristics of distortion or noise figure. The area indicated by the arrow in the drawing is an area where desired characteristics are obtained.

【0044】ゲート電圧Vgg1を第1のゲート端子26a
に接続された第1のゲート電極の活性領域の動作が不動
作になるような電圧にすると、電界効果トランジスタ2
5はゲート幅が小さくなった状態と等価になり、入出力
インピーダンスも変化する。この変化したインピーダン
スが周波数f3〜f4の帯域で入力整合回路28および
出力整合回路32と整合がとれて、所望の利得や歪みま
たは雑音指数等の増幅特性が得られるように各整合回路
およびゲート幅の変化量を設計すれば、図8に示すよう
に周波数f1〜f2と周波数f3〜f4の2つの動作周
波数帯域で所望の特性を得る高周波増幅器を得ることが
できる。
The gate voltage Vgg1 is applied to the first gate terminal 26a.
When the voltage is such that the operation of the active region of the first gate electrode connected to the
5 is equivalent to a state where the gate width is reduced, and the input / output impedance is also changed. This changed impedance is matched with the input matching circuit 28 and the output matching circuit 32 in the frequency band of f3 to f4, and each matching circuit and gate width are set so that desired amplification characteristics such as gain, distortion or noise figure are obtained. , A high-frequency amplifier that obtains desired characteristics in two operating frequency bands of frequencies f1 to f2 and frequencies f3 to f4 can be obtained as shown in FIG.

【0045】さらに図9に示すように、2つの動作周波
数帯域が重なるように設計すれば、周波数f3〜f2の
従来の広帯域化手法では得ることのできない広い周波数
帯域で良好な利得や歪みまたは雑音指数等の特性を有す
る高周波増幅器を得ることができる。
Further, as shown in FIG. 9, if the two operating frequency bands are designed to overlap each other, good gain, distortion or noise can be obtained in a wide frequency band which cannot be obtained by the conventional widening technique of frequencies f3 to f2. A high frequency amplifier having characteristics such as an index can be obtained.

【0046】すなわち、周波数f3〜f4の動作領域で
は、ゲート電圧Vgg1を第1のゲート端子26aに接続さ
れた第1のゲート電極の活性領域の動作が不動作になる
ような電圧にし、周波数f1〜f2の動作領域では、ゲ
ート電圧Vgg1とゲート電圧Vgg2を第1のゲート端子2
6aと第2のゲート端子26bに接続された第1のゲー
ト電極と第2のゲート電極との両方の活性領域が動作す
るような電圧にするものである。
That is, in the operating region of the frequencies f3 to f4, the gate voltage Vgg1 is set to a voltage at which the operation of the active region of the first gate electrode connected to the first gate terminal 26a becomes inoperable. F2, the gate voltage Vgg1 and the gate voltage Vgg2 are applied to the first gate terminal 2
The voltage is set so that the active regions of both the first gate electrode and the second gate electrode connected to 6a and the second gate terminal 26b operate.

【0047】なお、図6に示した高周波増幅器では1段
の高周波増幅器しか形成していないが、この高周波増幅
器を2個以上直列に接続して多段の高周波増幅器を構成
すれば、より大きな利得を有する広帯域高周波増幅器が
実現できる。
Although only one high-frequency amplifier is formed in the high-frequency amplifier shown in FIG. 6, a larger gain can be obtained by connecting two or more high-frequency amplifiers in series to form a multi-stage high-frequency amplifier. A wide-band high-frequency amplifier can be realized.

【0048】(実施の形態7)図10に、本発明におけ
る第7の実施の形態の高周波増幅器の回路図を示す。
(Embodiment 7) FIG. 10 is a circuit diagram of a high-frequency amplifier according to a seventh embodiment of the present invention.

【0049】この回路図は、図6で示した回路図に於い
て、電界効果トランジスタ25の代わりに第4と第5の
実施の形態で示したバイポーラトランジスタ35に置き
換え、ベース電圧のかけ方を少し変えたものである。こ
のため、36aが第1のベース端子、36bが第2のベ
ース端子、37がコレクタ端子、38がエミッタ端子と
なる。
This circuit diagram is different from the circuit diagram shown in FIG. 6 in that the field effect transistor 25 is replaced with the bipolar transistors 35 shown in the fourth and fifth embodiments, and how to apply the base voltage is changed. It is a little changed. Thus, 36a is a first base terminal, 36b is a second base terminal, 37 is a collector terminal, and 38 is an emitter terminal.

【0050】そして、ゲート電圧の代わりにベース電圧
が印加され、ベース電圧Vgg1を第1のベース電極の活性
領域の動作が不動作になるような電圧にすると、バイポ
ーラトランジスタはエミッタ領域が小さくなった状態と
等価になり、トランジスタ特性が変化する。
When a base voltage is applied instead of the gate voltage and the base voltage Vgg1 is set to a voltage at which the operation of the active region of the first base electrode becomes inoperable, the emitter region of the bipolar transistor becomes smaller. This is equivalent to a state, and the transistor characteristics change.

【0051】このようにして、第6の実施の形態で説明
したと同じ動作作用で広い周波数帯域で良好な利得や歪
みまたは雑音指数等の特性を有する高周波増幅器を得る
ことができる。
In this manner, a high-frequency amplifier having good gain, distortion, noise figure, and other characteristics in a wide frequency band can be obtained by the same operation as described in the sixth embodiment.

【0052】[0052]

【発明の効果】本発明のトランジスタを用いて本発明の
高周波増幅器を形成すれば、従来の広帯域化手法では得
ることのできない広い周波数帯域で良好な利得や歪みま
たは雑音指数等の特性を有する高周波増幅器を得ること
ができる。
By using the transistor of the present invention to form the high-frequency amplifier of the present invention, a high-frequency amplifier having good gain, distortion, noise figure, and other characteristics in a wide frequency band that cannot be obtained by the conventional widening method. An amplifier can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態における電界効果ト
ランジスタの平面図
FIG. 1 is a plan view of a field-effect transistor according to a first embodiment of the present invention.

【図2】本発明の第2の実施の形態における電界効果ト
ランジスタの平面図
FIG. 2 is a plan view of a field-effect transistor according to a second embodiment of the present invention.

【図3】本発明の第3の実施の形態における電界効果ト
ランジスタの平面図
FIG. 3 is a plan view of a field-effect transistor according to a third embodiment of the present invention.

【図4】本発明の第4の実施の形態におけるバイポーラ
トランジスタの平面図
FIG. 4 is a plan view of a bipolar transistor according to a fourth embodiment of the present invention.

【図5】本発明の第5の実施の形態におけるバイポーラ
トランジスタの平面図
FIG. 5 is a plan view of a bipolar transistor according to a fifth embodiment of the present invention.

【図6】本発明の電界効果トランジスタを用いた第6の
実施の形態における高周波増幅器の回路図
FIG. 6 is a circuit diagram of a high-frequency amplifier according to a sixth embodiment using the field-effect transistor of the present invention.

【図7】図6に示した高周波増幅器で電界効果トランジ
スタの全ての活性領域が動作している状態の周波数特性
FIG. 7 is a frequency characteristic diagram in a state where all active regions of the field-effect transistor are operating in the high-frequency amplifier shown in FIG. 6;

【図8】図6に示した高周波増幅器で電界効果トランジ
スタの全ての活性領域が動作している状態と活性領域の
一部が不動作している2つの状態の周波数特性図
8 is a frequency characteristic diagram of the high-frequency amplifier shown in FIG. 6 in a state where all the active regions of the field effect transistor are operating and in a state where a part of the active region is inactive.

【図9】図6に示した高周波増幅器で電界効果トランジ
スタの全ての活性領域が動作している状態と活性領域の
一部が不動作している2つの状態の周波数特性を連続に
した周波特性図
9 is a frequency characteristic in which the frequency characteristics of the high-frequency amplifier shown in FIG. 6 are continuous between two states in which all the active regions of the field-effect transistor are operating and two states in which part of the active region is inactive. Figure

【図10】本発明のバイポーラトランジスタを用いた第
7の実施の形態における高周波増幅器の回路図
FIG. 10 is a circuit diagram of a high-frequency amplifier according to a seventh embodiment using the bipolar transistor of the present invention.

【図11】従来の高周波増幅器の回路図FIG. 11 is a circuit diagram of a conventional high-frequency amplifier.

【符号の説明】[Explanation of symbols]

11 半導体基板 12、12a、12b 活性領域 13 ソース電極 14 ドレイン電極 15a、15b ゲート電極 16 下部電極 17 上部電極 18 強誘電体 19 コレクタ領域 20、20a、20b ベース領域 21 エミッタ領域 22 コレクタ電極 23 エミッタ電極 24a、24b ベース電極 25 電界効果トランジスタ 26a 第1のゲート端子 26b 第2のゲート端子 27a 第1のゲート電圧源回路 27b 第2のゲート電圧源回路 28 入力整合回路 29 入力端子 30 ドレイン端子 31 ドレイン電圧源回路 32 出力整合回路 33 出力端子 34 ソース端子 35 バイポーラトランジスタ 36a 第1のベース端子 36b 第2のベース端子 37 コレクタ端子 38 エミッタ端子 39、41、42a、42b ボンディングパッド 40 金属細線 43 抵抗 REFERENCE SIGNS LIST 11 semiconductor substrate 12, 12a, 12b active region 13 source electrode 14 drain electrode 15a, 15b gate electrode 16 lower electrode 17 upper electrode 18 ferroelectric 19 collector region 20, 20a, 20b base region 21 emitter region 22 collector electrode 23 emitter electrode 24a, 24b Base electrode 25 Field effect transistor 26a First gate terminal 26b Second gate terminal 27a First gate voltage source circuit 27b Second gate voltage source circuit 28 Input matching circuit 29 Input terminal 30 Drain terminal 31 Drain voltage Source circuit 32 Output matching circuit 33 Output terminal 34 Source terminal 35 Bipolar transistor 36a First base terminal 36b Second base terminal 37 Collector terminal 38 Emitter terminal 39, 41, 42a, 42b Bonding pad De 40 thin metal wire 43 resistance

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 29/812 21/338 H03F 3/189 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 6 Identification code FI H01L 29/812 21/338 H03F 3/189

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】半導体基板上に形成された活性層領域上
に、複数のソース領域とドレイン領域が形成され、前記
ソース領域上にソース電極が、ドレイン領域上にドレイ
ン電極がそれぞれ共通接続されて形成され、前記活性層
領域を少なくとも2つ以上の領域に分割してそれぞれ分
割された前記活性層領域上にそれぞれ独立したゲート電
極が形成されていることを特徴とする電界効果トランジ
スタ。
A plurality of source and drain regions are formed on an active layer region formed on a semiconductor substrate, and a source electrode is commonly connected on the source region, and a drain electrode is commonly connected on the drain region. A field effect transistor formed, wherein the active layer region is divided into at least two or more regions, and independent gate electrodes are respectively formed on the divided active layer regions.
【請求項2】半導体基板上に形成された少なくとも2つ
以上の活性層領域上に、複数のソース領域とドレイン領
域が形成され、前記ソース領域上にソース電極が、前記
ドレイン領域上にドレイン電極がそれぞれ共通接続され
て形成され、それぞれの前記活性層領域上にそれぞれ独
立したゲート電極が形成されていることを特徴とする電
界効果トランジスタ。
2. A plurality of source and drain regions are formed on at least two or more active layer regions formed on a semiconductor substrate. A source electrode is formed on the source region, and a drain electrode is formed on the drain region. Are formed in common connection, and independent gate electrodes are formed on the respective active layer regions.
【請求項3】ソース電極およびドレイン電極がそれぞれ
半導体基板上で金属配線により共通接続されていること
を特徴とする請求項1または2記載の電界効果トランジ
スタ。
3. The field effect transistor according to claim 1, wherein the source electrode and the drain electrode are connected in common on the semiconductor substrate by metal wiring.
【請求項4】ソース電極およびドレイン電極がそれぞれ
半導体基板外の電極と金属細線により共通接続されてい
ることを特徴とする請求項1または2記載の電界効果ト
ランジスタ。
4. The field effect transistor according to claim 1, wherein the source electrode and the drain electrode are commonly connected to an electrode outside the semiconductor substrate by a thin metal wire.
【請求項5】それぞれ独立したゲート電極が、半導体基
板上に形成されたキャパシタもしくは前記半導体基板の
外部に付けられたキャパシタを介して接続されているこ
とを特徴とする請求項1または2記載の電界効果トラン
ジスタ。
5. The semiconductor device according to claim 1, wherein the independent gate electrodes are connected via a capacitor formed on the semiconductor substrate or a capacitor provided outside the semiconductor substrate. Field effect transistor.
【請求項6】半導体基板上に形成されたコレクタ領域内
にベース領域が形成され、前記ベース領域内に複数のエ
ミッタ領域が形成され、同エミッタ領域上に共通接続さ
れたエミッタ電極が形成され、前記コレクタ領域上にコ
レクタ電極が形成され、前記ベース領域を少なくとも2
つ以上の領域に分割してそれぞれ分割された前記ベース
領域上にそれぞれ独立したベース電極が形成されている
ことを特徴とするバイポーラトランジスタ。
6. A base region is formed in a collector region formed on a semiconductor substrate, a plurality of emitter regions are formed in the base region, and an emitter electrode commonly connected is formed on the emitter region. A collector electrode is formed on the collector region, and the base region
A bipolar transistor, wherein an independent base electrode is formed on each of the divided base regions.
【請求項7】半導体基板上に形成されたコレクタ領域内
に少なくとも2つ以上のベース領域が形成され、それぞ
れの前記ベース領域内にエミッタ領域が形成され、同エ
ミッタ領域上に共通接続されたエミッタ電極が形成さ
れ、前記コレクタ領域上にコレクタ電極が形成され、そ
れぞれの前記ベース領域上にそれぞれ独立したベース電
極が形成されていることを特徴とするバイポーラトラン
ジスタ。
7. At least two or more base regions are formed in a collector region formed on a semiconductor substrate, emitter regions are formed in each of the base regions, and emitters are commonly connected on the emitter regions. A bipolar transistor, wherein an electrode is formed, a collector electrode is formed on the collector region, and an independent base electrode is formed on each of the base regions.
【請求項8】それぞれ独立したベース電極が、半導体基
板上に形成されたキャパシタもしくは前記半導体基板の
外部に付けられたキャパシタを介して接続されているこ
とを特徴とする請求項6または7記載のバイポーラトラ
ンジスタ。
8. The semiconductor device according to claim 6, wherein the independent base electrodes are connected to each other via a capacitor formed on the semiconductor substrate or a capacitor provided outside the semiconductor substrate. Bipolar transistor.
【請求項9】半導体基板上に形成された活性層領域上
に、複数のソース領域とドレイン領域が形成され、前記
ソース領域上にソース電極が、前記ドレイン領域上にド
レイン電極がそれぞれ共通接続されて形成され、前記活
性層領域を2つの領域に分割してそれぞれ分割された前
記活性層領域上にそれぞれ独立したゲート電極が形成さ
れ、独立した前記ゲート電極間にキャパシタが接続され
た電界効果トランジスタに於いて、一方の前記ゲート電
極が入力整合回路を介して入力端子に接続されるととも
に第1の直流電圧源回路に接続され、他方の前記ゲート
電極が制御可能な第2の直流電圧源回路に接続され、前
記ドレイン電極が出力整合回路を介して出力端子に接続
されていることを特徴とする高周波増幅器。
9. A plurality of source and drain regions are formed on an active layer region formed on a semiconductor substrate, and a source electrode is commonly connected on the source region, and a drain electrode is commonly connected on the drain region. A field-effect transistor in which the active layer region is divided into two regions, independent gate electrodes are formed on the divided active layer regions, and a capacitor is connected between the independent gate electrodes. , One of the gate electrodes is connected to an input terminal via an input matching circuit and connected to a first DC voltage source circuit, and the other gate electrode is controllable in a second DC voltage source circuit. And the drain electrode is connected to an output terminal via an output matching circuit.
【請求項10】半導体基板上に形成された2つの活性層
領域上に、複数のソース領域とドレイン領域が形成さ
れ、前記ソース領域上にソース電極が、ドレイン領域上
にドレイン電極がそれぞれ共通接続されて形成され、2
つの前記活性層領域上にそれぞれ独立したゲート電極が
形成され、独立した前記ゲート電極間にキャパシタが接
続された電界効果トランジスタに於いて、一方の前記ゲ
ート電極が入力整合回路を介して入力端子に接続される
とともに第1の直流電圧源回路に接続され、他方の前記
ゲート電極が制御可能な第2の直流電圧源回路に接続さ
れ、前記ドレイン電極が出力整合回路を介して出力端子
に接続されていることを特徴とする高周波増幅器。
10. A plurality of source and drain regions are formed on two active layer regions formed on a semiconductor substrate, and a source electrode is connected to the source region and a drain electrode is connected to the drain region. Formed
In the field effect transistor in which an independent gate electrode is formed on each of the two active layer regions and a capacitor is connected between the independent gate electrodes, one of the gate electrodes is connected to an input terminal via an input matching circuit. Connected to a first DC voltage source circuit, the other gate electrode is connected to a controllable second DC voltage source circuit, and the drain electrode is connected to an output terminal via an output matching circuit. A high-frequency amplifier characterized by:
【請求項11】半導体基板上に形成されたコレクタ領域
内にベース領域が形成され、前記ベース領域に複数のエ
ミッタ領域が形成され、同エミッタ領域上に共通接続さ
れたエミッタ電極が形成され、前記コレクタ領域上にコ
レクタ電極が形成され、前記ベース領域を2つの領域に
分割してそれぞれ分割された前記ベース領域上にそれぞ
れ独立したベース電極が形成され、独立した前記ベース
電極間にキャパシタが接続されたバイポーラトランジス
タに於いて、一方の前記ベース電極が入力整合回路を介
して入力端子に接続されるとともに第1の直流電圧源回
路に接続され、他方の前記ベース電極が電圧制御可能な
第2の直流電圧源回路もしくは直流電流源回路に接続さ
れ、前記コレクタ電極が出力整合回路を介して出力端子
に接続されていることを特徴とする高周波増幅器。
11. A base region is formed in a collector region formed on a semiconductor substrate, a plurality of emitter regions are formed in the base region, and an emitter electrode commonly connected is formed on the emitter region. A collector electrode is formed on the collector region, the base region is divided into two regions, independent base electrodes are formed on the respective divided base regions, and a capacitor is connected between the independent base electrodes. In the bipolar transistor, one base electrode is connected to an input terminal via an input matching circuit and connected to a first DC voltage source circuit, and the other base electrode is connected to a second voltage controllable second terminal. The collector electrode is connected to a DC voltage source circuit or a DC current source circuit, and the collector electrode is connected to an output terminal via an output matching circuit. High-frequency amplifier, wherein the door.
【請求項12】半導体基板上に形成されたコレクタ領域
内に2つのベース領域が形成され、それぞれの前記ベー
ス領域内にエミッタ領域が形成され、同エミッタ領域上
に共通接続されたエミッタ電極が形成され、前記コレク
タ領域上にコレクタ電極が形成され、それぞれの前記ベ
ース領域上にそれぞれ独立したベース電極が形成され、
独立した前記ベース電極間にキャパシタが接続されたバ
イポーラトランジスタに於いて、一方の前記ベース電極
が入力整合回路を介して入力端子に接続されるとともに
第1の直流電圧源回路に接続され、他方の前記ベース電
極がそれぞれ電圧制御可能な第2の直流電圧源回路もし
くは直流電流源回路に接続され、前記コレクタ電極が出
力整合回路を介して出力端子に接続されていることを特
徴とする高周波増幅器。
12. A base region is formed in a collector region formed on a semiconductor substrate, an emitter region is formed in each of the base regions, and a commonly connected emitter electrode is formed on the emitter region. A collector electrode is formed on the collector region, an independent base electrode is formed on each of the base regions,
In a bipolar transistor in which a capacitor is connected between the independent base electrodes, one of the base electrodes is connected to an input terminal via an input matching circuit and connected to a first DC voltage source circuit, and the other is connected to a first DC voltage source circuit. The high-frequency amplifier according to claim 1, wherein the base electrode is connected to a second DC voltage source circuit or a DC current source circuit capable of voltage control, and the collector electrode is connected to an output terminal via an output matching circuit.
JP10050452A 1998-03-03 1998-03-03 Transistor and high frequency amplifier employing it Pending JPH11251584A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10050452A JPH11251584A (en) 1998-03-03 1998-03-03 Transistor and high frequency amplifier employing it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10050452A JPH11251584A (en) 1998-03-03 1998-03-03 Transistor and high frequency amplifier employing it

Publications (1)

Publication Number Publication Date
JPH11251584A true JPH11251584A (en) 1999-09-17

Family

ID=12859264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10050452A Pending JPH11251584A (en) 1998-03-03 1998-03-03 Transistor and high frequency amplifier employing it

Country Status (1)

Country Link
JP (1) JPH11251584A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1251563A2 (en) * 2001-04-18 2002-10-23 Tyco Electronics Corporation FET structures having symmetric and/or distributed feedforward capacitor connections
JP2006313881A (en) * 2005-04-05 2006-11-16 Matsushita Electric Ind Co Ltd Bipolar transistor and radio frequency amplifier circuit
US7960758B2 (en) 2005-04-05 2011-06-14 Panasonic Corporation Bipolar transistor and radio frequency amplifier circuit
JP2012119469A (en) * 2010-11-30 2012-06-21 Fujitsu Semiconductor Ltd Semiconductor device
JP2017526169A (en) * 2014-11-06 2017-09-07 蘇州捷芯威半導体有限公司Gpower Semiconductor,Inc. Semiconductor device and manufacturing method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1251563A2 (en) * 2001-04-18 2002-10-23 Tyco Electronics Corporation FET structures having symmetric and/or distributed feedforward capacitor connections
EP1251563A3 (en) * 2001-04-18 2007-01-03 Tyco Electronics Corporation FET structures having symmetric and/or distributed feedforward capacitor connections
JP2006313881A (en) * 2005-04-05 2006-11-16 Matsushita Electric Ind Co Ltd Bipolar transistor and radio frequency amplifier circuit
US7960758B2 (en) 2005-04-05 2011-06-14 Panasonic Corporation Bipolar transistor and radio frequency amplifier circuit
JP2012119469A (en) * 2010-11-30 2012-06-21 Fujitsu Semiconductor Ltd Semiconductor device
JP2017526169A (en) * 2014-11-06 2017-09-07 蘇州捷芯威半導体有限公司Gpower Semiconductor,Inc. Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US7312482B2 (en) Semiconductor device, power amplifier device and PC card
JP3175823B2 (en) High frequency amplifier
US4107720A (en) Overlay metallization multi-channel high frequency field effect transistor
JPH11163642A (en) Semiconductor device and high frequency circuit using it
US5166639A (en) High gain mololithic microwave integrated circuit amplifier
US3749985A (en) High frequency insulated gate field effect transistor for wide frequency band operation
US6825548B2 (en) Semiconductor device
JP2643662B2 (en) High power field effect transistor amplifier
JPH11251584A (en) Transistor and high frequency amplifier employing it
JPH07211875A (en) Analog output driving circuit for gate array
US3296508A (en) Field-effect transistor with reduced capacitance between gate and channel
US6583673B2 (en) Stability enhanced multistage power amplifier
US6774416B2 (en) Small area cascode FET structure operating at mm-wave frequencies
US20060220154A1 (en) Semiconductor device comprising a field-effect transitor and method of operating the same
JPH11283994A (en) Multi-finger type field effect transistor
US6448616B1 (en) Adaptive biasing of RF power transistors
JP2012109320A (en) Power amplifier
JPH05335487A (en) Transmission circuit element
JPH07226489A (en) Microwave semiconductor device
JPH0575314A (en) Microwave integrated circuit element
JP2001244710A (en) High-frequency device and mobile wireless unit using the same
JPH04261206A (en) Amplifier
JPH07321130A (en) Semiconductor device
JP3318928B2 (en) Semiconductor device
JP2004193685A (en) Semiconductor chip and high-frequency amplifier

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040720

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041124