JP2004186372A - プリント配線板とその製造方法 - Google Patents

プリント配線板とその製造方法 Download PDF

Info

Publication number
JP2004186372A
JP2004186372A JP2002350942A JP2002350942A JP2004186372A JP 2004186372 A JP2004186372 A JP 2004186372A JP 2002350942 A JP2002350942 A JP 2002350942A JP 2002350942 A JP2002350942 A JP 2002350942A JP 2004186372 A JP2004186372 A JP 2004186372A
Authority
JP
Japan
Prior art keywords
solder resist
hole
wiring board
printed wiring
outer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002350942A
Other languages
English (en)
Inventor
Tetsushi Hosoda
哲史 細田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon CMK Corp
CMK Corp
Original Assignee
Nippon CMK Corp
CMK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon CMK Corp, CMK Corp filed Critical Nippon CMK Corp
Priority to JP2002350942A priority Critical patent/JP2004186372A/ja
Publication of JP2004186372A publication Critical patent/JP2004186372A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

【課題】マザーボード等への実装の際、半田接続強度の低下がなく、またソルダーレジストと絶縁基材との密着強度の低下のない、スルーホールの片側がソルダーレジストで塞がれているプリント配線板の提供。
【解決手段】フィルム状のソルダーレジストを温度30〜60℃の範囲内でラミネートしてスルーホールの片側を塞ぐ。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、スルーホールの片側がソルダーレジストで塞がれているプリント配線板とその製造方法に関する。
【0002】
【従来の技術】
プリント配線板にICやLED等の電子部品を搭載してなる端面スルーホールを備えた表面実装部品は、生産効率を上げるために、面付け用のプリント配線板に電子部品を搭載し、樹脂により当該電子部品を封止した後、スルーホールの中心部をダイシング等にて分割するという製造方法がとられている(例えば、特許文献1参照。)。
【0003】
このような製造方法においては、上記の如く電子部品を樹脂で封止する作業があるため、プリント配線板に設けられたスルーホールを伝って樹脂が裏面に流れ出ないように、また、半田面から印刷した半田が、リフロー時に電子部品搭載面側に流れ出ないように、当該電子部品搭載面側のスルーホール開口部をドライフィルム状のソルダーレジストで塞ぐなどの対策がとられている。以下、従来のプリント配線板について、図2乃至図3を用いて説明する。
【0004】
まず、少なくとも絶縁基材2の表裏に外層パターン3を有し、当該表裏の外層パターン3間を接続するスルーホール4を備えたベース基板5を用意し(図2(a)参照)、当該ベース基板5の表裏にドライフィルム状のソルダーレジスト6を真空ラミネーターを用いて積層する(図2(b)参照)。続いて、露光・現像処理等を行い、少なくとも電子部品搭載面側Aのスルーホール開口部4aを塞ぐようにしたソルダーレジストパターン6aを形成することによって、図2(c)に示したプリント配線板1aを得るというものである。
【0005】
【特許文献1】
特開平11−251704号公報
【0006】
【発明が解決しようとする課題】
しかし、ソルダーレジスト6のラミネートを従来の一般的なラミネート条件(例えば、ラミネート温度:70〜90℃、真空度:0〜10hPa、圧着時間:1〜60sec)で行うと、外層パターン間3aへのソルダーレジスト6の充填は良好に行われるものの、スルーホール4内へのソルダーレジスト埋め込み量Lが大きくなるため(当該ソルダーレジスト埋め込み量Lは、絶縁基材厚のおよそ25%以内となるのが、後の半田付け領域を確保する上で好ましいとされている)、後に、個々の表面実装部品に分割し、マザーボード等に実装しようとした場合に、端面スルーホールの半田付け面積(図中Sは、後に端面スルーホールとなった場合の半田付け領域を示している)が少なくなり、半田接続強度が低下するという不具合があった。
【0007】
このような不具合を回避するために、ラミネート温度を従来よりも低く設定し、スルーホール4内へのソルダーレジスト埋め込み量Lを小さくしようとすると、図3に示したように、外層パターン間3aにボイド7が発生して、ソルダーレジストと絶縁基材との密着強度の低下とポップコーン現象が起こってしまうという不具合があった。
【0008】
本発明は、スルーホールの片側をソルダーレジストで塞いだ際、当該スルーホール内へのソルダーレジスト埋め込み量が大きくなることがなく、また、外層パターン上にソルダーレジストを形成する製品においても、当該外層パターン間にソルダーレジストのボイドを発生させることなく、スルーホール内へのソルダーレジスト埋め込み量を僅かな量とすることができるプリント配線板とその製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成すべく請求項1に係る本発明は、少なくとも表裏の外層パターン間を接続するスルーホールの片側がソルダーレジストで塞がれているプリント配線板であって、当該スルーホール内には絶縁基材厚の25%以下にソルダーレジストが埋め込まれていることを特徴とする。
【0010】
これにより、個々の表面実装部品とした場合に、端面スルーホールの半田接続信頼性を確保することができる。更に、ソルダーレジストが僅かではあるがスルーホール内に埋め込まれる形態であるため、スルーホール部におけるソルダーレジストの密着性を向上することができる。その結果、金めっき処理の際に、めっき液がソルダーレジストとベース基板の間にしみ込むことがなくなるため、ソルダーレジストの剥離を防止することができる。
【0011】
また、請求項2に係る本発明は、請求項1に係る発明において、外層パターン間に充填されているソルダーレジストには、ボイドがないことを特徴とする。
【0012】
これにより、スルーホールの片側をソルダーレジストで塞ぎ、尚且つ外層パターン上にソルダーレジストを形成する製品の場合、上記請求項1の作用に加えてソルダーレジストと絶縁基材との密着強度の低下、並びにポップコーン現象を防止することができる。
【0013】
また、請求項3に係る本発明は、請求項1に係る発明において、スルーホール内のソルダーレジストが、当該スルーホールの中心部が窪んだ断面円弧状に埋め込まれていることを特徴とする。
【0014】
これにより、埋め込まれたソルダーレジストの形状がめっき液の循環を助ける断面円弧状となっているため、スルーホールが擬似的なアスペクト比の高いブラインドバイアホール形状であったとしても、液循環が促進され、ニッケルめっき、及び金めっきの未着不良を防止することができる。
【0015】
また、請求項4に係る本発明は、少なくとも表裏の外層パターン間を接続するスルーホールの片側がソルダーレジストで塞がれているプリント配線板の製造方法であって、フィルム状のソルダーレジストを温度30〜60℃の範囲内でラミネートすることを特徴とする。
【0016】
これにより、外層パターン間におけるソルダーレジストのボイドがなく、且つ、スルーホール内にソルダーレジストが僅かに埋め込まれたプリント配線板を容易に得ることができる。
【0017】
また、請求項5に係る本発明は、請求項4に係る発明において、スルーホールを塞ぐ側を下にして、当該フィルム状のソルダーレジストをラミネートすることを特徴とする。
【0018】
これにより、ソルダーレジストのスルーホール内への埋め込みを、より確実に抑制することができる。
【0019】
【発明の実施の形態】
本発明の実施の形態を、図1を用いて簡単に説明する。尚、図2及び図3と同じ部位に関しては同じ符号を付した。
【0020】
図1(c)は本発明プリント配線板1の一実施例を示したもので、絶縁基材2の表裏に形成された外層パターン3と、当該表裏の外層パターン3間を接続するスルーホール4と、少なくとも電子部品搭載面側Aのスルーホール開口部4aを塞ぎ、且つ、ソルダーレジスト埋め込み量Lを絶縁基材厚の25%以下にしたソルダーレジストパターン6aとを備えている。
【0021】
続いて、図1(a)乃至図1(c)を用いて本発明プリント配線板1の製造方法について説明する。
【0022】
まず、絶縁基材2の表裏に一般的なサブトラクティブ法やアディティブ法等によって、外層パターン3と表裏の外層パターン3間を接続するスルーホール4とを備えたベース基板5を得る(図1(a)参照)。次に、真空ラミネーターを用いて、当該ベース基板5の表裏にドライフィルム状のソルダーレジスト6をラミネートするのであるが、この時のラミネート条件として、ラミネート温度を30〜60℃の範囲(真空度と圧着時間は上記従来例と同様)でラミネートする。この理由として、ラミネート温度が30℃未満だとスルーホール4内へのソルダーレジスト埋め込み量Lを絶縁基材厚の25%以下とすることができるものの、外層パターン3間のソルダーレジストにボイドが発生するおそれがあり、他方60℃を超えるとスルーホール4内へのソルダーレジスト埋め込み量Lが絶縁基材厚の25%よりも大きくなってしまうからである。また、ラミネートの際、図1(b)に示したように、電子部品搭載面側Aを下側にしてラミネートすることが好ましい。この理由として、重力の関係上、若干ではあるが、ソルダーレジスト6のスルーホール内への埋め込み量Lを抑制する効果が得られるからである。また、当該電子部品搭載面側Aのラミネート温度をこれとは反対の面のラミネート温度よりも低い温度でラミネートするのが好ましく、具体的には、電子部品搭載面側Aを35〜45℃、これとは反対面側を45〜55℃の範囲でラミネートすれば、より確実に所望のソルダーレジストパターン6a(外層パターン間3aでのボイドがなく、且つ、スルーホール4内への埋め込み量Lが絶縁基材厚の25%以内となるソルダーレジストパターン)を形成することができる。次に、露光・現像処理等を行うことによって、少なくとも電子部品搭載面側Aのスルーホール開口部4aが、ソルダーレジストパターン6aによって被覆された図1(c)のプリント配線板1を得る(図1(c)には電子部品搭載面側Aを上にした状態を示した)。
【0023】
本発明を説明するにあたって、便宜上、端面スルーホールを備えた表面実装部品を得るためのプリント配線板を例にして説明したが、本発明はこの限りでなく、スルーホールの片側をソルダーレジストで塞ぐその他の仕様のものでも有効に利用することができる。また、スルーホールの片側をソルダーレジストで塞ぎ、且つ、外層パターン上にソルダーレジストを形成した例を用いて説明したが、スルーホールを塞ぐだけの形態においても同様の効果が得られることはいうまでもない。
【0024】
試験例
以下の仕様のサンプル基板(ワークボート)を作成し、ラミネート温度を変えて、フィルム状のソルダーレジスト(太陽インキ(株)製:PFR−800 AUS402(厚さ50μm))をラミネートした場合の各温度条件におけるパターン間でのボイド発生状況、スルーホール内への埋め込み量、並びに分割して個片基板にし、これをマザーボードに実装した後の温度サイクル試験について評価を行った。
【0025】
※サンプル基板仕様(図4参照)
個片基板(ピース):4mm口/ピースで、シート状態から個片に分割した際、向かい合う2辺に3個づつ端面スルーホールを有する。
シート:上記個片基板を20列×25段(500個/シート)備える。
ワークボート:ワークサイズ340mm×406mm、板厚(0.4mm)、導体厚(素材銅12μm+めっき厚15μm=27μm)、スルーホール径φ0.35mm(キリ径)で、上記シートを3列×3段(9シート/ボード)備える。
金めっき:スルーホールにNi/Auめっき(5μm/0.5μm)を施した。
【0026】
上記評価については、ワークボート内で最もスルーホール内にソルダーレジストが埋め込まれ易い、真中のシート内にある個片基板45個(穴数として150穴)を評価対象とした。その結果を表1に示す。
【0027】
【表1】
Figure 2004186372
【0028】
※ボイドの有無
観察方法:実体顕微鏡(×50)による表面観察と、金属顕微鏡(×200)による断面観察。
評 価:◎=なし ○=僅かにマイクロボイド有り △=ボイド有り ×=浮き発生
【0029】
※ソルダーレジスト埋め込み量
観察方法:金属顕微鏡(×200)による断面観察。
◎=20%以下(絶縁基材厚に対して) ○=25%以下 △=50%以下 ×=50%以上
【0030】
※温度サイクル試験
−20℃(30min)⇔125℃(30min) 1000サイクル
観察方法:上記温度サイクル後のサンプル(個片基板)における端面スルーホールと半田との界面を金属顕微鏡で断面観察し、クラックの発生率を評価した。
【0031】
上記表1の評価結果により、ラミネート温度30℃〜60℃の範囲が、ほぼ有効範囲であることが確認できた。
【0032】
【発明の効果】
スルーホールの片側をフィルム状のソルダーレジストで塞ぐようにしたプリント配線板を本発明の構成とすることによって、当該プリント配線板に電子部品を搭載して、端面スルーホールを有する表面実装部品とした場合に、マザーボード等との半田接続信頼性を確保することができ、また、本発明のプリント配線板の製造方法を用いれば、当該プリント配線板を容易に得ることができる。
【図面の簡単な説明】
【図1】本発明プリント配線板の構成及び製造工程を説明するための概略断面説明図。
【図2】従来のラミネート条件により、ドライフィルム状のソルダーレジストをラミネートした場合のプリント配線板の製造工程を説明するための概略断面説明図。
【図3】他のラミネート条件による従来のプリント配線板の概略断面説明図。
【図4】試験例で用いたサンプル基板の模式説明図。
【符号の説明】
1、1a:プリント配線板
2:絶縁基材
3:外層パターン
3a:外層パターン間
4:スルーホール
4a:スルーホール開口部
5:ベース基板
6:ソルダーレジスト
6a:ソルダーレジストパターン
7:ボイド
L:スルーホール埋め込み量
S:半田付け領域

Claims (5)

  1. 少なくとも表裏の外層パターン間を接続するスルーホールの片側がソルダーレジストで塞がれているプリント配線板であって、当該スルーホール内には絶縁基材厚の25%以下にソルダーレジストが埋め込まれていることを特徴とするプリント配線板。
  2. 当該外層パターン間に充填されているソルダーレジストには、ボイドがないことを特徴とする請求項1に記載のプリント配線板。
  3. 当該スルーホール内のソルダーレジストが、当該スルーホールの中心部が窪んだ断面円弧状に埋め込まれていることを特徴とする請求項1に記載のプリント配線板。
  4. 少なくとも表裏の外層パターン間を接続するスルーホールの片側がソルダーレジストで塞がれているプリント配線板の製造方法であって、フィルム状のソルダーレジストを温度30〜60℃の範囲内でラミネートして当該スルーホールの片側を塞ぐことを特徴とするプリント配線板の製造方法。
  5. スルーホールを塞ぐ側を下にして、当該フィルム状のソルダーレジストをラミネートすることを特徴とする請求項4に記載のプリント配線板の製造方法。
JP2002350942A 2002-12-03 2002-12-03 プリント配線板とその製造方法 Pending JP2004186372A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002350942A JP2004186372A (ja) 2002-12-03 2002-12-03 プリント配線板とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002350942A JP2004186372A (ja) 2002-12-03 2002-12-03 プリント配線板とその製造方法

Publications (1)

Publication Number Publication Date
JP2004186372A true JP2004186372A (ja) 2004-07-02

Family

ID=32752994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002350942A Pending JP2004186372A (ja) 2002-12-03 2002-12-03 プリント配線板とその製造方法

Country Status (1)

Country Link
JP (1) JP2004186372A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015228500A (ja) * 2014-05-30 2015-12-17 日立化成株式会社 プリント配線板及びその製造方法
CN105530769A (zh) * 2014-09-30 2016-04-27 深南电路有限公司 一种印制电路板的加工方法及印制电路板
JP2020089416A (ja) * 2018-12-03 2020-06-11 株式会社大一商会 遊技機
JP2021062058A (ja) * 2019-10-15 2021-04-22 株式会社大一商会 遊技機
JP2021062059A (ja) * 2019-10-15 2021-04-22 株式会社大一商会 遊技機
JP2021062057A (ja) * 2019-10-15 2021-04-22 株式会社大一商会 遊技機

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015228500A (ja) * 2014-05-30 2015-12-17 日立化成株式会社 プリント配線板及びその製造方法
CN105530769A (zh) * 2014-09-30 2016-04-27 深南电路有限公司 一种印制电路板的加工方法及印制电路板
JP2020089416A (ja) * 2018-12-03 2020-06-11 株式会社大一商会 遊技機
JP2021062058A (ja) * 2019-10-15 2021-04-22 株式会社大一商会 遊技機
JP2021062059A (ja) * 2019-10-15 2021-04-22 株式会社大一商会 遊技機
JP2021062057A (ja) * 2019-10-15 2021-04-22 株式会社大一商会 遊技機

Similar Documents

Publication Publication Date Title
KR20080046275A (ko) 다층 프린트 배선판 및 그 제조 방법
JP2005236244A5 (ja)
TW201021635A (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
JP2009088469A (ja) 印刷回路基板及びその製造方法
JP2006332115A (ja) コアレス配線基板及びその製造方法
JP2010087524A (ja) 配線基板の製造方法
JP2009177153A (ja) 配線基板及びその製造方法
JP4008782B2 (ja) 多層配線基板の製造方法
TWI357291B (ja)
JP2004186372A (ja) プリント配線板とその製造方法
JP2008004660A (ja) ブラインドホールカット配線板およびその製造方法
JP2000208936A (ja) プリント配線板の製造方法
JP4203535B2 (ja) 配線基板の製造方法、及び配線基板
JP2005005545A (ja) 半導体装置の製造方法
JP4549695B2 (ja) 配線基板の製造方法
JP2008205302A (ja) プリント配線板及びその製造方法
JP2005072085A (ja) 配線基板の製造方法、及び配線基板
JP2009188154A (ja) プリント配線板及びその製造方法
JP3041290B1 (ja) テープ形チップサイズパッケージの製造方法
JP2004063956A (ja) プリント配線板及びその製造方法
JP2007005741A (ja) 電子部品用パッケージ
JP2007294902A (ja) 配線基板の製造方法
JP2002043745A (ja) 配線基板及びそれを用いた半導体装置
JP2006210515A (ja) プリント基板
JP2004311463A (ja) 半導体装置用テープキャリアおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050808

A131 Notification of reasons for refusal

Effective date: 20071002

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071127

A131 Notification of reasons for refusal

Effective date: 20080520

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080715

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090106