JP2004172519A - Wiring board and its manufacturing method - Google Patents
Wiring board and its manufacturing method Download PDFInfo
- Publication number
- JP2004172519A JP2004172519A JP2002339032A JP2002339032A JP2004172519A JP 2004172519 A JP2004172519 A JP 2004172519A JP 2002339032 A JP2002339032 A JP 2002339032A JP 2002339032 A JP2002339032 A JP 2002339032A JP 2004172519 A JP2004172519 A JP 2004172519A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder
- pad
- wiring board
- substrate body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、それぞれAu層およびハンダ層がこの順序にてパッド表面上に積層形成されてなるパッド表面の形態を有する配線基板および、その製造方法に関する。
【0002】
【従来の技術】
従来より、配線基板としては、銅メッキにて構成された配線パターンを有する合成樹脂製又はセラミック製の基板本体表面に、複数の入出力端子を主表面に備えたLSIやICチップあるいはチップコンデンサなどの電子部品を搭載するためのパッドを備えた電子部品搭載用の配線基板が知られている。また、この種の配線基板としては、電子部品をフリップチップ実装方式にて接合するためのハンダバンプを、パッド表面上に備えたものが知られている。
【0003】
上記のようなフリップチップ実装用のハンダバンプを備えた配線基板は、ボールグリッドアレイ(BGA)、ピングリッドアレイ(PGA)などといったタイプのパッケージ製造に用いられ、そのハンダバンプが形成されたパッドを有する基板本体の第一主表面とは反対側の基板本体の第二主表面には、例えば、球状のハンダ(所謂、ハンダボール)を取り付けてBGAパッケージを作成するためのハンダ層が、その第二主表面のパッド表面上に形成されている。
【0004】
ところで、このような配線基板を製造する際には、フリップチップ実装用の上記ハンダバンプやハンダボール取付用の上記ハンダ層をパッド表面上に形成する前に、無電解Ni(ニッケル)メッキ、さらにAu(金)メッキをこの順序にてパッド表面に施し、該パッド表面に、Niメッキ層およびAuメッキ層をこの順序にて積層形成することが一般的に行われている。これらNiメッキ層およびAuメッキ層は、ハンダの濡れ性が悪いパッドに対して良好なハンダ付けが行えるようにするとともに、不動態膜としてのAuメッキ層にてNiメッキ層の酸化を防ぎ、安定してハンダ付け性を得るために形成するものである。そのため、上記ハンダバンプや上記ハンダ層は、Niメッキ層およびAuメッキ層を介して、パッドと接続されることになる。
【0005】
【特許文献1】特開2001−177010号公報(段落0033)
【0006】
【発明が解決しようとする課題】
しかしながら、上記のようにNiメッキ層をパッド表面に形成すると、電子部品実装時やハンダボール取付時における熱作用により、Niメッキ層のNiがハンダ内部にまで拡散して、該ハンダ(上記ハンダバンプや上記ハンダ層)の成分元素であるSn(錫)などと脆い金属間化合物が形成され、これが原因で、電子部品やハンダボールとパッドとの間の接合強度が十分に確保できないなどの問題があった。
【0007】
また、電子部品と配線基板との間や、配線基板とハンダボールを介して接続されるプリント基板(マザーボードなど)との間には、熱膨張率の違いにより応力が働くから、上述のようにして脆い金属間化合物が形成されると、熱サイクルの繰り返しによって、パッド表面に形成されたNiメッキ層とハンダとの間に、クラック等の欠陥が発生するなどして、これが原因でパッドと電子部品又はプリント基板との間の電気的接続を良好に保持できなくなり、製品の信頼性を損なうことに繋がる。
【0008】
本発明は、こうした問題に鑑みてなされたものであり、パッドと、電子部品やプリント基板との間の接合を良好に保つことが可能な配線基板および、その製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段および作用・効果】
上記課題を解決するための本発明の配線基板は、
配線構造を有する基板本体と、
該基板本体表面に配列された銅製のパッドと、
該パッド表面に接触し、かつ、前記パッド表面を被覆するAu層と、
該Au層の直上に位置し、かつ、前記パッド表面を被覆するハンダボール取付用の第一ハンダ層と、
を備えることを特徴とする。
【0010】
上記本発明の配線基板においては、ハンダボール取付用の第一ハンダ層が、従来のようにNiメッキ層を介さず、Au層のみを介した形で、パッド表面上に形成されているので、Ni−Sn合金などの脆い金属間化合物が、パッドと第一ハンダ層との間に形成されることがなく、パッドと第一ハンダ層との間の接合を良好に保つことができる。
【0011】
したがって、本発明の配線基板のパッドにハンダボールを取り付けて、BGAパッケージを作製し、これをマザーボード等のプリント基板に接合すれば、熱膨張などで配線基板のパッドとハンダボールに接合された第一ハンダ層との間に応力が集中したとしても、そのパッドとハンダ層との間でクラックが生じたりするのを十分に抑制することが可能となる。その結果、耐久性が高く、長期に渡り、プリント基板との間の電気的接続を良好に保つことのできる信頼性の高い配線基板とすることができる。
【0012】
また、酸化されやすい銅製のパッドの表面には、該表面を被覆するように、Au層が形成されてなるので、パッド表面が酸化されることを効果的に抑制することができる。そして、この酸化抑制により、Au層を介したパッドと第一ハンダ層との接合強度等の接合性が有為に確保することが可能となる。
【0013】
次に、本発明の配線基板における上記パッドは、その周縁が前記基板本体表面に形成されたソルダーレジスト層に包囲されており、パッド表面を被覆する第一ハンダ層は、その上面が前記ソルダーレジスト層の上面より低くなるように形成されてなることを特徴とする。
【0014】
パッドは、その周縁が基板本体表面に形成させたソルダーレジスト層にて包囲した状態とすることが望ましい。このような状態となすことで、パッド自体を、電気的短絡が起こらないように十分に外部との絶縁性が確保された状態となすことができる。また、このようにソルダーレジスト層を形成した場合、第一ハンダ層の上面は、ソルダーレジスト層の上面より低くなるように形成することが望ましい。その結果、ソルダーレジスト層上面と第一ハンダ層上面との間に窪みを形成することができ、その窪みにて位置精度よく簡便にハンダボールを位置決めしてハンダ層上面に載置することができる。
【0015】
ここまでに述べた本発明に係わるパッド表面の形態は、パッドと、ハンダボール取付用の第一ハンダ層とに連関したものであったが、ハンダボール取付用のものに限らず、他の用途のパッドに関しても同じ効果もって応用できる。そこで、以下、そのようなパッド表面の形態に係わる第二、第三の本発明の配線基板について説明する。
【0016】
そこで、第二の本発明の配線基板は、
配線構造を有する基板本体と、
該基板本体表面に配列された銅製のパッドと、
該パッド表面に接触し、かつ、前記パッド表面を被覆するAu層と、
該Au層の直上に位置し、かつ、前記パッド表面を被覆するフリップ実装用の第二ハンダ層とされるハンダバンプと、
を備えることを特徴とする。
【0017】
上記第二の本発明の配線基板においては、フリップチップ実装用の第二ハンダ層とされるハンダバンプが、従来のようなNiメッキ層を介さず、Au層のみを介した形で、パッド表面上に形成されているので、ハンダバンプとパッドとの間にNi−Sn合金などのような脆い金属間化合物が生成されず、ハンダバンプとパッドとの間の接合を良好に保つことができる。
【0018】
したがって、第二の本発明の配線基板のパッド上に形成されたハンダバンプにICチップなどの電子部品を搭載すれば、熱膨張などで電子部品が剥離したり、接合部として機能するハンダバンプにクラックが生じて、電子部品と配線基板との間の電気的接続が良好に保てなくなるなど不具合の発生を効果的に抑制または防止することができる。
【0019】
次に、第三の本発明の配線基板は、
配線構造を有する基板本体と、
該基板本体の第一主表面に配列された銅製の第一パッドと、
前記基板本体の前記第一主表面とは反対側の第二主表面に配列された銅製の第二パッドと、
前記第一パッド表面に接触し、かつ、前記第一パッド表面を被覆する第一Au層と、該第一Au層の直上に位置し、かつ、前記第一パッド表面を被覆するハンダボール取付用の第一ハンダ層と、
前記第二パッド表面に接触し、かつ、前記第二パッド表面を被服する第二Au層と、該第二Au層の直上に位置し、かつ、前記第二パッド表面を被覆するフリップ実装用の第二ハンダ層とされるハンダバンプと、
を備え、前記基板本体は、前記第一パッドと、前記第二パッドと、を電気的に接続する前記配線構造を有することを特徴とする。
【0020】
上記第三の本発明においては、それぞれハンダボール取付用の第一ハンダ層およびフリップチップ実装用の第二ハンダ層とされるハンダバンプが、従来のようなNiメッキ層を介さず、Au層のみを介した形で、それぞれ基板本体の第一主表面に配列された第一パッド表面上および第二主表面に配列された第二パッド表面上に形成されている。よって、上記同様の理由にて、第一ハンダ層と第一パッドとの間の接合、およびハンダバンプと第二パッドとの間の接合を良好に保つことができる。その結果、第三の本発明の配線基板を用いてば、熱膨張などによる応力に耐性のあるBGAパッケージを作製することができて、ICチップなどの電子部品と配線基板との間の電気的接続、配線基板とプリント基板(マザーボード等)との間の電気的接続、ひいては、電子部品とプリント基板との間の電気的接続を、良好に保つことができる。
【0021】
次に、第三の本発明の配線基板における第一パッドは、その周縁が基板本体表面に形成されたソルダーレジスト層に包囲されており、第一パッド表面を被覆する第一ハンダ層は、その上面がソルダーレジスト層の上面より低くなるように形成されてなることを特徴とする。
【0022】
第一の本発明に係わり上述したのと同様の理由にして、第一パッドを、自身の周縁が基板本体表面に形成されたソルダーレジスト層に包囲された状態とした場合、第一ハンダ層の上面がソルダーレジスト層の上面より低くなるように形成するのが望ましい。その結果、ソルダーレジスト層上面と第一ハンダ層上面との間に窪みを形成することができ、その窪みにて位置精度よく簡便にハンダボールを位置決めしてハンダ層上面に載置することができる。
【0023】
次に、上述してきた本発明の配線基板の形態となすための有用な製造方法とされるとともに、本発明の配線基板の形態も含めて、パッド表面に直接、Au層を形成し、該Au層の表面にさらに直接、ハンダボール取付用やフリップチップ実装用としてのハンダ層を形成させる形にて製造される形態の配線基板の製造方法として、有用に適用される本発明の配線基板の製造方法について述べる。
【0024】
そこで、本発明の配線基板の製造方法は、
配線構造を有する基板本体の第一主表面および該第一主表面とは反対側の第二主表面のうち少なくとも一方の表面に配列された銅製のパッドの表面に、それぞれAu層およびハンダ層をこの順序にて積層形成させる配線基板の製造方法であって、
前記基板本体に形成された前記パッドの表面に直接、Auメッキを施し、前記Au層を形成するAuメッキ工程と、
該Auメッキ工程の後、前記Au層の表面にハンダペーストを直接印刷するハンダ印刷工程と、
該ハンダ印刷工程の後、前記ハンダペーストをリフローし、前記ハンダ層を形成するリフロー工程と、
を含むことを特徴とする。
【0025】
上記本発明の製造方法によれば、Auメッキ工程にて、基板本体の第一主表面および該第一主表面とは反対側の第二主表面のうち少なくとも一方の表面に配列された銅製のパッドの表面に、Auメッキを施しAu層を形成させる。つまり、従来のようなNiメッキ層を形成させない。また、このようにAu層を形成することで、Auメッキ工程後の工程中における、酸化されやすい銅製のパッド表面の酸化を効果的に抑制することが可能になるとともに、この酸化抑制により、パッド表面上にハンダ層を、ハンダ濡れ性を高めた状態で形成させることが可能となる。その結果、パッドとハンダ層との接合強度等の接合性を有為に確保することが可能となる。
【0026】
さらに、基板本体の第一主表面に配列された銅製のパッド表面上に形成させるハンダ層の具体的な例示としたは、上記したハンダボール取付用の第一ハンダ層などを挙げることができ、一方、基板本体の第二主表面に配列された銅製のパッド表面上に形成させるハンダ層の具体的な例示としては、上記したフリップチップ実装用のハンダバンプなどを挙げることができる。
【0027】
なお、上述の本発明の製造方法においては、リフロー工程にて、Au層の表面に形成したハンダペーストをリフローすることによりハンダ層を形成することになる。この際、Au層の層厚は、ハンダ層の層厚よりも小さく、例えば、20nm〜200nmといった程度であるので、リフローにてハンダ層を形成した後には、Auの過度の流れによりAu層自体の消滅や、パッド表面を部分的に被覆する形でのみAu層が残存するといった形態となる場合もある。この場合、上記本発明の配線基板の形態とは異なる形態の配線基板となるが、従来のようなNiメッキ層を形成させないことによる効果や、Au層を形成させる主要な目的である、ハンダ層を形成させるまでのパッド表面の酸化を抑制すること自体は同様に機能させることができるので、本発明の製造方法を用いて製造される配線基板は、上述した本発明の配線基板と同内容の効果を得るものである。
【0028】
【発明の実施の形態】
以下、本発明の実施例について、図面を併用して説明する。
図1は、ICチップ3及びハンダボール5が取り付けられた配線基板1の側面の構成を表す概略側面図である。また、図2は、基板本体10の第一主表面の構成を表す説明図(同図(a))及び、その第一主表面とは反対側の第二主表面の構成を表す説明図(同図(b))である。この他、図3は、配線基板1の断面の構成を概略的に表す概略断面図(同図(a))と、基板本体10の第二主表面に形成されたパッド13周辺の断面構成を表す概略拡大断面図(同図(b))である。
【0029】
本発明が適用された配線基板1は、29mm四方の基板本体10を備え、その基板本体10の両面に銅メッキからなるパッド11,13を備えている。基板本体10は、エポキシ樹脂などの合成樹脂から構成される基体20と、銅メッキ21,22,26,33による配線層と、樹脂絶縁層29,35と、を備えている。
【0030】
この基板本体10には、第一主表面の中央部(中央の概ね10mm四方)に、最上層の配線層として、ICチップ3の入出力端子の配列パターンに対応する配列で、複数の上記パッド11(以下、「FCパッド11」とも表現する。)が形成されている。また、基板本体10の第二主表面には、略全面(概ね25mm四方)に分散して複数の上記パッド13(以下、「BGAパッド13」とも表現する。)が配列されている。
【0031】
また、基板本体10の表面には、FCパッド11及びBGAパッド13を構成する銅メッキ21,22の一部を露出した状態で、ソルダーレジスト層15が形成されている。即ち、両面のパッド(FCパッド11及びBGAパッド13)は、基板本体10最上部のソルダーレジスト層15に周囲(周縁)を包囲されており、そのソルダーレジスト層15が形成されていない基板本体10の凹部16,17内に位置している。
【0032】
尚具体的に、本実施例の配線基板1では、FCパッド11の径が概ね100μm程度の大きさになるように、凹部16を形成している(ただし、搭載するICチップ3により大きさは若干異なる。)。そして、BGAパッド13の径が概ね530μmになるように、凹部17を形成している。この他、ソルダーレジスト層15は、BGAパッド13表面より概ね21μmの高さまで形成されている。
【0033】
また、この基板本体10の第一主表面に配列されたFCパッド11には、フリップチップ実装方式にてICチップ3を接合するためのPb−Sn共晶ハンダからなるハンダバンプ18がソルダーレジスト層15より突出するようにして形成されている(図3(a)参照)。尚、このハンダバンプ18は、FCパッド11の表面に接触し、該表面を被覆する形で形成されてなるAu層51の直上に、FCパッド11の表面を被覆する形で形成されている。
【0034】
また、第二主表面に配列されたBGAパッド13には、ハンダボール5(本実施例ではφ=600μm)を接合して取り付けるためのPb−Sn共晶ハンダからなるハンダボール取付用ハンダ層19が、そのBGAパッド13の表面を被覆するようにして形成されている。尚、このハンダボール取付用ハンダ層19は、その上面(より詳しくは、頂点)がソルダーレジスト層15の上面より低い位置となるようにされているとともに、BGAパッド13の表面に接触し、該表面を被覆する形で形成されてなるAu層51の直上に形成されている(図3(b)参照)。具体的には、ハンダボール取付用ハンダ層19は、ソルダーレジスト層15の上面から10μm程度低い位置にその頂点がくるように形成されている。また、BGAパッド13およびFCパッド11の表面に形成されるAu層51の層厚は、20nm〜200nm程度とされる。
【0035】
次に、上記構成の配線基板1の製造に適用可能な製造方法について、その一実施例を説明する。本実施例においては、基板本体10の作製工程(図4(a))、洗浄工程(図4(b))、Auメッキ工程、ハンダ印刷工程(図4(c)及び図4(d))、リフロー工程(図4(e))の各工程を経て配線基板1を製造しているため、以下では、この順に各工程について説明する。ただし、基板本体10は、周知の方法で作製されているため、ここでは簡単に説明することにする。
【0036】
基板本体10の作製工程では、まず基体20の両面に、銅箔25(10〜15μm程度)を形成する。この後、ドリルやレーザ等で基体20にスルーホール(貫通孔)を形成し、銅箔25が形成された基体20の両面及びスルーホール内の側面に銅メッキ26を施して、基体20の両面の銅メッキ26をスルーホールを介して接続する。更に、基体20上の銅メッキ26表面を粗化し、スルーホールを充填材27(例えば、エポキシ樹脂)にて充填する。
【0037】
そして、両面の銅メッキ26上にエッチングレジスト層(図示せず)を形成し、配線パターンに対応するガラスマスクを用いて露光、現像処理を施すことにより、エッチングレジスト層を一部除去し、更に、このエッチングレジスト層上部からエッチング液を用いてエッチング処理を施すことにより、銅メッキ26及びそれより下層の上記銅箔25を一部除去して、銅メッキ26による配線層(配線パターン)を形成する。
【0038】
この後、残留するエッチングレジスト層を基体20から除去して、銅メッキ26を表面粗化し、この上に絶縁フィルムによる樹脂絶縁層29を形成する。この樹脂絶縁層29の形成後、露光、現像により一部の樹脂絶縁層29を除去してビア31(孔)を形成し、更に、樹脂絶縁層29を熱硬化、表面粗化する。そして、樹脂絶縁層29の表面に所定パターンのめっきレジストを形成し、選択的に銅メッキ33を施し、一層目の銅メッキ26(配線層)に接続するようにして、二層目の配線層(配線パターン)を形成する。また更に、この二層目の配線層が形成された基体20上に樹脂絶縁層35を形成する。尚、このような方法(公知のフォトリソグラフィ技術、アディティブ法、サブトラクティブ法など)で銅メッキによる配線層(配線パターン)の形成及び樹脂絶縁層の形成を繰り返すことにより多層に配線層を形成する。
【0039】
そして、最上層の配線層を形成した後に、その配線層を構成する銅メッキ21,22の表面を粗化し、この上にソルダーレジスト層15を形成する。このソルダーレジスト層15の形成後には、露光、現像により、配列するパッド11,13表面のソルダーレジスト層15のみを選択的に除去して上記凹部16,17を形成し、これにより銅メッキ21,22を露出させてソルダーレジスト層15に周囲を包囲されるパッド11,13を形成する。
【0040】
このパッド11,13形成後には、ソルダーレジスト層15に対して熱硬化、表面粗化などの処理を施す。以上の処理により、FCパッド11とBGAパッド13とを下層の配線層を介して電気的に接続する基板本体10が完成する。また、このように基板本体10が完成した後においては、洗浄工程に処理を移行する。
【0041】
洗浄工程では、過硫酸ナトリウム溶液にパッド(FCパッド11及びBGAパッド13)の表面を浸すことにより、パッド11,13の表面をソフトエッチングし、パッド11,13表面の酸化膜などの不純物を除去する。また、硫酸にパッド(FCパッド11及びBGAパッド13)表面を浸すことにより、パッド11,13表面を洗浄し、パッド11,13表面の酸化膜やその他の不純物などをパッド11,13表面から除去する。
【0042】
尚、この工程は、主に、パッド11,13表面を洗浄することにより酸化膜を除去するとともに表面の平坦性を高めることで、この後のハンダ層形成時におけるハンダの濡れ性を良くするために行う工程である。本実施例では、二種類の溶液(過硫酸ナトリウム溶液及び硫酸)を用いて酸化膜を除去し、不純物をパッド11,13表面から除去するようにしているが、いずれか一方の溶液を用いるだけでも酸化膜、不純物の除去は十分可能であり、洗浄工程では、過硫酸ナトリウム溶液による洗浄、硫酸による洗浄、一方だけ行っても良い。
【0043】
この洗浄工程後には、Auメッキ工程にて、FCパッド11及びBGAパッド13に対して、直接Auメッキを施し、Au層51を形成させる。そして、このAuメッキ工程後に、ハンダ印刷工程に移行する。このハンダ印刷工程では、まず、最初にFCパッド11表面に形成されたAu層51表面に、直接ハンダペースト41をスクリーン印刷(即ちハンダ印刷)する。このFCパッド11へのハンダ印刷では、FCパッド11に対応する配列パターンの貫通孔を有するメタルマスクが用いられる。尚、貫通孔の開口径及びメタルマスクの厚みは、形成するハンダバンプ18の形状に合わせて設定されている。
【0044】
FCパッド11表面に形成されたAu層51表面へのハンダ印刷では、基板本体10の第二主表面を下側にして載置台43に載置した後に、このメタルマスクを基板本体10上面(即ち第一主表面)に載置し、ハンダペースト41を、そのメタルマスクの上面から塗布することにより、貫通孔を介してFCパッド11表面に形成されたAu層51表面にハンダペースト41を直接印刷する。尚、本実施例では、上記メタルマスクを用いることにより、ハンダペースト41の印刷量を、配線基板完成時のハンダバンプ18がソルダーレジスト層15より突出する量に調整している。
【0045】
この処理を終えると、図4(c)に示すようにメタルマスクを剥がす。尚、図4(c)は、FCパッド11表面に形成されたAu層51表面へのハンダ印刷後、メタルマスクを剥がした状態での基板本体10の態様を表した説明図である。
そして基板本体10を裏返し、第一主表面を下側にして載置台43に載置した後に、BGAパッド13に対応するパターンの貫通孔45を有するメタルマスク47を、基板本体10の第二主表面に載置し、この後、メタルマスク47の上面からハンダペースト41を塗布することにより、貫通孔45を介してBGAパッド13表面に形成されたAu層51表面にハンダペースト41を直接印刷する。
【0046】
尚、図4(d)は、BGAパッド13表面に形成されたAu層51表面にハンダペースト41を印刷する際における基板本体10の態様を表した説明図である。また、図5は、ハンダペースト41の印刷時におけるBGAパッド13表面の構成を拡大して表した説明図である。
【0047】
上記FCパッド11表面に形成されたAu層51表面へのハンダ印刷時と同様、本実施例においては、BGAパッド13用に貫通孔45の開口径、厚みなどを設定して上記メタルマスク47を形成し、そのメタルマスク47を用いることにより、ハンダペーストの印刷量を、配線基板完成時のハンダ層19の上面がソルダーレジスト層15上面より低くなる量に調整している。
【0048】
また、上記載置台43は、基板本体10の第一主表面のFCパッド11が形成された中央部に接触しないようにして、FCパッド11が形成されていない基板本体10の端部を支持する構成にされており、本実施例では、この載置台43を用いて、FCパッド11、BGAパッド13の順にハンダ印刷を行うことにより、FCパッド11側に印刷されたハンダペースト41を崩さずに両面のハンダ印刷を行うようにしている。
【0049】
この後、リフロー工程において、両面がハンダ印刷された基板本体10を図4(e)に示すようにリフロー炉内に収容し、そのリフロー炉内でハンダペースト41を加熱してリフローすることにより、FCパッド11表面に形成したAu層51表面にフリップチップ実装用のハンダバンプ18を形成し、BGAパッド13表面に形成したAu層51表面にハンダボール取付用ハンダ層19を形成する。尚、このリフロー時において、ハンダペースト41は、上記洗浄工程でのパッド11,13表面の酸化膜除去により、良好にAu層51表面全体、つまりはパッド11,13表面全体に濡れ広がり、上記構成のハンダバンプ18及びハンダボール取付用ハンダ層19を形成する。以上のような工程を経て配線基板1は完成する。
【0050】
また、このように製造された配線基板1のFCパッド11には、周知の技法にて、ICチップ3が載置された状態で、ハンダバンプ18が溶解され、これによりICチップ3がFCパッド11に接合される。この他、配線基板1のBGAパッド13には、ハンダボール5が載置された状態で、ハンダボール取付用ハンダ層19が溶解され、これによりハンダボール5がBGAパッド13に接合される。また、同時に、ハンダボール5はプリント基板7(マザーボード等)の入出力端子と接合され、これにより配線基板1は、プリント基板7(マザーボード等)に接合される。
【0051】
また、本実施例の配線基板1においては、BGAパッド13上のハンダボール取付用ハンダ層19がソルダーレジスト層15の表面より低い位置に形成されているので、ハンダボール取付用ハンダ層19の表面にハンダボール5を接合する際に、ハンダボール5を精度よく位置決めして載置しやすく、簡便性に富んだ形にてBGAパッケージを作製することができる。また、ハンダボール5が位置ずれしてBGAパッド13に接合されることによって、接合強度が弱くなる等の不具合の発生を抑制することが可能となる。
【0052】
尚、基板本体の第一主表面と第二主表面とは、基板本体を挟み相対向する表面同士を意味するものであり、基板本体の一方の主表面を第一主表面と呼んだ場合に、その反対側の主表面を第二主表面と呼ぶといったものであり一義的なものではない。つまり、本実施例では、基板本体10の第一主表面側にFCパッド11が配列した形としたが、これを第二主表面側にFCパッド11が配列したものと言ってもよく、その場合には、第一主表面側にBGAパッド13が配列したものと言うことなる。また、本実施例における基板本体10の第二主表面に配列されたBGAパッド13は、本発明の基板本体の第一主表面に配列された第一パッドに相当し、基板本体10の第一主表面に配列されたFCパッド11は、本発明の基板本体の第二主表面に配列された第二パッドに相当し、ハンダボール取付用ハンダ層19は、本発明のハンダボール取付用の第一ハンダ層に相当し、ハンダバンプ18は、本発明のフリップチップ実装用の第二ハンダ層に相当する。
【0053】
また、本発明の配線基板は、上記実施例に限定されるものではなく、種々の態様を採ることができる。例えば、上記実施例では、FCパッド11及びBGAパッド13の両方に、本発明を適用して、Niメッキ層を形成せずにAu層51を形成したが、FCパッド11だけに本発明を適用してもよいし、BGAパッド13だけに本発明を適用してもよい。この他、ハンダバンプ18及びハンダボール取付用ハンダ層19には、Sn−AgやSn−Ag−Cu等の共晶ハンダを用いても構わない。
【0054】
また、上述した配線基板1の製造に適用可能な製造方法の実施例は、配線基板1の製造に限定されるものではない。具体的には、リフロー工程における過度のAu流れに起因して、最終的に製造される配線基板において、Auメッキ工程にて形成したAu層すべてが消滅したり部分的に残存するような形態となるものに対しても上記実施例は上記同内容の効果をもって有為に適用可能である。
【図面の簡単な説明】
【図1】本実施例の配線基板1の側面の構成を表す概略側面図。
【図2】基板本体10の第一主表面及び第二主表面の構成を表す説明図。
【図3】配線基板1の断面の構成を概略的に表す概略断面図。
【図4】配線基板1の製造方法に関する説明図。
【図5】ハンダ印刷工程時におけるBGAパッド13表面の構成を表した説明図。
【符号の説明】
1…配線基板、3…ICチップ、5…ハンダボール、7…プリント基板、10…基板本体、11,13…パッド、15…ソルダーレジスト層、16,17…凹部、18…ハンダバンプ、19…ハンダボール取付用ハンダ層、20…基体、21,22,26,33…銅メッキ、29,35…樹脂絶縁層、41…ハンダペースト、43…載置台、45…貫通孔、47…メタルマスク[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a wiring board having a pad surface configuration in which an Au layer and a solder layer are formed on the pad surface in this order, respectively, and a method of manufacturing the same.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, as a wiring board, an LSI, an IC chip, or a chip capacitor having a plurality of input / output terminals on a main surface of a synthetic resin or ceramic substrate main body having a wiring pattern formed by copper plating is used. Electronic component mounting wiring boards having pads for mounting electronic components are known. As a wiring board of this type, there is known a wiring board provided with a solder bump for bonding electronic components by a flip-chip mounting method on a pad surface.
[0003]
A wiring board having solder bumps for flip-chip mounting as described above is used for manufacturing a package such as a ball grid array (BGA) or a pin grid array (PGA), and has a pad on which the solder bumps are formed. On the second main surface of the substrate body opposite to the first main surface of the main body, for example, a solder layer for attaching a spherical solder (so-called solder ball) to form a BGA package is provided. It is formed on the surface pad surface.
[0004]
By the way, when manufacturing such a wiring board, before forming the above-mentioned solder bump for flip-chip mounting or the above-mentioned solder layer for mounting a solder ball on the pad surface, electroless Ni (nickel) plating and further Au In general, (gold) plating is performed on the pad surface in this order, and a Ni plating layer and an Au plating layer are laminated and formed on the pad surface in this order. The Ni plating layer and the Au plating layer make it possible to perform good soldering on pads having poor solder wettability, and prevent the Ni plating layer from being oxidized by the Au plating layer serving as a passivation film, thereby stabilizing the stability. It is formed to obtain solderability. Therefore, the solder bumps and the solder layers are connected to the pads via the Ni plating layer and the Au plating layer.
[0005]
[Patent Document 1] JP-A-2001-177010 (Paragraph 0033)
[0006]
[Problems to be solved by the invention]
However, if the Ni plating layer is formed on the pad surface as described above, the Ni of the Ni plating layer diffuses into the solder due to the thermal action when mounting electronic components or mounting solder balls, and the solder (the solder bump or the solder bump). A brittle intermetallic compound is formed with Sn (tin), which is a component element of the above-mentioned solder layer, and this causes a problem that the bonding strength between the electronic component or the solder ball and the pad cannot be sufficiently secured. Was.
[0007]
Also, stress acts between the electronic component and the wiring board or between the wiring board and a printed board (such as a motherboard) connected via solder balls due to the difference in the coefficient of thermal expansion. When a brittle intermetallic compound is formed, cracks and other defects occur between the solder and the Ni plating layer formed on the pad surface due to repeated thermal cycling. The electrical connection between the component and the printed circuit board cannot be maintained satisfactorily, which leads to impaired product reliability.
[0008]
The present invention has been made in view of such a problem, and an object of the present invention is to provide a wiring board capable of maintaining good bonding between a pad and an electronic component or a printed board, and a method of manufacturing the same. I do.
[0009]
[Means for Solving the Problems and Functions / Effects]
The wiring board of the present invention for solving the above problems,
A substrate body having a wiring structure;
Copper pads arranged on the substrate body surface,
An Au layer in contact with the pad surface and covering the pad surface;
A first solder layer for solder ball attachment, which is located immediately above the Au layer and covers the pad surface;
It is characterized by having.
[0010]
In the wiring board of the present invention, the first solder layer for attaching the solder ball is formed on the pad surface without the Ni plating layer and only with the Au layer as in the related art. A brittle intermetallic compound such as a Ni—Sn alloy is not formed between the pad and the first solder layer, and good bonding between the pad and the first solder layer can be maintained.
[0011]
Therefore, solder balls are attached to the pads of the wiring board of the present invention to produce a BGA package, and this is joined to a printed board such as a motherboard. Even if stress concentrates on one solder layer, it is possible to sufficiently suppress the occurrence of cracks between the pad and the solder layer. As a result, a highly reliable wiring board that has high durability and can maintain good electrical connection with the printed board for a long period of time can be provided.
[0012]
Further, since the Au layer is formed on the surface of the copper pad that is easily oxidized so as to cover the surface, the oxidation of the pad surface can be effectively suppressed. And, by this oxidation suppression, it is possible to significantly secure the bonding property such as the bonding strength between the pad and the first solder layer via the Au layer.
[0013]
Next, the pad in the wiring board of the present invention has a periphery surrounded by a solder resist layer formed on the surface of the substrate main body, and a first solder layer covering the pad surface has an upper surface formed by the solder resist layer. It is formed so as to be lower than the upper surface of the layer.
[0014]
It is desirable that the pad be surrounded by a solder resist layer formed on the surface of the substrate body. In such a state, the pad itself can be in a state in which insulation with the outside is sufficiently ensured so that an electric short circuit does not occur. When the solder resist layer is formed as described above, it is preferable that the upper surface of the first solder layer is formed to be lower than the upper surface of the solder resist layer. As a result, a dent can be formed between the upper surface of the solder resist layer and the upper surface of the first solder layer, and the solder ball can be easily positioned with high accuracy in the dent and placed on the upper surface of the solder layer. .
[0015]
The configuration of the pad surface according to the present invention described so far relates to the pad and the first solder layer for solder ball attachment, but is not limited to the one for solder ball attachment, but may be used for other applications. The same effect can be applied to the pad of the present invention. Therefore, hereinafter, the second and third wiring boards of the present invention relating to the form of the pad surface will be described.
[0016]
Then, the wiring board of the second present invention,
A substrate body having a wiring structure;
Copper pads arranged on the substrate body surface,
An Au layer in contact with the pad surface and covering the pad surface;
A solder bump that is located immediately above the Au layer and is a second solder layer for flip mounting that covers the pad surface;
It is characterized by having.
[0017]
In the wiring board according to the second aspect of the present invention, the solder bump serving as the second solder layer for flip-chip mounting is formed on the pad surface only through the Au layer without passing through the conventional Ni plating layer. Therefore, a brittle intermetallic compound such as a Ni—Sn alloy is not generated between the solder bump and the pad, and the bond between the solder bump and the pad can be kept good.
[0018]
Therefore, when an electronic component such as an IC chip is mounted on the solder bump formed on the pad of the wiring board of the second aspect of the present invention, the electronic component is peeled off due to thermal expansion or the like, and cracks are formed on the solder bump functioning as a joint. As a result, it is possible to effectively suppress or prevent the occurrence of problems such as failure to maintain good electrical connection between the electronic component and the wiring board.
[0019]
Next, the wiring board of the third invention is
A substrate body having a wiring structure;
A first copper pad arranged on a first main surface of the substrate body,
A second copper pad arranged on a second main surface opposite to the first main surface of the substrate body,
A first Au layer in contact with the first pad surface and covering the first pad surface; and a solder ball mounting member positioned directly above the first Au layer and covering the first pad surface. And the first solder layer of
A second Au layer that contacts the second pad surface and covers the second pad surface; and a flip-mounting layer that is located immediately above the second Au layer and covers the second pad surface. A solder bump serving as a second solder layer;
Wherein the substrate body has the wiring structure for electrically connecting the first pad and the second pad.
[0020]
In the third aspect of the present invention, the solder bumps, which are the first solder layer for mounting the solder balls and the second solder layer for flip-chip mounting, respectively, do not pass through the Ni plating layer as in the prior art, but only the Au layer. In the form of the interposition, they are formed on the first pad surface arranged on the first main surface of the substrate body and on the second pad surface arranged on the second main surface, respectively. Therefore, for the same reason as described above, the junction between the first solder layer and the first pad and the junction between the solder bump and the second pad can be kept good. As a result, by using the wiring board of the third aspect of the present invention, a BGA package that is resistant to stress due to thermal expansion or the like can be manufactured, and the electrical connection between an electronic component such as an IC chip and the wiring board can be improved. The connection, the electrical connection between the wiring board and the printed board (such as a motherboard), and the electrical connection between the electronic component and the printed board can be kept good.
[0021]
Next, the first pad in the third wiring board of the present invention, the periphery of which is surrounded by a solder resist layer formed on the surface of the substrate body, the first solder layer covering the first pad surface, The upper surface is formed to be lower than the upper surface of the solder resist layer.
[0022]
For the same reason as described above in connection with the first present invention, when the first pad is in a state where its own periphery is surrounded by a solder resist layer formed on the surface of the substrate body, the first pad It is desirable that the upper surface be formed lower than the upper surface of the solder resist layer. As a result, a dent can be formed between the upper surface of the solder resist layer and the upper surface of the first solder layer, and the solder ball can be easily positioned with high accuracy in the dent and placed on the upper surface of the solder layer. .
[0023]
Next, a useful manufacturing method for forming the wiring board of the present invention as described above is provided, and an Au layer is directly formed on the pad surface including the wiring board of the present invention, and the Au layer is formed. Production of the wiring board of the present invention, which is usefully applied as a method of manufacturing a wiring board in a form in which a solder layer for solder ball mounting or flip chip mounting is formed directly on the surface of the layer. The method is described.
[0024]
Therefore, the method for manufacturing a wiring board according to the present invention includes:
An Au layer and a solder layer are respectively provided on the surfaces of copper pads arranged on at least one of the first main surface of the substrate body having the wiring structure and the second main surface opposite to the first main surface. A method of manufacturing a wiring board which is formed by laminating in this order,
An Au plating step of directly applying Au plating to the surface of the pad formed on the substrate body to form the Au layer;
After the Au plating step, a solder printing step of directly printing a solder paste on the surface of the Au layer;
After the solder printing step, the solder paste is reflowed to form the solder layer,
It is characterized by including.
[0025]
According to the manufacturing method of the present invention, in the Au plating step, the copper main body arranged on at least one of the first main surface of the substrate body and the second main surface on the opposite side to the first main surface. Au plating is performed on the surface of the pad to form an Au layer. That is, the conventional Ni plating layer is not formed. Further, by forming the Au layer in this manner, it is possible to effectively suppress oxidation of the surface of the copper pad that is easily oxidized during the step after the Au plating step. It becomes possible to form a solder layer on the surface in a state where solder wettability is enhanced. As a result, it is possible to significantly secure bonding properties such as bonding strength between the pad and the solder layer.
[0026]
Further, specific examples of the solder layer to be formed on the surface of the copper pad arranged on the first main surface of the substrate main body include the above-described first solder layer for solder ball attachment, and the like. On the other hand, specific examples of the solder layer formed on the surface of the copper pad arranged on the second main surface of the substrate main body include the above-described solder bumps for flip chip mounting.
[0027]
In the above-described manufacturing method of the present invention, the solder layer is formed by reflowing the solder paste formed on the surface of the Au layer in the reflow step. At this time, the layer thickness of the Au layer is smaller than the layer thickness of the solder layer, for example, about 20 nm to 200 nm. Therefore, after the solder layer is formed by reflow, the Au layer itself is formed by an excessive flow of Au. In some cases, or the Au layer remains only partially covering the pad surface. In this case, the wiring board has a form different from the form of the wiring board of the present invention. However, the effect of not forming the Ni plating layer as in the related art, and the main purpose of forming the Au layer are the solder layer Since the suppression of the oxidation of the pad surface until the formation of the same can be made to function similarly, the wiring board manufactured by using the manufacturing method of the present invention has the same contents as the above-described wiring board of the present invention. The effect is obtained.
[0028]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a schematic side view illustrating a configuration of a side surface of the wiring board 1 to which the IC chip 3 and the
[0029]
The wiring board 1 to which the present invention is applied includes a 29 mm-square substrate
[0030]
The substrate
[0031]
In addition, a solder resist
[0032]
More specifically, in the wiring board 1 of the present embodiment, the
[0033]
On the
[0034]
A solder ball mounting
[0035]
Next, an embodiment of a manufacturing method applicable to the manufacturing of the wiring board 1 having the above configuration will be described. In this embodiment, the manufacturing process of the substrate body 10 (FIG. 4A), the cleaning process (FIG. 4B), the Au plating process, and the solder printing process (FIGS. 4C and 4D). Since the wiring board 1 is manufactured through each step of the reflow step (FIG. 4E), each step will be described below in this order. However, since the
[0036]
In the manufacturing process of the
[0037]
Then, an etching resist layer (not shown) is formed on the copper plating 26 on both surfaces, and is exposed and developed using a glass mask corresponding to the wiring pattern, thereby partially removing the etching resist layer. By performing an etching process using an etchant from above the etching resist layer, the copper plating 26 and the
[0038]
Thereafter, the remaining etching resist layer is removed from the
[0039]
After forming the uppermost wiring layer, the surfaces of the
[0040]
After the formation of the
[0041]
In the cleaning step, the surfaces of the
[0042]
This step is mainly for removing the oxide film by cleaning the surfaces of the
[0043]
After this cleaning step, in the Au plating step, Au plating is directly applied to the
[0044]
In the solder printing on the
[0045]
When this process is completed, the metal mask is peeled off as shown in FIG. FIG. 4C is an explanatory view showing an aspect of the substrate
Then, the substrate
[0046]
FIG. 4D is an explanatory diagram showing an aspect of the substrate
[0047]
In the present embodiment, as in the case of solder printing on the surface of the
[0048]
Further, the mounting table 43 supports the end of the substrate
[0049]
Thereafter, in the reflow step, the
[0050]
The solder bumps 18 are melted on the
[0051]
Further, in the wiring board 1 of the present embodiment, since the solder ball mounting
[0052]
In addition, the first main surface and the second main surface of the substrate main body mean surfaces facing each other across the substrate main body, and when one main surface of the substrate main body is referred to as a first main surface. However, the opposite main surface is called a second main surface, and is not unique. That is, in the present embodiment, the
[0053]
Further, the wiring board of the present invention is not limited to the above-described embodiment, but can adopt various aspects. For example, in the above embodiment, the present invention is applied to both the
[0054]
The embodiment of the manufacturing method applicable to the manufacturing of the wiring board 1 described above is not limited to the manufacturing of the wiring board 1. More specifically, in the finally manufactured wiring board, due to excessive Au flow in the reflow step, the Au layer formed in the Au plating step may be completely extinguished or partially left. The above-described embodiment can be significantly applied to the above-described embodiment with the same effects as described above.
[Brief description of the drawings]
FIG. 1 is a schematic side view illustrating a configuration of a side surface of a wiring board 1 according to an embodiment.
FIG. 2 is an explanatory diagram illustrating a configuration of a first main surface and a second main surface of a
FIG. 3 is a schematic cross-sectional view schematically illustrating a configuration of a cross section of the wiring board 1;
FIG. 4 is a diagram illustrating a method for manufacturing the wiring board 1.
FIG. 5 is an explanatory diagram illustrating a configuration of a surface of a
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Wiring board, 3 ... IC chip, 5 ... Solder ball, 7 ... Printed board, 10 ... Board body, 11, 13 ... Pad, 15 ... Solder resist layer, 16, 17 ... Depression, 18 ... Solder bump, 19 ... Solder Solder layer for ball mounting, 20: base, 21, 22, 26, 33: copper plating, 29, 35: resin insulating layer, 41: solder paste, 43: mounting table, 45: through hole, 47: metal mask
Claims (6)
該基板本体表面に配列された銅製のパッドと、
該パッド表面に接触し、かつ、前記パッド表面を被覆するAu層と、
該Au層の直上に位置し、かつ、前記パッド表面を被覆するハンダボール取付用の第一ハンダ層と、
を備えることを特徴とする配線基板。A substrate body having a wiring structure;
Copper pads arranged on the substrate body surface,
An Au layer in contact with the pad surface and covering the pad surface;
A first solder layer for solder ball attachment, which is located immediately above the Au layer and covers the pad surface;
A wiring board, comprising:
前記パッド表面を被覆する前記第一ハンダ層は、その上面が前記ソルダーレジスト層の上面より低くなるように形成されてなることを特徴とする請求項1記載の配線基板。The pad has a peripheral edge surrounded by a solder resist layer formed on the surface of the substrate body,
2. The wiring board according to claim 1, wherein the first solder layer covering the pad surface is formed such that an upper surface thereof is lower than an upper surface of the solder resist layer.
該基板本体表面に配列された銅製のパッドと、
該パッド表面に接触し、かつ、前記パッド表面を被覆するAu層と、
該Au層の直上に位置し、かつ、前記パッド表面を被覆するフリップ実装用の第二ハンダ層とされるハンダバンプと、
を備えることを特徴とする配線基板。A substrate body having a wiring structure;
Copper pads arranged on the substrate body surface,
An Au layer in contact with the pad surface and covering the pad surface;
A solder bump that is located immediately above the Au layer and is a second solder layer for flip mounting that covers the pad surface;
A wiring board, comprising:
該基板本体の第一主表面に配列された銅製の第一パッドと、
前記基板本体の前記第一主表面とは反対側の第二主表面に配列された銅製の第二パッドと、
前記第一パッド表面に接触し、かつ、前記第一パッド表面を被覆する第一Au層と、該第一Au層の直上に位置し、かつ、前記第一パッド表面を被覆するハンダボール取付用の第一ハンダ層と、
前記第二パッド表面に接触し、かつ、前記第二パッド表面を被服する第二Au層と、該第二Au層の直上に位置し、かつ、前記第二パッド表面を被覆するフリップ実装用の第二ハンダ層とされるハンダバンプと、
を備え、前記基板本体は、前記第一パッドと、前記第二パッドと、を電気的に接続する前記配線構造を有することを特徴とする配線基板。A substrate body having a wiring structure;
A first copper pad arranged on a first main surface of the substrate body,
A second copper pad arranged on a second main surface opposite to the first main surface of the substrate body,
A first Au layer in contact with the first pad surface and covering the first pad surface; and a solder ball mounting member positioned directly above the first Au layer and covering the first pad surface. And the first solder layer of
A second Au layer that contacts the second pad surface and covers the second pad surface; and a flip-mounting layer that is located immediately above the second Au layer and covers the second pad surface. A solder bump serving as a second solder layer;
Wherein the substrate body has the wiring structure for electrically connecting the first pad and the second pad.
前記第一パッド表面を被覆する前記第一ハンダ層は、その上面が前記ソルダーレジスト層の上面より低くなるように形成されてなることを特徴とする請求項4記載の配線基板。The first pad, the periphery of which is surrounded by a solder resist layer formed on the surface of the substrate body,
The wiring board according to claim 4, wherein the first solder layer covering the surface of the first pad is formed such that an upper surface thereof is lower than an upper surface of the solder resist layer.
前記基板本体に形成された前記パッドの表面に直接、Auメッキを施し、前記Au層を形成するAuメッキ工程と、
該Auメッキ工程の後、前記Au層の表面にハンダペーストを直接印刷するハンダ印刷工程と、
該ハンダ印刷工程の後、前記ハンダペーストをリフローし、前記ハンダ層を形成するリフロー工程と、
を含むことを特徴とする配線基板の製造方法。An Au layer and a solder layer are respectively provided on the surfaces of copper pads arranged on at least one of the first main surface of the substrate body having the wiring structure and the second main surface opposite to the first main surface. A method of manufacturing a wiring board which is formed by laminating in this order,
An Au plating step of directly applying Au plating to the surface of the pad formed on the substrate body to form the Au layer;
After the Au plating step, a solder printing step of directly printing a solder paste on the surface of the Au layer;
After the solder printing step, the solder paste is reflowed to form the solder layer,
A method for manufacturing a wiring board, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002339032A JP2004172519A (en) | 2002-11-22 | 2002-11-22 | Wiring board and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002339032A JP2004172519A (en) | 2002-11-22 | 2002-11-22 | Wiring board and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004172519A true JP2004172519A (en) | 2004-06-17 |
Family
ID=32702075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002339032A Pending JP2004172519A (en) | 2002-11-22 | 2002-11-22 | Wiring board and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004172519A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7408261B2 (en) | 2004-07-26 | 2008-08-05 | Samsung Electro-Mechanics Co., Ltd. | BGA package board and method for manufacturing the same |
-
2002
- 2002-11-22 JP JP2002339032A patent/JP2004172519A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7408261B2 (en) | 2004-07-26 | 2008-08-05 | Samsung Electro-Mechanics Co., Ltd. | BGA package board and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004343030A (en) | Wiring circuit board, manufacturing method thereof, circuit module provided with this wiring circuit board | |
JP2008251702A (en) | Manufacturing method for wiring board, manufacturing method for semiconductor device, and wiring board | |
JPH11233678A (en) | Manufacture of ic package | |
KR20000029352A (en) | Semiconductor device and process for producing the same | |
US7554039B2 (en) | Electronic device | |
TW200935573A (en) | Insulative wiring board, semiconductor package using the same, and method for producing the insulative wiring board | |
JP2014179430A (en) | Multilayer printed wiring board for mounting semiconductor element | |
JP3147113B2 (en) | Motherboard printed wiring board and method of manufacturing the same | |
US8062927B2 (en) | Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same | |
KR101103302B1 (en) | Printed circuit board and method for manufacturing same | |
JP2004079891A (en) | Wiring board, and manufacturing method thereof | |
JP3802824B2 (en) | Wiring board manufacturing method | |
US7901997B2 (en) | Method of manufacturing semiconductor device | |
JP4172238B2 (en) | Electronic component mounting structure | |
KR100746365B1 (en) | Method for Manufacturing substrate used to mount flip chip | |
JP4045708B2 (en) | Semiconductor device, electronic circuit device and manufacturing method | |
JP2004172519A (en) | Wiring board and its manufacturing method | |
JP3898628B2 (en) | Wiring board and manufacturing method thereof | |
JPH10321750A (en) | Semiconductor device and manufacture of wiring board having semiconductor chip mounted thereon | |
JP2003258155A (en) | Wiring board manufacturing method | |
JP2003258156A (en) | Wiring board | |
JP3563170B2 (en) | Method for manufacturing semiconductor device | |
JP2000200855A (en) | Pga-type wiring board, manufacture thereof and semiconductor device | |
JP2000294675A (en) | Chip carrier, semiconductor device and manufacture of chip carrier | |
JP2001185642A (en) | Package substrate for mounting semiconductor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20050314 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061121 |
|
A131 | Notification of reasons for refusal |
Effective date: 20061127 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070322 |