JP2004172402A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004172402A JP2004172402A JP2002336958A JP2002336958A JP2004172402A JP 2004172402 A JP2004172402 A JP 2004172402A JP 2002336958 A JP2002336958 A JP 2002336958A JP 2002336958 A JP2002336958 A JP 2002336958A JP 2004172402 A JP2004172402 A JP 2004172402A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor device
- conductive region
- semiconductor
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Die Bonding (AREA)
Abstract
【課題】半導体基板上に電極端子を設ける際に、従来の製造装置を用いても、電極端子が大きく傾いて半導体基板に接触した状態で設けられることを防止可能な面実装型の半導体装置を提供すること。
【解決手段】半導体基板１００の一方の面にガラスで支持体４１，４２，４３，４４，４５，４６を設ける。このようにすれば、電極端子３１，３２を設けるときに、これらの電極端子３１，３２が傾いても、支持体４１，４２，４３，４４，４５，４６がこれらの電極端子を下方から支持するので、電極端子３１，３２が半導体基板１００に接触して設けられることを防止出来る。
【選択図】 図１
【解決手段】半導体基板１００の一方の面にガラスで支持体４１，４２，４３，４４，４５，４６を設ける。このようにすれば、電極端子３１，３２を設けるときに、これらの電極端子３１，３２が傾いても、支持体４１，４２，４３，４４，４５，４６がこれらの電極端子を下方から支持するので、電極端子３１，３２が半導体基板１００に接触して設けられることを防止出来る。
【選択図】 図１
Description
【０００１】
【発明の属する分野】
本発明は、半導体装置に係り、特に双方向型バリスタ、一方向型バリスタ、サージ吸収素子、又は、ダイオード等として使用される面実装型半導体装置に関するものである。
【０００２】
【従来の技術】
従来技術に係るバリスタを示す断面図を図２と図３に示す。図２は、従来技術に係る双方向型バリスタを示す断面図であり、電極端子がシリコン基板に正しく設けられた半導体装置の断面図である。図３は、従来技術に係る双方向型バリスタを示す断面図であり、電極端子がシリコン基板に接触して設けられた半導体装置の断面図である。図中、１００は半導体基板、１はＮ型導電領域、２，３はＰ型導電領域、１１，１２，１３，１４は絶縁膜で、半導体基板がシリコンであれば、シリコン酸化膜であることが多い。２１，２２はハンダ、３１，３２は電極端子、２００は樹脂モールド部である。
【０００３】
図２に示すバリスタは、Ｎ型の導電型を有するシリコン基板１００の内部にＰ型導電領域２，３を設けて形成されている。シリコン酸化膜からなる絶縁膜１１，１２，１３，１４がＰ型導電領域２，３と基板との境界を覆うように設けられている。半導体基板１００の表側に露出したＰ型導電領域２，３はハンダ２１，２２を介して電極端子３１，３２と電気的に接続されている。
【０００４】
さらに、上記構造において、電極端子３１，３２の一部を除く全体を絶縁樹脂により封止して樹脂モールド部２００として、双方向型の面実装型半導体装置、すなわち面実装型のバリスタを形成する。電極端子３１，３２は、樹脂封鎖の前には真っ直ぐであるが、樹脂封鎖の後で機械加工によって捻じ曲げられて実装面積が出来るだけ小さくなるようにする。
【０００５】
以上の構成において、半導体基板１００内部にＮ型導電領域１とＰ型導電領域２からなる一対のダイオードと、Ｎ型導電領域１とＰ型導電領域３からなるもう一対のダイオードが逆極性で直列接続され、電気的に双方向型の素子が出来る。Ｎ型導電領域１は双方のダイオードの共通の導電領域となる。
【０００６】
このような従来型の面実装型半導体措置においては、小型化、特に高さを低くすること、即ち薄型にすることが出来るという利点があるが、図３に示すように電極端子を半導体基板に載置する際に、いずれかの方向に位置ずれした状態で載置される場合がある。位置ずれした状態のままハンダ２１，２２をリフロー炉で溶融させると、電極端子３２が傾き半導体基板１００と接触したまま、後工程へ移る。その後工程の最後では電極端子が捻じ曲げら最終形状が決定してしまうが、樹脂モールド内部の様子に係わらず電極の加工は大きな力を加えて行なれるため、最終形状は正常品と殆ど変わらない。そのため正常品と異常品を区別するのは非常に困難である。
【０００７】
図３に示すように、電極端子３２が半導体基板１００と傾いて接触すると、電流の流れに偏りが生じるなとの不具合が生じる。場合によっては大きな内部応力が発生し不良の原因にもなることがある。
【０００８】
このような問題は、電極端子３１，３２をハンダ２１，２２に精確に載置すれば解消するが、高価な製造装置を必要とするので、半導体装置の製造コストを押し上げる原因となる。
【０００９】
【発明が解決しようとする課題】
本発明は、上述の課題を解決するために、シリコン基板上に電極端子を設ける際に、従来の製造装置を用いても、電極端子が大きく傾いて半導体基板に接触した状態で設けられることを防止可能な面実装型半導体装置を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
上記課題を解決するための手段として、本発明は、第１導電型の半導体基板の一方の面に露出させて形成してなる該半導体基板とは反対型の第２導電型の第１の導電領域と、前記半導体基板の一方の面上に前記第１の導電領域と接するように設けてなる導電材と、前記導電材に接するように設けてなる電極端子とを有する半導体装置において、前記半導体基板の一方の面に露出した前記第１の導電領域上、又は、前記導電材上若しくはその近傍であって、且つ、前記半導体基板の一方の面に露出した前記第１の導電領域の外縁またはその近傍の部位に支持体を設けてなることを特徴とするものとした。
【００１１】
したがって、本発明に係る半導体装置は、電極端子を導電材上に設ける際に、電極端子が位置ずれして傾いても、電極端子の下方に位置する支持体が電極端子を支持するので、電極端子の傾きを一定の範囲内に抑えることが可能になる。
【００１２】
さらに、前記半導体基板と前記電極端子の間に介在してなる金属板を有するように出来る。このようにすれば、膨張率の差異に起因する不良を防止し易く出来る。
【００１３】
さらに、前記半導体基板の他方の面に露出させて形成してなる第２導電型の第２の導電領域と、前記半導体基板の一方の面側に前記第１の導電領域を分割するように形成してなる溝を有するように出来る。このようにすれば、例えば逆バイアスされる接合の数が増加するので接合容量の小さい高耐圧の双方向型のバリスタを製造することが可能になる。
【００１４】
また、前記半導体基板の一方の面に露出した前記第１の導電領域の外縁またはその近傍の部位を絶縁体、半導体、または金属によって覆っているように構成出来る。このようにすれば、接合の耐圧を理想耐圧に近づけることが可能になる。
【００１５】
また、前記第１の導電領域及び前記第２の導電領域を複数有すると共に、前記半導体基板を平面的に見たときに双方の導電領域が交互に配置されるように構成することが出来る。このようにすれば、耐圧を更に高くすることが可能になる。さらに、前記半導体基板を複数有すると共に、これらを積層し、前記第２の導電領域が、前記半導体基板を貫通するように形成することが出来る。このようにすれば、プレーナ技術だけで高耐圧のものを実現することが可能になる。
【００１６】
さらに、前記半導体基板の他方の面に露出するようにして形成してなる第２導電型の第３の導電領域と、前記第３の導電領域外縁またはその近傍の部位、又は、前記第３の導電領域上若しくは前記半導体基板の他方の面で前記第２の導電領域と前記第３の導電領域が形成されていない部分上であって前記導電材を設けた部位に支持体を有し、前記第２の導電領域は、前記半導体基板を貫通するように形成することも出来る。これにより一方向型の半導体装置を実現することが出来る。
【００１７】
さらに、前記半導体基板を複数有すると共に、これらが積層され、一番外側に位置する前記半導体基板の外部へ露出した面は、前記電極端子と前記導電材を介して前記電極端子に電気的に接続され、一番外側に位置する前記半導体基板の外部へ露出していない面、並びに、一番外側に位置しない前記半導体基板の一方の面及び他方の面は、その面に形成された導電材とその面に対向する隣接した前記半導体基板の露出面に形成された導電材とが互いに接するように設けることが出来る。このようにすれば、プレーナ技術だけで高耐圧のものを実現することが可能になる。
【００１８】
以上のように、本発明に係る半導体装置は、電極端子を導電材上に設ける際に、電極端子が位置ずれして傾いても、電極端子に設けた支持体が半導体装置の基板導電領域、第２の導電領域および前記第３の導電領域を設けた面に当接して、電極端子が一定程度以上傾くことを阻止するので、電極端子の傾きを一定の範囲内に抑えることが可能になる。
【００１９】
【発明の実施の形態】
以下に本発明の第１の実施の形態に係る半導体装置を図面に基づいて詳細に説明する。図１は、本発明の第１の実施の形態に係る半導体装置を示す説明図である。図中、１００は半導体基板、１はＮ型導電領域、２と３はＰ型導電領域、１１，１２，１３，１４は絶縁膜で、本実施例ではシリコン酸化膜である。２１，２２はハンダ、３１，３２は電極端子、２００は樹脂モールド部である。なお、半導体基板１００は、本実施例ではシリコンである。
【００２０】
図１に示すように、Ｎ型の半導体基板１００の内部に、Ｐ型導電領域２，３を形成しており、これら２つの層を形成していない残余の部分を半導体基板１００の元来の導電型と同じＮ型導電領域１としている。Ｐ型導電領域２，３は、半導体基板１００にＰ型の不純物を添加して高温熱拡散によって形成されており、半導体基板１００の一方の面から内奥に向けて拡がっている。
【００２１】
また、半導体基板１００の一方の面に、支持体４１，４２，４３，４４，４５，４６を設けている。支持体４１，４３，４４，４６はＮ型導電領域と基板のＮ型導電領域の境界、即ちＰＮ接合の露出面の近傍に設けられ、支持体４２，４５は、Ｐ型導電領域２，３の露出面の略中央に設けられている。支持体４１，４２，４３，４４，４５，４６は、ガラスによって形成されている。
【００２２】
支持体４１，４３，４４，４６は、絶縁膜１１，１２，１３，１４の上に形成されているが、ガラスそのものにも絶縁効果があるため、酸化膜１１，１２，１３，１４を形成しなくてもよいし、絶縁膜１１，１２，１３，１４の露出面全体を覆うように支持体４１，４３，４４，４６を配置してもよいし、その一部が絶縁膜１１，１２，１３，１４を覆うように支持体４１，４３，４４，４６を配置してもよい。また、絶縁層１１，１２，１３，１４は例えば窒化膜とシリコン酸化膜から構成されるような多層膜であってもよいし、同様に支持体４１，４２，４３，４４，４５，４６は複数のガラスを多層構造にして構成されるものであってもよい。
【００２３】
絶縁層１１，１２，１３，１４となる酸化膜や窒化膜は、通常最大でも数μｍの厚みしか形成することは出来ず、殆どの場合１μｍ未満であるため、ガラスのような材料で支持体４１，４２，４３，４４，４５，４６を形成することが必要である。この実施の形態では厚みを１５μｍとしたが、もっと厚くすることも出来る。支持体４１，４２，４３，４４，４５，４６の厚みとしては１０μｍ以上が望ましく、２０μｍ以上とすることが望ましい。また、支持体に用いるガラス材料は、半導体基板に近い熱膨張係数を有しているものが望ましく、耐熱衝撃性、被覆封着温度、電気的特性、ガラス中の電荷、密着性の点で優れるものが望ましく、加えて、半導体表面に悪影響を与えるアルカリ成分等の不純物を含まないものが好ましい。また、引っ張り強度、量産性、クラックの発生しにくさの点で優れているものが望ましい。さらに、支持体は環境に優しい材料としてもよく、鉛フリーガラス等も望ましい。
【００２４】
なお、支持体４１，４２，４３，４４，４５，４６は、絶縁膜１１，１２，１３，１４よりも高く（厚く）、かつハンダ２１，２２よりも（低く）薄く形成し、さらに好ましくはハンダ２１，２２よりもわずかに低くなるようにする。これは、後述するように、電極端子３１，３２が傾いて半導体基板１００に接触して設けられることを防止するために、電極端子３１，３２下方から支持可能な高さ（厚さ）、すなわち絶縁膜１１，１２，１３，１４よりも高く（厚く）することが好ましいからである。くわえて、ハンダ２１，２２の上面から突き出した支持体４２，４５が、電極端子３１，３２にハンダ２１，２２が付着することを阻害しないように、ハンダ２１，２２を低く（薄く）することが好ましいことによる。
【００２５】
ハンダ２１，２２は、Ｐ型導電領域２，３を形成した領域上に、支持体４１，４２，４３，４４，４５，４６を覆うようにほぼ平坦に形成されている。なお、ハンダ２１，２２を半導体基板１００の表面に印刷して設ける際には、上述の理由により、支持体４１，４２，４３，４４，４５，４６がその内部に隠れる程度の厚さとなるようにする。
【００２６】
なお、以上の実施の形態において、ハンダ以外の導電材、例えば、導電性接着剤等を用いて電極端子を接合してもよい。導電性接着剤等を用いた場合、導電剤において応力吸収が可能になることに加え、低温で接合することが可能になる。また、支持体を接着剤で半導体に接合してもよい。ここで用いる接着剤としては、等方導電性接着剤、異方導電性接着剤、耐熱性接着剤、リサイクル性接着剤等が望ましい。
【００２７】
以上の構成を有する半導体装置の動作は、支持体４２，４５が電流の流れを阻害することはないように小さく設けられるため、従来構造と比較して略同等の電気的特性を実現出来る。
【００２８】
また、電極端子３１，３２を半導体基板１００に設ける手順は、概ね以下のようになる。すなわち、最初に半導体基板１００の表面にあらかじめ支持体４１，４２，４３，４４，４５，４６およびハンダ２１，２２を設けておく。次に、ハンダ２１，２２上に電極端子３１，３２を載置する。そして、半導体基板１００をリフロー炉に入れ、ハンダ２１，２２を溶融して電極端子３１，３２に付着させる。その後、モールド樹脂で封止して、電極端子の捻じ曲げ加工を行って全体の大きさを小さくする。
【００２９】
ところで、ハンダ２１，２２上に電極端子３１，３２を載置する際に、いずれかの方向に位置ずれした状態で載置される場合がある。しかし、半導体装置においては、支持体４１，４２，４３，４４，４５，４６をあらかじめ設けているので、支持体４１，４２，４３，４４，４５，４６がこれらの電極端子を下方から支持して、電極端子が大きく傾いて電極端子と半導体基板１００が接触することを防止出来る。
【００３０】
以上のように、本発明の第１の実施の形態に係る半導体装置は、支持体４１，４２，４３，４４，４５，４６を設けたことによって、電極端子３１，３２を半導体基板１００に設ける際に、これらの電極端子が大きく傾いて半導体基板１００に接触した状態のままで設けられることを防止出来る。また、支持体４２，４５は、半導体基板１００の表面の小さな領域に設けたので、半導体装置の電気的特性に大きな影響を与えることがない。場合によっては、支持体４２，４５は形成しなくてもよい。また、板状の電極端子に代えて、例えばプリンタ基板上にそのまま半導体基板１００を実装することも出来る。
【００３１】
さらに、本発明の第２の実施の形態に係る半導体装置について説明する。図４は、本発明の第２の実施の形態に係る半導体装置を示す断面図である。図中の符号は、図１で用いたものと同じである。１は半導体基板１００の導電領域でＮ型導電領域、２と３はＰ型導電領域、１１，１２，１３，１４は絶縁膜で、本実施例ではシリコン酸化膜である。２１，２２，６１，６２はハンダ、３１，３２は電極端子、４１，４２，４３，４４，４５，４６は支持体、５１，５２は金属板、２００は樹脂モールド部である。
【００３２】
本発明の第２の実施の形態に係る半導体装置は、図４に示すように、金属板５１，５２がＰ型導電領域２，３と電極端子３１，３２との中間にハンダを介して設けられている。この金属板５１，５２に半導体基板の熱膨張率に近いモリブデンあるいはタングステンを用いることにより、半導体基板の熱膨張率と大きく異なる電極端子３１，３２の影響を低減し、信頼性の向上を図ることが出来る。この実施例でも、支持体４１，４２，４３，４４，４５，４６があることで、これらの金属板５１，５２が大きく傾いて半導体基板１００に接触した状態のままで設けられることを防止出来る。
【００３３】
以上のように、本発明の第２の実施形態に係る半導体装置によれば、支持体４１，４２，４３，４４，４５，４６を設けることで、電極端子３１，３２より位置ずれを生じやすい金属板５１，５２が半導体基板１００に接触した状態のままで設けられることを防止することが出来る。なお、金属板５１，５２は、導電率の大きな半導体基板片としてもよいが、薄いために強度が低下することがあるので取り扱いには注意が必要である。
【００３４】
くわえて、本発明の第３の実施の形態に係る半導体装置について説明する。図５は、本発明の第３の実施の形態に係る半導体装置を示す断面図である。図中の符号は、図１のものと同じである。１は半導体基板１００の導電領域でＮ型導電領域、２，３，４はＰ型導電領域、１１，１２，１３，１４，７１は絶縁膜である。２１，２２はハンダ、３１，３２は電極端子、４１，４２，４３，４４，４５，４６は支持体、２００は樹脂モールド部である。
【００３５】
本発明の第３の実施の形態に係る半導体装置は、図５に示すように、Ｐ型導電領域４を追加してＰＮ接合を直列に並べ耐圧を大きくするものである。
【００３６】
上記の本発明の第３の実施の形態に係る半導体装置によれば、支持体４１，４２，４３，４４，４５，４６を設けることで、電極端子３１，３２が半導体基板１００に接触した状態のままで設けられることを防止することが出来る。
【００３７】
くわえて、本発明の第４の実施の形態に係る半導体装置について説明する。図６は、本発明の第４の実施の形態に係る半導体装置を示す断面図である。図中の符号は、図１のものと同じである。１は半導体基板１００の導電領域でＮ型導電領域、２，３はＰ型導電領域、１１，１２，１３，１４は絶縁膜、７１，７２，７３は絶縁体である。２１，２２はハンダ、３１，３２は電極端子、４１，４２，４３，４４，４５，４６は支持体、２００は樹脂モールド部である。
【００３８】
本発明の第４の実施の形態に係る半導体装置は、図６に示すように、ＰＮ接合面を平面に近づけ理想耐圧に近づけることが出来、その分、チップ面積を小さく出来るため接合容量をより小さく出来る。
【００３９】
上記の本発明の第４の実施の形態に係る半導体装置によれば、支持体４１，４２，４３，４４，４５，４６を設けることで、電極端子３１，３２が半導体基板１００に接触した状態のままで設けられることを防止することが出来る。
【００４０】
くわえて、本発明の第５の実施の形態に係る半導体装置について説明する。図７は、本発明の第５の実施の形態に係る半導体装置を示す断面図である。図中の符号は、図１のものと同じである。１は半導体基板１００の導電領域でＮ型導電領域、２，３，７，８はＰ型導電領域、５，６はＮ型導電領域、１１，１２，１３，１４は絶縁膜、７１，７２，７３は絶縁体である。２１，２２はハンダ、３１，３２は電極端子、４１，４２，４３，４４，４５，４６は支持体、２００は樹脂モールド部である。
【００４１】
本発明の第５の実施の形態に係る半導体装置は、図７に示すように、高耐圧でＰＮ接合面を平面に近づけ理想耐圧に近づけることが出来、その分チップ面積を小さく出来るため接合容量をより小さく出来る。
【００４２】
上記の本発明の第５の実施の形態に係る半導体装置によれば、支持体４１，４２，４３，４４，４５，４６を設けることで、電極端子３１，３２が半導体基板１００に接触した状態のままで設けられることを防止することが出来る。
【００４３】
くわえて、本発明の第６の実施の形態に係る半導体装置について説明する。図８は、本発明の第６の実施の形態に係る半導体装置を示す断面図である。２１，２２，２３はハンダ、３１，３２は電極端子、２２２は半導体基板１００の導電領域でＮ型導電領域、２２１は半導体基板４００の導電領域でＮ型導電領域、２００は樹脂モールド部、２０１，２０２，２０３，２０４，２０５，２０６，２０７，２０８，２０９，２１０，２１１，２１２は支持体、２４１，２４２，２４３，２４４は絶縁膜である。
【００４４】
本発明の第６の実施の形態に係る半導体装置は、第１の実施の形態に係る半導体装置と電気的には同じであるが、面積の小さな半導体基板を積層する点が異なっている。高さより面積を重要視する面実装型の半導体装置であり、基本的なところはこれまでと変わるところはない。
【００４５】
上記の本発明の第６の実施の形態に係る半導体装置によれば、支持体２０１，２０２，２０３，２１０，２１１，２１２を設けることで、電極端子３１，３２が半導体基板１００に接触した状態のままで設けられることを防止することが出来る。
【００４６】
くわえて、本発明の第７の実施の形態に係る半導体装置について説明する。図９は、本発明の第７の実施の形態に係る半導体装置を示す断面図である。１，５は半導体基板１００の導電領域でＮ型導電領域、２，３，８１，８２，１２２，１２３はＰ型導電領域、１２１，１２８は半導体基板３００の導電領域でＮ型導電領域、２１，２２，１３１，１３２、１４１はハンダ、３１，３２は電極端子、２００は樹脂モールド部、９１，９２，９３，９４，９５，９６，１０１，１０２，１０３，１０４，１０５，１０６，１１１，１１２，１１３，１１４，１１５，１１６は支持体である。
【００４７】
本発明の第７の実施の形態に係る半導体装置は、第１の実施の形態に係る半導体装置と異なり２つのＰＮ接合が同一極性で直列接続されている。半導体基板１００の露出面に支持体を形成する基本的なところはこれまでと変わるところはない。
【００４８】
上記の本発明の第７の実施の形態に係る半導体装置によれば、支持体９１，９２，９３，９４，９５，９６を設けることで、電極端子３１，３２が半導体基板１００に接触した状態のままで設けられることを防止することが出来る。
【００４９】
くわえて、本発明の第８の実施の形態に係る半導体装置について説明する。図１０は、本発明の第８の実施の形態に係る半導体装置を示す断面図である。１，５は半導体基板１００の導電領域でＮ型導電領域、２，３，８１はＰ型導電領域、２１，２２，１４２はハンダ、３１，３２は電極端子、２００は樹脂モールド部、９１，９２，９３，９４，９５，９６，１０１，１０２，１０３，１０４，１０５，１０６は支持体である。
【００５０】
本発明の第８の実施の形態に係る半導体装置は、第１の実施の形態に係る半導体装置と異なりＰＮ接合が同一極性で直列接続されている。半導体基板１００の露出面に支持体を形成する基本的なところはこれまでと変わるところはない。
【００５１】
上記の本発明の第８の実施の形態に係る半導体装置によれば、支持体９１，９２，９３，９４，９５，９６を設けることで、電極端子３１，３２が半導体基板１００に接触した状態のままで設けられることを防止することが出来る。
【００５２】
くわえて、本発明の第９の実施の形態に係る半導体装置について説明する。図１１は、本発明の第９の実施の形態に係る半導体装置を示す断面図である。１，５は半導体基板１００の導電領域でＮ型導電領域、１２１，１２８は半導体基板３００の導電領域でＮ型導電領域、２，３，８１，８２，１２２，１２３はＰ型導電領域、２１，２２，１３１，１３２、１４２はハンダ、３１，３２は電極端子、２００は樹脂モールド部、９１，９２，９３，９４，９５，９６，１０１，１０２，１０３，１０４，１０５，１０６，１１１，１１２，１１３，１１４，１１５，１１６，１５１，１５２，１５３，１５４，１５５は支持体である。
【００５３】
本発明の第９の実施の形態に係る半導体装置は、第８の実施の形態に係る半導体装置を複数積層しており、半導体基板１００の露出面に支持体を形成する基本的なところはこれまでと変わるところはない。
【００５４】
上記の本発明の第９の実施の形態に係る半導体装置によれば、支持体９１，９２，９３，９４，９５，９６を設けることで、電極端子３１，３２がシリコン基板１００に接触した状態のままで設けられることを防止することが出来る。
【００５５】
また、電極端子３１，３２に支持体を設けるようにすることも可能である。
【００５６】
【発明の効果】
以上のように、本発明は、半導体基板または電極端子に支持体を設けるようにしたので、半導体基板に対して電極端子を設けるときに、電極端子が大きく傾いて半導体基板に接触した状態で設けられることを防止出来る。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置を示す説明図である。
【図２】従来技術に係る双方向型バリスタを示す断面図であり、電極端子がシリコン基板に正しく設けられた半導体装置の断面図である。
【図３】従来技術に係る双方向型バリスタを示す断面図であり、電極端子がシリコン基板に接触して設けられた半導体装置の断面図である。
【図４】本発明の第２の実施の形態に係る半導体装置を示す断面図である。
【図５】本発明の第３の実施の形態に係る半導体装置を示す断面図である。
【図６】本発明の第４の実施の形態に係る半導体装置を示す断面図である。
【図７】本発明の第５の実施の形態に係る半導体装置を示す断面図である。
【図８】本発明の第６の実施の形態に係る半導体装置を示す断面図である。
【図９】本発明の第７の実施の形態に係る半導体装置を示す断面図である。
【図１０】本発明の第８の実施の形態に係る半導体装置を示す断面図である。
【図１１】本発明の第９の実施の形態に係る半導体装置を示す断面図である。
【符号の簡単な説明】
１ Ｎ型導電領域
２ Ｐ型導電領域
３ Ｐ型導電領域
４ Ｐ型導電領域
５ Ｎ型導電領域
６ Ｎ型導電領域
７ Ｐ型導電領域
８ Ｐ型導電領域
１１ 絶縁膜
１２ 絶縁膜
１３ 絶縁膜
１４ 絶縁膜
２１ ハンダ
２２ ハンダ
２３ ハンダ
３１ 電極端子
３２ 電極端子
４１ 支持体
４２ 支持体
４３ 支持体
４４ 支持体
４５ 支持体
４６ 支持体
５１ 金属板
５２ 金属板
６１ ハンダ
６２ ハンダ
７１ 絶縁体
７２ 絶縁体
７３ 絶縁体
８１ Ｐ型導電領域
８２ Ｐ型導電領域
９１ 支持体
９２ 支持体
９３ 支持体
９４ 支持体
９５ 支持体
９６ 支持体
１００ 半導体基板
１０１ 支持体
１０２ 支持体
１０３ 支持体
１０４ 支持体
１０５ 支持体
１０６ 支持体
１１１ 支持体
１１２ 支持体
１１３ 支持体
１１４ 支持体
１１５ 支持体
１１６ 支持体
１２１ Ｎ型導電領域
１２２ Ｐ型導電領域
１２３ Ｐ型導電領域
１２８ Ｎ型導電領域
１３１ ハンダ
１３２ ハンダ
１４１ ハンダ
１４２ ハンダ
１５１ 支持体
１５２ 支持体
１５３ 支持体
１５４ 支持体
１５５ 支持体
２００ 樹脂モールド部
２０１ 支持体
２０２ 支持体
２０３ 支持体
２０４ 支持体
２０５ 支持体
２０６ 支持体
２０７ 支持体
２０８ 支持体
２０９ 支持体
２１０ 支持体
２１１ 支持体
２１２ 支持体
２２１ Ｎ型導電領域
２２２ Ｎ型導電領域
２３１ Ｐ型導電領域
２３２ Ｐ型導電領域
２４１ 絶縁膜
２４２ 絶縁膜
２４３ 絶縁膜
２４４ 絶縁膜
３００ 半導体基板
４００ 半導体基板
【発明の属する分野】
本発明は、半導体装置に係り、特に双方向型バリスタ、一方向型バリスタ、サージ吸収素子、又は、ダイオード等として使用される面実装型半導体装置に関するものである。
【０００２】
【従来の技術】
従来技術に係るバリスタを示す断面図を図２と図３に示す。図２は、従来技術に係る双方向型バリスタを示す断面図であり、電極端子がシリコン基板に正しく設けられた半導体装置の断面図である。図３は、従来技術に係る双方向型バリスタを示す断面図であり、電極端子がシリコン基板に接触して設けられた半導体装置の断面図である。図中、１００は半導体基板、１はＮ型導電領域、２，３はＰ型導電領域、１１，１２，１３，１４は絶縁膜で、半導体基板がシリコンであれば、シリコン酸化膜であることが多い。２１，２２はハンダ、３１，３２は電極端子、２００は樹脂モールド部である。
【０００３】
図２に示すバリスタは、Ｎ型の導電型を有するシリコン基板１００の内部にＰ型導電領域２，３を設けて形成されている。シリコン酸化膜からなる絶縁膜１１，１２，１３，１４がＰ型導電領域２，３と基板との境界を覆うように設けられている。半導体基板１００の表側に露出したＰ型導電領域２，３はハンダ２１，２２を介して電極端子３１，３２と電気的に接続されている。
【０００４】
さらに、上記構造において、電極端子３１，３２の一部を除く全体を絶縁樹脂により封止して樹脂モールド部２００として、双方向型の面実装型半導体装置、すなわち面実装型のバリスタを形成する。電極端子３１，３２は、樹脂封鎖の前には真っ直ぐであるが、樹脂封鎖の後で機械加工によって捻じ曲げられて実装面積が出来るだけ小さくなるようにする。
【０００５】
以上の構成において、半導体基板１００内部にＮ型導電領域１とＰ型導電領域２からなる一対のダイオードと、Ｎ型導電領域１とＰ型導電領域３からなるもう一対のダイオードが逆極性で直列接続され、電気的に双方向型の素子が出来る。Ｎ型導電領域１は双方のダイオードの共通の導電領域となる。
【０００６】
このような従来型の面実装型半導体措置においては、小型化、特に高さを低くすること、即ち薄型にすることが出来るという利点があるが、図３に示すように電極端子を半導体基板に載置する際に、いずれかの方向に位置ずれした状態で載置される場合がある。位置ずれした状態のままハンダ２１，２２をリフロー炉で溶融させると、電極端子３２が傾き半導体基板１００と接触したまま、後工程へ移る。その後工程の最後では電極端子が捻じ曲げら最終形状が決定してしまうが、樹脂モールド内部の様子に係わらず電極の加工は大きな力を加えて行なれるため、最終形状は正常品と殆ど変わらない。そのため正常品と異常品を区別するのは非常に困難である。
【０００７】
図３に示すように、電極端子３２が半導体基板１００と傾いて接触すると、電流の流れに偏りが生じるなとの不具合が生じる。場合によっては大きな内部応力が発生し不良の原因にもなることがある。
【０００８】
このような問題は、電極端子３１，３２をハンダ２１，２２に精確に載置すれば解消するが、高価な製造装置を必要とするので、半導体装置の製造コストを押し上げる原因となる。
【０００９】
【発明が解決しようとする課題】
本発明は、上述の課題を解決するために、シリコン基板上に電極端子を設ける際に、従来の製造装置を用いても、電極端子が大きく傾いて半導体基板に接触した状態で設けられることを防止可能な面実装型半導体装置を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
上記課題を解決するための手段として、本発明は、第１導電型の半導体基板の一方の面に露出させて形成してなる該半導体基板とは反対型の第２導電型の第１の導電領域と、前記半導体基板の一方の面上に前記第１の導電領域と接するように設けてなる導電材と、前記導電材に接するように設けてなる電極端子とを有する半導体装置において、前記半導体基板の一方の面に露出した前記第１の導電領域上、又は、前記導電材上若しくはその近傍であって、且つ、前記半導体基板の一方の面に露出した前記第１の導電領域の外縁またはその近傍の部位に支持体を設けてなることを特徴とするものとした。
【００１１】
したがって、本発明に係る半導体装置は、電極端子を導電材上に設ける際に、電極端子が位置ずれして傾いても、電極端子の下方に位置する支持体が電極端子を支持するので、電極端子の傾きを一定の範囲内に抑えることが可能になる。
【００１２】
さらに、前記半導体基板と前記電極端子の間に介在してなる金属板を有するように出来る。このようにすれば、膨張率の差異に起因する不良を防止し易く出来る。
【００１３】
さらに、前記半導体基板の他方の面に露出させて形成してなる第２導電型の第２の導電領域と、前記半導体基板の一方の面側に前記第１の導電領域を分割するように形成してなる溝を有するように出来る。このようにすれば、例えば逆バイアスされる接合の数が増加するので接合容量の小さい高耐圧の双方向型のバリスタを製造することが可能になる。
【００１４】
また、前記半導体基板の一方の面に露出した前記第１の導電領域の外縁またはその近傍の部位を絶縁体、半導体、または金属によって覆っているように構成出来る。このようにすれば、接合の耐圧を理想耐圧に近づけることが可能になる。
【００１５】
また、前記第１の導電領域及び前記第２の導電領域を複数有すると共に、前記半導体基板を平面的に見たときに双方の導電領域が交互に配置されるように構成することが出来る。このようにすれば、耐圧を更に高くすることが可能になる。さらに、前記半導体基板を複数有すると共に、これらを積層し、前記第２の導電領域が、前記半導体基板を貫通するように形成することが出来る。このようにすれば、プレーナ技術だけで高耐圧のものを実現することが可能になる。
【００１６】
さらに、前記半導体基板の他方の面に露出するようにして形成してなる第２導電型の第３の導電領域と、前記第３の導電領域外縁またはその近傍の部位、又は、前記第３の導電領域上若しくは前記半導体基板の他方の面で前記第２の導電領域と前記第３の導電領域が形成されていない部分上であって前記導電材を設けた部位に支持体を有し、前記第２の導電領域は、前記半導体基板を貫通するように形成することも出来る。これにより一方向型の半導体装置を実現することが出来る。
【００１７】
さらに、前記半導体基板を複数有すると共に、これらが積層され、一番外側に位置する前記半導体基板の外部へ露出した面は、前記電極端子と前記導電材を介して前記電極端子に電気的に接続され、一番外側に位置する前記半導体基板の外部へ露出していない面、並びに、一番外側に位置しない前記半導体基板の一方の面及び他方の面は、その面に形成された導電材とその面に対向する隣接した前記半導体基板の露出面に形成された導電材とが互いに接するように設けることが出来る。このようにすれば、プレーナ技術だけで高耐圧のものを実現することが可能になる。
【００１８】
以上のように、本発明に係る半導体装置は、電極端子を導電材上に設ける際に、電極端子が位置ずれして傾いても、電極端子に設けた支持体が半導体装置の基板導電領域、第２の導電領域および前記第３の導電領域を設けた面に当接して、電極端子が一定程度以上傾くことを阻止するので、電極端子の傾きを一定の範囲内に抑えることが可能になる。
【００１９】
【発明の実施の形態】
以下に本発明の第１の実施の形態に係る半導体装置を図面に基づいて詳細に説明する。図１は、本発明の第１の実施の形態に係る半導体装置を示す説明図である。図中、１００は半導体基板、１はＮ型導電領域、２と３はＰ型導電領域、１１，１２，１３，１４は絶縁膜で、本実施例ではシリコン酸化膜である。２１，２２はハンダ、３１，３２は電極端子、２００は樹脂モールド部である。なお、半導体基板１００は、本実施例ではシリコンである。
【００２０】
図１に示すように、Ｎ型の半導体基板１００の内部に、Ｐ型導電領域２，３を形成しており、これら２つの層を形成していない残余の部分を半導体基板１００の元来の導電型と同じＮ型導電領域１としている。Ｐ型導電領域２，３は、半導体基板１００にＰ型の不純物を添加して高温熱拡散によって形成されており、半導体基板１００の一方の面から内奥に向けて拡がっている。
【００２１】
また、半導体基板１００の一方の面に、支持体４１，４２，４３，４４，４５，４６を設けている。支持体４１，４３，４４，４６はＮ型導電領域と基板のＮ型導電領域の境界、即ちＰＮ接合の露出面の近傍に設けられ、支持体４２，４５は、Ｐ型導電領域２，３の露出面の略中央に設けられている。支持体４１，４２，４３，４４，４５，４６は、ガラスによって形成されている。
【００２２】
支持体４１，４３，４４，４６は、絶縁膜１１，１２，１３，１４の上に形成されているが、ガラスそのものにも絶縁効果があるため、酸化膜１１，１２，１３，１４を形成しなくてもよいし、絶縁膜１１，１２，１３，１４の露出面全体を覆うように支持体４１，４３，４４，４６を配置してもよいし、その一部が絶縁膜１１，１２，１３，１４を覆うように支持体４１，４３，４４，４６を配置してもよい。また、絶縁層１１，１２，１３，１４は例えば窒化膜とシリコン酸化膜から構成されるような多層膜であってもよいし、同様に支持体４１，４２，４３，４４，４５，４６は複数のガラスを多層構造にして構成されるものであってもよい。
【００２３】
絶縁層１１，１２，１３，１４となる酸化膜や窒化膜は、通常最大でも数μｍの厚みしか形成することは出来ず、殆どの場合１μｍ未満であるため、ガラスのような材料で支持体４１，４２，４３，４４，４５，４６を形成することが必要である。この実施の形態では厚みを１５μｍとしたが、もっと厚くすることも出来る。支持体４１，４２，４３，４４，４５，４６の厚みとしては１０μｍ以上が望ましく、２０μｍ以上とすることが望ましい。また、支持体に用いるガラス材料は、半導体基板に近い熱膨張係数を有しているものが望ましく、耐熱衝撃性、被覆封着温度、電気的特性、ガラス中の電荷、密着性の点で優れるものが望ましく、加えて、半導体表面に悪影響を与えるアルカリ成分等の不純物を含まないものが好ましい。また、引っ張り強度、量産性、クラックの発生しにくさの点で優れているものが望ましい。さらに、支持体は環境に優しい材料としてもよく、鉛フリーガラス等も望ましい。
【００２４】
なお、支持体４１，４２，４３，４４，４５，４６は、絶縁膜１１，１２，１３，１４よりも高く（厚く）、かつハンダ２１，２２よりも（低く）薄く形成し、さらに好ましくはハンダ２１，２２よりもわずかに低くなるようにする。これは、後述するように、電極端子３１，３２が傾いて半導体基板１００に接触して設けられることを防止するために、電極端子３１，３２下方から支持可能な高さ（厚さ）、すなわち絶縁膜１１，１２，１３，１４よりも高く（厚く）することが好ましいからである。くわえて、ハンダ２１，２２の上面から突き出した支持体４２，４５が、電極端子３１，３２にハンダ２１，２２が付着することを阻害しないように、ハンダ２１，２２を低く（薄く）することが好ましいことによる。
【００２５】
ハンダ２１，２２は、Ｐ型導電領域２，３を形成した領域上に、支持体４１，４２，４３，４４，４５，４６を覆うようにほぼ平坦に形成されている。なお、ハンダ２１，２２を半導体基板１００の表面に印刷して設ける際には、上述の理由により、支持体４１，４２，４３，４４，４５，４６がその内部に隠れる程度の厚さとなるようにする。
【００２６】
なお、以上の実施の形態において、ハンダ以外の導電材、例えば、導電性接着剤等を用いて電極端子を接合してもよい。導電性接着剤等を用いた場合、導電剤において応力吸収が可能になることに加え、低温で接合することが可能になる。また、支持体を接着剤で半導体に接合してもよい。ここで用いる接着剤としては、等方導電性接着剤、異方導電性接着剤、耐熱性接着剤、リサイクル性接着剤等が望ましい。
【００２７】
以上の構成を有する半導体装置の動作は、支持体４２，４５が電流の流れを阻害することはないように小さく設けられるため、従来構造と比較して略同等の電気的特性を実現出来る。
【００２８】
また、電極端子３１，３２を半導体基板１００に設ける手順は、概ね以下のようになる。すなわち、最初に半導体基板１００の表面にあらかじめ支持体４１，４２，４３，４４，４５，４６およびハンダ２１，２２を設けておく。次に、ハンダ２１，２２上に電極端子３１，３２を載置する。そして、半導体基板１００をリフロー炉に入れ、ハンダ２１，２２を溶融して電極端子３１，３２に付着させる。その後、モールド樹脂で封止して、電極端子の捻じ曲げ加工を行って全体の大きさを小さくする。
【００２９】
ところで、ハンダ２１，２２上に電極端子３１，３２を載置する際に、いずれかの方向に位置ずれした状態で載置される場合がある。しかし、半導体装置においては、支持体４１，４２，４３，４４，４５，４６をあらかじめ設けているので、支持体４１，４２，４３，４４，４５，４６がこれらの電極端子を下方から支持して、電極端子が大きく傾いて電極端子と半導体基板１００が接触することを防止出来る。
【００３０】
以上のように、本発明の第１の実施の形態に係る半導体装置は、支持体４１，４２，４３，４４，４５，４６を設けたことによって、電極端子３１，３２を半導体基板１００に設ける際に、これらの電極端子が大きく傾いて半導体基板１００に接触した状態のままで設けられることを防止出来る。また、支持体４２，４５は、半導体基板１００の表面の小さな領域に設けたので、半導体装置の電気的特性に大きな影響を与えることがない。場合によっては、支持体４２，４５は形成しなくてもよい。また、板状の電極端子に代えて、例えばプリンタ基板上にそのまま半導体基板１００を実装することも出来る。
【００３１】
さらに、本発明の第２の実施の形態に係る半導体装置について説明する。図４は、本発明の第２の実施の形態に係る半導体装置を示す断面図である。図中の符号は、図１で用いたものと同じである。１は半導体基板１００の導電領域でＮ型導電領域、２と３はＰ型導電領域、１１，１２，１３，１４は絶縁膜で、本実施例ではシリコン酸化膜である。２１，２２，６１，６２はハンダ、３１，３２は電極端子、４１，４２，４３，４４，４５，４６は支持体、５１，５２は金属板、２００は樹脂モールド部である。
【００３２】
本発明の第２の実施の形態に係る半導体装置は、図４に示すように、金属板５１，５２がＰ型導電領域２，３と電極端子３１，３２との中間にハンダを介して設けられている。この金属板５１，５２に半導体基板の熱膨張率に近いモリブデンあるいはタングステンを用いることにより、半導体基板の熱膨張率と大きく異なる電極端子３１，３２の影響を低減し、信頼性の向上を図ることが出来る。この実施例でも、支持体４１，４２，４３，４４，４５，４６があることで、これらの金属板５１，５２が大きく傾いて半導体基板１００に接触した状態のままで設けられることを防止出来る。
【００３３】
以上のように、本発明の第２の実施形態に係る半導体装置によれば、支持体４１，４２，４３，４４，４５，４６を設けることで、電極端子３１，３２より位置ずれを生じやすい金属板５１，５２が半導体基板１００に接触した状態のままで設けられることを防止することが出来る。なお、金属板５１，５２は、導電率の大きな半導体基板片としてもよいが、薄いために強度が低下することがあるので取り扱いには注意が必要である。
【００３４】
くわえて、本発明の第３の実施の形態に係る半導体装置について説明する。図５は、本発明の第３の実施の形態に係る半導体装置を示す断面図である。図中の符号は、図１のものと同じである。１は半導体基板１００の導電領域でＮ型導電領域、２，３，４はＰ型導電領域、１１，１２，１３，１４，７１は絶縁膜である。２１，２２はハンダ、３１，３２は電極端子、４１，４２，４３，４４，４５，４６は支持体、２００は樹脂モールド部である。
【００３５】
本発明の第３の実施の形態に係る半導体装置は、図５に示すように、Ｐ型導電領域４を追加してＰＮ接合を直列に並べ耐圧を大きくするものである。
【００３６】
上記の本発明の第３の実施の形態に係る半導体装置によれば、支持体４１，４２，４３，４４，４５，４６を設けることで、電極端子３１，３２が半導体基板１００に接触した状態のままで設けられることを防止することが出来る。
【００３７】
くわえて、本発明の第４の実施の形態に係る半導体装置について説明する。図６は、本発明の第４の実施の形態に係る半導体装置を示す断面図である。図中の符号は、図１のものと同じである。１は半導体基板１００の導電領域でＮ型導電領域、２，３はＰ型導電領域、１１，１２，１３，１４は絶縁膜、７１，７２，７３は絶縁体である。２１，２２はハンダ、３１，３２は電極端子、４１，４２，４３，４４，４５，４６は支持体、２００は樹脂モールド部である。
【００３８】
本発明の第４の実施の形態に係る半導体装置は、図６に示すように、ＰＮ接合面を平面に近づけ理想耐圧に近づけることが出来、その分、チップ面積を小さく出来るため接合容量をより小さく出来る。
【００３９】
上記の本発明の第４の実施の形態に係る半導体装置によれば、支持体４１，４２，４３，４４，４５，４６を設けることで、電極端子３１，３２が半導体基板１００に接触した状態のままで設けられることを防止することが出来る。
【００４０】
くわえて、本発明の第５の実施の形態に係る半導体装置について説明する。図７は、本発明の第５の実施の形態に係る半導体装置を示す断面図である。図中の符号は、図１のものと同じである。１は半導体基板１００の導電領域でＮ型導電領域、２，３，７，８はＰ型導電領域、５，６はＮ型導電領域、１１，１２，１３，１４は絶縁膜、７１，７２，７３は絶縁体である。２１，２２はハンダ、３１，３２は電極端子、４１，４２，４３，４４，４５，４６は支持体、２００は樹脂モールド部である。
【００４１】
本発明の第５の実施の形態に係る半導体装置は、図７に示すように、高耐圧でＰＮ接合面を平面に近づけ理想耐圧に近づけることが出来、その分チップ面積を小さく出来るため接合容量をより小さく出来る。
【００４２】
上記の本発明の第５の実施の形態に係る半導体装置によれば、支持体４１，４２，４３，４４，４５，４６を設けることで、電極端子３１，３２が半導体基板１００に接触した状態のままで設けられることを防止することが出来る。
【００４３】
くわえて、本発明の第６の実施の形態に係る半導体装置について説明する。図８は、本発明の第６の実施の形態に係る半導体装置を示す断面図である。２１，２２，２３はハンダ、３１，３２は電極端子、２２２は半導体基板１００の導電領域でＮ型導電領域、２２１は半導体基板４００の導電領域でＮ型導電領域、２００は樹脂モールド部、２０１，２０２，２０３，２０４，２０５，２０６，２０７，２０８，２０９，２１０，２１１，２１２は支持体、２４１，２４２，２４３，２４４は絶縁膜である。
【００４４】
本発明の第６の実施の形態に係る半導体装置は、第１の実施の形態に係る半導体装置と電気的には同じであるが、面積の小さな半導体基板を積層する点が異なっている。高さより面積を重要視する面実装型の半導体装置であり、基本的なところはこれまでと変わるところはない。
【００４５】
上記の本発明の第６の実施の形態に係る半導体装置によれば、支持体２０１，２０２，２０３，２１０，２１１，２１２を設けることで、電極端子３１，３２が半導体基板１００に接触した状態のままで設けられることを防止することが出来る。
【００４６】
くわえて、本発明の第７の実施の形態に係る半導体装置について説明する。図９は、本発明の第７の実施の形態に係る半導体装置を示す断面図である。１，５は半導体基板１００の導電領域でＮ型導電領域、２，３，８１，８２，１２２，１２３はＰ型導電領域、１２１，１２８は半導体基板３００の導電領域でＮ型導電領域、２１，２２，１３１，１３２、１４１はハンダ、３１，３２は電極端子、２００は樹脂モールド部、９１，９２，９３，９４，９５，９６，１０１，１０２，１０３，１０４，１０５，１０６，１１１，１１２，１１３，１１４，１１５，１１６は支持体である。
【００４７】
本発明の第７の実施の形態に係る半導体装置は、第１の実施の形態に係る半導体装置と異なり２つのＰＮ接合が同一極性で直列接続されている。半導体基板１００の露出面に支持体を形成する基本的なところはこれまでと変わるところはない。
【００４８】
上記の本発明の第７の実施の形態に係る半導体装置によれば、支持体９１，９２，９３，９４，９５，９６を設けることで、電極端子３１，３２が半導体基板１００に接触した状態のままで設けられることを防止することが出来る。
【００４９】
くわえて、本発明の第８の実施の形態に係る半導体装置について説明する。図１０は、本発明の第８の実施の形態に係る半導体装置を示す断面図である。１，５は半導体基板１００の導電領域でＮ型導電領域、２，３，８１はＰ型導電領域、２１，２２，１４２はハンダ、３１，３２は電極端子、２００は樹脂モールド部、９１，９２，９３，９４，９５，９６，１０１，１０２，１０３，１０４，１０５，１０６は支持体である。
【００５０】
本発明の第８の実施の形態に係る半導体装置は、第１の実施の形態に係る半導体装置と異なりＰＮ接合が同一極性で直列接続されている。半導体基板１００の露出面に支持体を形成する基本的なところはこれまでと変わるところはない。
【００５１】
上記の本発明の第８の実施の形態に係る半導体装置によれば、支持体９１，９２，９３，９４，９５，９６を設けることで、電極端子３１，３２が半導体基板１００に接触した状態のままで設けられることを防止することが出来る。
【００５２】
くわえて、本発明の第９の実施の形態に係る半導体装置について説明する。図１１は、本発明の第９の実施の形態に係る半導体装置を示す断面図である。１，５は半導体基板１００の導電領域でＮ型導電領域、１２１，１２８は半導体基板３００の導電領域でＮ型導電領域、２，３，８１，８２，１２２，１２３はＰ型導電領域、２１，２２，１３１，１３２、１４２はハンダ、３１，３２は電極端子、２００は樹脂モールド部、９１，９２，９３，９４，９５，９６，１０１，１０２，１０３，１０４，１０５，１０６，１１１，１１２，１１３，１１４，１１５，１１６，１５１，１５２，１５３，１５４，１５５は支持体である。
【００５３】
本発明の第９の実施の形態に係る半導体装置は、第８の実施の形態に係る半導体装置を複数積層しており、半導体基板１００の露出面に支持体を形成する基本的なところはこれまでと変わるところはない。
【００５４】
上記の本発明の第９の実施の形態に係る半導体装置によれば、支持体９１，９２，９３，９４，９５，９６を設けることで、電極端子３１，３２がシリコン基板１００に接触した状態のままで設けられることを防止することが出来る。
【００５５】
また、電極端子３１，３２に支持体を設けるようにすることも可能である。
【００５６】
【発明の効果】
以上のように、本発明は、半導体基板または電極端子に支持体を設けるようにしたので、半導体基板に対して電極端子を設けるときに、電極端子が大きく傾いて半導体基板に接触した状態で設けられることを防止出来る。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置を示す説明図である。
【図２】従来技術に係る双方向型バリスタを示す断面図であり、電極端子がシリコン基板に正しく設けられた半導体装置の断面図である。
【図３】従来技術に係る双方向型バリスタを示す断面図であり、電極端子がシリコン基板に接触して設けられた半導体装置の断面図である。
【図４】本発明の第２の実施の形態に係る半導体装置を示す断面図である。
【図５】本発明の第３の実施の形態に係る半導体装置を示す断面図である。
【図６】本発明の第４の実施の形態に係る半導体装置を示す断面図である。
【図７】本発明の第５の実施の形態に係る半導体装置を示す断面図である。
【図８】本発明の第６の実施の形態に係る半導体装置を示す断面図である。
【図９】本発明の第７の実施の形態に係る半導体装置を示す断面図である。
【図１０】本発明の第８の実施の形態に係る半導体装置を示す断面図である。
【図１１】本発明の第９の実施の形態に係る半導体装置を示す断面図である。
【符号の簡単な説明】
１ Ｎ型導電領域
２ Ｐ型導電領域
３ Ｐ型導電領域
４ Ｐ型導電領域
５ Ｎ型導電領域
６ Ｎ型導電領域
７ Ｐ型導電領域
８ Ｐ型導電領域
１１ 絶縁膜
１２ 絶縁膜
１３ 絶縁膜
１４ 絶縁膜
２１ ハンダ
２２ ハンダ
２３ ハンダ
３１ 電極端子
３２ 電極端子
４１ 支持体
４２ 支持体
４３ 支持体
４４ 支持体
４５ 支持体
４６ 支持体
５１ 金属板
５２ 金属板
６１ ハンダ
６２ ハンダ
７１ 絶縁体
７２ 絶縁体
７３ 絶縁体
８１ Ｐ型導電領域
８２ Ｐ型導電領域
９１ 支持体
９２ 支持体
９３ 支持体
９４ 支持体
９５ 支持体
９６ 支持体
１００ 半導体基板
１０１ 支持体
１０２ 支持体
１０３ 支持体
１０４ 支持体
１０５ 支持体
１０６ 支持体
１１１ 支持体
１１２ 支持体
１１３ 支持体
１１４ 支持体
１１５ 支持体
１１６ 支持体
１２１ Ｎ型導電領域
１２２ Ｐ型導電領域
１２３ Ｐ型導電領域
１２８ Ｎ型導電領域
１３１ ハンダ
１３２ ハンダ
１４１ ハンダ
１４２ ハンダ
１５１ 支持体
１５２ 支持体
１５３ 支持体
１５４ 支持体
１５５ 支持体
２００ 樹脂モールド部
２０１ 支持体
２０２ 支持体
２０３ 支持体
２０４ 支持体
２０５ 支持体
２０６ 支持体
２０７ 支持体
２０８ 支持体
２０９ 支持体
２１０ 支持体
２１１ 支持体
２１２ 支持体
２２１ Ｎ型導電領域
２２２ Ｎ型導電領域
２３１ Ｐ型導電領域
２３２ Ｐ型導電領域
２４１ 絶縁膜
２４２ 絶縁膜
２４３ 絶縁膜
２４４ 絶縁膜
３００ 半導体基板
４００ 半導体基板
Claims (8)
- 第１導電型の半導体基板の一方の面に露出させて形成してなる該半導体基板とは反対型の第２導電型の第１の導電領域と、前記半導体基板の一方の面上に前記第１の導電領域と接するように設けてなる導電材と、前記導電材に接するように設けてなる電極端子とを有する半導体装置において、
前記半導体基板の一方の面に露出した前記第１の導電領域上、又は、前記導電材上若しくはその近傍であって、且つ、前記半導体基板の一方の面に露出した前記第１の導電領域の外縁またはその近傍の部位に支持体を設けてなることを特徴とする半導体装置。 - さらに、前記半導体基板と前記電極端子の間に介在してなる金属板を有することを特徴とする請求項１に記載の半導体装置。
- さらに、前記半導体基板の他方の面に露出させて形成してなる第２導電型の第２の導電領域と、前記半導体基板の一方の面側に前記第１の導電領域を分割するように形成してなる溝を有することを特徴とする請求項１または請求項２に記載の半導体装置。
- 前記半導体基板の一方の面に露出した前記第１の導電領域の外縁またはその近傍の部位を絶縁体、半導体、または金属によって覆っていることを特徴とする請求項１ないし請求項３のいずれか１項に記載の半導体装置。
- さらに、前記第１の導電領域及び前記第２の導電領域を複数有すると共に、前記半導体基板を平面的に見たときに双方の導電領域が交互に配置されていることを特徴とする請求項１ないし請求項４のいずれか１項に記載の半導体装置。
- 前記半導体基板を複数有すると共に、これらが積層され、
前記第２の導電領域は、前記半導体基板を貫通するように形成されてなることを特徴とする請求項１、請求項２及び請求項４に記載の半導体装置。 - さらに、前記半導体基板の他方の面に露出するようにして形成してなる第２導電型の第３の導電領域と、
前記第３の導電領域外縁またはその近傍の部位、又は、前記第３の導電領域上若しくは前記半導体基板の他方の面で前記第２の導電領域と前記第３の導電領域が形成されていない部分上であって前記導電材を設けた部位に支持体を有し、
前記第２の導電領域は、前記半導体基板を貫通するように形成されてなることを特徴とする請求項１、請求項２及び請求項４に記載の半導体装置。 - さらに、前記半導体基板を複数有すると共に、これらが積層され、
一番外側に位置する前記半導体基板の外部へ露出した面は、前記電極端子と前記導電材を介して前記電極端子に電気的に接続され、
一番外側に位置する前記半導体基板の外部へ露出していない面、並びに、一番外側に位置しない前記半導体基板の一方の面及び他方の面は、その面に形成された導電材とその面に対向する隣接した前記半導体基板の露出面に形成された導電材とが互いに接するように設けてなることを特徴とする請求項１又は請求項７に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002336958A JP4010930B2 (ja) | 2002-11-20 | 2002-11-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002336958A JP4010930B2 (ja) | 2002-11-20 | 2002-11-20 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007207664A Division JP4744491B2 (ja) | 2007-08-09 | 2007-08-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004172402A true JP2004172402A (ja) | 2004-06-17 |
| JP4010930B2 JP4010930B2 (ja) | 2007-11-21 |
Family
ID=32700641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002336958A Expired - Fee Related JP4010930B2 (ja) | 2002-11-20 | 2002-11-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4010930B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008154368A (ja) * | 2006-12-18 | 2008-07-03 | Matsushita Electric Ind Co Ltd | 整流子 |
| WO2014174573A1 (ja) * | 2013-04-22 | 2014-10-30 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
-
2002
- 2002-11-20 JP JP2002336958A patent/JP4010930B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008154368A (ja) * | 2006-12-18 | 2008-07-03 | Matsushita Electric Ind Co Ltd | 整流子 |
| WO2014174573A1 (ja) * | 2013-04-22 | 2014-10-30 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| CN105144376A (zh) * | 2013-04-22 | 2015-12-09 | 三菱电机株式会社 | 半导体装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4010930B2 (ja) | 2007-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7279724B2 (en) | Ceramic substrate for a light emitting diode where the substrate incorporates ESD protection | |
| US7723837B2 (en) | Semiconductor device | |
| US10727209B2 (en) | Semiconductor device and semiconductor element with improved yield | |
| US10861833B2 (en) | Semiconductor device | |
| US20100295170A1 (en) | Semiconductor device | |
| JP6711001B2 (ja) | 半導体装置及び製造方法 | |
| JPH0888240A (ja) | 圧接型半導体装置 | |
| EP2717310A1 (en) | Semiconductor device and wiring substrate | |
| US9466542B2 (en) | Semiconductor device | |
| US20190080979A1 (en) | Semiconductor device | |
| US10062820B2 (en) | Interposer | |
| TW200836331A (en) | Sensor-type semiconductor device and manufacturing method thereof | |
| JP3714954B2 (ja) | 高電圧ブレークオーバダイオード | |
| JP2004172402A (ja) | 半導体装置 | |
| CN103794594A (zh) | 半导体封装件 | |
| JP2017212273A (ja) | 発光装置の製造方法 | |
| JP6271867B2 (ja) | 電子部品搭載用基板 | |
| US20100052190A1 (en) | Semiconductor device | |
| US7125754B2 (en) | Semiconductor device and its manufacturing method | |
| JP3238825B2 (ja) | 面実装型半導体装置 | |
| JP6452748B2 (ja) | 積層部材の製造方法 | |
| JP2003218306A (ja) | 半導体装置およびその製造方法 | |
| JP4744491B2 (ja) | 半導体装置 | |
| JP5683777B2 (ja) | 高電圧航空機イグニションシステム用スイッチング組立体、およびスイッチング組立体 | |
| JP7192334B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050628 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070809 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070904 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4010930 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |