JP2004163153A - 半導体チップの試験方法および多層プリント配線板の製造方法 - Google Patents
半導体チップの試験方法および多層プリント配線板の製造方法 Download PDFInfo
- Publication number
- JP2004163153A JP2004163153A JP2002326857A JP2002326857A JP2004163153A JP 2004163153 A JP2004163153 A JP 2004163153A JP 2002326857 A JP2002326857 A JP 2002326857A JP 2002326857 A JP2002326857 A JP 2002326857A JP 2004163153 A JP2004163153 A JP 2004163153A
- Authority
- JP
- Japan
- Prior art keywords
- flexible printed
- test
- semiconductor chip
- board
- burn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】積層して一括に熱プレスすることによって多層プリント配線板を製造するための複数枚のフレキシブルプリント板2a〜2iのうち、試験対象の半導体チップ3を搭載するフレキシブルプリント板2dに当該半導体チップ3を装着し、更に保護用のフレキシブルプリント板2eを接着して試験ユニット板4を形成する。この試験ユニット板4を複数積層してバーンイン試験を実施する。半導体チップ3が良品とされた場合、その試験ユニット板4を他のフレキシブルプリント板2a〜2c,2f〜2iと共に積層して熱プレスし、多層プリント配線板を製造する。
【選択図】 図4
Description
【発明の属する技術分野】
本発明は、半導体チップをベアチップ状態で容易にバーンイン試験することができる半導体チップの試験方法および多層プリント配線板の製造方法に関する。
【0002】
【従来の技術】
信頼性の高い半導体チップを得るためには、バーンイン試験が必要である。 一方、高密度実装を行う上で、最も高密度で安価な実装は、ベアチップ実装であるが、バーンイン試験を済ませたベアチップを入手できないことが、その実現上問題となっていた。
【0003】
【発明が解決しようとする課題】
バーンイン試験済みのベアチップを得るために、ウェハの状態でバーンインする技術が種々提案されているが、未だ実用化に至っていない。
現状で最もベアチップに近い状態でバーンイン試験する技術として、半導体チップをチップサイズパッケージ(以下、CSPと言う。)に組み付け、このCSPをソケットに収納してバーンイン試験を行うというものがある。しかしながら、この方法では、小さなCSPをソケットに組み込む作業が難しく、またCSPのための金型も高価である上、ソケットは高温に晒されて劣化し易く、何回か使用したら新品と交換しなければならない等の事情があり、勢い試験コストが高くなる。更に、ベアチップに近いとは言っても、パッケージの分だけ大きくなるため、ベアチップ実装ほどの高密度実装にはならない。
【0004】
本発明は上記の事情に鑑みてなされたもので、その目的は、半導体チップをベアチップのまま容易にバーンイン試験をすることができる半導体チップの試験方法を提供することにある。
【0005】
【課題を解決するための手段】
上記の目的を達成するために請求項1の発明は、積層して熱プレスすることによって多層プリント配線板を製造するための複数枚のフレキシブルプリント板のうち、試験対象の半導体チップを実装するフレキシブルプリント板に当該半導体チップを装着し、この半導体チップを装着したフレキシブルプリント板の導体パターンを通じて半導体チップに電気信号を印加してバーンイン試験を行うことを特徴とする。
この手段によれば、半導体チップをフレキシブルプリント板に装着してバーンイン試験を行うので、ベアチップの状態でバーンイン試験を行うことができる。しかも、小さな半導体チップではなく、フレキシブルプリント板を扱うことで試験装置側と接続できるので、作業性が良く、またCPSのための金型が本来的に不要であるためバーンイン試験のためのコストを低く抑えることができる。
請求項2の発明では、半導体チップを装着したフレキシブルプリント板を積層して一括にバーンイン試験するので、試験効率が良く、試験コストを低減化できる。
【0006】
請求項3の発明は、積層して熱プレスすることによって多層プリント配線板を製造するための複数枚のフレキシブルプリント板のうち、試験対象の半導体チップを実装するフレキシブルプリント板に当該半導体チップを装着する半導体チップ装着工程と、半導体チップを装着したフレキシブルプリント板を含む複数枚のフレキシブルプリント板を積層して半導体チップを装着したフレキシブルプリント板を取り外し可能に仮結合する仮結合工程と、積層され仮結合された状態でフレキシブルプリント板の導体パターンを通じて半導体チップに電気信号を印加してバーンイン試験を行うバーンイン試験工程とを実行することを特徴とするものである。
この手段によれば、多層プリント配線板を製造する過程でバーンイン試験を実施することができる。そして、不良と判定された半導体チップを搭載したフレキシブルプリント板については、これを剥がすことによって他のフレキシブルプリント板と容易に交換することができる。
【0007】
請求項4の発明は、仮結合工程において、バーンイン用の導体パターンを形成した試験用フレキシブルプリント板が積層されるので、試験用フレキシブルプリント板の導体パターンをバーンイン試験専用のものとして形成することによって高度のバーンイン試験を行うことができる。
【0008】
請求項5の発明では、積層されたフレキシブルプリント板に装着されている半導体チップはバーンイン試験済であるから、信頼性の高い半導体チップを実装した多層プリント配線板を得ることができる。
請求項6の発明では、請求項2の発明と同様に、半導体チップを装着したフレキシブルプリント板を積層して一括にバーンイン試験するので、試験効率が良く、試験コストを低減化できる。
【0009】
請求項7の発明では、多層プリント配線板を製造する途中でバーンイン試験を実施し、良品とされた半導体チップを装着したものについては、そのまま熱プレスして多層プリント配線板に製造できる。
請求項8の発明では、試験用フレキシブルプリント板が積層されるので、請求項4と同様に高度のバーンイン試験を実施できる。
請求項9の発明では、試験用フレキシブルプリント板は、熱プレス前に積層されたフレキシブルプリント板から取り出されるので、繰り返し使用できる。
【0010】
【発明の実施の形態】
以下、本発明の第1の実施例を図1〜図7を参照しながら説明する。
本発明は、可撓性を有した樹脂フィルムに導体パターンおよびバイアホールを形成したフレキシブルプリント板を複数枚積層し、それらを一括に熱プレスすることによって多層プリント配線板を製造する技術を利用している。この技術をPALAP法と称することとして、先ずこのPALAP法を図6および図7により原理的に説明する。
【0011】
即ち、フレキシブルプリント板は、熱可塑性樹脂、例えば結晶転移型の熱可塑性樹脂からなる樹脂フィルムを基材としている。この樹脂フィルムの成分の具体例を示すと、例えばポリエーテルエーテルケトン(PEEK)樹脂35〜65質量%、ポリマーエーテルイミド(PEI)35〜65質量%を含み、厚さは25〜75μmが好ましいとされている。このような結晶転移型の熱可塑性樹脂は、図7に示すように、例えば200℃付近では軟質となるが、それより低い温度でも高い温度でも硬質となる(更に高い温度(約400℃)では溶解する。)性状を呈し、また、高温から温度低下する際には、200℃付近でも硬質を保つ。
【0012】
図6(a)に示すように、樹脂フィルムaの片面には銅箔やアルミ箔などの金属箔からなる導体箔(厚さ18μm程度)bが貼り付けられており、この導体箔bをエッチングして図6(b)に示すように導体パターンcを形成する。導体パターンcの形成後、樹脂フィルムaの導体パターンcが形成されていない面に保護フィルムdを貼り付ける。
【0013】
その後、保護フィルムd側からレーザを照射して、図6(c)に示すように、導体パターンcを底面とする有底のバイアホールeを形成する。バイアホールeの形成はレーザの出力と照射時間を調整することにより、導体パターンcに穴が開かないようにする。バイアホールeの形成に使用するレーザとしては、炭酸ガスレーザ、エキシマレーザなどが考えられる。また、ドリル加工などの機械加工であっても良いが、微細な穴を明けるには、レーザが好ましい。
【0014】
バイアホールeを形成し終えると、次に、積層されるフレキシブルプリント板相互の電気的接続のために、図6(d)に示すように、バイアホールe内に導電ペーストfを充填する。この導電ペーストfは、メタルマスクを用いたスクリーン印刷装置により導体パターンc側を下にしてバイアホールe内に印刷充填される。そして、この導電ペーストfの印刷充填後、図6(e)に示すように、保護フィルムdを剥離する。以上のようにしてフレキシブルプリント板gが製造される。
【0015】
このようにして製造した複数枚のフレキシブルプリント板gを導体パターンcが下となるように積層する。このとき、最上層のフレキシブルプリント板gについては、電子部品、或は外部配線とバイアホールeの導電ペーストfによって接続しても良いが、図6(f)に示すように、最上層のフレキシブルプリント板gについては導体パターンcが上となるように積層して電子部品或いは外部配線と導電パターンcによって接続するようにしても良い。
【0016】
なお、フレキシブルプリント板gの積層の際、最下層のフレキシブルプリント板gの導体パターンcを保護するために、フレキシブルプリント板gはカバーレイヤhを最下層にしてその上に積層してゆく。また、最上層のフレキシブルプリント板gを導電パターンcが上を向くように積層した場合には、その導電パターンcを保護するためにカバーレイヤhを最上層のフレキシブルプリント板g上に載せる。
【0017】
複数枚のフレキシブルプリント板gを積層した後、それらフレキシブルプリント板gを、真空加圧プレス(図示せず)によって200〜350℃で0.1〜10MPaの圧力で加圧する(熱プレス)。フレキシブルプリント板gの樹脂フィルムaは、図5に示すような温度に対する弾性率変化を生ずるので、この熱プレスにより一旦軟化した状態で加圧されることによって樹脂フィルムaどうしが相互に融着し、多層プリント配線板iとして完成される。
【0018】
この完成形態にあっては、複数枚のフレキシブルプリント板gの導体パターンcは、バイアホールe内の導電ペーストfを通じて互いに電気的に接続され、また内部に電子部品が埋め込まれていた場合、その部品も導体パターンcに直接的に、或はバイアホールeの導電ペーストfを通じて電気的に接続される。多層プリント配線板iは以上のようにして製造される。なお、その後、多層プリント配線板iをリフロー炉に通して電気・電子部品を実装する場合、300℃程度に加熱されるが、この温度では樹脂フィルムaは軟化することはなく、結晶状態に保たれる。
【0019】
さて、本実施例の多層プリント配線板1は、図5に示されているように、複数枚、例えば9枚のフレキシブルプリント板2a〜2iを積層して構成される。この多層プリント配線板2において、上から4層目のフレキシブルプリント板2dの下面(導体パターン形成面)には半導体チップ3が実装されている。また、上から5層目のフレキシブルプリント板2eは半導体チップ3の厚みを吸収して当該半導体チップ3を保護するためのスペーサ用とされている。
【0020】
本実施例では、上記フレキシブルプリント板2a〜2iを積層して熱プレスするに先立って、半導体チップ3のバーンイン試験を行う。このバーンイン試験のために、上から4層目のフレキシブルプリント板2dと5層目のフレキシブルプリント板2eを使用して図3に示す試験ユニット板4が製造される。
【0021】
即ち、半導体チップ3を実装する4層目のフレキシブルプリント板2の片面(図3、図5で下面)には、図2に示すように、導体パターン5が形成されている。この導体パターン5は、多層プリント配線板1の一層を構成するものとしての本来の配線に、バーンイン試験のための配線を付加したものとしても良いし、多層プリント配線板1の一層を構成するものとしての本来の配線だけにして同配線をバーンイン試験のための配線に利用するようにしても良い。
【0022】
半導体チップ3を保護するためのフレキシブルプリント板2eには、図2に示すように、半導体チップ3を収めるための孔6が形成されている。また、このフレキシブルプリント板2eには、多層プリント配線板1の一層を構成するものとしての本来の配線パターン(図示せず)が形成されている。
【0023】
以上のような2枚のフレキシブルプリント板2d,2eに対し、先ず、半導体チップ3をフレキシブルプリント板2dに装着する(半導体チップ装着工程)。この場合の装着手段としては、例えばTAB(Tape Automated Bonding)の技術を用いることができる。
【0024】
次に、フレキシブルプリント板2dの下面側(導体パターン5の形成面側)にスペーサ用フレキシブルプリント板2eを重ねて熱プレス(接着手段)によって両フレキシブルプリント板2d,2eを接着する。
【0025】
このようにして得た試験ユニット板4を図4に示すように複数積層して熱プレスにより互いに剥離可能に接着(半接着)する(半接着工程)。このとき、試験ユニット板4相互はフレキシブルプリント板2d,2eに形成されているバイアホール7(図3参照)によって電気的に並列接続された状態となる。
【0026】
その後、それら複数個の試験ユニット板4を図4に示すようにソケット8に収納し、バーンイン試験装置(図示せず)によって高温雰囲気下においてフレキシブルプリント板2dの導体パターン5を介して半導体チップ3に電気的ストレスが印加される。バーンイン試験装置から取り出された試験ユニット板4は1個1個剥がされてスクリーニングされる(選別工程)。このスクリーニングによって良品とされた試験ユニット板4のみが多層プリント配線板1の製造に供される。
【0027】
バーンイン試験により良品と判定された試験ユニット板4は図1、図5に示すように他のフレキシブルプリント板2a〜2c,2f〜2iと共に積層され、熱プレスされて接着され(熱プレス工程)、多層プリント配線板1として製造される。なお、この熱プレスに先立って最上層のフレキシブルプリント板2aには抵抗、コンデンサなどの電気部品9が実装される。また、最下層のフレキシブルプリント板2iには、外部と接続するためのソケット10が熱プレス工程で接着される。
【0028】
このように本実施例によれば、多層プリント配線板1を構成するフレキシブルプリント板2dに半導体チップ3を装着してバーンイン試験するので、半導体チップ3はバーンイン試験を実施した信頼性の高いベアチップとして多層プリント配線板1に実装することができる。
【0029】
図8〜図11は本発明の第2の実施例を示すもので、上記第1の実施例と同一部分には同一符号を付して詳細な説明を省略し、異なる部分のみ説明する。
この第2の実施例が上述の第1の実施例と異なるところは、バーンイン試験は多層プリント配線板1を構成するフレキシブルプリント板2a〜2iを積層した状態で実施されること、バーンイン試験時には例えば2枚の試験用フレキシブルプリント板11,12もフレキシブルプリント板2a〜2iと共に積層されることにある。試験用フレキシブルプリント板11,12の片面(図で下面)には、バーンイン試験のための導体パターン(図示せず)が形成されていると共に、上下に重ねられるフレキシブルプリント板を接続するためのバイヤホールが形成されている。
【0030】
実際には、各フレキシブルプリント板2a〜2i、試験用フレキシブルプリント板11,12の大きさは9枚取りの大きさを有しており、一度に9枚の多層プリント配線板1を製造できるようにしているが、以下の説明では1枚の多層プリント配線板1を製造するかのように説明する。なお、図9は、9枚取りの試験用フレキシブル板11,12を示しており、同図で、9枚の各々にバーンイン試験用の電気的ストレス(電気信号)を印加するための導体パターンが13の符号を付して示されている。
【0031】
さて、多層プリント配線板1を製造するには、先ず、前述の第1の実施例と同様に、4層目のフレキシブルプリント板2dと5層目のフレキシブルプリント板2eを用いて試験用ユニット板4を製造する(半導体チップ装着工程)。
【0032】
その後、図8、図10に示すように、フレキシブルプリント板2a〜2c、試験用フレキシブルプリント板11,12、試験用ユニット板4、フレキシブルプリント板2f〜22iを積層し、熱プレスにより試験用ユニット板4を剥がすことができるように半接着する(仮結合工程)。
【0033】
そして、試験用フレキシブルプリント板11,12の導電パターンを介して半導体チップ3に電気的ストレスを印加してバーンイン試験を実施する。このバーンイン試験は電気的ストレスを印加すると同時に半導体チップ3の出力を計測してスクリーニングを行う(バーンイン試験工程)。
【0034】
このバーンイン試験の結果、不良と判定された半導体チップ3については、図11に示すように、その試験ユニット板4を他のフレキシブルプリント板から剥がし、そして別の新たな試験ユニット板4に代える(選別工程)。この状態で、再度バーンイン試験を実施する。
【0035】
半導体チップ3が良品と判定された場合には、上記の選別工程では図10に示す積層状態のままにしておき、この状態で熱プレスを行い、フレキシブルプリント板2a〜2c、試験用フレキシブルプリント板11,12、試験用ユニット板4、フレキシブルプリント板2f〜22iを完全接着する(熱プレス工程)。
【0036】
このように本実施例では、積層状態のままバーンイン試験を実施し、半導体チップ3が良品であった場合には、そのまま熱プレスを実施して多層プリント配線板1として製造されるので、生産性に優れたものとなる。
【0037】
図12は本発明の第3の実施例を示すもので、上述の第2の実施例との相違は、バーンイン試験を実施した後、選別工程において試験用フレキシブルプリント板11,12を他のフレキシブルプリント板から剥がして取り去り、そして残りのフレキシブルプリント板2a〜2iを熱プレスして多層プリント配線板1として製造したところにある。
この構成によれば、試験用フレキシブルプリント板11,12を繰り返し使用できる。
【0038】
なお、本発明は上記し且つ図面に示す実施例に限定されるものではなく、以下のような拡張或は変更が可能である。
バーンイン試験をする半導体チップは1個に限られない。例えば最上層のフレキシブルプリント板2aにベアチップを高密度実装しておき、それらチップをバーンイン試験するようにしても良い。
第2の実施例において、試験用フレキシブルプリント板11,12を用いずに、フレキシブルプリント板2a〜2iの積層状態でバーンイン試験を実施するようにしても良い。この場合、バーンイン試験のための電気信号はフレキシブルプリント板2a〜2iに形成された導電パターンを介して半導体チップ3に印加する。
バーンイン試験に際し、必ずしもフレキシブルプリント板2d,2eを接着して試験ユニット板4として製造しなくとも良く、フレキシブルプリント板2dに半導体チップ3を装着しておくだけでも良い。
【図面の簡単な説明】
【図1】本発明の第1の実施例の多層プリント配線板を分解して示す断面図
【図2】試験ユニット板の構成要素の平面図
【図3】試験ユニット板の断面図
【図4】バーンイン試験状態での断面図
【図5】多層プリント配線板の断面図
【図6】PALAP法を説明するための断面図
【図7】樹脂フィルムの温度と弾性率との関係を示す図
【図8】本発明の第2の実施例を示す図1相当図
【図9】試験用フレキシブルプリント板の平面図
【図10】バーンイン試験状態の断面図
【図11】半導体チップが不良の場合の処理を説明するための断面図
【図12】本発明の第3の実施例を示す断面図
【符号の説明】
図中、1は多層プリント配線板、2a〜2iはフレキシブルプリント板、3は半導体チップ、4は試験ユニット板、11,12は試験用フレキシブルプリント板である。
Claims (9)
- 可撓性を有した樹脂フィルムに導体パターンを形成したフレキシブルプリント板を複数枚積層し、熱プレスすることにより多層プリント配線板を製造するに先立ち、
前記複数枚のフレキシブルプリント板のうち、試験対象の半導体チップを実装するフレキシブルプリント板に当該半導体チップを装着し、
この半導体チップを装着したフレキシブルプリント板の導体パターンを通じて当該半導体チップに電気信号を印加してバーンイン試験を行うことを特徴とする半導体チップの試験方法。 - 前記半導体チップを装着したフレキシブルプリント板を複数枚積層してそれらを並列接続した状態でバーンイン試験を行うようにしたことを特徴とする請求項1記載の半導体チップの試験方法。
- 可撓性を有した樹脂フィルムに導体パターンを形成したフレキシブルプリント板を複数枚積層し、熱プレスすることによって多層プリント配線板を製造するに先立ち、
前記複数枚のフレキシブルプリント板のうち、試験対象の半導体チップを実装するフレキシブルプリント板に当該半導体チップを装着する半導体チップ装着工程と、
前記半導体チップを装着したフレキシブルプリント板を含む前記複数枚のフレキシブルプリント板を積層し、前記半導体チップが装着されたフレキシブルプリント板を取り外し得るように結合する仮結合工程と、
積層され仮結合された状態で前記フレキシブルプリント板の導体パターンを通じて半導体チップに電気信号を印加し、バーンイン試験を行うバーンイン試験工程と
を実行することを特徴とする半導体チップの試験方法。 - 前記仮結合工程において、バーンイン試験用の導体パターンを形成した試験用フレキシブルプリント板が積層されることを特徴とする請求項3記載の半導体チップの試験方法。
- 可撓性を有した樹脂フィルムに導体パターンを形成したフレキシブルプリント板を複数枚積層し、熱プレスすることにより多層プリント配線板を製造するに先立ち、
前記複数枚のフレキシブルプリント板のうち、試験対象の半導体チップを実装するフレキシブルプリント板に当該半導体チップを装着し、
この半導体チップを装着したフレキシブルプリント板の導体パターンを通じて当該半導体チップに電気信号を印加してバーンイン試験を行い、
その後、前記バーンイン試験の結果良品と判定された半導体チップを装着したフレキシブルプリント板を他のフレキシブルプリント板と共に積層し、それらを熱プレスすることによって多層プリント配線板を製造することを特徴とする多層プリント配線板の製造方法。 - 請求項5記載の多層プリント配線板の製造方法において、前記バーンイン試験は、前記半導体チップを装着したフレキシブルプリント板を複数枚積層してそれらを並列接続した状態で行うようにしたことを特徴とする多層プリント配線板の製造方法。
- 可撓性を有した樹脂フィルムに導体パターンを形成したフレキシブルプリント板を複数枚積層し、熱プレスすることによって多層プリント配線板を製造するに先立ち、
前記複数枚のフレキシブルプリント板のうち、試験対象の半導体チップを実装するフレキシブルプリント板に当該半導体チップを装着する半導体チップ装着工程と、
前記半導体チップが装着されたフレキシブルプリント板を含む前記複数枚のフレキシブルプリント板を積層し、前記半導体チップが装着されたフレキシブルプリント板を取り外し得るように結合する仮結合工程と、
積層され仮結合された状態で前記フレキシブルプリント板の導体パターンを通じて半導体チップに電気信号を印加してバーンイン試験を行うバーンイン試験工程と、
このバーンイン試験の結果、不良品と判定された半導体チップが装着されたフレキシブルプリント板を別の半導体チップが装着されたフレキシブルプリント板と交換して前記バーンイン試験工程に戻し、良品と判定された半導体チップが搭載されたフレキシブルプリント板は他のフレキシブルプリント板と共に積層状態のままにしておく選別工程と
を行い、その後、前記バーンイン試験により良品と判定された半導体チップが装着されたフレキシブルプリント板を積層状態にある他のフレキシブルプリント板と共に熱プレスして多層プリント配線板を製造することを特徴とする多層プリント配線板の製造方法。 - 請求項7記載の多層プリント配線板の製造方法において、前記仮結合工程にて、バーンイン試験用の導体パターンを形成した試験用フレキシブルプリント板が積層され、この試験用フレキシブルプリント板は、他のフレキシブルプリント板と共に熱プレスされることを特徴とする多層プリント配線板の製造方法。
- 請求項7記載の多層プリント配線板の製造方法において、前記仮結合工程にて、バーンイン試験用の導体パターンを形成した試験用フレキシブルプリント板が積層され、この試験用フレキシブルプリント板は、前記選別工程で他のフレキシブルプリント板との積層から取り出されることを特徴とする多層プリント配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002326857A JP2004163153A (ja) | 2002-11-11 | 2002-11-11 | 半導体チップの試験方法および多層プリント配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002326857A JP2004163153A (ja) | 2002-11-11 | 2002-11-11 | 半導体チップの試験方法および多層プリント配線板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004163153A true JP2004163153A (ja) | 2004-06-10 |
Family
ID=32805673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002326857A Pending JP2004163153A (ja) | 2002-11-11 | 2002-11-11 | 半導体チップの試験方法および多層プリント配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004163153A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006190734A (ja) * | 2005-01-05 | 2006-07-20 | Toyobo Co Ltd | プリント配線板 |
-
2002
- 2002-11-11 JP JP2002326857A patent/JP2004163153A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006190734A (ja) * | 2005-01-05 | 2006-07-20 | Toyobo Co Ltd | プリント配線板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7365416B2 (en) | Multi-level semiconductor module and method for fabricating the same | |
TWI300320B (en) | Substrate embedded with passive device | |
EP0130417B1 (en) | A method of fabricating an electrical interconnection structure for an integrated circuit module | |
JP4103549B2 (ja) | 多層配線基板の製造方法及び多層配線基板 | |
US4012832A (en) | Method for non-destructive removal of semiconductor devices | |
KR101134123B1 (ko) | 반도체 장치 | |
TW416259B (en) | Embedded module of circuit component and method making the same | |
US5232548A (en) | Discrete fabrication of multi-layer thin film, wiring structures | |
JPH04233264A (ja) | コンパクト型高密度接続構造 | |
JP2004335641A (ja) | 半導体素子内蔵基板の製造方法 | |
JPH04251969A (ja) | 電子装置 | |
JPH10229161A (ja) | 電子部品及び電子部品の製造方法 | |
JP2001044641A (ja) | 半導体素子内蔵配線基板およびその製造方法 | |
JP2010171414A (ja) | 部品内蔵配線基板の製造方法 | |
WO2008123481A1 (en) | Semiconductor device comprising circuit substrate with inspection connection pads and manufacturing method thereof | |
US20090127716A1 (en) | Integrated circuit chip component, multi-chip module, their integration structure, and their fabrication method | |
JP2008294381A (ja) | 電子部品モジュール及び電子部品モジュールの製造方法 | |
JP2001119147A (ja) | 電子部品内蔵多層基板及びその製造方法 | |
JP2004055770A (ja) | 半導体装置の製造方法および半導体装置 | |
US6432748B1 (en) | Substrate structure for semiconductor package and manufacturing method thereof | |
JP3888578B2 (ja) | 電子部品ユニット製造方法 | |
TW201140716A (en) | Circuit component integrating module and manufacturing method of circuit component integrating module | |
JP2715934B2 (ja) | 多層印刷配線基板装置及びその製造方法 | |
US6602739B1 (en) | Method for making multichip module substrates by encapsulating electrical conductors and filling gaps | |
JP2011151048A (ja) | 電子部品の製造方法および電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060314 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060511 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060613 |