JP2004158696A - 薄膜回路基板及びその製造方法及び薄膜デバイス - Google Patents

薄膜回路基板及びその製造方法及び薄膜デバイス Download PDF

Info

Publication number
JP2004158696A
JP2004158696A JP2002323977A JP2002323977A JP2004158696A JP 2004158696 A JP2004158696 A JP 2004158696A JP 2002323977 A JP2002323977 A JP 2002323977A JP 2002323977 A JP2002323977 A JP 2002323977A JP 2004158696 A JP2004158696 A JP 2004158696A
Authority
JP
Japan
Prior art keywords
thin film
conductor
electric signal
film
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002323977A
Other languages
English (en)
Other versions
JP4119732B2 (ja
Inventor
Daisuke Suetsugu
大輔 末次
Seiji Nakajima
誠二 中嶋
Takafumi Okuma
崇文 大熊
Kenichi Yamamoto
憲一 山本
Takaaki Higashida
隆亮 東田
Munekazu Nishihara
宗和 西原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002323977A priority Critical patent/JP4119732B2/ja
Publication of JP2004158696A publication Critical patent/JP2004158696A/ja
Application granted granted Critical
Publication of JP4119732B2 publication Critical patent/JP4119732B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】導体パターンに導体薄膜が接続されることにより薄膜デバイスを形成可能な薄膜回路基板において、薄膜デバイスを高密度高精度に形成することができる薄膜回路基板及びその製造方法を提供する。
【解決手段】導体パターン12への導体薄膜15の接続により薄膜デバイスを形成可能な薄膜回路基板において、上記夫々の導体パターン12が、電気信号の伝達を行う電気信号伝達部13と、上記電気信号伝達部よりも薄い厚さを有し、かつ、上記電気信号伝達部13と一体的に上記電気信号伝達部13の端部に形成され、かつ、上記導体薄膜15と接続されることにより、上記導体薄膜15を介して上記夫々の導体パターン12の上記電気信号伝達部13間の上記電気信号の伝達を行う導体薄膜接続部14とを備る2段構造に形成する。
【選択図】図1

Description

【0001】
【発明の属する技術分野】
本発明は、薄型又は可撓性が要求される回路基板に関するものであり、特に、上記回路基板の導体パターンに導体薄膜が接続されることにより薄膜デバイスを形成可能な薄膜回路基板及びその製造方法及び薄膜デバイスに関する。
【0002】
【従来の技術】
近年、移動体通信の分野において、このような通信機器に内蔵される電子回路を形成する回路基板の小型化はもちろん、特に薄型化が望まれている。このような状況において、上記電子回路の小型化及び薄型化を実現可能とする薄膜デバイスを形成することができる小型、薄型、及び可撓性を備えた薄型回路基板が考え出されている(例えば、非特許文献1参照)。
【0003】
また、このような薄膜回路基板においては、基板のベース部分となる絶縁層の表面に導体パターンが形成され、この導体パターンに導体薄膜が接続されることにより、薄膜デバイスが形成される。また、上記導体パターンは、電気信号の伝達性や実装時の耐熱性を考慮して、その厚さは20μm程度必要とするのに対して、上記導体薄膜の厚さはサブミクロンオーダーのスケールである。そのため、上記絶縁層の表面に形成された上記導体パターンに上記導体薄膜が接続(すなわち、電気的な接続)されると、上記絶縁層と上記導体パターンとの境界部分において生じる段差により、互いに接続されている上記導体薄膜と上記導体パターンとが外的付加等により電気的に断線しやすく、さらに上記断線が発生しないまでも互いの接触が不十分となりやすく、このような場合にあっては、接触抵抗が高くなるという問題がある。このような問題点を解決するため、上記薄膜回路基板において上記導体パターンと上記絶縁層との上記段差部を絶縁体で埋める方法(例えば、特許文献1参照)が考え出されている。
【0004】
このような方法が用いられて形成された薄膜デバイス70の模式的な平面図を図8(A)に示し、その模式的な断面図を図8(B)に示す。
【0005】
図8に示すように、薄膜デバイス70において、71は、薄膜状に形成された絶縁層の一例であるベース基板、72は、ベース基板71の上面に導体により形成された導体パターンであり、その厚さは約20μmである。また、73は、導体パターン72とベース基板71との間に形成される段差部に形成された段差埋め樹脂部であり、スクリーン印刷によって上記段差部に塗布供給された後、熱硬化されて固着されており、その厚さ(ベース基板71の表面より最高部までの厚さ)は約35μmである。また、74は、導体薄膜の一例である薄膜形成部であり、導体材料等が単層あるいは多層に積層されて形成されており、その厚さは1μm以下程度となっている。また、図8(A)に示す薄膜形成部74の点線部分で囲まれた領域は、デバイス有効部75であり、薄膜形成部74の内、薄膜デバイス70においてデバイスとして機能する部分を示している。なお、このような薄膜デバイス70がキャパシタであるような場合にあっては、薄膜デバイス70の形状寸法(すなわち素子形状寸法)が、例えば、2.0mm×1.2mmの場合において、デバイス有効部75の面積は、薄膜デバイス70全体の面積の約3割となる。
【0006】
【特許文献1】
特開2000−195749号公報
【非特許文献1】
東田、他5名、「シート状3次元フレキシブル回路形成技術」、「溶接学会予稿集(8th Symposium on ”Microjoining and Assembly Technology in Electronics”)」、2002年1月31〜2月1日、p.77−82
【0007】
【発明が解決しようとする課題】
しかしながら、上記構造の薄膜デバイス70では、設計上、導体パターン72の厚さとベース基板71との段差埋め部分である段差埋め樹脂部73が形成されている領域は、上記デバイスとしての機能を有さないため、このような領域が存在していることが、デバイス有効部75の面積を縮小させており、薄膜デバイス70におけるデバイスとして機能を有する部分の形成密度を低下させるという問題がある。また、段差埋め樹脂部73は、スクリーン印刷により形成されているため、その形成表面に凹凸が生じたり、形成領域にばらつきが生じやすく、このような場合にあっては、薄膜デバイス70のデバイスの容量にばらつきが生じやすくなるという問題もある。また、このような構造を有する薄膜デバイス70においては段差埋め樹脂部73に値の定まらない静電容量、すなわち、浮遊容量が発生しやすくなり、このような場合にあっては、特に高周波領域において信号伝達速度の遅延等が発生して使用できない場合があるという問題もある。さらには、薄膜デバイス70の生産性を考えた場合、段差埋め樹脂部73の形成のための樹脂の印刷や硬化の工程は、コストやリードタイムが増大するという問題を有している。
【0008】
従って、本発明の目的は、上記問題を解決することにあって、導体パターンに導体薄膜が接続されることにより薄膜デバイスを形成可能な薄膜回路基板において、薄膜デバイスを高密度高精度に形成することができる薄膜回路基板及びその製造方法及び薄膜デバイスを提供することにある。
【0009】
【課題を解決するための手段】
上記目的を達成するために、本発明は以下のように構成する。
【0010】
本発明の第1態様によれば、絶縁層の表面に形成された互いに異なる2つの導体パターンを備え、上記夫々の導体パターンに導体薄膜が接続される薄膜回路基板において、
上記夫々の導体パターンは、
電気信号の伝達を行う電気信号伝達部と、
上記電気信号伝達部よりも薄い厚さで上記電気信号伝達部と一体的に上記電気信号伝達部の端部に形成され、かつ、上記導体薄膜と接続される導体薄膜接続部とを、備えていることを特徴とする薄膜回路基板を提供する。
【0011】
本発明の第2態様によれば、上記導体薄膜接続部の上記厚さは、1μm以下であり、上記導体薄膜接続部は、上記絶縁層と境界部分においてなだらかな傾斜部を有することを特徴とする第1態様に記載の薄膜回路基板を提供する。
【0012】
本発明の第3態様によれば、上記電気信号伝達部の厚さは、20μm以下であることを特徴とする第1態様又は第2態様に記載の薄膜回路基板を提供する。
【0013】
本発明の第4態様によれば、第1態様から第3態様のいずれか1つに記載の薄膜回路基板における上記夫々の導体パターンの上記導体薄膜接続部に、その厚さが1μm以下である上記導体薄膜が接続されることにより形成されたことを特徴とする薄膜デバイスを提供する。
【0014】
本発明の第5態様によれば、互いに異なる2つの開口部が形成されたマスクを絶縁層の表面に配置し、上記夫々の開口部を通して上記絶縁層の表面に導体を付着させ、上記夫々の開口部の形状に応じた2つの導体パターンを形成して、上記夫々の導体パターンへの導体薄膜の接続により薄膜デバイスを形成可能な薄膜回路基板を製造する方法において、
上記マスクの上記夫々の開口部は、その厚さ方向において段部が形成されて、上記マスクの夫々の表面における形成幅が異なっており、上記夫々の開口部の上記形成幅が大きい側の上記マスクの表面を上記絶縁層の表面に配置して、電気信号の伝達を行う電気信号伝達部と、上記電気信号伝達部よりも薄い厚さを有し、かつ、上記電気信号伝達部と一体的に上記電気信号伝達部の端部に形成され、かつ、上記導体薄膜と接続されることにより、上記導体薄膜を介して上記夫々の導体パターンの上記電気信号伝達部間の上記電気信号の伝達を行う導体薄膜接続部とを備える上記夫々の導体パターンを形成することを特徴とする薄膜回路基板の製造方法を提供する。
【0015】
本発明の第6態様によれば、上記絶縁層の表面への上記導体の付着は、スパッタリングにより行うことを特徴とする第5態様に記載の薄膜回路基板の製造方法を提供する。
【0016】
本発明の第7態様によれば、上記絶縁層の表面への上記導体の付着は、めっきにより行い、上記マスクの表面には、上記めっきによる上記導体の付着防止処理が施されていることを特徴とする第5態様に記載の薄膜回路基板を提供する。
【0017】
本発明の第8態様によれば、互いに異なる2つの開口部が形成されたマスクを絶縁層の表面に配置し、上記夫々の開口部を通して上記絶縁層の表面にスパッタリングにより導体を付着させ、上記夫々の開口部の形状に応じた2つの導体パターン形成して、上記夫々の導体パターンへの導体薄膜の接続により薄膜デバイスを形成可能な薄膜回路基板を製造する方法において、
成膜圧力を高めて上記マスクの遮蔽効果を低下させた状態にて上記スパッタリングを行い、上記絶縁層の表面における上記夫々の開口部及び上記夫々の開口部の周部近傍に上記導体を付着させ、
その後、上記成膜圧力を低くして上記マスクの遮蔽効果を高めた状態にて上記スパッタリングを行い、上記絶縁層の表面に上記付着された導体に、上記夫々の開口部を通してさらに上記導体を付着させて、
電気信号の伝達を行う電気信号伝達部と、上記電気信号伝達部よりも薄い厚さを有し、かつ、上記電気信号伝達部と一体的に上記電気信号伝達部の端部に形成され、かつ、上記導体薄膜と接続されることにより、上記導体薄膜を介して上記夫々の導体パターンの上記電気信号伝達部間の上記電気信号の伝達を行う導体薄膜接続部とを備える上記夫々の導体パターンを形成することを特徴とする薄膜回路基板の製造方法を提供する。
【0018】
【発明の実施の形態】
以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。
【0019】
本発明の第1の実施形態にかかる薄膜回路基板の一例である薄膜基板10を用いて形成された薄膜デバイス101の模式断面図を図1(A)に示し、その模式平面図を図1(B)に示す。
【0020】
図1に示すように、薄膜基板10は、絶縁層の一例である略四角形シート状のベース基板11と、ベース基板11の上面にその図示左右方向の夫々の端部において、上記夫々の端部に沿って延在するように形成された互いに異なる2つの導体パターン12とを備えている。
【0021】
ベース基板11は、一例としてポリイミド樹脂を用いて、その厚さが略0.1mmとなるように、薄型のシート状(もしくはフィルム状)に形成されており、このようにシート状に形成されることによりベース基板11は可撓性を有している。
【0022】
一方、夫々の導体パターン12は、ベース基板11の上面において、その厚さが互いに異なる2つの部分を有するように、2段構造にて形成されている。上記2段構造のうちの上段部分(厚さが厚い部分)として、電気信号伝達部13と、下段部分(厚さが薄い部分)として、接続部14とが、夫々の導体パターン12に備えられている。
【0023】
また、図1に示すように、ベース基板11の上記左右方向の夫々の端部に沿って形成されている夫々の電気信号伝達部13において、その下部左右方向両端部(この端部は電気信号伝達部13の一部である)より突出するように接続部14は形成されている。すなわち、夫々の導体パターン12は、その形成方向と直交する断面形状が略逆T字形状となっており、上記形成方向において略同じ断面形状を有するように、ベース基板11の上面における上記夫々の端部に沿って延在されて形成されている。
【0024】
また、夫々の導体パターン12は、大きく2つの機能を有しており、1つは、電気信号の伝達を行う機能であり、もう1つは、薄膜デバイス101を形成するために薄膜基板10に実装される導体薄膜の一例であるデバイス部15との電気的な接続を行う機能である。上記2つの機能は、完全に分離して考えることはできないが、主として、電気信号伝達部13は、上記電気信号の伝達機能を果たす役割を担っており、一方、接続部14は、主としてデバイス部15との電気的な接続機能を果たす役割を担っている。なお、本第1実施形態においては、接続部14が導体薄膜接続部の一例となっている。
【0025】
ここで、夫々の導体パターン12の形成寸法について説明すると、電気信号伝達部13の厚さ(ベース基板11の上面と電気信号伝達部13の上端との間の寸法)は、3〜20μmの範囲の寸法で形成されることが好ましく、例えば、本第1実施形態においては20μm程度に形成されている。この厚さは、電気信号伝達部13における上記主としての機能である電気信号の伝達機能やデバイス部15等の実装時の耐熱性、さらに、導体パターン12への部品の半田付け等による実装等が考慮されて決定されるものである。特に、厚さが3μmよりも薄いような場合にあっては、上記部品の実装の際に、導体パターン自体が溶融されてしまい、上記半田内に溶け出してしまうという問題が発生するおそれがある。なお、このような厚さは、回路基板の構造によっても異なるものであるが、一般的に用いられるプリント配線板等においても、導体パターン(あるいは配線パターン)の厚さは20μm程度のものが多く用いられている。
【0026】
一方、接続部14の厚さは、0.1〜1μmの範囲の寸法、より好ましくは、0.5〜1μmの範囲の寸法で形成されることが好ましく、例えば、本第1実施形態においては1μm程度に形成されている。この厚さは、接続部14における上記主としての機能であるデバイス部15との電気的な接続機能が考慮されて決定されており、ベース基板11の上面と接続部14との境界部分における段差を小さくするために、電気信号伝達部13の厚さに比して十分に小さくなるように上記厚さが決定されている。また、デバイス部15の抵抗値よりも、接続部14の抵抗値が十分に小さくなるように上記厚さが決定されている。例えば、薄膜デバイス101がキャパシタである場合には、デバイス部15の抵抗値は1Ω以下とされ、これと比して接続部14の抵抗値が少なくとも10分の1以下となるように、上記厚さが決定される。
【0027】
また、図1(A)に示すように、夫々の接続部14におけるベース基板11との境界部分には、傾斜部14aが形成されており、これにより、上記境界部分において生じる上記段差がなだらかな状態とされている。なお、夫々の傾斜部14aは、上記段差をなだらかな状態とさせることを目的としているため、例えば、その傾斜角が45度以下となるように形成されることが好ましい。また、夫々の接続部14における電気信号伝達部13の端部よりの突出長さ、すなわち、電気信号伝達部13の上記端部から接続部14及びベース基板11の上記境界部分までのベース基板11の表面沿いの寸法は、接続部14とデバイス部15との互いの接触面積を十分に確保して、互いの電気的な接続を確実に行うために、100μm以上とすることが好ましく、本第1実施形態においては、例えば、100μm程度の寸法とされている。
【0028】
このような構成の薄膜基板10は、夫々の導体パターン12にデバイス部15が電気的に接続されて実装されることにより、薄膜デバイス101を形成することが可能となっている。図1においては、薄膜基板10の上面に、夫々の導体パターン12において互いに対向されている側に形成されている夫々の接続部14の上面に、デバイス部15の図示左右方向の夫々の下面端部15aが位置するように、夫々の導体パターン12の間にデバイス部15が配置されて、上記夫々の接続部14とデバイス部15の夫々の下面端部15aとが互いに電気的に接続されている。また、デバイス部15の下面は、ベース基板11の上面と互いに密着されるように固定されて、導体パターン12とデバイス部15との電気的な接続が保持されている。また、上述の通り、上記夫々の接続部14とベース基板11の上面との境界部分における上記段差は十分に小さく形成されているため、夫々の接続部14及びベース基板11の上面と密着するように接合されているデバイス部15は、上記境界部分においても、上記段差より大きく浮き上がるようなこともなく、上記段差に略密着された状態とさせることができる。さらに、夫々の接続部14に傾斜部14aが形成されて、上記段差がなだらかにされていることにより、上記境界部分において、デバイス部15の下面を上記段差に、より密着させた状態とすることができる。このように、薄膜基板10にデバイス部15が実装されて、薄膜デバイス101が形成されている。
【0029】
ここで、薄膜デバイス101の模式的な部分拡大断面図を図9に示し、図9に基づいてデバイス部15の詳細構造について説明する。図9に示すように、デバイス部15は、2層の導体層16と夫々の導体層16の間に挟まれるようにして形成された誘電体層17とを備えており、上記夫々の層が互いに接合されて一体的なフィルム状(あるいはシート状)に形成されている。夫々の導体層16は、誘電体層17が夫々の間に介在されて、互いに非接触の状態が保たれている。また、図示下側の導体層16が図示左側に位置する導体パターン12の接続部14に電気的に接続されており、また、図示上側の導体層16が図示右側に位置する導体パターン12の接続部14に電気的に接続されている。このような構造をデバイス部15が備えることにより、薄膜デバイス101はキャパシタ(あるいはコンデンサ)の機能を有することとなる。
【0030】
なお、上記においては、デバイス部15が、複数層に形成されている例について説明したが、デバイス部15の構造はこのような場合にのみ限定されるものではなく、デバイス部15が単層構造を有する場合や、キャパシタ以外の電気信号を処理する様々な機能を備えるような構造を有する場合、例えば、抵抗、バリスタ、インダクタ(コイル)、半導体デバイス等であってもよい。
【0031】
また、薄膜デバイス101においては、夫々の接続部14にデバイス部15が電気的に接続されていることにより、デバイス部15を介して夫々の導体パターン12間の電気信号の伝達が可能となっており、また、上記デバイス部15を介して伝達される電気信号を、さらに夫々の電気信号伝達部13において伝達することにより、薄膜デバイス101と電気的に接続された他の薄膜デバイスや回路基板等に上記電気信号を伝達することができる。
【0032】
なお、可撓性を有する薄膜基板10にデバイス部15が実装されて形成された薄膜デバイス101も、同様に可撓性を有する必要があるため、デバイス部15も、その厚さが1μm以下となるように薄膜状に形成することが好ましく、本第1実施形態においては、例えば、1μm程度とされている。なお、デバイス部15の耐久性、特性、さらに形成精度を考慮すると、デバイス部15の厚さの下限は、少なくとも0.01μm以上であることが望ましい。
【0033】
また、図1(B)の薄膜デバイス101の模式平面図に示すように、デバイス部15はその下面において、ベース基板11の上面の露出部分、すなわち、夫々の接続部14とベース基板11の上面との夫々の境界部分で挟まれたベース基板11の上面の領域に密着されており、上記領域において密着された部分が、デバイス有効部18(図1(B)に示す点線部分)となっている。
【0034】
次に、このような構成の薄膜基板10を製造する方法について説明する。図2に薄膜基板10の製造を行うことができる薄膜基板製造装置20の模式的な構成を示す模式説明図を示す。なお、本第1実施形態においては、薄膜基板製造装置20が薄膜回路基板の製造装置の一例となっている。
【0035】
薄膜基板製造装置20は、ベース基板11の表面に導体パターン12を、スパッタリングにより形成して、薄膜基板10を製造する装置である。図2に示すように、薄膜基板製造装置20は、その内部に密閉された空間(薄膜基板を製造するための空間)を有し、製造装置のケーシング部分でもあるチャンバ21と、チャンバ21内においてベース基板11を解除可能に保持するホルダ25とを備えており、ベース基板11における導体パターン12が形成される側の表面(すなわち、図2における下側表面)を覆うようにメタルマスク26(マスクの一例である)が密着されて設置された状態で、ホルダ25は、ベース基板11を上記表面と逆側の表面にて保持することが可能となっている。また、メタルマスク26には、導体パターン12が形成される配置に合わせて複数の開口部が形成されている。なお、本第1実施形態においては、メタルマスク26として、上記開口部が大きさが異なる2種類のメタルマスク26A及び26Bを用いる。メタルマスク26Aは、幅0.5mmの開口部を有し、メタルマスク26Bは、幅0.2mmの開口部を有している。
【0036】
さらに、薄膜基板製造装置20は、チャンバ21内に反応ガスの一例である成膜ガス(例えば、アルゴンガス)を供給するガス供給部の一例である成膜ガス導入部24と、上記供給された成膜ガスをチャンバ21内より排気するガス排気部の一例である排気装置28とを備えており、排気装置28にはその排気量を調整可能なゲートバルブ29が設置されている。
【0037】
また、薄膜基板製造装置20は、導体材料(例えばCu等)により形成されて、チャンバ21内に設置可能なターゲット22と、チャンバ21内において、ターゲット22とホルダ25との間に設置され、成膜ガスが供給されることによりターゲット22よりホルダ25に保持された状態のベース基板11に向けて飛翔される導体粒子(原子)が通過可能な開口部(図示しない)を備えるシャッター23とを備えている。このシャッター23の上記開口部は開閉可能とされており、シャッター23において、上記開口部の開閉時間が制御されることにより、上記開口部を通過してベース基板11に付着する上記導体粒子の付着量を制御することができる。すなわち、薄膜基板製造装置20において、ターゲット22の種類や成膜ガスの種類、供給量、又は供給圧力等により予め得られる成膜レートに基づいて、ベース基板11への導体の付着により形成される導体パターン12の厚さ(成膜厚さ)を、シャッター23の上記開口部の開閉時間で制御することができる。
【0038】
次に、このような構成の薄膜基板製造装置20を用いて、ベース基板11に導体パターン12を形成して、薄膜基板10を製造する方法について説明する。
【0039】
まず、図2に示す薄膜基板製造装置20において、ベース基板11の導体パターン12が形成される側の表面を覆うように、その開口部の形成幅が大きいメタルマスク26Aをベース基板11の上記表面に密着させて設置するとともに、このメタルマスク26Aが取り付けられた状態のベース基板11をチャンバ21内のホルダ25に解除可能に保持させる。
【0040】
次に、チャンバ21を密閉させた後、成膜ガス導入部24より成膜ガスをチャンバ21内に供給するとともに、排気装置28によりチャンバ21内より上記成膜ガスの排気を行う。このとき、排気装置28に設置されているゲートバルブ29の開度を調整して、上記成膜ガスの排気量を調整し、チャンバ21内を所望の圧力に保つ。例えば、上記成膜ガスを、供給流量1.8×10−3/h(1013hPaにおいて)にて成膜ガス導入部24より供給し、チャンバ21内の真空度として、成膜圧力を6.7×10−1Paに保つ。
【0041】
チャンバ21内に上記成膜ガスが供給されることにより、ターゲット22よりベース基板11に向けて導体粒子が飛翔され、上記導体粒子がシャッター23の開口部、及びメタルマスク26Aの開口部を通して、ベース基板11の表面に付着されることにより、導体膜(第1の導体膜とする)が成膜される。このとき、ベース基板11の表面には、メタルマスク26Aが密着するように設置されているため、メタルマスク26Aで覆われている部分には上記導体粒子は付着されず、導体膜も形成されない。一方、メタルマスク26Aの開口部が位置されるベース基板11の表面は露出されているため、上記導体粒子が付着されて、上記導体膜が形成される。すなわち、メタルマスク26Aの夫々の開口部の配置及び形状に応じて、ベース基板11の表面に上記導体膜が形成される。なお、上記導体膜の厚さは、上記シャッター23の開放時間により制御することができ、所望の厚さが得られる開放時間(すなわち、成膜時間)が経過後、シャッター23の開口部が閉鎖される。
【0042】
その後、薄膜基板製造装置20において、成膜ガスの供給及び排気を停止して、チャンバ21を開放し、ベース基板11よりメタルマスク26Aを取り外すとともに、その開口部の形成幅が小さいメタルマスク26Bを、上記導体膜が形成されたベース基板11の表面に密着させて設置する。なお、夫々のメタルマスク26A及び26Bにおける夫々の開口部の配置は同様に形成されており、その形成幅が異なっているのみである。そのため、ベース基板11の表面にメタルマスク26Bが取り付けられた状態においては、ベース基板11の表面に先に形成された夫々の導体膜の上面に、メタルマスク26Bの夫々の開口部が位置された状態となっている。
【0043】
その後、チャンバ21を再び密閉し、成膜ガス導入部24からチャンバ21内に成膜ガスを供給するとともに、排気装置28にてチャンバ21内から上記成膜ガスの排気を行う。このとき、上記同様に、ゲートバルブ29により排気流量の調整を行い、チャンバ21内を所望の圧力に保つ。
【0044】
上記同様に、チャンバ21内に上記成膜ガスが供給されることにより、ターゲット22よりベース基板11に向けて導体粒子が飛翔され、上記導体粒子がシャッター23の開口部、及びメタルマスク26Bの開口部を通して、先に形成された夫々の導体膜(第1の導体膜)の表面に付着されることにより、上記夫々の表面に新たな導体膜(第2の導体膜)が成膜される。また、上記夫々の導体膜(第2の導体膜)は、上記第1の導体膜と同様に、メタルマスク26Bの夫々の開口部の配置及び形状に応じて形成される。その後、上記導体膜の所望の厚さが得られる開放時間(すなわち、成膜時間)が経過後、シャッター23の開口部が閉鎖される。
【0045】
その後、チャンバ21内への成膜ガスの供給及び排気が停止され、チャンバ21を開放し、ホルダ25によるベース基板11の保持を解除して、ベース基板11をチャンバ21内から取り出す。
【0046】
このようにして夫々の導体膜の形成が行われたベース基板11の表面においては、その形成幅が大きい上記第1の導体膜の上面に、その形成幅が小さい上記第2の導体膜が、互いに一体的に形成されており、この第1の導体膜が図1における接続部14となり、第2の導体膜が図1における電気信号伝達部13となる。従って、薄膜基板製造装置20により、ベース基板11の表面に、上記2段構造の導体パターン12を形成することができ、薄膜基板10が形成される。
【0047】
(第1実施形態の変形例)
なお、上記のように薄膜基板製造装置20にてスパッタリングを行い、ベース基板11の表面に導体パターン12を形成する場合において、夫々の開口部の幅が異なる2種類のメタルマスク26A及び26Bを使い分けて、導体膜の成膜を2回に分けて行うような場合にのみ、本第1実施形態が限定されるものではない。ここで、本第1実施形態の変形例にかかる薄膜基板10の製造方法について、説明する。
【0048】
本変形例の製造方法においては、上記2種類のメタルマスク26A及び26Bを用いるのではなく、1枚のメタルマスク36を用いて、導体膜の成膜を一度に行う製造方法である。なお、上記導体膜の成膜には、メタルマスク26A及び26Bに代えて、メタルマスク36が用いられるものの、製造装置としては薄膜基板製造装置20がそのまま用いられる。従って、以下の説明においては、上記第1実施形態の製造方法と異なる点についてのみ説明するものとする。
【0049】
図3は、メタルマスク36がベース基板11の表面に取り付けられた状態で、ベース基板11が薄膜基板製造装置20のホルダ25により解除可能に保持された状態における夫々の模式的な部分拡大断面図である。なお、図3においては、図示上方が、薄膜基板製造装置20におけるシャッター23及びターゲット22の設置方向である。
【0050】
図3に示すように、メタルマスク36は、夫々の導体パターン42が形成される配置に合わせて複数の開口部が形成されている(図3においては、1つの開口部の断面のみを示す)。上記開口部には、メタルマスク36の厚さ方向において段部が形成されて、メタルマスク36の夫々の表面におけるその形成幅が異なっており、図示上側に上記形成幅が小さい開口部36a、図示下側に上記形成幅が大きい開口部36bが形成されている。なお、本変形例においては、一例として、開口部36aの形成幅が0.2mm、開口部36bの形成幅が0.5mmとなるように、ステンレス材により形成されたメタルマスク36が用いられる。
【0051】
このようなメタルマスク36を用いて、ベース基板11の表面に複数の導体パターン12を形成する場合には、まず、図3に示すように、上記形成幅が大きい開口部36b側のメタルマスク36の表面が、ベース基板11の導体パターン42の形成側表面に密着するように設置されて、薄膜基板製造装置20内において、ホルダ25に薄膜基板11を保持させる。
【0052】
その後、薄膜基板製造装置20において、上記第1実施形態の製造方法と同様に、チャンバ21を密閉して、成膜ガスのチャンバ21内への供給及び排気を行うことにより、ターゲット22より導体粒子を飛翔させて、上記飛翔させた導体粒子を、メタルマスク36の夫々の開口部36a及び36bを通過させて、ベース基板11の表面に付着させて導体膜を形成させる。なお、本変形例においては、成膜ガスとしては、アルゴンガスを用い、供給流量1.8×10−3/h(1013hPaにおいて)にて成膜ガス導入部24より供給し、チャンバ21内の真空度として、成膜圧力を6.7×10−1Paにて、上記導体膜の成膜を行った。
【0053】
このようにしてベース基板11の表面への導体膜の成膜により形成された導体パターン42の拡大模式断面図を図4に示す。図4に示すように、導体パターン42は、メタルマスク36の夫々の開口部36a及び36bの形状に略合致するような断面形状を有しており、この形状は、上記第1実施形態の導体パターン12の断面形状と略同様である。すなわち、20μm程度の厚さを有する電気信号伝達部43と、この電気信号伝達部43の下部左右両端部より突出するように夫々形成され、かつ、1μm程度の厚さを有する接続部44(導体薄膜接続部の一例である)とにより、導体パターン42は一体的に形成されている。また、夫々の接続部44は、ベース基板11の表面との境界部分において傾斜部44aが形成されており、これにより、夫々の接続部44とベース基板11との上記境界部分の形状をなだらかな状態とさせることができる。なお、このような傾斜部44aは、図3に示すメタルマスク36の開口部36bの図示左右方向の両隅部に、飛散された導体粒子が届き難く(すなわち付着量が少ない)、成膜される導体膜の厚さが薄くなることを利用して形成することができる。
【0054】
このように、メタルマスク36を用いてベース基板11の表面に導体パターン42を形成するような場合にあっては、薄膜基板製造装置20において、成膜工程を2回に分けて行う(すなわち、使用するメタルマスクを交換する)こともなく、1回の成膜工程(すなわち、1枚のメタルマスク36の使用)にて行うことができるため、薄膜基板10の製造におけるリードタイムを短縮することができ、製造コストを削減することができる。
【0055】
なお、上記においては、薄膜基板製造装置20にてスパッタリングを行うことにより、薄膜基板10を製造するような場合について説明したが、このようにスパッタリングのみに限定されるものではなく、その他、例えば、上記同様な開口部の幅が異なる2種類のメタルマスク26A及び26Bを使い分けて、めっき処理を行うことにより、導体パターン12を形成して、薄膜基板10を製造するような場合であってもよい。なお、このようにめっき処理を行うような場合においては、メタルマスクへの導体材料の付着を防止又は低減させる導体付着防止処理(非めっき処理)を上記夫々のメタルマスクに対して施しておくことが望ましい。
【0056】
また、上記においては、図1及び図4に示すような2段構造の断面形状を有する導体パターン12又は42が形成される場合について説明したが、導体パターンの断面形状はこのような場合にのみ限定されるものではなく、例えば、図7に示すように、導体パターン82が、上記同様に2段構造の断面形状を有するものの、その表面における段部が全体的になだらかな形状となるように形成されているような場合であってもよい。このような場合であっても、導体パターン82は、電気信号伝達部83とその下部両端部に突出するように形成された接続部84とにより構成されており、電気信号伝達部83及び接続部84は、夫々の機能を十分に発揮することができる。なお、このようななだらかな形状は、例えば、メタルマスク26又は36の開口部の形状を上記なだらかな形状とすること、あるいは、成膜圧力を調整すること等により形成することができる。
【0057】
(第1実施形態による効果)
上記第1実施形態によれば、以下のような種々の効果を得ることができる。
【0058】
まず、薄膜基板10において形成されている夫々の導体パターン12が、上記2段構造にて形成、すなわち、電気信号の伝達を主とする機能を備えた電気信号伝達部13と、電気信号伝達部13よりもその厚さが十分に薄く、電気信号伝達部13の下部端部に一体的に形成され、かつ、主としてデバイス部15との電気的な接続機能を有する接続部14とを備えていることにより、ベース基板11と導体パターン12との境界部分における段差(すなわち、ベース基板11と夫々の接続部14との段差)を、導体パターン12の厚さ(すなわち、電気信号伝達部13の厚さ)と比して十分に小さくすることができる。
【0059】
例えば、電気信号伝達部13の厚さを電気信号を確実に伝達することができる厚さとして、20μm以下の厚さで形成し、接続部14を1μm以下の厚さとすることにより、上記段差を十分に小さくすることができる。さらに、夫々の接続部14に傾斜部14aが形成されていることにより、上記段差をなだらかな状態、あるいは、上記なだらかな状態とされて上記段差が存在しないような状態とすることができる。
【0060】
これにより、デバイス部15の夫々の端部15aが夫々の接続部14と電気的に接続されて、薄膜デバイス101が形成された場合に、ベース基板11と導体パターン12との上記境界部分において上述の通り段差が小さく形成されているため、デバイス部15をベース基板11の表面及び夫々の接続部14の表面に密着させるようにして、薄膜基板10に実装することができる。よって、従来の薄膜デバイスにおいて問題となっている上記境界部分において段差が生じ、これによるデバイス部の浮きあがりを防止するために形成されていた段差埋め樹脂部を形成する必要を無くすことができ、この段差埋め樹脂部の形成に伴う種々の問題を解決することができる。
【0061】
具体的には、従来のように上記段差埋め樹脂部がベース基板上に形成されて、この形成領域がデバイスとしても機能を有さないことにより、薄膜デバイスにおけるデバイス有効部の面積が縮小されているという問題を解消することができる。例えば、従来の薄膜デバイスにおいては、デバイス有効部の面積率が約30%であるのに対して、上記第1実施形態の薄膜デバイス101においては、デバイス有効部18の面積率を約40%にまで拡大することができ、デバイスとしての機能を有する部分の形成密度を高めることができる薄膜デバイスを製造可能とする薄膜基板を提供することができる。
【0062】
また、従来における上記段差埋め樹脂部は、スクリーン印刷等により形成されていたため、その形成表面に凹凸が生じたたり、形成領域にばらつきが生じやすくなり、薄膜デバイスのデバイス容量にばらつきが生じやすくなるという問題を有しているが、上記第1実施形態の薄膜デバイス101においては、上記段差埋め樹脂部が形成されることもないため、このような問題を解消することができ、デバイス容量が安定した高精度な薄膜デバイスを製造可能とする薄膜基板を提供することができる。
【0063】
また、互いに対向する夫々の接続部14の間で、ベース基板11の上面に、デバイス部15を密着させることができるため、薄膜デバイス101においては浮遊容量の発生を低減させることができ、例えば、浮遊容量を従来と比べて約半分に低減させることができ、高周波領域においても使用可能な高い精度を有する薄膜デバイスを製造可能とする薄膜基板を提供することができる。
【0064】
さらに、従来のように段差埋め樹脂部を形成しない分だけ、このような薄膜基板の製造コストや製造におけるリードタイムを低減することができる。
【0065】
また、このような2段構造を有する導体パターン12は、開口部の幅が異なる2種類のメタルマスク26を使い分けて、薄膜基板製造装置20においてスパッタリングを行うこと、あるいはその他めっき処理等により形成することができるため、薄膜基板10の製造のためのコストやリードタイムを増大させることなく、このような薄膜基板10を製造することができる。
【0066】
(第2実施形態)
なお、本発明は上記実施形態に限定されるものではなく、その他種々の態様で実施できる。例えば、本発明の第2の実施形態にかかる薄膜回路基板の一例である薄膜基板60の製造方法は、上記第1実施形態の製造方法と同様に、スパッタリングを用いて、メタルマスクの開口部の形状に応じた導体パターンを形成する点においては同様であるが、さらに、上記スパッタリングにおける成膜圧力とメタルマスクの遮蔽効果(導体粒子のベース基板61への付着を遮る効果)とを利用して、ベース基板61の表面に導体膜を成膜して導体パターン62を形成する点において、上記第1実施形態と異なっている。以下に、この異なる点を中心に説明するものとする。なお、上記製造方法により形成される薄膜基板60の形状や構成は、上記第1実施形態の薄膜基板10と同様であるため、その説明については省略する。
【0067】
まず、図5にこのような製造方法により薄膜基板60を製造することができる薄膜基板製造装置50(薄膜回路基板の製造装置の一例である。)の模式的な構成を示す模式説明図を示す。
【0068】
図5に示すように、薄膜基板製造装置50は、上記第1実施形態の薄膜基板製造装置20と同様に(符号は異なるが、夫々の機能及び構造は同様である)、チャンバ51、ホルダ55、メタルマスク56、成膜ガス導入部54、排気装置58、ゲートバルブ59、ターゲット52、及びシャッター52とを備えている。また、成膜ガス導入部54には、成膜ガスの供給量を調整可能なゲートバルブ512が備えられており、成膜ガス導入部54よりの成膜ガスの供給量を所望の供給量に調整可能となっている。さらに、薄膜基板製造装置50には、チャンバ51内の成膜圧力(すなわち真空度)を計測可能な真空ゲージ510と、この真空ゲージ510により計測された成膜圧力に基づいて、成膜ガス導入部54のゲートバルブ512の開度を調整して、成膜ガスの供給量を調整するとともに、排気装置58のゲートバルブ59の開度を調整して、成膜ガスの排気量を調整して、チャンバ51内を所望の成膜圧力に自動的に調整する制御装置511とを備えている。なお、薄膜基板製造装置50において用いられるメタルマスク56は、例えば、形成幅が200μmの複数の開口部を有する1枚のメタルマスクが用いられる(すなわち、上記第1実施形態にように、成膜過程においてメタルマスクが交換されることはない)。
【0069】
次に、このような構成の薄膜基板製造装置50により、薄膜基板60を製造する方法について説明する。
【0070】
まず、図5に示す薄膜基板製造装置50において、ベース基板61の導体パターン62が形成される側の表面を覆うように、メタルマスク56をベース基板61の上記表面に密着させて設置するとともに、このメタルマスク56が取り付けられた状態のベース基板61をチャンバ51内のホルダ55に解除可能に保持させる。
【0071】
次に、チャンバ51を密閉させた後、成膜ガス導入部54より成膜ガスをチャンバ51内に供給するとともに、排気装置58によりチャンバ51内より上記成膜ガスの排気を行う。このとき、チャンバ51内に設置された真空ゲージ510により、チャンバ51内に成膜圧力が検出されて、制御装置511に入力され、制御装置511によりゲートバルブ512又は59の開度が調整、すなわち成膜ガスのチャンバ51への供給量又は排気量が調整されて、チャンバ51内が所望の成膜圧力に保たれる。このような状態で、チャンバ51内への成膜ガスの供給が行われることにより、ターゲット52より導体粒子が飛翔されてシャッター53の開口部を通過し、メタルマスク56の開口部を通過させてベース基板61の表面に付着させることができる。
【0072】
まず、始めは、成膜ガスとして用いているアルゴンガスの供給量を3.0×10−3/h(1013hPaにおいて)に制御して、成膜圧力を6.7Paに保持し、所定の時間成膜を行い、第1の導体膜をベース基板61の表面に形成する。その後、アルゴンガスの供給量を1.8×10−3/h(1013hPaにおいて)に制御して、成膜圧力を6.7×10−1Paに保持し、所定の時間成膜を行い、第2の導体膜を上記第1の導体膜の表面に形成する。
【0073】
ここで、成膜圧力と遮蔽効果との関係、さらに、形成される夫々の導体膜の形状との関係について説明する。図6は、薄膜基板製造装置50におけるメタルマスク56の開口部及びその近傍の部分拡大断面図である。なお、図6における上方がシャッター53及びターゲット52の設置方向となっている。
【0074】
図6に示すように、ベース基板61の表面にメタルマスク56は密着されているものの、メタルマスク56とベース基板61の表面との間には、極めて微小な隙間、例えば、マイクロメートルオーダーの隙間69が存在している。また、一般的に、成膜時において、成膜圧力を高くする程、メタルマスク56の遮蔽効果が低減され、また、逆に、成膜圧力を低くする程、メタルマスク56の遮蔽効果を向上させることができる。
【0075】
まず、上記第1の導体膜の成膜においては、成膜圧力が6.7Pa程度と、成膜圧力が高められているため(上記第2の導体膜の成膜時と比して)、メタルマスク56の遮蔽効果が低減された状態とされている。そのため、メタルマスク56の開口部56aに合致する部分だけでなく、メタルマスク56とベース基板61の表面との間の隙間69にも、ターゲット52より飛翔された導体粒子が付着されて、上記第1の導体膜が形成される。その後、成膜圧力が6.7×10−1Pa程度にまで低下されて、メタルマスク56の遮蔽効果が高められた状態で、第2の導体膜が形成される。このとき、上記遮蔽効果が高められていることにより、メタルマスク56の開口部56aに合致する部分における上記第1の導体膜の表面にのみ、上記飛翔された導体粒子が付着されて第2の導体膜が形成される。
【0076】
このようにして形成された第1の導体膜及び第2の導体膜により一体的に形成された導体パターン62は、上記第1の導体膜に該当する部分を接続部64として、上記第2の導体膜に該当する部分を電気信号伝達部63とする2段構造の断面形状を有することになる。なお、このような断面形状は、上記第1実施形態の導体パターン12と同様である。
【0077】
なお、上記高い成膜圧力としては、1.3Pa以上6.7Pa以下の範囲における成膜圧力を用いることが好ましく、また、上記低い成膜圧力としては、1.3×10−1Pa以上6.7×10−1Pa以下の範囲における成膜圧力を用いることが好ましい。
【0078】
また、上記においては、成膜ガス導入部54におけるゲートバルブ512の開度を調整することにより、アルゴンガスの供給量を調整して、チャンバ51内の成膜圧力を制御する場合について説明したが、このような場合に代えて、排気装置58のゲートバルブ59の開度を調整することにより、アルゴンガスの排気量を調整して、チャンバ51内の成膜圧力を制御するような場合であってもよい。
【0079】
(第2実施形態による効果)
上記第2実施形態によれば、成膜圧力とメタルマスク56の遮蔽効果に着目して、ベース基板61への初期成膜時(すなわち、第1の導体膜形成時)には、成膜圧力を高目に設定(すなわち、真空度を低目に設定)して、上記遮蔽効果を弱めた状態で上記第1の導体膜をベース基板の表面に形成し、その後、第2の導体膜形成時には、成膜圧力を低目に設定(すなわち、真空度を高目に設定)して、上記遮蔽効果を高めた状態で上記第2の導体膜を上記第1の導体膜の表面に形成することにより、上記第1実施形態の導体パターン12と同様な2段構造の断面形状を有する導体パターン62を形成することができる。従って、上記第1実施形態と同様な効果を得ることができる薄膜基板及びその製造方法を提供することができる。
【0080】
また、薄膜基板製造装置50において、成膜ガスの供給量及び排気量を制御可能なゲートバルブ512及び59と、真空ゲージ510と、真空ゲージ510により検出された成膜圧力に基づいて、ゲートバルブ512及び59を制御して、チャンバ51内の成膜圧力を制御可能な制御装置511とが備えられていることにより、上記製造方法を容易に行うことが可能となる。
【0081】
また、成膜時における成膜圧力を制御することにより、上記2段構造の断面形状を有する導体パターン62を形成することができるため、薄膜基板製造装置50において用いられるメタルマスク56を2枚用いて使い分けることや、メタルマスクに段部を形成すること等を行う必要を無くすことができ、また、特別製造設備を必要とすることも無い(すなわち、従来の設備と異なるような特別な設備を必要とすることも無い)ため、薄膜基板60の製造におけるリードタイムの短縮化や製造コストを削減することができる。
【0082】
特に、接続部64は、その厚さが1μm程度というように、極めて薄い厚さが要求され、その形成に困難さを伴うことが考えられる。しかしながら、上述のように成膜時における成膜圧力と成膜時間とを制御することにより、上記形成を容易とすることができる。すなわち、上記成膜圧力を高めることにより、メタルマスク56の遮蔽効果を低減させて、導体粒子をメタルマスク56の開口部56aに対して広範囲に付着させて上記第1の導体膜を形成することができ、この状態で上記成膜時間を制御することにより、上記第1の導体膜(すなわち、接続部64)を所望の厚さに形成することができる。さらに、上記成膜圧力を低くすることにより、メタルマスク56の遮蔽効果を高めて、導体粒子をメタルマスク56の開口部56aの開口範囲にて上記第1の導体膜の表面に付着させて上記第2の導体膜を形成することができ、この状態で上記成膜時間を制御することにより、上記第2の導体膜(すなわち、電気信号伝達部63)を所望の厚さに形成することができる。つまり、上記成膜圧力及び上記成膜時間を制御することにより、電気信号伝達部63と接続部64を夫々の機能及び形状に応じて形成することができる。
【0083】
なお、上記様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。
【0084】
【発明の効果】
本発明の上記第1態様から上記第4態様によれば、薄膜回路基板において絶縁層の表面に形成されている互いに異なる2つの導体パターンが、電気信号の伝達を行う電気信号伝達部と、上記電気信号伝達部よりもその厚さが十分に薄く、上記電気信号伝達部の下部端部に一体的に形成され、かつ、導体薄膜と接続されることにより上記導体薄膜を介して上記夫々の電気信号伝達部間の上記電気信号の伝達を行う導体薄膜接続部とを備えていることにより、上記絶縁層と上記導体パターンとの境界部分における段差(すなわち、上記絶縁層と上記導体薄膜接続部との段差)を、上記導体パターンの厚さ(すなわち、上記電気信号伝達部の厚さ)と比して十分に小さくすることができる。
【0085】
例えば、上記電気信号伝達部の厚さを電気信号を確実に伝達することができる厚さとして、20μm以下の厚さで形成し、上記導体薄膜接続部を1μm以下の厚さとすることにより、上記段差を十分に小さくすることができる。さらに、上記導体薄膜接続部が、上記絶縁層との境界部分においてなだらかな傾斜部を有していることにより、上記段差をなだらかな状態、あるいは、上記なだらかな状態とされて上記段差が存在しないような状態とすることができる。
【0086】
これにより、上記導体薄膜が上記導体薄膜接続部と電気的に接続されて、薄膜デバイスが形成された場合に、上記絶縁層と上記導体パターンとの上記境界部分において上述の通り段差が小さくすることができ、上記導体薄膜を上記絶縁層の表面及び上記導体薄膜接続部の表面に密着させるようにして、上記薄膜回路基板に実装することができる。このような効果は、特に上記薄膜回路基板に上記導体薄膜が実装されることにより形成される薄膜デバイスにおいて、上記実装される上記導体薄膜の厚さが薄い場合、例えば、1μm以下で形成されているような場合に有効である。よって、従来の薄膜デバイスにおいて問題となっている上記境界部分において段差が生じ、これによる上記導体薄膜の浮きあがりを防止するために形成されていた段差埋め樹脂部を形成する必要を無くすことができ、この段差埋め樹脂部の形成に伴う種々の問題を解決することができる。
【0087】
具体的には、従来のように上記段差埋め樹脂部がベース基板上に形成されて、この形成領域がデバイスとしても機能を有さないことにより、薄膜デバイスにおけるデバイス有効部の面積が縮小されているという問題を解消することができる。例えば、従来の薄膜デバイスにおいては、デバイス有効部の面積率が約30%であるのに対して、上記夫々の態様の薄膜回路基板により形成可能な薄膜デバイスにおいては、デバイス有効部の面積率を約40%にまで拡大することができ、デバイスとしての機能を有する部分の形成密度を高めることができる薄膜デバイスを製造可能とする薄膜回路基板を提供することができる。
【0088】
また、従来における上記段差埋め樹脂部は、スクリーン印刷等により形成されていたため、その形成表面に凹凸が生じたたり、形成領域にばらつきが生じやすくなり、薄膜デバイスのデバイス容量にばらつきが生じやすくなるという問題を有しているが、上記夫々の態様の薄膜回路基板により形成可能な薄膜デバイスにおいては、上記段差埋め樹脂部が形成されることもないため、このような問題を解消することができ、デバイス容量が安定した高精度な薄膜デバイスを製造可能とする薄膜回路基板を提供することができる。
【0089】
また、上記導体薄膜接続部と上記絶縁層との境界部分においても、上記絶縁層の上面に上記導体薄膜を密着させることができるため、上記薄膜回路基板により形成される薄膜デバイスにおいては浮遊容量の発生を低減させることができ、例えば、浮遊容量を従来と比べて約半分に低減させることができ、高周波領域においても使用可能な高い精度を有する薄膜デバイスを製造可能とする薄膜回路基板を提供することができる。
【0090】
本発明の上記第5態様から上記第7態様によれば、互いに異なる開口部を有するマスクを上記絶縁層の表面に配置させて、夫々の開口部を通して上記絶縁層の表面に導体を付着させて、導体パターンを形成する際に、上記マスクとして、上記夫々の開口部がその厚さ方向において段部が形成されて、上記マスクの表面における形成幅が異なっているマスクを用い、上記形成幅が大きい上記開口部側の上記マスクの表面を上記絶縁層の表面に配置して、上記夫々の導体パターンを形成することにより、上記第1態様から上記第4態様の効果と同様な効果を得ることができる上記導体パターンを有する薄膜回路基板を製造することができる。
【0091】
さらに、従来のように上記導体薄膜の上記浮き上がりを防止するための上記段差埋め樹脂部を形成しない分だけ、このような薄膜回路基板の製造コストや製造におけるリードタイムを低減することができる薄膜回路基板の製造方法を提供することができる。
【0092】
また、このような上記マスクを用いる薄膜回路基板の製造方法は、スパッタリングやめっきにより行うことができ、また、めっきにより行うような場合にあっては、上記マスクの表面に上記めっきによる上記導体の付着防止処理を施しておくことにより、上記めっき処理の際に上記マスクへの上記導体の付着を防止することができ、より効率的な製造方法を提供することができる。
【0093】
本発明の上記第8態様によれば、互いに異なる開口部を有するマスクを上記絶縁層の表面に配置させて、夫々の開口部を通して上記絶縁層の表面に導体をスパッタリングにより付着させて、導体パターンを形成する際に、成膜圧力と上記マスクの遮蔽効果との関係に着目して、まず、成膜圧力を高めて上記マスクの遮蔽効果を低下させた状態にて上記スパッタリングを行い、上記絶縁層の表面における上記夫々の開口部及び上記夫々の開口部の周部近傍に上記導体を付着させて、その後、上記成膜圧力を低くして上記マスクの遮蔽効果を高めた状態にて上記スパッタリングを行い、上記絶縁層の表面に付着された導体(導体膜)に、上記夫々の開口部を通してさらに上記導体を付着させて、上記夫々の導体パターンを形成することにより、上記第1態様から上記第4態様の効果と同様な効果を得ることができる上記導体パターンを有する薄膜回路基板を製造することができる。
【0094】
特に、上記導体薄膜接続部は、その厚さが例えば1μm程度というように、極めて薄い厚さが要求され、その形成に困難さを伴うことが考えられる。しかしながら、上述のように成膜圧力を制御することにより、上記形成を容易とすることができる。すなわち、上記成膜圧力を高めることにより、上記マスクの遮蔽効果を低減させて、上記導体を上記マスクの上記開口部に対して広範囲に付着させて上記導体膜(第1の導体膜とする)を形成することができ、また、上記成膜圧力を低くすることにより、上記マスクの遮蔽効果を高めて、上記導体を上記マスクの上記開口部の開口範囲にて上記第1の導体膜の表面に付着させて第2の導体膜を形成することができる。また、上記夫々の成膜圧力が保たれた状態において上記導体を付着させる時間を制御することにより、上記第1の導体膜(すなわち、導体薄膜接続部)及び上記第2の導体膜(すなわち、電気信号伝達部)を所望の厚さに形成することができる。つまり、上記スパッタリングにおける上記成膜圧力及び上記導体の付着時間を制御することにより、上記電気信号伝達部と上記導体薄膜を夫々の機能及び形状に応じて形成することができる。
【0095】
さらに、従来のように上記導体薄膜の上記浮き上がりを防止するための上記段差埋め樹脂部を形成しない分だけ、このような薄膜回路基板の製造コストや製造におけるリードタイムを低減することができる薄膜回路基板の製造方法を提供することができる。
【0096】
また、上記スパッタリングにおいて用いられる上記マスクを特別な形状とすることもなく、上記成膜圧力を制御することによって、上記形状及び上記構成を備える上記導体パターンを形成することができ、より容易に特別な設備を必要とすることもなく行うことができる薄膜回路基板の製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態にかかる薄膜基板が用いられて形成された薄膜デバイスの模式図であり、(A)は薄膜デバイスの模式断面図、(B)は薄膜デバイスの模式平面図である。
【図2】上記第1実施形態の薄膜基板を製造する薄膜基板製造装置の模式説明図である。
【図3】上記第1実施形態の変形例にかかる薄膜基板製造方法に用いられるメタルマスクの開口部の模式断面図である。
【図4】図3のメタルマスクを用いて形成された導体パターンの模式断面図である。
【図5】本発明の第2実施形態にかかる薄膜基板を製造する薄膜基板製造装置の模式説明図である。
【図6】図5の薄膜基板製造装置におけるメタルマスクの開口部近傍の部分拡大断面図である。
【図7】図4の変形例にかかる導体パターンの模式断面図である。
【図8】従来の薄膜デバイスの模式図であり、(A)は模式平面図、(B)は模式断面図である。
【図9】図1(A)の薄膜デバイスの部分拡大断面図である。
【符号の説明】
10…薄膜基板、11…ベース基板、12…導体パターン、13…電気信号伝達部、14…接続部、14a…傾斜部、15…デバイス部、15a…下面端部、16…導体層、17…誘電体層、18…デバイス有効部、20…薄膜基板製造装置、21…チャンバ、22…ターゲット、23…シャッター、24…成膜ガス導入部、25…ホルダ、26…メタルマスク、28…排気装置、29…ゲートバルブ、36…メタルマスク、36a…開口部、36b…開口部、42…導体パターン、43…電気信号伝達部、44…接続部、50…薄膜基板製造装置、51…チャンバ、52…ターゲット、53…シャッター、54…成膜ガス導入部、55…ホルダ、56…メタルマスク、58…排気装置、59…ゲートバルブ、60…薄膜基板、61…ベース基板、62…導体パターン、63…電気信号伝達部、64…接続部、101…薄膜デバイス、510…真空ゲージ、511…制御装置、512…ゲートバルブ。

Claims (8)

  1. 絶縁層の表面に形成された互いに異なる2つの導体パターンを備え、上記夫々の導体パターンに導体薄膜が接続される薄膜回路基板において、
    上記夫々の導体パターンは、
    電気信号の伝達を行う電気信号伝達部と、
    上記電気信号伝達部よりも薄い厚さで上記電気信号伝達部と一体的に上記電気信号伝達部の端部に形成され、かつ、上記導体薄膜と接続される導体薄膜接続部とを、備えていることを特徴とする薄膜回路基板。
  2. 上記導体薄膜接続部の上記厚さは、1μm以下であり、上記導体薄膜接続部は、上記絶縁層と境界部分においてなだらかな傾斜部を有することを特徴とする請求項1に記載の薄膜回路基板。
  3. 上記電気信号伝達部の厚さは、20μm以下であることを特徴とする請求項1又は2に記載の薄膜回路基板。
  4. 請求項1から3のいずれか1つに記載の薄膜回路基板における上記夫々の導体パターンの上記導体薄膜接続部に、その厚さが1μm以下である上記導体薄膜が接続されることにより形成されたことを特徴とする薄膜デバイス。
  5. 互いに異なる2つの開口部が形成されたマスクを絶縁層の表面に配置し、上記夫々の開口部を通して上記絶縁層の表面に導体を付着させ、上記夫々の開口部の形状に応じた2つの導体パターンを形成して、上記夫々の導体パターンへの導体薄膜の接続により薄膜デバイスを形成可能な薄膜回路基板を製造する方法において、
    上記マスクの上記夫々の開口部は、その厚さ方向において段部が形成されて、上記マスクの夫々の表面における形成幅が異なっており、上記夫々の開口部の上記形成幅が大きい側の上記マスクの表面を上記絶縁層の表面に配置して、電気信号の伝達を行う電気信号伝達部と、上記電気信号伝達部よりも薄い厚さを有し、かつ、上記電気信号伝達部と一体的に上記電気信号伝達部の端部に形成され、かつ、上記導体薄膜と接続されることにより、上記導体薄膜を介して上記夫々の導体パターンの上記電気信号伝達部間の上記電気信号の伝達を行う導体薄膜接続部とを備える上記夫々の導体パターンを形成することを特徴とする薄膜回路基板の製造方法。
  6. 上記絶縁層の表面への上記導体の付着は、スパッタリングにより行うことを特徴とする請求項5に記載の薄膜回路基板の製造方法。
  7. 上記絶縁層の表面への上記導体の付着は、めっきにより行い、上記マスクの表面には、上記めっきによる上記導体の付着防止処理が施されていることを特徴とする請求項5に記載の薄膜回路基板。
  8. 互いに異なる2つの開口部が形成されたマスクを絶縁層の表面に配置し、上記夫々の開口部を通して上記絶縁層の表面にスパッタリングにより導体を付着させ、上記夫々の開口部の形状に応じた2つの導体パターン形成して、上記夫々の導体パターンへの導体薄膜の接続により薄膜デバイスを形成可能な薄膜回路基板を製造する方法において、
    成膜圧力を高めて上記マスクの遮蔽効果を低下させた状態にて上記スパッタリングを行い、上記絶縁層の表面における上記夫々の開口部及び上記夫々の開口部の周部近傍に上記導体を付着させ、
    その後、上記成膜圧力を低くして上記マスクの遮蔽効果を高めた状態にて上記スパッタリングを行い、上記絶縁層の表面に上記付着された導体に、上記夫々の開口部を通してさらに上記導体を付着させて、
    電気信号の伝達を行う電気信号伝達部と、上記電気信号伝達部よりも薄い厚さを有し、かつ、上記電気信号伝達部と一体的に上記電気信号伝達部の端部に形成され、かつ、上記導体薄膜と接続されることにより、上記導体薄膜を介して上記夫々の導体パターンの上記電気信号伝達部間の上記電気信号の伝達を行う導体薄膜接続部とを備える上記夫々の導体パターンを形成することを特徴とする薄膜回路基板の製造方法。
JP2002323977A 2002-11-07 2002-11-07 薄膜回路基板及びその製造方法及び薄膜デバイス Expired - Fee Related JP4119732B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002323977A JP4119732B2 (ja) 2002-11-07 2002-11-07 薄膜回路基板及びその製造方法及び薄膜デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002323977A JP4119732B2 (ja) 2002-11-07 2002-11-07 薄膜回路基板及びその製造方法及び薄膜デバイス

Publications (2)

Publication Number Publication Date
JP2004158696A true JP2004158696A (ja) 2004-06-03
JP4119732B2 JP4119732B2 (ja) 2008-07-16

Family

ID=32803705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002323977A Expired - Fee Related JP4119732B2 (ja) 2002-11-07 2002-11-07 薄膜回路基板及びその製造方法及び薄膜デバイス

Country Status (1)

Country Link
JP (1) JP4119732B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009148009A1 (ja) * 2008-06-05 2009-12-10 北陸電気工業株式会社 チップ状電気部品及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009148009A1 (ja) * 2008-06-05 2009-12-10 北陸電気工業株式会社 チップ状電気部品及びその製造方法
JP2009295813A (ja) * 2008-06-05 2009-12-17 Hokuriku Electric Ind Co Ltd チップ状電気部品及びその製造方法
JP4498433B2 (ja) * 2008-06-05 2010-07-07 北陸電気工業株式会社 チップ状電気部品及びその製造方法
US8193899B2 (en) 2008-06-05 2012-06-05 Hokuriku Electric Industry Co., Ltd. Chip-like electric component and method for manufacturing the same

Also Published As

Publication number Publication date
JP4119732B2 (ja) 2008-07-16

Similar Documents

Publication Publication Date Title
US20090273884A1 (en) Capacitor component, method of manufacturing the same and semiconductor package
US10361110B2 (en) Substrate holding apparatus
US8389866B2 (en) Resin circuit board
JPH1154921A (ja) 多層配線基板
US6873219B2 (en) Printed circuit board noise attenuation using lossy conductors
EP1435658A4 (en) SUBSTRATE AND METHOD FOR ITS MANUFACTURE
US10861757B2 (en) Electronic component with shield plate and shield plate of electronic component
TWI400012B (zh) 電路板和構造電路板的方法
US7312403B2 (en) Circuit component mounting device
US7911048B2 (en) Wiring substrate
JP2001267710A (ja) 電子回路装置および多層プリント配線板
JP2004064052A (ja) ノイズ遮蔽型積層基板とその製造方法
US10149417B2 (en) Magnetism suppressing sheet and manufacturing method thereof
JP4119732B2 (ja) 薄膜回路基板及びその製造方法及び薄膜デバイス
KR101713640B1 (ko) 부품 내장 기판
KR102283385B1 (ko) 기판 고정 장치 및 그 제조방법
JP2000100916A5 (ja)
JPH08307063A (ja) 電気回路基板及びその製造方法
JP2002176231A (ja) 両面可撓性回路基板
JPS6359535B2 (ja)
US20110000702A1 (en) Circuit board
JP7357582B2 (ja) フレキシブルプリント配線板
EP3930428A1 (en) Component carrier with embedded component covered by functional film having an inhomogeneous thickness distribution
JPH03274799A (ja) 半導体装置の金属絶縁基板
US7105911B2 (en) Multilayer electronic substrate, and the method of manufacturing multilayer electronic substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080425

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees