JP2004157016A - 高周波測定方法およびベクトルネットワークアナライザ - Google Patents
高周波測定方法およびベクトルネットワークアナライザ Download PDFInfo
- Publication number
- JP2004157016A JP2004157016A JP2002323031A JP2002323031A JP2004157016A JP 2004157016 A JP2004157016 A JP 2004157016A JP 2002323031 A JP2002323031 A JP 2002323031A JP 2002323031 A JP2002323031 A JP 2002323031A JP 2004157016 A JP2004157016 A JP 2004157016A
- Authority
- JP
- Japan
- Prior art keywords
- dut
- frequency domain
- standard
- network analyzer
- vector network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
Abstract
【課題】TRL標準器やDUT実装基板における例えばマイクロストリップ線路と同軸線路との変換部分の不整合の影響を小さくすることのできるTRL校正法を利用した高周波測定方法およびベクトルネットワークアナライザを提供する。
【解決手段】ベクトルネットワークアナライザのタイムドメイン測定機能を利用して、ベクトルネットワークアナライザのTOSL校正基準面とTRL標準器やDUT実装基板との接続部近傍の反射係数を所定の値に調整して、その状態で測定したTRL標準器のSパラメータを用いてDUT実装基板のSパラメータを補正することによってDUTのSパラメータを計算する。
【効果】ベクトルネットワークアナライザのTOSL校正基準面とTRL標準器やDUT実装基板との接続部近傍の反射係数がほぼ一定になるためにTRL校正法の誤差原因が小さくなり、高周波測定精度の向上を図ることができる。
【選択図】 図3
【解決手段】ベクトルネットワークアナライザのタイムドメイン測定機能を利用して、ベクトルネットワークアナライザのTOSL校正基準面とTRL標準器やDUT実装基板との接続部近傍の反射係数を所定の値に調整して、その状態で測定したTRL標準器のSパラメータを用いてDUT実装基板のSパラメータを補正することによってDUTのSパラメータを計算する。
【効果】ベクトルネットワークアナライザのTOSL校正基準面とTRL標準器やDUT実装基板との接続部近傍の反射係数がほぼ一定になるためにTRL校正法の誤差原因が小さくなり、高周波測定精度の向上を図ることができる。
【選択図】 図3
Description
【0001】
【発明の属する技術分野】
本発明は、ベクトルネットワークアナライザによる高周波測定方法、およびその高周波測定方法をメニューに含むベクトルネットワークアナライザに関する。
【0002】
【従来の技術】
電子部品の高周波特性、より具体的には高周波での2ポートSパラメータ(周波数ドメイン特性)を測定するためにはベクトルネットワークアナライザ(VNA)を用いるのが一般的である。VNAを用いる場合、VNAの内部的な誤差要因やVNAとDUT(Device Under Test)を搭載した測定対象(DUT実装基板)とを接続するケーブルの不整合などの悪影響を取り除くために、あらかじめ特性が知られている標準器を用いて校正が行われる。
【0003】
標準器を用いた校正方法としては、スルー(T)標準器、オープン(O)標準器、ショート(S)標準器、ロード(L)標準器を用いたTOSL校正法が一般的である。VNAの入出力ポートやVNAとDUT実装基板とを接続するケーブルには通常は同軸コネクタが設けられているため、上記の各標準器も同軸コネクタ付きが普通である。但し、DUT実装基板に接続する2つのポートを直結できる場合には直結した状態が実質的にスルー標準器を接続した状態と等価になる。
【0004】
ところで、表面実装型のDUT実装基板の場合にはマイクロストリップ線路に実装して測定を行うことが多いが、TOSL校正法の標準器をマイクロストリップ線路構造で実現する場合、高い周波数での性能が良くなく、測定精度を向上させにくいという問題がある。そこで、高い周波数で、しかもマイクロストリップ線路構造のDUT実装基板や標準器でも利用できる校正方法として、スルー(T)標準器、リフレクト(R)標準器、ライン(L)標準器を用いたTRL校正法が考え出されている。
【0005】
TRL校正法においては、スルー標準器の主要部は所定の長さで両端がVNAに接続できるように構成されたマイクロストリップ線路で、ライン標準器はスルー標準器におけるマイクロストリップ線路の長さが少し長いものである。また、リフレクト標準器はマイクロストリップ線路がスルー標準器の半分の長さで一端のみがVNAに接続できるように構成され、他端が全反射(開放または短絡)状態にされたものである。言い換えれば、スルー標準器を伝送線路方向の中央で2つに分割し、分割位置でマイクロストリップ線路を開放状態または短絡状態にしたものとほぼ同じである。
【0006】
図1を用いて、TRL校正法における各標準器とそのモデル化について説明する。図1に示すように、各標準器は、所定のマイクロストリップ線路の形成された誘電体基板とそれに接続されたコネクタからなる。そして、各標準器はTX、TY、TLという3つのTパラメータ(周波数ドメイン特性)と、ρX、ρYという2つの反射係数でモデル化される。
【0007】
TパラメータTXはスルー標準器の一方側半分の特性を表すもので、基板部分の半分と一方のコネクタを含む。TYはスルー標準器の他方側半分の特性を表すもので、基板部分の半分と他方のコネクタを含む。そして、スルー標準器はTX、TYの2つのTパラメータを接続した形で表される。図1において、XとYは同じ長さにしている。なお、ここでTパラメータを使うのは、複数のTパラメータを接続する際の計算が容易になるためである。そして、Tパラメータは容易にSパラメータに変換可能である。
【0008】
ライン標準器はスルー標準器におけるマイクロストリップ線路の長さが少し長いものなので、スルー標準器の中央部分に所定の長さのマイクロストリップ線路が挟まっている形でモデル化されている。そのため、中央部分のマイクロストリップ線路のTパラメータをTLとすることによって、ライン標準器はTX、TL、TYの3つのTパラメータで表される。TパラメータTLは長さLで機械的に決められる。
【0009】
リフレクト標準器はスルー標準器を中央から半分に切って、切断部でマイクロストリップ線路を接地したような構造となっているために、1つはスルー標準器の一方側の特性を表すTパラメータTXと、切断面での反射特性を示す反射係数ρXで表される。また、もう1つはスルー標準器の他方側の特性を表すTパラメータTYと、切断面での反射特性を示す反射係数ρYで表される。なお、マイクロストリップ線路の切断部分を接地状態にしているのは反射特性を安定化させるためであって、安定な特性が得られるのであれば開放状態であっても構わない。
【0010】
このような標準器を用いてVNAのTRL校正を行うと、スルー標準器のマイクロストリップ線路のちょうど中間点を基準面とした校正を行うことができる。そこで、例えば表面実装型のチップコンデンサを測定する場合、スルー標準器と同じ構成のマイクロストリップ線路を用意して、その中間点にチップコンデンサの一方の電極をはんだ付けし、他方の電極を何らかの方法で接地したものを用意すれば2ポートSパラメータを測定することができる。
【0011】
マイクロストリップ線路形式の標準器を利用するTRL校正法においては、標準器のマイクロストリップ線路をVNAのポートの同軸コネクタに接続するために、両者の変換部が必要になる。図1の場合にはコネクタがそれにあたる。この変換部の特性は、上述のように図1に示したモデルにおいてはTパラメータTXとTYに含まれる。
【0012】
TRL校正法においては、全ての標準器およびDUT実装基板においてTパラメータTX同士およびTY同士が一致していることを前提としている。しかしながら、実際に一致させるのは難しく、TパラメータTX、TYの不一致の最大の要因は、標準器やDUT実装基板におけるマイクロストリップ線路と同軸線路との変換部分の不整合のばらつきにある。この変換部における不整合が大きくばらついていると前提条件が崩れることになるために校正の精度が低下する。全ての変換部分の不整合が一致したものを得ることは困難だが、不整合を小さくすることでそれに代えることができる。そのため、例えば特許文献1においては、変換部の機械的な構造を提供する手段(テストフィクスチャ)の構成に工夫を行っている。なお、テストフィクスチャを使う場合には個々の標準器毎にコネクタは必要ないので、ストリップ線路の形成された誘電体基板のみで標準器が形成される場合もある。
【0013】
なお、上記の説明においてはVNAの校正を行うという表現を用いているが、実際のVNAの内部においては、標準器の測定値を用いてDUT実装基板の測定値をリアルタイムで補正(embed)して出力(表示)している。
【0014】
【特許文献1】
特開2001−242217号公報
【0015】
【発明が解決しようとする課題】
上述のように、TRL校正法においては、標準器やDUT実装基板におけるマイクロストリップ線路と同軸線路との変換部分の不整合をできるだけ小さくする必要がある。しかしながら、テストフィクスチャの構造を工夫するような場合には、所詮は機械的な構造の精密さ、安定さを求めるだけのものであって、不整合改善の確認の作業を行っていないため、全ての変換部分の不整合を小さくして測定の精度を向上させることは容易ではない。
【0016】
そこで、本発明はTRL標準器やDUT実装基板における例えばマイクロストリップ線路と同軸線路との変換部分の不整合の影響を小さくすることのできるTRL校正法を利用した高周波測定方法およびベクトルネットワークアナライザを提供する。
【0017】
【課題を解決するための手段】
上記目的を達成するために、本発明の高周波測定方法は、ベクトルネットワークアナライザと、TRL校正法のための標準器を用いてDUTの高周波特性を測定する高周波測定方法であって、
前記ベクトルネットワークアナライザをTOSL校正法によって校正する手順と、前記TRL校正法の各標準器を、前記ベクトルネットワークアナライザに接続してタイムドメインモードで測定を行い、タイムドメインモードでの測定で得られた前記標準器と前記ベクトルネットワークアナライザの校正基準面との接続部近傍の反射係数が所定の値になるように前記接続部近傍の接続状態を調整し、その状態で周波数ドメインモードでの測定によって前記標準器の周波数ドメイン特性を測定する手順と、前記TRL校正法の標準器の1つであるスルー標準器を伝送線路方向に2分割し、その間にDUTが接続された構成を実質的に有するDUT実装基板を前記ベクトルネットワークアナライザに接続してタイムドメインモードで測定を行い、タイムドメインモードでの測定で得られた前記DUT実装基板と前記ベクトルネットワークアナライザの校正基準面との接続部近傍の反射係数が前記所定の値になるように前記接続部近傍の接続状態を調整し、その状態で周波数ドメインモードでの測定によって前記DUT実装基板の周波数ドメイン特性を測定する手順と、
前記DUT実装基板の周波数ドメイン特性を前記TRL校正法の各標準器の周波数ドメイン特性を用いてTRL校正法に準じて補正することによって前記DUTの周波数ドメイン特性を計算する手順と、を備えたことを特徴とする。
【0018】
また、本発明の高周波測定方法において、前記DUT実装基板の周波数ドメイン特性を前記TRL校正法の各標準器の周波数ドメイン特性を用いてTRL校正法に準じて補正することによって前記DUTの周波数ドメイン特性を計算する手順は、前記スルー標準器を伝送線路方向に2分割して接続した形にモデル化した場合の2分割された2つの部分の周波数ドメイン特性を、前記各標準器の周波数ドメイン特性を用いて計算する手順と、前記DUT実装基板の周波数ドメイン特性を前記2つの部分の周波数ドメイン特性を用いて補正することによって前記DUTの周波数ドメイン特性を計算する手順と、からなることを特徴とする。
【0019】
また、本発明の高周波測定方法は、全ての前記タイムドメインモードでの測定における前記ベクトルネットワークアナライザの校正基準面との接続部近傍の反射係数の調整目標値を前記所定の値±0.003の範囲内にすることを特徴とする。
【0020】
また、本発明の高周波測定方法は、前記DUT実装基板のSパラメータを前記TRL校正法の各標準器のSパラメータを用いてTRL校正法に準じて補正することによって前記DUTのSパラメータを計算する手順に外部コンピュータを用いることを特徴とする。
【0021】
そして、本発明のベクトルネットワークアナライザは、上記の高周波測定方法における、前記タイムドメインモードでの測定における前記ベクトルネットワークアナライザの校正基準面との接続部近傍の反射係数の調整手順をメニューに含み、前記DUT実装基板の周波数ドメイン特性を前記TRL校正法の各標準器の周波数ドメイン特性を用いてTRL校正法に準じて補正することによって前記DUTの周波数ドメイン特性を計算する手順を内部処理で行うことを特徴とする。
【0022】
このように、本発明の高周波測定方法およびベクトルネットワークアナライザにおいては、TRL校正法における測定精度の向上を図ることができる。
【0023】
【発明の実施の形態】
上述のように、TRL校正法を用いた高周波測定方法においては、全ての標準器およびDUT実装基板をモデル化したものにおいてTパラメータTX同士およびTY同士が一致しているようにする必要がある。本発明はこの状態を実現しようとするものである。以下、図3に示すフローに基づいて、本発明の高周波測定方法について説明する。
【0024】
本発明の高周波測定方法ではベクトルネットワークアナライザ(VNA)を用いる。そして、VNAでタイムドメインモードでの測定が可能であることが望ましく、それができない場合には周波数ドメインモードでの測定結果を逆フーリエ変換して得られたデータをタイムドメインモードでの測定データとしてもよい。以下の説明においては、逆フーリエ変換を用いる場合も含めてタイムドメインモードでの測定と表現する。TRL校正法については必ずしも対応している必要はない。VNAの2つのポートは同軸コネクタを備えており、同軸コネクタが付いたTOSL校正法の標準器が用意されているものとする。また、図1に示したものと同じTRL校正法の各標準器も用意する。
【0025】
まず、図2を用いて、DUT実装基板のモデル化について説明する。図2に示すように、DUT実装基板はTRL校正法のスルー標準器のマイクロストリップ線路のちょうど中間点にチップコンデンサの一方の電極をはんだ付けし、他方の電極をスルーホールを介して接地したものとする。この場合、DUT実装基板はTX、TD、TYという3つのTパラメータを接続したものとしてモデル化することができる。このうち、TパラメータTX、TYはスルー標準器における2つのTパラメータと同じものである。そして、TDが図2に示すように一端が接地されたチップコンデンサの他端に2つのポートを接続したもののTパラメータである。そして、これは全体として1つのTパラメータTMとして表すことができ、同時に1つのSパラメータSMに変換することもできる。もちろん、チップコンデンサのTパラメータTDをSパラメータSDに変換することもできる。
【0026】
次に、実際の測定について説明する。
まず、図3のフローに示すように、TOSL校正法の標準器を用いて広い周波数範囲でVNAのTOSL校正を行う。この場合、TOSL校正法による校正基準面は、TRL校正法の標準器などを接続するコネクタの接続面になる。
【0027】
次に、TRL校正法のスルー標準器をVNAに接続し、VNAをタイムドメインモードにしてスルー標準器を測定する。図4の波形aに、スルー標準器のタイムドメイン特性の測定結果を示す。図4において、横軸は信号がVNAの1つのポートから出て、伝送線路の途中や測定対象などで反射して戻ってくるまでの時間、縦軸は反射係数である。図4の波形aにおいては、波形の中に2つの谷を観察することができる。この2つの谷は、スルー標準器における同軸コネクタとマイクロストリップ線路との2つの接続点の不整合状態、すなわちVNAの校正基準面とスルー標準器との接続部近傍での不整合状態を示している。
【0028】
この状態において、同軸コネクタとマイクロストリップ線路との接続点のはんだ付状態を変えたり、フィクスチャを使う場合には同軸コネクタから突き出した中心導体とマイクロストリップ線路との接触圧力を変えたりすることによって、2つの谷の部分の深さ、すなわち反射係数があらかじめ決めておいた所定の値(目標値、例えば−0.03)になるように調整する。その際、目標値とのずれは反射係数で例えば±0.003以内になるようにする。なお、目標値とのずれについては、測定に求められる精度に応じて適切な値を設定すればよく、±0.003以内に限定されるものではない。
【0029】
反射係数の調整が終わったら、VNAを通常の周波数ドメインモードに戻し、スルー標準器のSパラメータ(ST=ST11、ST21、ST12、ST22)を測定する。測定値は、例えば外部のコンピュータに取り込んでおく。
【0030】
次に、TRL校正法のライン標準器をVNAに接続し、スルー標準器の場合と同様にタイムドメインモードでの測定で波形(波形b)の2つの谷の部分の深さ、すなわち反射係数が上記と同じあらかじめ決めておいた所定の値(目標値、例えば−0.03)になるように調整する。その際、目標値とのずれは反射係数で±0.003以内になるようにする。
【0031】
反射係数の調整が終わったら、VNAを通常の周波数ドメインモードに戻し、ライン標準器のSパラメータ(SL=SL11、SL21、SL12、SL22)を測定する。測定値は、同様に外部のコンピュータに取り込んでおく。
【0032】
さらに、TRL校正法の2つのリフレクト標準器をVNAの2つのポートに接続し、スルー標準器やライン標準器と同様にタイムドメインモードでの測定で波形(波形c)の谷の部分の深さ、すなわち反射係数が上記と同じあらかじめ決めておいた所定の値(目標値、例えば−0.03)になるように調整する。その際、目標値とのずれは反射係数で±0.003以内になるようにする。なお、リフレクト標準器の場合には図4の波形cに示すように不整合部分はそれぞれ1つしかなく、その先は全反射になっているためにその部分の反射係数は−1(短絡)になる。
【0033】
反射係数の調整が終わったら、VNAを通常の周波数ドメインモードに戻し、各リフレクト標準器のSパラメータ(SR11、SR22)を測定する。測定値は、同様に外部のコンピュータに取り込んでおく。
【0034】
なお、上記の各標準器の測定の順序は一例であって、どの標準器の測定を先に行っても構わない。
【0035】
ここで、図1に戻り、各標準器のモデルにおけるTパラメータと今測定したSパラメータの関係を確認する。スルー標準器のSパラメータSTは2つのTパラメータTX、TYを接続したものと等価である。ライン標準器のSパラメータSLは3つのTパラメータTX、TL、TYを接続したものと等価である。一方のリフレクト標準器のSパラメータSR11はTパラメータTXと反射係数ρXを接続したものと等価である。そして、他方のリフレクト標準器のSパラメータSR22はTパラメータTYと反射係数ρYを接続したものと等価である。そして、上述のようにTパラメータとSパラメータは相互に変換可能である。そのため、各標準器のSパラメータの測定値を用いて計算することによって各標準器のTパラメータTX、TYおよび反射係数ρX、ρYを求めることができる。この計算は、Sパラメータの測定値を取り込んだコンピュータを利用することによって簡単に処理することができる。また、回路シミュレータを用いても良い。なお、変換式は省略する。
【0036】
次に、図3のフローに示すように、DUT実装基板をVNAに接続し、VNAをタイムドメインモードにしてDUT実装基板を測定する。図4の波形dに、DUT実装基板のタイムドメインでの測定結果を示す。図4の波形dにおいてはリフレクト標準器の波形cに似て1つの谷しかなく、それより先は大きく落ち込んでいる。この落ち込み部分はDUTによるもので、不整合部分の反射係数の大きさに比べると非常に大きい反射係数を有しているために、波形の上ではリフレクト標準器に似ている。なお、振幅のレンジを広げればリフレクト標準器との違いは明確になるが、本発明においては不整合部分にポイントがあるために省略する。
【0037】
DUT実装基板の波形dにおける1つの谷は、その横軸の位置がリフレクト標準器の1つの谷と一致していることからわかるように、DUT実装基板における信号源側の同軸コネクタとマイクロストリップ線路との接続点での不整合状態を示している。
【0038】
この状態において、リフレクト標準器の時と同様にタイムドメインモードでの測定で波形(波形d)の1つの谷の部分の深さ、すなわち接続部の反射係数が各標準器の場合と同様のあらかじめ決めておいた所定の値(目標値、例えば−0.03)になるように調整する。その際、目標値とのずれは反射係数で±0.003以内になるようにする。
【0039】
反射係数の調整が終わったら、VNAを通常の周波数ドメインモードに戻し、DUT実装基板のSパラメータ(SM=SM11、SM21、SM12、SM22)を測定する。測定値は、標準器の場合と同様に外部のコンピュータに取り込んでおく。
【0040】
DUT実装基板のSパラメータSMは計算によってTパラメータTMに変換することができる。そして、DUT実装基板のTパラメータTMはTX、TD、TYという3つのTパラメータを接続したものと同じであり、TパラメータTX、TYは上述のようにすでに求まっている。これより、TパラメータTX、TY、TMを用いてDUTであるチップコンデンサのTパラメータTDを計算することができる。TパラメータTDが求まればSパラメータSDは容易に計算できる。以下に、TパラメータTMからTDへの変換の計算式を示す。
【0041】
【数1】
【0042】
ここで、図5および図6に、従来のTRL校正法を用いて測定したDUTのSパラメータ(代表としてS11、S22)と本発明の高周波測定法を用いて測定したDUTのSパラメータ(代表としてS11、S22)を示す。図5が従来の方法によるもので、図6が本発明の方法によるものである。
【0043】
図2に示すような一端を接地した構成のチップコンデンサをDUTとする場合、低い周波数ではチップコンデンサのインピーダンスが高いためにスルー状態となり、S11やS22(反射係数)はほぼゼロになる。また、チップコンデンサの自己共振周波数においてはインピーダンスがほぼゼロになるために接地状態となり、S11やS22(反射係数)はほぼ−1になる。そして、周波数がさらに高くなると寄生のインダクタンス成分によってインピーダンスが高くなるためにスルー状態に近づき、S11やS22(反射係数)はほぼゼロに近づく。その結果、理想的な場合のS11やS22の軌跡は、スミスチャートにおいて中心(S11、S22=0)と短絡点(S11、S22=−1)を接続する半径0.5の周波数の上昇にしたがって時計回りに進む円になる。
【0044】
図5においては、S11やS22の軌跡が周波数が高くなるにつれて完全な円(理想状態)から大きくずれているところがある。それに対して、図6においては、S11やS22の軌跡は周波数が高くなっても完全な円から大きくずれることはない。これより、本発明の高周波測定方法においては、従来に比べて測定精度が向上していることがわかる。
【0045】
このように、本発明の高周波測定方法においては、VNAのタイムドメインモードでの測定機能を用いてTRL校正法の標準器やDUT実装基板における不整合部分のばらつきが小さくなるように調整し、その状態で実質的にTRL校正法を利用した測定を行う。これによって、従来のTRL校正法においては考慮できなかった標準器やDUT実装基板における不整合部分のばらつきの影響を小さくして、高周波測定の測定精度を向上させることができる。
【0046】
なお、上記の実施例においては標準器やDUT実装基板のSパラメータを外部コンピュータに取り込んでDUTのSパラメータの測定を行っているが、VNA自身に外部コンピュータの機能を取り込んで、上記の手順を内部処理で行っても構わない。そして、その場合には通常の校正方法のメニューに加えて、反射係数の調整を促すなどの手順をメニューに含むものになる。
【0047】
また、上記の実施例においてはTRL校正法の標準器やDUT実装基板がマイクロストリップ線路を有するものとしたが、例えば同軸構造のTRL校正法の標準器を用いるような場合でも、コネクタ同士の接続部にはコネクタの締め付けトルクのばらつきなどによって必ず何らかの不整合が生じるので、その不整合に対して上記の説明のような手順でばらつきを抑えるようにすることも考えられるものである。
【0048】
【発明の効果】
本発明の高周波測定方法およびベクトルネットワークアナライザにおいては、ベクトルネットワークアナライザのタイムドメイン測定機能を利用して、ベクトルネットワークアナライザのTOSL校正基準面とTRL標準器やDUT実装基板との接続部近傍の反射係数を所定の値に調整して、その状態で測定したTRL標準器のSパラメータを用いてDUT実装基板のSパラメータを補正することによってDUTのSパラメータを計算することによって、測定精度の向上を図ることができる。
【図面の簡単な説明】
【図1】TRL校正法の標準器のモデル化を示す説明図である。
【図2】DUTを搭載したDUT実装基板のモデル化を示す説明図である。
【図3】本発明の高周波測定の手順を示す流れ図である。
【図4】各標準器およびDUT実装基板のタイムドメインでの測定結果を示す波形図である。
【図5】従来のTRL校正を行ったベクトルネットワークアナライザによるDUTのSパラメータの測定結果を示す特性図である。
【図6】本発明の高周波測定方法によるDUTのSパラメータの測定結果を示す特性図である。
【発明の属する技術分野】
本発明は、ベクトルネットワークアナライザによる高周波測定方法、およびその高周波測定方法をメニューに含むベクトルネットワークアナライザに関する。
【0002】
【従来の技術】
電子部品の高周波特性、より具体的には高周波での2ポートSパラメータ(周波数ドメイン特性)を測定するためにはベクトルネットワークアナライザ(VNA)を用いるのが一般的である。VNAを用いる場合、VNAの内部的な誤差要因やVNAとDUT(Device Under Test)を搭載した測定対象(DUT実装基板)とを接続するケーブルの不整合などの悪影響を取り除くために、あらかじめ特性が知られている標準器を用いて校正が行われる。
【0003】
標準器を用いた校正方法としては、スルー(T)標準器、オープン(O)標準器、ショート(S)標準器、ロード(L)標準器を用いたTOSL校正法が一般的である。VNAの入出力ポートやVNAとDUT実装基板とを接続するケーブルには通常は同軸コネクタが設けられているため、上記の各標準器も同軸コネクタ付きが普通である。但し、DUT実装基板に接続する2つのポートを直結できる場合には直結した状態が実質的にスルー標準器を接続した状態と等価になる。
【0004】
ところで、表面実装型のDUT実装基板の場合にはマイクロストリップ線路に実装して測定を行うことが多いが、TOSL校正法の標準器をマイクロストリップ線路構造で実現する場合、高い周波数での性能が良くなく、測定精度を向上させにくいという問題がある。そこで、高い周波数で、しかもマイクロストリップ線路構造のDUT実装基板や標準器でも利用できる校正方法として、スルー(T)標準器、リフレクト(R)標準器、ライン(L)標準器を用いたTRL校正法が考え出されている。
【0005】
TRL校正法においては、スルー標準器の主要部は所定の長さで両端がVNAに接続できるように構成されたマイクロストリップ線路で、ライン標準器はスルー標準器におけるマイクロストリップ線路の長さが少し長いものである。また、リフレクト標準器はマイクロストリップ線路がスルー標準器の半分の長さで一端のみがVNAに接続できるように構成され、他端が全反射(開放または短絡)状態にされたものである。言い換えれば、スルー標準器を伝送線路方向の中央で2つに分割し、分割位置でマイクロストリップ線路を開放状態または短絡状態にしたものとほぼ同じである。
【0006】
図1を用いて、TRL校正法における各標準器とそのモデル化について説明する。図1に示すように、各標準器は、所定のマイクロストリップ線路の形成された誘電体基板とそれに接続されたコネクタからなる。そして、各標準器はTX、TY、TLという3つのTパラメータ(周波数ドメイン特性)と、ρX、ρYという2つの反射係数でモデル化される。
【0007】
TパラメータTXはスルー標準器の一方側半分の特性を表すもので、基板部分の半分と一方のコネクタを含む。TYはスルー標準器の他方側半分の特性を表すもので、基板部分の半分と他方のコネクタを含む。そして、スルー標準器はTX、TYの2つのTパラメータを接続した形で表される。図1において、XとYは同じ長さにしている。なお、ここでTパラメータを使うのは、複数のTパラメータを接続する際の計算が容易になるためである。そして、Tパラメータは容易にSパラメータに変換可能である。
【0008】
ライン標準器はスルー標準器におけるマイクロストリップ線路の長さが少し長いものなので、スルー標準器の中央部分に所定の長さのマイクロストリップ線路が挟まっている形でモデル化されている。そのため、中央部分のマイクロストリップ線路のTパラメータをTLとすることによって、ライン標準器はTX、TL、TYの3つのTパラメータで表される。TパラメータTLは長さLで機械的に決められる。
【0009】
リフレクト標準器はスルー標準器を中央から半分に切って、切断部でマイクロストリップ線路を接地したような構造となっているために、1つはスルー標準器の一方側の特性を表すTパラメータTXと、切断面での反射特性を示す反射係数ρXで表される。また、もう1つはスルー標準器の他方側の特性を表すTパラメータTYと、切断面での反射特性を示す反射係数ρYで表される。なお、マイクロストリップ線路の切断部分を接地状態にしているのは反射特性を安定化させるためであって、安定な特性が得られるのであれば開放状態であっても構わない。
【0010】
このような標準器を用いてVNAのTRL校正を行うと、スルー標準器のマイクロストリップ線路のちょうど中間点を基準面とした校正を行うことができる。そこで、例えば表面実装型のチップコンデンサを測定する場合、スルー標準器と同じ構成のマイクロストリップ線路を用意して、その中間点にチップコンデンサの一方の電極をはんだ付けし、他方の電極を何らかの方法で接地したものを用意すれば2ポートSパラメータを測定することができる。
【0011】
マイクロストリップ線路形式の標準器を利用するTRL校正法においては、標準器のマイクロストリップ線路をVNAのポートの同軸コネクタに接続するために、両者の変換部が必要になる。図1の場合にはコネクタがそれにあたる。この変換部の特性は、上述のように図1に示したモデルにおいてはTパラメータTXとTYに含まれる。
【0012】
TRL校正法においては、全ての標準器およびDUT実装基板においてTパラメータTX同士およびTY同士が一致していることを前提としている。しかしながら、実際に一致させるのは難しく、TパラメータTX、TYの不一致の最大の要因は、標準器やDUT実装基板におけるマイクロストリップ線路と同軸線路との変換部分の不整合のばらつきにある。この変換部における不整合が大きくばらついていると前提条件が崩れることになるために校正の精度が低下する。全ての変換部分の不整合が一致したものを得ることは困難だが、不整合を小さくすることでそれに代えることができる。そのため、例えば特許文献1においては、変換部の機械的な構造を提供する手段(テストフィクスチャ)の構成に工夫を行っている。なお、テストフィクスチャを使う場合には個々の標準器毎にコネクタは必要ないので、ストリップ線路の形成された誘電体基板のみで標準器が形成される場合もある。
【0013】
なお、上記の説明においてはVNAの校正を行うという表現を用いているが、実際のVNAの内部においては、標準器の測定値を用いてDUT実装基板の測定値をリアルタイムで補正(embed)して出力(表示)している。
【0014】
【特許文献1】
特開2001−242217号公報
【0015】
【発明が解決しようとする課題】
上述のように、TRL校正法においては、標準器やDUT実装基板におけるマイクロストリップ線路と同軸線路との変換部分の不整合をできるだけ小さくする必要がある。しかしながら、テストフィクスチャの構造を工夫するような場合には、所詮は機械的な構造の精密さ、安定さを求めるだけのものであって、不整合改善の確認の作業を行っていないため、全ての変換部分の不整合を小さくして測定の精度を向上させることは容易ではない。
【0016】
そこで、本発明はTRL標準器やDUT実装基板における例えばマイクロストリップ線路と同軸線路との変換部分の不整合の影響を小さくすることのできるTRL校正法を利用した高周波測定方法およびベクトルネットワークアナライザを提供する。
【0017】
【課題を解決するための手段】
上記目的を達成するために、本発明の高周波測定方法は、ベクトルネットワークアナライザと、TRL校正法のための標準器を用いてDUTの高周波特性を測定する高周波測定方法であって、
前記ベクトルネットワークアナライザをTOSL校正法によって校正する手順と、前記TRL校正法の各標準器を、前記ベクトルネットワークアナライザに接続してタイムドメインモードで測定を行い、タイムドメインモードでの測定で得られた前記標準器と前記ベクトルネットワークアナライザの校正基準面との接続部近傍の反射係数が所定の値になるように前記接続部近傍の接続状態を調整し、その状態で周波数ドメインモードでの測定によって前記標準器の周波数ドメイン特性を測定する手順と、前記TRL校正法の標準器の1つであるスルー標準器を伝送線路方向に2分割し、その間にDUTが接続された構成を実質的に有するDUT実装基板を前記ベクトルネットワークアナライザに接続してタイムドメインモードで測定を行い、タイムドメインモードでの測定で得られた前記DUT実装基板と前記ベクトルネットワークアナライザの校正基準面との接続部近傍の反射係数が前記所定の値になるように前記接続部近傍の接続状態を調整し、その状態で周波数ドメインモードでの測定によって前記DUT実装基板の周波数ドメイン特性を測定する手順と、
前記DUT実装基板の周波数ドメイン特性を前記TRL校正法の各標準器の周波数ドメイン特性を用いてTRL校正法に準じて補正することによって前記DUTの周波数ドメイン特性を計算する手順と、を備えたことを特徴とする。
【0018】
また、本発明の高周波測定方法において、前記DUT実装基板の周波数ドメイン特性を前記TRL校正法の各標準器の周波数ドメイン特性を用いてTRL校正法に準じて補正することによって前記DUTの周波数ドメイン特性を計算する手順は、前記スルー標準器を伝送線路方向に2分割して接続した形にモデル化した場合の2分割された2つの部分の周波数ドメイン特性を、前記各標準器の周波数ドメイン特性を用いて計算する手順と、前記DUT実装基板の周波数ドメイン特性を前記2つの部分の周波数ドメイン特性を用いて補正することによって前記DUTの周波数ドメイン特性を計算する手順と、からなることを特徴とする。
【0019】
また、本発明の高周波測定方法は、全ての前記タイムドメインモードでの測定における前記ベクトルネットワークアナライザの校正基準面との接続部近傍の反射係数の調整目標値を前記所定の値±0.003の範囲内にすることを特徴とする。
【0020】
また、本発明の高周波測定方法は、前記DUT実装基板のSパラメータを前記TRL校正法の各標準器のSパラメータを用いてTRL校正法に準じて補正することによって前記DUTのSパラメータを計算する手順に外部コンピュータを用いることを特徴とする。
【0021】
そして、本発明のベクトルネットワークアナライザは、上記の高周波測定方法における、前記タイムドメインモードでの測定における前記ベクトルネットワークアナライザの校正基準面との接続部近傍の反射係数の調整手順をメニューに含み、前記DUT実装基板の周波数ドメイン特性を前記TRL校正法の各標準器の周波数ドメイン特性を用いてTRL校正法に準じて補正することによって前記DUTの周波数ドメイン特性を計算する手順を内部処理で行うことを特徴とする。
【0022】
このように、本発明の高周波測定方法およびベクトルネットワークアナライザにおいては、TRL校正法における測定精度の向上を図ることができる。
【0023】
【発明の実施の形態】
上述のように、TRL校正法を用いた高周波測定方法においては、全ての標準器およびDUT実装基板をモデル化したものにおいてTパラメータTX同士およびTY同士が一致しているようにする必要がある。本発明はこの状態を実現しようとするものである。以下、図3に示すフローに基づいて、本発明の高周波測定方法について説明する。
【0024】
本発明の高周波測定方法ではベクトルネットワークアナライザ(VNA)を用いる。そして、VNAでタイムドメインモードでの測定が可能であることが望ましく、それができない場合には周波数ドメインモードでの測定結果を逆フーリエ変換して得られたデータをタイムドメインモードでの測定データとしてもよい。以下の説明においては、逆フーリエ変換を用いる場合も含めてタイムドメインモードでの測定と表現する。TRL校正法については必ずしも対応している必要はない。VNAの2つのポートは同軸コネクタを備えており、同軸コネクタが付いたTOSL校正法の標準器が用意されているものとする。また、図1に示したものと同じTRL校正法の各標準器も用意する。
【0025】
まず、図2を用いて、DUT実装基板のモデル化について説明する。図2に示すように、DUT実装基板はTRL校正法のスルー標準器のマイクロストリップ線路のちょうど中間点にチップコンデンサの一方の電極をはんだ付けし、他方の電極をスルーホールを介して接地したものとする。この場合、DUT実装基板はTX、TD、TYという3つのTパラメータを接続したものとしてモデル化することができる。このうち、TパラメータTX、TYはスルー標準器における2つのTパラメータと同じものである。そして、TDが図2に示すように一端が接地されたチップコンデンサの他端に2つのポートを接続したもののTパラメータである。そして、これは全体として1つのTパラメータTMとして表すことができ、同時に1つのSパラメータSMに変換することもできる。もちろん、チップコンデンサのTパラメータTDをSパラメータSDに変換することもできる。
【0026】
次に、実際の測定について説明する。
まず、図3のフローに示すように、TOSL校正法の標準器を用いて広い周波数範囲でVNAのTOSL校正を行う。この場合、TOSL校正法による校正基準面は、TRL校正法の標準器などを接続するコネクタの接続面になる。
【0027】
次に、TRL校正法のスルー標準器をVNAに接続し、VNAをタイムドメインモードにしてスルー標準器を測定する。図4の波形aに、スルー標準器のタイムドメイン特性の測定結果を示す。図4において、横軸は信号がVNAの1つのポートから出て、伝送線路の途中や測定対象などで反射して戻ってくるまでの時間、縦軸は反射係数である。図4の波形aにおいては、波形の中に2つの谷を観察することができる。この2つの谷は、スルー標準器における同軸コネクタとマイクロストリップ線路との2つの接続点の不整合状態、すなわちVNAの校正基準面とスルー標準器との接続部近傍での不整合状態を示している。
【0028】
この状態において、同軸コネクタとマイクロストリップ線路との接続点のはんだ付状態を変えたり、フィクスチャを使う場合には同軸コネクタから突き出した中心導体とマイクロストリップ線路との接触圧力を変えたりすることによって、2つの谷の部分の深さ、すなわち反射係数があらかじめ決めておいた所定の値(目標値、例えば−0.03)になるように調整する。その際、目標値とのずれは反射係数で例えば±0.003以内になるようにする。なお、目標値とのずれについては、測定に求められる精度に応じて適切な値を設定すればよく、±0.003以内に限定されるものではない。
【0029】
反射係数の調整が終わったら、VNAを通常の周波数ドメインモードに戻し、スルー標準器のSパラメータ(ST=ST11、ST21、ST12、ST22)を測定する。測定値は、例えば外部のコンピュータに取り込んでおく。
【0030】
次に、TRL校正法のライン標準器をVNAに接続し、スルー標準器の場合と同様にタイムドメインモードでの測定で波形(波形b)の2つの谷の部分の深さ、すなわち反射係数が上記と同じあらかじめ決めておいた所定の値(目標値、例えば−0.03)になるように調整する。その際、目標値とのずれは反射係数で±0.003以内になるようにする。
【0031】
反射係数の調整が終わったら、VNAを通常の周波数ドメインモードに戻し、ライン標準器のSパラメータ(SL=SL11、SL21、SL12、SL22)を測定する。測定値は、同様に外部のコンピュータに取り込んでおく。
【0032】
さらに、TRL校正法の2つのリフレクト標準器をVNAの2つのポートに接続し、スルー標準器やライン標準器と同様にタイムドメインモードでの測定で波形(波形c)の谷の部分の深さ、すなわち反射係数が上記と同じあらかじめ決めておいた所定の値(目標値、例えば−0.03)になるように調整する。その際、目標値とのずれは反射係数で±0.003以内になるようにする。なお、リフレクト標準器の場合には図4の波形cに示すように不整合部分はそれぞれ1つしかなく、その先は全反射になっているためにその部分の反射係数は−1(短絡)になる。
【0033】
反射係数の調整が終わったら、VNAを通常の周波数ドメインモードに戻し、各リフレクト標準器のSパラメータ(SR11、SR22)を測定する。測定値は、同様に外部のコンピュータに取り込んでおく。
【0034】
なお、上記の各標準器の測定の順序は一例であって、どの標準器の測定を先に行っても構わない。
【0035】
ここで、図1に戻り、各標準器のモデルにおけるTパラメータと今測定したSパラメータの関係を確認する。スルー標準器のSパラメータSTは2つのTパラメータTX、TYを接続したものと等価である。ライン標準器のSパラメータSLは3つのTパラメータTX、TL、TYを接続したものと等価である。一方のリフレクト標準器のSパラメータSR11はTパラメータTXと反射係数ρXを接続したものと等価である。そして、他方のリフレクト標準器のSパラメータSR22はTパラメータTYと反射係数ρYを接続したものと等価である。そして、上述のようにTパラメータとSパラメータは相互に変換可能である。そのため、各標準器のSパラメータの測定値を用いて計算することによって各標準器のTパラメータTX、TYおよび反射係数ρX、ρYを求めることができる。この計算は、Sパラメータの測定値を取り込んだコンピュータを利用することによって簡単に処理することができる。また、回路シミュレータを用いても良い。なお、変換式は省略する。
【0036】
次に、図3のフローに示すように、DUT実装基板をVNAに接続し、VNAをタイムドメインモードにしてDUT実装基板を測定する。図4の波形dに、DUT実装基板のタイムドメインでの測定結果を示す。図4の波形dにおいてはリフレクト標準器の波形cに似て1つの谷しかなく、それより先は大きく落ち込んでいる。この落ち込み部分はDUTによるもので、不整合部分の反射係数の大きさに比べると非常に大きい反射係数を有しているために、波形の上ではリフレクト標準器に似ている。なお、振幅のレンジを広げればリフレクト標準器との違いは明確になるが、本発明においては不整合部分にポイントがあるために省略する。
【0037】
DUT実装基板の波形dにおける1つの谷は、その横軸の位置がリフレクト標準器の1つの谷と一致していることからわかるように、DUT実装基板における信号源側の同軸コネクタとマイクロストリップ線路との接続点での不整合状態を示している。
【0038】
この状態において、リフレクト標準器の時と同様にタイムドメインモードでの測定で波形(波形d)の1つの谷の部分の深さ、すなわち接続部の反射係数が各標準器の場合と同様のあらかじめ決めておいた所定の値(目標値、例えば−0.03)になるように調整する。その際、目標値とのずれは反射係数で±0.003以内になるようにする。
【0039】
反射係数の調整が終わったら、VNAを通常の周波数ドメインモードに戻し、DUT実装基板のSパラメータ(SM=SM11、SM21、SM12、SM22)を測定する。測定値は、標準器の場合と同様に外部のコンピュータに取り込んでおく。
【0040】
DUT実装基板のSパラメータSMは計算によってTパラメータTMに変換することができる。そして、DUT実装基板のTパラメータTMはTX、TD、TYという3つのTパラメータを接続したものと同じであり、TパラメータTX、TYは上述のようにすでに求まっている。これより、TパラメータTX、TY、TMを用いてDUTであるチップコンデンサのTパラメータTDを計算することができる。TパラメータTDが求まればSパラメータSDは容易に計算できる。以下に、TパラメータTMからTDへの変換の計算式を示す。
【0041】
【数1】
【0042】
ここで、図5および図6に、従来のTRL校正法を用いて測定したDUTのSパラメータ(代表としてS11、S22)と本発明の高周波測定法を用いて測定したDUTのSパラメータ(代表としてS11、S22)を示す。図5が従来の方法によるもので、図6が本発明の方法によるものである。
【0043】
図2に示すような一端を接地した構成のチップコンデンサをDUTとする場合、低い周波数ではチップコンデンサのインピーダンスが高いためにスルー状態となり、S11やS22(反射係数)はほぼゼロになる。また、チップコンデンサの自己共振周波数においてはインピーダンスがほぼゼロになるために接地状態となり、S11やS22(反射係数)はほぼ−1になる。そして、周波数がさらに高くなると寄生のインダクタンス成分によってインピーダンスが高くなるためにスルー状態に近づき、S11やS22(反射係数)はほぼゼロに近づく。その結果、理想的な場合のS11やS22の軌跡は、スミスチャートにおいて中心(S11、S22=0)と短絡点(S11、S22=−1)を接続する半径0.5の周波数の上昇にしたがって時計回りに進む円になる。
【0044】
図5においては、S11やS22の軌跡が周波数が高くなるにつれて完全な円(理想状態)から大きくずれているところがある。それに対して、図6においては、S11やS22の軌跡は周波数が高くなっても完全な円から大きくずれることはない。これより、本発明の高周波測定方法においては、従来に比べて測定精度が向上していることがわかる。
【0045】
このように、本発明の高周波測定方法においては、VNAのタイムドメインモードでの測定機能を用いてTRL校正法の標準器やDUT実装基板における不整合部分のばらつきが小さくなるように調整し、その状態で実質的にTRL校正法を利用した測定を行う。これによって、従来のTRL校正法においては考慮できなかった標準器やDUT実装基板における不整合部分のばらつきの影響を小さくして、高周波測定の測定精度を向上させることができる。
【0046】
なお、上記の実施例においては標準器やDUT実装基板のSパラメータを外部コンピュータに取り込んでDUTのSパラメータの測定を行っているが、VNA自身に外部コンピュータの機能を取り込んで、上記の手順を内部処理で行っても構わない。そして、その場合には通常の校正方法のメニューに加えて、反射係数の調整を促すなどの手順をメニューに含むものになる。
【0047】
また、上記の実施例においてはTRL校正法の標準器やDUT実装基板がマイクロストリップ線路を有するものとしたが、例えば同軸構造のTRL校正法の標準器を用いるような場合でも、コネクタ同士の接続部にはコネクタの締め付けトルクのばらつきなどによって必ず何らかの不整合が生じるので、その不整合に対して上記の説明のような手順でばらつきを抑えるようにすることも考えられるものである。
【0048】
【発明の効果】
本発明の高周波測定方法およびベクトルネットワークアナライザにおいては、ベクトルネットワークアナライザのタイムドメイン測定機能を利用して、ベクトルネットワークアナライザのTOSL校正基準面とTRL標準器やDUT実装基板との接続部近傍の反射係数を所定の値に調整して、その状態で測定したTRL標準器のSパラメータを用いてDUT実装基板のSパラメータを補正することによってDUTのSパラメータを計算することによって、測定精度の向上を図ることができる。
【図面の簡単な説明】
【図1】TRL校正法の標準器のモデル化を示す説明図である。
【図2】DUTを搭載したDUT実装基板のモデル化を示す説明図である。
【図3】本発明の高周波測定の手順を示す流れ図である。
【図4】各標準器およびDUT実装基板のタイムドメインでの測定結果を示す波形図である。
【図5】従来のTRL校正を行ったベクトルネットワークアナライザによるDUTのSパラメータの測定結果を示す特性図である。
【図6】本発明の高周波測定方法によるDUTのSパラメータの測定結果を示す特性図である。
Claims (5)
- ベクトルネットワークアナライザと、TRL校正法のための標準器を用いてDUTの高周波特性を測定する高周波測定方法であって、
前記ベクトルネットワークアナライザをTOSL校正法によって校正する手順と、
前記TRL校正法の各標準器を、前記ベクトルネットワークアナライザに接続してタイムドメインモードで測定を行い、タイムドメインモードでの測定で得られた前記標準器と前記ベクトルネットワークアナライザの校正基準面との接続部近傍の反射係数が所定の値になるように前記接続部近傍の接続状態を調整し、その状態で周波数ドメインモードでの測定によって前記標準器の周波数ドメイン特性を測定する手順と、
前記TRL校正法の標準器の1つであるスルー標準器を伝送線路方向に2分割し、その間にDUTが接続された構成を実質的に有するDUT実装基板を前記ベクトルネットワークアナライザに接続してタイムドメインモードで測定を行い、タイムドメインモードでの測定で得られた前記DUT実装基板と前記ベクトルネットワークアナライザの校正基準面との接続部近傍の反射係数が前記所定の値になるように前記接続部近傍の接続状態を調整し、その状態で周波数ドメインモードでの測定によって前記DUT実装基板の周波数ドメイン特性を測定する手順と、
前記DUT実装基板の周波数ドメイン特性を前記TRL校正法の各標準器の周波数ドメイン特性を用いてTRL校正法に準じて補正することによって前記DUTの周波数ドメイン特性を計算する手順と、
を備えたことを特徴とする高周波測定方法。 - 前記DUT実装基板の周波数ドメイン特性を前記TRL校正法の各標準器の周波数ドメイン特性を用いてTRL校正法に準じて補正することによって前記DUTの周波数ドメイン特性を計算する手順は、
前記スルー標準器を伝送線路方向に2分割して接続した形にモデル化した場合の2分割された2つの部分の周波数ドメイン特性を、前記各標準器の周波数ドメイン特性を用いて計算する手順と、
前記DUT実装基板の周波数ドメイン特性を前記2つの部分の周波数ドメイン特性を用いて補正することによって前記DUTの周波数ドメイン特性を計算する手順と、
からなることを特徴とする、請求項1に記載の高周波測定方法。 - 全ての前記タイムドメインモードでの測定における前記ベクトルネットワークアナライザの校正基準面との接続部近傍の反射係数の調整目標値を前記所定の値±0.003の範囲内にすることを特徴とする、請求項1または2に記載の高周波測定方法。
- 前記DUT実装基板のSパラメータを前記TRL校正法の各標準器のSパラメータを用いてTRL校正法に準じて補正することによって前記DUTのSパラメータを計算する手順に外部コンピュータを用いることを特徴とする、請求項1ないし3のいずれかに記載の高周波測定方法。
- 請求項1ないし3のいずれかに記載の高周波測定方法における、前記タイムドメインモードでの測定における前記ベクトルネットワークアナライザの校正基準面との接続部近傍の反射係数の調整手順をメニューに含み、前記DUT実装基板の周波数ドメイン特性を前記TRL校正法の各標準器の周波数ドメイン特性を用いてTRL校正法に準じて補正することによって前記DUTの周波数ドメイン特性を計算する手順を内部処理で行うことを特徴とするベクトルネットワークアナライザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002323031A JP2004157016A (ja) | 2002-11-06 | 2002-11-06 | 高周波測定方法およびベクトルネットワークアナライザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002323031A JP2004157016A (ja) | 2002-11-06 | 2002-11-06 | 高周波測定方法およびベクトルネットワークアナライザ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004157016A true JP2004157016A (ja) | 2004-06-03 |
Family
ID=32803041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002323031A Pending JP2004157016A (ja) | 2002-11-06 | 2002-11-06 | 高周波測定方法およびベクトルネットワークアナライザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004157016A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110286347A (zh) * | 2019-06-19 | 2019-09-27 | 华南理工大学 | 电子校准件以及校准系统、方法、装置和存储介质 |
CN115143875A (zh) * | 2022-06-28 | 2022-10-04 | 电子科技大学 | 一种基于时域分析法的介质厚度估计方法 |
-
2002
- 2002-11-06 JP JP2002323031A patent/JP2004157016A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110286347A (zh) * | 2019-06-19 | 2019-09-27 | 华南理工大学 | 电子校准件以及校准系统、方法、装置和存储介质 |
CN115143875A (zh) * | 2022-06-28 | 2022-10-04 | 电子科技大学 | 一种基于时域分析法的介质厚度估计方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6643597B1 (en) | Calibrating a test system using unknown standards | |
US6838885B2 (en) | Method of correcting measurement error and electronic component characteristic measurement apparatus | |
US4858160A (en) | System for setting reference reactance for vector corrected measurements | |
US7439748B2 (en) | Method and apparatus for measuring high-frequency electrical characteristics of electronic device, and method for calibrating apparatus for measuring high-frequency electrical characteristics | |
US7500161B2 (en) | Correcting test system calibration and transforming device measurements when using multiple test fixtures | |
US20110199107A1 (en) | Method and apparatus for calibrating a test system for measuring a device under test | |
JP2004109128A (ja) | 計測デバイスパスを較正すると共に較正した計測デバイスパスにおいて被検デバイスを計測するための方法及びシステム | |
US8423868B2 (en) | Method for correcting high-frequency characteristic error of electronic component | |
US7375534B2 (en) | Method and apparatus for measuring high-frequency electrical characteristics of electronic device, and method for calibrating apparatus for measuring high-frequency electrical characteristics | |
JP3558086B1 (ja) | 測定誤差の補正方法および電子部品特性測定装置 | |
JP2004157016A (ja) | 高周波測定方法およびベクトルネットワークアナライザ | |
KR100211026B1 (ko) | 고주파 측정 오차 보정 방법 | |
US6876935B2 (en) | Method for correcting measurement error, method of determining quality of electronic component, and device for measuring characteristic of electronic component | |
JP3558080B2 (ja) | 測定誤差の補正方法、電子部品の良否判定方法および電子部品特性測定装置 | |
KR101831824B1 (ko) | 측정 오차의 보정 방법 및 전자부품 특성 측정 장치 | |
JP4743208B2 (ja) | 電子部品の電気特性測定方法 | |
JP3912427B2 (ja) | 電子部品の高周波電気特性測定方法および装置、高周波電気特性測定装置の校正方法 | |
JP3912429B2 (ja) | 電子部品の高周波電気特性測定方法および装置、高周波電気特性測定装置の校正方法 | |
Singh et al. | Comparison of Vector Network Analyser (VNA) calibration techniques at microwave frequencies | |
JP4525391B2 (ja) | π型インピーダンス回路網のインピーダンス測定方法および測定装置 | |
JP3490018B2 (ja) | 測定装置の校正方法 | |
JP2022105348A (ja) | 電子部品の電気特性測定用基板及びこれを用いた電子部品の電気特性測定方法 | |
CN115542011A (zh) | 在片s参数提取负载电感的方法、电子设备及存储介质 | |
JPH09145761A (ja) | コンデンサのインダクタンス測定方法 | |
KR20040000850A (ko) | 고주파 측정오차 보정 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070904 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080226 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080715 |