JP2004153433A

JP2004153433A - Crystal oscillator and semiconductor device

Info

Publication number: JP2004153433A
Application number: JP2002314640A
Authority: JP
Inventors: Hiroshi Miyagi; 弘宮城; Takashi Aoyama; 孝志青山
Original assignee: Toyota Industries Corp; Nigata Semitsu Co Ltd
Current assignee: Toyota Industries Corp; NSC Co Ltd
Priority date: 2002-10-29
Filing date: 2002-10-29
Publication date: 2004-05-27
Also published as: TW200414665A

Abstract

<P>PROBLEM TO BE SOLVED: To provide a crystal oscillator and a semiconductor device capable of reducing production of spurious oscillation without making the manufacturing processes and the circuit configuration complicated. <P>SOLUTION: The oscillator 30 with an externally mounted crystal vibrator 52 is provided with a start circuit 36 and a timer circuit 39 for changing a value of current supplied to a FET 31 for a prescribed time at oscillation start and a time after that. A load circuit 40 comprising a source grounding circuit or the like is connected to the oscillator 30 and the value of current supplied to the load circuit 40 is suppressed. Further, an entire one-chip component 10 including the oscillator 30 and the load circuit 40 is formed by a CMOS process or the like. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、水晶振動子が接続された水晶発振器および半導体装置に関する。
【０００２】
【従来の技術】
スーパーへテロダイン方式を採用した一般の受信機は、アンテナを介して受信した変調波信号を高周波増幅し、所定の周波数を有する中間周波信号に変換した後に復調処理を行っている。
【０００３】
特に、最近では、受信周波数の設定や各種の表示制御等をデジタル処理によって行う受信機が多くなっており、このようなデジタル処理においては精度の高いクロック信号やＰＬＬ回路用の基準周波数信号を生成するために水晶振動子を用いた発振器が用いられている。
【０００４】
水晶振動子が外付けされる水晶発振器では、主にそれらを接続する接続線から受信機のアンテナや高周波増幅回路や混合回路に、水晶振動子の固有振動周波数の基本成分あるいは高調波成分のノイズが回り込んでスプリアスが生じやすい。特に、最近では各種のアナログ回路を含むほとんどの部品を半導体基板上に形成して１チップ部品とすることにより小型化やコスト低減を図る手法が一般的になりつつあるが、この場合であっても水晶振動子は必ず外付け部品となるため、１チップ部品と水晶振動子とを接続するプリント配線部分が必ず存在する。このため、この配線部分から受信機のアンテナ側に水晶振動子の固有振動周波数の基本成分や高調波成分のノイズが回り込んでスプリアスが発生し、感度の抑圧や受信品質の劣化を招くことになる。
【０００５】
このような水晶発振器から放出されるノイズは水晶発振器の発振パワーが大きいほど多いため、水晶発振器の発振パワーを小さくすればその分だけこのノイズも小さくなり、受信機のスプリアスも低減することができる。水晶発振器の発振パワーを小さくする従来技術としては、閾値電圧が異なる複数のＭＯＳ・ＦＥＴがあらかじめ備わった水晶発振器を用い、検査工程において最適なＭＯＳ・ＦＥＴを選択することにより、低消費電力化を図る手法が知られている（例えば、特許文献１参照。）。
【０００６】
【特許文献１】
特開平１０−２１３６８６号公報（第８−１４頁、図１−図８）
【０００７】
【発明が解決しようとする課題】
ところで、上述した特許文献１に開示された水晶発振器では、複数の閾値電圧を有するＭＯＳ・ＦＥＴを不純物の打ち込み濃度を制御して製造する必要があり、しかも、検査工程において選択されないＭＯＳ・ＦＥＴは無駄になることから、製造工程や回路構成が複雑になるという問題がある。
【０００８】
本発明は、このような点に鑑みて創作されたものであり、その目的は、製造工程や回路構成の複雑化を招くことなくスプリアスの発生を低減することができる水晶発振器および半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】
上述した課題を解決するために、本発明の水晶発振器は、水晶振動子を含んで構成される共振回路と、共振回路の共振周波数の信号を増幅する増幅器と、増幅器に供給される電流あるいは電圧を可変することにより、起動時の所定時間が経過したときに発振パワーを減少させる制御回路とを備えている。一般に、水晶発振器において発振を開始するために必要なパワーと、一旦発振が開始した後に発振を継続するために必要なパワーとを比較すると、発振を継続するために必要なパワーの方が小さい。このため、本実施形態では、起動直後の所定時間だけ増幅器に供給する電流あるいは電圧を大きくし、その後小さくすることにより、通常の動作時における水晶発振器の発振パワーを低減しており、この水晶発振器が含まれる装置において発生するスプリアスを低減することができる。しかも、増幅器に供給する電流値や電圧値を切り替えるだけであるため、製造工程や回路構成の複雑化を最小限に抑えることができる。
【００１０】
また、上述した制御回路は、起動時の所定時間を計測するタイマ回路と、タイマ回路によって計測された所定時間が経過したときに発振パワーの切り替えを行うスイッチとを有することが望ましい。これにより、電流値や電圧値を所定のタイミングで切り替えることが容易となる。
【００１１】
また、上述した制御回路は、増幅器に供給する電流を、起動時の所定時間第１の電流値に設定し、所定時間が経過したときに第１の電流値よりも小さな第２の電流値に設定する電流供給回路を有することが望ましい。これにより、増幅器に供給する電流を２段階に切り替えることが容易となる。
【００１２】
また、上述した制御回路は、増幅器に供給する電圧を、起動時の所定時間第１の電圧値に設定し、所定時間が経過したときに第１の電圧値よりも低い第２の電圧値に設定する電源回路を有することが望ましい。これにより、増幅器に供給する電圧を２段階に切り替えることが容易となる。
【００１３】
また、上述した制御回路は、増幅器に供給する電流を、起動時の第１の時間が経過するまで第１の電流値に設定し、第１の時間が経過したときに第１の電流値よりも小さな第２の電流値に設定する電流供給回路と、増幅器に供給する電圧を、起動時の第１の時間よりも長い第２の時間が経過するまで第１の電圧値に設定し、第２の時間が経過したときに第１の電圧値よりも低い第２の電圧値に設定する電源回路とを有することが望ましい。これにより、発振の維持が可能な最小の電流値、電圧値を実現することが可能になり、この水晶発振器が含まれる装置において発生するスプリアスをさらに低減することができる。
【００１４】
本発明の半導体装置は、上述した水晶発振器とその出力端に接続された負荷回路とを有し、水晶振動子以外の構成部品がＭＯＳプロセスあるいはＣＭＯＳプロセスを用いて半導体基板上に形成されている。これにより、さらに水晶発振器の消費電力を低減することが可能になり、発振パワーの低減に伴うスプリアスの低減が可能になる。
【００１５】
また、上述した負荷回路は、水晶発振器の出力信号がゲートに入力されるＦＥＴを有することが望ましい。具体的には、この負荷回路は、ＦＥＴを含むソース接地回路、ソースホロワ回路あるいはインバータ回路を有することが望ましい。これにより、負荷回路の入力インピーダンスを高くすることができるため、水晶発振器から負荷回路に流れ込む電流を低減することが可能になる。したがって、起動後の所定時間が経過したときに流れる第２の電流値をさらに低減することが可能になる。
【００１６】
また、上述した水晶発振器の出力端とＦＥＴのゲートとが直結されているときに、ＦＥＴのゲートには、出力端以外の配線が接続されていないことが望ましい。あるいは、上述した水晶発振器の出力端とＦＥＴのゲートが直流除去用のコンデンサを介して接続されているときに、ＦＥＴのゲートには、このゲートにバイアス電圧を印加するバイアス回路が別のＦＥＴを介して接続されていることが望ましい。これにより、負荷回路の入力インピーダンスをさらに高くすることが可能になり、水晶発振器の発振パワーをさらに下げることができる。
【００１７】
【発明の実施の形態】
以下、本発明を適用した一実施形態の受信機について詳細に説明する。
図１は、本実施形態の受信機の構成を示す図である。図１に示す受信機は、１チップ部品１０として形成された高周波増幅回路２１、混合回路２２、局部発振器２３、中間周波フィルタ２４、２６、中間周波増幅器２５、ＰＬＬ回路２７、発振器３０、負荷回路４０を含んで構成されている。
【００１８】
なお、１チップ部品１０にはその他の回路、例えば受信機の種類に応じた検波回路等を含めるようにしてもよい。また、本実施形態では、発振器３０において発生するノイズを低減することを主目的としているため、１チップ部品１０内に発振器３０と負荷回路４０とが含まれていれば十分であり、図１に示した１チップ部品１０内のその他の構成については、１チップ部品１０の外部に接続するようにしてもよい。
【００１９】
アンテナ５０によって受信した変調波信号を高周波増幅回路２１によって増幅した後、局部発振器２３から出力される局部発振信号を混合することにより、高周波信号から中間周波信号への変換を行う。中間周波フィルタ２４、２６は、中間周波増幅回路２５の前段および後段に設けられており、入力される中間周波信号から所定の帯域成分のみを抽出する。中間周波増幅回路２５は、中間周波フィルタ２４、２６を通過する一部の中間周波信号を増幅する。
【００２０】
発振器３０は、パッド５４に接続された外付け部品としての水晶振動子５２を共振回路の一部として用いており、この水晶振動子５２の固有振動周波数ｆ_０（実際にはこれより若干高い共振周波数ｆ_ｒ）で発振動作を行う。負荷回路４０は、発振器３０の負荷となる回路であり、例えば、発振器３０の出力信号の電圧レベルを調整して後段の回路に向けて出力するドライバ回路がこれに相当する。
【００２１】
ＰＬＬ回路２７は、局部発振器２３とともに周波数シンセサイザを構成しており、発振器３０から出力され負荷回路４０を介して入力される信号を基準信号として用いることにより、この基準信号のＮ倍の周波数で局部発振器２３を発振させる制御を行う。このＮの値は、制御部（図示せず）によって任意に変更可能であり、Ｎの値を切り替えることにより局部発振器２３の発振周波数の切り替えが行われる。
【００２２】
上述した本実施形態の１チップ部品１０は、ＣＭＯＳプロセスやＭＯＳプロセスを用いて半導体基板上に一体形成されている。
図２は、発振器３０の具体的な構成例を示す回路図である。図２に示すように、発振器３０は、外付けされた水晶振動子５２を共振回路の一部に用いて所定の発振動作を行うクラップ発振回路であり、ＦＥＴ３１、抵抗３２、コンデンサ３３、３４、定電流源３５を含んで構成されている。水晶振動子５２とコンデンサ３３、３４とによってＬＣの並列共振回路が形成されており、これらの各素子の素子定数によって決まる共振周波数の信号をＦＥＴ３１（増幅器）で増幅することにより、この共振周波数で発振動作が行われる。
【００２３】
ところで、発振器３０は、発振が停止している初期状態においては、発振を開始するためにある程度大きな電流をＦＥＴ３１に流す必要がある。また、発振器３０は、所定周波数で一旦発振を始めるとその後は発振しやすくなるため、ＦＥＴ３１に流す電流を少なくしても発振状態を維持することができる。
【００２４】
本実施形態では、発振開始時の所定時間の間とその後で、ＦＥＴ３１に流す電流値を切り替えるためにスタート回路３６とタイマ回路３９が設けられている。スタート回路３６は、直列接続された定電流源３７とスイッチ３８とを有しており、これらの直列回路が定電流源３５に並列に接続されている。タイマ回路３９は、受信機に電源が投入された直後の所定時間だけ出力をハイレベルに維持する。上述したスイッチ３８は、タイマ回路３９の出力がハイレベルの間だけオン状態に制御される。
【００２５】
したがって、受信機に電源が投入された直後の所定時間だけタイマ回路３９の出力がハイレベルになって、スタート回路３６内のスイッチ３８がオン状態になる。このとき、２つの定電流源３５、３７がともにＦＥＴ３１のソース側に接続されるため、これら２つの定電流源３５、３７によって大きな電流がＦＥＴ３１に供給され、発振器３０による発振動作が開始される。
【００２６】
一方、受信機に電源が投入されてから所定時間が経過するとタイマ回路３９の出力がローレベルになって、スタート回路３６内のスイッチ３８がオフ状態になる。このとき、ＦＥＴ３１に対する電源供給は、それまでと異なり定電流源３５のみによって行われるため、ＦＥＴ３１に流れる電流は少なくなる。
【００２７】
上述した定電流源３５、スタート回路３６、タイマ回路３９が制御回路、電流供給回路に対応する。
このように、本実施形態の受信機に用いられる発振器３０では、受信機に電源を投入した際に２つの定電流源３５、３７が接続されて大きな電流がＦＥＴ３１に供給されるため、発振器３０が発振動作を開始することができる。また、電源投入から所定時間が経過すると、一方の定電流源３７が接続されたスイッチ３８がオフ状態になるため、他方の定電流源３５のみがＦＥＴ３１に接続された状態になり、発振器３０において流れる電流が少なくなる。
【００２８】
ところで、発振器３０の発振に必要な電流を少なくすればするほどパッド５４およびこのパッド５４に接続された配線を介して１チップ部品１０の外部に放出されるノイズが少なくなるため、このノイズによって発生するスプリアスも低減することができる。一般に、発振器３０の発振に必要な最小の電流は、負荷回路４０に流れ込む電流も考慮して決定する必要があり、この負荷回路４０に流れ込む電流が大きいと発振器３０のＦＥＴ３１に供給する電流も大きくなってしまう。
【００２９】
そこで、本実施形態では、負荷回路４０の入力段をＭＯＳ型のＦＥＴで構成して入力インピーダンスを高くすることにより、発振器３０から負荷回路４０に流れ込む電流値を最小にしている。なお、実際には負荷回路４０を含む１チップ部品１０の全体がＭＯＳプロセスあるいはＣＭＯＳプロセスによって形成されており、コストダウンや消費電力の低減が図られている。
【００３０】
図３〜図７は、負荷回路４０としてドライバ回路を考えた場合の具体的な構成例を示す回路図である。
図３には、ＦＥＴ１００と抵抗１０１からなるソース接地回路を入力回路として用いた負荷回路４０の構成が示されている。発振器３０の出力信号がＦＥＴ１００のゲートに直接入力されており、この入力信号と逆相の信号がＦＥＴ１００のドレインから出力される。
【００３１】
図４には、ＦＥＴ１１０と抵抗１１１からなるソースホロワ回路を入力回路として用いた負荷回路４０の構成が示されている。発振器３０の出力信号がＦＥＴ１１０のゲートに直接入力されており、この入力信号と同相信号がＦＥＴ１１０のソースから出力される。
【００３２】
図５には、インバータ回路を入力回路として用いた負荷回路４０の構成が示されている。ｐ型のＦＥＴ１２０とｎ型のＦＥＴ１２１とを組み合わせることによりインバータ回路が形成されており、発振器３０から出力される信号の直流成分がコンデンサ１２５によって除去され、交流成分（振幅成分）のみがインバータ回路に入力される。また、通常インバータ回路を増幅器として用いる場合には、ＦＥＴ１２０、１２１の各ゲートを抵抗を介して出力端に接続してゲートのバイアス電圧をほぼＶ_ＤＤ／２に維持するが、このようなバイアス用の抵抗を用いるとインバータ回路の入力インピーダンスが低くなってしまうため好ましくない。このため、本実施形態では、ＦＥＴ１２２、１２３によって別のインバータ回路を構成し、このインバータ回路の入出力端を接続してバイアス電圧を生成している。このバイアス電圧は、ゲートが接地されたｐ型のＦＥＴ１２４を介してＦＥＴ１２０、１２１の各ゲートに印加されている。このように、別のインバータ回路を用いてバイアス電圧を生成し、このバイアス電圧をＦＥＴ１２４を介して供給することにより、ＦＥＴ１２０、１２１によって構成されるインバータ回路において入出力間に接続される抵抗が不要になるため、ＦＥＴ１２０、１２１によって構成されるインバータ回路の入力インピーダンスを高く設定することが可能になり、発振器３０から流れ込む電流値を最小にすることができる。
【００３３】
図６には、差動増幅器を入力回路として用いた負荷回路４０の構成が示されている。ＦＥＴ１３０、１３１、抵抗１３２、１３３、定電流源１３９によって差動増幅器が構成されており、一方のＦＥＴ１３０のゲートにコンデンサ１３７を介して発振器３０の出力信号が入力される。２つの抵抗１３５、１３６は、バイアス電圧を生成するためのものであり、このバイアス電圧がＦＥＴ１３４のソース・ドレイン間を介して一方のＦＥＴ１３０のゲートに印加されるとともに、ＦＥＴ１３１のゲートに直接印加されている。一般にＦＥＴ１３０のゲートに所定のバイアス電圧を印加するために、抵抗によって構成されるバイアス回路が用いられるが、ＦＥＴ１３０のゲートに抵抗を直接接続すると、ＦＥＴ１３０を入力段として用いた負荷回路４０の入力インピーダンスが低くなってしまう。ところが、このような抵抗を直接接続するのではなくＦＥＴ１３４を介してＦＥＴ１３０のゲートにバイアス電圧を印加することにより、直接接続された抵抗を用いた場合に比べて、負荷回路４０の入力インピーダンスを高くすることができる。
【００３４】
図７には、差動増幅器を入力回路として用いた他の負荷回路４０の構成が示されている。ＦＥＴ１４０、１４１、抵抗１４２、１４３、定電流源１４９によって差動増幅器が構成されており、一方のＦＥＴ１４０のゲートに発振器３０の出力信号が直接入力される。また、ＦＥＴ１４４、定電流源１４５、抵抗１４６は、他方のＦＥＴ１４１に印加するバイアス電圧を生成するバイアス回路であり、発振器３０内のＦＥＴ３１、抵抗３２、定電流源３５と等価な構成を有している。したがって、このバイアス回路によって、発振器３０の出力信号の直流成分と同じバイアス電圧が生成される。これにより、ＦＥＴ１４０、１４１、抵抗１４２、１４３、定電流源１４９によって構成される差動増幅器では、発振器３０の出力信号に含まれる交流成分のみを増幅することができる。
【００３５】
このように、本実施形態の発振器３０では、起動直後の所定時間だけＦＥＴ３１に供給する電流を増加させ、その後減少させることにより、通常の動作時における発振器３０の発振パワーを低減しており、この発振器３０が含まれる受信機において発生するスプリアスを低減することができる。しかも、スタート回路３６を用いてＦＥＴ３１に供給する電流値を切り替えるだけであるため、製造工程や回路構成の複雑化を最小限に抑えることができる。
【００３６】
なお、本明細書では、発振動作を開始・維持するパワーを「発振パワー」と称している。一般に、この発振パワーは発振器３０に流れる電流に比例する。例えば、本実施形態では、発振器３０の出力端（ＦＥＴ３１のソース）から負荷回路４０にかかる電圧をＶ１、負荷回路４０の入力抵抗をＲ１としたときに、発振パワーはＶ１^２／Ｒ１で計算される。また、上述したように、本実施形態では、高い入力インピーダンスを有する負荷回路４０が用いられているため、ＦＥＴ３１のソースに現れる電圧をＶ２、ＦＥＴ３１のソース抵抗をＲ２とすると、この発振パワーはＶ２^２／Ｒ２で計算することもできる。
【００３７】
また、本実施形態では、受信機に電源が投入された直後の所定時間を計測するタイマ回路３９を用いて、所定時間経過後にスイッチ３８をオフ状態にすることで、発振器３０の発振パワーを小さくしている。このように、タイマ回路３９を用いることにより、電流値を所定のタイミングで切り替えることが容易となる。特に、この切り替え動作によって、ＦＥＴ３１に供給する電流値を２段階に切り替えることが容易となる。
【００３８】
また、本実施形態では、水晶振動子５２以外の発振器３０や負荷回路４０を含む１チップ部品１０がＭＯＳプロセスあるいはＣＭＯＳプロセスを用いて半導体基板上に一体形成されており、バイポーラトランジスタ等を用いる場合に比べて消費電力を低減することが可能であり、発振パワーの低減に伴うスプリアスのさらなる低減が可能になる。
【００３９】
また、負荷回路４０は、発振器３０の出力信号がゲートに入力されるＦＥＴを有している。具体的には、負荷回路４０は、ＦＥＴを含むソース接地回路、ソースホロワ回路あるいはインバータ回路を有しており、これにより、負荷回路４０の入力インピーダンスを高くすることができるため、発振器３０から負荷回路４０に流れ込む電流を低減することが可能になる。したがって、起動後の所定時間が経過したときに発振器３０内のＦＥＴ３１に流れる２の電流値をさらに低減することが可能になる。
【００４０】
また、図３、図４、図７に示す例では、負荷回路４０に含まれる入力段のＦＥＴのゲートが発振器３０の出力端と直結されているときに、この入力段のＦＥＴのゲートには、発振器３０の出力端以外の配線が接続されていない。このため、負荷回路４０の入力インピーダンスをさらに高くすることが可能になり、発振器３０の発振パワーをさらに下げることができる。
【００４１】
また、図５、図６に示す例では、負荷回路４０に含まれる入力段のＦＥＴのゲートが直流除去用のコンデンサを介して発振器３０の出力端に接続されているときに、このＦＥＴのゲートには、このゲートにバイアス電圧を印加するバイアス回路が別のＦＥＴを介して接続されている。一般には、ＦＥＴのゲートにバイアス電圧を供給する場合には抵抗が用いられることが多いが、このように抵抗を介してバイアス電圧を供給する代わりにＦＥＴを介してバイアス電圧を供給することにより、負荷回路４０の入力インピーダンスをさらに高くすることが可能になり、発振器の発３０振パワーをさらに下げることができる。
【００４２】
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では、発振器３０の後段に接続されたＰＬＬ回路２７とは別に負荷回路４０を設けたが、この負荷回路４０をＰＬＬ回路２７に含ませてもよい。この場合には、ＰＬＬ回路２７に含まれる入力回路を図３〜図７に示した構成によって実現すればよい。
【００４３】
また、上述した実施形態では、水晶振動子５２が接続された発振器３０によって、ＰＬＬ回路２７の動作に必要な基準信号を生成するようにしたが、他の用途に用いるようにしてもよい。例えば、発振器３０を用いて、プロセッサ（図示せず）の動作に必要なクロック信号を生成するようにしてもよい。
【００４４】
また、上述した実施形態では、スタート回路３６内のスイッチ３８のオン／オフ状態をタイマ回路３９の出力に応じて切り替えるようにしたが、マイクロコンピュータやその他のロジック回路から指示を出して切り替えるようにしてもよい。
【００４５】
また、上述した実施形態では、２つの定電流源３５、３７を用いてＦＥＴ３１に供給する電流値を切り替えるようにしたが、これらを２つの抵抗に置き換えるとともに、起動後の所定時間が経過したときに、ＦＥＴ３１のソースに接続された抵抗の抵抗値を高くしてＦＥＴ３１に流れる電流値を少なくしてもよい。
【００４６】
また、定電流源３５によって供給する電流よりも定電流源３７によって供給される電流の方が少なくなるように設定するとともに、起動時には定電流源３５による電流供給のみが有効に、その後は定電流源３７による電流供給のみが有効になるように排他制御を行うようにしてもよい。
【００４７】
また、上述した２つの定電流源３５、３７は完全に独立して設けるのではなく、一部を共通にして構成してもよい。図８は、発振器３０の変形例の部分的構成を示す図であり、定電流源３５とスタート回路３６の機能を備える電流供給回路２００の構成が示されている。電流供給回路２００は、定電流Ｉ_１を生成するＦＥＴ２０１、２０３、２０４、電流源２０２と、ＦＥＴ２０３、２０４とともに第１のカレントミラー回路を構成するＦＥＴ２０５と、ＦＥＴ２０３、２０４とともに第２のカレントミラー回路を構成するＦＥＴ２０６と、第２のカレントミラー回路の動作をオン／オフするスイッチ２０７、２０８、インバータ回路２０９とを含んで構成されている。
【００４８】
ＦＥＴ２０４、２０５、２０６は、ゲート長（チャネル長）がＬ、それぞれのゲート幅（チャネル幅）がＷ_１、Ｗ_２、Ｗ_３に設定されている。起動時には、一方のスイッチ２０７が選択的にオンになるため、ＦＥＴ２０６のゲートがＦＥＴ２０４のゲートと同電位となり、第２のカレントミラー回路による電流供給動作が有効になる。その結果、起動時には第１および第２のカレントミラー回路の両方によってＦＥＴ３１に大きな電流が供給される。第１のカレントミラー回路によって供給される電流Ｉ_２は（Ｗ_２／Ｗ_１）Ｉ_１、第２のカレントミラー回路によって供給される電流Ｉ_３は（Ｗ_３／Ｗ_１）Ｉ_１なので、これらを加算した合成電流Ｉ_２’（＝（（Ｗ_２＋Ｗ_３）／Ｗ_１）Ｉ_１）がＦＥＴ３１に供給される。また、起動後の所定時間が経過すると、他方のスイッチ２０８が選択的にオンになるため、ＦＥＴ２０６のゲートが接地され、第２のカレントミラー回路による電流供給動作が無効になる。その結果、起動後の所定時間が経過すると、第１のカレントミラー回路のみによってＦＥＴ３１に小さな電流Ｉ_２（＝（Ｗ_２／Ｗ_１）Ｉ_１）が供給される。
【００４９】
また、上述した実施形態では、起動時と所定時間経過後とでＦＥＴ３１に供給する電流値を可変したが、ＦＥＴ３１の動作電圧の切り替えを行うようにしてもよい。
図９は、発振器の変形例を示す図である。図９に示す発振器３０Ａは、図２に示した発振器３０に対して、ＦＥＴ３１の動作電圧（ドレイン電圧）を生成する電源回路３００を追加した点が主に異なっている。この電源回路３００は、定電圧源３０１、ＦＥＴ３０２、スイッチ３０３を含んで構成されている。ＦＥＴ３０２のゲートおよびドレインは、ともに定電圧源３０１のプラス端子に接続されている。また、スイッチ３０３は、タイマ回路３９Ａの出力に応じて接続状態が切り替えられており、タイマ回路３９Ａの出力がハイレベルのときにはＦＥＴ３０２のゲートに現れる電圧がＦＥＴ３１のドレインおよび抵抗３２の一方端に印加され、この出力がローレベルのときにはＦＥＴ３０２のソースに現れる電圧がＦＥＴ３１のドレインおよび抵抗３２の一方端に印加される。
【００５０】
タイマ回路３９Ａは、２つの出力端子を有しており、一方の出力端子から出力される信号によってスタート回路３６内のスイッチ３８の接続状態が切り替えられ、他方の出力端子から出力される信号によって電源回路３００内のスイッチ３０３の接続状態が切り替えられる。起動時には、２つの出力端子から出力される信号はともにハイレベルであり、スイッチ３８がオンされるとともにスイッチ３０３がＦＥＴ３０２のゲート側に接続されている。したがって、ＦＥＴ３１には２つの定電流源３５、３７を用いて大きな電流が供給されるとともに、電源回路３００によって定電圧源３０１の出力電圧がそのままＦＥＴ３１のドレインに印加される。次に、起動後の所定時間が経過すると、タイマ回路３９Ａの一方の出力端子から出力される信号のみがローレベルに変化し、スイッチ３８がオフ状態になってＦＥＴ３１に供給される電流が少なくなる。さらに、所定時間が経過すると、タイマ回路３９Ａの他方の出力端子から出力される信号もローレベルに変化し、スイッチ３０３の接続がＦＥＴ３０２のソース側に切り替えられてＦＥＴ３１のドレインに印加される電圧が低くなる。
【００５１】
このように、起動後の所定時間が経過した後に発振器３０Ａの動作電圧を発振が停止しない程度（図９に示した例ではＦＥＴ３０２の閾値電圧分）低下させることにより、発振器３０Ａの発振出力の振幅を小さくして発振器３０Ａの発振パワーをさらに低減することが可能になり、発振器３０Ａが含まれる受信機において発生するスプリアスをさらに低減することができる。
【００５２】
また、タイマ回路３９Ａを用い手動作電圧を切り替えることにより、動作電圧を所定のタイミングで切り替えることが容易となる。特に、この切り替え動作によって、ＦＥＴ３１に印加する動作電圧を２段階に切り替えることが容易となる。
【００５３】
なお、図９に示す構成では、発振器３０Ａ内にスタート回路３６と電源回路３００の両方を備えることにより、起動後にＦＥＴ３１に供給する電流を少なくするとともに動作電圧を低下させたが、電源回路３００のみを備えて動作電圧を低下させる制御のみを行ってもよい。
【００５４】
【発明の効果】
上述したように、本発明によれば、起動直後の所定時間だけ増幅器に供給する電流あるいは電圧を大きくし、その後小さくすることにより、通常の動作時における水晶発振器の発振パワーを低減しており、この水晶発振器が含まれる装置において発生するスプリアスを低減することができる。しかも、増幅器に供給する電流値や電圧値を切り替えるだけであるため、製造工程や回路構成の複雑化を最小限に抑えることができる。
【図面の簡単な説明】
【図１】一実施形態の受信機の構成を示す図である。
【図２】発振器の具体的な構成例を示す回路図である。
【図３】負荷回路としてドライバ回路を考えた場合の具体的な構成例を示す回路図である。
【図４】負荷回路としてドライバ回路を考えた場合の具体的な構成例を示す回路図である。
【図５】負荷回路としてドライバ回路を考えた場合の具体的な構成例を示す回路図である。
【図６】負荷回路としてドライバ回路を考えた場合の具体的な構成例を示す回路図である。
【図７】負荷回路としてドライバ回路を考えた場合の具体的な構成例を示す回路図である。
【図８】発振器の変形例の部分的構成を示す図である。
【図９】発振器の変形例を示す図である。
【符号の説明】
１０１チップ部品
２１高周波増幅回路
２２混合回路
２３局部発振器
２４、２６中間周波フィルタ
２５中間周波増幅回路
２７ＰＬＬ回路
３０、３０Ａ発振器
３１、２０１、２０３、２０４、２０５、２０６、３０２ＦＥＴ
３２抵抗
３３、３４コンデンサ
３５、３７定電流源
３６スタート回路
３８、２０７、２０８、３０３スイッチ
３９、３９Ａタイマ回路
４０負荷回路
５０アンテナ
５２水晶振動子
５４パッド
２００電流供給回路
２０９インバータ回路
３００電源回路
３０１定電圧源[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a crystal oscillator and a semiconductor device to which a crystal resonator is connected.
[0002]
[Prior art]
A general receiver employing the superheterodyne method performs high frequency amplification on a modulated wave signal received via an antenna, converts the signal into an intermediate frequency signal having a predetermined frequency, and then performs demodulation processing.
[0003]
In particular, recently, the number of receivers that perform reception processing such as setting of reception frequency and various display controls by digital processing is increasing. In such digital processing, a clock signal with high precision and a reference frequency signal for a PLL circuit are generated. For this purpose, an oscillator using a crystal oscillator is used.
[0004]
In the case of a crystal oscillator with an external crystal oscillator, noise from the fundamental component or harmonic component of the natural oscillation frequency of the crystal oscillator is mainly transmitted to the receiver antenna, high-frequency amplifier circuit, or mixing circuit from the connection wires connecting them. Wraps around and spurs are likely to occur. In particular, in recent years, a method of reducing the size and cost by forming almost all components including various analog circuits on a semiconductor substrate to form a one-chip component is becoming popular. Also, since the crystal oscillator is always an external component, there is always a printed wiring portion connecting the one-chip component and the crystal oscillator. For this reason, the noise of the fundamental frequency component and the harmonic component of the natural frequency of the crystal oscillator wrap around from the wiring portion to the antenna side of the receiver, causing spurious noise, which leads to suppression of sensitivity and deterioration of reception quality. Become.
[0005]
Since the noise emitted from such a crystal oscillator increases as the oscillation power of the crystal oscillator increases, this noise decreases as the oscillation power of the crystal oscillator decreases, and the spurious of the receiver can also be reduced. . As a conventional technique for reducing the oscillation power of a crystal oscillator, low power consumption is achieved by using a crystal oscillator that has multiple MOSFETs with different threshold voltages in advance and selecting the most appropriate MOSFET in the inspection process. A technique for achieving this is known (for example, see Patent Document 1).
[0006]
[Patent Document 1]
JP-A-10-21686 (pages 8 to 14, FIGS. 1 to 8)
[0007]
[Problems to be solved by the invention]
By the way, in the crystal oscillator disclosed in the above-mentioned Patent Document 1, it is necessary to manufacture a MOS-FET having a plurality of threshold voltages by controlling the implantation concentration of impurities. There is a problem that the manufacturing process and the circuit configuration are complicated because it is wasted.
[0008]
The present invention has been made in view of the above points, and an object of the present invention is to provide a crystal oscillator and a semiconductor device capable of reducing spurious generation without complicating a manufacturing process and a circuit configuration. Is to do.
[0009]
[Means for Solving the Problems]
In order to solve the above-described problems, a crystal oscillator according to the present invention includes a resonance circuit including a crystal oscillator, an amplifier for amplifying a signal having a resonance frequency of the resonance circuit, and a current or voltage supplied to the amplifier. And a control circuit for reducing the oscillation power when a predetermined time at the time of startup has elapsed. In general, when the power required to start oscillation in a crystal oscillator is compared with the power required to continue oscillation once oscillation has started, the power required to continue oscillation is smaller. For this reason, in the present embodiment, the oscillation power of the crystal oscillator during normal operation is reduced by increasing the current or voltage supplied to the amplifier only for a predetermined time immediately after startup and then decreasing the current or voltage. Can be reduced. Moreover, since only the current value and the voltage value supplied to the amplifier are switched, the complexity of the manufacturing process and the circuit configuration can be minimized.
[0010]
Further, it is preferable that the above-described control circuit includes a timer circuit for measuring a predetermined time at the time of activation, and a switch for switching the oscillation power when the predetermined time measured by the timer circuit has elapsed. This makes it easy to switch the current value or the voltage value at a predetermined timing.
[0011]
Further, the above-described control circuit sets the current supplied to the amplifier to a first current value for a predetermined time at the time of startup, and to a second current value smaller than the first current value when a predetermined time has elapsed. It is desirable to have a current supply circuit to set. This makes it easy to switch the current supplied to the amplifier in two stages.
[0012]
In addition, the above-described control circuit sets the voltage supplied to the amplifier to a first voltage value for a predetermined time at the time of startup, and to a second voltage value lower than the first voltage value when a predetermined time has elapsed. It is desirable to have a power supply circuit for setting. This makes it easy to switch the voltage supplied to the amplifier in two stages.
[0013]
Further, the above-described control circuit sets the current supplied to the amplifier to the first current value until the first time at the time of startup has elapsed, and sets the current to be less than the first current value when the first time has elapsed. A current supply circuit that sets the second current value to a small value, and sets the voltage supplied to the amplifier to the first voltage value until a second time that is longer than the first time at the time of startup elapses. It is desirable to have a power supply circuit that sets a second voltage value lower than the first voltage value when the time of 2 has elapsed. As a result, it is possible to realize the minimum current value and voltage value that can maintain the oscillation, and it is possible to further reduce the spurious generated in the device including the crystal oscillator.
[0014]
A semiconductor device according to the present invention includes the above-described crystal oscillator and a load circuit connected to an output terminal thereof, and components other than the crystal resonator are formed on a semiconductor substrate using a MOS process or a CMOS process. . As a result, it is possible to further reduce the power consumption of the crystal oscillator, and to reduce spurious due to the reduction of the oscillation power.
[0015]
Further, it is desirable that the above-described load circuit has an FET whose gate receives the output signal of the crystal oscillator. Specifically, this load circuit desirably has a common source circuit including a FET, a source follower circuit, or an inverter circuit. As a result, the input impedance of the load circuit can be increased, so that the current flowing from the crystal oscillator to the load circuit can be reduced. Therefore, it is possible to further reduce the value of the second current flowing when a predetermined time has elapsed after activation.
[0016]
Further, when the output terminal of the crystal oscillator is directly connected to the gate of the FET, it is desirable that no wiring other than the output terminal is connected to the gate of the FET. Alternatively, when the output terminal of the above-described crystal oscillator and the gate of the FET are connected via a DC removing capacitor, a bias circuit that applies a bias voltage to this gate has another FET connected to the gate of the FET. It is desirable that they be connected via a PC. As a result, the input impedance of the load circuit can be further increased, and the oscillation power of the crystal oscillator can be further reduced.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a receiver according to an embodiment of the present invention will be described in detail.
FIG. 1 is a diagram illustrating a configuration of a receiver according to the present embodiment. The receiver shown in FIG. 1 includes a high-frequency amplifier circuit 21, a mixing circuit 22, a local oscillator 23, intermediate frequency filters 24 and 26, an intermediate frequency amplifier 25, a PLL circuit 27, an oscillator 30, a load circuit formed as a one-chip component 10. 40.
[0018]
The one-chip component 10 may include other circuits, for example, a detection circuit corresponding to the type of the receiver. Further, in the present embodiment, the main purpose is to reduce the noise generated in the oscillator 30, so that it is sufficient if the oscillator 30 and the load circuit 40 are included in the one-chip component 10, and FIG. Other configurations in the one-chip component 10 shown may be connected to the outside of the one-chip component 10.
[0019]
After the modulated wave signal received by the antenna 50 is amplified by the high-frequency amplification circuit 21, the local oscillation signal output from the local oscillator 23 is mixed to convert the high-frequency signal into the intermediate frequency signal. The intermediate frequency filters 24 and 26 are provided before and after the intermediate frequency amplification circuit 25, and extract only a predetermined band component from the input intermediate frequency signal. The intermediate frequency amplification circuit 25 amplifies a part of the intermediate frequency signal passing through the intermediate frequency filters 24 and 26.
[0020]
The oscillator 30 uses a crystal oscillator 52 as an external component connected to the pad 54 as a part of a resonance circuit. ₀ (Actually, the resonance frequency f slightly higher than this _r ) To perform the oscillation operation. The load circuit 40 is a circuit serving as a load of the oscillator 30, and corresponds to, for example, a driver circuit that adjusts a voltage level of an output signal of the oscillator 30 and outputs the voltage to a circuit in a subsequent stage.
[0021]
The PLL circuit 27 constitutes a frequency synthesizer together with the local oscillator 23, and uses a signal output from the oscillator 30 and input through the load circuit 40 as a reference signal, so that the local frequency is N times higher than the reference signal. Control for oscillating the oscillator 23 is performed. The value of N can be arbitrarily changed by a control unit (not shown), and the oscillation frequency of the local oscillator 23 is switched by switching the value of N.
[0022]
The above-described one-chip component 10 of the present embodiment is integrally formed on a semiconductor substrate by using a CMOS process or a MOS process.
FIG. 2 is a circuit diagram showing a specific configuration example of the oscillator 30. As shown in FIG. 2, the oscillator 30 is a clap oscillation circuit that performs a predetermined oscillation operation by using an externally attached crystal oscillator 52 as a part of a resonance circuit, and includes an FET 31, a resistor 32, capacitors 33 and 34, It is configured to include a constant current source 35. An LC parallel resonance circuit is formed by the crystal unit 52 and the capacitors 33 and 34. A signal having a resonance frequency determined by the element constant of each of these elements is amplified by the FET 31 (amplifier), so that the resonance frequency is increased. An oscillating operation is performed.
[0023]
By the way, in the initial state in which the oscillation is stopped, the oscillator 30 needs to supply a somewhat large current to the FET 31 to start the oscillation. Further, once the oscillator 30 starts oscillating at a predetermined frequency, it is easy to oscillate thereafter, so that the oscillating state can be maintained even if the current flowing through the FET 31 is reduced.
[0024]
In the present embodiment, a start circuit 36 and a timer circuit 39 are provided to switch the value of the current flowing through the FET 31 during and after a predetermined time at the start of oscillation. The start circuit 36 has a constant current source 37 and a switch 38 connected in series, and these series circuits are connected to the constant current source 35 in parallel. The timer circuit 39 maintains the output at a high level for a predetermined time immediately after the receiver is turned on. The above-described switch 38 is controlled to be ON only while the output of the timer circuit 39 is at a high level.
[0025]
Therefore, the output of the timer circuit 39 goes high for a predetermined time immediately after the power is turned on to the receiver, and the switch 38 in the start circuit 36 is turned on. At this time, since the two constant current sources 35 and 37 are both connected to the source side of the FET 31, a large current is supplied to the FET 31 by the two constant current sources 35 and 37, and the oscillator 30 starts oscillating. .
[0026]
On the other hand, when a predetermined time elapses after the power is turned on to the receiver, the output of the timer circuit 39 becomes low level, and the switch 38 in the start circuit 36 is turned off. At this time, since the power supply to the FET 31 is performed by only the constant current source 35 unlike before, the current flowing through the FET 31 is reduced.
[0027]
The above-described constant current source 35, start circuit 36, and timer circuit 39 correspond to a control circuit and a current supply circuit.
As described above, in the oscillator 30 used in the receiver of the present embodiment, when the power is turned on to the receiver, the two constant current sources 35 and 37 are connected and a large current is supplied to the FET 31. Can start the oscillating operation. When a predetermined time has elapsed since the power was turned on, the switch 38 to which one of the constant current sources 37 is connected is turned off, so that only the other constant current source 35 is connected to the FET 31. The flowing current decreases.
[0028]
By the way, as the current required for the oscillation of the oscillator 30 is reduced, the noise emitted to the outside of the one-chip component 10 via the pad 54 and the wiring connected to the pad 54 is reduced. The spurs that occur can also be reduced. Generally, the minimum current required for the oscillation of the oscillator 30 must be determined in consideration of the current flowing into the load circuit 40. If the current flowing into the load circuit 40 is large, the current supplied to the FET 31 of the oscillator 30 is large. turn into.
[0029]
Therefore, in the present embodiment, the current value flowing from the oscillator 30 into the load circuit 40 is minimized by increasing the input impedance by configuring the input stage of the load circuit 40 with a MOS FET. Actually, the entire one-chip component 10 including the load circuit 40 is formed by a MOS process or a CMOS process, and cost and power consumption are reduced.
[0030]
FIG. 3 to FIG. 7 are circuit diagrams showing specific configuration examples when a driver circuit is considered as the load circuit 40. FIG.
FIG. 3 shows a configuration of a load circuit 40 using a grounded source circuit including an FET 100 and a resistor 101 as an input circuit. The output signal of the oscillator 30 is directly input to the gate of the FET 100, and a signal having a phase opposite to that of the input signal is output from the drain of the FET 100.
[0031]
FIG. 4 shows a configuration of a load circuit 40 using a source follower circuit including an FET 110 and a resistor 111 as an input circuit. The output signal of the oscillator 30 is directly input to the gate of the FET 110, and a signal having the same phase as the input signal is output from the source of the FET 110.
[0032]
FIG. 5 shows a configuration of a load circuit 40 using an inverter circuit as an input circuit. An inverter circuit is formed by combining the p-type FET 120 and the n-type FET 121. The DC component of the signal output from the oscillator 30 is removed by the capacitor 125, and only the AC component (amplitude component) is supplied to the inverter circuit. Is entered. When an ordinary inverter circuit is used as an amplifier, each gate of the FETs 120 and 121 is connected to an output terminal via a resistor, and the bias voltage of the gate is almost equal to V. _DD However, it is not preferable to use such a resistor for bias because the input impedance of the inverter circuit becomes low. For this reason, in the present embodiment, another inverter circuit is configured by the FETs 122 and 123, and the input / output terminals of the inverter circuit are connected to generate a bias voltage. This bias voltage is applied to each gate of the FETs 120 and 121 via the p-type FET 124 whose gate is grounded. As described above, the bias voltage is generated by using another inverter circuit, and the bias voltage is supplied via the FET 124, so that the resistor connected between the input and the output in the inverter circuit including the FETs 120 and 121 is unnecessary. Therefore, the input impedance of the inverter circuit constituted by the FETs 120 and 121 can be set high, and the current value flowing from the oscillator 30 can be minimized.
[0033]
FIG. 6 shows a configuration of a load circuit 40 using a differential amplifier as an input circuit. A differential amplifier is constituted by the FETs 130 and 131, the resistors 132 and 133, and the constant current source 139. The output signal of the oscillator 30 is input to the gate of one of the FETs 130 via the capacitor 137. The two resistors 135 and 136 are for generating a bias voltage. The bias voltage is applied between the source and the drain of the FET 134 to the gate of one of the FETs 130 and directly to the gate of the FET 131. ing. In general, a bias circuit constituted by a resistor is used to apply a predetermined bias voltage to the gate of the FET 130. However, if a resistor is directly connected to the gate of the FET 130, the input impedance of the load circuit 40 using the FET 130 as an input stage will be described. Will be lower. However, by applying a bias voltage to the gate of the FET 130 via the FET 134 instead of directly connecting such a resistor, the input impedance of the load circuit 40 can be increased as compared with the case where a directly connected resistor is used. can do.
[0034]
FIG. 7 shows a configuration of another load circuit 40 using a differential amplifier as an input circuit. A differential amplifier is configured by the FETs 140 and 141, the resistors 142 and 143, and the constant current source 149, and the output signal of the oscillator 30 is directly input to the gate of one of the FETs 140. The FET 144, the constant current source 145, and the resistor 146 are bias circuits that generate a bias voltage to be applied to the other FET 141, and have a configuration equivalent to the FET 31, the resistor 32, and the constant current source 35 in the oscillator 30. I have. Therefore, the bias circuit generates the same bias voltage as the DC component of the output signal of the oscillator 30. Thus, the differential amplifier including the FETs 140 and 141, the resistors 142 and 143, and the constant current source 149 can amplify only the AC component included in the output signal of the oscillator 30.
[0035]
As described above, in the oscillator 30 of the present embodiment, the oscillation power of the oscillator 30 during the normal operation is reduced by increasing the current supplied to the FET 31 only for a predetermined time immediately after startup and then decreasing the current. The spurious generated in the receiver including the oscillator 30 can be reduced. Moreover, since only the current value supplied to the FET 31 is switched using the start circuit 36, the complexity of the manufacturing process and the circuit configuration can be minimized.
[0036]
In this specification, the power for starting and maintaining the oscillation operation is referred to as “oscillation power”. Generally, the oscillation power is proportional to the current flowing through the oscillator 30. For example, in this embodiment, when the voltage applied to the load circuit 40 from the output terminal (source of the FET 31) of the oscillator 30 is V1 and the input resistance of the load circuit 40 is R1, the oscillation power is V1. ² / R1. Further, as described above, in the present embodiment, since the load circuit 40 having a high input impedance is used, if the voltage appearing at the source of the FET 31 is V2 and the source resistance of the FET 31 is R2, the oscillation power is V2 ² / R2 can also be calculated.
[0037]
In this embodiment, the oscillation power of the oscillator 30 is reduced by turning off the switch 38 after the lapse of a predetermined time by using the timer circuit 39 that measures a predetermined time immediately after the receiver is turned on. are doing. As described above, by using the timer circuit 39, it is easy to switch the current value at a predetermined timing. In particular, this switching operation makes it easy to switch the current value supplied to the FET 31 in two stages.
[0038]
In the present embodiment, the one-chip component 10 including the oscillator 30 and the load circuit 40 other than the crystal oscillator 52 is integrally formed on a semiconductor substrate using a MOS process or a CMOS process, and a bipolar transistor or the like is used. , Power consumption can be reduced, and spurs can be further reduced with a reduction in oscillation power.
[0039]
Further, the load circuit 40 has an FET whose output signal from the oscillator 30 is input to the gate. Specifically, the load circuit 40 has a grounded source circuit including a FET, a source follower circuit, or an inverter circuit, which can increase the input impedance of the load circuit 40. It becomes possible to reduce the electric current flowing into 40. Therefore, it is possible to further reduce the current value of 2 flowing to the FET 31 in the oscillator 30 when a predetermined time has elapsed after the start.
[0040]
In the examples shown in FIGS. 3, 4, and 7, when the gate of the input-stage FET included in the load circuit 40 is directly connected to the output terminal of the oscillator 30, the gate of the input-stage FET is In addition, wiring other than the output terminal of the oscillator 30 is not connected. Therefore, the input impedance of the load circuit 40 can be further increased, and the oscillation power of the oscillator 30 can be further reduced.
[0041]
5 and 6, when the gate of the input stage FET included in the load circuit 40 is connected to the output terminal of the oscillator 30 via a DC removing capacitor, , A bias circuit for applying a bias voltage to this gate is connected via another FET. Generally, when a bias voltage is supplied to the gate of an FET, a resistor is often used, but instead of supplying a bias voltage via a resistor in this way, by supplying a bias voltage via an FET, The input impedance of the load circuit 40 can be further increased, and the oscillation power of the oscillator can be further reduced.
[0042]
Note that the present invention is not limited to the above embodiment, and various modifications can be made within the scope of the present invention. For example, in the above-described embodiment, the load circuit 40 is provided separately from the PLL circuit 27 connected downstream of the oscillator 30, but the load circuit 40 may be included in the PLL circuit 27. In this case, the input circuit included in the PLL circuit 27 may be realized by the configurations shown in FIGS.
[0043]
In the above-described embodiment, the reference signal necessary for the operation of the PLL circuit 27 is generated by the oscillator 30 to which the crystal oscillator 52 is connected. However, the reference signal may be used for other purposes. For example, the oscillator 30 may be used to generate a clock signal required for operation of a processor (not shown).
[0044]
In the above-described embodiment, the on / off state of the switch 38 in the start circuit 36 is switched according to the output of the timer circuit 39. However, the switch is performed by issuing an instruction from a microcomputer or another logic circuit. You may.
[0045]
Further, in the above-described embodiment, the current value supplied to the FET 31 is switched using the two constant current sources 35 and 37. However, these are replaced with two resistors, and when a predetermined time has elapsed after startup, Alternatively, the resistance value of the resistor connected to the source of the FET 31 may be increased to reduce the current value flowing through the FET 31.
[0046]
In addition, the current supplied by the constant current source 37 is set to be smaller than the current supplied by the constant current source 35, and only the current supply by the constant current source 35 is effective at the time of start-up. Exclusive control may be performed such that only the current supply by the source 37 is valid.
[0047]
Further, the two constant current sources 35 and 37 described above may not be provided completely independently, but may be configured with a part in common. FIG. 8 is a diagram showing a partial configuration of a modified example of the oscillator 30, and shows a configuration of a current supply circuit 200 having functions of a constant current source 35 and a start circuit 36. The current supply circuit 200 has a constant current I ₁ , A current source 202, an FET 205 that forms a first current mirror circuit with the FETs 203 and 204, an FET 206 that forms a second current mirror circuit with the FETs 203 and 204, and a second current mirror. It is configured to include switches 207 and 208 for turning on / off the operation of the mirror circuit, and an inverter circuit 209.
[0048]
Each of the FETs 204, 205, and 206 has a gate length (channel length) of L and a gate width (channel width) of W. ₁ , W ₂ , W ₃ Is set to At the time of startup, one of the switches 207 is selectively turned on, so that the gate of the FET 206 has the same potential as the gate of the FET 204, and the current supply operation by the second current mirror circuit becomes effective. As a result, at the time of startup, a large current is supplied to the FET 31 by both the first and second current mirror circuits. The current I supplied by the first current mirror circuit ₂ Is (W ₂ / W ₁ ) I ₁ , The current I supplied by the second current mirror circuit ₃ Is (W ₃ / W ₁ ) I ₁ Therefore, the combined current I obtained by adding these ₂ '(= ((W ₂ + W ₃ ) / W ₁ ) I ₁ ) Is supplied to the FET 31. When a predetermined time elapses after the activation, the other switch 208 is selectively turned on, so that the gate of the FET 206 is grounded, and the current supply operation by the second current mirror circuit is invalidated. As a result, when a predetermined time has elapsed after startup, a small current I ₂ (= (W ₂ / W ₁ ) I ₁ ) Is supplied.
[0049]
Further, in the above-described embodiment, the value of the current supplied to the FET 31 is varied at the time of startup and after the lapse of a predetermined time, but the operating voltage of the FET 31 may be switched.
FIG. 9 is a diagram illustrating a modification of the oscillator. The oscillator 30A shown in FIG. 9 mainly differs from the oscillator 30 shown in FIG. 2 in that a power supply circuit 300 for generating an operation voltage (drain voltage) of the FET 31 is added. The power supply circuit 300 includes a constant voltage source 301, an FET 302, and a switch 303. The gate and the drain of the FET 302 are both connected to the positive terminal of the constant voltage source 301. The connection state of the switch 303 is switched according to the output of the timer circuit 39A. When the output of the timer circuit 39A is at a high level, a voltage appearing at the gate of the FET 302 is applied to the drain of the FET 31 and one end of the resistor 32. When this output is at a low level, a voltage appearing at the source of the FET 302 is applied to the drain of the FET 31 and one end of the resistor 32.
[0050]
The timer circuit 39A has two output terminals. The connection state of the switch 38 in the start circuit 36 is switched by a signal output from one output terminal, and the power supply is controlled by a signal output from the other output terminal. The connection state of the switch 303 in the circuit 300 is switched. At startup, the signals output from the two output terminals are both at the high level, the switch 38 is turned on, and the switch 303 is connected to the gate side of the FET 302. Accordingly, a large current is supplied to the FET 31 using the two constant current sources 35 and 37, and the output voltage of the constant voltage source 301 is applied to the drain of the FET 31 by the power supply circuit 300 as it is. Next, when a predetermined time has elapsed after activation, only the signal output from one output terminal of the timer circuit 39A changes to low level, the switch 38 is turned off, and the current supplied to the FET 31 decreases. . Further, after a lapse of a predetermined time, the signal output from the other output terminal of the timer circuit 39A also changes to low level, and the connection of the switch 303 is switched to the source side of the FET 302 so that the voltage applied to the drain of the FET 31 becomes low. Lower.
[0051]
In this way, by reducing the operating voltage of the oscillator 30A to such a degree that the oscillation does not stop after the elapse of a predetermined time after the startup (in the example shown in FIG. 9, the threshold voltage of the FET 302), the amplitude of the oscillation output of the oscillator 30A is reduced. And the oscillation power of the oscillator 30A can be further reduced, and the spurious generated in the receiver including the oscillator 30A can be further reduced.
[0052]
Further, by switching the manual operation voltage using the timer circuit 39A, the operation voltage can be easily switched at a predetermined timing. In particular, this switching operation makes it easy to switch the operating voltage applied to the FET 31 in two stages.
[0053]
In the configuration shown in FIG. 9, by providing both the start circuit 36 and the power supply circuit 300 in the oscillator 30A, the current supplied to the FET 31 after startup is reduced and the operating voltage is reduced. And only the control for lowering the operating voltage may be performed.
[0054]
【The invention's effect】
As described above, according to the present invention, the oscillation power of the crystal oscillator during normal operation is reduced by increasing the current or voltage supplied to the amplifier only for a predetermined time immediately after startup and then decreasing it. Spurious generated in a device including the crystal oscillator can be reduced. Moreover, since only the current value and the voltage value supplied to the amplifier are switched, the complexity of the manufacturing process and the circuit configuration can be minimized.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a configuration of a receiver according to an embodiment.
FIG. 2 is a circuit diagram showing a specific configuration example of an oscillator.
FIG. 3 is a circuit diagram showing a specific configuration example when a driver circuit is considered as a load circuit.
FIG. 4 is a circuit diagram showing a specific configuration example when a driver circuit is considered as a load circuit.
FIG. 5 is a circuit diagram showing a specific configuration example when a driver circuit is considered as a load circuit.
FIG. 6 is a circuit diagram showing a specific configuration example when a driver circuit is considered as a load circuit.
FIG. 7 is a circuit diagram showing a specific configuration example when a driver circuit is considered as a load circuit.
FIG. 8 is a diagram showing a partial configuration of a modified example of the oscillator.
FIG. 9 is a diagram showing a modification of the oscillator.
[Explanation of symbols]
10 1-chip components
21 High frequency amplifier circuit
22 Mixing circuit
23 Local oscillator
24, 26 Intermediate frequency filter
25 Intermediate frequency amplifier
27 PLL circuit
30, 30A oscillator
31, 201, 203, 204, 205, 206, 302 FET
32 resistance
33, 34 capacitors
35, 37 constant current source
36 Start circuit
38, 207, 208, 303 switch
39, 39A timer circuit
40 load circuit
50 antenna
52 crystal oscillator
54 pads
200 current supply circuit
209 Inverter circuit
300 power supply circuit
301 constant voltage source

Claims

A resonance circuit including a crystal oscillator,
An amplifier for amplifying a signal having a resonance frequency of the resonance circuit;
By varying the current or voltage supplied to the amplifier, a control circuit that reduces the oscillation power when a predetermined time at the time of startup has elapsed,
A crystal oscillator comprising:

In claim 1,
The crystal oscillator according to claim 1, wherein the control circuit includes a timer circuit that measures a predetermined time at the time of starting, and a switch that switches the oscillation power when the predetermined time measured by the timer circuit has elapsed.

In claim 1 or 2,
The control circuit sets a current to be supplied to the amplifier to a first current value for a predetermined time at the time of startup, and sets a second current value smaller than the first current value when a predetermined time has elapsed. A crystal oscillator, comprising:

In claim 1 or 2,
The control circuit sets the voltage supplied to the amplifier to a first voltage value for a predetermined time at the time of startup, and sets the voltage to a second voltage value lower than the first voltage value when a predetermined time has elapsed. A crystal oscillator characterized by having a power supply circuit that performs the operation.

In claim 1 or 2,
The control circuit includes:
The current supplied to the amplifier is set to a first current value until a first time at the time of startup has elapsed, and a second current smaller than the first current value has been set when the first time has elapsed. A current supply circuit for setting a current value;
The voltage supplied to the amplifier is set to a first voltage value until a second time longer than the first time at the time of startup has elapsed, and the first voltage value has been set when the second time has elapsed. A power supply circuit for setting a second voltage value lower than the voltage value;
A crystal oscillator characterized by having:

6. A crystal oscillator according to claim 1, further comprising a load circuit connected to an output terminal of the crystal oscillator, wherein components other than the crystal oscillator are formed on a semiconductor substrate using a MOS process or a CMOS process. A semiconductor device.

In claim 6,
The semiconductor device according to claim 1, wherein the load circuit includes an FET for inputting an output signal of the crystal oscillator to a gate.

In claim 7,
The semiconductor device according to claim 1, wherein the load circuit has a common source circuit including the FET.

In claim 7,
The semiconductor device according to claim 1, wherein the load circuit includes a source follower circuit including the FET.

In claim 7,
The semiconductor device according to claim 1, wherein the load circuit includes an inverter circuit including the FET.

In any one of claims 7 to 10,
A semiconductor device, wherein when the output terminal of the crystal oscillator is directly connected to the gate of the FET, no wiring other than the output terminal is connected to the gate of the FET.

In any one of claims 7 to 10,
When the output terminal of the crystal oscillator and the gate of the FET are connected via a DC removing capacitor, a bias circuit for applying a bias voltage to the gate of the FET is connected to another FET via another FET. A semiconductor device, wherein the semiconductor device is connected to the semiconductor device.