JP2008004977A - Oscillating circuit - Google Patents

Oscillating circuit Download PDF

Info

Publication number
JP2008004977A
JP2008004977A JP2006169600A JP2006169600A JP2008004977A JP 2008004977 A JP2008004977 A JP 2008004977A JP 2006169600 A JP2006169600 A JP 2006169600A JP 2006169600 A JP2006169600 A JP 2006169600A JP 2008004977 A JP2008004977 A JP 2008004977A
Authority
JP
Japan
Prior art keywords
transistor
differential amplifier
gain
pair
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006169600A
Other languages
Japanese (ja)
Inventor
Satoshi Kayama
聡 香山
Junya Yano
絢也 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko NPC Corp
Original Assignee
Seiko NPC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko NPC Corp filed Critical Seiko NPC Corp
Priority to JP2006169600A priority Critical patent/JP2008004977A/en
Publication of JP2008004977A publication Critical patent/JP2008004977A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an oscillating circuit in which an oscillator is provided, with early oscillation start time, and the non-deformed waveform of signal. <P>SOLUTION: The oscillating circuit has a resonator, such as an SAW resonator; a differential amplifier for amplifying signal, such as a high-frequency signal generated in the resonator, and outputting a feedback signal to the resonator; and a means for changing a gain of the differential amplifier in a predetermined time, from power-on and in a time point after elapse of the predetermined time. As a means for changing a gain, a gain adjusting circuit is provided on the differential amplifier, with a first transistor 13 connected to a constant voltage source and a second transistor 14 connected, by changing a switch 15 to the constant voltage source or a second power source. Since connection/disconnection of the switch 15 can shorten the time required for starting the oscillation with stable amplitude, and the gain of the circuit can be suppressed after stable oscillation, the oscillating circuit can be realized in which the waveform of the signal is not deformed. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、差動増幅器を備えた発振回路に関し、特に発振開始時間が早く信号の波形が潰れることのない発振回路に関するものである。   The present invention relates to an oscillation circuit including a differential amplifier, and more particularly to an oscillation circuit in which an oscillation start time is early and a signal waveform is not crushed.

従来、SAW(Surface Acoustic Wave)共振子を用いた発振回路は、発振回路の利得をSAW共振子の挿入損失よりも大きくする為に差動増幅器を複数段配置し、帰還ループを構成していた。   Conventionally, in an oscillation circuit using a SAW (Surface Acoustic Wave) resonator, a plurality of differential amplifiers are arranged to make the gain of the oscillation circuit larger than the insertion loss of the SAW resonator, thereby forming a feedback loop. .

引用文献1にはSAW共振子を用いた発振器が記載されている。この文献には温度特性を補正して周波数可変範囲の少ない電圧制御型発振器、この電圧制御型発振器を備えたクロック変換器及びこのクロック変換器を用いた電子機器が開示されている。即ち、電圧制御型SAW発振器を構成するSAW共振子の出力部にLC共振回路からなるタンク回路を設け、このタンク回路素子の温度特性を利用してSAW共振子の共振信号の位相変化をキャンセルすることにより、SAW共振子の周波数偏差−温度特性を補正する。これによって、電圧制御型SAW発振器の回路規模を大ききすることなく、従来のAT水晶振動子とほぼ同程度の周波数偏差−温度特性を得ることができる。また、AT水晶振動子に比べてジッタの少ないクロック信号を生成することができる。さらに、電源電圧が低電圧化されても容易に周波数可変範囲を補償してクロック信号の周波数偏差を高精度に維持することができる。
特開2004−120353号公報
Reference 1 describes an oscillator using a SAW resonator. This document discloses a voltage controlled oscillator having a small frequency variable range by correcting temperature characteristics, a clock converter including the voltage controlled oscillator, and an electronic device using the clock converter. That is, a tank circuit composed of an LC resonance circuit is provided at the output part of the SAW resonator constituting the voltage-controlled SAW oscillator, and the change in phase of the resonance signal of the SAW resonator is canceled using the temperature characteristic of the tank circuit element. Thus, the frequency deviation-temperature characteristic of the SAW resonator is corrected. This makes it possible to obtain frequency deviation-temperature characteristics substantially the same as those of a conventional AT crystal resonator without increasing the circuit scale of the voltage-controlled SAW oscillator. Further, it is possible to generate a clock signal with less jitter than the AT crystal unit. Furthermore, even if the power supply voltage is lowered, the frequency variable range can be easily compensated and the frequency deviation of the clock signal can be maintained with high accuracy.
JP 2004-120353 A

このような発振回路は、発振回路の利得が大き過ぎると信号の振幅が電源電圧以上に振れてしまい、信号の波形が潰れてしまう為、発振回路の利得はある程度抑える必要があった。一方、電源を投入してから発振信号の振幅を安定させるまでの間は、発振回路の利得が十分でないと安定発振するまでに時間がかかってしまっていた。
本発明は、このような事情によりなされたものであり、発振開始時間が早く、同時に信号波形が潰れることのない発振回路を提供する。
In such an oscillation circuit, if the gain of the oscillation circuit is too large, the amplitude of the signal swings beyond the power supply voltage and the waveform of the signal is crushed. Therefore, it is necessary to suppress the gain of the oscillation circuit to some extent. On the other hand, from when the power is turned on until the amplitude of the oscillation signal is stabilized, it takes time until stable oscillation occurs unless the gain of the oscillation circuit is sufficient.
The present invention has been made under such circumstances, and provides an oscillation circuit that has an early oscillation start time and at the same time the signal waveform does not collapse.

本発明の発振回路の一態様は、共振子と、前記共振子で生成された信号を増幅して出力すると共に前記共振子に帰還信号を出力する差動増幅器とを具備し、電源投入時から所定時間と前記所定時間経過した後とで前記差動増幅器の利得を変える手段を有することを特徴としている。前記差動増幅器は、電源投入時から前記所定時間における利得よりも前記所定時間経過した後における利得を小さくするようにしても良い。前記差動増幅器は、一端が第1の電源に接続された一対の負荷抵抗と、前記一対の負荷抵抗の他端に各々接続された一対の差動トランジスタと、前記一対の差動トランジスタの電流流出端の共通接続部と第2の電源との間に前記差動増幅器の利得を変える利得調整回路とを有するようにしても良い。前記利得調整回路は、前記一対の差動トランジスタの電流流出端の共通接続部と第2の電源との間に各々接続された第1のトランジスタおよび第2のトランジスタと、前記第1のトランジスタの制御端に接続された定電圧源と、前記第2のトランジスタの制御端に接続され前記第2のトランジスタを前記定電圧源あるいは前記第2の電源に導通させるスイッチとを有し、電源投入時から所定時間の間は前記第2のトランジスタの制御端を前記定電圧源に導通させ、前記所定時間経過後は前記第2のトランジスタの制御端を前記第2の電源に導通させるように前記スイッチを切り替えるようにしても良い。前記利得調整回路は、前記一対の差動トランジスタの電流流出端の共通接続部と第2の電源との間に接続された第1のトランジスタおよび第2のトランジスタと、前記第1のトランジスタの制御端に接続された第1の定電圧源と、前記第2のトランジスタに電圧を供給する第2の定電圧源と、前記第2のトランジスタと前記第2の定電圧源との間に前記第2のトランジスタに供給される電圧を制限するためのCR回路とを具備するようにしても良い。前記利得調整回路は、前記一対の差動トランジスタの電流流出端の共通接続部と第2の電源との間に接続されたトランジスタと、前記トランジスタに第1の電圧を供給する第1の定電圧源と、前記トランジスタに第2の電圧を供給する第2の定電圧源と、前記第1の定電圧源と前記トランジスタとの間および前記第2の定電圧源と前記トランジスタとの間に前記トランジスタに供給される電圧を前記第1の電圧から前記第2の電圧の範囲内に制御するCR回路とを具備するようにしても良い。前記差動増幅器は、前記一対の差動トランジスタと、前記第1の電源及び前記一対の差動トランジスタの各々の電流流入端間に複数並列接続された負荷抵抗とを具備し、前記負荷抵抗に直列接続されたスイッチのオンオフによって前記第1の電源と前記一対の差動トランジスタ間の負荷抵抗値を制御することにより前記差動増幅器の利得を変えるようにしても良い。前記差動増幅器は、前記一対の差動トランジスタと、前記第1の電源及び前記一対の差動トランジスタの各々の電流流入端間に各々複数直列接続された負荷抵抗とを有し、前記負荷抵抗の各々の両端子間に前記負荷抵抗に並列に接続されたスイッチのオンオフによって前記第1の電源と前記一対の差動トランジスタ間の負荷抵抗値を制御することにより前記差動増幅器の利得を変えるようにしても良い。前記差動増幅器は、前記負荷抵抗に代えてインダクタを具備するようにしても良い。   One aspect of the oscillation circuit of the present invention includes a resonator and a differential amplifier that amplifies and outputs a signal generated by the resonator and outputs a feedback signal to the resonator. It is characterized by having means for changing the gain of the differential amplifier between a predetermined time and after the predetermined time has elapsed. The differential amplifier may be configured such that the gain after the predetermined time has elapsed is smaller than the gain at the predetermined time from when the power is turned on. The differential amplifier includes a pair of load resistors whose one ends are connected to a first power supply, a pair of differential transistors connected to the other ends of the pair of load resistors, and currents of the pair of differential transistors You may make it have the gain adjustment circuit which changes the gain of the said differential amplifier between the common connection part of an outflow end, and a 2nd power supply. The gain adjustment circuit includes a first transistor and a second transistor connected between a common connection portion at a current outflow end of the pair of differential transistors and a second power source, and the first transistor A constant voltage source connected to the control terminal; and a switch connected to the control terminal of the second transistor and conducting the second transistor to the constant voltage source or the second power source. The control terminal of the second transistor is made conductive to the constant voltage source for a predetermined time from the time point, and the control terminal of the second transistor is made conductive to the second power source after the predetermined time has elapsed. May be switched. The gain adjustment circuit controls a first transistor and a second transistor connected between a common connection portion at a current outflow end of the pair of differential transistors and a second power source, and controls the first transistor. A first constant voltage source connected to an end; a second constant voltage source for supplying a voltage to the second transistor; and the second constant voltage source between the second transistor and the second constant voltage source. And a CR circuit for limiting the voltage supplied to the two transistors. The gain adjustment circuit includes: a transistor connected between a common connection portion at a current outflow end of the pair of differential transistors and a second power supply; and a first constant voltage that supplies a first voltage to the transistor. A source, a second constant voltage source for supplying a second voltage to the transistor, and between the first constant voltage source and the transistor and between the second constant voltage source and the transistor. A CR circuit that controls the voltage supplied to the transistor within the range from the first voltage to the second voltage may be provided. The differential amplifier includes the pair of differential transistors, and a plurality of load resistors connected in parallel between current inflow ends of the first power source and the pair of differential transistors, and the load resistors The gain of the differential amplifier may be changed by controlling the load resistance value between the first power supply and the pair of differential transistors by turning on and off the switches connected in series. The differential amplifier includes the pair of differential transistors and a plurality of load resistors connected in series between current inflow ends of the first power source and the pair of differential transistors, respectively. The gain of the differential amplifier is changed by controlling the load resistance value between the first power supply and the pair of differential transistors by turning on and off a switch connected in parallel with the load resistance between both terminals of You may do it. The differential amplifier may include an inductor instead of the load resistor.

安定した振幅で発振を開始するまでの時間が短縮でき、安定発振後は回路の利得を抑えることにより信号の波形が潰れることの無い発振回路が実現できる。   The time required to start oscillation with a stable amplitude can be shortened, and after stable oscillation, by suppressing the gain of the circuit, it is possible to realize an oscillation circuit that does not collapse the signal waveform.

本発明は、SAW共振子などの共振子を有する発振回路において、電源投入から発振信号の振幅が安定するまでは回路の利得を大きくしておき、安定発振後は、回路の利得を抑える様な構成とすることにより、発振開始時間が早く、同時に信号の波形が潰れることがないことに特徴がある。
以下、実施例を参照して発明の実施の形態を説明する。
According to the present invention, in an oscillation circuit having a resonator such as a SAW resonator, the gain of the circuit is increased until the amplitude of the oscillation signal is stabilized after the power is turned on, and the gain of the circuit is suppressed after the stable oscillation. The configuration is characterized in that the oscillation start time is early and the waveform of the signal is not crushed at the same time.
Hereinafter, embodiments of the invention will be described with reference to examples.

まず、図1乃至図3及び図8を参照して実施例1を説明する。
図1は、例えば、SAW共振子を用いた共振子を備えた発振回路の回路図、図2は、図1の発振回路に用いた差動増幅器の回路図、図3は、図2の差動増幅器に用いたスイッチ15の回路図、図8は、図2の差動増幅器で帰還回路を構成したときの発振振幅である。
この実施例で用いられるSAW共振子を備えた発振回路は、図1に示す様に、所定の共振周波数を有するSAW共振子1と、複数の差動増幅器2、3、4、5と、これら差動増幅器の入力側および出力側に挿入される容量6、7、8と、1対の出力トランジスタ10a、10bとから構成されている。また、発振用の差動増幅器2、3、帰還用の差動増幅器4及びSAW共振子1によって正帰還ループ11が形成される。
First, Embodiment 1 will be described with reference to FIGS. 1 to 3 and FIG.
1 is a circuit diagram of an oscillation circuit having a resonator using, for example, a SAW resonator, FIG. 2 is a circuit diagram of a differential amplifier used in the oscillation circuit of FIG. 1, and FIG. 3 is a difference of FIG. FIG. 8 is a circuit diagram of the switch 15 used in the dynamic amplifier, and FIG. 8 shows the oscillation amplitude when the feedback circuit is configured by the differential amplifier of FIG.
As shown in FIG. 1, an oscillation circuit including a SAW resonator used in this embodiment includes a SAW resonator 1 having a predetermined resonance frequency, a plurality of differential amplifiers 2, 3, 4, 5 and these. Capacitors 6, 7, and 8 inserted on the input side and output side of the differential amplifier, and a pair of output transistors 10a and 10b. A positive feedback loop 11 is formed by the oscillation differential amplifiers 2 and 3, the feedback differential amplifier 4 and the SAW resonator 1.

SAW共振子1で共振した所定の共振周波数の高周波信号は、容量6を介して発振用の差動増幅器2の非反転入力端子(+)に入力され、差動増幅器2の第1の出力端子から出力される。この出力信号は、差動増幅器3等の他の少なくとも1つの差動増幅器に入力され、その後出力用の差動増幅器5の非反転入力端子(+)に入力され、差動増幅器5の第1の出力端子から出力される。出力用差動増幅器5の第1の出力端子から出力された信号は、出力トランジスタ10aに入力され、出力トランジスタ10aから出力(OUTN)される。   A high-frequency signal having a predetermined resonance frequency resonated by the SAW resonator 1 is input to the non-inverting input terminal (+) of the oscillation differential amplifier 2 via the capacitor 6, and the first output terminal of the differential amplifier 2. Is output from. This output signal is input to at least one other differential amplifier such as the differential amplifier 3, and then input to the non-inverting input terminal (+) of the differential amplifier 5 for output. Is output from the output terminal. The signal output from the first output terminal of the output differential amplifier 5 is input to the output transistor 10a and output (OUTN) from the output transistor 10a.

発振回路において発振を開始させる為には、帰還ループ11を構成する差動増幅器の利得の和がSAW共振子1の挿入損失より大きい必要がある。しかし、利得が大きくなり過ぎると信号の振幅が電源電圧以上に振れてしまい差動増幅器で増幅される際に信号の波形が潰れてしまうという問題が生じる。この為、差動増幅器の利得はある程度抑えておく必要があるが、利得を抑えると差動増幅器の増幅率が小さくなってしまう為に安定した振幅で発振するまでに時間がかかってしまうという問題が生じる。この実施例は、これらの問題を図2に示す差動増幅器を利用することにより解決するものである。   In order to start oscillation in the oscillation circuit, the sum of the gains of the differential amplifiers constituting the feedback loop 11 needs to be larger than the insertion loss of the SAW resonator 1. However, if the gain becomes too large, the amplitude of the signal fluctuates beyond the power supply voltage, causing a problem that the signal waveform is crushed when amplified by the differential amplifier. For this reason, it is necessary to suppress the gain of the differential amplifier to some extent, but if the gain is suppressed, the amplification factor of the differential amplifier becomes small, so it takes time to oscillate with a stable amplitude. Occurs. This embodiment solves these problems by using the differential amplifier shown in FIG.

図2の差動増幅器は、1対の差動トランジスタ16a、16bを具備する。これら差動トランジスタには、例えば、n型MOSトランジスタを用いる。差動トランジスタ16a、16bは、そのドレインが負荷抵抗17a、17bを介して電源(VDD)に接続され、ソースがトランジスタ13、14を各々含む2つの定電流源に接続されている。トランジスタ13、14のソース側は、接地(GND)されている。   The differential amplifier shown in FIG. 2 includes a pair of differential transistors 16a and 16b. As these differential transistors, for example, n-type MOS transistors are used. The differential transistors 16a and 16b have drains connected to a power source (VDD) via load resistors 17a and 17b, and sources connected to two constant current sources including the transistors 13 and 14, respectively. The source sides of the transistors 13 and 14 are grounded (GND).

このように、差動増幅器は、トランジスタ13からなる定電流源とトランジスタ14からなる定電流源の2つを備えている。定電流源のいずれのトランジスタ13、14もゲートに電圧を印加する定電圧源(VG)に接続され、さらに、トランジスタ14のゲートと定電圧源(VG)との間にはスイッチ15が介在され、スイッチ15によって、このゲートと定電圧源(VG)との間が断続される様に構成されている。   As described above, the differential amplifier includes two constant current sources including the transistor 13 and constant current source including the transistor 14. Both transistors 13 and 14 of the constant current source are connected to a constant voltage source (VG) that applies a voltage to the gate, and a switch 15 is interposed between the gate of the transistor 14 and the constant voltage source (VG). The switch 15 is configured so that the gate and the constant voltage source (VG) are intermittently connected.

電源投入時にスイッチ15を定電圧側に切り替えてトランジスタ14のゲートに定電圧源(VG)から電圧を印加させる。そして、差動増幅器に流れる電流を大きくして利得を大きくする。電源投入時に差動増幅器の利得を大きくすることにより、図1のSAW共振子1の微小信号振幅を短時間で増大できる。電源投入後所定時間経過した後、スイッチ15を接地(GND)側に切り替えると、差動増幅器の定電流源はトランジスタ13を含む1つのみになり、その結果、差動増幅器を流れる電流は小さくなり利得は抑えられる。図2に示す差動増幅器を利用することにより、安定した振幅で発振開始するまでの時間が短縮でき、安定発振後に回路の利得を抑えることで信号の波形が潰れることの無い発振回路を実現可能である。   When the power is turned on, the switch 15 is switched to the constant voltage side to apply a voltage from the constant voltage source (VG) to the gate of the transistor 14. Then, the current flowing through the differential amplifier is increased to increase the gain. By increasing the gain of the differential amplifier when the power is turned on, the minute signal amplitude of the SAW resonator 1 in FIG. 1 can be increased in a short time. When the switch 15 is switched to the ground (GND) side after a predetermined time has elapsed after the power is turned on, the differential amplifier has only one constant current source including the transistor 13, and as a result, the current flowing through the differential amplifier is small. The gain is suppressed. By using the differential amplifier shown in FIG. 2, it is possible to shorten the time until oscillation starts with a stable amplitude, and to realize an oscillation circuit that does not collapse the signal waveform by suppressing the gain of the circuit after stable oscillation It is.

図2に示した差動増幅器で帰還回路を構成したときの発振振幅は、図8の通りである。従来技術では安定した振幅で発振するまでに電源投入から14μs程度掛かっていたが(図11参照)、この差動増幅器を用いてスイッチ15を3.5μs後に接地(GND)側に切り替えれば、電源投入後5μs程度で安定した振幅で発振開始する。   The oscillation amplitude when the feedback circuit is configured by the differential amplifier shown in FIG. 2 is as shown in FIG. In the prior art, it took about 14 μs from turning on the power to oscillate with a stable amplitude (see FIG. 11). However, if the switch 15 is switched to the ground (GND) side after 3.5 μs using this differential amplifier, the power Oscillation starts with a stable amplitude after about 5 μs.

図3は、図2に示すスイッチ15の一例である。
トランジスタ14のゲート・定電圧源(VG)間にはトランジスタ28が接続され、トランジスタ28のドレインと定電圧源(VG)とが接続され、ソースとトランジスタ14のゲートとが接続されている。また、トランジスタ28のソースとトランジスタ14のゲートとの間にドレインを接続し、ソースを接地したトランジスタ29を配置する。これらトランジスタ28、29のゲートに抵抗31を介してVDDもしくはVSS(GND)電圧を印加するスイッチ(VSW)を接続する。抵抗31とトランジスタ29のゲートとの間にはインバータ30が接続されている。
FIG. 3 is an example of the switch 15 shown in FIG.
The transistor 28 is connected between the gate of the transistor 14 and the constant voltage source (VG), the drain of the transistor 28 and the constant voltage source (VG) are connected, and the source and the gate of the transistor 14 are connected. Further, a transistor 29 having a drain connected between the source of the transistor 28 and the gate of the transistor 14 and the source grounded is disposed. A switch (VSW) for applying a VDD or VSS (GND) voltage is connected to the gates of the transistors 28 and 29 via a resistor 31. An inverter 30 is connected between the resistor 31 and the gate of the transistor 29.

電源投入時において、スイッチ(VSW)にVDD電圧を印加すると、トランジスタ28がオンし、トランジスタ29がオフする。これにより、追加電流源であるトランジスタ14がオンする。その後、電源投入後所定時間経過後にスイッチ(VSW)にVSS電圧(GND)を印加すると、トランジスタ29がオンしトランジスタ28がオフしてトランジスタ14がオフする。   When the VDD voltage is applied to the switch (VSW) when the power is turned on, the transistor 28 is turned on and the transistor 29 is turned off. As a result, the transistor 14 as an additional current source is turned on. After that, when a VSS voltage (GND) is applied to the switch (VSW) after a predetermined time has elapsed after the power is turned on, the transistor 29 is turned on, the transistor 28 is turned off, and the transistor 14 is turned off.

次に、図4を参照して実施例2を説明する。
図4は、図1の発振回路に利用される差動増幅器の回路図である。
図4の差動増幅器は、1対の差動トランジスタ21a、21bを具備する。これら差動トランジスタには、例えば、n型MOSトランジスタを用いる。差動トランジスタ21a、21bは、そのドレインが負荷抵抗19a、19b、20a、20bを介して電源(VDD)に接続され、ソースがトランジスタ22を含む定電流源に接続されている。トランジスタ22のソース側は、接地(GND)されている。負荷抵抗20a、20bは、それぞれ負荷抵抗19a、19bに並列接続され、それぞれスイッチ18a、18bを備えており、負荷抵抗20a、20bが増幅回路から接離されるように構成されている。定電流源となるトランジスタ22のゲートにはゲート電圧を印加する定電圧源(VG)が接続されている。
Next, Embodiment 2 will be described with reference to FIG.
FIG. 4 is a circuit diagram of a differential amplifier used in the oscillation circuit of FIG.
The differential amplifier shown in FIG. 4 includes a pair of differential transistors 21a and 21b. As these differential transistors, for example, n-type MOS transistors are used. The differential transistors 21 a and 21 b have drains connected to a power source (VDD) via load resistors 19 a, 19 b, 20 a and 20 b, and sources connected to a constant current source including the transistor 22. The source side of the transistor 22 is grounded (GND). The load resistors 20a and 20b are connected in parallel to the load resistors 19a and 19b, respectively, and include switches 18a and 18b, respectively, so that the load resistors 20a and 20b are connected to and separated from the amplifier circuit. A constant voltage source (VG) for applying a gate voltage is connected to the gate of the transistor 22 serving as a constant current source.

差動増幅器は、電源投入時にスイッチ18a、18bをオフにして、負荷抵抗を負荷抵抗19a、19bだけにすることによって利得を大きくする。その後、電源投入後所定時間経過後には、スイッチ18a、18bをオンにして負荷抵抗を負荷抵抗19aと19b及び負荷抵抗20aと20bの並列合成抵抗とすることによって利得を抑える。このような差動増幅器を利用することにより、安定した振幅で発振開始するまでの時間が短縮でき、安定発振後に回路の利得を抑えることで信号の波形が潰れることの無い発振回路を実現可能である。   The differential amplifier increases the gain by turning off the switches 18a and 18b when the power is turned on, so that the load resistances are only the load resistances 19a and 19b. Thereafter, after a predetermined time has elapsed after the power is turned on, the switches 18a and 18b are turned on to reduce the gain by making the load resistances parallel combined resistances of the load resistances 19a and 19b and the load resistances 20a and 20b. By using such a differential amplifier, it is possible to reduce the time required to start oscillation with a stable amplitude, and it is possible to realize an oscillation circuit that does not collapse the signal waveform by suppressing the circuit gain after stable oscillation. is there.

次に、図5を参照して実施例3を説明する。
図5は、図1の発振回路に利用される差動増幅器の回路図である。
図5の差動増幅器は、1対の差動トランジスタ26a、26bを具備する。これら差動トランジスタには、例えば、n型MOSトランジスタを用いる。差動トランジスタ26a、26bは、そのドレインが負荷抵抗23a、23b、24a、24bを介して電源(VDD)に接続され、ソースがトランジスタ27を含む定電流源に接続されている。トランジスタ27のソース側は接地(GND)されている。負荷抵抗24a、24bは、それぞれ負荷抵抗23a、23bに直列接続され、それぞれスイッチ25a、25bが並列に接続されており、負荷抵抗24a、24bが増幅回路から接離されるように構成されている。定電流源となるトランジスタ27のゲートにはゲート電圧を印加する定電圧源(VG)が接続されている。
Next, Example 3 will be described with reference to FIG.
FIG. 5 is a circuit diagram of a differential amplifier used in the oscillation circuit of FIG.
The differential amplifier shown in FIG. 5 includes a pair of differential transistors 26a and 26b. As these differential transistors, for example, n-type MOS transistors are used. The differential transistors 26 a and 26 b have drains connected to a power source (VDD) via load resistors 23 a, 23 b, 24 a and 24 b, and sources connected to a constant current source including the transistor 27. The source side of the transistor 27 is grounded (GND). The load resistors 24a and 24b are connected in series to the load resistors 23a and 23b, respectively, the switches 25a and 25b are connected in parallel, and the load resistors 24a and 24b are connected to and separated from the amplifier circuit. A constant voltage source (VG) for applying a gate voltage is connected to the gate of the transistor 27 serving as a constant current source.

差動増幅器は、電源投入時にスイッチ25a、25bをオフにして、負荷抵抗を負荷抵抗23aと24aの直列合成抵抗、および負荷抵抗23bと24bの直列合成抵抗にすることによって利得を大きくする。その後、電源投入後所定時間経過後にスイッチ25a、25bをオンにして、負荷抵抗をスイッチ25aのオン抵抗と負荷抵抗24aの並列合成抵抗および負荷抵抗23aとの直列合成抵抗、およびスイッチ25bのオン抵抗と負荷抵抗24bの並列合成抵抗および負荷抵抗23bとの直列合成抵抗として利得を抑える。このような差動増幅器を利用することにより、安定した振幅で発振開始するまでの時間が短縮でき、安定発振後に回路の利得を抑えることで信号の波形が潰れることの無い発振回路を実現可能である。   The differential amplifier increases the gain by turning off the switches 25a and 25b when the power is turned on to make the load resistance a series combined resistance of the load resistances 23a and 24a and a series combined resistance of the load resistances 23b and 24b. Thereafter, the switches 25a and 25b are turned on after elapse of a predetermined time after the power is turned on, and the load resistance is set to the on-resistance of the switch 25a, the parallel combined resistance of the load resistance 24a and the series combined resistance of the load resistance 23a, and the on-resistance of the switch 25b. The gain is suppressed as a parallel combined resistance of the load resistance 24b and a series combined resistance of the load resistance 23b. By using such a differential amplifier, it is possible to reduce the time required to start oscillation with a stable amplitude, and it is possible to realize an oscillation circuit that does not collapse the signal waveform by suppressing the circuit gain after stable oscillation. is there.

次に、図6及び図9を参照して実施例4を説明する。
図6は、図1の発振回路に利用される差動増幅器の回路図、図9は、この実施例の差動増幅器で帰還回路を構成したときの発振振幅図である。
図6の差動増幅器は、1対の差動トランジスタ36a、36bを具備する。これら差動トランジスタには、例えば、n型MOSトランジスタを用いる。差動トランジスタ36a、36bは、そのドレインが負荷抵抗37a、37bを介して電源(VDD)に接続され、ソースがトランジスタ32、33を各々含む2つの定電流源に接続されている。トランジスタ32、33のソース側は、接地(GND)されている。
Next, Embodiment 4 will be described with reference to FIGS.
FIG. 6 is a circuit diagram of a differential amplifier used in the oscillation circuit of FIG. 1, and FIG. 9 is an oscillation amplitude diagram when a feedback circuit is constituted by the differential amplifier of this embodiment.
The differential amplifier shown in FIG. 6 includes a pair of differential transistors 36a and 36b. As these differential transistors, for example, n-type MOS transistors are used. The differential transistors 36a and 36b have drains connected to a power source (VDD) via load resistors 37a and 37b, and sources connected to two constant current sources including the transistors 32 and 33, respectively. The source sides of the transistors 32 and 33 are grounded (GND).

このように、差動増幅器は、トランジスタ32からなる定電流源とトランジスタ33からなる定電流源の2つを備えている。定電流源のトランジスタ32は、ゲートに電圧を印加する電源(VG)に接続され、さらに、定電流源のトランジスタ33は、CR回路39及び抵抗38を介してゲートに電圧を印加する電源(VG2)に接続されている。CR回路39は、抵抗38・トランジスタ33のゲート間に接続された容量35及び一端が容量35・トランジスタ33のゲート間に接続され、他端が接地(GND)された抵抗34から構成されている。
電源投入時はトランジスタ32、33のゲートに電圧(VG)、電圧(VG2)が印加されるため差動増幅器の利得は大きくなる。時間の経過と共にCR回路の時定数の特性によりトランジスタ33のゲートに印加される電圧(VG2)は徐々に小さくなる。CR回路39を利用することにより、電源投入時は大きな利得が得られ、時間の経過と共に利得を抑えることが可能である。
As described above, the differential amplifier includes two constant current sources including the transistor 32 and the constant current source including the transistor 33. The constant current source transistor 32 is connected to a power supply (VG) that applies a voltage to the gate, and the constant current source transistor 33 is connected to a power supply (VG2) that applies a voltage to the gate via the CR circuit 39 and the resistor 38. )It is connected to the. The CR circuit 39 includes a resistor 35 and a capacitor 35 connected between the gate of the transistor 33 and a resistor 34 having one end connected between the capacitor 35 and the gate of the transistor 33 and the other end grounded (GND). .
When the power is turned on, voltage (VG) and voltage (VG2) are applied to the gates of the transistors 32 and 33, so that the gain of the differential amplifier increases. Over time, the voltage (VG2) applied to the gate of the transistor 33 gradually decreases due to the characteristics of the time constant of the CR circuit. By using the CR circuit 39, a large gain is obtained when the power is turned on, and the gain can be suppressed as time passes.

電源投入時に差動増幅器の利得を大きくすることにより、図1のSAW共振子1の微小信号振幅を短時間で増大でき,所定時間経過した後、差動増幅器を流れる電流は小さくなり利得は抑えられる。このような差動増幅器を利用することにより、安定した振幅で発振開始するまでの時間が短縮でき、安定発振後に回路の利得を抑えることで信号の波形が潰れることの無い発振回路を実現可能である。
この実施例の差動増幅器で帰還回路を構成したときの発振振幅は、図9の通りである。従来技術では安定した振幅で発振するまでに14μs程度掛かっていたが、この差動増幅器を用いるとこれより短時間で安定した振幅で発振開始する。
By increasing the gain of the differential amplifier when the power is turned on, the minute signal amplitude of the SAW resonator 1 in FIG. 1 can be increased in a short time, and after a predetermined time has elapsed, the current flowing through the differential amplifier decreases and the gain is suppressed. It is done. By using such a differential amplifier, it is possible to reduce the time required to start oscillation with a stable amplitude, and it is possible to realize an oscillation circuit that does not collapse the signal waveform by suppressing the circuit gain after stable oscillation. is there.
The oscillation amplitude when the feedback circuit is constituted by the differential amplifier of this embodiment is as shown in FIG. In the prior art, it took about 14 μs to oscillate with a stable amplitude, but when this differential amplifier is used, oscillation starts with a stable amplitude in a shorter time.

次に、図7及び図10を参照して実施例5を説明する。
図7は、図1の発振回路に利用される差動増幅器の回路図、図10は、この実施例の差動増幅器で帰還回路を構成したときの発振振幅図である。
図7の差動増幅器は、1対の差動トランジスタ44a、44bを具備する。これら差動トランジスタには、例えば、n型MOSトランジスタを用いる。差動トランジスタ44a、44bは、そのドレインが負荷抵抗45a、45bを介して電源(VDD)に接続され、ソースがトランジスタ40を含む定電流源に接続されている。トランジスタ40のソース側は、接地(GND)されている。
このように、差動増幅器は、トランジスタ40からなる定電流源を備えている。定電流源のトランジスタ40は、CR回路46及び抵抗43を介してゲートに電圧を印加する電源(VG)に接続されている。CR回路46は、抵抗43・トランジスタ40のゲート間に接続された容量42及び一端が容量42・トランジスタ40のゲート間に接続され、他端が接地(GND)された抵抗41から構成されている。
Next, Embodiment 5 will be described with reference to FIGS.
FIG. 7 is a circuit diagram of a differential amplifier used in the oscillation circuit of FIG. 1, and FIG. 10 is an oscillation amplitude diagram when a feedback circuit is constituted by the differential amplifier of this embodiment.
The differential amplifier shown in FIG. 7 includes a pair of differential transistors 44a and 44b. As these differential transistors, for example, n-type MOS transistors are used. The differential transistors 44 a and 44 b have drains connected to a power supply (VDD) via load resistors 45 a and 45 b, and sources connected to a constant current source including the transistor 40. The source side of the transistor 40 is grounded (GND).
As described above, the differential amplifier includes a constant current source including the transistor 40. The transistor 40 of the constant current source is connected to a power source (VG) that applies a voltage to the gate via a CR circuit 46 and a resistor 43. The CR circuit 46 includes a resistor 43 and a capacitor 42 connected between the gate of the transistor 40 and a resistor 41 having one end connected between the capacitor 42 and the gate of the transistor 40 and the other end grounded (GND). .

この差動増幅器は、抵抗41と容量42で構成されるCR回路46を利用して利得を変化させることに特徴がある。トランジスタ40のゲートに印加される電圧(VG)を電源投入時は大きくしておき、その後はCR回路46の時定数の特性を利用して徐々に小さくする。CR回路46を利用することにより、電源投入時は大きな利得が得られ、時間の経過と共に利得を抑えることが可能である。   This differential amplifier is characterized in that the gain is changed using a CR circuit 46 including a resistor 41 and a capacitor 42. The voltage (VG) applied to the gate of the transistor 40 is increased when the power is turned on, and thereafter gradually decreased using the characteristics of the time constant of the CR circuit 46. By using the CR circuit 46, a large gain can be obtained when the power is turned on, and the gain can be suppressed as time passes.

電源投入時に差動増幅器の利得を大きくすることにより、図1のSAW共振子1の微小信号振幅を短時間で増大でき,所定時間経過した後、差動増幅器を流れる電流は小さくなり利得は抑えられる。このような差動増幅器を利用することにより、安定した振幅で発振開始するまでの時間が短縮でき、安定発振後に回路の利得を抑えることで信号の波形が潰れることの無い発振回路を実現可能である。
この実施例の差動増幅器で帰還回路を構成したときの発振振幅は、図10の通りである。従来技術では安定した振幅で発振するまでに14μs程度掛かっていたが、この差動増幅器を用いるとこれより短時間で安定した振幅で発振開始する。
なお、上記実施例では、トランジスタとしてn型MOSトランジスタを用いて説明したが、本発明は、これに限らずp型MOSトランジスタを用いることができる。また、バイポーラトランジスタを使用することができる。
By increasing the gain of the differential amplifier when the power is turned on, the minute signal amplitude of the SAW resonator 1 in FIG. 1 can be increased in a short time, and after a predetermined time has elapsed, the current flowing through the differential amplifier decreases and the gain is suppressed. It is done. By using such a differential amplifier, it is possible to reduce the time required to start oscillation with a stable amplitude, and it is possible to realize an oscillation circuit that does not collapse the signal waveform by suppressing the circuit gain after stable oscillation. is there.
The oscillation amplitude when the feedback circuit is constituted by the differential amplifier of this embodiment is as shown in FIG. In the prior art, it took about 14 μs to oscillate with a stable amplitude, but when this differential amplifier is used, oscillation starts with a stable amplitude in a shorter time.
In the above embodiment, an n-type MOS transistor is used as the transistor. However, the present invention is not limited to this, and a p-type MOS transistor can be used. Bipolar transistors can also be used.

本発明のSAW共振子を備えた発振回路の回路図。The circuit diagram of the oscillation circuit provided with the SAW resonator of the present invention. 図1の発振回路に用いた差動増幅器の回路図。The circuit diagram of the differential amplifier used for the oscillation circuit of FIG. 図2の差動増幅器に用いたスイッチの回路図。The circuit diagram of the switch used for the differential amplifier of FIG. 図1の発振回路に利用される実施例2に係る差動増幅器の回路図。FIG. 3 is a circuit diagram of a differential amplifier according to a second embodiment that is used in the oscillation circuit of FIG. 1. 図1の発振回路に利用される実施例3に係る差動増幅器の回路図。FIG. 6 is a circuit diagram of a differential amplifier according to a third embodiment used in the oscillation circuit of FIG. 1. 図1の発振回路に利用される実施例4に係る差動増幅器の回路図。FIG. 6 is a circuit diagram of a differential amplifier according to a fourth embodiment used in the oscillation circuit of FIG. 1. 図1の発振回路に利用される実施例5に係る差動増幅器の回路図。FIG. 6 is a circuit diagram of a differential amplifier according to a fifth embodiment used in the oscillation circuit of FIG. 1. 図2の差動増幅器で帰還回路を構成したときの発振振幅図。FIG. 3 is an oscillation amplitude diagram when a feedback circuit is configured by the differential amplifier of FIG. 2. 図6の差動増幅器で帰還回路を構成したときの発振振幅図。FIG. 7 is an oscillation amplitude diagram when a feedback circuit is configured by the differential amplifier of FIG. 6. 図7の差動増幅器で帰還回路を構成したときの発振振幅図。FIG. 8 is an oscillation amplitude diagram when a feedback circuit is configured by the differential amplifier of FIG. 7. 従来の差動増幅器で帰還回路を構成したときの発振振幅図。The oscillation amplitude figure when a feedback circuit is comprised with the conventional differential amplifier.

符号の説明Explanation of symbols

1・・・SAW共振子 2、3、4、5・・・差動増幅器
6、7、8、9、35、42・・・容量
10a、10b・・・バイポーラトランジスタ
11・・・帰還ループ 12・・・終端抵抗
13、14、22、27、32、33、40・・・定電流源トランジスタ
15、18a、18b、25a、25b・・・スイッチ
16a、16b、21a、21b、26a、26b、36a、36b、44a、44b・・・差動トランジスタ
17a、17b、19a、19b、20a、20b、23a、23b、24a、24b、37a、37b、45a、45b・・・負荷抵抗
28、29・・・スイッチ用トランジスタ
30・・・インバータ 31、34、38、41、43・・・抵抗
39、46・・・CR回路

DESCRIPTION OF SYMBOLS 1 ... SAW resonator 2, 3, 4, 5 ... Differential amplifier 6, 7, 8, 9, 35, 42 ... Capacitance 10a, 10b ... Bipolar transistor 11 ... Feedback loop 12 ... Terminal resistors 13, 14, 22, 27, 32, 33, 40 ... Constant current source transistors 15, 18a, 18b, 25a, 25b ... Switches 16a, 16b, 21a, 21b, 26a, 26b, 36a, 36b, 44a, 44b ... Differential transistors 17a, 17b, 19a, 19b, 20a, 20b, 23a, 23b, 24a, 24b, 37a, 37b, 45a, 45b ... Load resistance 28, 29,.・ Switching transistor 30 ... Inverter 31,34,38,41,43 ... Resistance 39,46 ... CR circuit

Claims (9)

共振子と、前記共振子で生成された信号を増幅して出力すると共に前記共振子に帰還信号を出力する差動増幅器とを具備し、電源投入時から所定時間と前記所定時間経過した後とで前記差動増幅器の利得を変える手段を有することを特徴とする発振回路。 A resonator, and a differential amplifier that amplifies and outputs a signal generated by the resonator and outputs a feedback signal to the resonator, and a predetermined time after the power is turned on and after the predetermined time has elapsed An oscillation circuit comprising means for changing the gain of the differential amplifier. 前記差動増幅器は、電源投入時から前記所定時間における利得よりも前記所定時間経過した後における利得を小さくすることを特徴とする請求項1に記載の発振回路。 2. The oscillation circuit according to claim 1, wherein the differential amplifier makes a gain after the predetermined time has elapsed smaller than a gain at the predetermined time from power-on. 3. 前記差動増幅器は、一端が第1の電源に接続された一対の負荷抵抗と、前記一対の負荷抵抗の他端に各々接続された一対の差動トランジスタと、前記一対の差動トランジスタの電流流出端の共通接続部と第2の電源との間に前記差動増幅器の利得を変える利得調整回路とを有することを特徴とする請求項1または2に記載の発振回路。 The differential amplifier includes a pair of load resistors whose one ends are connected to a first power supply, a pair of differential transistors connected to the other ends of the pair of load resistors, and currents of the pair of differential transistors 3. The oscillation circuit according to claim 1, further comprising: a gain adjustment circuit configured to change a gain of the differential amplifier between the common connection at the outflow end and the second power source. 前記利得調整回路は、前記一対の差動トランジスタの電流流出端の共通接続部と第2の電源との間に各々接続された第1のトランジスタおよび第2のトランジスタと、前記第1のトランジスタの制御端に接続された定電圧源と、前記第2のトランジスタの制御端に接続され前記第2のトランジスタを前記定電圧源あるいは前記第2の電源に導通させるスイッチとを有し、電源投入時から所定時間の間は前記第2のトランジスタの制御端を前記定電圧源に導通させ、前記所定時間経過後は前記第2のトランジスタの制御端を前記第2の電源に導通させるように前記スイッチを切り替えることを特徴とする請求項3に記載の発振回路。 The gain adjustment circuit includes a first transistor and a second transistor connected between a common connection portion at a current outflow end of the pair of differential transistors and a second power source, and the first transistor A constant voltage source connected to the control terminal; and a switch connected to the control terminal of the second transistor and conducting the second transistor to the constant voltage source or the second power source. The control terminal of the second transistor is made conductive to the constant voltage source for a predetermined time from the time point, and the control terminal of the second transistor is made conductive to the second power source after the predetermined time has elapsed. The oscillation circuit according to claim 3, wherein the oscillation circuit is switched. 前記利得調整回路は、前記一対の差動トランジスタの電流流出端の共通接続部と第2の電源との間に接続された第1のトランジスタおよび第2のトランジスタと、前記第1のトランジスタの制御端に接続された第1の定電圧源と、前記第2のトランジスタに電圧を供給する第2の定電圧源と、前記第2のトランジスタと前記第2の定電圧源との間に前記第2のトランジスタに供給される電圧を制限するためのCR回路とを具備することを特徴とする請求項3に記載の発振回路。 The gain adjustment circuit controls a first transistor and a second transistor connected between a common connection portion at a current outflow end of the pair of differential transistors and a second power source, and controls the first transistor. A first constant voltage source connected to an end; a second constant voltage source for supplying a voltage to the second transistor; and the second constant voltage source between the second transistor and the second constant voltage source. The oscillation circuit according to claim 3, further comprising a CR circuit for limiting a voltage supplied to the two transistors. 前記利得調整回路は、前記一対の差動トランジスタの電流流出端の共通接続部と第2の電源との間に接続されたトランジスタと、前記トランジスタに第1の電圧を供給する第1の定電圧源と、前記トランジスタに第2の電圧を供給する第2の定電圧源と、前記第1の定電圧源と前記トランジスタとの間および前記第2の定電圧源と前記トランジスタとの間に前記トランジスタに供給される電圧を前記第1の電圧から前記第2の電圧の範囲内に制御するCR回路とを具備することを特徴とする請求項3に記載の発振回路。 The gain adjustment circuit includes: a transistor connected between a common connection portion at a current outflow end of the pair of differential transistors and a second power supply; and a first constant voltage that supplies a first voltage to the transistor. A source, a second constant voltage source for supplying a second voltage to the transistor, and between the first constant voltage source and the transistor and between the second constant voltage source and the transistor. 4. The oscillation circuit according to claim 3, further comprising: a CR circuit that controls a voltage supplied to the transistor within a range from the first voltage to the second voltage. 5. 前記差動増幅器は、前記一対の差動トランジスタと、前記第1の電源及び前記一対の差動トランジスタの各々の電流流入端間に複数並列接続された負荷抵抗とを具備し、前記負荷抵抗に直列接続されたスイッチのオンオフによって前記第1の電源と前記一対の差動トランジスタ間の負荷抵抗値を制御することにより前記差動増幅器の利得を変えることを特徴とする請求項1または2に記載の発振回路。 The differential amplifier includes the pair of differential transistors, and a plurality of load resistors connected in parallel between current inflow ends of the first power source and the pair of differential transistors, and the load resistors 3. The gain of the differential amplifier is changed by controlling a load resistance value between the first power source and the pair of differential transistors by turning on and off a switch connected in series. Oscillation circuit. 前記差動増幅器は、前記一対の差動トランジスタと、前記第1の電源及び前記一対の差動トランジスタの各々の電流流入端間に各々複数直列接続された負荷抵抗とを有し、前記負荷抵抗の各々の両端子間に前記負荷抵抗に並列に接続されたスイッチのオンオフによって前記第1の電源と前記一対の差動トランジスタ間の負荷抵抗値を制御することにより前記差動増幅器の利得を変えることを特徴とする請求項1または2に記載の発振回路。 The differential amplifier includes the pair of differential transistors and a plurality of load resistors connected in series between current inflow ends of the first power source and the pair of differential transistors, respectively. The gain of the differential amplifier is changed by controlling the load resistance value between the first power supply and the pair of differential transistors by turning on and off a switch connected in parallel with the load resistance between both terminals of The oscillation circuit according to claim 1 or 2, wherein 前記差動増幅器は、前記負荷抵抗に代えてインダクタを具備することを特徴とする請求項3、7および8のいずれか1項に記載の発振回路。

The oscillation circuit according to claim 3, wherein the differential amplifier includes an inductor instead of the load resistor.

JP2006169600A 2006-06-20 2006-06-20 Oscillating circuit Withdrawn JP2008004977A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006169600A JP2008004977A (en) 2006-06-20 2006-06-20 Oscillating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006169600A JP2008004977A (en) 2006-06-20 2006-06-20 Oscillating circuit

Publications (1)

Publication Number Publication Date
JP2008004977A true JP2008004977A (en) 2008-01-10

Family

ID=39009050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006169600A Withdrawn JP2008004977A (en) 2006-06-20 2006-06-20 Oscillating circuit

Country Status (1)

Country Link
JP (1) JP2008004977A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8368474B2 (en) 2010-05-21 2013-02-05 Denso Corporation Surface acoustic wave oscillator
JP7160160B1 (en) 2021-08-19 2022-10-25 凸版印刷株式会社 Mental state estimation device, mental state estimation system, and mental state estimation program

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8368474B2 (en) 2010-05-21 2013-02-05 Denso Corporation Surface acoustic wave oscillator
JP7160160B1 (en) 2021-08-19 2022-10-25 凸版印刷株式会社 Mental state estimation device, mental state estimation system, and mental state estimation program
JP2023028552A (en) * 2021-08-19 2023-03-03 凸版印刷株式会社 Psychological state estimation device, psychological state estimation system, and psychological state estimation program

Similar Documents

Publication Publication Date Title
TW512585B (en) Crystal oscillator with peak detector amplitude control
US7298226B2 (en) Noise tolerant voltage controlled oscillator
US7355489B2 (en) High gain, high frequency CMOS oscillator circuit and method
EP1284046B1 (en) Oscillator circuit
US11336230B2 (en) Oscillator circuit with two current supplies
US20080238561A1 (en) Piezoelectric oscillator
US7755440B2 (en) Voltage controlled oscillator for controlling phase noise and method using the same
US20080136541A1 (en) Oscillator circuit
JP4907395B2 (en) Variable gain amplifier circuit
JP2008005195A (en) Voltage-controlled crystal oscillator
JP2008004977A (en) Oscillating circuit
JP5883477B2 (en) Voltage controlled oscillator
JP2004304330A (en) Frequency characteristics-variable amplifier circuit and semiconductor integrated circuit device
JP2016144163A (en) Voltage controlled oscillation circuit
US7928810B2 (en) Oscillator arrangement and method for operating an oscillating crystal
JP5839936B2 (en) Crystal oscillator
JP4524179B2 (en) Pierce type oscillation circuit
JP2002026650A (en) Oscillator
JP5147221B2 (en) Voltage controlled SAW oscillation circuit
JP5115178B2 (en) Oscillator
JP2009124530A (en) Piezoelectric oscillator
JP2012114679A (en) Voltage-controlled oscillator
JP5098979B2 (en) Piezoelectric oscillator
JP2010161437A (en) Temperature compensated piezoelectric oscillator
JP2006222645A (en) Temperature-compensated oscillator

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090901