JP2004151460A - 表示ユニットおよび情報表示装置 - Google Patents

表示ユニットおよび情報表示装置 Download PDF

Info

Publication number
JP2004151460A
JP2004151460A JP2002317725A JP2002317725A JP2004151460A JP 2004151460 A JP2004151460 A JP 2004151460A JP 2002317725 A JP2002317725 A JP 2002317725A JP 2002317725 A JP2002317725 A JP 2002317725A JP 2004151460 A JP2004151460 A JP 2004151460A
Authority
JP
Japan
Prior art keywords
display
display unit
serial signal
output terminal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002317725A
Other languages
English (en)
Other versions
JP4255265B2 (ja
Inventor
Hiroshi Ito
博司 伊藤
Hisanari Ootsuka
久就 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INFOMEX KK
Nagoya Electric Works Co Ltd
Original Assignee
INFOMEX KK
Nagoya Electric Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by INFOMEX KK, Nagoya Electric Works Co Ltd filed Critical INFOMEX KK
Priority to JP2002317725A priority Critical patent/JP4255265B2/ja
Publication of JP2004151460A publication Critical patent/JP2004151460A/ja
Application granted granted Critical
Publication of JP4255265B2 publication Critical patent/JP4255265B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】何れかの表示ユニット内の表示素子駆動回路のシフトレジスタ回路が故障した場合、後段の表示ユニットに正常なシリアル信号を出力することができないため、全表示ユニットの点灯制御が実施できなくなるという課題があった。
【解決手段】表示ユニット20内における表示素子21の点灯制御を行う表示素子駆動回路R11〜R44の接続経路を分割することによって、表示素子駆動回路R11〜R44のシフトレジスタ回路R11a〜R44aが故障したとしても、その分割された最小行数のみを非表示状態に制御することが可能となり、情報表示装置10に表示される文字列について全体の表示に対する判読を困難とすることなく、当該表示を継続することが可能となる。
【選択図】 図4

Description

【0001】
【発明の属する技術分野】
本発明は、表示ユニットおよび情報表示装置に関し、特に、複数個の表示素子を点灯制御することにより所定の情報を表示する表示ユニットおよび情報表示装置に関する。
【0002】
【従来の技術】
この種の情報表示装置は、行列状に配設された複数個の表示素子を有する表示ユニットを行列状に複数配設して形成されている。この表示ユニットは、例えば、16素子(行)*16素子(列)の表示素子から構成され、表示素子を表示素子駆動回路にて駆動し点灯制御が行われる。この表示素子駆動回路は、内部にシフトレジスタ回路を備え、各表示素子の表示状態を任意に制御可能なシリアル信号に基づいて制御データを転送し記憶した後、パラレル信号を発生させて各表示素子の表示状態を制御する。従って、表示ユニットには、上述したシリアル信号を表示素子駆動回路に入力させる入力端子と、このシリアル信号を後段の表示ユニットに出力する出力端子が配設されている。ここで、複数の表示素子を点灯制御させる各表示素子駆動回路は、入力端子から出力端子の間に直列接続されている。
【0003】
また、出力端子は後段に配設される表示ユニットの入力端子に接続されることから、行列状に複数配設された各表示ユニットの表示素子駆動回路は、先頭の表示ユニットの入力端子から最後尾の表示ユニットの出力端子まで全てが直列接続されている。そして、制御基板にてヘッダにチェック用の制御データを付加したシリアル信号を生成して先頭の表示ユニットの入力端子に入力させ、各表示ユニットのシフトレジスタ回路にて順次シリアル信号をシフトさせて最後尾の出力端子から出力される制御データを監視基板にて入力する。そして、監視基板では制御データが正常にシフトされてきたか否かを判別することによって、各表示ユニットの異常状態を判別する。従って、何れかの表示ユニットにおける表示素子駆動回路のシフトレジスタ回路に故障が発生していると、制御データは、異常となる。このとき、表示内容が保証できないため、情報表示装置の表示は中断されることになる(例えば、特許文献1参照。)。
【0004】
【特許文献1】
特開2002−229502号公報
【0005】
【発明が解決しようとする課題】
上述した従来の情報表示装置においては、何れかの表示ユニット内の表示素子駆動回路のシフトレジスタ回路が故障した場合、後段の表示ユニットに正常なシリアル信号を出力することができないため、全表示ユニットの点灯制御が実施できなくなるという課題があった。
【0006】
本発明は、上記課題にかんがみてなされたもので、シフトレジスタ回路が故障した場合であっても表示内容の視認性を保持しつつ情報を表示することが可能な表示ユニットおよび情報表示装置の提供を目的とする。
【0007】
【課題を解決するための手段】
上記目的を達成するため、請求項1にかかる発明は、単色または複数の色の発光源からなる表示素子を行列状に配置した表示ユニットであって、上記表示素子を複数個集合して形成された複数の表示領域における各表示素子の表示状態を任意に制御可能なシリアル信号を入力する入力端子と、上記表示領域毎に配設され、少なくとも1つのシフトレジスタ回路を有し、上記入力されたシリアル信号を同シフトレジスタ回路にてシフトさせながら記憶し、パラレル信号を発生させて各表示素子の表示状態を制御する表示素子駆動回路と、上記シフトレジスタ回路にてシフトさせたシリアル信号を外部に出力する出力端子とを具備する構成としてある。
【0008】
上記のように構成した請求項1にかかる発明においては、単色または複数の色の発光源からなる表示素子を行列状に配置した表示ユニットについて、表示素子を複数個集合して表示領域を形成し、表示領域毎に配設した表示素子駆動回路にて当該表示領域毎に表示素子の表示状態を制御する。このとき、入力端子にて表示状態を制御するためのシリアル信号を入力可能とし、出力端子にて後段の表示ユニットにシリアル信号を出力可能とする。これにより、表示ユニットを分割した単位の表示領域に基づいて表示状態を制御することが可能となるため、シフトレジスタ回路等に故障が発生した場合に、表示領域単位にて表示を非表示状態にすることが可能となる。従って、故障によって表示全体を中断する必要がなくなるとともに、部分的(表示領域)に非表示状態に制御することができるため、全体の表示に対する判読を困難とすることなく、表示を継続することが可能になる。
【0009】
表示領域の分割方法の一例として、請求項2にかかる発明は、上記請求項1に記載の表示ユニットにおいて、上記表示素子は、行列状に配設されるとともに、上記表示領域は、同行列状の表示素子を行方向もしくは列方向に分割して形成される構成としてある。
上記のように構成した請求項2にかかる発明においては、表示ユニットの複数の表示素子を行列状に配設する。そして、行列状の表示素子を行方向もしくは列方向に分割して表示領域を形成する。
【0010】
表示ユニットの他の構成の一例として、請求項3にかかる発明は、上記請求項2に記載の表示ユニットにおいて、上記表示領域は、上記複数個の表示素子を行方向もしくは列方向にて2の倍数にて分割することにより形成されるとともに、上記入力端子および出力端子は、同2の倍数にて分割して形成された表示領域毎に配設されるとともに、上記行方向もしくは列方向に交互に配設される構成としてある。
上記のように構成した請求項3にかかる発明においては、複数個の表示素子を行方向もしくは列方向にて2の倍数にて分割することによって表示領域を形成する。このとき、入力端子および出力端子を2の倍数にて分割して形成された表示領域毎に配設する。また、入力端子および出力端子を行方向もしくは列方向に交互に配設する。これにより、表示ユニットを行方向もしくは列方向に複数配設する場合、隣接する表示ユニットの入力端子と出力端子とを接続するとともに、行方向もしくは列方向に複数配設した最終の表示ユニットにおいて、交互に配設された入力端子と出力端子とを接続することによって、シリアル信号がシフトされる系統を表示ユニット内にて別にすることができる。
【0011】
表示領域毎に配設される入力端子および出力端子を行方向もしくは列方向に交互に配設した場合、一方の側の入力端子および出力端子を短絡することによって、他方の側にてシリアル信号の入力と出力とを受け付けることが可能になって好適である。そこで、請求項4にかかる発明は、上記請求項2または請求項3のいずれかに記載の表示ユニットにおいて、上記入力端子にシリアル信号を入力させるとともに、上記出力端子から出力されたシリアル信号の正否を監視する制御監視基板を上記隣接する入力端子および出力端子の一方の側に配設可能な構成としてある。
上記のように構成した請求項4にかかる発明においては、表示ユニットの一方の側の入力端子にシリアル信号を入力させるとともに、出力端子から出力されたシリアル信号の正否を監視する制御監視基板を配設可能とする。
【0012】
表示ユニットを複数配列する際に簡単に相互を接続することができると好適である。そこで、請求項5にかかる発明は、上記請求項3または請求項4のいずれかに記載の表示ユニットにおいて、複数の表示ユニットが行方向もしくは列方向に配設された場合、同行方向もしくは列方向にて隣り合う表示ユニットの入力端子と出力端子とが相互に対面するように配設されている構成としてある。
上記のように構成した請求項5にかかる発明においては、表示ユニットを行方向もしくは列方向に配列させる場合、隣接する表示ユニットの入力端子と出力端子とを接続する。これによって、接続形態を簡素化することが可能になる。
さらに、請求項6にかかる発明は、上記請求項4または請求項5のいずれかに記載の表示ユニットにおいて、上記制御監視基板が配設される一方の側に対する他方の側の入力端子および出力端子とを接続する短絡回路を有する構成としてある。
上記のように構成した請求項6にかかる発明においては、上記制御監視基板が配設される一方の側に対する他方の側に、表示ユニットの入力端子および出力端子とを接続する短絡回路を備えさせる。これによって、簡易な構成でシリアル信号を折返しさせることが可能になる。
【0013】
上述してきた表示ユニットは単独でも発明として成立することは言うまでもないが、このような表示ユニットにて構成した情報表示装置としても、上述してきた発明の思想を適用することができることは言うまでもない。
そこで、請求項7にかかる発明は、行列状に複数の表示素子が配設された表示ユニットが行列状に複数配設され、同各表示ユニットの表示素子を点灯制御して所定の情報表示を行う情報表示装置であって、上記各表示ユニットは、上記表示素子を行方向もしくは列方向に2の倍数で分割して形成された表示領域と、上記表示領域毎に配設され、少なくとも1つのシフトレジスタ回路を有し、同表示領域の各表示素子の表示状態を任意に制御可能なシリアル信号を同シフトレジスタ回路にてシフトさせながら記憶し、パラレル信号を発生させて各表示素子の表示状態を制御する表示素子駆動回路と、上記行方向もしくは列方向に隣接する他の表示ユニットの表示領域に対して、同表示領域における各表示素子の表示状態を任意に制御可能な上記シリアル信号を相互に入出力させる入出力端子とを有するとともに、上記行方向もしくは列方向における一方端の表示ユニットであって他の表示ユニットに隣接しない側の入出力端子に上記シリアル信号を入力させるとともに、同一方端の表示ユニットの入出力端子から出力される上記シリアル信号に基づいて上記表示状態の正否を監視する制御監視基板と、上記行方向もしくは列方向における他方端の表示ユニットであって他の表示ユニットに隣接しない側の入出力端子を短絡し、同一表示ユニットにおいて相互にシリアル信号を入出力させる短絡回路とを具備する構成としてある。
【0014】
【発明の効果】
以上説明したように本発明は、表示ユニットを分割した表示領域毎に表示状態を制御することが可能な表示ユニットを提供することができる。
また、請求項2にかかる発明によれば、表示領域の分割方法の一例を提示することができる。
さらに、請求項3にかかる発明によれば、シリアル信号がシフトされる系統を表示ユニット内にて別にすることができる。
さらに、請求項4にかかる発明によれば、一方の側に当該表示ユニットを制御および監視するために必要となる基板をまとめて配設することが可能となり、構成を簡素化することが可能になる。
さらに、請求項5にかかる発明によれば、隣り合う入力端子と出力端子とを接続すればよいため、表示ユニット同士の接続形態を簡素化することが可能になる。
さらに、請求項6にかかる発明によれば、簡易な構成でシリアル信号を折返しさせることが可能になる。
さらに、請求項7にかかる発明によれば、表示ユニットを分割した表示領域毎に表示状態を制御および監視することができるとともに、制御監視基板を一方の側に配設できるので構成と配線を簡素化することが可能な情報表示装置を提供することができる。
【0015】
【発明の実施の形態】
ここでは、下記の順序に従って本発明の実施形態について説明する。
(1)情報表示装置の構成:
(2)表示ユニットの構成:
(3)まとめ:
【0016】
(1)情報表示装置の構成:
図1は、本発明にかかる表示ユニットを適用した情報表示装置の表示面全体を示した図である。同図において、本実施形態にかかる情報表示装置10は、18個の表示ユニット20が3行6列の行列状に配設されており、この18個の表示ユニット20を使用して、所定の情報を表示可能になっている。ここで、表示ユニット20には、図2に示すとおり、16行16列の表示素子21が行列状に配設されているとともに、当該表示素子21には、図3に示すとおり、発光源として黄緑色LED21aと、赤色LED21bと、赤色LED21cと、黄緑色LED21dとが行列状に配設されている。そして、この各黄緑色LED21a,21d又は赤色LED21b,21cを点灯制御することによって上記表示を行うことになる。なお、本実施形態においては、情報表示装置10を3行6列の表示ユニット20にて構成したが、むろん、この態様はこれに限定されるものではなく適宜変更可能である。また、表示ユニット20を16行16列の表示素子21にて構成したが、むろん、この態様に限定されるものではなく適宜変更可能である。そして、表示素子21に配設するLEDの配設位置および発光色についても上述した態様に限定されるものではなく適宜変更可能である。
【0017】
(2)表示ユニットの構成:
上述したように本実施形態においては表示ユニット20に16行16列の表示素子21が配設される構成を採用している。そして、各表示素子21は、表示素子駆動回路にて点灯制御が実施される。このとき、本実施形態では、1つの表示素子駆動回路によって16個の表示素子21の点灯制御を実施する。従って、1つの表示素子駆動回路により、1行(16個)の表示素子21の点灯制御を担当する。ここで、本実施形態における表示ユニット20の内部構成を図4に示す。このとき、表示ユニット20は、図5に示すとおり、4つの表示領域R1〜R4に分割する。すなわち、表示ユニット20の1行目〜4行目の表示素子21が表示領域R1を形成し、5行目〜8行目の表示素子21が表示領域R2を形成する。そして、9行目〜12行目の表示素子21が表示領域R3を形成し、13行目〜16行目の表示素子21が表示領域R4を形成する。
【0018】
かかる表示領域R1〜R4において、表示領域R1に対応して表示素子駆動回路R11〜R14が配設されるとともに、表示領域R2に対応して表示素子駆動回路R21〜R24が配設され、表示領域R3に対応して表示素子駆動回路R31〜R34が配設され、表示領域R4に対応して表示素子駆動回路R41〜R44が配設される。また、表示ユニット20には、各表示素子21の表示状態を任意に制御可能なシリアル信号を入力する入力端子22が配設されるとともに、後段に接続される表示ユニット20に対応するシリアル信号を出力する出力端子23が配設されている。ここで、本実施形態では、表示領域R1,R3の図左側に入力端子22および図右側に出力端子23を配設するとともに、表示領域R2,R4の図左側に出力端子23および図右側に入力端子22を配設する。すなわち、入力端子22は、表示領域R1,R3の先頭の表示素子駆動回路R11,R31に接続され、表示領域R2,R4の最終の表示素子駆動回路R24,R44に接続されている。一方、出力端子23は、表示領域R1,R3の最終の表示素子駆動回路R14,R34に接続され、表示領域R2,R4の先頭の表示素子駆動回路R21,R41に接続されている。
【0019】
そして、表示領域R1においては、入力端子22と出力端子23の間に1行目〜4行目の表示素子21の点灯制御を担当する表示素子駆動回路R11〜R14を直列接続して配設し、表示領域R2においては、出力端子23と入力端子22の間に5行目〜8行目の表示素子21の点灯制御を担当する表示素子駆動回路R21〜R24を直列接続して配設する。また、表示領域R3については、入力端子22と出力端子23との間に9行目〜12行目の表示素子21の点灯制御を担当する表示素子駆動回路R31〜R34を直列接続して配設し、表示領域R4については、出力端子23と入力端子22との間に13行目〜16行目の点灯制御を担当する表示素子駆動回路R41〜R44を直列接続して配設する。
【0020】
ここで、本実施形態においては、表示素子駆動回路R11が1行目の表示素子21の点灯制御を担当し、表示素子駆動回路R12が2行目の表示素子21の点灯制御を担当し、表示素子駆動回路R13が3行目の表示素子21の点灯制御を担当し、表示素子駆動回路R14が4行目の表示素子21の点灯制御を担当する。また、表示素子駆動回路R21が8行目の表示素子21の点灯制御を担当し、表示素子駆動回路R22が7行目の表示素子21の点灯制御を担当し、表示素子駆動回路R23が6行目の表示素子21の点灯制御を担当し、表示素子駆動回路R24が5行目の表示素子21の点灯制御を担当する。また、表示素子駆動回路R31が9行目の表示素子21の点灯制御を担当し、表示素子駆動回路R32が10行目の表示素子21の点灯制御を担当し、表示素子駆動回路R33が11行目の表示素子21の点灯制御を担当し、表示素子駆動回路R34が12行目の表示素子21の点灯制御を担当する。そして、表示素子駆動回路R41が16行目の表示素子21の点灯制御を担当し、表示素子駆動回路R42が15行目の表示素子21の点灯制御を担当し、表示素子駆動回路R43が14行目の表示素子21の点灯制御を担当し、表示素子駆動回路R44が13行目の表示素子21の点灯制御を担当する。
【0021】
上述した表示素子駆動回路R11〜R44には、32ビットのシフトレジスタ回路R11a〜R44aが内蔵されている。(表示素子21内の黄緑色LED21a,21dおよび赤色LED21b,21cは、同時に点灯制御されるため、1つの表示素子21にて制御に必要となるビット数は2ビットであり、かかる表示素子21が1行に16個配設されていることから1つのシフトレジスタ回路に必要となる記憶領域は、2*16=32ビットとなる。)このシフトレジスタ回路R11a〜R44aに、担当する16*16個の表示素子21の各LED21a〜21dを点灯制御させるためのシリアル信号を記憶する。そして、この表示素子駆動回路R11〜R44は、記憶されたシリアル信号に基づいてパラレル信号を生成し、生成したパラレル信号に基づいて対応するLED21a〜21dを点灯させる。ここで、本実施形態における表示ユニット20の点灯方式は、ダイナミック点灯方式であっても良いし、スタティック点灯方式であっても良く、適宜適用可能であることは言うまでもない。
【0022】
次に、表示ユニット20についての表示状態を制御する際の一例を図6に示す。ここでは、1つの表示ユニット20を制御する場合の構成を示している。同図において、制御監視基板30は、表示ユニット20の入力端子22に接続され、作成したシリアル信号を当該入力端子22に出力する回路である。また、表示領域R1の出力端子23と、表示領域R2の入力端子22および表示領域R3の出力端子23と表示領域R4の入力端子22は、短絡回路40にて接続されており、R1,R3の表示領域の出力端子23から出力されたシリアル信号を表示領域R2,R4の入力端子22に折り返すことが可能になっている。この短絡回路40は、出力端子23から出力される信号を入力端子22に入力させることができれば良く、回路基板にて形成しても良いし、出力端子23と入力端子22とを連結可能なコネクタにて形成しても良く、適宜構成可能である。
【0023】
ここで、図7に制御監視基板30が作成するシリアル信号の概略構成を示す。このシリアル信号のデータに基づいて、表示領域R1,R2および表示領域R3,R4を表示可能になっている。ここでは、表示領域R1,R2について説明する。同図において、シリアル信号Sは、ヘッダデータとしての制御データD0と、8行目の表示素子21の表示状態を制御するためのデータD1と、7行目の表示素子21の表示状態を制御するためのデータD2と、6行目の表示素子21の表示状態を制御するためのデータD3と、5行目の表示素子21の表示状態を制御するためのデータD4と、4行目の表示素子21の表示状態を制御するためのデータD5と、3行目の表示素子21の表示状態を制御するためのデータD6と、2行目の表示素子21の表示状態を制御するためのデータD7と、1行目の表示素子21の表示状態を制御するためのデータD8とから構成されている。
【0024】
従って、制御監視基板30にて作成されたシリアル信号Sは、制御データD0を先頭に順次入力端子22に入力されるとともに、制御監視基板30は、このシリアル信号Sを出力しつつ、当該シリアル信号Sを表示素子駆動回路R11→R12→R13→R14→R24→R23→R22→R21のように順次シフトさせる。(表示素子駆動回路R14と表示素子駆動回路R24の間では出力端子23,短絡回路40,入力端子22が介在する。)そして、最終的には、シフトレジスタ回路R21aにデータD1を記憶させ、シフトレジスタ回路R22aにデータD2を記憶させ、シフトレジスタ回路R23aにデータD3を記憶させ、シフトレジスタ回路R24aにデータD4を記憶させる。また、シフトレジスタ回路R14aにデータD5を記憶させ、シフトレジスタ回路R13aにデータD6を記憶させ、シフトレジスタ回路R12aにデータD7を記憶させ、シフトレジスタ回路R11aにデータD8を記憶させる。そして、このように各シフトレジスタ回路R11a〜R24aに対応するデータD1〜D8を記憶させたタイミングで、各表示素子駆動回路R11〜R24を駆動させると、1行目〜8行目の各表示素子21が当該データD1〜D8に基づいて表示状態となる。
【0025】
ここで、各シフトレジスタ回路R11a〜24aにデータD1〜D8が記憶されると、ヘッダデータの制御データD0は表示領域R2の出力端子23から出力され、当該出力端子23が接続される制御監視基板30に入力されることになる。この制御データD0は予め決められたフォーマットのデータであり、制御監視基板30は、この制御データD0に基づいて正常に各データD1〜D8がシフトレジスタ回路R11a〜R24aに記憶されたか否かを判別する。すなわち、何れかのシフトレジスタ回路R11a〜R24aが故障した場合は、正常に制御データD0がシフトされないため、制御監視基板30に入力されるデータは制御データD0のフォーマットとは異なるものとなり、かかる場合に、制御監視基板30は異常を検出し、表示領域R1および表示領域R2の表示を行わないようにする。なお、制御監視基板30にて実行される異常検出方法は、上述した手法に限定されるものではなく、他の既存の技術を適用可能であることは言うまでもない。以上の処理を表示領域R1,R2および表示領域R3,R4について行う。
【0026】
上述した実施形態においては、1つの表示ユニット20の表示状態を制御する態様について説明したが、複数の表示ユニット20が連結される場合は、図8に示すように、隣接する表示ユニット20の入力端子22と出力端子23とが接続され、各表示ユニット20の表示領域R1〜R4が連結された状態となる。従って、制御監視基板30は、連結された表示ユニット20の表示領域R1,R2および表示領域R3,R4に対応したシリアル信号Sを作成して出力することになる。図9は、本実施形態にかかる情報表示装置10における制御監視基板30、表示ユニット20、短絡回路40の接続形態を示した図である。同図に示すように、本実施形態においては、短絡回路40にて行方向端部(図右側端)の入力端子22および出力端子23とを接続することによってシリアル信号Sを折り返しさせるため、情報表示装置10の片方側(図左側)のみに制御監視基板30を配設することが可能となる。そのため、従来技術のように制御基板と監視基板を配設するのに比べて、当該情報表示装置10では構成が簡素化する。
【0027】
ここで、上述した構成において、何れか1つのシフトレジスタ回路R11a〜R44aが故障した場合を図10にて検討する。同図においては、情報表示装置10における2段目の図に向かって左から3番目の表示ユニット20内における6行目の点灯制御を担当する表示素子駆動回路R23内のシフトレジスタ回路R23aが故障した場合を示している。このとき、制御監視基板30は、この2段目の1行目〜8行目の表示素子21を点灯制御させるためのシリアル信号Sの制御データD0に基づいて異常を検出することになる。そして、シフトレジスタ回路R23aの故障に対応して、当該2段目の1行目〜8行目の表示素子21を非表示状態に制御する。これによって、非表示領域R5が形成されることになる。
【0028】
図11は、2段目の1行目〜8行目の表示素子21が非表示状態に制御された場合の情報表示装置10の表示状態を示した図である。同図においては、3行6列に配設された表示ユニット20によって「追越禁止」という文字列を表示する場合を示している。かかる場合、2段目の表示ユニット20の1行目〜8行目に配設された表示素子21の表示が非表示となり、非表示領域R5を形成する。しかし、非表示領域R5があったとしても、「追越禁止」の文字列の視認に影響を与えないことが同図で分かる。このように、本実施形態においては、各段の表示ユニット20を表示領域R1〜R4に分割し、表示領域R1,R2および表示領域R3,R4毎に点灯制御を行うことによって、各表示領域R1〜R4のシフトレジスタ回路R11a〜R44aが故障した場合、従来の表示ユニットよりも、非表示状態を形成する非表示領域R5の範囲を小さくすることが可能となるため、情報表示装置10に表示される文字列について全体の表示に対する判読を困難とすることなく、当該表示を継続することが可能になる。
【0029】
ここで、上述したようにシリアル信号Sを折り返すには、16行の表示素子21にて形成される表示ユニット20を2の倍数によって分割し表示領域を形成すれば良い。従って、上述した実施形態のように2つ(表示領域R1,R2および表示領域R3,R4)に分割しても良いし、図12に示すように、2つの表示領域R6,R7によって分割するようにしても良いし、また、16分割して、1行単位で折返し可能にしても良い。このように、分割数を多くすれば、非表示状態となる行数が少なくなるため、文字列について全体の表示に対する判読性を向上させることが可能となり、より有効な効果を得ることが可能になる。
【0030】
また、本実施形態においては、複数の表示ユニット20を行方向に複数配設する場合、隣接する表示ユニット20の入力端子22および出力端子23間とすることができるため配線経路を短縮することができる。さらに、行方向の端部の表示ユニット20においては、短絡回路40を使用するため、折り返しに必要となる配線経路を短縮することができる。このように、配線経路を短縮することが可能になると、表示ユニット20間を送信されるシリアル信号Sに対するノイズ強度を高めることができるという有用な効果を奏することが可能になる。
【0031】
さらに、上述した実施形態においては、表示素子21にLED21a〜21dを配設し、当該LED21a〜21dを点灯制御させることによって、情報表示装置10として所定の表示を行う態様を採用した。むろん、点灯制御に基づいて情報表示装置10にて所定の表示を行う場合、表示素子21にLED21a〜21dを使用する態様に限定されるものではなく、ランプや自発光素子等を使用しても良いことは言うまでもない。
【0032】
(3)まとめ:
このように、表示ユニット20内における表示素子21の点灯制御を行う表示素子駆動回路R11〜R44の接続経路を分割して、行方向端部の表示ユニット20にてシリアル信号Sを折り返しさせることにより、制御監視基板30を一体に形成し情報表示装置10の一方側に配設すること可能となるため、当該情報表示装置10の構成を簡素化することが可能になる。また、表示素子駆動回路R11〜R44のシフトレジスタ回路R11a〜R44aが故障したとしても、その分割された最小行数のみを非表示状態に制御することが可能となり、情報表示装置10に表示される文字列について全体の表示に対する判読を困難とすることなく、当該表示を継続することが可能となる。
【図面の簡単な説明】
【図1】本発明にかかる表示ユニットを適用した情報表示装置の表示面全体を示した図である。
【図2】表示ユニットの表示面全体を示した図である。
【図3】表示素子の配列状態を示した図である。
【図4】表示ユニットの内部構成を示した図である。
【図5】表示領域の分割態様を示した図である。
【図6】表示ユニットの接続態様を示した図である。
【図7】シリアル信号のデータ形式を示した図である。
【図8】複数の表示ユニットを接続した図である。
【図9】情報表示装置の内部構成を示した図である。
【図10】情報表示装置の内部構成を示した図である。
【図11】情報表示装置の表示状態を示した図である。
【図12】表示ユニットの内部構成を示した図である。
【符号の説明】
10…情報表示装置
20…表示ユニット
21…表示素子
21a〜21d…LED
22…入力端子
23…出力端子
R1〜R4…表示領域
R11〜R44…表示素子駆動回路
R11a〜R44a…シフトレジスタ回路
30…制御監視基板
40…短絡回路

Claims (7)

  1. 単色または複数の色の発光源からなる表示素子を行列状に配置した表示ユニットであって、
    上記表示素子を複数個集合して形成された複数の表示領域における各表示素子の表示状態を任意に制御可能なシリアル信号を入力する入力端子と、
    上記表示領域毎に配設され、少なくとも1つのシフトレジスタ回路を有し、上記入力されたシリアル信号を同シフトレジスタ回路にてシフトさせながら記憶し、パラレル信号を発生させて各表示素子の表示状態を制御する表示素子駆動回路と、
    上記シフトレジスタ回路にてシフトさせたシリアル信号を外部に出力する出力端子とを具備することを特徴とする表示ユニット。
  2. 上記表示素子は、行列状に配設されるとともに、上記表示領域は、同行列状の表示素子を行方向もしくは列方向に分割して形成されることを特徴とする上記請求項1に記載の表示ユニット。
  3. 上記表示領域は、上記複数個の表示素子を行方向もしくは列方向にて2の倍数にて分割することにより形成されるとともに、上記入力端子および出力端子は、同2の倍数にて分割して形成された表示領域毎に配設されるとともに、上記行方向もしくは列方向に交互に配設されることを特徴とする上記請求項2に記載の表示ユニット。
  4. 上記入力端子にシリアル信号を入力させるとともに、上記出力端子から出力されたシリアル信号の正否を監視する制御監視基板を上記隣接する入力端子および出力端子の一方の側に配設可能なことを特徴とする上記請求項2または請求項3のいずれかに記載の表示ユニット。
  5. 複数の表示ユニットが行方向もしくは列方向に配設された場合、同行方向もしくは列方向にて隣り合う表示ユニットの入力端子と出力端子とが相互に対面するように配設されていることを特徴とする上記請求項3または請求項4のいずれかに記載の表示ユニット。
  6. 上記制御監視基板が配設される一方の側に対する他方の側の入力端子および出力端子とを接続する短絡回路を有することを特徴とする上記請求項4または請求項5のいずれかに記載の表示ユニット。
  7. 単色または複数の色の発光源からなる表示素子を行列状に複数配設した表示ユニットが行列状に複数配設され、同各表示ユニットの表示素子を点灯制御して所定の情報表示を行う情報表示装置であって、
    上記各表示ユニットは、
    上記表示素子を行方向もしくは列方向に2の倍数で分割して形成された表示領域と、
    上記表示領域毎に配設され、少なくとも1つのシフトレジスタ回路を有し、
    同表示領域の各表示素子の表示状態を任意に制御可能なシリアル信号を同シフトレジスタ回路にてシフトさせながら記憶し、パラレル信号を発生させて各表示素子の表示状態を制御する表示素子駆動回路と、
    上記行方向もしくは列方向に隣接する他の表示ユニットの表示領域に対して、同表示領域における各表示素子の表示状態を任意に制御可能な上記シリアル信号を相互に入出力させる入出力端子とを有するとともに、
    上記行方向もしくは列方向における一方端の表示ユニットであって他の表示ユニットに隣接しない側の入出力端子に上記シリアル信号を入力させるとともに、同一方端の表示ユニットの入出力端子から出力される上記シリアル信号に基づいて上記表示状態の正否を監視する制御監視基板と、
    上記行方向もしくは列方向における他方端の表示ユニットであって他の表示ユニットに隣接しない側の入出力端子を短絡し、同一表示ユニットにおいて相互にシリアル信号を入出力させる短絡回路とを具備することを特徴とする情報表示装置。
JP2002317725A 2002-10-31 2002-10-31 表示ユニットおよび情報表示装置 Expired - Fee Related JP4255265B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002317725A JP4255265B2 (ja) 2002-10-31 2002-10-31 表示ユニットおよび情報表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002317725A JP4255265B2 (ja) 2002-10-31 2002-10-31 表示ユニットおよび情報表示装置

Publications (2)

Publication Number Publication Date
JP2004151460A true JP2004151460A (ja) 2004-05-27
JP4255265B2 JP4255265B2 (ja) 2009-04-15

Family

ID=32461046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002317725A Expired - Fee Related JP4255265B2 (ja) 2002-10-31 2002-10-31 表示ユニットおよび情報表示装置

Country Status (1)

Country Link
JP (1) JP4255265B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013101369A (ja) * 2012-12-25 2013-05-23 Nlt Technologies Ltd 表示装置
US8773344B2 (en) 2006-10-13 2014-07-08 Nlt Technologies, Ltd. Surface display device of an arbitrary shape

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8773344B2 (en) 2006-10-13 2014-07-08 Nlt Technologies, Ltd. Surface display device of an arbitrary shape
US9097942B2 (en) 2006-10-13 2015-08-04 Nlt Technologies, Ltd. Display device, and electronic device and ornamental product incorporating same
US10008165B2 (en) 2006-10-13 2018-06-26 Nlt Technologies, Ltd. TFT display device including unit circuits, pixel circuits and a display element
US10235954B2 (en) 2006-10-13 2019-03-19 Tianma Japan, Ltd. Surface display device with a non-rectangular display surface shape and electronic device including same
US10453408B2 (en) 2006-10-13 2019-10-22 Tianma Japan, Ltd. Surface display device with a non-rectangular display surface shape and electronic device including same
JP2013101369A (ja) * 2012-12-25 2013-05-23 Nlt Technologies Ltd 表示装置

Also Published As

Publication number Publication date
JP4255265B2 (ja) 2009-04-15

Similar Documents

Publication Publication Date Title
KR100670581B1 (ko) Led구동장치
CN107731174B (zh) 一种显示装置和电子设备
US20080204434A1 (en) Display Device
US10762827B2 (en) Signal supply circuit and display device
WO2008100493A1 (en) Partially filterless liquid crystal display devices and methods of operating the same
JP2004151460A (ja) 表示ユニットおよび情報表示装置
JP4303461B2 (ja) 車載標識装置および車載標識方法
WO2024124830A1 (zh) 显示面板和显示装置
JP2000231363A (ja) Led集合ランプ回路およびマルチカラーled集合ランプ
JP5196531B2 (ja) 表示装置
JP2003315822A (ja) 液晶表示装置
JP4480348B2 (ja) プラズマディスプレイ装置
JP3764868B2 (ja) Ledディスプレイ装置
JPH06214524A (ja) 情報表示装置
KR20020088943A (ko) 전기냉동 냉장고의 백라이트 회로
JP2005024821A (ja) 表示装置の駆動回路
CN114859263B (zh) 一种显示装置
TWI789967B (zh) 應用於膽固醇液晶顯示裝置的顯示驅動電路
JP5014736B2 (ja) 情報表示装置
JP2931387B2 (ja) 表示装置
JP2001134260A (ja) 画像表示方法
JP2006133795A (ja) 表示装置
WO2007069636A1 (ja) 液晶表示装置
JP2645265B2 (ja) マトリクスパネル表示駆動装置
JP2694692B2 (ja) マトリックス表示の駆動回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050916

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090127

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150206

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees