JP2004146674A - Semiconductor integrated circuit - Google Patents

Semiconductor integrated circuit Download PDF

Info

Publication number
JP2004146674A
JP2004146674A JP2002311270A JP2002311270A JP2004146674A JP 2004146674 A JP2004146674 A JP 2004146674A JP 2002311270 A JP2002311270 A JP 2002311270A JP 2002311270 A JP2002311270 A JP 2002311270A JP 2004146674 A JP2004146674 A JP 2004146674A
Authority
JP
Japan
Prior art keywords
circuit
power supply
digital
analog
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002311270A
Other languages
Japanese (ja)
Inventor
Yasuhiro Fujimori
藤盛 靖弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawasaki Microelectronics Inc
Original Assignee
Kawasaki Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Microelectronics Inc filed Critical Kawasaki Microelectronics Inc
Priority to JP2002311270A priority Critical patent/JP2004146674A/en
Publication of JP2004146674A publication Critical patent/JP2004146674A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit capable of reducing the number of pads for a power supply or ground while suppressing the propagation of noise from a digital circuit to an analog circuit or from the analog circuit to the digital circuit. <P>SOLUTION: The semiconductor integrated circuit is provided with an analog circuit for performing analog signal processing, a digital circuit for performing digital signal processing, a power supply pad shared by the analog circuit and the digital circuit, an inductor arranged on a power supply route to the digital circuit, and a power supply line for supplying power supplied through the power supply pad directly to the analog circuit and supplying the power to the digital circuit through the inductor. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、アナログ信号処理を行うアナログ回路と、デジタル信号処理を行うデジタル回路とを備えた半導体集積回路に関する。
【0002】
【従来の技術】
従来、同一チップ上にロジック回路(以下、デジタル系回路)とA/D変換器、D/A変換器などのアナログ信号およびデジタル信号を扱うアナログ系回路を搭載する場合において、デジタル系回路の動作で発生するノイズがアナログ系回路に及ぼす影響(干渉)を防止するために、それぞれの回路で別々の電源系(電源電圧、グランド)を用いている。
【0003】
さらに、上記アナログ系回路においても、それらを構成する、デジタル信号を扱うデジタル回路を上記デジタル系回路と共通の電源系とし、アナログ系回路のアナログ回路に及ぼす影響を防止することが行われている。
【0004】
ところで、近年、デジタル系回路は消費電流低減、あるいはプロセスの微細化にともなうデバイス劣化防止のために低電源電圧化が進んでいる。これに対し、アナログ系回路はダイナミックレンジの確保等、性能確保のため電源電圧を下げることができず、アナログ系回路を構成するアナログ回路とデジタル回路は同一の電源電圧により駆動される。従って、デジタル系回路の電源系とアナログ系回路内のデジタル回路の電源系が共通化できなくなり、上記デジタル回路の電源系をデジタル系回路の電源系とは別に確保する必要が生じている。
【0005】
上述したようにA/D変換器あるいはD/A変換器等のアナログ系回路は、アナログ信号処理を行うアナログ回路と、デジタル信号処理を行うデジタル回路とを有し、デジタル回路は、アナログ回路を駆動している電源電圧と同電位の電源電圧で駆動される。
【0006】
まず、このような同電位の電源電圧で駆動されるアナログ回路とデジタル回路を内蔵する半導体集積回路を設計する場合、半導体集積回路の電源ピンを、前述のアナログ回路とデジタル回路とで共用し、さらに、電源ピンからアナログ回路とデジタル回路に至る電力供給路も共用することを考える。なお、グランド側についても同様であるから、ここでは電源側を取り上げて説明する。
【0007】
ここで、このような電力供給路を構成するにあたって問題となるのは、デジタル回路内で発生するノイズが、電力供給路を経由してアナログ回路に伝搬することである。このノイズは、デジタル回路内のクロックパルスなどのような瞬間的な電力変動に起因して、デジタル回路内で発生するものである。
【0008】
このノイズの伝搬を抑制するためには、アナログ回路とデジタル回路とで共用する電源ピンからアナログ回路とデジタル回路に至る電力供給路を、アナログ回路用とデジタル回路用とに分岐する必要がある。しかし、その分岐点が回路側にあるとノイズが伝搬しやすく、従って電力供給路は電源ピンの近傍で分岐されることが好ましい。
【0009】
ここで、半導体集積回路のピンと、半導体集積回路の基板上のパッドとの電気的な接続に使用されるボンディングワイヤの接続方法として、2本のボンディングワイヤを、同じボンディングスペースに接続するダブルボンディングという接続方法が従来から知られている(例えば、特許文献1参照。)。
【0010】
そこで、電源ピン自体はアナログ回路とデジタル回路とで共用するものの、電力供給路については、上記のダブルボンディングの技術を使って、アナログ回路用電力供給路とデジタル回路用電力供給路とで独立した2つの電力供給路を備えることを考える。
【0011】
図1は、アナログ回路用電力供給路とデジタル回路用電力供給路、およびアナログ回路用接地路とデジタル回路用接地路を備えた半導体集積回路を示す図である。
【0012】
ここで、図1に示されている半導体集積回路100は各種の信号が伝搬する信号通信路などを備えているが、この信号通信路などは、電力供給路と接地路に注目した以下の説明には関係がないので、図1では省略されている。
【0013】
図1には、電源ピン111からデジタル回路120とアナログ回路130に至る電力供給路110と、グランドピン141からデジタル回路120とアナログ回路130に至る接地路140が示されている。
【0014】
まず、電力供給路110について説明する。
【0015】
この電力供給路110は、電源ピン111と、この電源ピン111にダブルボンディングされた2本のボンディングワイヤ112,113と、ボンディングワイヤ112と接続されたデジタル回路用電力供給路114と、ボンディングワイヤ113と接続されたアナログ回路用電力供給路115とで構成されている。また、デジタル回路用電力供給路114は、デジタル回路用電源パッド114aとデジタル回路用電源ライン114bで構成され、アナログ回路用電力供給路115は、アナログ回路用電源パッド115aとアナログ回路用電源ライン115bで構成されている。
【0016】
図1に示されている電源ピン111に供給された電力Wは、この電源ピン111にダブルボンディングされる2本のボンディングワイヤ112,113を経由してデジタル回路用電源パッド114aとアナログ回路用電源パッド115aにそれぞれ供給される。デジタル回路用電源パッド114aに供給された電力Wdは、このデジタル回路用電源パッド114aとデジタル回路用電源ライン114bを経由してデジタル回路120に供給される。また、アナログ回路用電源パッド115aに供給された電力Waは、このアナログ回路用電源パッド115aとアナログ回路用電源ライン115bを経由してアナログ回路130に供給される。
【0017】
また、電力供給路110の分岐点である電源ピン111は、この電源ピン111からアナログ回路130とデジタル回路120に至る電力供給路110上において、これらの両回路から最も遠い位置にある。この結果、電力供給路110においては、アナログ回路130からデジタル回路120に至るノイズの伝搬路が最も長くなっているので、デジタル回路120内で発生したノイズが電力供給路110を介してアナログ回路に伝搬することが抑制されている。
【0018】
ここで、一般にボンディングワイヤはインダクタンスを有しており、このインダクタンスによって、ボンディングワイヤを経由するノイズの伝搬が抑制されることが従来から知られている。
【0019】
従って、デジタル回路120内で発生したノイズは、上記のような電力供給路110の分岐によってノイズの伝搬が抑制されていることに加えて、さらに、2本のボンディングワイヤ112,113が有するインダクタンスによって、デジタル回路用電力供給路114から電源ピン111へ、この電源ピン111からアナログ回路用電力供給路115へとノイズが伝搬することが抑制されている。
【0020】
また、デジタル回路用電源パッド114aとアナログ回路用電源パッド115aとの間には、所定のスペースである分離領域116が設けられている。
【0021】
この分離領域116が果たす役割について以下に説明する。
【0022】
上述したように電源ピン111から供給される電源電圧はボンディングワイヤ112、デジタル回路用電源パッド114a、デジタル回路用電源ライン114bを経由してデジタル回路120に供給される1つの電源系を形成すると共にデジタル回路用電源パッド114a近傍にあるESD保護回路等にも供給される。同様に、電源ピン111から供給される電源電圧はボンディングワイヤ113、アナログ回路用電源パッド115a、アナログ回路用電源ライン115bを経由してアナログ回路130に供給される他の電源系を形成すると共に、アナログ回路用電源パッド115a近傍にあるESD保護回路等にも供給される。このように、これら電源電圧は各電源パッド近傍の回路の電源電圧となり、また、基板またはウエル等のバイアス電圧となる。
【0023】
ここで、通常は各ESD保護回路等には同一の電源電圧が印加されているが、例えば、一方の電源ライン等で電源電圧に変動が生じた場合、半導体集積回路内において形成される基板、ウエル、拡散層等により構成される寄生サイリスタがオンし、ラッチアップを引き起こしてしまう可能性がある。このようなラッチアップ現象を防止するために、寄生サイリスタがオンしない程度に各素子間の距離をとることが必要となる。従って、図1に示すような分離領域116がこのラッチアップ現象を防止する役割を果たす。
【0024】
次に、接地路140について説明する。
【0025】
この接地路140は、グランドピン141と、このグランドピン141にダブルボンディングされた2本のボンディングワイヤ142,143と、ボンディングワイヤ143と接続したデジタル回路用接地路145と、ボンディングワイヤ142と接続されたアナログ回路用接地路144とで構成されている。また、デジタル回路用接地路145は、デジタル回路用グランドパッド145aとデジタル回路用グランドライン145bで構成され、アナログ回路用接地路144は、アナログ回路用グランドパッド144aとアナログ回路用グランドライン144bで構成されている。この接地路140によって、デジタル回路120とアナログ回路130はグランドピン141に接続されている。
【0026】
ここで、前述の電力供給路110と同様に、接地路140においても、デジタル回路120内で発生したノイズがアナログ回路130へと伝搬することが抑制されている。
【0027】
【特許文献1】
特開2000−208582号公報(段落番号0008−0018,図1,図6)
【0028】
【発明が解決しようとする課題】
ここで、図1に示されている半導体集積回路100は、デジタル回路内で発生したノイズが、電力供給路を経由してアナログ回路に伝搬することを抑制するために、アナログ回路用電力供給路とデジタル回路用電力供給路とのそれぞれ独立した2つの電力供給路を備える。なお、グランド側についても同様であり、ここでは電源側を取り上げて説明する。
【0029】
この結果、電力供給用のパッドとしては、デジタル回路用電源パッドとアナログ回路用電源パッドの最低2つのパッドが必要になる。
【0030】
また、半導体集積回路の設計にあたって、デジタル回路用電源パッドとアナログ回路用電源パッドを互いに所定の間隔をもって配置することによって、ノイズの伝搬をさらに抑制しようとするならば、前述のようにデジタル回路用電源パッドとアナログ回路用電源パッドの間に分離領域が必要になる。
【0031】
ここで、例えば、半導体集積回路の設計にあたって、前述の分離領域を1パッド分に相当するスペースに設定すると、この分離領域を1パッドとしてカウントするならば、この半導体集積回路では電力供給用に必要なパッド数は3つとなる。
【0032】
このように、図1に示されている半導体集積回路100では、電力供給用に必要なパッドの数が多く、そのパッドの数だけ、この半導体集積回路の基板は広い面積を必要とするという問題がある。
【0033】
本発明は、上記事情に鑑み、デジタル回路内で発生したノイズがアナログ回路に伝搬することを抑制しつつも、電力供給用あるいは接地用のパッド数が少なくて済む半導体集積回路を提供することを目的とする。
【0034】
【課題を解決するための手段】
上記目的を達成する本発明の第1の半導体集積回路は、アナログ信号処理を行うアナログ回路と、デジタル信号処理を行うデジタル回路と、前記アナログ回路と前記デジタル回路とで共用される電源パッドと、前記デジタル回路への電力供給路上に配置されたインダクタと、外部から、前記電源パッドを経由して供給された電力を、前記アナログ回路には直接供給するとともに前記デジタル回路には前記インダクタを経由して供給する電源ラインとを備えたことを特徴とする。
【0035】
本発明の第1の半導体集積回路は電源パッドをアナログ回路とデジタル回路とで共用しているため、例えば図1に示された半導体集積回路100では2つ、前述の分離領域を1パッドとしてカウントすると3つ必要であった電力供給用のパッドを、最低1つの電源パッドとすることが可能となる。
【0036】
また、本発明の第1の半導体集積回路では、デジタル回路への電力供給路上にインダクタが配置されているため、デジタル回路内で発生したノイズが電力供給路を経由してアナログ回路へ伝搬することが抑制される。
【0037】
また、上記目的を達成する本発明の第2の半導体集積回路は、アナログ信号処理を行うアナログ回路と、デジタル信号処理を行うデジタル回路と、前記アナログ回路と前記デジタル回路とで共用されるグランドパッドと、前記デジタル回路から前記グランドパッドへの接地路上に配置されたインダクタと、前記グランドパッドと前記アナログ回路とは直接接続するとともに前記グランドパッドと前記デジタル回路とは前記インダクタを経由して接続するグランドラインとを備えたことを特徴とする。
【0038】
本発明の第2の半導体集積回路はグランドパッドをアナログ回路とデジタル回路とで共用しているため、例えば図1に示された半導体集積回路100では2つ、前述の分離領域を1パッドとしてカウントすると3つ必要であった接地用のパッドが、本発明の第2の半導体集積回路では、最低1つのグランドパッドで済んでいる。
【0039】
また、本発明の第2の半導体集積回路では、デジタル回路からグランドパッドへの接地路上にインダクタが配置されているため、デジタル回路内で発生したノイズが接地路を経由してアナログ回路へ伝搬することが抑制されている。
【0040】
【発明の実施の形態】
以下、本発明の第1の半導体集積回路の実施形態について説明する。
【0041】
図2は、本発明の第1の半導体集積回路の一実施形態を示す図である。
【0042】
図2には半導体集積回路200の電力供給路210と接地路240が示されている。
【0043】
図2に示されている半導体集積回路200の電力供給路210は、電源パッド213をデジタル回路220とアナログ回路230とで共用している。一方で、半導体集積回路200における接地路240の回路構成は、図1に示された半導体集積回路100における接地路140の回路構成と同一である。そこで、図2に示されている半導体集積回路200については、図1に示された半導体集積回路100との同一点である接地路240については説明を省略し、図1に示された半導体集積回路100との相違点である電力供給路210について説明する。
【0044】
ここで、図2に示されている半導体集積回路は各種の信号が伝搬する信号通信路などを備えているが、この信号通信路などは、本発明の説明には関係がないので、図2では省略されている。後述する図3から図4についても同様である。
【0045】
図2に示されている電源ピン211に供給された電力Wは、ボンディングワイヤ212を経由して電源パッド213に供給される。電源パッド213に供給された電力Wは、この電源パッド213と電源ライン214を経由し、アナログ回路230には直接供給されるとともにデジタル回路220にはインダクタ215を経由して供給される。
【0046】
このインダクタ215により、デジタル回路220内で発生したノイズが、電源ライン214を経由してアナログ回路230へ伝搬することが抑制される。
【0047】
このように、インダクタ215を用いてノイズの伝搬を抑制しつつ、電源パッド213をデジタル回路220とアナログ回路230とで共用することにより、図1に示された半導体集積回路100では2つ、前述の分離領域を1パッドとしてカウントすると3つ必要であった電力供給用のパッドが、図2に示されている半導体集積回路200では1つの電源パッド213で済んでいる。
【0048】
ここで、インダクタ215は半導体集積回路200の基板201の配線層に設けられた渦巻き状の導体により構成されている。一般に半導体集積回路では、この配線層の上層部に空き領域が存在していることが多い。半導体集積回路200の設計にあたっては、この空き領域を利用して、半導体集積回路200の基板201の面積を広げることなくインダクタ215が設けられる。さらに、インダクタ215のインダクタンスは、このインダクタ215を構成している渦巻き状の導体の巻き数に応じた値になっている。従って、半導体集積回路200の設計にあたっては、この導体の巻き数を適切な値にすることにより、インダクタ215のインダクタンスが、ノイズの伝搬を抑制するための最適な値に設定される。このインダクタの設置方法については、後述する図3から図4についても同様である。
【0049】
次に、本発明の第2の半導体集積回路の実施形態について説明する。
【0050】
図3は、本発明の第2の半導体集積回路の一実施形態を示す図である。
【0051】
図3には半導体集積回路300の電力供給路310と接地路340が示されている。
【0052】
図3に示されている半導体集積回路300の接地路340は、グランドパッド343をデジタル回路320とアナログ回路330とで共用している。一方で、半導体集積回路300における電力供給路310の回路構成は、図1に示された半導体集積回路100における電力供給路110の回路構成と同一である。そこで、図3に示されている半導体集積回路300については、図1に示された半導体集積回路100との同一点である電力供給路310については説明を省略し、図1に示された半導体集積回路100との相違点である接地路340について説明する。
【0053】
図3に示されているアナログ回路330は直接、デジタル回路320はインダクタ345を経由して、グランドライン344によってグランドパッド343に接続され、このグランドパッド343がボンディングワイヤ342によってグランドピン341に接続される。
【0054】
前述のインダクタ345により、デジタル回路320内で発生したノイズが、グランドライン344を経由してアナログ回路330へ伝搬することが抑制される。
【0055】
このように、インダクタ345を用いてノイズの伝搬を抑制しつつ、グランドパッド343をデジタル回路320とアナログ回路330とで共用することにより、図1に示された半導体集積回路100では2つ、前述の分離領域を1パッドとしてカウントすると3つ必要であった接地用のパッドが、図3に示されている半導体集積回路300では1つのグランドパッド343で済んでいる。
【0056】
次に、本発明の第3の半導体集積回路の実施形態について説明する。
【0057】
図4は、本発明の第3の半導体集積回路の一実施形態を示す図である。
【0058】
図4に示されている半導体集積回路400の電力供給路410は、電源パッド411をデジタル回路420とアナログ回路430とで共用し、半導体集積回路400の接地路440は、グランドパッド441をデジタル回路420とアナログ回路430とで共用した回路である。この半導体集積回路400における電力供給路410の回路構成は、図2に示された半導体集積回路200における電力供給路210の回路構成と同一であり、さらに半導体集積回路400における接地路440の回路構成は、図3に示された半導体集積回路300における接地路340の回路構成と同一である。そこで、半導体集積回路400については詳細な説明を省略し、半導体集積回路400に設けられている電力供給用と接地用のパッドの数ついて説明する。
【0059】
図4に示されている半導体集積回路400では、電力供給路410上に配置されたインダクタ412と接地路440上に配置されたインダクタ442を用いてノイズの伝搬を抑制しつつ、電源パッド411をデジタル回路420とアナログ回路430とで共用し、グランドパッド441をデジタル回路420とアナログ回路430とで共用している。その結果、図1に示された半導体集積回路100では電力供給用と接地路用とで合計して4つ、前述の分離領域を1パッドとしてカウントすれば6つ必要であったパッドが、図4に示されている半導体集積回路500では、電力供給用と接地路用とで合計して2つで済んでいる。
【0060】
【発明の効果】
以上説明したように、本発明の半導体集積回路によれば、デジタル回路内で発生したノイズがアナログ回路に伝搬することを抑制しつつも、電力供給用あるいは接地用のパッド数は少なくて済む。
【図面の簡単な説明】
【図1】アナログ回路用電力供給路とデジタル回路用電力供給路、およびアナログ回路用接地路とデジタル回路用接地路を備える半導体集積回路を示す図である。
【図2】本発明の第1の半導体集積回路の一実施形態を示す図である。
【図3】本発明の第2の半導体集積回路の一実施形態を示す図である。
【図4】本発明の第3の半導体集積回路の一実施形態を示す図である。
【符号の説明】
100  半導体集積回路
101  基板
110  電力供給路
111  電源ピン
112,113  ボンディングワイヤ
114  デジタル回路用電力供給路
114a  デジタル回路用電源パッド
114b  デジタル回路用電源ライン
115  アナログ回路用電力供給路
115a  アナログ回路用電源パッド
115b  アナログ回路用電源ライン
116,146  分離領域
120  デジタル回路
130  アナログ回路
140  接地路
141  グランドピン
142,143  ボンディングワイヤ
144  アナログ回路用接地路
144a  アナログ回路用グランドパッド
144b  アナログ回路用グランドライン
145  デジタル回路用接地路
145a  デジタル回路用グランドパッド
145b  デジタル回路用グランドライン
200  本発明の第1の半導体集積回路
201  基板
210  電力供給路
211  電源ピン
212  ボンディングワイヤ
213  電源パッド
214  電源ライン
215  インダクタ
220  デジタル回路
230  アナログ回路
240  接地路
300  本発明の第2の半導体集積回路
310  電力供給路
320  デジタル回路
330  アナログ回路
340  接地路
341  グランドピン
342  ボンディングワイヤ
343  グランドパッド
344  グランドライン
345  インダクタ
400  本発明の第3の半導体集積回路
410  電力供給路
411  電源パッド
412,442  インダクタ
420  デジタル回路
430  アナログ回路
440  接地路
441  グランドパッド
W,Wa,Wd  電力
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor integrated circuit including an analog circuit that performs analog signal processing and a digital circuit that performs digital signal processing.
[0002]
[Prior art]
Conventionally, when a logic circuit (hereinafter, referred to as a digital circuit) and an analog circuit that handles analog signals and digital signals such as an A / D converter and a D / A converter are mounted on the same chip, the operation of the digital circuit is performed. In order to prevent the influence (interference) of the noise generated in the circuit on the analog circuit, separate power supply systems (power supply voltage, ground) are used in each circuit.
[0003]
Further, also in the analog circuits, a digital circuit that handles them and handles digital signals is used as a common power supply system with the digital circuits to prevent the analog circuits from affecting the analog circuits. .
[0004]
Meanwhile, in recent years, the power supply voltage of digital circuits has been reduced in order to reduce current consumption or prevent device deterioration due to miniaturization of processes. On the other hand, the power supply voltage of the analog circuit cannot be lowered for securing the performance such as securing the dynamic range, and the analog circuit and the digital circuit constituting the analog circuit are driven by the same power supply voltage. Accordingly, the power supply system of the digital circuit and the power supply system of the digital circuit in the analog circuit cannot be shared, and it is necessary to secure the power supply system of the digital circuit separately from the power supply system of the digital circuit.
[0005]
As described above, an analog circuit such as an A / D converter or a D / A converter includes an analog circuit that performs analog signal processing and a digital circuit that performs digital signal processing. It is driven by a power supply voltage having the same potential as the driving power supply voltage.
[0006]
First, when designing a semiconductor integrated circuit that incorporates an analog circuit and a digital circuit driven by the same potential power supply voltage, the power supply pins of the semiconductor integrated circuit are shared by the analog circuit and the digital circuit described above. Further, it is considered that a power supply path from a power supply pin to an analog circuit and a digital circuit is also shared. Since the same applies to the ground side, the power supply side will be described here.
[0007]
Here, a problem in configuring such a power supply path is that noise generated in the digital circuit propagates to the analog circuit via the power supply path. This noise is generated in the digital circuit due to an instantaneous power fluctuation such as a clock pulse in the digital circuit.
[0008]
In order to suppress the propagation of the noise, it is necessary to branch a power supply path from a power supply pin shared by the analog circuit and the digital circuit to the analog circuit and the digital circuit for the analog circuit and the digital circuit. However, if the branch point is on the circuit side, noise is likely to propagate, so that the power supply path is preferably branched near the power supply pin.
[0009]
Here, as a method of connecting a bonding wire used for electrical connection between a pin of a semiconductor integrated circuit and a pad on a substrate of the semiconductor integrated circuit, a double bonding is used to connect two bonding wires to the same bonding space. A connection method is conventionally known (for example, see Patent Document 1).
[0010]
Therefore, although the power supply pin itself is shared by the analog circuit and the digital circuit, the power supply path is independent of the power supply path for the analog circuit and the power supply path for the digital circuit using the above-described double bonding technique. Consider providing two power supply paths.
[0011]
FIG. 1 is a diagram illustrating a semiconductor integrated circuit including an analog circuit power supply path and a digital circuit power supply path, and an analog circuit ground path and a digital circuit ground path.
[0012]
Here, the semiconductor integrated circuit 100 shown in FIG. 1 includes a signal communication path through which various signals propagate, and the signal communication path and the like are described below by focusing on a power supply path and a ground path. Is not shown in FIG.
[0013]
FIG. 1 shows a power supply path 110 from the power supply pin 111 to the digital circuit 120 and the analog circuit 130, and a ground path 140 from the ground pin 141 to the digital circuit 120 and the analog circuit 130.
[0014]
First, the power supply path 110 will be described.
[0015]
The power supply path 110 includes a power supply pin 111, two bonding wires 112 and 113 double-bonded to the power supply pin 111, a digital circuit power supply path 114 connected to the bonding wire 112, and a bonding wire 113. And an analog circuit power supply path 115 connected thereto. The digital circuit power supply path 114 includes a digital circuit power supply pad 114a and a digital circuit power supply line 114b. The analog circuit power supply path 115 includes an analog circuit power supply pad 115a and an analog circuit power supply line 115b. It is composed of
[0016]
The power W supplied to the power supply pin 111 shown in FIG. 1 is supplied to the digital circuit power supply pad 114a and the analog circuit power supply via two bonding wires 112 and 113 which are double-bonded to the power supply pin 111. Each is supplied to the pad 115a. The power Wd supplied to the digital circuit power supply pad 114a is supplied to the digital circuit 120 via the digital circuit power supply pad 114a and the digital circuit power supply line 114b. The power Wa supplied to the analog circuit power supply pad 115a is supplied to the analog circuit 130 via the analog circuit power supply pad 115a and the analog circuit power supply line 115b.
[0017]
The power supply pin 111 which is a branch point of the power supply path 110 is located farthest from the power supply path 110 on the power supply path 110 extending from the power supply pin 111 to the analog circuit 130 and the digital circuit 120. As a result, in the power supply path 110, the noise propagation path from the analog circuit 130 to the digital circuit 120 is the longest, so that noise generated in the digital circuit 120 is transmitted to the analog circuit through the power supply path 110. Propagation is suppressed.
[0018]
Here, a bonding wire generally has an inductance, and it has been conventionally known that the inductance suppresses the propagation of noise via the bonding wire.
[0019]
Therefore, the noise generated in the digital circuit 120 is suppressed not only by the above-described branch of the power supply path 110, but also by the inductance of the two bonding wires 112 and 113, in addition to the suppression of the propagation of the noise. Noise is suppressed from propagating from the digital circuit power supply path 114 to the power supply pin 111, and from the power supply pin 111 to the analog circuit power supply path 115.
[0020]
An isolation region 116, which is a predetermined space, is provided between the digital circuit power supply pad 114a and the analog circuit power supply pad 115a.
[0021]
The role played by the separation region 116 will be described below.
[0022]
As described above, the power supply voltage supplied from the power supply pin 111 forms one power supply system supplied to the digital circuit 120 via the bonding wire 112, the digital circuit power supply pad 114a, and the digital circuit power supply line 114b, and It is also supplied to the ESD protection circuit and the like near the digital circuit power supply pad 114a. Similarly, the power supply voltage supplied from the power supply pin 111 forms another power supply system supplied to the analog circuit 130 via the bonding wire 113, the analog circuit power supply pad 115a, and the analog circuit power supply line 115b, It is also supplied to an ESD protection circuit and the like near the analog circuit power supply pad 115a. As described above, these power supply voltages become the power supply voltages of the circuits near the respective power supply pads, and also become the bias voltages of the substrate or the well.
[0023]
Here, the same power supply voltage is normally applied to each ESD protection circuit and the like. For example, when the power supply voltage fluctuates in one power supply line or the like, a substrate formed in the semiconductor integrated circuit, There is a possibility that a parasitic thyristor constituted by a well, a diffusion layer, or the like is turned on, causing latch-up. In order to prevent such a latch-up phenomenon, it is necessary to increase the distance between the elements so that the parasitic thyristor does not turn on. Therefore, the isolation region 116 as shown in FIG. 1 serves to prevent this latch-up phenomenon.
[0024]
Next, the ground path 140 will be described.
[0025]
The ground path 140 is connected to a ground pin 141, two bonding wires 142 and 143 double-bonded to the ground pin 141, a digital circuit ground path 145 connected to the bonding wire 143, and a bonding wire 142. And an analog circuit ground path 144. The digital circuit ground path 145 includes a digital circuit ground pad 145a and a digital circuit ground line 145b. The analog circuit ground path 144 includes an analog circuit ground pad 144a and an analog circuit ground line 144b. Have been. The digital circuit 120 and the analog circuit 130 are connected to the ground pin 141 by the ground path 140.
[0026]
Here, similarly to the above-described power supply path 110, the noise generated in the digital circuit 120 is also suppressed from propagating to the analog circuit 130 in the ground path 140.
[0027]
[Patent Document 1]
JP-A-2000-208582 (paragraph number 0008-0018, FIGS. 1 and 6)
[0028]
[Problems to be solved by the invention]
Here, the semiconductor integrated circuit 100 shown in FIG. 1 is provided with an analog circuit power supply path for suppressing noise generated in the digital circuit from propagating to the analog circuit via the power supply path. And a digital circuit power supply path. The same applies to the ground side. Here, the power supply side will be described.
[0029]
As a result, at least two pads for power supply, a digital circuit power supply pad and an analog circuit power supply pad, are required.
[0030]
Further, in designing a semiconductor integrated circuit, if it is intended to further suppress noise propagation by arranging a power pad for digital circuits and a power pad for analog circuits at a predetermined interval from each other, as described above, An isolation region is required between the power supply pad and the analog circuit power supply pad.
[0031]
Here, for example, in designing a semiconductor integrated circuit, if the above-mentioned separation region is set to a space corresponding to one pad, if this separation region is counted as one pad, the semiconductor integrated circuit needs to supply power. The number of pads is three.
[0032]
Thus, in the semiconductor integrated circuit 100 shown in FIG. 1, the number of pads required for power supply is large, and the substrate of the semiconductor integrated circuit requires a large area by the number of pads. There is.
[0033]
The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a semiconductor integrated circuit that requires a small number of power supply or ground pads while suppressing noise generated in a digital circuit from propagating to an analog circuit. Aim.
[0034]
[Means for Solving the Problems]
A first semiconductor integrated circuit of the present invention that achieves the above object has an analog circuit that performs analog signal processing, a digital circuit that performs digital signal processing, a power supply pad shared by the analog circuit and the digital circuit, An inductor disposed on a power supply path to the digital circuit, and power supplied from the outside via the power supply pad is supplied directly to the analog circuit and the digital circuit is supplied via the inductor. And a power supply line for supplying the power.
[0035]
In the first semiconductor integrated circuit of the present invention, the power supply pad is shared by the analog circuit and the digital circuit. Therefore, for example, in the semiconductor integrated circuit 100 shown in FIG. Then, it becomes possible to replace the three necessary power supply pads with at least one power supply pad.
[0036]
In the first semiconductor integrated circuit of the present invention, since the inductor is arranged on the power supply path to the digital circuit, noise generated in the digital circuit propagates to the analog circuit via the power supply path. Is suppressed.
[0037]
According to another embodiment of the present invention, there is provided a semiconductor integrated circuit comprising: an analog circuit for performing analog signal processing; a digital circuit for performing digital signal processing; and a ground pad shared by the analog circuit and the digital circuit. And an inductor disposed on a ground path from the digital circuit to the ground pad, the ground pad and the analog circuit being directly connected, and the ground pad and the digital circuit being connected via the inductor. And a ground line.
[0038]
In the second semiconductor integrated circuit of the present invention, the ground pad is shared between the analog circuit and the digital circuit. Therefore, for example, in the semiconductor integrated circuit 100 shown in FIG. In the second semiconductor integrated circuit of the present invention, at least one ground pad is required instead of the three ground pads required.
[0039]
Also, in the second semiconductor integrated circuit of the present invention, since the inductor is arranged on the ground path from the digital circuit to the ground pad, noise generated in the digital circuit propagates to the analog circuit via the ground path. That has been suppressed.
[0040]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the first semiconductor integrated circuit of the present invention will be described.
[0041]
FIG. 2 is a diagram showing one embodiment of the first semiconductor integrated circuit of the present invention.
[0042]
FIG. 2 shows a power supply path 210 and a ground path 240 of the semiconductor integrated circuit 200.
[0043]
In the power supply path 210 of the semiconductor integrated circuit 200 shown in FIG. 2, the power supply pad 213 is shared by the digital circuit 220 and the analog circuit 230. On the other hand, the circuit configuration of the ground path 240 in the semiconductor integrated circuit 200 is the same as the circuit configuration of the ground path 140 in the semiconductor integrated circuit 100 shown in FIG. Therefore, for the semiconductor integrated circuit 200 shown in FIG. 2, description of the ground path 240, which is the same point as that of the semiconductor integrated circuit 100 shown in FIG. 1, is omitted, and the semiconductor integrated circuit shown in FIG. The power supply path 210 which is different from the circuit 100 will be described.
[0044]
Here, the semiconductor integrated circuit shown in FIG. 2 includes a signal communication path through which various signals propagate. However, since the signal communication path and the like are not relevant to the description of the present invention, FIG. Has been omitted. The same applies to FIGS. 3 and 4 described later.
[0045]
The power W supplied to the power supply pin 211 shown in FIG. 2 is supplied to the power supply pad 213 via the bonding wire 212. The power W supplied to the power supply pad 213 is supplied directly to the analog circuit 230 via the power supply pad 213 and the power supply line 214, and is supplied to the digital circuit 220 via the inductor 215.
[0046]
The inductor 215 suppresses noise generated in the digital circuit 220 from propagating to the analog circuit 230 via the power supply line 214.
[0047]
As described above, by sharing the power supply pad 213 between the digital circuit 220 and the analog circuit 230 while suppressing the propagation of noise using the inductor 215, the two in the semiconductor integrated circuit 100 shown in FIG. In the semiconductor integrated circuit 200 shown in FIG. 2, only one power supply pad 213 is required for three power supply pads, which is required when three isolation regions are counted as one pad.
[0048]
Here, the inductor 215 is formed of a spiral conductor provided on a wiring layer of the substrate 201 of the semiconductor integrated circuit 200. Generally, in a semiconductor integrated circuit, an empty area often exists in an upper layer portion of the wiring layer. In designing the semiconductor integrated circuit 200, the inductor 215 is provided by using the empty area without increasing the area of the substrate 201 of the semiconductor integrated circuit 200. Further, the inductance of the inductor 215 has a value corresponding to the number of turns of the spiral conductor constituting the inductor 215. Therefore, in designing the semiconductor integrated circuit 200, the inductance of the inductor 215 is set to an optimal value for suppressing the propagation of noise by setting the number of turns of the conductor to an appropriate value. This method of installing the inductor is the same for FIGS. 3 and 4 described later.
[0049]
Next, an embodiment of a second semiconductor integrated circuit of the present invention will be described.
[0050]
FIG. 3 is a diagram showing one embodiment of the second semiconductor integrated circuit of the present invention.
[0051]
FIG. 3 shows a power supply path 310 and a ground path 340 of the semiconductor integrated circuit 300.
[0052]
The ground path 340 of the semiconductor integrated circuit 300 shown in FIG. 3 shares the ground pad 343 with the digital circuit 320 and the analog circuit 330. On the other hand, the circuit configuration of the power supply path 310 in the semiconductor integrated circuit 300 is the same as the circuit configuration of the power supply path 110 in the semiconductor integrated circuit 100 shown in FIG. Therefore, for the semiconductor integrated circuit 300 shown in FIG. 3, the description of the power supply path 310 which is the same as that of the semiconductor integrated circuit 100 shown in FIG. 1 is omitted, and the semiconductor integrated circuit 300 shown in FIG. The ground path 340 that is different from the integrated circuit 100 will be described.
[0053]
The analog circuit 330 shown in FIG. 3 is connected directly to the ground pad 343 by the ground line 344 via the inductor 345, and the digital circuit 320 is connected to the ground pin 341 by the bonding wire 342. You.
[0054]
The above-described inductor 345 suppresses noise generated in the digital circuit 320 from propagating to the analog circuit 330 via the ground line 344.
[0055]
As described above, by sharing the ground pad 343 between the digital circuit 320 and the analog circuit 330 while suppressing the propagation of noise using the inductor 345, two of the semiconductor integrated circuits 100 shown in FIG. In the semiconductor integrated circuit 300 shown in FIG. 3, only one ground pad 343 is required instead of the three ground pads required when the separation region is counted as one pad.
[0056]
Next, a third embodiment of the semiconductor integrated circuit of the present invention will be described.
[0057]
FIG. 4 is a diagram showing one embodiment of the third semiconductor integrated circuit of the present invention.
[0058]
The power supply path 410 of the semiconductor integrated circuit 400 shown in FIG. 4 shares the power supply pad 411 between the digital circuit 420 and the analog circuit 430, and the ground path 440 of the semiconductor integrated circuit 400 connects the ground pad 441 to the digital circuit. This circuit is shared by the analog circuit 420 and the analog circuit 430. The circuit configuration of power supply path 410 in semiconductor integrated circuit 400 is the same as the circuit configuration of power supply path 210 in semiconductor integrated circuit 200 shown in FIG. 2, and the circuit configuration of ground path 440 in semiconductor integrated circuit 400. Is the same as the circuit configuration of the ground path 340 in the semiconductor integrated circuit 300 shown in FIG. Therefore, a detailed description of the semiconductor integrated circuit 400 is omitted, and the number of power supply and ground pads provided on the semiconductor integrated circuit 400 will be described.
[0059]
In the semiconductor integrated circuit 400 shown in FIG. 4, the power supply pad 411 is connected to the power supply pad 411 while suppressing the propagation of noise by using the inductor 412 disposed on the power supply path 410 and the inductor 442 disposed on the ground path 440. The digital circuit 420 and the analog circuit 430 are shared, and the ground pad 441 is shared by the digital circuit 420 and the analog circuit 430. As a result, in the semiconductor integrated circuit 100 shown in FIG. 1, four pads for power supply and four for the ground path are required, and six pads are required if the above-described separation region is counted as one pad. In the semiconductor integrated circuit 500 shown in FIG. 4, only two power supply circuits are required for the power supply and the ground path.
[0060]
【The invention's effect】
As described above, according to the semiconductor integrated circuit of the present invention, the number of power supply or ground pads can be reduced while suppressing the noise generated in the digital circuit from propagating to the analog circuit.
[Brief description of the drawings]
FIG. 1 is a diagram showing a semiconductor integrated circuit including an analog circuit power supply path and a digital circuit power supply path, and an analog circuit ground path and a digital circuit ground path.
FIG. 2 is a diagram showing one embodiment of a first semiconductor integrated circuit of the present invention.
FIG. 3 is a diagram showing one embodiment of a second semiconductor integrated circuit of the present invention.
FIG. 4 is a diagram showing one embodiment of a third semiconductor integrated circuit of the present invention.
[Explanation of symbols]
REFERENCE SIGNS LIST 100 semiconductor integrated circuit 101 substrate 110 power supply path 111 power supply pins 112, 113 bonding wire 114 digital circuit power supply path 114a digital circuit power supply pad 114b digital circuit power supply line 115 analog circuit power supply path 115a analog circuit power supply pad 115b Analog circuit power supply lines 116, 146 Isolation region 120 Digital circuit 130 Analog circuit 140 Ground path 141 Ground pin 142, 143 Bonding wire 144 Analog circuit ground path 144a Analog circuit ground pad 144b Analog circuit ground line 145 Digital circuit Ground path 145a Digital circuit ground pad 145b Digital circuit ground line 200 First semiconductor integrated circuit 20 of the present invention Substrate 210 Power supply path 211 Power supply pin 212 Bonding wire 213 Power supply pad 214 Power supply line 215 Inductor 220 Digital circuit 230 Analog circuit 240 Ground path 300 Second semiconductor integrated circuit 310 of the present invention Power supply path 320 Digital circuit 330 Analog circuit 340 Ground Path 341 ground pin 342 bonding wire 343 ground pad 344 ground line 345 inductor 400 third semiconductor integrated circuit 410 of the present invention power supply path 411 power supply pad 412, 442 inductor 420 digital circuit 430 analog circuit 440 ground path 441 ground pad W, Wa, Wd power

Claims (2)

アナログ信号処理を行うアナログ回路と、
デジタル信号処理を行うデジタル回路と、
前記アナログ回路と前記デジタル回路とで共用される電源パッドと、
前記デジタル回路への電力供給路上に配置されたインダクタと、
外部から、前記電源パッドを経由して供給された電力を、前記アナログ回路には直接供給するとともに前記デジタル回路には前記インダクタを経由して供給する電源ラインとを備えたことを特徴とする半導体集積回路。
An analog circuit that performs analog signal processing;
A digital circuit for performing digital signal processing;
A power supply pad shared by the analog circuit and the digital circuit;
An inductor disposed on a power supply path to the digital circuit;
A semiconductor device comprising: a power supply line for directly supplying power supplied from outside via the power supply pad to the analog circuit and supplying the digital circuit to the digital circuit via the inductor. Integrated circuit.
アナログ信号処理を行うアナログ回路と、
デジタル信号処理を行うデジタル回路と、
前記アナログ回路と前記デジタル回路とで共用されるグランドパッドと、
前記デジタル回路から前記グランドパッドへの接地路上に配置されたインダクタと、
前記グランドパッドと前記アナログ回路とを直接接続するとともに前記グランドパッドと前記デジタル回路とを前記インダクタを経由して接続するグランドラインとを備えたことを特徴とする半導体集積回路。
An analog circuit that performs analog signal processing;
A digital circuit for performing digital signal processing;
A ground pad shared by the analog circuit and the digital circuit;
An inductor disposed on a ground path from the digital circuit to the ground pad;
A semiconductor integrated circuit, comprising: a ground line that directly connects the ground pad and the analog circuit and connects the ground pad and the digital circuit via the inductor.
JP2002311270A 2002-10-25 2002-10-25 Semiconductor integrated circuit Withdrawn JP2004146674A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002311270A JP2004146674A (en) 2002-10-25 2002-10-25 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002311270A JP2004146674A (en) 2002-10-25 2002-10-25 Semiconductor integrated circuit

Publications (1)

Publication Number Publication Date
JP2004146674A true JP2004146674A (en) 2004-05-20

Family

ID=32456549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002311270A Withdrawn JP2004146674A (en) 2002-10-25 2002-10-25 Semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JP2004146674A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251139A (en) * 2006-02-14 2007-09-27 Mitsumi Electric Co Ltd Semiconductor integrated circuit device
JP2012099602A (en) * 2010-11-01 2012-05-24 Renesas Electronics Corp Semiconductor device
US8283804B2 (en) 2008-08-11 2012-10-09 SK Hynix Inc. Semiconductor IC device having power-sharing and method of power-sharing thereof
JP2019179840A (en) * 2018-03-30 2019-10-17 ラピスセミコンダクタ株式会社 Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251139A (en) * 2006-02-14 2007-09-27 Mitsumi Electric Co Ltd Semiconductor integrated circuit device
US8283804B2 (en) 2008-08-11 2012-10-09 SK Hynix Inc. Semiconductor IC device having power-sharing and method of power-sharing thereof
JP2012099602A (en) * 2010-11-01 2012-05-24 Renesas Electronics Corp Semiconductor device
JP2019179840A (en) * 2018-03-30 2019-10-17 ラピスセミコンダクタ株式会社 Semiconductor device
JP7020981B2 (en) 2018-03-30 2022-02-16 ラピスセミコンダクタ株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
JP4707095B2 (en) Semiconductor circuit
JP2006294651A (en) Semiconductor integrated circuit device and i/o cell provided therein
JPWO2006011292A1 (en) Semiconductor device
JP2004146674A (en) Semiconductor integrated circuit
JP2010021456A (en) High-frequency module
JP2010067657A (en) Semiconductor integrated circuit device and test terminal arrangement method
US7834381B2 (en) Layout of power source regions and power switch regions in a semiconductor integrated circuit device
US6677781B2 (en) Semiconductor integrated circuit device
JP3111938B2 (en) Semiconductor device
JP2002057418A (en) Printed wiring board
US20050161810A1 (en) Semiconductor device
JP2004221260A (en) Semiconductor device
JPH0629395A (en) Semiconductor integrated circuit device
US7542254B2 (en) Method for producing a protective assembly for protecting an electronic component from electrostatic discharge, and correspondingly configured electronic component
JP4023231B2 (en) Semiconductor device
JPH05343525A (en) Semiconductor integrated circuit
JPH06310656A (en) Semiconductor integrated circuit
US6495925B1 (en) Semiconductor chip and a lead frame
US20050285281A1 (en) Pad-limited integrated circuit
JP2006013061A (en) Semiconductor apparatus
JPH08316330A (en) Method for laying out semiconductor integrated circuit
TW202209820A (en) Isolation circuit without routed path coupled to always-on power supply
JPH04260341A (en) Semiconductor integrated circuit device
JP2003124331A (en) Semiconductor integrated circuit device
JPH11224932A (en) Semiconductor integrated circuit and semiconductor integrated circuit device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060110