JP2004146078A - 高速コネクタ - Google Patents

Abstract

【課題】漏話補償回路を安価な片面基板で実現するコネクタを提供する。
【解決手段】信号を入力するための複数の入力端子１３〜２０と、その信号を出力するための複数の出力端子２１〜２８と、それら入出力端子を電気的に接続する信号伝送線とを有するプリント基板３０を設けたコネクタにおいて、容量結合性を生じさせる少なくとも一組の櫛状パターン１１〜１２をプリント基板３０の半田面にのみ配置することで漏話補償回路を構成する。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、通信装置同士を配線ケーブルで接続するためのコネクタに係り、特に情報配線システムにおける漏話特性を改善するためのコネクタに関するものである。
【０００２】
【従来の技術】
多対伝送路を有するネットワークシステムにおいて、ケーブルやコネクタ等情報配線システムの伝送特性は、前記ネットワークシステム全体の効率に影響を与える。
【０００３】
情報配線システムは近年ＬＡＮ機器のスループットが飛躍的に向上したことから伝送帯域も拡大、高周波伝送における電気的特性に関する性能要求は高くなりつつある。
【０００４】
この情報配線システムに関する電気的特性の性能を決定するための一つの指標となっている国際規格にＡＮＳＩ／ＴＩＡ／ＥＩＡ−５６８−Ｂ．２がある。この規格は、情報配線システムを設計する上での基準を定めており、伝送特性、電気的特性、信頼性等の項目が含まれている。
【０００５】
ＡＮＳＩ／ＴＩＡ／ＥＩＡ−５６８−Ｂ．２が定める非シールドより対線を接続するＲＪ４５モジュラジャックを有するコネクタにおける電気的特性の主なものには、減衰量、漏話減衰量、及び反射減衰量がある。
【０００６】
減衰量はコネクタを介しての信号電力損失量であり、コネクタ内の直流抵抗分に大きな関わりを持つ。
【０００７】
漏話減衰量は多対伝送路を有する情報配線システムにおいて、信号送信対と非誘導信号対の電力比であり、多対伝送路間の静電容量に大きな関わりを持つ。
【０００８】
反射減衰量はケーブルとコネクタの接続において、インピーダンスの不整合から生じる反射量であり、コネクタ内伝送路のインピーダンスに大きな関わりを持つ。
【０００９】
図２に、漏話の原因の一つとなるモジュラジャックを示す。
【００１０】
ＡＮＳＩ／ＴＩＡ／ＥＩＡ−５６８−Ｂ．２が定める非シールドより対線を接続するモジュラジャック図２を有するコネクタにおいて、減衰量、漏話減衰量、及び反射減衰量の性能要求レベルを満たすために、モジュラジャック図２とケーブルを接続するためのＩＤＣ（Ｉｎｓｕｌａｔｉｏｎ　　Ｄｉｓｐｌａｃｅｍｅｎｔ　　Ｃｏｎｎｅｃｔｉｏｎ）端子とをプリント基板を介して構成するタイプがある。
【００１１】
しかしこのタイプのコネクタは、ケーブルが取り付けられたモジュラプラグをモジュラジャック図２に接続すると、ケーブル内で対を撚ることによって保たれていた各対間の平衡度が、モジュラジャック図２及びモジュラプラグの部分では崩れ、隣接した導体（信号線）同士８１，８２の静電容量は大きくなり、離れた導体同士８３，８４の静電容量は小さくなる。これにより、対間の静電容量バランスが崩れ、漏話が生じやすくなる。
【００１２】
そのため、プリント基板を介してモジュラジャックとＩＤＣ端子を接続するタイプのコネクタは、プリント基板上で静電容量のバランスがとれていない対間に、静電容量を付加する何らかの手段が用いられている。
【００１３】
よって、このプリント基板を介するタイプのコネクタは、プリント基板上に形成される信号線の形状を様々な意匠を以て設計し、対間の静電結合及び電磁結合を利用することで、電気的不平衡を補償している。
【００１４】
この電気的不平衡を補償するプリント基板は、近年コネクタの小型化が要求されることから、信号線と補償用静電容量付加パターンを設計する上で面積的、引き回し易さから最低でも２層つまり両面基板が必要とされている。
【００１５】
しかし、コネクタの低コスト化が進む中、プリント基板のコストは大きなネックの一つとなっている。
【００１６】
また、ケーブル内で保たれていた対内のインピーダンスも、モジュラジャック及びモジュラプラグの部分では崩れ、ケーブル、コネクタ間のインピーダンスの不整合から反射減衰量を低下させる要素となる。
【００１７】
コネクタのインピーダンスをケーブルと整合させるにはプリント基板上の配線パターンをマイクロストリップラインなどの手法を用いてインピーダンスコントロールする必要がある。
【００１８】
しかし、平衡伝送方式を用いる情報配線システムコネクタにおいて、信号線はグランドパターンを持たないことから、インピーダンスコントロールは困難である。
【００１９】
【発明が解決しようとする課題】
近年小型、高性能、低価格が要求される情報配線システムコネクタにおいて、基板のコストは大きなネックの一つとなっている。
【００２０】
しかし、４対８本の伝送路と静電容量付加パターンを片面に集中すると、信号線の引き回しが複雑になる。
【００２１】
また、基板を片面かつ小型化すると、引き回しが複雑になることで多対伝送路の対内のインピーダンスが乱れることにより、反射減衰量の悪化が危惧される。
【００２２】
図３に、プリント基板上下面に静電容量を付加する例を示す。
【００２３】
プリント基板９０の部品面９１と半田面９２に静電容量を付加するパターン９３を設計すると、プリント基板９０が誘電体である以上、プリント基板９０上下面相互間で予期しない余計な浮遊容量が発生してしまうことがある。
【００２４】
情報配線システムコネクタのプリント基板設計において、パターンで構成付加した静電容量の値を調整する手法にトリミングがある。
【００２５】
トリミングとは、櫛形のパターンを挿入することで静電容量を構成している場合、その櫛をカッターなどで切断、櫛の数を減らすことで、値を小さくする手法を指す。
【００２６】
トリミングを行う上で、プリント基板半田面に付加された櫛形パターンをカッターで切断することは比較的容易である。
【００２７】
しかし、プリント基板部品面に付加された櫛形パターンは、部品面側にはモジュラジャック、ＩＤＣ端子などが搭載されることから、櫛形パターンを容易にトリミングできなくなる。
【００２８】
また部品面パターンは、モジュラジャック、ＩＤＣ端子との距離が、半田面より基板厚分だけ近くなることから、部品面パターンと上記部品間に余計な浮遊容量を発生させる可能性がある。
【００２９】
【課題を解決するための手段】
上記問題を解決するために請求項１の発明は、千鳥配列されたモジュラジャックの奇数番に静電容量を付加するＩＤ（Ｉｎｔｅｒ−Ｄｉｇｉｔａｌ　Ｃａｐａｃｉｔａｎｃｅ）をモジュラジャックとＩＤＣ端子間のわずかなスペースに集中配置、偶数番間に付加するＩＤは信号伝送線と平行したスタブ（余長）によって形成しモジュラジャック、ＩＤＣ端子の外周を引き回すことで実現、片面、小型化を実現可能にした。
【００３０】
請求項２の発明は、ＩＤをプリント基板の片面に集中配置する上で、ＩＤ相互間の浮遊容量による干渉を避けるために、隣接する信号伝送線と対をなす信号伝送線を隣接するＩＤ間にスタブ（余長）として配置することで実現、集中配置による干渉を押さえることを可能にした。
【００３１】
スタブは、ＩＤの片側と対をなすことから、伝送対間には静電容量が形成され、基板上の信号伝送線の引き回しでインピーダンスが崩れた伝送対のインピーダンスの静電容量分をコントロールする事を可能にした。
【００３２】
請求項３の発明は、上記請求項１，２の発明によってプリント基板が片面化されることから、基板上下間の余計な浮遊容量の発生を押さえることが可能になり設計が容易になる。
【００３３】
すなわち本発明の要点は、信号線及び結合容量を基板片面に集中配置しても、対をなす信号線間に静電容量を付加することでインピーダンスを整合させることが可能になり、基板の片面化が可能になることである。
【００３４】
また片面化による効果として、余計な浮遊容量の発生を押さえることが出来、設計が容易になる。
【００３５】
【発明の実施の形態】
次に、本発明の好適一実施の形態を記述する。
【００３６】
図４、５に本発明にかかるコネクタの概略図を示す。
【００３７】
図４、５に示すように、本発明にかかるコネクタは、ケーブル端に設けられたモジュラプラグを接続するためのモジュラジャック４０と、ケーブル心線を接続するためのＩＤＣ端子４１と、これらモジュラジャック４０及びＩＤＣ端子４１が載置されるプリント基板３０とハウジング４２から構成されている。
【００３８】
このプリント基板３０にはモジュラジャック４０とＩＤＣ端子４１との間で信号を伝送する導体からなる信号伝送線が端子の数に合わせて形成されており、この信号伝送線には、信号伝送線間の漏話を低減すべく、容量結合性を生じさせる機能が付与されている。
【００３９】
この容量結合性を生じさせる機能は、プリント基板３０の裏面、つまり半田面にのみ形成されている。図１にこのプリント基板３０の半田面を図示する。
【００４０】
図１に示すように、本発明のプリント基板３０は、信号を入力するための８つの入力端子１３〜２０と、それら信号を出力するための８つの出力端子２１〜２８と、これら入出力端子１３〜２０、２１〜２８をそれぞれ電気的に接続する８本の信号伝送線から主に構成されており、それぞれの入出力端子１３〜２０、２１〜２８は１番から８番までの番号が付されている。
【００４１】
モジュラジャックが接続される入力端子１３〜２０は、１番から８番までジグザグに形成されると共に、連続する三つの番号の入力端子同士が等間隔となる距離を隔てて形成されている。
【００４２】
このジグザグのピンの奇数番は出力端子であるＩＤＣ端子との距離が近いことから、奇数番ピン間に付加する静電容量は、奇数番ピンとＩＤＣ端子との僅かなスペースにＩＤを載置することで構成している。
【００４３】
また、偶数番ピンは基板の小型化を望む上で、ＩＤを載置するスペースが十分でないことから、スタブ２９を基板外周に載置することで、静電容量を付加している。
【００４４】
対をなす伝送ペア３，６及び４，５は基板が片面で構成されているために他のペア１，２及び７，８のように伝送ラインを平行させることでインピーダンスを整合させる事ができず反射減衰量を悪化させてしまう。
【００４５】
そのため対をなす伝送ペア３，６及び４，５にはそれぞれ対内にＩＤを付加することで対内の静電容量をコントロール、インピーダンスの整合を果たしている。
【００４６】
図６に、ＩＤを対内に付加することで、インピーダンスをコントロールし、反射減衰量を向上させたペア３，６の周波数特性グラフを示す。
【００４７】
図６は、横軸は反射減衰量を測定する上での周波数を示し、縦軸は反射減衰量を示し、デシベルで表示され、その絶対量が大きいほど伝送性能が優れていることを示している。
【００４８】
図６が示すように、ＩＤを対内に付加する前は、ＡＮＳＩ／ＴＩＡ／ＥＩＡ−５６８−Ｂ．２に規定されるＣＡＴ．５ｅ規格の反射減衰量の規格値を割れていた伝送性能が、ＩＤを対内に付加することで対間のインピーダンスを整合し、反射の発生を押さえることにより伝送性能が向上したことが解る。
【００４９】
このようにして基板半田面に構成された補償回路は、基板半田面にのみ集中配置しているため、基板部品面と半田面間の余計な浮遊容量の発生を押さえることができる。
【００５０】
また、部品面上のモジュラジャック、ＩＤＣ端子との距離も基板厚分離れることから、基板上部品からの余計な電磁的、静電的影響も押さえることができる。
【００５１】
【発明の効果】
以上要するに本発明によれば、以下の如き効果をもたらす。
（１）プリント基板を用いて漏話補償を行う情報配線コネクタにおいて、従来にない片面基板での構成が可能になる。
（２）片面にのみパターンが存在するため、基板上下間に発生する余計な浮遊容量の発生を押さえ、設計が容易になる。
（３）片面にのみパターンが存在するため、トリミングによる静電容量調整作業が容易になる。
（４）基板が片面になることで、プリント基板コストを下げることが可能である。
【図面の簡単な説明】
【図１】本発明にかかるコネクタのプリント基板の裏面（半田面）に形成されたパターンを示す平面図。
【図２】モジュラジャックの構造を説明するための正面図。
【図３】従来のコネクタのプリント基板における櫛形コンデンサ（Ｉｎｔｅｒ−Ｄｉｇｉｔａｌ　　Ｃａｐａｃｉｔａｎｃｅ）をプリント基板の上下面に設計した時の浮遊容量の発生を説明するための斜視図。
【図４】本発明にかかるコネクタの構成を示す斜視図。
【図５】本発明にかかるコネクタの外観を示す斜視図。
【図６】本発明にかかるコネクタの反射減衰量の特性を示すグラフ
【符号の説明】
１１，１２　櫛形コンデンサ（Ｉｎｔｅｒ−Ｄｉｇｉｔａｌ　　Ｃａｐａｃｉｔａｎｃｅ）
１３〜２０　入力端子スルーホール（又は出力端子スルーホール）
２１〜２８　出力端子スルーホール（又は入力端子スルーホール）
３０　プリント基板
４０　モジュラジャック
４１　ＩＤＣ（Ｉｎｓｕｌａｔｉｏｎ　　Ｄｉｓｐｌａｃｅｍｅｎｔ　　Ｃｏｎｎｅｃｔｉｏｎ）端子

Claims (3)

1. 導体パターンを介して複数組のより対線用の入力端子、出力端子間を個別に接続する基板を備えており、前記導体パターンは、少なくとも一組の導体パターンに櫛形の容量結合を形成し、前記基板の片面内に集中配置されることを特徴とする高速コネクタ。
2. 前記導体パターンは、対をなす端子の少なくとも一組に静電容量を生じさせることでインピーダンスの整合を図り、反射対策を特徴とする請求項１記載の高速コネクタ。
3. 前記導体パターンは、前記基板の片面内に集中配置されることで基板上下面に余計な容量結合を発生させないことを特徴とする請求項１または請求項２記載の高速コネクタ。

Images