JP2004140457A - 携帯電話装置及び該装置のリセット方法 - Google Patents
携帯電話装置及び該装置のリセット方法 Download PDFInfo
- Publication number
- JP2004140457A JP2004140457A JP2002300908A JP2002300908A JP2004140457A JP 2004140457 A JP2004140457 A JP 2004140457A JP 2002300908 A JP2002300908 A JP 2002300908A JP 2002300908 A JP2002300908 A JP 2002300908A JP 2004140457 A JP2004140457 A JP 2004140457A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- time
- power
- cpu
- mobile phone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Telephone Function (AREA)
Abstract
【解決手段】電源KEY01がユーザから押下されることによりONになると、電源KEY01における信号(電位)はLowになり、カウンタ12が分周クロック14に同期してカウントを開始する。この分周クロック14は、Clock15が分周回路19により遅いクロックとされたものである。ここで、パルス幅設定値03に予め格納されたカウント値を“n”とすると、カウンタ12でのカウント値が“n”になったときに比較器11がカウント値の一致を検知し、Lowパルス(リセット信号)を発生させ、CPU06はリセットされる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、電源キースイッチを備えて、例えばCPUなどの制御手段の制御により動作する携帯電話装置及び該装置のリセット方法に関する。
【0002】
【従来の技術】
従来より、携帯電話装置では、ソフト暴走時の復帰方法として、ウォッチドックタイマ(WD TIMER)によるリセット復帰が用いられる。
この従来の携帯電話装置における電源KEYからの信号入力とCPUへのリセット信号の入力部分廻りは、図7に示すように、電源KEYが押下されたことによるKEYINT信号がINT制御回路52により生成されてCPU51に入力され、そのCPU51をリセットさせるリセット信号55を送信させる信号として、WD TIMER53からの信号と外部RESETの信号54とがある。外部RESETの信号54は、電池からの電源投入時にアクティブとなる信号であり、CPU51を電源投入時に初期化するためのものである。
【0003】
また、本出願人により先に出願されている特開平11−338721号公報(特許文献1)の「マイクロコンピュータの自動リセット装置」は、入力装置からの入力と、出力装置への出力の変化を検出し、入力装置への入力に出力装置が応答しない場合に、コンピュータに対して割込又はリセットを行う手段を有するものである。
このことにより、暴走状態を検出し、自動復旧を行うことができる、としている。
【0004】
【特許文献1】
特開平11−338721号公報
【0005】
【発明が解決しようとする課題】
しかしながら、従来のウォッチドックタイマによるリセット復帰では、ソフトが暴走していた場合でも、タイマ割込みによってウォッチドックタイマのクリア動作が働き、リセット復帰できない場合がある。この場合、ユーザ自身の操作によりリセットさせる必要が生じてしまう。
【0006】
また、上記した特開平11−338721号公報のものは、出力装置への出力の変化を検出する好適なものであるが、自動復旧を行うためのものであり、何らかの不測の事態が発生した場合などに、ユーザ自身の操作によりリセットさせることまで考慮されたものではない。
こうしたユーザ自身の操作でリセットさせる場合、ユーザが電池をはずしてリセット復帰させる方法しかなかったため手間がかかり、より簡単な操作で、かつ確実にソフトの暴走状態から復帰できる技術が求められていた。
【0007】
本発明はこのような状況に鑑みてなされたものであり、ソフトの暴走時であっても、内蔵電池などの電源をはずすことなく容易にソフトの暴走から復帰することができる携帯電話装置及び該装置のリセット方法を提供することである。
【0008】
【課題を解決するための手段】
上記課題を解決するため、本発明は以下の特徴を有する。
請求項1記載の発明は、電源のON/OFFを切り換えさせるための電源キースイッチと、装置本体の制御を行う制御手段とを備えてなる携帯電話装置において、電源キースイッチが予め定められた一定時間押下されると制御手段をリセットさせるリセット手段を備えたことを特徴とする。
【0009】
請求項2記載の発明は、上記したリセット手段が、電源キースイッチが予め定められた一定時間押下されたか否かを検知する検知部と、その検知部により上記検知されると制御手段をリセットさせるリセット信号を制御手段に発信するリセット信号発信部とを備え、上記した制御手段は、リセット信号を受信すると、当該制御手段をリセットすることを特徴とする。
【0010】
請求項3記載の発明は、上記した予め定められた一定時間が、電源キースイッチが押下されてから制御部が電源をOFFに制御するまでの時間よりも長くなるよう上記検知部に設定されていることを特徴とする。
【0011】
請求項4記載の発明は、上記した検知部が、電源キースイッチが押下されてからの経過時間を、当該検知部を動作させるクロックに同期してカウントすることで検知し、上記した予め定められた一定時間は、該カウントにおけるカウント値として検知部に設定されることを特徴とする。
【0012】
請求項5記載の発明は、電源のON/OFFを切り換えさせるための電源キースイッチと、装置本体の制御を行う制御手段とを備えてなる携帯電話装置のリセット方法であって、電源キースイッチが押下された時間をカウントするカウント工程と、カウント工程で電源がOFFにされる時間がカウントされても制御手段により電源がOFFにされない場合、カウント工程によりカウントされる時間が予め定められた一定時間になると制御手段をリセットするリセット工程と、を備え、予め定められた一定時間がOFFにされる時間より長いことを特徴とする。
【0013】
請求項6記載の発明は、上記したカウント工程では、押下された時間を、カウントを行う手段を動作させるクロックに同期してカウントし、上記した予め定められた一定時間が、該カウントに対するカウント値として設定されたことを特徴とする。
【0014】
【発明の実施の形態】
次に、本発明に係る携帯電話装置及び該装置のリセット方法を、図1から図6を用いて詳細に説明する。
【0015】
本発明の実施形態としての携帯電話機は、所要の操作部(不図示)と表示部(不図示)と受話部(不図示)と送話部(不図示)とを備え、それら各部が所要の電子回路(不図示)に接続されることで、電話機能や電話番号記憶機能など、携帯電話機としての(装置本体としての)各機能を実現する。携帯電話機としての機能は周知のものである。
図1のCPU06は、上記所要の電子回路の中心として動作し、装置本体の制御を行う制御手段として機能する。
また、本実施形態としての携帯電話機は電池を内蔵し、上記電子回路はその電池を電源として動作する。
【0016】
図1は、本発明の実施形態としての携帯電話機における電源KEY(電源キースイッチ)01からの入力部分とCPU06へのリセット信号の入力部分廻りにおける回路構成の概要を例示するブロック回路図である。
すなわち、この図1に例示するブロック回路図では、上記した電子回路の他の部分及びその電子回路に接続される操作部と表示部と受話部と送話部とを省略し、本発明の要部として、電源KEY01からの入力部分とCPU06へのリセット信号の入力部分廻りの概要のみを示している。
【0017】
この図1に示す本発明の要部における回路構成について説明する。
この図1に示す回路は、電源KEY01がINT制御回路(割り込み制御回路)02とパルス幅カウンタ(リセット手段)04とに接続され、そのINT制御回路02からのKEYINT信号05がCPU06に入力され、パルス幅カウンタ04はCPU06に接続される。
また、CPU06へのリセット信号17は、ANDゲート09を介して3種類のリセットから構成されている。
すなわち、外部リセット信号16と、ウオッチドックタイマ( WD TIMER;以下、WDT) 13のリセット信号と、パルス幅カウンタ04内の比較器11が出力するリセット信号とである。
【0018】
まず、外部リセット信号(外部RESET)16は、電池からの電源投入時にアクティブとなる信号で、CPU06を電源投入時に初期化するための信号である。
また、WDT13からのリセット信号18は、ソフトの暴走時に自動復帰するための従来技術として上述した機能である。このWDT13は、定期的にCPU06が当該WDT13のタイマをクリアしないとリセット信号18を発生させる機能を有する。
【0019】
また、パルス幅カウンタ04は、分周回路19と、カウンタ12と、パルス幅設定値03と、比較器11と、FF(Flip−flop )10と、NORゲート20とを備えてなる。
分周回路19は、Clock15を分周してカウンタ12へクロック信号14を供給する。すなわち、この分周回路19から出力されたクロック信号14は、Clock15より遅いクロックとなっている。
【0020】
カウンタ12は、そのクロック信号14のクロックに同期して電源KEY01が押下されている時間をカウントし、そのカウント値を比較器11へ供給する。パルス幅設定値03には、電源KEY01が押下され続けることによりその押下がなされてからCPU06をリセットさせるまでの時間(予め定められた一定時間)が、上記のカウンタ12のカウント値として格納(設定)されている。
比較器11は、パルス幅設定値03に格納されたカウント値とカウンタ12がカウントした値とを比較し、両者の値が一致するとリセット信号をFF10に発信する(FF10へのリセット信号をLowにする)。この比較結果(リセット信号)は、FF10と、ANDゲート09とを介してRESET信号17としてCPU06へ供給される。
なお、パルス幅設定値03に格納されるカウント値(上記の予め定められた一定時間に対応するカウンタ12でのカウント値)は、予め格納されていれば製造時に格納することに限定されず、例えばユーザなどの設定により格納されてもよい。
【0021】
電源KEY01の状態(押下/非押下)とSTOP信号07とは、NORゲート20を経由してカウンタ12へ供給され、カウンタ12の動作を制御する。
このNORゲート20は、電源KEY01からの入力とSTOP信号07との両方の信号がLowになった場合のみカウンタ12への信号をHighにし、他の場合にはカウンタ12への信号をLowとしている。カウンタ12は、このNORゲート20からの信号がHighである場合に、分周回路19からのクロック信号14に同期して経過時間をカウントする。
【0022】
上述のように、パルス幅カウンタ04の比較器11が、パルス幅設定値03に格納(設定)されたカウント値と、カウンタ12がカウントを行うことによるカウント値との両者が一致するか否かを比較することにより、電源KEY01が予め定められた一定時間押下されたか否かを検知する検知部として機能する。
また、その比較器11が、上記の両者が一致するか否かの比較により、その両者が一致した場合にリセット信号を発信することにより、上記の検知部で上記の検知がなされた場合にCPU06をリセットさせるリセット信号をそのCPU06に発信するリセット信号発信部として機能する。
【0023】
上述した3種類のリセット信号は、上記のANDゲート09を介してCPU06に入力される。この3種類のリセット信号は、Lowでアクティブとなるため、ANDゲート09が負論理の論理積をとることにより、3種類のリセット信号の内の少なくとも1つがアクティブになればそのANDゲート09からCPU06に出力されるリセット信号17もアクティブ(Low)になる。
そして、このリセット信号17がCPU06に入力される(アクティブになる)ことにより、CPU06は、そのCPU自身をリセットする(電源投入時同様に初期化する)。
【0024】
電源KEY01が押下されると、そのスイッチ部(電源KEY01の部分)の電位がHighレベルからLowレベルに変化し、そのLowレベルの信号が、INT制御回路02を経由してKEYINT信号05としてCPU06へ割込みを発生させる。すなわち、ユーザが電源KEY01を押下することにより、INT制御回路02によってKEYINT信号05が生成され、CPU06が電源KEY01の押下を認識する。こうして、電源KEY01は、電源のON/OFFを切り換えさせるためのスイッチとして機能する。
上記したINT制御回路02は、電源KEY01の入力チャタリングを吸収する回路である。
なお、上述したINT制御回路02、WDT13、比較器11、カウンタ12、及びFF10は当業者にとってよく知られたものであるため、その内部構成についての説明は省略する。
【0025】
本実施形態としての携帯電話機は、以上のように構成されることにより、ソフトが暴走した場合にユーザが電源KEY01を長押しすることで、リセットが発生し、ソフトの暴走から復帰できる機能を有している。
ソフトが正常動作している場合は、CPU06は、KEYINT信号05を受けて、電源OFF処理を行い、その後でパルス幅カウンタ04のSTOP信号07をアクティブにする。このことにより、カウンタ12によるカウントが停止され、仮にユーザが電源KEY01を押下し続けていたとしてもパルス幅カウンタ04がリセット信号08を発信する(リセット信号08をLowにする)ことがなく、従ってCPU06がリセットされることもなくすことができる。
【0026】
一方、ソフト暴走状態では、CPU06はKEYINT信号05により電源OFF処理を行おうとするが、ソフトが暴走状態となっていることにより、パルス幅カウンタ04のSTOP信号07をアクティブにするところまでCPU06による処理が実行されない。
このことにより、ソフトの暴走状態であっても、ユーザが電源KEY01を押下し続けていると、パルス幅カウンタ04にあるカウンタ12がカウントを続けることとなり、予め定められた一定時間が経過した時点でカウントアップとなり(カウンタ12によるカウント値がパルス幅設定値03に格納された値と一致し)、比較器11がリセットパルスを発生し、CPU06はソフト暴走状態から復帰できる。
【0027】
次に、本実施形態としての携帯電話機の動作について説明する。まず、図1に示す回路構成の動作について説明する。
【0028】
パルス幅カウンタ04のカウンタ12は、Clock15を分周したクロック14で動作する。電源KEY01が押下されて電源ON状態になると、カウンタ12のリセット入力(R)23はインアクティブになり、カウンタ12はカウントを開始する。
一般的にClock15は、32kHz程度のクロックが用いられ、カウンタ14の動作クロックは数ms〜10ms程度と大きいため、分周回路19で遅いクロック14を生成する。
カウンタ12からのカウント値21を受けて、比較器11はパルス幅設定値03に格納されたカウント値と比較し、両者の値が一致したときに、Lowパルスを発生させる。このLowパルスはFF10とANDゲート09とを経由してリセット信号17として、CPU06にリセットをかける。
【0029】
次に、図2に示す動作について説明する。この図2は、CPU06でソフトの暴走が発生し、ユーザが電源KEY01を押下し続けることによりCPU06をリセットさせる場合の信号の変化とカウンタ動作とを例示する図である。
換言すると、図2では、CPU06による電源OFF制御が行われず、そのことによりCPU06からパルス幅カウンタ04へのストップ信号07が発信されないままに、CPU06をリセットさせる上記予め定められた一定時間が経過する場合について示している。
【0030】
図2のタイミング図を参照すると、電源KEY01がユーザから押下されることによりONになると、電源KEY01における信号(電位)はLowになり、カウンタ12が分周クロック14に同期してカウントを開始する。
ここで、パルス幅設定値03に予め格納されたカウント値を“n”とすると、カウンタ12でのカウント値が“n”になったときに比較器11が双方の値の一致を検知し、Lowパルス(リセット信号)を発生させ、FF10とANDゲート09とを介してそのリセット信号を受けることにより、CPU06はリセットされる。
【0031】
次に、図3に示す動作について説明する。この図3は、ユーザが電源KEY01を押下した後、CPU06が電源をOFFに制御する以前に電源KEY01を離した場合の信号の変化とカウンタ動作とを例示する図である。
【0032】
図3のタイミング図を参照すると、電源KEY01がユーザからの押下によりONされると、その電源KEY01における信号はLowになり、カウンタ12が分周クロック14に同期してカウントを開始する。
ここで電源KEY01が離され、電源KEY01がOFF状態になると信号はHighになり、この信号をNORゲート20を介してカウンタ12が受けることにより、パルス幅カウンタ04がリセットされ停止する。このことにより、比較器11からのリセット信号(比較器出力)及びリセット信号08(RESET出力)は発信されず(inactive)、従ってCPU06へのリセットは発生しない。
【0033】
次に、図4に示す動作について説明する。この図4は、ユーザが電源KEY01を押下した際に、ソフトが暴走状態でなく、この電源KEY01の押下によりCPU06が正常に電源をOFFに制御する場合の信号の変化とカウンタ動作とを例示する図である。
【0034】
図4のタイミング図を参照すると、電源KEY01がユーザからの押下によりONされると、その電源KEY01における信号はLowになり、カウンタ12が分周クロック14に同期してカウントを開始する。
ここでソフトが暴走状態でなければ、CPU06が正常に電源OFF制御を行うことにより、CPU06がパルス幅カウンタ04からのリセット信号08によりリセットされるタイミング以前に電源OFF制御が行われ、パルス幅カウンタ04によるカウントがリセットされる。
すなわち、電源KEY01の押下からCPU06が正常に電源OFF制御を行うまでの時間よりも、CPU06がリセットされる上記予め定められた一定時間の方が長いため、CPU06が正常に電源OFF制御を行えば、カウンタ12によるカウントがパルス幅設定値03に格納された値になるより以前にCPU06からの制御信号であるSTOP信号07がHighに(アクティブに)なり、このカウンタ12によるカウントはリセットされることとなる。
こうして、カウンタ12によるカウントがパルス幅設定値03に格納された値になるより以前にリセットされることにより、比較器11からのリセット信号(比較器出力)及びリセット信号08(RESET出力)は発信されず(inactive)、従ってCPU06へのリセットは発生せず、CPU06は正常に電源OFF制御を行うこととなる。
【0035】
なお、上記の予め定められた一定時間と、電源KEY01が押下されてからCPU06が電源をOFFに制御するまでの時間とは、上述のように上記の予め定められた一定時間の方が長くなるよう設定されているが、例えば、上記の予め定められた一定時間を約4秒程度とし、上記のOFFに制御するまでの時間を約2秒程度とすると、図4を用いて上述した電源OFF制御が行われずに図2を用いて上述したリセットが行われた場合にユーザがその旨を把握し易くなり、ユーザの使用感の点から好ましい。
【0036】
次に、CPU06が電源をOFFに制御する際の動作について、図5のフローチャートを参照して説明する。
CPU06が動作中の状態で電源KEY01が押下されると、INT制御回路02からのKEYINT信号05によりCPU06に割込みが発生し、CPU06が電源KEY01の割込み処理に入る。
【0037】
電源KEY01の押下から電源OFF制御までの時間を上述の約2秒とすると、CPU06はその約2秒程度の間、電源KEY01が押下状態にあることを確認し(ステップS11:Yes)、次のTASK終了処理などを行う(ステップS12)。
この時、ソフトが暴走状態にあると、TASK終了処理が完了できず、従ってステップS13として示す電源OFF制御まで処理が来ることがない。ソフトが正常に動作状態にあれば、TASK終了処理が正常に完了し、次の電源OFF処理(ステップS13)まで実行されることとなる。
すなわち、CPU06がTASK終了処理(ステップS12)を完了できないと、パルス幅カウンタ04はカウントを続けてリセット信号08を発信し、図2を用いて上述した処理によりCPU06はリセットされる。また、CPU06がTASK終了処理(ステップS12)を完了すると、図4を用いて上述した処理によりCPUは電源OFF制御を行う(ステップS13)。
【0038】
こうして電源OFF制御が行われると、CPU06は電話の待ち受けのための制御などを除いて停止するので、ソフトが暴走するようなことはない。そのため、この電源OFF制御が行われた後で、CPU06はSTOP信号07をHighに(アクティブに)し、カウンタ12によるカウントを停止させる(ステップS14)。
また、電源KEY01が上記の約2秒経過する前に離された場合(ステップS11;NO)、上述した図3に示す動作となる。すなわち、CPU06は通常の動作状態のままとなる。
【0039】
次に、CPU06が電源をONに制御する際の動作について、図6のフローチャートを参照して説明する。
CPU06が停止中の状態で電源KEY01が押下されると、INT制御回路02からのKEYINT信号05によりCPU06に割込みが発生し、CPU06が電源KEY01の割込み処理に入る。
【0040】
電源KEY01の押下から電源ON制御までの時間を上述の電源OFF制御までの時間と同様の約2秒とすると、CPU06はその約2秒程度の間、電源KEY01が押下状態にあることを確認し(ステップS21:Yes)、次の電源ON制御を行う(ステップS22)。
その後で、CPU06は、STOP信号07をアクティブに(Highに)してカウンタ12のカウントをリセットすると共に、カウンタ12をONにする(ステップS23)。すなわち、カウンタ12によるカウンタ動作をイネーブル(enable)にする。
この後にCPU06は、TASK起動処理などを行い(ステップS24)、起動状態(動作中)となる。
【0041】
こうして、本実施形態としての携帯電話機では、電源ON状態(起動状態)でソフトが暴走した場合には、ユーザが電源KEY01を長押しすることにより、ハードで強制リセットを発生させてソフトの暴走から復帰することが可能となる。
従来から行われてきたWDT13によるリセットは、ソフト暴走時に自動的にCPUを復帰させる機能であるが、CPU06がWDT13を定期的にクリアするものであるために、CPU06が別のタイマの割込みをイベントとしてWDT13をクリアすることなどが考えられ、こうしたことにより、割込み処理は正常に動作してWDT13をクリアするが、主処理のソフトは暴走しているという場合がありうる。このような場合には、WDT13によるリセットは機能せず、CPU06はソフトの暴走から復帰することができなくなってしまう。
本実施形態としての携帯電話機は、上述のようにユーザが電源KEY01を長押しすることで強制リセットを発生させるため、上述のようなWDT13によるリセットが機能しない場合であっても、ユーザが内蔵電池などの電源を取り外すことなくCPU06をリセットすることができる。
【0042】
また、電源KEY01は従来の携帯電話機の構造にも備えられていたものであり、本実施形態としての携帯電話機は、従来の携帯電話機に対して新たにリセットボタンなどの新規な操作部を追加する必要がない。
さらに、電源KEY01の押下を検出するINT制御回路02は従来から用いられていた回路であり、本実施形態としての携帯電話機では、従来の携帯電話機に対して追加された回路規模がパルス幅カウンタ04のみと小さく、本実施形態とすることによる従来の携帯電話機に対するコストアップがほとんどない。
【0043】
なお、上述した実施形態は、本発明の好適な実施形態であり、本発明の主旨を逸脱しない範囲内において、種々変形して実施することが可能である。
例えば、本実施形態としての携帯電話機の外観や形態については、上述した動作ができれば特に限定されず、例えばヒンジ部による折り畳み式、スライド式、そうした形態変化のできないもの、などであってもよい。
【0044】
【発明の効果】
以上のように、本発明では、電源のON/OFFを切り換えさせるための電源キースイッチと、装置本体の制御を行う制御手段とを備えてなる携帯電話装置において、上記電源キースイッチが予め定められた一定時間押下されるとリセット手段が上記制御手段をリセットさせる。
このことにより、ユーザは電源キースイッチを上記予め定められた一定時間押下することで、制御手段を強制リセットさせることができる。このため、ソフト暴走時に、ユーザは電源キースイッチを長押しするだけで容易に制御手段をリセット復帰させることができ、内蔵電池などの電源をはずす必要がない。
【0045】
また、本発明によれば、電源キースイッチは既存の構成に備えられているものであるため、上記効果を得るために、リセットボタンなどの新規な操作部を追加する必要がない。さらに、追加は上記のリセット手段のみと小さいため、コストアップはほとんどない。
【0046】
また、本発明の携帯電話装置のリセット方法によっても、上述した本発明の携帯電話装置の効果と同様の効果を得ることができる。
【図面の簡単な説明】
【図1】本発明の実施形態としての携帯電話機における電源KEYからの入力とCPUへのリセット信号の入力部分廻りにおける回路構成の概要を例示するブロック回路図である。
【図2】該携帯電話機におけるリセット動作時の信号の変化とカウンタ動作とを例示する図である。
【図3】該携帯電話機における電源KEYの押下時間が短い場合の信号の変化とカウンタ動作とを例示する図である。
【図4】ソフトが暴走状態でなく、該携帯電話機における電源KEYの押下により正常に電源OFFとなる場合の信号の変化とカウンタ動作とを例示する図である。
【図5】該携帯電話機における電源をOFFにする際の動作の概要を例示するフローチャートである。
【図6】該携帯電話機における電源をONにする際の動作の概要を例示するフローチャートである。
【図7】従来の携帯電話装置における電源KEYからの入力とCPUへのリセット信号の入力部分廻りにおける回路構成を示すブロック回路図である。
【符号の説明】
01 電源KEY(電源キースイッチ)
02 INT制御回路(割り込み制御回路)
04 パルス幅カウンタ(リセット手段)
13 WD TIMER(ウオッチドックタイマ)
16 外部リセット信号(外部RESET)
06 CPU(制御手段)
15 Clock(パルス幅カウンタ04外のクロック信号)
03 パルス幅設定値
12 カウンタ
11 比較器
10 FF
19 分周回路
09 ANDゲート
20 NORゲート
05 KEYINT信号
07 ストップ信号
17 リセット信号(RESET)
Claims (6)
- 電源のON/OFFを切り換えさせるための電源キースイッチと、装置本体の制御を行う制御手段とを備えてなる携帯電話装置において、
前記電源キースイッチが予め定められた一定時間押下されると前記制御手段をリセットさせるリセット手段を備えたことを特徴とする携帯電話装置。 - 前記リセット手段は、
前記電源キースイッチが前記予め定められた一定時間押下されたか否かを検知する検知部と、
前記検知部により前記検知されると前記制御手段をリセットさせるリセット信号を前記制御手段に発信するリセット信号発信部とを備え、
前記制御手段は、前記リセット信号を受信すると、当該制御手段をリセットすることを特徴とする請求項1記載の携帯電話装置。 - 前記予め定められた一定時間は、前記電源キースイッチが押下されてから前記制御部が電源をOFFに制御するまでの時間よりも長くなるよう前記検知部に設定されていることを特徴とする請求項2記載の携帯電話装置。
- 前記検知部は、前記電源キースイッチが押下されてからの経過時間を、当該検知部を動作させるクロックに同期してカウントすることで検知し、
前記予め定められた一定時間は、該カウントにおけるカウント値として前記検知部に設定されることを特徴とする請求項2又は3記載の携帯電話装置。 - 電源のON/OFFを切り換えさせるための電源キースイッチと、装置本体の制御を行う制御手段とを備えてなる携帯電話装置のリセット方法であって、
前記電源キースイッチが押下された時間をカウントするカウント工程と、
前記カウント工程で電源がOFFにされる時間がカウントされても前記制御手段により電源がOFFにされない場合、前記カウント工程によりカウントされる時間が予め定められた一定時間になると前記制御手段をリセットするリセット工程と、を備え、
前記予め定められた一定時間が前記OFFにされる時間より長いことを特徴とする携帯電話装置のリセット方法。 - 前記カウント工程では、前記押下された時間を、前記カウントを行う手段を動作させるクロックに同期してカウントし、
前記予め定められた一定時間は、該カウントに対するカウント値として設定されたことを特徴とする請求項5記載の携帯電話装置のリセット方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002300908A JP2004140457A (ja) | 2002-10-15 | 2002-10-15 | 携帯電話装置及び該装置のリセット方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002300908A JP2004140457A (ja) | 2002-10-15 | 2002-10-15 | 携帯電話装置及び該装置のリセット方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004140457A true JP2004140457A (ja) | 2004-05-13 |
Family
ID=32449455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002300908A Pending JP2004140457A (ja) | 2002-10-15 | 2002-10-15 | 携帯電話装置及び該装置のリセット方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004140457A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007299247A (ja) * | 2006-05-01 | 2007-11-15 | Nec Computertechno Ltd | システム制御装置、およびシステム制御回路を備えたサーバ装置 |
US20100293361A1 (en) * | 2009-05-18 | 2010-11-18 | Kabushiki Kaisha Toshiba | Electronic device and method for controlling electronic device |
JP2013065334A (ja) * | 2012-11-19 | 2013-04-11 | Kyocera Corp | 携帯情報端末 |
CN103105915A (zh) * | 2013-02-18 | 2013-05-15 | 广东欧珀移动通信有限公司 | 一种智能终端的复位方法及系统 |
US8571597B2 (en) | 2005-12-09 | 2013-10-29 | Kyocera Corporation | Mobile information terminal executing application program |
US9104390B2 (en) | 2011-10-27 | 2015-08-11 | Kabushiki Kaisha Toshiba | Information processing apparatus and method of controlling information processing apparatus |
US9697014B2 (en) | 2012-10-24 | 2017-07-04 | Htc Corporation | Electronic apparatus and method for determining a reset thereof |
-
2002
- 2002-10-15 JP JP2002300908A patent/JP2004140457A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8571597B2 (en) | 2005-12-09 | 2013-10-29 | Kyocera Corporation | Mobile information terminal executing application program |
JP2007299247A (ja) * | 2006-05-01 | 2007-11-15 | Nec Computertechno Ltd | システム制御装置、およびシステム制御回路を備えたサーバ装置 |
US20100293361A1 (en) * | 2009-05-18 | 2010-11-18 | Kabushiki Kaisha Toshiba | Electronic device and method for controlling electronic device |
US9104390B2 (en) | 2011-10-27 | 2015-08-11 | Kabushiki Kaisha Toshiba | Information processing apparatus and method of controlling information processing apparatus |
US9697014B2 (en) | 2012-10-24 | 2017-07-04 | Htc Corporation | Electronic apparatus and method for determining a reset thereof |
JP2013065334A (ja) * | 2012-11-19 | 2013-04-11 | Kyocera Corp | 携帯情報端末 |
CN103105915A (zh) * | 2013-02-18 | 2013-05-15 | 广东欧珀移动通信有限公司 | 一种智能终端的复位方法及系统 |
CN103105915B (zh) * | 2013-02-18 | 2016-02-03 | 广东欧珀移动通信有限公司 | 一种智能终端的复位方法及系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2871825B1 (en) | Method for enabling shutdown alarm clock and mobile terminal | |
CN100401820C (zh) | 蜂窝电话及其运行模式切换方法 | |
US8255724B2 (en) | Control of awake time in mobile device with event based time period followed by sleep mode algorithm | |
US8522054B2 (en) | Stand-by mode management method for use in a stand-by mode of a computer system with stand-by mode management module | |
US8055889B2 (en) | BIOS management device and method for managing BIOS setting value | |
JP4510720B2 (ja) | 移動通信端末機の外部装置検出方法 | |
US20090164821A1 (en) | Method and a system for controlling a sleep mode of a device in a wireless communications network or in a mobile point-to-point connection | |
US20090119526A1 (en) | Electronic system and power control method thereof | |
US20050009496A1 (en) | Power off method for wireless peripheral device | |
US6674821B1 (en) | Method and apparatus for reducing power consumption | |
JP2004140457A (ja) | 携帯電話装置及び該装置のリセット方法 | |
CN202231872U (zh) | 一种手持移动互联网设备及实现设备复位的装置 | |
WO2013033948A1 (zh) | 移动终端开机控制方法及移动终端 | |
US9672048B2 (en) | Electronic device and method for waking up operating system thereof | |
WO2012023073A1 (en) | Initiating forced shutdown of a device | |
WO2014161333A1 (zh) | 一种用户终端断电控制方法及系统 | |
US6400195B1 (en) | Method and apparatus for controlling reset operations | |
TWI570621B (zh) | 電子系統、穿戴式電子裝置及其電源控制方法 | |
KR101103465B1 (ko) | 부분 리셋 기능을 가지는 무선통신 단말기 및 그 방법 | |
JPH0720963A (ja) | クロック発振器の動作制御回路 | |
US11467847B2 (en) | Restart control device and restart control method | |
JP2001142559A (ja) | マイクロコンピュータ | |
JP2005332258A (ja) | 強制電源オフ方式および携帯電話装置 | |
JP2008003768A (ja) | フリーズ状態の解消機能を備えた電子機器および電子回路 | |
WO2019071577A1 (zh) | 通用串行总线设备和通用串行总线设备的省电方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20050913 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20070227 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
A02 | Decision of refusal |
Effective date: 20071211 Free format text: JAPANESE INTERMEDIATE CODE: A02 |