JP2004140230A - 半導体およびガラス基板の処理方法 - Google Patents
半導体およびガラス基板の処理方法 Download PDFInfo
- Publication number
- JP2004140230A JP2004140230A JP2002304503A JP2002304503A JP2004140230A JP 2004140230 A JP2004140230 A JP 2004140230A JP 2002304503 A JP2002304503 A JP 2002304503A JP 2002304503 A JP2002304503 A JP 2002304503A JP 2004140230 A JP2004140230 A JP 2004140230A
- Authority
- JP
- Japan
- Prior art keywords
- passage
- glass substrate
- wafer
- processing
- bypass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
【課題】作業者の作業付加を低減するとともに、省人化および低コスト化を図り、かつ、搬送距離の短縮を図る上で有利な半導体およびガラス基板の処理方法を提供する。
【解決手段】半導体製造システム100は第1のサブ通路A、第2のサブ通路B、単一のメイン通路Mを有している。CVD装置A1によってウェハに対する処理が完了すると、ウェハは、バイパス搬出入部2404によって第1のサブ通路Aからバイパス搬送機構2406に受け渡されてウェット装置C1に向けて搬送され、インターフェース部2402によってバイパス搬送機構2406からウェット装置C1の処理部本体10に受け渡され、該処理部本体20で湿式洗浄処理がなされる。湿式洗浄処理がなされたウェハは、バイパス搬送機構2406に受け渡され、動線L12に示すように、第1のサブ通路Aに受け渡される。
【選択図】 図1
【解決手段】半導体製造システム100は第1のサブ通路A、第2のサブ通路B、単一のメイン通路Mを有している。CVD装置A1によってウェハに対する処理が完了すると、ウェハは、バイパス搬出入部2404によって第1のサブ通路Aからバイパス搬送機構2406に受け渡されてウェット装置C1に向けて搬送され、インターフェース部2402によってバイパス搬送機構2406からウェット装置C1の処理部本体10に受け渡され、該処理部本体20で湿式洗浄処理がなされる。湿式洗浄処理がなされたウェハは、バイパス搬送機構2406に受け渡され、動線L12に示すように、第1のサブ通路Aに受け渡される。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、半導体およびガラス基板の処理方法に関するものである。
【0002】
【従来の技術】
半導体を製造する半導体製造工程においては処理対象となるウェハに対して行なわれる工程であるプロセスの繰返しが多く、またプロセスを行なう半導体処理装置間の処理能力も平準化されていないために必要処理装置台数が工程毎に異なっている。
そのため製造ラインを構成する場合、処理能力が高く台数が少ない半導体処理装置や使用頻度が高い半導体処理装置を複数の製造ラインで共有することが必要となる。
【0003】
図5は2つの製造ラインで処理能力が高い1台の半導体処理装置を共用する場合のシステム構成を示すブロック図である。
このシステムでは、主として第1の製造ラインを構成するサブ通路Aと、主として第2の製造ラインを構成するサブ通路Bがメイン通路Mに共通に接続されている。
前記一方のサブ通路Aには半導体処理装置A1、A2が配設され、他方のサブ通路Bには半導体処理装置B1、C1、B2が配設されている。なお、以下の説明では、半導体処理装置A1、A2、B1、B2、C1以外の装置については考慮しないものとする。
前記第1の製造ラインの半導体処理装置A1と、第2の製造ラインの半導体処理装置B1は同一機種でありで能力バランスがとれている。また、第1の製造ラインの半導体処理装置A2と第2の製造ラインの半導体処理装置B2も同一機種で能力バランスがとれている。半導体処理装置C1は能力が大きく2ライン分の処理ができるため、第1、第2の製造ラインで共用されるものとする。
各半導体処理装置A1、A2、B1、B2、C1は、それぞれ処理部本体10と、該処理部本体1と第1、第2サブ通路A、Bへロットを搬出入する搬出入部12から構成されている。本明細書において、「ロット」とは、前記半導体処理装置によって処理を行なうウェハの集まりであり、前記処理を行なう際の単位である。
通常、半導体処理装置の搬出入部12は1個または複数個設けられている。そして、搬出入部12にロットがセットされると、処理部本体10に搬送されて所定の処理がなされ、当該処理が終了したロットは同一の搬出入部12からサブ通路A、Bへ搬送されるように構成されている。
前記第2の製造ラインにおけるロットの動線は、他方のサブ通路Bに沿って、半導体処理装置B1、半導体処理装置C1、半導体処理装置B2という順番の流れとなる。
これに対して、前記第1の製造ラインのロットの動線L1は、半導体処理装置A1で処理終了後、一方のサブ通路Aからメイン通路Mを通って他方のサブ通路Bへ行き、半導体処理装置C1で処理終了後、再びメイン通路Mを通って一方のサブ通路Aに戻り、半導体処理装置A2で処理を行うことになる。
その結果、前記第1の製造ラインにおいては、ロットの搬送距離が長くなり、処理効率が低下する問題が生じる。
【0004】
このような問題を解消するために、隣接する2つサブ通路の間を前記メイン通路とは独立したベイブリッジで接続し、該ベイブリッジにより隣接する2つのサブ通路間でロットを搬送するようにした技術が提案されている(特許文献1)。
【0005】
【特許文献1】
特開2000−216213(図1)
【0006】
【発明が解決しようとする課題】
しかしながらこのようなベイブリッジで2つのサブ通路間を接続する構成では、サブ通路とベイブリッジとの間でのロットの搬送を行なうスライダを、作業者の操作に基づいて動作させており、作業者の負担が大きく、省人化および低コスト化を図る上で不利であった。
また、ロットが一方のサブ通路の半導体処理装置からベイブリッジを介して他方のサブ通路の半導体装置に搬送される際、前記ロットは、一方のサブ通路からベイブリッジを介して他方のサブ通路に搬送される。このため、ロットは前記一方のサブ通路と他方のサブ通路の双方を通過しなくてはならず、搬送距離の短縮を図る上で改善の余地があった。
また、このような課題はウェハと同様な処理を行なう液晶表示器用のガラス基板についても同様に存在していた。
本発明は、このような事情に鑑みてなされ、その目的とするところは、作業者の作業付加を低減するとともに、省人化および低コスト化を図り、かつ、搬送距離の短縮を図る上で有利な半導体およびガラス基板の処理方法を提供することにある。
【0007】
【課題を解決するための手段】
本発明は前記目的を達成するために、半導体の処理を行なう半導体の処理方法であって、第1の通路に搬送されるウェハに対して所定の処理を実行する第1の処理部と、第2の通路に搬送されるウェハに対して所定の処理を実行する前記第1の処理部とは別体の第2の処理部とを備え、前記第1の通路からウェハを抜き出して直接前記第2の処理部に搬送し該第2の処理部においてウェハに対して所定の処理を実行し、前記所定の処理の実行後、該ウェハを前記第2の処理部から直接第1の通路に戻すようにしたことを特徴とする。
そのため、ウェハを直接第2の処理部に搬送し、該第2の処理部においてウェハに対して所定の処理を実行し、前記所定の処理の実行後、該ウェハを前記第2の処理部から直接第1の通路に戻すようにした。したがって、第1の通路から抜き出したウェハが第2の通路を経由することなく直接第2の処理部に搬送されるので、ウェハを第2の通路を経由して第2の処理部に搬送する場合に比較してウェハの搬送距離を短縮することができる。
また、本発明は、ガラス基板の処理を行なうガラス基板の処理方法であって、第1の通路に搬送されるガラス基板に対して所定の処理を実行する第1の処理部と、第2の通路に搬送されるガラス基板に対して所定の処理を実行する前記第1の処理部とは別体の第2の処理部とを備え、前記第1の通路からガラス基板を抜き出して直接前記第2の処理部に搬送し該第2の処理部においてガラス基板に対して所定の処理を実行し、前記所定の処理の実行後、該ガラス基板を前記第2の処理部から抜き出して直接第1の通路に戻すようにしたことを特徴とする。
そのため、ガラス基板を直接第2の処理部に搬送し、該第2の処理部においてガラス基板に対して所定の処理を実行し、前記所定の処理の実行後、該ガラス基板を前記第2の処理部から直接第1の通路に戻すようにした。したがって、第1の通路から抜き出したガラス基板が第2の通路を経由することなく直接第2の処理部に搬送されるので、ガラス基板を第2の通路を経由して第2の処理部に搬送する場合に比較してガラス基板の搬送距離を短縮することができる。
【0008】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
図1は本発明方法を適用した半導体製造システムの構成を示す平面図、図2は制御系の構成を示すブロック図、図3はCVD装置の構成図、図4はウェット装置の構成図である。
半導体製造システム100は、メイン通路M、第1のサブ通路A、第2のサブ通路B、ストッカS1、S2を有している。
前記メイン通路Mにウェハが搬送され、このメイン通路Mに第1のサブ通路Aと第2のサブ通路Bが別々に連結されている。
前記第1のサブ通路Aは、ウェハに対して所定の処理工程を行なう主として第1の製造ラインを構成するものであり、第2のサブ通路Bは、ウェハに対して所定の処理工程を行なう第2の製造ラインを構成するものである。
また、前記半導体製造システム100には、ウェハの搬送制御を司る搬送制御装置30が設けられている。
また、ウェハの搬送単位はロットで行なわれるものとする。
【0009】
前記メイン通路M、第1のサブ通路A、第2のサブ通路Bは、それぞれそれらの延在方向に沿ってウェハを双方向に搬送するように構成されている。
前記メイン通路Mと第1のサブ通路Aとの間でのウェハの受け渡しは前記ストッカS1を介して行なわれ、前記メイン通路Mと第2のサブ通路Bとの間でのウェハの受け渡しは前記ストッカS2を介して行なわれる。これらストッカS1、S2は従来公知のものを採用すればよい。
【0010】
前記第1のサブ通路Aには、その延在方向に沿って、半導体の拡散工程を行なうための複数種類の処理部が設けられ、本実施の形態では、7台の半導体処理装置、すなわち、CVD(Chemical Vapor Deposition)装置A1、リソグラフィ(Lithography)装置A2、検査装置A3、A4、ドライ(dry)装置A5、アッシング(Ashing)装置A6、検査装置A7が配置されている。
更に詳しく説明すれば、第1のサブ通路Aを挟む一方の側に装置A1、A2、A3、A4が配置され、第1のサブ通路Aを挟む他方の側に装置A5、A6、A7が配置されている。
前記第2のサブ通路Bには、その延在方向に沿って、半導体の拡散工程を行なうための複数種類の処理部が設けられ、本実施の形態では、8台の半導体処理装置、すなわち、CVD装置B1、リソグラフィ装置A2、検査装置A3、A4、ドライ装置A5、アッシング装置A6、検査装置A7、ウェット(Wet cleaning)C1装置が配置されている。
更に詳しく説明すれば、第2のサブ通路Bを挟む一方の側に装置B1、C1、B2、B3、B4が配置され、第2のサブ通路Bを挟む他方の側に装置B5、B6、B7が配置されている。
前記CVD装置A1、B1は同一またはほぼ同一の処理能力を有している。前記リソグラフィ装置A2、B2も同一またはほぼ同一の処理能力を有している。前記検査装置A3、B3も同一またはほぼ同一の処理能力を有している。前記検査装置A4、B4も同一またはほぼ同一の処理能力を有している。前記ドライ装置A5、B5も同一またはほぼ同一の処理能力を有している。前記アッシング(Ashing)装置A6、B6も同一またはほぼ同一の処理能力を有している。前記検査装置A7、B7も同一またはほぼ同一の処理能力を有している。
前記ウェット装置C1は2つのライン分の処理能力を有しており、第1、第2の製造ラインで共用される。
【0011】
前記第1のサブラインAに配置されたCVD装置A1は、図3に示すように、ウェハに対して所定の処理を行なう処理部本体10と、前記ウェハを処理部本体10とサブ通路Aとの間で双方向に受け渡す1または複数の搬出入部12とを備えている。
前記第1のサブラインAに配置された他の装置A2乃至A7もCVD装置A1と同様に所定の処理を行なう処理部本体10と複数の搬出入部12とを備えている。
前記第2のサブラインBに配置された前記装置B1乃至B7は、搬出入部12が前記ウェハを処理部本体10とサブ通路Bとの間で双方向に受け渡す点のみ以外はCVD装置A1と同様に所定の処理を行なう処理部本体10と1または複数の搬出入部12とを備えている。
【0012】
前記ウェット装置C1は、図4に示すように、ウェハに対して所定の処理、すなわち湿式洗浄処理を行なう処理部本体20と、前記ウェハを処理部本体20とサブ通路Bとの間で双方向に受け渡す複数の搬出入部22と、バイパス搬送手段24とを備えている。
前記バイパス搬送手段24は、インターフェース部2402と、バイパス搬出入部2404と、バイパス搬送機構2406とを有している。
前記インターフェース部2402は、前記処理部本体20側に設けられ、前記ウェハを前記処理部本体20とバイパス搬送機構2406との間で双方向に受け渡すように構成されている。
前記バイパス搬出入部2404は、前記第1のサブ通路Aに配置され、前記ウェハを前記第1のサブ通路Aとバイパス搬送機構2406との間で双方向に受け渡すように構成されている。本実施の形態では、バイパス搬出入部2404は第1のサブ通路2404の装置A6、A7の間に配置されている。
前記バイパス搬送機構2406は、前記インターフェース部2402と前記バイパス搬出入部2404との間を連結するように設けられ、前記ウェハを前記インターフェース部2402と前記バイパス搬出入部2404との間で双方向に搬送するように構成されている。前記バイパス搬送機構2406としては、従来公知のもの搬送機構を用いることができ、天井搬送車などを採用することができる。
【0013】
前記搬送制御装置30は、図2に示すように、第1の搬送制御部32と、第2の搬送制御部34と、これら第1の搬送制御部32と第2の搬送制御部34の双方を制御する上位制御部36とを備えている。
前記第1の搬送制御部32は、以下の搬送制御を行なうように構成されている。
1)前記メイン通路Mと第1、第2のサブ通路A、Bとの間におけるストッカS1、S2によるウェハの受け渡し制御。
2)前記装置A1乃至A7の各搬送出入部12によるサブ通路Aと処理部本体との間でのウェハの受け渡しの制御。
3)前記装置B1乃至B7の各搬送出入部12によるサブ通路Bと処理部本体との間でのウェハの受け渡しの制御。
4)前記メイン通路Mと第1、第2のサブ通路A、Bによるウェハの搬送制御。
前記第2の搬送制御部34は、以下の搬送制御を行なうように構成されている。
5)ウェット装置C1のインターフェース部2402による前記処理部本体20とバイパス搬送機構2406との間でのウェハの受け渡しの制御。
6)ウェット装置C1のバイパス搬出入部2404による前記第1のサブ通路Aとバイパス搬送機構2406との間でのウェハの受け渡し制御。
7)ウェット装置C1の前記バイパス搬送機構2406によるウェハの搬送制御。
前記上位搬送制御部36は、第1、第2のサブ通路A、B、メイン通路Mにおけるウェハの搬送制御と、バイパス搬送手段24におけるウェハの搬送制御が円滑になされるように第1、第2の搬送制御部32、34の制御動作の調整をとるように構成されている。
【0014】
以上のように構成された半導体製造システムにおけるウェハの処理動作について図1を参照して説明する。
まず、第2のサブ通路Bにおける処理工程から説明する。
メイン通路MからストッカS2を介して第2のサブ通路Bに受け渡されたウェハは、第2のサブ通路BによってCVD装置B1に対応する位置まで搬送される。
次いで、CVD装置B1の搬出入部12によって処理本体部10に搬送され、該処理本体部10によってCVD法による成膜処理がなされる。
CVDによる成膜処理がなされたウェハは、前記搬出入部12によって処理部本体10から第2のサブ通路Bに受け渡され、該第2のサブ通路Bによって前記ウェット装置C1に対応する位置まで搬送される。
次いで、前記ウェハは、前記ウェット装置C1の搬出入部22によって処理部本体20に受け渡され、該処理部本体20によって湿式洗浄処理がなされる。
湿式洗浄処理がなされたウェハは、前記搬出入部22によって処理部本体20から第2のサブ通路Bに受け渡され、該第2のサブ通路Bによって前記リソグラフィ装置B3に対応する位置まで搬送される。
【0015】
次いで、前記ウェハは、前記リソグラフィ装置B3の搬出入部12によって処理部本体10に受け渡され、該処理部本体10によってリソグラフィ処理がなされる。
リソグラフィ処理がなされたウェハは、前記搬出入部12によって処理部本体10から第2のサブ通路Bに受け渡され、該第2のサブ通路Bによって前記検査装置B3に対応する位置まで搬送される。
次いで、前記ウェハは、前記検査装置B4の搬出入部12によって処理部本体10に受け渡され、該処理部本体10によって検査処理がなされる。
検査処理がなされたウェハは、前記搬出入部12によって処理部本体10から第2のサブ通路Bに受け渡される。
以下、ウェハは、前記サブ通路Bによって搬送され、上述したのと同様の手順によって前記検査装置B4による検査処理、ドライ装置B5によるドライ処理、アッシング装置B6によるアッシング処理、検査装置B7による検査処理が順次なされることになる。
そして、サブ通路Bの最後の工程である検査装置B7による検査処理が終了したウェハは、ストッカS2を介してメイン通路Mに受け渡され該メイン通路Mによって次の工程に向けて搬送される。
【0016】
次に、第1のサブ通路Aにおける処理工程について説明する。
メイン通路MからストッカS1を介して第1のサブ通路Aに受け渡されたウェハは、第1のサブ通路AによってCVD装置A1に対応する位置まで搬送される。
次いで、CVD装置A1の搬出入部12によって処理本体部10に搬送され、該処理本体部10によってCVD法による成膜処理がなされる。
該CVD法による成膜処理が完了すると、前記ウェハは前記CVD装置A1の搬出入部12によって処理本体部10から第1のサブ通路Aに搬送され、図1の動線L1で示すように、第1のサブ通路Aによって前記ウェット装置C1のバイパス搬出入部2404に対応する位置まで搬送される。
次いで、前記ウェハは、前記バイパス搬出入部2404によって前記第1のサブ通路Aからバイパス搬送機構2406に受け渡されてウェット装置C1に向けて搬送される。そして、前記インターフェース部2404によってバイパス搬送機構2406からウェット装置C1の処理部本体20に受け渡され、該処理部本体20で湿式洗浄処理がなされる。
湿式洗浄処理がなされたウェハは、前記インターフェース部2404によって処理部本体10からバイパス搬送機構2406に受け渡され、図1の動線L12に示すように、バイパス搬送機構2406によって第1のサブ通路Aに向けて搬送される。そして、前記バイパス搬出入部2404によって第1のサブ通路Aに受け渡される。
すなわち、動線L10で示すように、第1のサブ通路Aからウェハが抜き出され、該ウェハが直接前記ウェット処理装置C1に搬送され該ウェット処理装置C1においてウェハに対して所定の処理(湿式洗浄処理)が実行され、前記所定の処理の実行後、動線L12で示すように、該ウェハが前記ウェット処理装置C1から抜出され、該抜出されたウェハが直接第1のサブ通路Aに戻されるようにしている。
前記第1のサブ通路Aに受け渡されたウェハは、第1のサブ通路Aによって前記リソグラフィ装置A3に対応する位置まで搬送される。
【0017】
次いで、前記ウェハは、前記リソグラフィ装置A3の搬出入部12によって処理部本体10に受け渡され、該処理部本体10によってリソグラフィ処理がなされる。
リソグラフィ処理がなされたウェハは、前記搬出入部12によって処理部本体10から第1のサブ通路Aに受け渡され、該第1のサブ通路Aによって前記検査装置A3に対応する位置まで搬送される。
次いで、前記ウェハは、前記検査装置A4の搬出入部12によって処理部本体10に受け渡され、該処理部本体10によって検査処理がなされる。
検査処理がなされたウェハは、前記搬出入部12によって処理部本体10から第1のサブ通路Aに受け渡される。
以下、ウェハは、前記サブ通路Aによって搬送され、上述したのと同様の手順によって前記検査装置A4による検査処理、ドライ装置A5によるドライ処理、アッシング装置A6によるアッシング処理、検査装置A7による検査処理が順次なされることになる。
そして、サブ通路Aの最後の工程である検査装置A7による検査処理が終了したウェハは、ストッカS1を介してメイン通路Mに受け渡され該メイン通路Mによって次の工程に向けて搬送される。
【0018】
なお、本実施の形態においては、前記第1のサブ通路Aが特許請求の範囲の第1の通路を構成し、第2のサブ通路Bが特許請求の範囲の第2の通路を構成している。
また、前記第1のサブ通路Aに配置されているCVD装置A1、リソグラフィ装置A2、検査装置A3、A4、ドライ装置A5、アッシング装置A6、検査装置A7によって特許請求の範囲の第1の処理部が構成され、第2のサブ通路Bに配置されているウェット装置C1によって特許請求の範囲の第2の処理部が構成されている。
また、前記第1の搬送制御部32は特許請求の範囲の第1の搬送制御手段を構成し、前記第2の搬送制御部34は特許請求の範囲の第2の搬送制御手段を構成している。
【0019】
以上説明したように本実施の形態によれば、第1のサブ通路Aに搬送されるウェハに対して所定の処理を実行するCVD装置A1、リソグラフィ装置A2、検査装置A3、A4、ドライ装置A5、アッシング装置A6、検査装置A7と、第2のサブ通路Bに搬送されるウェハに対して所定の処理を実行する前記装置A1乃至A7とは別体のウェット装置C1とを備え、第1のサブ通路Aからウェハを抜き出し、該ウェハを直接前記ウェット処理装置C1に搬送し該ウェット処理装置C1においてウェハに対して所定の処理(湿式洗浄処理)を実行し、前記所定の処理の実行後、該ウェハを前記ウェット処理装置C1から直接第1のサブ通路Aに戻すようにした。
したがって、第1のサブ通路Aから抜き出したウェハが第2のサブ通路を経由することなく直接ウェット装置C1に搬送されるので、図5に示すように、ウェハを第2のサブ通路Bを経由してウェット装置C1に搬送する場合に比較してウェハの搬送距離を短縮することができ、これにより処理効率を向上させる上で有利となる。
また、前記バイパス搬送手段24によって、前記ウェハを第1のサブ通路Aから直接前記ウェット処理装置C1に搬送するとともに、該ウェハを前記ウェット処理装置C1から直接第1のサブ通路Aに戻すようにしたので、従来に比較して作業者の作業付加を低減するとともに、省人化および低コスト化を図る上で有利となる。
また、前記メイン通路M、第1、第2のサブ通路A、Bにおけるウェハの搬送制御を第1の搬送制御部32によって行ない、かつ、前記バイパス搬送手段24におけるウェハの搬送制御を第2の搬送制御部34によって行なうようにしたので、ウェハの搬送制御の負荷を第1、第2の搬送制御部32、34に分散することができる。半導体製造システム全体の搬送制御を一括して行なう構成に比較して、搬送制御に関わる設計、管理、保守などを簡素化することができコストを削減する上で有利となる。
【0020】
なお、本実施の形態では、前記バイパス搬送手段24によってウェハが直接受け渡される半導体処理装置を前記ウェット装置C1として説明したが、前記バイパス搬送手段24によってウェハが直接受け渡される半導体処理装置が行なう処理は湿式洗浄処理に限定されるものではないことはもちろんである。
また、本実施の形態では、ウェハを処理する半導体の処理方法について説明したが、液晶表示器を構成するガラス基板を処理するガラス基板の処理方法に適用できることはいうまでもない。
【0021】
【発明の効果】
以上説明したように、本発明によれば、作業者の作業付加を低減するとともに、省人化および低コスト化を図り、かつ、搬送距離の短縮を図る上で有利な半導体およびガラス基板の処理方法を提供することができる。
【図面の簡単な説明】
【図1】本発明方法を適用した半導体製造システムの構成を示す平面図である。
【図2】制御系の構成を示すブロック図である。
【図3】CVD装置の構成図である。
【図4】ウェット装置の構成図である
【図5】従来構成を示すブロック図である。
【符号の説明】
100……半導体製造システム、A……第1のサブ通路、B……第2のサブ通路、M……メイン通路、10……処理部本体、12……搬出入部、20……処理部本体、22……搬出入部、24……バイパス搬送手段、2402……インターフェース部、2404……バイパス搬出入部、2406……バイパス搬送機構、30……搬送制御手段、32……第1の搬送制御部、34……第2の搬送制御部。
【発明の属する技術分野】
本発明は、半導体およびガラス基板の処理方法に関するものである。
【0002】
【従来の技術】
半導体を製造する半導体製造工程においては処理対象となるウェハに対して行なわれる工程であるプロセスの繰返しが多く、またプロセスを行なう半導体処理装置間の処理能力も平準化されていないために必要処理装置台数が工程毎に異なっている。
そのため製造ラインを構成する場合、処理能力が高く台数が少ない半導体処理装置や使用頻度が高い半導体処理装置を複数の製造ラインで共有することが必要となる。
【0003】
図5は2つの製造ラインで処理能力が高い1台の半導体処理装置を共用する場合のシステム構成を示すブロック図である。
このシステムでは、主として第1の製造ラインを構成するサブ通路Aと、主として第2の製造ラインを構成するサブ通路Bがメイン通路Mに共通に接続されている。
前記一方のサブ通路Aには半導体処理装置A1、A2が配設され、他方のサブ通路Bには半導体処理装置B1、C1、B2が配設されている。なお、以下の説明では、半導体処理装置A1、A2、B1、B2、C1以外の装置については考慮しないものとする。
前記第1の製造ラインの半導体処理装置A1と、第2の製造ラインの半導体処理装置B1は同一機種でありで能力バランスがとれている。また、第1の製造ラインの半導体処理装置A2と第2の製造ラインの半導体処理装置B2も同一機種で能力バランスがとれている。半導体処理装置C1は能力が大きく2ライン分の処理ができるため、第1、第2の製造ラインで共用されるものとする。
各半導体処理装置A1、A2、B1、B2、C1は、それぞれ処理部本体10と、該処理部本体1と第1、第2サブ通路A、Bへロットを搬出入する搬出入部12から構成されている。本明細書において、「ロット」とは、前記半導体処理装置によって処理を行なうウェハの集まりであり、前記処理を行なう際の単位である。
通常、半導体処理装置の搬出入部12は1個または複数個設けられている。そして、搬出入部12にロットがセットされると、処理部本体10に搬送されて所定の処理がなされ、当該処理が終了したロットは同一の搬出入部12からサブ通路A、Bへ搬送されるように構成されている。
前記第2の製造ラインにおけるロットの動線は、他方のサブ通路Bに沿って、半導体処理装置B1、半導体処理装置C1、半導体処理装置B2という順番の流れとなる。
これに対して、前記第1の製造ラインのロットの動線L1は、半導体処理装置A1で処理終了後、一方のサブ通路Aからメイン通路Mを通って他方のサブ通路Bへ行き、半導体処理装置C1で処理終了後、再びメイン通路Mを通って一方のサブ通路Aに戻り、半導体処理装置A2で処理を行うことになる。
その結果、前記第1の製造ラインにおいては、ロットの搬送距離が長くなり、処理効率が低下する問題が生じる。
【0004】
このような問題を解消するために、隣接する2つサブ通路の間を前記メイン通路とは独立したベイブリッジで接続し、該ベイブリッジにより隣接する2つのサブ通路間でロットを搬送するようにした技術が提案されている(特許文献1)。
【0005】
【特許文献1】
特開2000−216213(図1)
【0006】
【発明が解決しようとする課題】
しかしながらこのようなベイブリッジで2つのサブ通路間を接続する構成では、サブ通路とベイブリッジとの間でのロットの搬送を行なうスライダを、作業者の操作に基づいて動作させており、作業者の負担が大きく、省人化および低コスト化を図る上で不利であった。
また、ロットが一方のサブ通路の半導体処理装置からベイブリッジを介して他方のサブ通路の半導体装置に搬送される際、前記ロットは、一方のサブ通路からベイブリッジを介して他方のサブ通路に搬送される。このため、ロットは前記一方のサブ通路と他方のサブ通路の双方を通過しなくてはならず、搬送距離の短縮を図る上で改善の余地があった。
また、このような課題はウェハと同様な処理を行なう液晶表示器用のガラス基板についても同様に存在していた。
本発明は、このような事情に鑑みてなされ、その目的とするところは、作業者の作業付加を低減するとともに、省人化および低コスト化を図り、かつ、搬送距離の短縮を図る上で有利な半導体およびガラス基板の処理方法を提供することにある。
【0007】
【課題を解決するための手段】
本発明は前記目的を達成するために、半導体の処理を行なう半導体の処理方法であって、第1の通路に搬送されるウェハに対して所定の処理を実行する第1の処理部と、第2の通路に搬送されるウェハに対して所定の処理を実行する前記第1の処理部とは別体の第2の処理部とを備え、前記第1の通路からウェハを抜き出して直接前記第2の処理部に搬送し該第2の処理部においてウェハに対して所定の処理を実行し、前記所定の処理の実行後、該ウェハを前記第2の処理部から直接第1の通路に戻すようにしたことを特徴とする。
そのため、ウェハを直接第2の処理部に搬送し、該第2の処理部においてウェハに対して所定の処理を実行し、前記所定の処理の実行後、該ウェハを前記第2の処理部から直接第1の通路に戻すようにした。したがって、第1の通路から抜き出したウェハが第2の通路を経由することなく直接第2の処理部に搬送されるので、ウェハを第2の通路を経由して第2の処理部に搬送する場合に比較してウェハの搬送距離を短縮することができる。
また、本発明は、ガラス基板の処理を行なうガラス基板の処理方法であって、第1の通路に搬送されるガラス基板に対して所定の処理を実行する第1の処理部と、第2の通路に搬送されるガラス基板に対して所定の処理を実行する前記第1の処理部とは別体の第2の処理部とを備え、前記第1の通路からガラス基板を抜き出して直接前記第2の処理部に搬送し該第2の処理部においてガラス基板に対して所定の処理を実行し、前記所定の処理の実行後、該ガラス基板を前記第2の処理部から抜き出して直接第1の通路に戻すようにしたことを特徴とする。
そのため、ガラス基板を直接第2の処理部に搬送し、該第2の処理部においてガラス基板に対して所定の処理を実行し、前記所定の処理の実行後、該ガラス基板を前記第2の処理部から直接第1の通路に戻すようにした。したがって、第1の通路から抜き出したガラス基板が第2の通路を経由することなく直接第2の処理部に搬送されるので、ガラス基板を第2の通路を経由して第2の処理部に搬送する場合に比較してガラス基板の搬送距離を短縮することができる。
【0008】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
図1は本発明方法を適用した半導体製造システムの構成を示す平面図、図2は制御系の構成を示すブロック図、図3はCVD装置の構成図、図4はウェット装置の構成図である。
半導体製造システム100は、メイン通路M、第1のサブ通路A、第2のサブ通路B、ストッカS1、S2を有している。
前記メイン通路Mにウェハが搬送され、このメイン通路Mに第1のサブ通路Aと第2のサブ通路Bが別々に連結されている。
前記第1のサブ通路Aは、ウェハに対して所定の処理工程を行なう主として第1の製造ラインを構成するものであり、第2のサブ通路Bは、ウェハに対して所定の処理工程を行なう第2の製造ラインを構成するものである。
また、前記半導体製造システム100には、ウェハの搬送制御を司る搬送制御装置30が設けられている。
また、ウェハの搬送単位はロットで行なわれるものとする。
【0009】
前記メイン通路M、第1のサブ通路A、第2のサブ通路Bは、それぞれそれらの延在方向に沿ってウェハを双方向に搬送するように構成されている。
前記メイン通路Mと第1のサブ通路Aとの間でのウェハの受け渡しは前記ストッカS1を介して行なわれ、前記メイン通路Mと第2のサブ通路Bとの間でのウェハの受け渡しは前記ストッカS2を介して行なわれる。これらストッカS1、S2は従来公知のものを採用すればよい。
【0010】
前記第1のサブ通路Aには、その延在方向に沿って、半導体の拡散工程を行なうための複数種類の処理部が設けられ、本実施の形態では、7台の半導体処理装置、すなわち、CVD(Chemical Vapor Deposition)装置A1、リソグラフィ(Lithography)装置A2、検査装置A3、A4、ドライ(dry)装置A5、アッシング(Ashing)装置A6、検査装置A7が配置されている。
更に詳しく説明すれば、第1のサブ通路Aを挟む一方の側に装置A1、A2、A3、A4が配置され、第1のサブ通路Aを挟む他方の側に装置A5、A6、A7が配置されている。
前記第2のサブ通路Bには、その延在方向に沿って、半導体の拡散工程を行なうための複数種類の処理部が設けられ、本実施の形態では、8台の半導体処理装置、すなわち、CVD装置B1、リソグラフィ装置A2、検査装置A3、A4、ドライ装置A5、アッシング装置A6、検査装置A7、ウェット(Wet cleaning)C1装置が配置されている。
更に詳しく説明すれば、第2のサブ通路Bを挟む一方の側に装置B1、C1、B2、B3、B4が配置され、第2のサブ通路Bを挟む他方の側に装置B5、B6、B7が配置されている。
前記CVD装置A1、B1は同一またはほぼ同一の処理能力を有している。前記リソグラフィ装置A2、B2も同一またはほぼ同一の処理能力を有している。前記検査装置A3、B3も同一またはほぼ同一の処理能力を有している。前記検査装置A4、B4も同一またはほぼ同一の処理能力を有している。前記ドライ装置A5、B5も同一またはほぼ同一の処理能力を有している。前記アッシング(Ashing)装置A6、B6も同一またはほぼ同一の処理能力を有している。前記検査装置A7、B7も同一またはほぼ同一の処理能力を有している。
前記ウェット装置C1は2つのライン分の処理能力を有しており、第1、第2の製造ラインで共用される。
【0011】
前記第1のサブラインAに配置されたCVD装置A1は、図3に示すように、ウェハに対して所定の処理を行なう処理部本体10と、前記ウェハを処理部本体10とサブ通路Aとの間で双方向に受け渡す1または複数の搬出入部12とを備えている。
前記第1のサブラインAに配置された他の装置A2乃至A7もCVD装置A1と同様に所定の処理を行なう処理部本体10と複数の搬出入部12とを備えている。
前記第2のサブラインBに配置された前記装置B1乃至B7は、搬出入部12が前記ウェハを処理部本体10とサブ通路Bとの間で双方向に受け渡す点のみ以外はCVD装置A1と同様に所定の処理を行なう処理部本体10と1または複数の搬出入部12とを備えている。
【0012】
前記ウェット装置C1は、図4に示すように、ウェハに対して所定の処理、すなわち湿式洗浄処理を行なう処理部本体20と、前記ウェハを処理部本体20とサブ通路Bとの間で双方向に受け渡す複数の搬出入部22と、バイパス搬送手段24とを備えている。
前記バイパス搬送手段24は、インターフェース部2402と、バイパス搬出入部2404と、バイパス搬送機構2406とを有している。
前記インターフェース部2402は、前記処理部本体20側に設けられ、前記ウェハを前記処理部本体20とバイパス搬送機構2406との間で双方向に受け渡すように構成されている。
前記バイパス搬出入部2404は、前記第1のサブ通路Aに配置され、前記ウェハを前記第1のサブ通路Aとバイパス搬送機構2406との間で双方向に受け渡すように構成されている。本実施の形態では、バイパス搬出入部2404は第1のサブ通路2404の装置A6、A7の間に配置されている。
前記バイパス搬送機構2406は、前記インターフェース部2402と前記バイパス搬出入部2404との間を連結するように設けられ、前記ウェハを前記インターフェース部2402と前記バイパス搬出入部2404との間で双方向に搬送するように構成されている。前記バイパス搬送機構2406としては、従来公知のもの搬送機構を用いることができ、天井搬送車などを採用することができる。
【0013】
前記搬送制御装置30は、図2に示すように、第1の搬送制御部32と、第2の搬送制御部34と、これら第1の搬送制御部32と第2の搬送制御部34の双方を制御する上位制御部36とを備えている。
前記第1の搬送制御部32は、以下の搬送制御を行なうように構成されている。
1)前記メイン通路Mと第1、第2のサブ通路A、Bとの間におけるストッカS1、S2によるウェハの受け渡し制御。
2)前記装置A1乃至A7の各搬送出入部12によるサブ通路Aと処理部本体との間でのウェハの受け渡しの制御。
3)前記装置B1乃至B7の各搬送出入部12によるサブ通路Bと処理部本体との間でのウェハの受け渡しの制御。
4)前記メイン通路Mと第1、第2のサブ通路A、Bによるウェハの搬送制御。
前記第2の搬送制御部34は、以下の搬送制御を行なうように構成されている。
5)ウェット装置C1のインターフェース部2402による前記処理部本体20とバイパス搬送機構2406との間でのウェハの受け渡しの制御。
6)ウェット装置C1のバイパス搬出入部2404による前記第1のサブ通路Aとバイパス搬送機構2406との間でのウェハの受け渡し制御。
7)ウェット装置C1の前記バイパス搬送機構2406によるウェハの搬送制御。
前記上位搬送制御部36は、第1、第2のサブ通路A、B、メイン通路Mにおけるウェハの搬送制御と、バイパス搬送手段24におけるウェハの搬送制御が円滑になされるように第1、第2の搬送制御部32、34の制御動作の調整をとるように構成されている。
【0014】
以上のように構成された半導体製造システムにおけるウェハの処理動作について図1を参照して説明する。
まず、第2のサブ通路Bにおける処理工程から説明する。
メイン通路MからストッカS2を介して第2のサブ通路Bに受け渡されたウェハは、第2のサブ通路BによってCVD装置B1に対応する位置まで搬送される。
次いで、CVD装置B1の搬出入部12によって処理本体部10に搬送され、該処理本体部10によってCVD法による成膜処理がなされる。
CVDによる成膜処理がなされたウェハは、前記搬出入部12によって処理部本体10から第2のサブ通路Bに受け渡され、該第2のサブ通路Bによって前記ウェット装置C1に対応する位置まで搬送される。
次いで、前記ウェハは、前記ウェット装置C1の搬出入部22によって処理部本体20に受け渡され、該処理部本体20によって湿式洗浄処理がなされる。
湿式洗浄処理がなされたウェハは、前記搬出入部22によって処理部本体20から第2のサブ通路Bに受け渡され、該第2のサブ通路Bによって前記リソグラフィ装置B3に対応する位置まで搬送される。
【0015】
次いで、前記ウェハは、前記リソグラフィ装置B3の搬出入部12によって処理部本体10に受け渡され、該処理部本体10によってリソグラフィ処理がなされる。
リソグラフィ処理がなされたウェハは、前記搬出入部12によって処理部本体10から第2のサブ通路Bに受け渡され、該第2のサブ通路Bによって前記検査装置B3に対応する位置まで搬送される。
次いで、前記ウェハは、前記検査装置B4の搬出入部12によって処理部本体10に受け渡され、該処理部本体10によって検査処理がなされる。
検査処理がなされたウェハは、前記搬出入部12によって処理部本体10から第2のサブ通路Bに受け渡される。
以下、ウェハは、前記サブ通路Bによって搬送され、上述したのと同様の手順によって前記検査装置B4による検査処理、ドライ装置B5によるドライ処理、アッシング装置B6によるアッシング処理、検査装置B7による検査処理が順次なされることになる。
そして、サブ通路Bの最後の工程である検査装置B7による検査処理が終了したウェハは、ストッカS2を介してメイン通路Mに受け渡され該メイン通路Mによって次の工程に向けて搬送される。
【0016】
次に、第1のサブ通路Aにおける処理工程について説明する。
メイン通路MからストッカS1を介して第1のサブ通路Aに受け渡されたウェハは、第1のサブ通路AによってCVD装置A1に対応する位置まで搬送される。
次いで、CVD装置A1の搬出入部12によって処理本体部10に搬送され、該処理本体部10によってCVD法による成膜処理がなされる。
該CVD法による成膜処理が完了すると、前記ウェハは前記CVD装置A1の搬出入部12によって処理本体部10から第1のサブ通路Aに搬送され、図1の動線L1で示すように、第1のサブ通路Aによって前記ウェット装置C1のバイパス搬出入部2404に対応する位置まで搬送される。
次いで、前記ウェハは、前記バイパス搬出入部2404によって前記第1のサブ通路Aからバイパス搬送機構2406に受け渡されてウェット装置C1に向けて搬送される。そして、前記インターフェース部2404によってバイパス搬送機構2406からウェット装置C1の処理部本体20に受け渡され、該処理部本体20で湿式洗浄処理がなされる。
湿式洗浄処理がなされたウェハは、前記インターフェース部2404によって処理部本体10からバイパス搬送機構2406に受け渡され、図1の動線L12に示すように、バイパス搬送機構2406によって第1のサブ通路Aに向けて搬送される。そして、前記バイパス搬出入部2404によって第1のサブ通路Aに受け渡される。
すなわち、動線L10で示すように、第1のサブ通路Aからウェハが抜き出され、該ウェハが直接前記ウェット処理装置C1に搬送され該ウェット処理装置C1においてウェハに対して所定の処理(湿式洗浄処理)が実行され、前記所定の処理の実行後、動線L12で示すように、該ウェハが前記ウェット処理装置C1から抜出され、該抜出されたウェハが直接第1のサブ通路Aに戻されるようにしている。
前記第1のサブ通路Aに受け渡されたウェハは、第1のサブ通路Aによって前記リソグラフィ装置A3に対応する位置まで搬送される。
【0017】
次いで、前記ウェハは、前記リソグラフィ装置A3の搬出入部12によって処理部本体10に受け渡され、該処理部本体10によってリソグラフィ処理がなされる。
リソグラフィ処理がなされたウェハは、前記搬出入部12によって処理部本体10から第1のサブ通路Aに受け渡され、該第1のサブ通路Aによって前記検査装置A3に対応する位置まで搬送される。
次いで、前記ウェハは、前記検査装置A4の搬出入部12によって処理部本体10に受け渡され、該処理部本体10によって検査処理がなされる。
検査処理がなされたウェハは、前記搬出入部12によって処理部本体10から第1のサブ通路Aに受け渡される。
以下、ウェハは、前記サブ通路Aによって搬送され、上述したのと同様の手順によって前記検査装置A4による検査処理、ドライ装置A5によるドライ処理、アッシング装置A6によるアッシング処理、検査装置A7による検査処理が順次なされることになる。
そして、サブ通路Aの最後の工程である検査装置A7による検査処理が終了したウェハは、ストッカS1を介してメイン通路Mに受け渡され該メイン通路Mによって次の工程に向けて搬送される。
【0018】
なお、本実施の形態においては、前記第1のサブ通路Aが特許請求の範囲の第1の通路を構成し、第2のサブ通路Bが特許請求の範囲の第2の通路を構成している。
また、前記第1のサブ通路Aに配置されているCVD装置A1、リソグラフィ装置A2、検査装置A3、A4、ドライ装置A5、アッシング装置A6、検査装置A7によって特許請求の範囲の第1の処理部が構成され、第2のサブ通路Bに配置されているウェット装置C1によって特許請求の範囲の第2の処理部が構成されている。
また、前記第1の搬送制御部32は特許請求の範囲の第1の搬送制御手段を構成し、前記第2の搬送制御部34は特許請求の範囲の第2の搬送制御手段を構成している。
【0019】
以上説明したように本実施の形態によれば、第1のサブ通路Aに搬送されるウェハに対して所定の処理を実行するCVD装置A1、リソグラフィ装置A2、検査装置A3、A4、ドライ装置A5、アッシング装置A6、検査装置A7と、第2のサブ通路Bに搬送されるウェハに対して所定の処理を実行する前記装置A1乃至A7とは別体のウェット装置C1とを備え、第1のサブ通路Aからウェハを抜き出し、該ウェハを直接前記ウェット処理装置C1に搬送し該ウェット処理装置C1においてウェハに対して所定の処理(湿式洗浄処理)を実行し、前記所定の処理の実行後、該ウェハを前記ウェット処理装置C1から直接第1のサブ通路Aに戻すようにした。
したがって、第1のサブ通路Aから抜き出したウェハが第2のサブ通路を経由することなく直接ウェット装置C1に搬送されるので、図5に示すように、ウェハを第2のサブ通路Bを経由してウェット装置C1に搬送する場合に比較してウェハの搬送距離を短縮することができ、これにより処理効率を向上させる上で有利となる。
また、前記バイパス搬送手段24によって、前記ウェハを第1のサブ通路Aから直接前記ウェット処理装置C1に搬送するとともに、該ウェハを前記ウェット処理装置C1から直接第1のサブ通路Aに戻すようにしたので、従来に比較して作業者の作業付加を低減するとともに、省人化および低コスト化を図る上で有利となる。
また、前記メイン通路M、第1、第2のサブ通路A、Bにおけるウェハの搬送制御を第1の搬送制御部32によって行ない、かつ、前記バイパス搬送手段24におけるウェハの搬送制御を第2の搬送制御部34によって行なうようにしたので、ウェハの搬送制御の負荷を第1、第2の搬送制御部32、34に分散することができる。半導体製造システム全体の搬送制御を一括して行なう構成に比較して、搬送制御に関わる設計、管理、保守などを簡素化することができコストを削減する上で有利となる。
【0020】
なお、本実施の形態では、前記バイパス搬送手段24によってウェハが直接受け渡される半導体処理装置を前記ウェット装置C1として説明したが、前記バイパス搬送手段24によってウェハが直接受け渡される半導体処理装置が行なう処理は湿式洗浄処理に限定されるものではないことはもちろんである。
また、本実施の形態では、ウェハを処理する半導体の処理方法について説明したが、液晶表示器を構成するガラス基板を処理するガラス基板の処理方法に適用できることはいうまでもない。
【0021】
【発明の効果】
以上説明したように、本発明によれば、作業者の作業付加を低減するとともに、省人化および低コスト化を図り、かつ、搬送距離の短縮を図る上で有利な半導体およびガラス基板の処理方法を提供することができる。
【図面の簡単な説明】
【図1】本発明方法を適用した半導体製造システムの構成を示す平面図である。
【図2】制御系の構成を示すブロック図である。
【図3】CVD装置の構成図である。
【図4】ウェット装置の構成図である
【図5】従来構成を示すブロック図である。
【符号の説明】
100……半導体製造システム、A……第1のサブ通路、B……第2のサブ通路、M……メイン通路、10……処理部本体、12……搬出入部、20……処理部本体、22……搬出入部、24……バイパス搬送手段、2402……インターフェース部、2404……バイパス搬出入部、2406……バイパス搬送機構、30……搬送制御手段、32……第1の搬送制御部、34……第2の搬送制御部。
Claims (13)
- 半導体の処理を行なう半導体の処理方法であって、
第1の通路に搬送されるウェハに対して所定の処理を実行する第1の処理部と、
第2の通路に搬送されるウェハに対して所定の処理を実行する前記第1の処理部とは別体の第2の処理部とを備え、
前記第1の通路からウェハを抜き出して直接前記第2の処理部に搬送し該第2の処理部においてウェハに対して所定の処理を実行し、
前記所定の処理の実行後、該ウェハを前記第2の処理部から抜き出して直接第1の通路に戻すようにした、
ことを特徴とする半導体の処理方法。 - 前記第1の通路と前記第2の処理部との間を連結するバイパス搬送手段を設け、該バイパス搬送手段によって前記第1の通路からのウェハの抜き出しと、抜き出したウェハの前記第2の処理部への搬送と、前記ウェハの前記第2の処理部からの抜出しと、抜出したウェハの第1の通路への戻しとを行なうことを特徴とする請求項1記載の半導体の処理方法。
- 前記バイパス搬送手段は、インターフェース部と、バイパス搬出入部と、バイパス搬送機構とを有し、前記インターフェース部は、前記第2の処理部側に設けられ、前記ウェハを前記第2の処理部とバイパス搬送機構との間で双方向に受け渡すように構成され、前記バイパス搬出入部は、前記第1の通路に配置され、前記ウェハを前記第1の通路とバイパス搬送機構との間で双方向に受け渡すように構成され、前記バイパス搬送機構は、前記インターフェース部と前記バイパス搬出入部との間を連結するように設けられ、前記ウェハを前記インターフェース部と前記バイパス搬出入部との間で双方向に搬送するように構成されていることを特徴とする請求項2記載の半導体の処理方法。
- 前記第1の通路および第2の通路によるウェハの搬送制御を行なう第1の制御手段と、前記バイパス搬送手段による前記ウェハの搬送制御を行なう第2の制御手段が設けられていることを特徴とする請求項2記載の半導体の処理方法。
- 前記第1の通路および第2の通路は第3の通路に対して別々に連結されており、前記第1の通路と第3の通路との間で前記ウェハの受け渡しが行なわれるとともに、前記第2の通路と第3の通路との間で前記ウェハの受け渡しが行なわれることを特徴とする請求項1記載の半導体処理方法。
- 前記第1の通路および第2の通路は第3の通路に対して別々に連結されており、前記第1の通路と第3の通路との間で前記ウェハの受け渡しが行なわれるとともに、前記第2の通路と第3の通路との間で前記ウェハの受け渡しが行なわれ、前記第1、第2および第3の通路によるウェハの搬送制御を行なう第1の制御手段と、前記バイパス搬送手段による前記ウェハの搬送制御を行なう第2の制御手段が設けられていることを特徴とする請求項2記載の半導体の処理方法。
- ガラス基板の処理を行なうガラス基板の処理方法であって、
第1の通路に搬送されるガラス基板に対して所定の処理を実行する第1の処理部と、
第2の通路に搬送されるガラス基板に対して所定の処理を実行する前記第1の処理部とは別体の第2の処理部とを備え、
前記第1の通路からガラス基板を抜き出して直接前記第2の処理部に搬送し該第2の処理部においてガラス基板に対して所定の処理を実行し、
前記所定の処理の実行後、該ガラス基板を前記第2の処理部から抜き出して直接第1の通路に戻すようにした、
ことを特徴とするガラス基板の処理方法。 - 前記ガラス基板は液晶表示器を構成するものであることを特徴とする請求項7記載のガラス基板の処理方法。
- 前記第1の通路と前記第2の処理部との間を連結するバイパス搬送手段を設け、該バイパス搬送手段によって前記第1の通路からのガラス基板の抜き出しと、抜き出したガラス基板の前記第2の処理部への搬送と、前記ガラス基板の前記第2の処理部からの抜出しと、抜出したガラス基板の第1の通路への戻しとを行なうことを特徴とする請求項7記載のガラス基板の処理方法。
- 前記バイパス搬送手段は、インターフェース部と、バイパス搬出入部と、バイパス搬送機構とを有し、前記インターフェース部は、前記第2の処理部側に設けられ、前記ガラス基板を前記第2の処理部とバイパス搬送機構との間で双方向に受け渡すように構成され、前記バイパス搬出入部は、前記第1の通路に配置され、前記ガラス基板を前記第1の通路とバイパス搬送機構との間で双方向に受け渡すように構成され、前記バイパス搬送機構は、前記インターフェース部と前記バイパス搬出入部との間を連結するように設けられ、前記ガラス基板を前記インターフェース部と前記バイパス搬出入部との間で双方向に搬送するように構成されていることを特徴とする請求項9記載のガラス基板の処理方法。
- 前記第1の通路および第2の通路によるガラス基板の搬送制御を行なう第1の制御手段と、前記バイパス搬送手段による前記ガラス基板の搬送制御を行なう第2の制御手段が設けられていることを特徴とする請求項9記載のガラス基板の処理方法。
- 前記第1の通路および第2の通路は第3の通路に対して別々に連結されており、前記第1の通路と第3の通路との間で前記ガラス基板の受け渡しが行なわれるとともに、前記第2の通路と第3の通路との間で前記ガラス基板の受け渡しが行なわれることを特徴とする請求項7記載のガラス基板処理方法。
- 前記第1の通路および第2の通路は第3の通路に対して別々に連結されており、前記第1の通路と第3の通路との間で前記ガラス基板の受け渡しが行なわれるとともに、前記第2の通路と第3の通路との間で前記ガラス基板の受け渡しが行なわれ、前記第1、第2および第3の通路によるガラス基板の搬送制御を行なう第1の制御手段と、前記バイパス搬送手段による前記ガラス基板の搬送制御を行なう第2の制御手段が設けられていることを特徴とする請求項9記載のガラス基板の処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002304503A JP2004140230A (ja) | 2002-10-18 | 2002-10-18 | 半導体およびガラス基板の処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002304503A JP2004140230A (ja) | 2002-10-18 | 2002-10-18 | 半導体およびガラス基板の処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004140230A true JP2004140230A (ja) | 2004-05-13 |
Family
ID=32451905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002304503A Pending JP2004140230A (ja) | 2002-10-18 | 2002-10-18 | 半導体およびガラス基板の処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004140230A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108693801A (zh) * | 2017-03-31 | 2018-10-23 | 艾普凌科有限公司 | 监视电路以及半导体装置 |
-
2002
- 2002-10-18 JP JP2002304503A patent/JP2004140230A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108693801A (zh) * | 2017-03-31 | 2018-10-23 | 艾普凌科有限公司 | 监视电路以及半导体装置 |
CN108693801B (zh) * | 2017-03-31 | 2022-03-08 | 艾普凌科有限公司 | 监视电路以及半导体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100348938B1 (ko) | 포토리소그라피 공정을 위한 반도체 제조장치 | |
JP4566035B2 (ja) | 塗布、現像装置及びその方法 | |
KR101018512B1 (ko) | 기판의 회수 방법 및 기판 처리 장치 | |
KR101092065B1 (ko) | 기판처리시스템 및 기판처리방법 | |
JP4985728B2 (ja) | 塗布、現像装置及びその方法 | |
KR100618264B1 (ko) | 도포현상처리시스템 | |
EP1184895A2 (en) | Substrate processing apparatus and substrate inspection method | |
JP2010056375A (ja) | 処理システム | |
JPH11260883A (ja) | 基板処理装置 | |
TWI682432B (zh) | 基板處理裝置及基板處理方法 | |
US9218994B2 (en) | Two-dimensional transfer station used as interface between a process tool and a transport system and a method of operating the same | |
WO2005057633A1 (ja) | 基板処理装置の制御方法及び基板処理装置 | |
JPH10135302A (ja) | 半導体装置製造ライン | |
TWI606538B (zh) | 基板處理裝置及基板處理系統 | |
KR20030044881A (ko) | 기판처리시스템 | |
JP2004304003A (ja) | 処理システム | |
JP2004140230A (ja) | 半導体およびガラス基板の処理方法 | |
KR100598917B1 (ko) | 매엽식 기판 세정 장치 및 방법 | |
JP2001143979A (ja) | 半導体基板処理システム | |
JP4104828B2 (ja) | 処理装置 | |
KR100540505B1 (ko) | 포토리소그라피 공정을 위한 반도체 제조장치 | |
JP2000150395A (ja) | 処理システム | |
JP3605544B2 (ja) | 処理装置および処理方法 | |
JPH11145055A (ja) | 基板処理装置 | |
JP2012209591A (ja) | 基板処理装置、基板処理方法及び記憶媒体 |