JP2004138528A - 半導体集積回路試験装置及び試験方法 - Google Patents
半導体集積回路試験装置及び試験方法 Download PDFInfo
- Publication number
- JP2004138528A JP2004138528A JP2002304093A JP2002304093A JP2004138528A JP 2004138528 A JP2004138528 A JP 2004138528A JP 2002304093 A JP2002304093 A JP 2002304093A JP 2002304093 A JP2002304093 A JP 2002304093A JP 2004138528 A JP2004138528 A JP 2004138528A
- Authority
- JP
- Japan
- Prior art keywords
- test
- semiconductor integrated
- furnace
- integrated circuit
- burn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】バーンイン試験に要する時間を更に短縮することができ、ひいては半導体集積回路の製造コストを低下させることができる半導体集積回路試験装置及び試験方法を提供する。
【解決手段】炉12内には異なるロットに含まれる半導体集積回路が区分されて配置される。バーンイン制御装置10は、バーンイン試験における初期不良の収束の判定(試験の終了)を炉12内のロット毎(区分毎)に行う。
【選択図】 図1
【解決手段】炉12内には異なるロットに含まれる半導体集積回路が区分されて配置される。バーンイン制御装置10は、バーンイン試験における初期不良の収束の判定(試験の終了)を炉12内のロット毎(区分毎)に行う。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、製造された半導体集積回路の特性を試験する半導体集積回路試験装置に係り、特に温度変化に対する複数の半導体集積回路の回路特性を一度に試験する半導体集積回路試験装置に関する。
【0002】
【従来の技術】
従来、様々な電子機器に使用される半導体集積回路(IC(Integrated Circuit)やLSI(Large Scale Integrated circuit)等)は、抵抗、コンデンサ、トランジスタ、その他の各素子の働きを、印刷、蒸着等の方法により形成した回路によって実現するが、大量生産されるそれぞれの製品間には多少の特性のバラツキが生じる。このような半導体集積回路の特性が規格を満たしているか否かを試験して半導体集積回路の良否判定を行うことにより半導体集積回路の信頼性を確保する必要がある。この試験を行うために、ICテスタと称される半導体集積回路試験装置が用いられる。
【0003】
半導体集積回路試験装置を用いて行われる試験の一種として、被試験対象である半導体集積回路を恒温槽の炉の中に入れ、半導体集積回路に対して所定電圧の電源電圧や試験パターンを印加して試験を行うバーンイン試験という試験方法がある。このバーンイン試験を行う際には、炉の温度を高温又は低温に設定し、長時間試験パターンを印加して半導体集積回路にストレスを加えることで初期不良を検出している。また、バーンイン試験では半導体集積回路の1個当たりの試験時間が長いため、炉の中には数千個から一万個の半導体集積回路を入れて試験時間を短縮させることにより経費を削減させている。
【0004】
炉内に複数の半導体集積回路を配置した状態でバーンイン試験を行うと、通常は試験の初期段階において複数の半導体集積回路が不良であると判断されるが、試験時間が経つにつれて不良と判断される半導体集積回路の数が徐々に減少していき、ついには半導体集積回路の初期不良が殆ど検出されなくなる。このように、半導体集積回路の初期不良を検出しきって初期不良が検出がされなくなる状態を初期不良が収束したという。
【0005】
半導体集積回路は通常ロットを単位として製造されるが、半導体集積回路試験装置が備える炉内に一度に配置することができる半導体集積回路の数は1つのロット内に含まれる半導体集積回路の数と必ずしも一致する訳ではない。従って、炉内に一度に配置することができる半導体集積回路の数よりもロット内に含まれる半導体集積回路の数が多いと端数が生じ、逆の場合には炉内に空きが生ずる。
このために、現場では端数となった半導体集積回路と生じた炉内の空きとの組み合わせを勘案してできる限り少ない回数で試験を行い効率を向上させる工夫がなされる。尚、関連する従来技術には、以下の特許文献1〜4がある。
【0006】
【特許文献1】
特開平10−332444号公報
【特許文献2】
特開2000−310666号公報
【特許文献3】
特開2001−165995号公報
【特許文献4】
特開2001−208792号公報
【0007】
【発明が解決しようとする課題】
ところで、異なるロットに含まれる半導体集積回路を炉内に配置して試験を行う場合には、製造された半導体集積回路のロット毎の特性差によって、早期に初期不良が収束するロットとそうでないロットが生ずる。従来の半導体集積回路試験装置は、異なるロットに含まれる半導体集積回路が炉内に配置されていても、これらの全体で初期不良が収束したか否かを判定しており、個々のロットにおいて初期不良が収束したか否かを判定することができない。
【0008】
従って、炉内で初期不良が収束したロットがあっても、バーンイン試験に要する時間は初期不良が最も遅く収束するロットに律速されることになり試験の効率が悪いという問題があった。試験時間が長くなると、半導体集積回路の製造コストに占める試験に要するコストの割合が高くなり、半導体集積回路の製造コストを上昇させることになり好ましくない。よって、更なる効率化を図るためには、上述した工夫をした上で、ロット毎の試験に要する時間を考慮して効率的に試験ができるように改善する必要がでてきた。
【0009】
本発明は上記事情に鑑みてなされたものであり、バーンイン試験を行う際に用いられる恒温層の炉内に異なるロットの半導体集積回路が配置されていても、各ロット毎に初期不良の収束判定を可能とすることで試験に要する時間を更に短縮することができ、ひいては半導体集積回路の製造コストを低下させることができる半導体集積回路試験装置及び試験方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
上記課題を解決するために、本発明の半導体集積回路試験装置は、被試験対象を内部に配置する炉(12)を有し、当該炉(12)内の温度を可変しつつ試験信号を前記被試験対象に与えて前記被試験対象からの応答信号を得る試験装置(10)と、前記被試験対象に与える試験信号と前記被試験対象からの応答信号とに基づいて前記被試験対象の試験終了の判定を、前記炉(12)内に配置された被試験対象の区分毎に判定する制御装置(20)とを備えることを特徴としている。
この発明によれば、試験終了の判定が各区分毎に行われるため、炉内に異なる試験対象の区分に含まれる半導体集積回路が配置されている場合であっても、試験終了が判定された区分の被試験対象から順に取り出し、次の区分の被試験対象の試験を行うことができるため、試験に要する時間を更に短縮することができ、ひいては半導体集積回路の製造コストを低下させることができる。
また、本発明の半導体集積回路試験装置は、前記被試験対象の区分が、前記被試験対象のロット毎に定められることを特徴としている。
また、本発明の半導体集積回路試験装置は、前記炉(12)が、試験終了と判定された区分の被試験対象が取り出し可能であることを特徴としている。
更に、本発明の半導体集積回路試験装置は、前記制御装置(20)が、前記被試験対象の試験の実施状況を前記被試験対象の区分毎に表示する表示部(23)を備えることを特徴としている。
上記課題を解決するために、本発明の半導体集積回路の試験方法は、複数の区分の被試験対象を炉(12)内に配置し、当該炉(12)内の温度を可変しつつ試験を行う試験工程と、前記試験の結果に基づいて、前記被試験対象の区分毎に試験終了の判定を行う判定工程とを有することを特徴としている。
また、本発明の半導体集積回路の試験方法は、前記判定工程で試験終了と判定された区分の被試験対象のみを前記炉(12)から取り出す取出工程と、取り出された被試験対象が配置されていた炉(12)の位置に、次に試験を行う区分の被試験対象を配置する配置工程とを更に有することを特徴としている。
【0011】
【発明の実施の形態】
以下、図面を参照して本発明の一実施形態による半導体集積回路試験装置及び試験方法について詳細に説明する。図1は、本発明の一実施形態による半導体集積回路試験装置の主要部の電気的構成を示すブロック図である。図1に示したように、本発明の一実施形態による半導体集積回路試験装置は、バーンイン試験装置10及びバーンイン制御装置20により構成されている。
【0012】
バーンイン試験装置10は、本発明にいう試験装置であり、恒温槽11、ヒータ部14、温度センサ15、制御部16、及びI/F部17により構成されている。また、バーンイン制御装置20は、本発明にいう制御装置であり、制御部21、入力部22、表示部23、試験条件記憶部24、プログラム記憶部25、計時部26、停電検出部27、I/F部28、実施状況格納部29、及び電源部30により構成されている。
【0013】
バーンイン試験装置10において、恒温槽11はバーンイン試験を行う被試験対象としての半導体集積回路(IC(Integrated Circuit)やLSI(LargeScale Integrated Circuit)等)を複数個(数千個から一万個程度)搭載したバーンインボード(図示せず)をセットして加熱するための炉12を内蔵し、その炉12内部の試験温度は、ヒータ部14の加熱により設定される。この炉12は複数のラックに区分されている。尚、各ラック12a〜12dにはバーンインボードを複数(例えば十数枚))格納するためのスロットが設けられている。図2は、炉12の区分を説明するための図である。図2に示した例では、炉12内にラック12a〜12dが設けられ、炉12が4つに区分されている。
【0014】
また、恒温槽11には、炉12内に配置されるバーンインボードに制御部16から入力される電源電圧や試験パターン信号を供給するための試験信号入力端子13が設けられている。ヒータ部14は、制御部16から入力される温度制御信号により、その発熱温度が制御されて、恒温槽11の炉12内の加熱温度を設定する。温度センサ15は、炉12内の加熱温度を検出し、その検出温度を所定の温度検出信号として制御部16に出力する。
【0015】
制御部16は、I/F部17を介してバーンイン制御装置20から入力される温度設定信号に応じて、ヒータ部14にその発熱温度に応じた温度制御信号を出力してヒータ部14の発熱温度を制御し、温度センサ15から入力される温度検出信号により炉12内の加熱温度が設定温度の範囲内か否かを監視して、設定温度の範囲外になると設定温度の範囲内になるように温度制御信号をヒータ部14に出力して、炉12内の加熱温度が試験条件温度で一定となるように加熱温度制御を実行する。
【0016】
また、制御部16は、I/F部17を介してバーンイン制御装置20から入力される電源電圧や試験パターン信号等を恒温槽11の試験信号入力端子13を介して炉12内のバーンインボードに供給して、バーンイン制御装置20において設定される試験条件に基づく試験項目内容を実行する。更に、制御部16は、温度センサ15から入力される温度検出信号をI/F部17を介してバーンイン制御装置20に転送し、バーンイン試験の経過状態をバーンイン制御装置20にモニタさせる。I/F部17は、所定の接続ケーブルCBを介してバーンイン制御装置20と接続され、制御部16とバーンイン制御装置20との間で温度設定信号、電源電圧、試験パターン信号、温度検出信号等を授受する。
【0017】
バーンイン制御装置20において、制御部21はプログラム記憶部25内に格納されているバーンイン試験処理プログラム及び試験条件記憶部24内に格納されているバーンイン試験条件に基づいて後述するバーンイン試験処理を実行して、上記温度設定信号をI/F部28を介してバーンイン試験装置10に出力して試験温度を設定するとともに、上記電源電圧や試験パターン信号等をI/F部28を介してバーンイン試験装置10に出力して試験条件を設定してバーンイン試験を実行する。
【0018】
また、制御部21は、バーンイン試験処理において炉12内に配置される半導体集積回路に与える試験信号を生成し、接続ケーブルCBを介してバーンイン試験装置10へ出力する。また、この半導体集積回路に与える試験信号と、半導体集積回路にこの試験信号を与えたときに得られ、接続ケーブルCBを介して試験装置から出力されてくる応答信号とに基づいて、バーンイン試験を開始してから初期不良が収束したか否かを判定する。
【0019】
この制御部21は、初期不良が収束したか否かを、つまり試験が終了したか否かを前述した炉12内に設定されたラック毎に行う。また、制御部21は、半導体集積回路の試験の実施状況(例えば、初期不良である半導体集積回路の数や初期不良が収束したか否か)を表示部23に表示させるとともに、各試験項目の試験結果を実施状況格納部29に保存する。尚、上述した試験の実施状況の表示は炉12内に設定されたラック毎に行われる。
【0020】
また、制御部21は、プログラム記憶部25内に格納されている停電検出処理プログラムに基づいて停電検出処理を実行する。停電検出部27により停電が検出されると、その停電直前までに実行中の試験条件と試験経過状態(計時部26を参照して当該試験項目の経過時間等)を実施状況格納部29に格納し、停電検出部27により停電復帰が検出されると、プログラム記憶部25内に格納されている試験継続処理プログラムに基づいて試験継続処理を実行する。
【0021】
この試験継続処理において制御部21は、停電検出処理において実施状況格納部29に記憶された停電直前の試験条件と試験経過状態とを読み出して、この読み出した停電直前の試験条件と試験経過状態とに基づいて、バーンイン試験を継続するための試験条件を再設定して、残りの試験項目からバーンイン試験を再開するように、バーンイン試験装置10に試験条件(試験温度、電源電圧、試験パターン信号、試験時間等)を再設定する。また、制御部21は、入力部22から入力されるバーンイン試験条件(試験温度、電源電圧、試験パターン信号、試験時間等の各設定値)に応じて、新たなバーンイン試験項目を試験条件記憶部24に格納する。
【0022】
入力部22は、数値キーや各種ファンクションキー等を備え、そのキー操作により入力されるバーンイン試験条件(試験温度、電源電圧、試験パターン信号、試験時間等の各設定値)や、その他のバーンイン試験に必要な項目等を制御部21に出力する。表示部23は、CRT(Cathode Ray Tube)や液晶表示パネル等により構成され、上記制御部21から入力されるバーンイン試験処理の試験結果や、入力部22から入力されるバーンイン試験条件等を表示する。
【0023】
試験条件記憶部24は、RAM(Random Access Memory)等により構成され、予め設定、あるいは入力部22から入力されたバーンイン試験条件(プリ・テスト用、常温試験用、温度付加テスト用等の試験温度、電源電圧、試験パターン信号、試験時間等の各設定値)を格納する。また、試験条件記憶部24は、後述するブロック不良解析処理に際して、バーンイン試験項目毎にブロック不良解析処理を実行するか否かを示すブロック解析処理指定情報、そのブロック解析処理において参照されるバーンイン試験の再実行回数値、及びその試験再実行の際にバーンインボードの着脱を行うか否かを指定するボード着脱指定情報を格納する。
【0024】
プログラム記憶部25は、プログラマブルROM(Read Only Memory)等により構成され、上記制御部21により実行されるバーンイン試験処理プログラム、停電検出処理プログラム及び試験継続処理プログラムを格納する。計時部26は、日付及び現在時刻を計時し、その日付及び現在時刻データを制御部21に出力する。停電検出部27は、バーンイン試験システム1に外部から電源部30に供給される商用電源(図示せず)における停電の発生を検出するとともに、停電の復帰を検出して、その停電検出状態を停電検出信号として制御部21に出力する。
【0025】
I/F部28は、所定の接続ケーブルCBを介してバーンイン試験装置10と接続し、制御部21とバーンイン試験装置10との間で温度設定信号、電源電圧、試験パターン信号、温度検出信号等を授受する。実施状況格納部29は、交換可能なハードディスク装置等の大容量記憶媒体により構成され、上記制御部21により実行されるバーンイン試験処理の試験結果を格納するとともに、停電発生時に停電直前までに実行中の試験条件と試験経過状態(計時部26を参照して当該試験項目の経過時間等)を格納する。
【0026】
電源部30は、外部から供給される商用電源(図示せず)からバーンイン制御装置20内の各部で必要な電源電圧を生成して供給する。また、電源部30は、蓄電池としての機能も有しており、停電が発生した場合に蓄電池機能によりバーンイン制御装置20内の各部に必要な電源電圧を所定時間供給し、上記制御部21により実行される停電検出処理の実行を可能とする。
【0027】
次に、以上説明した本発明の一実施形態による半導体集積回路を用いた本発明の一実施形態による半導体集積回路の試験方法について説明する。試験を開始するにあたり、炉12内に被試験対象としての半導体集積回路を配置する訳であるが、本実施形態では炉12内に異なるロットの半導体集積回路が配置されるとする。このとき、各ロットの半導体集積回路は各々のラック毎に配置される。但し、1つのロットに含まれる半導体集積回路が複数のラックにまたがって配置されることはあるが、1つのラック内に複数のロットに含まれる半導体集積回路が混在した状態で配置されることはない。
【0028】
図3は、本発明の一実施形態による半導体集積回路の試験方法において、炉12内に配置されるロットの遷移を示す図である。図3に示したように、試験開始時においては、ラック12aにロットAに含まれる半導体集積回路が配置され、ラック12b〜ラック12dにロットBに含まれる半導体集積回路が配置されるとする。被試験対象の半導体集積回路を炉12内に配置すると、次に、オペレータは炉12の各ラック12a〜12dに配置した半導体集積回路の試験結果を図1中の実施状況格納部29に格納する際のファイル名を指定する。
【0029】
図4は、試験結果を格納するファイルのファイル名を指定するための設定画面の一例を示す図である。この設定画面は表示部23に表示され、オペレータが入力部22を操作してファイル名を指定する。図4に示したように、炉12に設定されたラック12a〜12d毎に対応して入力欄C1〜C4が設けられ、これらの入力欄C1〜C4には、試験結果を格納する際のデータファイル名を入力するための入力欄FN1からFN4と収束判断を行うか否か、又は、収束判断を継続するか否かを選択するための選択ボックスSL1〜DL4とがそれぞれ設けられている。尚、入力欄C1〜C4には各ラック12a〜12dの位置を示す図が模式的に表示されている。
【0030】
上述したように、試験開始時においては、ラック12aにロットAに含まれる半導体集積回路が配置され、ラック12b〜ラック12dにロットBに含まれる半導体集積回路が配置される場合を想定しているので、入力欄FN1にはデータファイル名として「dataA」が入力され、入力欄FN2〜FN4にはデータファイル名として「dataB−1」、「dataB−2」、及び「dataB−3」がそれぞれ設定されるとする。尚、図4に示した例では、ラック12a〜ラック12d全てに半導体集積回路が格納されて試験を行う場合を想定しているため、入力欄C1〜C4の選択ボックスSL1〜SL4には収束判断を行う旨を示すチェックマークが入力されている。
【0031】
以上の入力を完了してオペレータがテスト開始ボタンB1を押下する操作を行うと、バーンイン試験が開始される。バーンイン制御装置20は、入力部22から試験開始命令の実行の入力を確認すると、プログラム記憶部25に格納されたバーンイン試験処理プログラムに設定された試験項目に従いバーンイン試験を開始し、まず、バーンイン試験装置10において恒温槽11内の炉11a内にセットされたバーンインボードを加熱せず、常温状態で所定の電源電圧と試験パターン信号を半導体集積回路に印加するプリ・テストを行う。
【0032】
このプリ・テストを行った後、恒温槽11内の炉11a内温度が所定の試験温度になるようにヒーター部12を加熱制御して、当該試験温度の状態で温度付加テストを行う(試験工程)。試験を行っている間、制御部21は定期的に生成した半導体集積回路に与える試験信号と半導体集積回路からの応答信号とに基づいて収束判定を行う(判定工程)。尚、この収束判定はラック12a〜12d毎に行われる。
【0033】
ラック12a〜12d各々の試験の実施状況は、表示部23に表示される。図5は、試験の実施状況を表示する画面の一例を示す図である。試験の実施状況は、図5に示したメニュー中の表示ボタンB2を押下する操作を行うことにより表示される。図5に示した例では、表示欄FN10に実行している試験プログラム名「TEST1」が表示され、表示欄DP1〜DP4にラック12a〜12d毎の試験の実施状況が表示される。
【0034】
例えば表示欄D1はラック12a中に配置されている半導体集積回路の試験の実施状況を示す欄であり、ラック12aに格納されている半導体集積回路のロット名を表示する表示欄D1、ラック12aの試験結果を格納するファイルのファイル名を表示する表示欄D2、試験開始時刻を表示する表示欄D3、収束が判定され試験が終了した時刻を表示する表示欄D4、及び収束が判定された試験回数を表示する表示欄D5が設けられている。
【0035】
これらの表示欄D1〜D5の内、表示欄D1〜D3には試験開始時からそれぞれの表示がなされ、その表示内容は試験が終了するまで変更されることはないが、表示欄D4,D5は初期不良の収束が判定されて試験が終了したときに初めて表示がなされる。よって、オペレータは表示欄D4,D5が表示されたことをもって初期不良が収束したか否かを判定することができる。
【0036】
制御部21がラック12a〜12d各々について収束判定した結果、未だラックの12a〜12dの何れも収束していないと判定した場合には、試験及び収束判定を繰り返す。図3に示した例では、1回目の試験及び2回目の試験を行って収束判定を実行してもロットA及びロットB共に収束の判定がなされず、3回目の試験を行って収束判定したときにラック12aに格納されているロットAのみが収束したと判定されている。ラック12aの収束の判定がなされると、図5に示した表示欄DP1中の表示欄D4,D5の表示がなされる。尚、収束の判定を行うと、制御部21は、試験信号の生成を一時的に中止する。
【0037】
初期不良の収束が判定されると、オペレータは表示欄D4,D5の表示からラック12aに配置されているロットAに含まれる半導体集積回路の試験が終了した旨を知り、炉12から試験が終了したラック12a内の半導体集積回路のみを取り出す(取出工程)。次に、オペレータは次に試験を行うロットCに含まれる半導体集積回路を、空のラック12aに配置して炉12内に格納する(配置工程)。オペレータがラック12aを炉12内に格納して、図4に示した設定画面においてラック12aに格納したロットCに含まれる半導体集積回路の試験結果を格納するファイルのファイル名を指定し、テスト開始ボタンB1を押下する操作を行うと試験が再開され、試験及び収束判定が繰り返される。
【0038】
図3に示した例では、試験が再開した後、ロットBに対する4回目の試験が終了した後の収束判定において、ロットBに対する収束が判定されている。尚、ロットBに含まれる半導体集積回路はほぼ同様な熱的特性を有しており、ほぼ同時に収束の判定がなされたとする。この場合には、図5に示した表示欄DP2〜DP4において、試験終了した旨が表示される。オペレータは表示欄DP2〜DP4の表示内容からラック12b〜12dに配置されているロットBに含まれる半導体集積回路の試験が終了した旨を知り、炉12から試験が終了したラック12b〜12d内の半導体集積回路のみを取り出す。
【0039】
次に、オペレータは例えば試験を行うロットDを空のラック12b,12cに、ロットEに含まれる半導体集積回路を空のラック12dにそれぞれ配分して配置して炉12内に格納する。オペレータがラック12b〜12dを炉12内に格納して、図4に示した設定画面においてラック12aに格納したロットD及びロットEに含まれる半導体集積回路の試験結果を格納するファイルのファイル名を指定し、テスト開始ボタンB1を押下する操作を行うと試験が再開され、試験及び収束判定が繰り返される。以降は前述した動作を繰り返し行う。
【0040】
以上説明したように、本発明の一実施形態による半導体集積回路試験装置及び試験方法によれば、炉12内のラック12a〜12d毎の区分、ひいてはロット毎に収束の判定を行うようにしたので、初期不良の収束を終えたロットから炉外に取り出し、次のロットを試験することができるので、試験に要する時間を更に短縮することができる。その結果として半導体集積回路の製造コストを低下させることができる。
【0041】
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に制限されず本発明の範囲内で自由に変更することができる。例えば、上記実施形態では、炉12内にラックを設け、このラックを単位として異なるラック内のロット内のに含まれる半導体集積回路が混在しないようにしていたが、本発明はラック12a〜12dを必ずしも必要とせず、炉12内の図示しないスロット単位でこの区分を任意に設定することができる。
【0042】
【発明の効果】
以上説明したように、本発明によれば、試験終了の判定が各区分毎に行われるため、炉内に異なる試験対象の区分に含まれる半導体集積回路が配置されている場合であっても、試験終了が判定された区分の被試験対象から順に取り出し、次の区分の被試験対象の試験を行うことができるため、試験に要する時間を更に短縮することができ、ひいては半導体集積回路の製造コストを低下させることができるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施形態による半導体集積回路試験装置の主要部の電気的構成を示すブロック図である。
【図2】炉12の区分を説明するための図である。
【図3】本発明の一実施形態による半導体集積回路の試験方法において、炉12内に配置されるロットの遷移を示す図である。
【図4】試験結果を格納するファイルのファイル名を指定するための設定画面の一例を示す図である。
【図5】試験の実施状況を表示する画面の一例を示す図である。
【符号の説明】
10 バーンイン試験装置(試験装置)
12 炉
20 バーンイン制御装置(制御装置)
23 表示部
【発明の属する技術分野】
本発明は、製造された半導体集積回路の特性を試験する半導体集積回路試験装置に係り、特に温度変化に対する複数の半導体集積回路の回路特性を一度に試験する半導体集積回路試験装置に関する。
【0002】
【従来の技術】
従来、様々な電子機器に使用される半導体集積回路(IC(Integrated Circuit)やLSI(Large Scale Integrated circuit)等)は、抵抗、コンデンサ、トランジスタ、その他の各素子の働きを、印刷、蒸着等の方法により形成した回路によって実現するが、大量生産されるそれぞれの製品間には多少の特性のバラツキが生じる。このような半導体集積回路の特性が規格を満たしているか否かを試験して半導体集積回路の良否判定を行うことにより半導体集積回路の信頼性を確保する必要がある。この試験を行うために、ICテスタと称される半導体集積回路試験装置が用いられる。
【0003】
半導体集積回路試験装置を用いて行われる試験の一種として、被試験対象である半導体集積回路を恒温槽の炉の中に入れ、半導体集積回路に対して所定電圧の電源電圧や試験パターンを印加して試験を行うバーンイン試験という試験方法がある。このバーンイン試験を行う際には、炉の温度を高温又は低温に設定し、長時間試験パターンを印加して半導体集積回路にストレスを加えることで初期不良を検出している。また、バーンイン試験では半導体集積回路の1個当たりの試験時間が長いため、炉の中には数千個から一万個の半導体集積回路を入れて試験時間を短縮させることにより経費を削減させている。
【0004】
炉内に複数の半導体集積回路を配置した状態でバーンイン試験を行うと、通常は試験の初期段階において複数の半導体集積回路が不良であると判断されるが、試験時間が経つにつれて不良と判断される半導体集積回路の数が徐々に減少していき、ついには半導体集積回路の初期不良が殆ど検出されなくなる。このように、半導体集積回路の初期不良を検出しきって初期不良が検出がされなくなる状態を初期不良が収束したという。
【0005】
半導体集積回路は通常ロットを単位として製造されるが、半導体集積回路試験装置が備える炉内に一度に配置することができる半導体集積回路の数は1つのロット内に含まれる半導体集積回路の数と必ずしも一致する訳ではない。従って、炉内に一度に配置することができる半導体集積回路の数よりもロット内に含まれる半導体集積回路の数が多いと端数が生じ、逆の場合には炉内に空きが生ずる。
このために、現場では端数となった半導体集積回路と生じた炉内の空きとの組み合わせを勘案してできる限り少ない回数で試験を行い効率を向上させる工夫がなされる。尚、関連する従来技術には、以下の特許文献1〜4がある。
【0006】
【特許文献1】
特開平10−332444号公報
【特許文献2】
特開2000−310666号公報
【特許文献3】
特開2001−165995号公報
【特許文献4】
特開2001−208792号公報
【0007】
【発明が解決しようとする課題】
ところで、異なるロットに含まれる半導体集積回路を炉内に配置して試験を行う場合には、製造された半導体集積回路のロット毎の特性差によって、早期に初期不良が収束するロットとそうでないロットが生ずる。従来の半導体集積回路試験装置は、異なるロットに含まれる半導体集積回路が炉内に配置されていても、これらの全体で初期不良が収束したか否かを判定しており、個々のロットにおいて初期不良が収束したか否かを判定することができない。
【0008】
従って、炉内で初期不良が収束したロットがあっても、バーンイン試験に要する時間は初期不良が最も遅く収束するロットに律速されることになり試験の効率が悪いという問題があった。試験時間が長くなると、半導体集積回路の製造コストに占める試験に要するコストの割合が高くなり、半導体集積回路の製造コストを上昇させることになり好ましくない。よって、更なる効率化を図るためには、上述した工夫をした上で、ロット毎の試験に要する時間を考慮して効率的に試験ができるように改善する必要がでてきた。
【0009】
本発明は上記事情に鑑みてなされたものであり、バーンイン試験を行う際に用いられる恒温層の炉内に異なるロットの半導体集積回路が配置されていても、各ロット毎に初期不良の収束判定を可能とすることで試験に要する時間を更に短縮することができ、ひいては半導体集積回路の製造コストを低下させることができる半導体集積回路試験装置及び試験方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
上記課題を解決するために、本発明の半導体集積回路試験装置は、被試験対象を内部に配置する炉(12)を有し、当該炉(12)内の温度を可変しつつ試験信号を前記被試験対象に与えて前記被試験対象からの応答信号を得る試験装置(10)と、前記被試験対象に与える試験信号と前記被試験対象からの応答信号とに基づいて前記被試験対象の試験終了の判定を、前記炉(12)内に配置された被試験対象の区分毎に判定する制御装置(20)とを備えることを特徴としている。
この発明によれば、試験終了の判定が各区分毎に行われるため、炉内に異なる試験対象の区分に含まれる半導体集積回路が配置されている場合であっても、試験終了が判定された区分の被試験対象から順に取り出し、次の区分の被試験対象の試験を行うことができるため、試験に要する時間を更に短縮することができ、ひいては半導体集積回路の製造コストを低下させることができる。
また、本発明の半導体集積回路試験装置は、前記被試験対象の区分が、前記被試験対象のロット毎に定められることを特徴としている。
また、本発明の半導体集積回路試験装置は、前記炉(12)が、試験終了と判定された区分の被試験対象が取り出し可能であることを特徴としている。
更に、本発明の半導体集積回路試験装置は、前記制御装置(20)が、前記被試験対象の試験の実施状況を前記被試験対象の区分毎に表示する表示部(23)を備えることを特徴としている。
上記課題を解決するために、本発明の半導体集積回路の試験方法は、複数の区分の被試験対象を炉(12)内に配置し、当該炉(12)内の温度を可変しつつ試験を行う試験工程と、前記試験の結果に基づいて、前記被試験対象の区分毎に試験終了の判定を行う判定工程とを有することを特徴としている。
また、本発明の半導体集積回路の試験方法は、前記判定工程で試験終了と判定された区分の被試験対象のみを前記炉(12)から取り出す取出工程と、取り出された被試験対象が配置されていた炉(12)の位置に、次に試験を行う区分の被試験対象を配置する配置工程とを更に有することを特徴としている。
【0011】
【発明の実施の形態】
以下、図面を参照して本発明の一実施形態による半導体集積回路試験装置及び試験方法について詳細に説明する。図1は、本発明の一実施形態による半導体集積回路試験装置の主要部の電気的構成を示すブロック図である。図1に示したように、本発明の一実施形態による半導体集積回路試験装置は、バーンイン試験装置10及びバーンイン制御装置20により構成されている。
【0012】
バーンイン試験装置10は、本発明にいう試験装置であり、恒温槽11、ヒータ部14、温度センサ15、制御部16、及びI/F部17により構成されている。また、バーンイン制御装置20は、本発明にいう制御装置であり、制御部21、入力部22、表示部23、試験条件記憶部24、プログラム記憶部25、計時部26、停電検出部27、I/F部28、実施状況格納部29、及び電源部30により構成されている。
【0013】
バーンイン試験装置10において、恒温槽11はバーンイン試験を行う被試験対象としての半導体集積回路(IC(Integrated Circuit)やLSI(LargeScale Integrated Circuit)等)を複数個(数千個から一万個程度)搭載したバーンインボード(図示せず)をセットして加熱するための炉12を内蔵し、その炉12内部の試験温度は、ヒータ部14の加熱により設定される。この炉12は複数のラックに区分されている。尚、各ラック12a〜12dにはバーンインボードを複数(例えば十数枚))格納するためのスロットが設けられている。図2は、炉12の区分を説明するための図である。図2に示した例では、炉12内にラック12a〜12dが設けられ、炉12が4つに区分されている。
【0014】
また、恒温槽11には、炉12内に配置されるバーンインボードに制御部16から入力される電源電圧や試験パターン信号を供給するための試験信号入力端子13が設けられている。ヒータ部14は、制御部16から入力される温度制御信号により、その発熱温度が制御されて、恒温槽11の炉12内の加熱温度を設定する。温度センサ15は、炉12内の加熱温度を検出し、その検出温度を所定の温度検出信号として制御部16に出力する。
【0015】
制御部16は、I/F部17を介してバーンイン制御装置20から入力される温度設定信号に応じて、ヒータ部14にその発熱温度に応じた温度制御信号を出力してヒータ部14の発熱温度を制御し、温度センサ15から入力される温度検出信号により炉12内の加熱温度が設定温度の範囲内か否かを監視して、設定温度の範囲外になると設定温度の範囲内になるように温度制御信号をヒータ部14に出力して、炉12内の加熱温度が試験条件温度で一定となるように加熱温度制御を実行する。
【0016】
また、制御部16は、I/F部17を介してバーンイン制御装置20から入力される電源電圧や試験パターン信号等を恒温槽11の試験信号入力端子13を介して炉12内のバーンインボードに供給して、バーンイン制御装置20において設定される試験条件に基づく試験項目内容を実行する。更に、制御部16は、温度センサ15から入力される温度検出信号をI/F部17を介してバーンイン制御装置20に転送し、バーンイン試験の経過状態をバーンイン制御装置20にモニタさせる。I/F部17は、所定の接続ケーブルCBを介してバーンイン制御装置20と接続され、制御部16とバーンイン制御装置20との間で温度設定信号、電源電圧、試験パターン信号、温度検出信号等を授受する。
【0017】
バーンイン制御装置20において、制御部21はプログラム記憶部25内に格納されているバーンイン試験処理プログラム及び試験条件記憶部24内に格納されているバーンイン試験条件に基づいて後述するバーンイン試験処理を実行して、上記温度設定信号をI/F部28を介してバーンイン試験装置10に出力して試験温度を設定するとともに、上記電源電圧や試験パターン信号等をI/F部28を介してバーンイン試験装置10に出力して試験条件を設定してバーンイン試験を実行する。
【0018】
また、制御部21は、バーンイン試験処理において炉12内に配置される半導体集積回路に与える試験信号を生成し、接続ケーブルCBを介してバーンイン試験装置10へ出力する。また、この半導体集積回路に与える試験信号と、半導体集積回路にこの試験信号を与えたときに得られ、接続ケーブルCBを介して試験装置から出力されてくる応答信号とに基づいて、バーンイン試験を開始してから初期不良が収束したか否かを判定する。
【0019】
この制御部21は、初期不良が収束したか否かを、つまり試験が終了したか否かを前述した炉12内に設定されたラック毎に行う。また、制御部21は、半導体集積回路の試験の実施状況(例えば、初期不良である半導体集積回路の数や初期不良が収束したか否か)を表示部23に表示させるとともに、各試験項目の試験結果を実施状況格納部29に保存する。尚、上述した試験の実施状況の表示は炉12内に設定されたラック毎に行われる。
【0020】
また、制御部21は、プログラム記憶部25内に格納されている停電検出処理プログラムに基づいて停電検出処理を実行する。停電検出部27により停電が検出されると、その停電直前までに実行中の試験条件と試験経過状態(計時部26を参照して当該試験項目の経過時間等)を実施状況格納部29に格納し、停電検出部27により停電復帰が検出されると、プログラム記憶部25内に格納されている試験継続処理プログラムに基づいて試験継続処理を実行する。
【0021】
この試験継続処理において制御部21は、停電検出処理において実施状況格納部29に記憶された停電直前の試験条件と試験経過状態とを読み出して、この読み出した停電直前の試験条件と試験経過状態とに基づいて、バーンイン試験を継続するための試験条件を再設定して、残りの試験項目からバーンイン試験を再開するように、バーンイン試験装置10に試験条件(試験温度、電源電圧、試験パターン信号、試験時間等)を再設定する。また、制御部21は、入力部22から入力されるバーンイン試験条件(試験温度、電源電圧、試験パターン信号、試験時間等の各設定値)に応じて、新たなバーンイン試験項目を試験条件記憶部24に格納する。
【0022】
入力部22は、数値キーや各種ファンクションキー等を備え、そのキー操作により入力されるバーンイン試験条件(試験温度、電源電圧、試験パターン信号、試験時間等の各設定値)や、その他のバーンイン試験に必要な項目等を制御部21に出力する。表示部23は、CRT(Cathode Ray Tube)や液晶表示パネル等により構成され、上記制御部21から入力されるバーンイン試験処理の試験結果や、入力部22から入力されるバーンイン試験条件等を表示する。
【0023】
試験条件記憶部24は、RAM(Random Access Memory)等により構成され、予め設定、あるいは入力部22から入力されたバーンイン試験条件(プリ・テスト用、常温試験用、温度付加テスト用等の試験温度、電源電圧、試験パターン信号、試験時間等の各設定値)を格納する。また、試験条件記憶部24は、後述するブロック不良解析処理に際して、バーンイン試験項目毎にブロック不良解析処理を実行するか否かを示すブロック解析処理指定情報、そのブロック解析処理において参照されるバーンイン試験の再実行回数値、及びその試験再実行の際にバーンインボードの着脱を行うか否かを指定するボード着脱指定情報を格納する。
【0024】
プログラム記憶部25は、プログラマブルROM(Read Only Memory)等により構成され、上記制御部21により実行されるバーンイン試験処理プログラム、停電検出処理プログラム及び試験継続処理プログラムを格納する。計時部26は、日付及び現在時刻を計時し、その日付及び現在時刻データを制御部21に出力する。停電検出部27は、バーンイン試験システム1に外部から電源部30に供給される商用電源(図示せず)における停電の発生を検出するとともに、停電の復帰を検出して、その停電検出状態を停電検出信号として制御部21に出力する。
【0025】
I/F部28は、所定の接続ケーブルCBを介してバーンイン試験装置10と接続し、制御部21とバーンイン試験装置10との間で温度設定信号、電源電圧、試験パターン信号、温度検出信号等を授受する。実施状況格納部29は、交換可能なハードディスク装置等の大容量記憶媒体により構成され、上記制御部21により実行されるバーンイン試験処理の試験結果を格納するとともに、停電発生時に停電直前までに実行中の試験条件と試験経過状態(計時部26を参照して当該試験項目の経過時間等)を格納する。
【0026】
電源部30は、外部から供給される商用電源(図示せず)からバーンイン制御装置20内の各部で必要な電源電圧を生成して供給する。また、電源部30は、蓄電池としての機能も有しており、停電が発生した場合に蓄電池機能によりバーンイン制御装置20内の各部に必要な電源電圧を所定時間供給し、上記制御部21により実行される停電検出処理の実行を可能とする。
【0027】
次に、以上説明した本発明の一実施形態による半導体集積回路を用いた本発明の一実施形態による半導体集積回路の試験方法について説明する。試験を開始するにあたり、炉12内に被試験対象としての半導体集積回路を配置する訳であるが、本実施形態では炉12内に異なるロットの半導体集積回路が配置されるとする。このとき、各ロットの半導体集積回路は各々のラック毎に配置される。但し、1つのロットに含まれる半導体集積回路が複数のラックにまたがって配置されることはあるが、1つのラック内に複数のロットに含まれる半導体集積回路が混在した状態で配置されることはない。
【0028】
図3は、本発明の一実施形態による半導体集積回路の試験方法において、炉12内に配置されるロットの遷移を示す図である。図3に示したように、試験開始時においては、ラック12aにロットAに含まれる半導体集積回路が配置され、ラック12b〜ラック12dにロットBに含まれる半導体集積回路が配置されるとする。被試験対象の半導体集積回路を炉12内に配置すると、次に、オペレータは炉12の各ラック12a〜12dに配置した半導体集積回路の試験結果を図1中の実施状況格納部29に格納する際のファイル名を指定する。
【0029】
図4は、試験結果を格納するファイルのファイル名を指定するための設定画面の一例を示す図である。この設定画面は表示部23に表示され、オペレータが入力部22を操作してファイル名を指定する。図4に示したように、炉12に設定されたラック12a〜12d毎に対応して入力欄C1〜C4が設けられ、これらの入力欄C1〜C4には、試験結果を格納する際のデータファイル名を入力するための入力欄FN1からFN4と収束判断を行うか否か、又は、収束判断を継続するか否かを選択するための選択ボックスSL1〜DL4とがそれぞれ設けられている。尚、入力欄C1〜C4には各ラック12a〜12dの位置を示す図が模式的に表示されている。
【0030】
上述したように、試験開始時においては、ラック12aにロットAに含まれる半導体集積回路が配置され、ラック12b〜ラック12dにロットBに含まれる半導体集積回路が配置される場合を想定しているので、入力欄FN1にはデータファイル名として「dataA」が入力され、入力欄FN2〜FN4にはデータファイル名として「dataB−1」、「dataB−2」、及び「dataB−3」がそれぞれ設定されるとする。尚、図4に示した例では、ラック12a〜ラック12d全てに半導体集積回路が格納されて試験を行う場合を想定しているため、入力欄C1〜C4の選択ボックスSL1〜SL4には収束判断を行う旨を示すチェックマークが入力されている。
【0031】
以上の入力を完了してオペレータがテスト開始ボタンB1を押下する操作を行うと、バーンイン試験が開始される。バーンイン制御装置20は、入力部22から試験開始命令の実行の入力を確認すると、プログラム記憶部25に格納されたバーンイン試験処理プログラムに設定された試験項目に従いバーンイン試験を開始し、まず、バーンイン試験装置10において恒温槽11内の炉11a内にセットされたバーンインボードを加熱せず、常温状態で所定の電源電圧と試験パターン信号を半導体集積回路に印加するプリ・テストを行う。
【0032】
このプリ・テストを行った後、恒温槽11内の炉11a内温度が所定の試験温度になるようにヒーター部12を加熱制御して、当該試験温度の状態で温度付加テストを行う(試験工程)。試験を行っている間、制御部21は定期的に生成した半導体集積回路に与える試験信号と半導体集積回路からの応答信号とに基づいて収束判定を行う(判定工程)。尚、この収束判定はラック12a〜12d毎に行われる。
【0033】
ラック12a〜12d各々の試験の実施状況は、表示部23に表示される。図5は、試験の実施状況を表示する画面の一例を示す図である。試験の実施状況は、図5に示したメニュー中の表示ボタンB2を押下する操作を行うことにより表示される。図5に示した例では、表示欄FN10に実行している試験プログラム名「TEST1」が表示され、表示欄DP1〜DP4にラック12a〜12d毎の試験の実施状況が表示される。
【0034】
例えば表示欄D1はラック12a中に配置されている半導体集積回路の試験の実施状況を示す欄であり、ラック12aに格納されている半導体集積回路のロット名を表示する表示欄D1、ラック12aの試験結果を格納するファイルのファイル名を表示する表示欄D2、試験開始時刻を表示する表示欄D3、収束が判定され試験が終了した時刻を表示する表示欄D4、及び収束が判定された試験回数を表示する表示欄D5が設けられている。
【0035】
これらの表示欄D1〜D5の内、表示欄D1〜D3には試験開始時からそれぞれの表示がなされ、その表示内容は試験が終了するまで変更されることはないが、表示欄D4,D5は初期不良の収束が判定されて試験が終了したときに初めて表示がなされる。よって、オペレータは表示欄D4,D5が表示されたことをもって初期不良が収束したか否かを判定することができる。
【0036】
制御部21がラック12a〜12d各々について収束判定した結果、未だラックの12a〜12dの何れも収束していないと判定した場合には、試験及び収束判定を繰り返す。図3に示した例では、1回目の試験及び2回目の試験を行って収束判定を実行してもロットA及びロットB共に収束の判定がなされず、3回目の試験を行って収束判定したときにラック12aに格納されているロットAのみが収束したと判定されている。ラック12aの収束の判定がなされると、図5に示した表示欄DP1中の表示欄D4,D5の表示がなされる。尚、収束の判定を行うと、制御部21は、試験信号の生成を一時的に中止する。
【0037】
初期不良の収束が判定されると、オペレータは表示欄D4,D5の表示からラック12aに配置されているロットAに含まれる半導体集積回路の試験が終了した旨を知り、炉12から試験が終了したラック12a内の半導体集積回路のみを取り出す(取出工程)。次に、オペレータは次に試験を行うロットCに含まれる半導体集積回路を、空のラック12aに配置して炉12内に格納する(配置工程)。オペレータがラック12aを炉12内に格納して、図4に示した設定画面においてラック12aに格納したロットCに含まれる半導体集積回路の試験結果を格納するファイルのファイル名を指定し、テスト開始ボタンB1を押下する操作を行うと試験が再開され、試験及び収束判定が繰り返される。
【0038】
図3に示した例では、試験が再開した後、ロットBに対する4回目の試験が終了した後の収束判定において、ロットBに対する収束が判定されている。尚、ロットBに含まれる半導体集積回路はほぼ同様な熱的特性を有しており、ほぼ同時に収束の判定がなされたとする。この場合には、図5に示した表示欄DP2〜DP4において、試験終了した旨が表示される。オペレータは表示欄DP2〜DP4の表示内容からラック12b〜12dに配置されているロットBに含まれる半導体集積回路の試験が終了した旨を知り、炉12から試験が終了したラック12b〜12d内の半導体集積回路のみを取り出す。
【0039】
次に、オペレータは例えば試験を行うロットDを空のラック12b,12cに、ロットEに含まれる半導体集積回路を空のラック12dにそれぞれ配分して配置して炉12内に格納する。オペレータがラック12b〜12dを炉12内に格納して、図4に示した設定画面においてラック12aに格納したロットD及びロットEに含まれる半導体集積回路の試験結果を格納するファイルのファイル名を指定し、テスト開始ボタンB1を押下する操作を行うと試験が再開され、試験及び収束判定が繰り返される。以降は前述した動作を繰り返し行う。
【0040】
以上説明したように、本発明の一実施形態による半導体集積回路試験装置及び試験方法によれば、炉12内のラック12a〜12d毎の区分、ひいてはロット毎に収束の判定を行うようにしたので、初期不良の収束を終えたロットから炉外に取り出し、次のロットを試験することができるので、試験に要する時間を更に短縮することができる。その結果として半導体集積回路の製造コストを低下させることができる。
【0041】
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に制限されず本発明の範囲内で自由に変更することができる。例えば、上記実施形態では、炉12内にラックを設け、このラックを単位として異なるラック内のロット内のに含まれる半導体集積回路が混在しないようにしていたが、本発明はラック12a〜12dを必ずしも必要とせず、炉12内の図示しないスロット単位でこの区分を任意に設定することができる。
【0042】
【発明の効果】
以上説明したように、本発明によれば、試験終了の判定が各区分毎に行われるため、炉内に異なる試験対象の区分に含まれる半導体集積回路が配置されている場合であっても、試験終了が判定された区分の被試験対象から順に取り出し、次の区分の被試験対象の試験を行うことができるため、試験に要する時間を更に短縮することができ、ひいては半導体集積回路の製造コストを低下させることができるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施形態による半導体集積回路試験装置の主要部の電気的構成を示すブロック図である。
【図2】炉12の区分を説明するための図である。
【図3】本発明の一実施形態による半導体集積回路の試験方法において、炉12内に配置されるロットの遷移を示す図である。
【図4】試験結果を格納するファイルのファイル名を指定するための設定画面の一例を示す図である。
【図5】試験の実施状況を表示する画面の一例を示す図である。
【符号の説明】
10 バーンイン試験装置(試験装置)
12 炉
20 バーンイン制御装置(制御装置)
23 表示部
Claims (6)
- 被試験対象を内部に配置する炉を有し、当該炉内の温度を可変しつつ試験信号を前記被試験対象に与えて前記被試験対象からの応答信号を得る試験装置と、
前記被試験対象に与える試験信号と前記被試験対象からの応答信号とに基づいて前記被試験対象の試験終了の判定を、前記炉内に配置された被試験対象の区分毎に判定する制御装置と
を備えることを特徴とする半導体集積回路試験装置。 - 前記被試験対象の区分は、前記被試験対象のロット毎に定められることを特徴とする請求項1記載の半導体集積回路試験装置。
- 前記炉は、試験終了と判定された区分の被試験対象が取り出し可能であることを特徴とする請求項1又は請求項2記載の半導体集積回路試験装置。
- 前記制御装置は、前記被試験対象の試験の実施状況を前記被試験対象の区分毎に表示する表示部を備えることを特徴とする請求項1から請求項3の何れか一項に記載の半導体集積回路試験装置。
- 複数の区分の被試験対象を炉内に配置し、当該炉内の温度を可変しつつ試験を行う試験工程と、
前記試験の結果に基づいて、前記被試験対象の区分毎に試験終了の判定を行う判定工程と
を有することを特徴とする半導体集積回路の試験方法。 - 前記判定工程で試験終了と判定された区分の被試験対象のみを前記炉から取り出す取出工程と、
取り出された被試験対象が配置されていた炉の位置に、次に試験を行う区分の被試験対象を配置する配置工程と
を更に有することを特徴とする請求項5記載の半導体集積回路の試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002304093A JP2004138528A (ja) | 2002-10-18 | 2002-10-18 | 半導体集積回路試験装置及び試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002304093A JP2004138528A (ja) | 2002-10-18 | 2002-10-18 | 半導体集積回路試験装置及び試験方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004138528A true JP2004138528A (ja) | 2004-05-13 |
Family
ID=32451623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002304093A Withdrawn JP2004138528A (ja) | 2002-10-18 | 2002-10-18 | 半導体集積回路試験装置及び試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004138528A (ja) |
-
2002
- 2002-10-18 JP JP2002304093A patent/JP2004138528A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3009743B2 (ja) | 半導体デバイス搬送処理装置 | |
EP0407029A2 (en) | Method for a below a minute burn-in | |
JP2005507557A (ja) | 半導体テストのための方法および装置 | |
TW552426B (en) | System and method for automatically analyzing and managing loss factors in test process of semiconductor integrated circuit devices | |
JPH0618635A (ja) | モデルのパターンマッチングに基づくプリント回路基板のための機能テストの生成方法 | |
JP2002016115A (ja) | 半導体パラメトリック試験装置 | |
US5670892A (en) | Apparatus and method for measuring quiescent current utilizing timeset switching | |
JP4719460B2 (ja) | バーンイン装置 | |
JP2004138528A (ja) | 半導体集積回路試験装置及び試験方法 | |
JP2006113052A (ja) | 評価装置、評価システム及びプログラム | |
JP2004138527A (ja) | 半導体集積回路試験装置及び試験方法 | |
JP3185882B2 (ja) | デバイス温度安定システムと該システムを備えた半導体試験装置 | |
US6815943B2 (en) | Electric component test system and electric component test method | |
US20030060996A1 (en) | Semi-automated multi-site system tester | |
JPH06265596A (ja) | 多機能デバイス試験方法 | |
EP0424825B1 (en) | Method for measuring DC current/voltage characteristic of semi-conductor device | |
JP6050025B2 (ja) | プリント回路基板上に取り付けられた電子回路装置の電気接続を自動的に測定する方法及び装置 | |
TWI803125B (zh) | 測試方法與測試系統 | |
TW202142884A (zh) | 檢查裝置、檢查系統以及檢查方法 | |
JP2001165995A (ja) | バーンイン試験システム、バーンイン試験方法、及び記憶媒体 | |
JPH0252446A (ja) | 集積回路の試験装置 | |
KR20060025033A (ko) | 자동화 제어 프로그램을 이용한 테스트 방법 및 시스템 | |
JP2002016118A (ja) | 半導体パラメトリック試験装置 | |
TWI312423B (en) | Methods for determining memory requirements for device testing | |
JP2002221557A (ja) | バーンイン試験装置及び方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |