JP2004128413A

JP2004128413A - Lamination module

Info

Publication number: JP2004128413A
Application number: JP2002294047A
Authority: JP
Inventors: Hideaki Fujiura; 藤浦　英明
Original assignee: Sanyo Electronic Components Co Ltd; Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2002-10-07
Filing date: 2002-10-07
Publication date: 2004-04-22

Abstract

<P>PROBLEM TO BE SOLVED: To provide a laminated module that is miniaturized and realizes a stable circuit operation. <P>SOLUTION: The laminated module comprises a first laminated substrate 1 with a laminated structure that contains a circuit pattern 3, and a second laminated substrate 2 with a laminated structure that contains a circuit pattern 31. Both laminated substrates 1, 2 are mutually bonded via bonding patterns 7, 71 and mutually electrically connected. A plurality of chip components 4, 41 are positioned between the opposed planes of both the laminated substrates 1, 2, and recesses 11, 12, 21, 22 where each of the chip components 4, 41 are fit into are formed in the opposed planes of both the laminated substrates 1, 2. Each of the chip components 4, 41 is held by both the laminated substrates 1, 2 while they are fitted into the recesses. Also, built-in ground layers 5, 51 are individually formed in both the laminated substrates 1, 2. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、携帯電話機などの電子機器に装備される電子部品としての積層モジュールに関するものである。
【０００２】
【従来の技術】
従来、携帯電話機などの小型の電子機器においては、複数の回路素子を１チップの積層モジュールに集積化して、該積層モジュールを回路基板上に実装することが行なわれている。
積層モジュールにおいては、図７及び図８に示す如く、複数のセラミックス層が積層されて積層基板（８）が構成され、該積層基板（８）中に、コンデンサやインダクターを構成すべき内蔵回路パターン（３２）が作り込まれている。又、積層基板（８）の表面には、基板中に作り込むことが出来ないチップ部品（４）（４１）を実装し、基板表面には、前記チップ部品（４）（４１）を覆う金属製カバー（９）が取り付けられる（非特許文献１参照）。
【０００３】
【特許文献１】
特許第３０４８５９２号公報
【特許文献２】
特許第３０６７６１２号公報
【非特許文献１】
「日経エレクトロニクス」１９９９年７月２６日（ｎｏ．７４８）、ｐ．１４０−１５２
【０００４】
【発明が解決しようとする課題】
ところで、近年における携帯電話機などの電子機器の小型化に伴って、積層モジュールに対する小型化の要求が益々高まっている。一方、積層モジュールに要求される機能は益々拡大しており、これに伴って、内蔵すべき回路パターンや実装すべきチップ部品の数が増加しており、回路パターンやチップ部品の集積度を上げる必要が生じている。
【０００５】
しかしながら、従来の積層モジュールにおいては、積層基板（８）上の複数のチップ部品（４）（４１）を金属製カバー（９）によって覆う構造が採用されているため、金属製カバー（９）の内部には、チップ部品（４）（４１）の周囲に拡がる大きな空間が形成されることとなり、これによってモジュール全体が大型化する問題があった。
又、外力の作用によって金属製カバー（９）が変形すると、その歪みが積層基板（８）の内蔵回路パターン（３２）に影響を及ぼし、特に高周波数域においては回路動作が不安定となる問題があった。
【０００６】
そこで本発明の目的は、小型化が可能であり、然も安定した回路動作を実現することが出来る積層モジュールを提供することである。
【０００７】
【課題を解決する為の手段】
本発明に係る積層モジュールは、積層構造を有して回路パターン（３）が内蔵された第１積層基板（１）と、積層構造を有して回路パターン（３１）が内蔵された第２積層基板（２）とを具え、両積層基板（１）（２）は、接合パターン（７）（７１）を介して互いに接合されると共に、互いに電気的に接続されている。
両積層基板（１）（２）の対向面間には、少なくとも１つのチップ部品が介在し、少なくとも何れか一方の積層基板の対向面に、該チップ部品が嵌まる凹部が形成され、該チップ部品は、該凹部に嵌合した状態で両積層基板（１）（２）によって挟持されている。
両積層基板（１）（２）には、少なくとも前記チップ部品を挟んで両側に、グランド層が形成されている。又、何れか一方の積層基板には、前記凹部の底面に、チップ部品の端子部と接続されるパッドが形成されている。
【０００８】
上記本発明の積層モジュールにおいては、従来は金属製カバーによって覆われていた複数のチップ部品が、第１積層基板（１）と第２積層基板（２）の間に挟持されて、両基板の間に埋設されているので、従来の金属製カバーの装着は不要である。
従って、チップ部品の周囲に無駄な空間は存在せず、この結果、モジュール全体の小型化が可能である。然も、両積層基板（１）（２）中に多くの内蔵回路パターンを作り込むことが出来るので、積層モジュールの多機能化が可能である。
又、第１積層基板（１）と第２積層基板（２）とが互いに一体化された構造を有しているので、モジュール全体としての剛性が高く、外力の作用によっても容易に変形しないので、高周波数域においても安定した回路動作が実現される。
【０００９】
【発明の効果】
本発明に係る積層モジュールによれば、小型化が可能であると共に、安定した回路動作を実現することが出来る。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態につき、図面に沿って具体的に説明する。
図１及び図２に示す本発明の積層モジュールは、複数のセラミックス層からなる第１積層基板（１）と、複数のセラミックス層からなる第２積層基板（２）とを接合して構成され、両積層基板（１）（２）の間に、複数のチップ部品（４）（４１）が挟持されている。
第１積層基板（１）及び第２積層基板（２）には、コンデンサやインダクター等を構成すべき内蔵回路パターン（３）（３１）が作り込まれている。又、第１積層基板（１）及び第２積層基板（２）には、最も外側の中間層に、基板全域若しくは略全域に拡がる内蔵グランド層（５）（５１）が形成されている。
尚、第２積層基板（２）の内蔵グランド層（５１）は、基板全域に拡がっているのに対し、第１積層基板（１）の内蔵グランド層（５）は、図３（ａ）（ｂ）に示す如く、信号入力端子（１５）（１６）及び信号出力端子（１７）（１８）を除く基板領域に拡がっている。
【００１１】
図１及び図２に示す如く、第２積層基板（２）と対向する第１積層基板（１）の内面には、複数のチップ部品（４）（４１）の下半部がそれぞれ嵌まる複数の凹部（１１）（１２）が形成されており、該凹部（１１）（１２）の底面には、チップ部品（４）（４１）の端子部を半田付けするためのパッド（６）（６１）（６１）が形成されている。
一方、第１積層基板（１）と対向する第２積層基板（２）の内面には、複数のチップ部品（４）（４２）の上半部がそれぞれ嵌まる複数の凹部（２１）（２２）が形成されている。
【００１２】
又、第１積層基板（１）の内面には、その外周部に接合パターン（７）が形成されると共に、その内側に、内蔵回路パターン（３）と繋がる信号端子（７２）が形成されている。第２積層基板（２）の内面には、第１積層基板（１）の接合パターン（７）と対応する位置に、接合パターン（７１）形成されると共に、第１積層基板（１）の信号端子（７２）と対応する位置に、内蔵回路パターン（３１）と繋がる信号端子（７３）が形成されている。
【００１３】
第１積層基板（１）に複数のチップ部品（４）（４１）を実装することによって、これらのチップ部品（４）（４１）は内蔵回路パターン（３）と繋がることになる。
そして、第１積層基板（１）と第２積層基板（２）を図１の如く互いに対向せしめ、接合パターン（７）（７１）どうし並びに信号端子（７２）（７３）どうしを半田によって接合することにより、積層モジュールが組み立てられる。この結果、複数のチップ部品（４）（４１）は、両積層基板（１）（２）の凹部（１１）（１２）（２１）（２２）に収容された状態で、両積層基板（１）（２）の間に挟持される。
【００１４】
又、第１積層基板（１）の内蔵回路パターン（３）と第２積層基板（２）の内蔵回路パターン（３１）とが互いに接続され、両内蔵回路パターン（３）（３１）が互いに関連して動作することになる。
この際、チップ部品（４）（４１）及び内蔵回路パターン（３）（３１）は、その両側に配置された内蔵グランド層（５）（５１）によって包囲されているので、外部ノイズの影響を受けることはない。
【００１５】
図４に示す本発明の積層モジュールにおいては、第１積層基板（１）の内面に、複数の接合パターン（７）が形成されると共に、複数のチップ部品（４２）（４３）を実装するためのパッド（６２）（６２）（６３）（６３）が形成されている。又、第１積層基板（１）には、最も外側の中間層に、基板全域若しくは略全域に拡がる内蔵グランド層（５２）が形成されている。
一方、第２積層基板（２）の内面には、チップ部品（４２）（４３）の略全体が嵌まる凹部（２３）（２４）が形成されている。又、第２積層基板（２）には、その表面を覆って、表面グランド層（５３）が形成されている。
【００１６】
上記積層モジュールにおいては、複数のチップ部品（４２）（４３）は、第２積層基板（２）の凹部（２３）（２４）に収容された状態で、両積層基板（１）（２）の間に挟持される。
チップ部品（４２）（４３）及び内蔵回路パターン（３）は、その両側に配置された内蔵グランド層（５２）及び表面グランド層（５３）によって包囲されているので、外部ノイズの影響を受けることはない。
【００１７】
図５に示す積層モジュールは、図３に示す積層モジュールと基本的に同じ構造を有しているが、図４に示す如く、第２積層基板（２）の表面を覆う表面グランド層（５３）に、品番やメーカ名を表わす文字列（５４）が透かし彫りの状態で形成されている。該文字列（５４）は、表面グランド層（５３）の形成工程にてマスクパターンで同時に形成することが出来る。
【００１８】
更に図６に示す積層モジュールは、図３に示す積層モジュールと同様の構造を有しているが、図５に示す如く、第２積層基板（２）の表面及び側面を覆って、表面グランド層（５５）が形成され、該表面グランド層（５５）には、品番やメーカ名を表わす文字列（５４）が透かし彫りの状態で形成されている。
【００１９】
上記の何れの積層モジュールにおいても、従来は金属製カバーによって覆われていた複数のチップ部品が、第１積層基板（１）と第２積層基板（２）の間に挟持されて、両基板の間に埋設されているので、従来の金属製カバーの装着は不要である。従って、チップ部品の周囲に無駄な空間は存在せず、この結果、モジュール全体の小型化が可能である。
【００２０】
又、両積層基板（１）（２）中に多くの内蔵回路パターンを作り込むことが出来るので、積層モジュールの多機能化が可能である。
又、複数のチップ部品は両積層基板（１）（２）の間に埋設されているので、安定した動作が実現出来、更なる高集積度化に対応可能である。
更に、第１積層基板（１）と第２積層基板（２）とが互いに一体化された構造を有しているので、モジュール全体としての剛性が高く、外力の作用によっても容易に変形しないので、高周波数域においても安定した回路動作が実現される。
【００２１】
更に又、図１及び図２に示す積層モジュールにおいては、複数のチップ部品（４）（４１）が第１積層基板（１）の凹部（１１）（１２）と第２積層基板（２）の凹部（２１）（２２）の両方に嵌合するので、両積層基板（１）（２）の重ね合わせの位置決めを精度良く行なうことが出来る。
【００２２】
尚、本発明の各部構成は上記実施の形態に限らず、特許請求の範囲に記載の技術的範囲内で種々の変形が可能である。例えば、図４〜図６に示す積層モジュールにおいては、図１及び図２に示す積層モジュールと同様に、第１積層基板（１）にもチップ部品（４２）（４３）が嵌まる凹部を形成して、チップ部品（４２）（４３）を両積層基板の凹部に嵌合させる構造とすることも可能である。
【図面の簡単な説明】
【図１】本発明に係る積層モジュールの断面図である。
【図２】該積層モジュールを分解して示す断面図である。
【図３】第１積層基板に形成されている内蔵グランド層の形状を示す断面図である。
【図４】本発明に係る他の積層モジュールの分解斜視図である。
【図５】本発明に係る他の積層モジュールの分解斜視図である。
【図６】本発明に係る更に他の積層モジュールの分解斜視図である。
【図７】従来の積層モジュールの一部破断正面図である。
【図８】該積層モジュールを分解して示す一部破断正面図である。
【符号の説明】
（１）　第１積層基板
（１１）　凹部
（１２）　凹部
（２）　第２積層基板
（２１）　凹部
（２２）　凹部
（３）　内蔵回路パターン
（３１）　内蔵回路パターン
（４）　チップ部品
（４１）　チップ部品
（５）　内蔵グランド層
（５１）　内蔵グランド層
（７）　接合パターン
（７１）　接合パターン
（７２）　信号端子
（７３）　信号端子[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a laminated module as an electronic component mounted on an electronic device such as a mobile phone.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, in a small electronic device such as a mobile phone, a plurality of circuit elements are integrated in a one-chip laminated module, and the laminated module is mounted on a circuit board.
In the laminated module, as shown in FIGS. 7 and 8, a plurality of ceramic layers are laminated to form a laminated substrate (8), and in the laminated substrate (8), a built-in circuit pattern to constitute a capacitor or an inductor. (32) is built in. On the surface of the laminated substrate (8), chip components (4) and (41) that cannot be formed in the substrate are mounted, and on the surface of the substrate, a metal covering the chip components (4) and (41) is mounted. A cover (9) made of a resin is attached (see Non-Patent Document 1).
[0003]
[Patent Document 1]
Japanese Patent No. 3048592 [Patent Document 2]
Japanese Patent No. 3067612 [Non-Patent Document 1]
"Nikkei Electronics" July 26, 1999 (No. 748), p. 140-152
[0004]
[Problems to be solved by the invention]
By the way, with the miniaturization of electronic devices such as mobile phones in recent years, the demand for miniaturization of stacked modules has been increasing more and more. On the other hand, the functions required for the laminated module are expanding more and more, and accordingly, the number of circuit patterns to be incorporated and the number of chip components to be mounted are increasing, and the integration degree of the circuit patterns and chip components is increased. The need has arisen.
[0005]
However, the conventional laminated module employs a structure in which the plurality of chip components (4) and (41) on the laminated substrate (8) are covered by the metal cover (9). Inside, a large space extending around the chip components (4) and (41) is formed, which causes a problem that the entire module becomes large.
Further, when the metal cover (9) is deformed by the action of an external force, the distortion affects the built-in circuit pattern (32) of the laminated substrate (8), and the circuit operation becomes unstable particularly in a high frequency range. was there.
[0006]
Therefore, an object of the present invention is to provide a laminated module that can be reduced in size and can realize a stable circuit operation.
[0007]
[Means for solving the problem]
The laminated module according to the present invention includes a first laminated substrate (1) having a laminated structure and a built-in circuit pattern (3) and a second laminated substrate having a laminated structure and a built-in circuit pattern (31). A substrate (2) is provided, and both laminated substrates (1) and (2) are joined to each other via joining patterns (7) and (71) and are electrically connected to each other.
At least one chip component is interposed between the opposing surfaces of both laminated substrates (1) and (2), and a concave portion in which the chip component is fitted is formed on at least one of the opposing surfaces of the laminated substrate. The component is sandwiched between the two laminated substrates (1) and (2) in a state fitted in the concave portion.
Ground layers are formed on both laminated substrates (1) and (2) at least on both sides of the chip component. Further, on one of the laminated substrates, a pad connected to a terminal part of the chip component is formed on the bottom surface of the concave portion.
[0008]
In the laminated module of the present invention, a plurality of chip components conventionally covered by a metal cover are sandwiched between the first laminated substrate (1) and the second laminated substrate (2), and the Since it is buried in between, there is no need to attach a conventional metal cover.
Therefore, there is no useless space around the chip component, and as a result, the entire module can be reduced in size. Needless to say, a large number of built-in circuit patterns can be formed in both the laminated substrates (1) and (2), so that the laminated module can be multifunctional.
Further, since the first laminated substrate (1) and the second laminated substrate (2) have a structure integrated with each other, the rigidity of the module as a whole is high and the module is not easily deformed by the action of external force. Thus, a stable circuit operation is realized even in a high frequency range.
[0009]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to the laminated module which concerns on this invention, while miniaturization is possible, a stable circuit operation can be implement | achieved.
[0010]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be specifically described with reference to the drawings.
The laminated module of the present invention shown in FIGS. 1 and 2 is configured by joining a first laminated substrate (1) composed of a plurality of ceramic layers and a second laminated substrate (2) composed of a plurality of ceramic layers, A plurality of chip components (4) and (41) are sandwiched between both laminated substrates (1) and (2).
On the first laminated substrate (1) and the second laminated substrate (2), built-in circuit patterns (3) and (31) for forming capacitors, inductors and the like are formed. In the first laminated substrate (1) and the second laminated substrate (2), a built-in ground layer (5) (51) is formed in the outermost intermediate layer so as to extend over the entire area or almost the entire area.
The built-in ground layer (51) of the second laminated board (2) extends over the entire area of the board, whereas the built-in ground layer (5) of the first laminated board (1) is formed as shown in FIG. As shown in (b), it extends to the substrate area excluding the signal input terminals (15) and (16) and the signal output terminals (17) and (18).
[0011]
As shown in FIGS. 1 and 2, on the inner surface of the first laminated substrate (1) facing the second laminated substrate (2), a plurality of chip parts (4) and (41) into which the lower halves are fitted respectively. The recesses (11) and (12) are formed, and pads (6) and (61) for soldering terminal portions of the chip components (4) and (41) are formed on the bottom surfaces of the recesses (11) and (12). ) (61) are formed.
On the other hand, on the inner surface of the second laminated substrate (2) facing the first laminated substrate (1), a plurality of recesses (21) (22) into which the upper halves of the plurality of chip components (4) (42) fit respectively. ) Is formed.
[0012]
A bonding pattern (7) is formed on the inner surface of the first laminated substrate (1) on the outer periphery thereof, and a signal terminal (72) connected to the built-in circuit pattern (3) is formed inside the bonding pattern (7). I have. A bonding pattern (71) is formed on the inner surface of the second multilayer substrate (2) at a position corresponding to the bonding pattern (7) of the first multilayer substrate (1), and a signal of the first multilayer substrate (1) is formed. At a position corresponding to the terminal (72), a signal terminal (73) connected to the built-in circuit pattern (31) is formed.
[0013]
By mounting a plurality of chip components (4) and (41) on the first laminated substrate (1), these chip components (4) and (41) are connected to the built-in circuit pattern (3).
Then, the first laminated substrate (1) and the second laminated substrate (2) are opposed to each other as shown in FIG. 1, and the bonding patterns (7) and (71) and the signal terminals (72) and (73) are bonded by soldering. Thereby, the laminated module is assembled. As a result, the plurality of chip components (4) and (41) are housed in the concave portions (11) (12) (21) and (22) of the two laminated substrates (1) and (2), and ) (2).
[0014]
The built-in circuit pattern (3) of the first laminated board (1) and the built-in circuit pattern (31) of the second laminated board (2) are connected to each other, and the two built-in circuit patterns (3) and (31) are related to each other. Will work.
At this time, since the chip components (4) and (41) and the built-in circuit patterns (3) and (31) are surrounded by the built-in ground layers (5) and (51) arranged on both sides thereof, the influence of external noise is reduced. I will not receive it.
[0015]
In the laminated module of the present invention shown in FIG. 4, a plurality of bonding patterns (7) are formed on the inner surface of the first laminated substrate (1), and a plurality of chip components (42) (43) are mounted. Pads (62), (62), (63), and (63) are formed. In the first laminated substrate (1), a built-in ground layer (52) is formed in the outermost intermediate layer and extends over the entire substrate or substantially the entire region.
On the other hand, on the inner surface of the second laminated substrate (2), concave portions (23) and (24) into which substantially the entire chip components (42) and (43) fit are formed. A surface ground layer (53) is formed on the second laminated substrate (2) so as to cover the surface.
[0016]
In the laminated module, the plurality of chip components (42) and (43) are accommodated in the concave portions (23) and (24) of the second laminated substrate (2), and are mounted on both laminated substrates (1) and (2). Sandwiched between.
Since the chip components (42) and (43) and the built-in circuit pattern (3) are surrounded by the built-in ground layer (52) and the surface ground layer (53) arranged on both sides thereof, they are affected by external noise. There is no.
[0017]
The laminated module shown in FIG. 5 has basically the same structure as the laminated module shown in FIG. 3, but as shown in FIG. 4, a surface ground layer (53) covering the surface of the second laminated substrate (2). In addition, a character string (54) representing a product number and a maker name is formed in an open state. The character string (54) can be formed simultaneously with a mask pattern in the step of forming the surface ground layer (53).
[0018]
Further, the laminated module shown in FIG. 6 has the same structure as the laminated module shown in FIG. 3, but as shown in FIG. 5, covers the surface and side surfaces of the second laminated substrate (2) and forms a surface ground layer. (55) is formed, and on the surface ground layer (55), a character string (54) representing a product number and a manufacturer name is formed in an open-cut state.
[0019]
In any of the above-mentioned laminated modules, a plurality of chip components conventionally covered by a metal cover are sandwiched between the first laminated substrate (1) and the second laminated substrate (2), and the Since it is buried in between, there is no need to attach a conventional metal cover. Therefore, there is no useless space around the chip component, and as a result, the entire module can be reduced in size.
[0020]
Also, since a large number of built-in circuit patterns can be formed in both the laminated substrates (1) and (2), the laminated module can be made multifunctional.
Further, since a plurality of chip components are buried between the two laminated substrates (1) and (2), a stable operation can be realized, and it is possible to cope with higher integration.
Further, since the first laminated substrate (1) and the second laminated substrate (2) have a structure integrated with each other, the rigidity of the module as a whole is high, and the module is not easily deformed by the action of external force. Thus, a stable circuit operation is realized even in a high frequency range.
[0021]
Further, in the laminated module shown in FIGS. 1 and 2, a plurality of chip components (4) and (41) are formed by the concave portions (11) and (12) of the first laminated substrate (1) and the second laminated substrate (2). Since both the concave portions (21) and (22) are fitted, it is possible to accurately position the two laminated substrates (1) and (2) for superposition.
[0022]
The configuration of each part of the present invention is not limited to the above embodiment, and various modifications can be made within the technical scope described in the claims. For example, in the laminated module shown in FIGS. 4 to 6, similarly to the laminated module shown in FIGS. 1 and 2, a concave portion in which the chip components (42) and (43) are formed in the first laminated substrate (1). Then, it is also possible to adopt a structure in which the chip components (42) and (43) are fitted into the concave portions of both laminated substrates.
[Brief description of the drawings]
FIG. 1 is a sectional view of a laminated module according to the present invention.
FIG. 2 is an exploded sectional view showing the laminated module.
FIG. 3 is a cross-sectional view showing a shape of a built-in ground layer formed on a first laminated substrate.
FIG. 4 is an exploded perspective view of another laminated module according to the present invention.
FIG. 5 is an exploded perspective view of another laminated module according to the present invention.
FIG. 6 is an exploded perspective view of still another laminated module according to the present invention.
FIG. 7 is a partially cutaway front view of a conventional laminated module.
FIG. 8 is a partially cutaway front view showing the laminated module in an exploded manner.
[Explanation of symbols]
(1) First laminated substrate (11) Recessed portion (12) Recessed portion (2) Second laminated substrate (21) Recessed portion (22) Recessed portion (3) Built-in circuit pattern (31) Built-in circuit pattern (4) Chip component (41) Chip component (5) Built-in ground layer (51) Built-in ground layer (7) Joint pattern (71) Joint pattern (72) Signal terminal (73) Signal terminal

Claims

A first laminated substrate (1) having a laminated structure and a built-in circuit pattern (3); and a second laminated substrate (2) having a laminated structure and a built-in circuit pattern (31), The two laminated substrates (1) and (2) are joined to each other via the joining patterns (7) and (71), are electrically connected to each other, and are provided between the opposing surfaces of the two laminated substrates (1) and (2). At least one chip component is interposed, and at least one of the opposing surfaces of the laminated substrates is formed with a recess in which the chip component is fitted. 1) A laminated module in which a ground layer is formed on both laminated substrates (1) and (2), at least on both sides of the chip component, between the laminated substrates.

2. The multilayer module according to claim 1, wherein a pad connected to a terminal of the chip component is formed on a bottom surface of the concave portion on one of the multilayer substrates. 3.

The laminated module according to claim 1 or 2, wherein the ground layers of both laminated substrates (1) and (2) extend over the entire area or substantially the entire area, respectively.

The laminated module according to claim 3, wherein the ground layer of at least one of the laminated substrates (1) and (2) is incorporated as an intermediate layer in the laminated substrate.

The laminated module according to claim 3, wherein the ground layer of at least one of the two laminated substrates (1) and (2) is formed so as to cover the surface of the laminated substrate.

The laminated module according to claim 3, wherein the ground layer of at least one of the laminated substrates (1) and (2) is formed so as to cover a surface and a side surface of the laminated substrate.

The laminated module according to claim 5, wherein a character string representing specific information is formed in a watermark-engraved state on a ground layer covering a surface of the laminated substrate.