JP2004128301A - 固体撮像素子 - Google Patents
固体撮像素子 Download PDFInfo
- Publication number
- JP2004128301A JP2004128301A JP2002292038A JP2002292038A JP2004128301A JP 2004128301 A JP2004128301 A JP 2004128301A JP 2002292038 A JP2002292038 A JP 2002292038A JP 2002292038 A JP2002292038 A JP 2002292038A JP 2004128301 A JP2004128301 A JP 2004128301A
- Authority
- JP
- Japan
- Prior art keywords
- shunt wiring
- wiring
- transfer
- shunt
- transfer electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】水平転送レジスタにおける水平転送クロック信号の伝搬遅延の影響を有効に抑制することができる固体撮像素子を提供する。
【解決手段】固体撮像素子の構成として、第1の転送電極対18,19と第2の転送電極対20,21を有する水平転送レジスタ15と、水平転送クロック信号Hφ1,Hφ2が与えられる2つのバスライン16,17と、第1の転送電極対18,19とこれに対応するバスライン16とを電気的に接続する第1のシャント配線24と、第2の転送電極対20,21とこれに対応するバスライン17とを電気的に接続する第2のシャント配線25とを備える。
【選択図】 図1
【解決手段】固体撮像素子の構成として、第1の転送電極対18,19と第2の転送電極対20,21を有する水平転送レジスタ15と、水平転送クロック信号Hφ1,Hφ2が与えられる2つのバスライン16,17と、第1の転送電極対18,19とこれに対応するバスライン16とを電気的に接続する第1のシャント配線24と、第2の転送電極対20,21とこれに対応するバスライン17とを電気的に接続する第2のシャント配線25とを備える。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、固体撮像素子に係り、特に、水平転送レジスタの転送電極に水平転送クロック信号を供給(印加)するための配線構造に関する。
【0002】
【従来の技術】
図7はインターライン転送方式のCCD固体撮像素子の構成例を示す概略図である。図示した固体撮像素子1においては、光電変換機能を有する複数の受光部(不図示)が撮像領域2に画素単位で二次元配列されている。水平転送レジスタ部3は、撮像領域2内で垂直転送レジスタ部(不図示)により垂直方向に転送された信号電荷を、例えば水平転送クロック信号Hφ1,Hφ2による2相駆動によって水平方向に転送するものである。水平転送レジスタ部3には、バスライン部4を介して水平転送クロック信号Hφ1,Hφ2が供給される。また、水平転送レジスタ部3の一端には、例えばFDA(Floating Diffusion Amplifier)構成の出力部5が設けられている。
【0003】
図8は従来の固体撮像素子の構成例を示す概略図である。図8においては、水平転送レジスタ6(図中の斜線ハッチング部分)と2本のバスライン7,8との間に、第1転送電極9及び第2転送電極10を対にした引き込み電極部と、第1転送電極11及び第2転送電極12を対にした引き込み電極部とが形成されている。第1,第2転送電極9,10と第1,第2転送電極11,12とは、いずれも水平転送レジスタ6から垂直方向に延びるように形成されている。また、第1,第2転送電極9,10と第1,第2転送電極11,12とは、互いに水平方向で隣接するように形成されている。
【0004】
また、第1転送電極9及び第2転送電極10はコンタクト部13でバスライン7に電気的に接続(結線)され、第1転送電極11及び第2転送電極12はコンタクト部14でバスライン8に電気的に接続(結線)されている。バスライン7には水平転送クロック信号Hφ1が与えられ、バスライン8には他の水平転送クロック信号Hφ2が与えられる。これにより、固体撮像素子1の駆動時には、第1転送電極9と第2転送電極10に対しバスライン7を介して水平転送クロック信号Hφ1が入力されるとともに、第1転送電極11と第2転送電極12に対しバスライン8を介して水平転送クロック信号Hφ2が入力される。
【0005】
一般に、水平転送レジスタ6の転送電極(9,10,11,12)には、製造コストを低く抑えるなどの理由から、多結晶シリコンが用いられている(例えば、特許文献1参照)。そうした場合、水平転送レジスタ6からバスライン7,8までは、多結晶シリコンによる電極ラインで引き込まれることになる。
【0006】
【特許文献1】
特開2000−114505号公報(段落番号0017)
【0007】
【発明が解決しようとする課題】
しかしながら、多結晶シリコンはシート抵抗が高いため(通常100〜150Ω程度)、水平駆動周波数があるレベル以上に高くなると水平転送クロック信号の伝搬遅延が問題となる。また、伝搬遅延の影響の度合いは、多結晶シリコンによる引き込み電極部の長さによって変わることも問題となる。特に、このような問題は、水平転送クロック信号の相数が多くなると顕著化する。この理由は、伝搬遅延の影響を最小限に抑えるうえでバスラインの幅を一定以上に確保する必要があり、この一定幅以上のバスラインの本数が水平転送クロック信号の相数の増加によって増えると、水平転送レジスタに最も近いバスラインと最も遠いバスラインで引き込み電極部の長短差が大きくなるためである。
【0008】
本発明は、上記課題を解決するためになされたもので、その目的とするところは、水平転送レジスタにおける水平転送クロック信号の伝搬遅延の影響を有効に抑制することができる固体撮像素子を提供することにある。
【0009】
【課題を解決するための手段】
本発明に係る固体撮像素子は、転送電極を有する水平転送レジスタと、水平転送クロック信号が与えられるバスラインと、水平転送レジスタの転送電極とバスラインとを電気的に接続するシャント配線とを備えた構成となっている。
【0010】
上記構成の固体撮像素子においては、水平転送レジスタの転送電極とバスラインとをシャント配線で電気的に接続することにより、水平転送レジスタの転送電極に対する水平転送クロック信号の供給が、バスラインから低抵抗のシャント配線を通して行われるようになる。
【0011】
本発明に係る他の固体撮像素子は、転送電極を有する水平転送レジスタと、水平転送クロック信号が与えられるバスラインとを備え、水平転送レジスタ上で転送電極とバスラインとを電気的に接続した構成となっている。
【0012】
上記構成の固体撮像素子においては、水平転送レジスタ上で転送電極とバスラインとを電気的に接続することにより、水平転送レジスタの転送電極に対する水平転送クロック信号の供給がバスラインから直接行われるようになる。
【0013】
【発明の実施の形態】
以下、例えばインターライン転送方式のCCD固体撮像素子に適用した場合の本発明の実施の形態について図面を参照しつつ詳細に説明する。
【0014】
図1は本発明に係る固体撮像素子の第1実施形態の構成例を示す概略図である。また、図2は図1に示す固体撮像素子の断面形状を示すもので、(A)は図1のA−A部分の断面、(B)は図1のB−B部分の断面、(C)は図1のC−C部分の断面、(D)は図1のD−D部分の断面をそれぞれ示している。
【0015】
図1及び図2において、水平転送レジスタ15(図1の斜線ハッチング部分)は、図示しない垂直転送レジスタによって垂直方向に転送された信号電荷を水平方向に転送するもので、垂直転送レジスタと隣接する位置に水平方向に沿って形成されている。一方、2つのバスライン16,17は、水平方向に沿って互いに平行に形成されている。一方のバスライン16には水平転送クロック信号Hφ1が与えられ、他方のバスライン17には他の水平転送クロック信号Hφ2が与えられる。
【0016】
水平転送レジスタ15には、信号電荷を水平方向に転送するための転送電極として、第1転送電極18及び第2転送電極19からなる第1の転送電極対と、第1転送電極20及び第2転送電極21からなる第2の転送電極対とが設けられている。第1転送電極18,20は半導体基板22上に形成された第1層目の多結晶シリコンによって構成され、第2転送電極19,21は半導体基板22上に形成された第2層目の多結晶シリコンによって構成されている。これにより、水平転送レジスタ15の転送電極(18,19,20,21)は、第1層目の多結晶シリコンと第2層目の多結晶シリコンによる2層構造となっている。
【0017】
第1転送電極18及び第2転送電極19は層間膜(絶縁膜)23によって電気的に絶縁され、第1転送電極20及び第2転送電極21も層間膜(絶縁膜)23によって電気的に絶縁されている。また、第1の転送電極対(18,19)は第1のシャント配線24(図1のクロスハッチング部分)を介してバスライン16に電気的に接続(結線)され、第2の転送電極対(20,21)は第2のシャント配線25(図1のクロスハッチング部分)を介してバスライン17に電気的に接続(結線)されている。
【0018】
さらに詳述すると、第1転送電極18及び第2転送電極19の各一端部は、水平転送レジスタ15の近傍でコンタクト部26により第1のシャント配線24の一端部に電気的に接続され、第1転送電極20及び第2転送電極21の各一端部は、水平転送レジスタ15の近傍でコンタクト部27により第2のシャント配線25の一端部に電気的に接続されている。また、第1のシャント配線24の他端部はコンタクト部28によってバスライン16に電気的に接続され、第2のシャント配線25の他端部はコンタクト部29によってバスライン17に電気的に接続されている。
【0019】
コンタクト部26は、垂直方向で第1転送電極19と第2転送電極20に跨るように当該電極上で層間膜23に開口部(コンタクトホール)を形成し、この開口部を埋め込むように第1のシャント配線24をパターニングすることにより形成されるものである。同様に、コンタクト部27は、垂直方向で第1転送電極20と第2転送電極21に跨るように当該電極上で層間膜23に開口部(コンタクトホール)を形成し、この開口部を埋め込むように第2のシャント配線25をパターニングすることにより形成されるものである。
【0020】
一方、コンタクト部28は、第1のシャント配線24上で層間膜23に開口部(コンタクトホール)を形成し、この開口部を埋め込むようにバスライン16をパターニングすることにより形成されるものである。同様に、コンタクト部29は、第2のシャント配線25上で層間膜23に開口部(コンタクトホール)を形成し、この開口部を埋め込むようにバスライン17をパターニングすることにより形成されるものである。
【0021】
第1のシャント配線24及び第2のシャント配線25は、水平方向で隣り合う位置関係を保ちつつ、互いに垂直方向に延びるように平行に形成されている。これら第1のシャント配線24及び第2のシャント配線25は、多結晶シリコンよりも格段にシート抵抗の低い金属材料(例えば、アルミニウム、タングステンなど)によって形成されている。
【0022】
上記構成からなる固体撮像素子においては、水平転送レジスタ15の転送電極(18,19,20,21)とバスライン16,17とをシャント配線24,25で接続することにより、各々の転送電極(18,19,20,21)に対する水平転送クロック信号Hφ1,Hφ2の供給が、それぞれに対応するバスライン16,17から低抵抗のシャント配線24,25を通じて行われるようになる。
【0023】
これにより、従来のように多結晶シリコンで引き込み電極部を形成する場合に比較して、水平転送レジスタ15とバスライン16,17との間の引き込み電極部が大幅に低抵抗化される。そのため、水平転送レジスタ15における水平転送クロック信号Hφ1,Hφ2の伝搬遅延の影響を有効に抑えることができる。
【0024】
図3は本発明に係る固体撮像素子の第1実施形態の他の構成例を示す概略図である。図示した固体撮像素子においては、第1のシャント配線24の幅W1と第2のシャント配線25の幅W2の寸法関係がW1<W2となっている。また、第1のシャント配線24の一端部に形成されたコンタクト部26の幅W3と第2のシャント配線25の一端部に形成されたコンタクト部27の幅W4の寸法関係がW3<W4となっている。さらに、第1のシャント配線24の他端部に形成されたコンタクト部28の幅W5と第2のシャント配線25の他端部に形成されたコンタクト部29の幅W6の寸法関係がW5<W6となっている。
【0025】
ちなみに、シャント配線の幅とは、当該シャント配線の長さ方向と直交する方向(水平方向)のシャント配線の寸法をいい、コンタクト部の幅とは、シャント配線の長さ方向と直交する方向(水平方向)のコンタクト部の寸法をいう。
【0026】
上記シャント配線24,25の幅W1,W2の寸法関係は、当該シャント配線24,25の配線長(長さ)に応じて設定されている。すなわち、第1のシャント配線24は第2のシャント配線25よりも配線長が短いことから、配線長が短い第1のシャント配線24の幅W1が、配線長が長い第2のシャント配線25の幅W2よりも小さい条件で、それらの寸法関係が設定されている。
【0027】
また、上記コンタクト部26,27の幅W3,W4の寸法関係は、それぞれに対応するシャント配線24,25の配線長に応じて設定されている。すなわち、第1のシャント配線24は第2のシャント配線25よりも配線長が短いことから、配線長が短い第1のシャント配線24に対応するコンタクト部26の幅W3が、配線長が長い第2のシャント配線25に対応するコンタクト部27の幅W4よりも小さい条件で、それらの寸法関係が設定されている。
【0028】
同様に、上記コンタクト部25,27の幅W5,W6の寸法関係についても、配線長が短い第1のシャント配線24に対応するコンタクト部28の幅W5が、配線長が長い第2のシャント配線25に対応するコンタクト部29の幅W6よりも小さい条件で、それらの寸法関係が設定されている。
【0029】
このように第1のシャント配線24と第2のシャント配線25の配線長に応じて、それらのシャント配線24,25の幅W1,W2の寸法関係や、コンタクト部26,27の幅W3,W4の寸法関係、さらにはコンタクト部28,29の幅W5,W6の寸法関係を設定することにより、第1の転送電極対(18,19)とバスライン16との間の電気的な抵抗値と、第2の転送電極対(20,21)とバスライン17との間の電気的な抵抗値とを均一化することができる。
【0030】
具体的には、シャント配線24,25の幅W1,W2の寸法関係をW1<W2に設定することにより、第1のシャント配線24の単位長さ当たりの抵抗値が第2のシャント配線25のそれよりも高くなるため、配線長が長い第2のシャント配線25の抵抗値に対して第1のシャント配線24の抵抗値を相対的に高めて両者の抵抗差を縮めることができる。また、コンタクト部26,27の幅W3,W4の寸法関係をW3<W4に設定することにより、コンタクト部26のコンタクト抵抗がコンタクト部27のそれよりも高くなるため、配線長が長い第2のシャント配線25の抵抗値に対して第1のシャント配線24の抵抗値を相対的に高めて両者の抵抗差を縮めることができる。同様に、コンタクト部28,29の幅W5,W6の寸法関係をW5<W6に設定することにより、コンタクト部28のコンタクト抵抗がコンタクト部29のそれよりも高くなるため、配線長が長い第2のシャント配線25の抵抗値に対して第1のシャント配線24の抵抗値を相対的に高めて両者の抵抗差を縮めることができる。その結果、シャント配線24,25を用いた引き込み電極部の長さに違いがあっても、伝搬遅延の影響を均一化することができる。
【0031】
なお、図3においては、第1のシャント配線24と第2のシャント配線25の配線長に応じて、第1,第2のシャント配線24,25の幅W1,W2の寸法関係や、コンタクト部26,27の幅W3,W4の寸法関係、及びコンタクト部28,29の幅W5,W6の寸法関係をそれぞれ設定した例を示したが、これ以外にも、上記3つの寸法関係のうちのいずれか1つの寸法関係、又はいずれか2つの寸法関係のみを、第1のシャント配線24と第2のシャント配線25の配線長に応じて設定することも可能である。
【0032】
図4は本発明に係る固体撮像素子の第2実施形態の構成例を示す概略図である。また、図5は図4のE−E部分の断面図である。図4及び図5において、水平転送レジスタ30(図4の斜線ハッチング部分)は、図示しない垂直転送レジスタによって垂直方向に転送された信号電荷を水平方向に転送するもので、垂直転送レジスタと隣接する位置に水平方向に沿って形成されている。一方、2つのバスライン31,32は、水平方向に沿って互いに平行に形成されている。一方のバスライン31には水平転送クロック信号Hφ1が与えられ、他方のバスライン32には他の水平転送クロック信号Hφ2が与えられる。
【0033】
水平転送レジスタ30には、信号電荷を水平方向に転送するための転送電極として、第1転送電極33及び第2転送電極34からなる第1の転送電極対と、第1転送電極35及び第2転送電極36からなる第2の転送電極対とが設けられている。第1転送電極33,35は半導体基板37上に形成された第1層目の多結晶シリコンによって構成され、第2転送電極34,36は半導体基板37上に形成された第2層目の多結晶シリコンによって構成されている。
【0034】
第1転送電極33及び第2転送電極34は層間膜(絶縁膜)38によって電気的に絶縁され、第1転送電極35及び第2転送電極36も層間膜(絶縁膜)38によって電気的に絶縁されている。また、第1の転送電極対(33,34)は水平転送レジスタ30上でコンタクト部39によりバスライン31に電気的に接続(結線)され、第2の転送電極対(35,36)も水平転送レジスタ30上でコンタクト部40によりバスライン32に電気的に接続(結線)されている。
【0035】
このように水平転送レジスタ30上において、第1の転送電極対(33,34)とバスライン31とを電気的に接続するとともに、第2の転送電極対(35,36)とバスライン32とを電気的に接続することにより、実質的に引き込み電極部が介在することなく、各々の転送電極33,34,35,36とこれに対応するバスライン31,32とが直に接続された状態となる。
【0036】
これにより、水平転送レジスタ30の転送電極(33,34,35,36)に対する水平転送クロック信号Hφ1,Hφ2の供給が、それぞれに対応するバスライン31,32から直接行われるようになるため、上記第1実施形態の構成と比較して、水平転送レジスタ30とバスライン31,32との間の電気的な抵抗値がより一層小さくなる。したがって、水平転送レジスタ30における水平転送クロック信号Hφ1,Hφ2の伝搬遅延の影響が皆無となる。
【0037】
図6は本発明に係る固体撮像素子の第2実施形態の他の構成例を示す断面図である。この固体撮像素子においては、第2の転送電極対(35,36)とこれに対応するバスライン32との間に、例えば転送電極の形成材料と同じ多結晶シリコンからなる緩衝層41を設けた構成を採用している。また、図示はしないが、第1の転送電極対(33,34)とこれに対応するバスライン31との間にも上記緩衝層41を設けた構成を採用している。
【0038】
さらに、転送電極35,36と緩衝層41とを電気的に接続するコンタクト部分の直上位置では、緩衝層41とシャント配線32との電気的な接続が行われないよう、緩衝層41とシャント配線32との間に層間膜42が形成され、この層間膜42を避けた位置で緩衝層41とシャント配線32とが電気的に接続されている。また、図示はしないが、転送電極33,34と緩衝層41とを電気的に接続するコンタクト部分の直上位置でも、緩衝層41とシャント配線31との電気的な接続が行われないよう、緩衝層41とシャント配線31との間に上記層間膜42が形成され、この層間膜42を避けた位置で緩衝層41とシャント配線31とが電気的に接続されている。
【0039】
上記構成の固体撮像素子においては、各々の転送電極33,34,35,36とこれに対応するシャント配線32,33との間に緩衝層41を設けることにより、転送電極の仕事関数の変動を抑制し、コンタクト部直下のポテンシャルの変化(シフト)を抑制することができる。
【0040】
なお、上記実施形態においては、いずれも水平転送レジスタの転送電極を2層とし、水平転送クロック信号を2相とした場合について説明したが、本発明はこれに限らず、転送電極を3層以上とし、水平転送クロック信号の相数を3相以上の多相としたものでも適用可能である。また、水平転送レジスタで積層構造をなす第1転送電極と第2転送電極に異なるクロック信号を入力するものであってもよい。さらに、信号電荷の転送方式として、インターライン転送方式を採用したものに限らず、フレームインターライン転送方式を採用したものでも適用可能である。
【0041】
【発明の効果】
以上説明したように本発明の固体撮像素子によれば、水平転送レジスタにおける水平転送クロック信号の伝搬遅延の影響を有効に抑制し、水平駆動周波数の高周波数化や水平転送クロック信号の相数の増加などに適切に対応することが可能となる。
【図面の簡単な説明】
【図1】本発明に係る固体撮像素子の第1実施形態の構成例を示す概略図である。
【図2】図1に示す固体撮像素子の断面形状を示す図である。
【図3】本発明に係る固体撮像素子の第1実施形態の他の構成例を示す概略図である。
【図4】本発明に係る固体撮像素子の第2実施形態の構成例を示す概略図である。
【図5】図4のE−E部分の断面図である。
【図6】本発明に係る固体撮像素子の第2実施形態の他の構成例を示す断面図である。
【図7】インターライン転送方式のCCD固体撮像素子の構成例を示す概略図である。
【図8】従来の固体撮像素子の構成例を示す概略図である。
【符号の説明】
15,30…水平転送レジスタ、16,17,31,32…バスライン、18,19,20,21,33,34,35,36…転送電極、24,25…シャント配線、26,27,28,29,39,40…コンタクト部、41…緩衝層
【発明の属する技術分野】
本発明は、固体撮像素子に係り、特に、水平転送レジスタの転送電極に水平転送クロック信号を供給(印加)するための配線構造に関する。
【0002】
【従来の技術】
図7はインターライン転送方式のCCD固体撮像素子の構成例を示す概略図である。図示した固体撮像素子1においては、光電変換機能を有する複数の受光部(不図示)が撮像領域2に画素単位で二次元配列されている。水平転送レジスタ部3は、撮像領域2内で垂直転送レジスタ部(不図示)により垂直方向に転送された信号電荷を、例えば水平転送クロック信号Hφ1,Hφ2による2相駆動によって水平方向に転送するものである。水平転送レジスタ部3には、バスライン部4を介して水平転送クロック信号Hφ1,Hφ2が供給される。また、水平転送レジスタ部3の一端には、例えばFDA(Floating Diffusion Amplifier)構成の出力部5が設けられている。
【0003】
図8は従来の固体撮像素子の構成例を示す概略図である。図8においては、水平転送レジスタ6(図中の斜線ハッチング部分)と2本のバスライン7,8との間に、第1転送電極9及び第2転送電極10を対にした引き込み電極部と、第1転送電極11及び第2転送電極12を対にした引き込み電極部とが形成されている。第1,第2転送電極9,10と第1,第2転送電極11,12とは、いずれも水平転送レジスタ6から垂直方向に延びるように形成されている。また、第1,第2転送電極9,10と第1,第2転送電極11,12とは、互いに水平方向で隣接するように形成されている。
【0004】
また、第1転送電極9及び第2転送電極10はコンタクト部13でバスライン7に電気的に接続(結線)され、第1転送電極11及び第2転送電極12はコンタクト部14でバスライン8に電気的に接続(結線)されている。バスライン7には水平転送クロック信号Hφ1が与えられ、バスライン8には他の水平転送クロック信号Hφ2が与えられる。これにより、固体撮像素子1の駆動時には、第1転送電極9と第2転送電極10に対しバスライン7を介して水平転送クロック信号Hφ1が入力されるとともに、第1転送電極11と第2転送電極12に対しバスライン8を介して水平転送クロック信号Hφ2が入力される。
【0005】
一般に、水平転送レジスタ6の転送電極(9,10,11,12)には、製造コストを低く抑えるなどの理由から、多結晶シリコンが用いられている(例えば、特許文献1参照)。そうした場合、水平転送レジスタ6からバスライン7,8までは、多結晶シリコンによる電極ラインで引き込まれることになる。
【0006】
【特許文献1】
特開2000−114505号公報(段落番号0017)
【0007】
【発明が解決しようとする課題】
しかしながら、多結晶シリコンはシート抵抗が高いため(通常100〜150Ω程度)、水平駆動周波数があるレベル以上に高くなると水平転送クロック信号の伝搬遅延が問題となる。また、伝搬遅延の影響の度合いは、多結晶シリコンによる引き込み電極部の長さによって変わることも問題となる。特に、このような問題は、水平転送クロック信号の相数が多くなると顕著化する。この理由は、伝搬遅延の影響を最小限に抑えるうえでバスラインの幅を一定以上に確保する必要があり、この一定幅以上のバスラインの本数が水平転送クロック信号の相数の増加によって増えると、水平転送レジスタに最も近いバスラインと最も遠いバスラインで引き込み電極部の長短差が大きくなるためである。
【0008】
本発明は、上記課題を解決するためになされたもので、その目的とするところは、水平転送レジスタにおける水平転送クロック信号の伝搬遅延の影響を有効に抑制することができる固体撮像素子を提供することにある。
【0009】
【課題を解決するための手段】
本発明に係る固体撮像素子は、転送電極を有する水平転送レジスタと、水平転送クロック信号が与えられるバスラインと、水平転送レジスタの転送電極とバスラインとを電気的に接続するシャント配線とを備えた構成となっている。
【0010】
上記構成の固体撮像素子においては、水平転送レジスタの転送電極とバスラインとをシャント配線で電気的に接続することにより、水平転送レジスタの転送電極に対する水平転送クロック信号の供給が、バスラインから低抵抗のシャント配線を通して行われるようになる。
【0011】
本発明に係る他の固体撮像素子は、転送電極を有する水平転送レジスタと、水平転送クロック信号が与えられるバスラインとを備え、水平転送レジスタ上で転送電極とバスラインとを電気的に接続した構成となっている。
【0012】
上記構成の固体撮像素子においては、水平転送レジスタ上で転送電極とバスラインとを電気的に接続することにより、水平転送レジスタの転送電極に対する水平転送クロック信号の供給がバスラインから直接行われるようになる。
【0013】
【発明の実施の形態】
以下、例えばインターライン転送方式のCCD固体撮像素子に適用した場合の本発明の実施の形態について図面を参照しつつ詳細に説明する。
【0014】
図1は本発明に係る固体撮像素子の第1実施形態の構成例を示す概略図である。また、図2は図1に示す固体撮像素子の断面形状を示すもので、(A)は図1のA−A部分の断面、(B)は図1のB−B部分の断面、(C)は図1のC−C部分の断面、(D)は図1のD−D部分の断面をそれぞれ示している。
【0015】
図1及び図2において、水平転送レジスタ15(図1の斜線ハッチング部分)は、図示しない垂直転送レジスタによって垂直方向に転送された信号電荷を水平方向に転送するもので、垂直転送レジスタと隣接する位置に水平方向に沿って形成されている。一方、2つのバスライン16,17は、水平方向に沿って互いに平行に形成されている。一方のバスライン16には水平転送クロック信号Hφ1が与えられ、他方のバスライン17には他の水平転送クロック信号Hφ2が与えられる。
【0016】
水平転送レジスタ15には、信号電荷を水平方向に転送するための転送電極として、第1転送電極18及び第2転送電極19からなる第1の転送電極対と、第1転送電極20及び第2転送電極21からなる第2の転送電極対とが設けられている。第1転送電極18,20は半導体基板22上に形成された第1層目の多結晶シリコンによって構成され、第2転送電極19,21は半導体基板22上に形成された第2層目の多結晶シリコンによって構成されている。これにより、水平転送レジスタ15の転送電極(18,19,20,21)は、第1層目の多結晶シリコンと第2層目の多結晶シリコンによる2層構造となっている。
【0017】
第1転送電極18及び第2転送電極19は層間膜(絶縁膜)23によって電気的に絶縁され、第1転送電極20及び第2転送電極21も層間膜(絶縁膜)23によって電気的に絶縁されている。また、第1の転送電極対(18,19)は第1のシャント配線24(図1のクロスハッチング部分)を介してバスライン16に電気的に接続(結線)され、第2の転送電極対(20,21)は第2のシャント配線25(図1のクロスハッチング部分)を介してバスライン17に電気的に接続(結線)されている。
【0018】
さらに詳述すると、第1転送電極18及び第2転送電極19の各一端部は、水平転送レジスタ15の近傍でコンタクト部26により第1のシャント配線24の一端部に電気的に接続され、第1転送電極20及び第2転送電極21の各一端部は、水平転送レジスタ15の近傍でコンタクト部27により第2のシャント配線25の一端部に電気的に接続されている。また、第1のシャント配線24の他端部はコンタクト部28によってバスライン16に電気的に接続され、第2のシャント配線25の他端部はコンタクト部29によってバスライン17に電気的に接続されている。
【0019】
コンタクト部26は、垂直方向で第1転送電極19と第2転送電極20に跨るように当該電極上で層間膜23に開口部(コンタクトホール)を形成し、この開口部を埋め込むように第1のシャント配線24をパターニングすることにより形成されるものである。同様に、コンタクト部27は、垂直方向で第1転送電極20と第2転送電極21に跨るように当該電極上で層間膜23に開口部(コンタクトホール)を形成し、この開口部を埋め込むように第2のシャント配線25をパターニングすることにより形成されるものである。
【0020】
一方、コンタクト部28は、第1のシャント配線24上で層間膜23に開口部(コンタクトホール)を形成し、この開口部を埋め込むようにバスライン16をパターニングすることにより形成されるものである。同様に、コンタクト部29は、第2のシャント配線25上で層間膜23に開口部(コンタクトホール)を形成し、この開口部を埋め込むようにバスライン17をパターニングすることにより形成されるものである。
【0021】
第1のシャント配線24及び第2のシャント配線25は、水平方向で隣り合う位置関係を保ちつつ、互いに垂直方向に延びるように平行に形成されている。これら第1のシャント配線24及び第2のシャント配線25は、多結晶シリコンよりも格段にシート抵抗の低い金属材料(例えば、アルミニウム、タングステンなど)によって形成されている。
【0022】
上記構成からなる固体撮像素子においては、水平転送レジスタ15の転送電極(18,19,20,21)とバスライン16,17とをシャント配線24,25で接続することにより、各々の転送電極(18,19,20,21)に対する水平転送クロック信号Hφ1,Hφ2の供給が、それぞれに対応するバスライン16,17から低抵抗のシャント配線24,25を通じて行われるようになる。
【0023】
これにより、従来のように多結晶シリコンで引き込み電極部を形成する場合に比較して、水平転送レジスタ15とバスライン16,17との間の引き込み電極部が大幅に低抵抗化される。そのため、水平転送レジスタ15における水平転送クロック信号Hφ1,Hφ2の伝搬遅延の影響を有効に抑えることができる。
【0024】
図3は本発明に係る固体撮像素子の第1実施形態の他の構成例を示す概略図である。図示した固体撮像素子においては、第1のシャント配線24の幅W1と第2のシャント配線25の幅W2の寸法関係がW1<W2となっている。また、第1のシャント配線24の一端部に形成されたコンタクト部26の幅W3と第2のシャント配線25の一端部に形成されたコンタクト部27の幅W4の寸法関係がW3<W4となっている。さらに、第1のシャント配線24の他端部に形成されたコンタクト部28の幅W5と第2のシャント配線25の他端部に形成されたコンタクト部29の幅W6の寸法関係がW5<W6となっている。
【0025】
ちなみに、シャント配線の幅とは、当該シャント配線の長さ方向と直交する方向(水平方向)のシャント配線の寸法をいい、コンタクト部の幅とは、シャント配線の長さ方向と直交する方向(水平方向)のコンタクト部の寸法をいう。
【0026】
上記シャント配線24,25の幅W1,W2の寸法関係は、当該シャント配線24,25の配線長(長さ)に応じて設定されている。すなわち、第1のシャント配線24は第2のシャント配線25よりも配線長が短いことから、配線長が短い第1のシャント配線24の幅W1が、配線長が長い第2のシャント配線25の幅W2よりも小さい条件で、それらの寸法関係が設定されている。
【0027】
また、上記コンタクト部26,27の幅W3,W4の寸法関係は、それぞれに対応するシャント配線24,25の配線長に応じて設定されている。すなわち、第1のシャント配線24は第2のシャント配線25よりも配線長が短いことから、配線長が短い第1のシャント配線24に対応するコンタクト部26の幅W3が、配線長が長い第2のシャント配線25に対応するコンタクト部27の幅W4よりも小さい条件で、それらの寸法関係が設定されている。
【0028】
同様に、上記コンタクト部25,27の幅W5,W6の寸法関係についても、配線長が短い第1のシャント配線24に対応するコンタクト部28の幅W5が、配線長が長い第2のシャント配線25に対応するコンタクト部29の幅W6よりも小さい条件で、それらの寸法関係が設定されている。
【0029】
このように第1のシャント配線24と第2のシャント配線25の配線長に応じて、それらのシャント配線24,25の幅W1,W2の寸法関係や、コンタクト部26,27の幅W3,W4の寸法関係、さらにはコンタクト部28,29の幅W5,W6の寸法関係を設定することにより、第1の転送電極対(18,19)とバスライン16との間の電気的な抵抗値と、第2の転送電極対(20,21)とバスライン17との間の電気的な抵抗値とを均一化することができる。
【0030】
具体的には、シャント配線24,25の幅W1,W2の寸法関係をW1<W2に設定することにより、第1のシャント配線24の単位長さ当たりの抵抗値が第2のシャント配線25のそれよりも高くなるため、配線長が長い第2のシャント配線25の抵抗値に対して第1のシャント配線24の抵抗値を相対的に高めて両者の抵抗差を縮めることができる。また、コンタクト部26,27の幅W3,W4の寸法関係をW3<W4に設定することにより、コンタクト部26のコンタクト抵抗がコンタクト部27のそれよりも高くなるため、配線長が長い第2のシャント配線25の抵抗値に対して第1のシャント配線24の抵抗値を相対的に高めて両者の抵抗差を縮めることができる。同様に、コンタクト部28,29の幅W5,W6の寸法関係をW5<W6に設定することにより、コンタクト部28のコンタクト抵抗がコンタクト部29のそれよりも高くなるため、配線長が長い第2のシャント配線25の抵抗値に対して第1のシャント配線24の抵抗値を相対的に高めて両者の抵抗差を縮めることができる。その結果、シャント配線24,25を用いた引き込み電極部の長さに違いがあっても、伝搬遅延の影響を均一化することができる。
【0031】
なお、図3においては、第1のシャント配線24と第2のシャント配線25の配線長に応じて、第1,第2のシャント配線24,25の幅W1,W2の寸法関係や、コンタクト部26,27の幅W3,W4の寸法関係、及びコンタクト部28,29の幅W5,W6の寸法関係をそれぞれ設定した例を示したが、これ以外にも、上記3つの寸法関係のうちのいずれか1つの寸法関係、又はいずれか2つの寸法関係のみを、第1のシャント配線24と第2のシャント配線25の配線長に応じて設定することも可能である。
【0032】
図4は本発明に係る固体撮像素子の第2実施形態の構成例を示す概略図である。また、図5は図4のE−E部分の断面図である。図4及び図5において、水平転送レジスタ30(図4の斜線ハッチング部分)は、図示しない垂直転送レジスタによって垂直方向に転送された信号電荷を水平方向に転送するもので、垂直転送レジスタと隣接する位置に水平方向に沿って形成されている。一方、2つのバスライン31,32は、水平方向に沿って互いに平行に形成されている。一方のバスライン31には水平転送クロック信号Hφ1が与えられ、他方のバスライン32には他の水平転送クロック信号Hφ2が与えられる。
【0033】
水平転送レジスタ30には、信号電荷を水平方向に転送するための転送電極として、第1転送電極33及び第2転送電極34からなる第1の転送電極対と、第1転送電極35及び第2転送電極36からなる第2の転送電極対とが設けられている。第1転送電極33,35は半導体基板37上に形成された第1層目の多結晶シリコンによって構成され、第2転送電極34,36は半導体基板37上に形成された第2層目の多結晶シリコンによって構成されている。
【0034】
第1転送電極33及び第2転送電極34は層間膜(絶縁膜)38によって電気的に絶縁され、第1転送電極35及び第2転送電極36も層間膜(絶縁膜)38によって電気的に絶縁されている。また、第1の転送電極対(33,34)は水平転送レジスタ30上でコンタクト部39によりバスライン31に電気的に接続(結線)され、第2の転送電極対(35,36)も水平転送レジスタ30上でコンタクト部40によりバスライン32に電気的に接続(結線)されている。
【0035】
このように水平転送レジスタ30上において、第1の転送電極対(33,34)とバスライン31とを電気的に接続するとともに、第2の転送電極対(35,36)とバスライン32とを電気的に接続することにより、実質的に引き込み電極部が介在することなく、各々の転送電極33,34,35,36とこれに対応するバスライン31,32とが直に接続された状態となる。
【0036】
これにより、水平転送レジスタ30の転送電極(33,34,35,36)に対する水平転送クロック信号Hφ1,Hφ2の供給が、それぞれに対応するバスライン31,32から直接行われるようになるため、上記第1実施形態の構成と比較して、水平転送レジスタ30とバスライン31,32との間の電気的な抵抗値がより一層小さくなる。したがって、水平転送レジスタ30における水平転送クロック信号Hφ1,Hφ2の伝搬遅延の影響が皆無となる。
【0037】
図6は本発明に係る固体撮像素子の第2実施形態の他の構成例を示す断面図である。この固体撮像素子においては、第2の転送電極対(35,36)とこれに対応するバスライン32との間に、例えば転送電極の形成材料と同じ多結晶シリコンからなる緩衝層41を設けた構成を採用している。また、図示はしないが、第1の転送電極対(33,34)とこれに対応するバスライン31との間にも上記緩衝層41を設けた構成を採用している。
【0038】
さらに、転送電極35,36と緩衝層41とを電気的に接続するコンタクト部分の直上位置では、緩衝層41とシャント配線32との電気的な接続が行われないよう、緩衝層41とシャント配線32との間に層間膜42が形成され、この層間膜42を避けた位置で緩衝層41とシャント配線32とが電気的に接続されている。また、図示はしないが、転送電極33,34と緩衝層41とを電気的に接続するコンタクト部分の直上位置でも、緩衝層41とシャント配線31との電気的な接続が行われないよう、緩衝層41とシャント配線31との間に上記層間膜42が形成され、この層間膜42を避けた位置で緩衝層41とシャント配線31とが電気的に接続されている。
【0039】
上記構成の固体撮像素子においては、各々の転送電極33,34,35,36とこれに対応するシャント配線32,33との間に緩衝層41を設けることにより、転送電極の仕事関数の変動を抑制し、コンタクト部直下のポテンシャルの変化(シフト)を抑制することができる。
【0040】
なお、上記実施形態においては、いずれも水平転送レジスタの転送電極を2層とし、水平転送クロック信号を2相とした場合について説明したが、本発明はこれに限らず、転送電極を3層以上とし、水平転送クロック信号の相数を3相以上の多相としたものでも適用可能である。また、水平転送レジスタで積層構造をなす第1転送電極と第2転送電極に異なるクロック信号を入力するものであってもよい。さらに、信号電荷の転送方式として、インターライン転送方式を採用したものに限らず、フレームインターライン転送方式を採用したものでも適用可能である。
【0041】
【発明の効果】
以上説明したように本発明の固体撮像素子によれば、水平転送レジスタにおける水平転送クロック信号の伝搬遅延の影響を有効に抑制し、水平駆動周波数の高周波数化や水平転送クロック信号の相数の増加などに適切に対応することが可能となる。
【図面の簡単な説明】
【図1】本発明に係る固体撮像素子の第1実施形態の構成例を示す概略図である。
【図2】図1に示す固体撮像素子の断面形状を示す図である。
【図3】本発明に係る固体撮像素子の第1実施形態の他の構成例を示す概略図である。
【図4】本発明に係る固体撮像素子の第2実施形態の構成例を示す概略図である。
【図5】図4のE−E部分の断面図である。
【図6】本発明に係る固体撮像素子の第2実施形態の他の構成例を示す断面図である。
【図7】インターライン転送方式のCCD固体撮像素子の構成例を示す概略図である。
【図8】従来の固体撮像素子の構成例を示す概略図である。
【符号の説明】
15,30…水平転送レジスタ、16,17,31,32…バスライン、18,19,20,21,33,34,35,36…転送電極、24,25…シャント配線、26,27,28,29,39,40…コンタクト部、41…緩衝層
Claims (6)
- 転送電極を有する水平転送レジスタと、
水平転送クロック信号が与えられるバスラインと、
前記水平転送レジスタの転送電極と前記バスラインとを電気的に接続するシャント配線と
を備えることを特徴とする固体撮像素子。 - 前記シャント配線は、互いに配線長が異なる第1のシャント配線と第2のシャント配線を有し、
前記第1のシャント配線の幅と前記第2のシャント配線の幅の寸法関係を、当該第1のシャント配線と第2のシャント配線の配線長に応じて設定してなる
ことを特徴とする請求項1記載の固体撮像素子。 - 前記シャント配線は、互いに配線長が異なる第1のシャント配線と第2のシャント配線を有し、
前記第1のシャント配線と前記転送電極とを接続するコンタクト部の幅と前記第2のシャント配線と前記転送電極とを接続するコンタクト部の幅の寸法関係を、当該第1のシャント配線と第2のシャント配線の配線長に応じて設定してなる
ことを特徴とする請求項1記載の固体撮像素子。 - 前記シャント配線は、互いに配線長が異なる第1のシャント配線と第2のシャント配線を有し、
前記第1のシャント配線と前記バスラインとを接続するコンタクト部の幅と前記第2のシャント配線と前記バスラインとを接続するコンタクト部の幅の寸法関係を、当該第1のシャント配線と第2のシャント配線の配線長に応じて設定してなる
ことを特徴とする請求項1記載の固体撮像素子。 - 転送電極を有する水平転送レジスタと、
水平転送クロック信号が与えられるバスラインとを備え、
前記水平転送レジスタ上で前記転送電極と前記バスラインとを電気的に接続してなる
ことを特徴とする固体撮像素子。 - 前記転送電極と前記バスラインとの間に緩衝層を設けてなる
ことを特徴とする請求項5記載の固体撮像素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002292038A JP2004128301A (ja) | 2002-10-04 | 2002-10-04 | 固体撮像素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002292038A JP2004128301A (ja) | 2002-10-04 | 2002-10-04 | 固体撮像素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004128301A true JP2004128301A (ja) | 2004-04-22 |
Family
ID=32283417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002292038A Abandoned JP2004128301A (ja) | 2002-10-04 | 2002-10-04 | 固体撮像素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004128301A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010263156A (ja) * | 2009-05-11 | 2010-11-18 | Sony Corp | 固体撮像素子、撮像装置 |
-
2002
- 2002-10-04 JP JP2002292038A patent/JP2004128301A/ja not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010263156A (ja) * | 2009-05-11 | 2010-11-18 | Sony Corp | 固体撮像素子、撮像装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5393997A (en) | CCD having transfer electrodes of 3 layers | |
JP2000232217A (ja) | 固体撮像素子及びその製造方法 | |
JP2006310407A (ja) | 固体撮像装置 | |
JP2004128301A (ja) | 固体撮像素子 | |
JP3426935B2 (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
CN101887902B (zh) | 固体摄像器件和摄像装置 | |
JP4655407B2 (ja) | 固体撮像素子 | |
JPH0749809Y2 (ja) | 固体撮像素子 | |
JP3022637B2 (ja) | 固体撮像装置 | |
JP2002158925A (ja) | 固体撮像素子およびその駆動方法 | |
JP2002076320A (ja) | 固体撮像素子 | |
JPH1140795A (ja) | Ccd型固体撮像素子 | |
JP2007115912A (ja) | 固体撮像装置及びその製造方法 | |
KR20100032836A (ko) | 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 전자 기기 | |
JPH08288497A (ja) | 固体撮像装置 | |
JPH0245345B2 (ja) | ||
JP2929611B2 (ja) | 固体撮像装置 | |
JP3318639B2 (ja) | 電荷転送装置およびこれを用いた固体撮像装置 | |
JPH03184375A (ja) | 固体撮像素子 | |
JP3713863B2 (ja) | 固体撮像素子 | |
JP2009059857A (ja) | Ccd型固体撮像素子及びその製造方法 | |
JPH025473A (ja) | 固体撮像装置の製造方法 | |
JP2006339518A (ja) | 固体撮像素子及び撮像装置 | |
JPH07106545A (ja) | 固体撮像素子 | |
JPH1140796A (ja) | 固体撮像素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050804 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20080227 |