JP2004111931A - 相互接続用の導電性ラインパッド - Google Patents
相互接続用の導電性ラインパッド Download PDFInfo
- Publication number
- JP2004111931A JP2004111931A JP2003292125A JP2003292125A JP2004111931A JP 2004111931 A JP2004111931 A JP 2004111931A JP 2003292125 A JP2003292125 A JP 2003292125A JP 2003292125 A JP2003292125 A JP 2003292125A JP 2004111931 A JP2004111931 A JP 2004111931A
- Authority
- JP
- Japan
- Prior art keywords
- layer group
- patterning
- embossing
- flexible substrate
- waffle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 57
- 238000004049 embossing Methods 0.000 claims abstract description 33
- 238000000059 patterning Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 235000012773 waffles Nutrition 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 230000015654 memory Effects 0.000 claims description 40
- 239000010410 layer Substances 0.000 claims description 38
- 230000008569 process Effects 0.000 claims description 16
- 229920000642 polymer Polymers 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 3
- 238000003491 array Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 6
- 238000000576 coating method Methods 0.000 claims 6
- 238000009740 moulding (composite fabrication) Methods 0.000 claims 2
- 239000012790 adhesive layer Substances 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 230000008901 benefit Effects 0.000 abstract description 5
- 229920003023 plastic Polymers 0.000 abstract description 4
- 238000003860 storage Methods 0.000 description 11
- 239000004020 conductor Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 4
- 239000000109 continuous material Substances 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 229920002457 flexible plastic Polymers 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000004062 sedimentation Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09681—Mesh conductors, e.g. as a ground plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/0108—Male die used for patterning, punching or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】大きな面積の終端パッドを製造する技術を提供する。
【解決手段】ワッフルパターニングは、大きな面積の回路の製造時に以前なら制限されていた種々のリソグラフィ技法の多くを利用できるようにする。モジュール内のフレキシブル基板のためのパターニング方法として、エンボスおよびリフトオフを用いることにより、PIRMモジュールの製造工程を著しく簡単にすることができる。改善されたワッフル構造あるいはパターニングに従って、プラスチックウェブをベースとするロール・ツー・ロール環境において導電性パッドが製造される。このワッフル構造、パターニングは、エンボス加工およびリフトオフ技法の高鮮明度および高スループットという従来からの利点を提供し、エンボスおよびリフトオフ技法について最大サイズが制限されるという従来からの制約を克服する。
【選択図】図2
【解決手段】ワッフルパターニングは、大きな面積の回路の製造時に以前なら制限されていた種々のリソグラフィ技法の多くを利用できるようにする。モジュール内のフレキシブル基板のためのパターニング方法として、エンボスおよびリフトオフを用いることにより、PIRMモジュールの製造工程を著しく簡単にすることができる。改善されたワッフル構造あるいはパターニングに従って、プラスチックウェブをベースとするロール・ツー・ロール環境において導電性パッドが製造される。このワッフル構造、パターニングは、エンボス加工およびリフトオフ技法の高鮮明度および高スループットという従来からの利点を提供し、エンボスおよびリフトオフ技法について最大サイズが制限されるという従来からの制約を克服する。
【選択図】図2
Description
本発明はデジタルメモリを電気的に相互接続するための導電性パッドのような回路を製造する分野に関する。より具体的には、本発明は、フレキシブル基板上の薄膜をパターニングする、エンボスおよびリフトオフ方法に従って製造される大面積の導電性ラインパッドを提供することに関する。
ロール・ツー・ロール製造環境において可撓性のプラスチックウェブ上に金属および半導体の薄膜をパターニングすることにより、相互接続パッドおよびデジタルメモリのようなある特定のタイプのデジタル回路を大量生産するための試みがなされている。しかしながら、そのような回路のプラスチックウェブの製造は現在、フレキシブル基板上で利用される実際のパターニング方法に固有の問題を抱えている。具体的には、スクリーン印刷、インクジェット、フォトリソグラフィ、およびレーザアブレーションのような既存のパターニング手法はそれぞれ、解像度および/またはスループットに関して不十分であり、そのパターニング手法に付随する損傷をもたらすこともある。詳細には、スクリーン印刷あるいはインクジェットに基づく印刷方式がもたらすスループットは相対的に低く、一定の水準の解像度で広範な材料をパターニングする能力が不足している。フォトリソグラフィ、レーザアブレーション、あるいは他の光学的手段に基づくパターニングを利用する印刷方法は、スループットが相対的に低く、資本コストが高く、しかもフレキシブル基板上での解像度が低い。これは、そのような光学的手段に基づく方式の解像度が、λ/NAに応じて回折によって制限されることによる。ただし、λは照明の波長であり、NAはイメージングシステムの開口数(numerical aperture)である。イメージングシステムのための被写界深度、それゆえ表面の凹凸を取り扱うことができる能力がλ/NA2によって制限されるものとすると、ある時点で、そのような方法論でフレキシブル基板上にある小さな機構を解像するのが非常に難しくなる。これは、塵粒をチャックあるいは基板表面に引き付けることなく、あるいは、特にフレキシブルウェブの典型的な表面粗さの場合に表面に凹凸を導入することなく、真空あるいは静電チャックでフレキシブル基板を固定することが難しいためである。
エンボスおよびリフトオフ技法は、フレキシブル基板上で回路を製造する際に、比較的解像度およびスループットが高く、低コストで回路をパターニングするための方法を提供することができる。エンボスおよびリフトオフ技法に利点があるにもかかわらず、いくつかの問題によって、大面積の相互接続パッドを必要とするエレクトロニクスの製造への利用が制限されている。この大面積の相互接続パッドは、積重ねのための位置合わせに要求される許容誤差の制限がゆるいという利点を提供する。永続的で、安価で、しかも耐久性のあるPIRM(Permanent Inexpensive, Rugged Memory)メモリ層のような面積が広い回路を製造する際にエンボスおよびリフトオフプロセスを用いるためには、電極の端部に少なくとも50ミクロンの半径をもつ終端パッドを与えることができなければならない。そのような終端パッドは多層の相互接続に必要とされるが、基本的なエンボスおよびリフトオフ技法はこの大きさの機構を作成することができない。
そのような場合に、ある特定のデジタルコンシューマ装置内のPIRMタイプのメモリのようなメモリモジュールにおいて必要とされる種々のタイプのデジタル回路を適当に設けるために、フレキシブルウェブシート基板上でパターニングをするときに、大きな面積の終端パッドを製造することへの制約がない、高解像度および高スループットのエンボス加工プロセスが必要とされる。
このように、大きな面積の終端パッドを製造する技術が求められている。
本発明の原理によれば、PIRM交点メモリアレイ内の積重可能な回路を相互接続するための大面積の導電性ラインパッドのような、メモリモジュールにおいて用いるための種々のタイプのデジタル回路を製造するための技法が提供される。
詳細には、本発明は、ワッフルパッドエンボス加工プロセスの概念を導入することにより、フレキシブル基板のための種々の従来技術のパターニング方法の制約と、終端パッドのようなデジタル回路を製造するための従来技術のエンボス加工の短所とを克服する。本発明の一形態は、積重可能なPIRMクロスポイント・メモリアレイの終端パッドのための行、列電極の製造を提供する。そのような電極を製造することにより、パターンを良好にリフトオフ(liftoff)するための設計ルールをそれぞれが満足する1組の電気的に接続された、クロスハッチ交差する機構に終端パッドが細分されるようになる。これは、直径100ミクロン以上のような大きな面積のパッドの場合であっても有効である。本発明のワッフルパターニングは、大きな面積の回路の製造時に以前なら制限されていた種々のリソグラフィ技法の多くを利用できるようにする。また、モジュール内のフレキシブル基板のためのパターニング方法として、エンボスおよびリフトオフ(「エンボス加工(embossing)」)を用いることにより、PIRMモジュールの製造工程を著しく簡単にすることができる。一実施形態では、改善されたワッフル構造あるいはパターニングに従って、プラスチックウェブをベースとするロール・ツー・ロール環境において導電性パッドが製造される。このワッフル構造、パターニングは、エンボス加工およびリフトオフ技法の高鮮明度および高スループットという従来からの利点を提供し、エンボスおよびリフトオフ技法について最大サイズが制限されるという従来からの制約を克服する。
それゆえ本発明は、本発明のワッフルパッドエンボス加工プロセスを通して、PIRMクロスポイント・メモリアレイが経済的に製造された高解像度の導電性パッドを有する必要性を満足する。この導電性パッドは、電気的に連続した材料の大きな面積を提供し、所与の層間を相互接続するための位置合わせの誤差を許容する。
本発明は、添付の図面を参照しながら、例示にすぎないが、その好ましい実施形態の説明を通して以下にさらに詳細に記載される。
本明細書に開示される本発明の技法は数々のタイプのデジタル回路に適用することができる。一実施形態として、デジタル回路を製造するための本発明の技法は、1つのタイプのデジタル回路に関連する技法、すなわち大きな面積の導電性ラインパッドについて説明する。大きな面積の導電性ラインパッドは、典型的にはPIRMクロスポイント・メモリアレイ内の積重可能な回路を相互接続するために用いられ、種々のリソグラフィ法によって製造されることができ、1つの好ましい実施形態では、「Embossed Mask Lithography」というタイトルの米国特許出願第10/245,997号に開示される改善されたエンボスおよびリフトオフ技法に従って、プラスチックウェブをベースとするロール・ツー・ロール環境において製造されることができる。以下の説明においては、説明の便宜上、本発明を完全に理解できるようにするために、特定の専門用語および特定の実施態様の細部が記載される。しかしながら、本発明を実施するためにこれらの特定の細部が必ずしも必要とされないことは当業者には明らかであろう。
大面積導電性パッドは通常は現在のコンシューマ装置のデジタル回路環境において用いられる。これは、現在、デジタルカメラ(静止画および/または動画)、デジタル音楽プレーヤ/レコーダ(たとえばMP3プレーヤ)、個人情報端末(PDA)、移動電話等の多くのコンシューマ装置が、益々大量のデジタルデータを生成し、かつ利用するように構成されており、それら大量のデータのうちのあるデータが、特に積重可能なメモリ間で相互接続するために、デジタル回路の相互接続を必要とするためである。詳細には、たとえば、静止画および/または動画のためのポータブルデジタルカメラは、画像を表す大量のデジタルデータを生成し、各デジタル画像が場合によっては数メガバイト(MB)までのデータ記憶容量を必要とするようになるので、そのような記憶容量をカメラにおいて利用できなければならない。この場合には、現在のデジタルコンシューマ装置は、大量のデジタルデータを収容するために専用の記憶装置を必要とし、必要なメモリを構成するためにデジタル回路を互いに接続する必要がある。
しかしながら、このタイプのデータ記憶の応用形態を提供するためには、記憶装置は、(1)比較的低コストで、約10MBから1ギガバイト(GB)の十分な記憶容量があり、(2)消費電力が小さく(たとえば、<<1W)、(3)ポータブルバッテリで駆動される動作環境に対処するために比較的耐久性のある物理的な特性を有し、(4)好ましくは、短いアクセス時間(理想的には、1ミリ秒未満)と適度な転送速度(たとえば、20Mb/s)とを有し、さらにPCMCIAあるいはコンパクトフラッシュカードのような業界標準のインターフェースモジュール内にパッケージングできなければならない。現在の業界標準フラッシュメモリには、上記の応用形態において広範に利用するためにはコストが高く、比較的容量が小さいという制限があることがよく知られており、そのため、最近の進歩として、デジタルカメラおよび他のポータブル装置のための低コストの保存記憶の問題に対処する、「PIRM」(Portable Inexpensive Rugged Memory、ポータブル廉価堅牢メモリ)と呼ばれるタイプのメモリモジュールが提供されている。PIRMメモリの利点は、上記のコンシューマ装置の大容量メモリの要求(たとえば、PCMCIAあるいはコンパクトフラッシュのような業界標準インターフェース、2000Gの耐衝撃性、低消費電力(<<1W)、短いアクセス時間(<1ms)、適度な転送速度(20Mb/s)、十分な記憶容量(10MB〜1GB))に対応することである。さらに、PIRMメモリモジュールは、シリコン基板を用いるのを避け、面密度を低くし、さらにプロセスをできる限り複雑にしないようにすることにより、低コストを提供することができる。
さらにPIRMメモリモジュールは、回路および記憶素子の多数の相互に接続された層を1つのモジュールに入れることにより、所与のインターフェースカードのフォームファクタの場合に、より高い記憶容量を提供するライトワンス記憶デバイスである。終端パッドを全く用いない単一の電極が層間接続のために提供する導電性エリアはほとんどないので、それらの層は、電極の端部に接続される少なくとも1つの相互接続用あるいは終端パッド(図1に示される)を用いることにより接続される。さらに、これらの相互接続パッドは一般に、十分に大きな電気的に連続した材料を設け、回路の種々の積重可能な層を位置合わせする際に適当な許容範囲で位置合わせできるようにするために、少なくとも100ミクロンの直径(50ミクロンの半径)を有する必要がある。これは従来技術の解決手段では問題になる。なぜなら、相互接続パッド、他のデジタル回路のいずれにしても、大きな電気的に連続したエリアを形成するには非常にコストがかかるようになり、大量生産される必要があるためである。
デジタルメモリシステムの積重された回路内の導電性パッド
デジタルメモリシステムのためのPIRMメモリ層を製造する際に、多くの場合に、積重可能な回路内の電極の端部に、相互接続あるいは導電性パッドが必要とされる。これは、典型的なPIRMメモリモジュールがクロスポイント・メモリアレイをそれぞれ有する複数の層から形成されるためである。1つのメモリモジュールを形成するために多数の層を積重ね、そのメモリモジュールが、1つの層上で実現できるデータ記憶の何倍もの記憶容量を有するようにすることができる。それゆえ、PIRMメモリモジュールを構成することには、メモリの多数の層を積重ね、相互接続された3次元記憶モジュールにすることが含まれる。米国特許出願第09/875,356号は、全体を通して参照されるようなPIRMメモリモジュールの改善された積重可能な回路を設ける際に関連する技術を詳述しており、一方、米国特許出願第10/058,774号は、コンシューマ装置のための、全体として参照されるPIRMを利用するデジタルメモリシステムを詳述する。いずれの明細書の開示も参照として本明細書に明らかに援用される。導電性パッドがPIRMメモリモジュール内に存在し、積重可能な回路および導電性パッドはいずれも簡単で、低コストの処理を用いて製造される。可撓性のプラスチックあるいは金属基板を用いることにより、層上に回路を作製する際にロール・ツー・ロール処理が可能になる。それにより、積重可能な回路の種々の層を外部に接続できるようにするための導電性パッドが基板上に形成される。複数の層が互いの上に積重ねられ、相互に積層される。その後、メモリモジュール層のエッジにおいて導電性パッドと電気接触する外部接触導電路を形成し、パターニングすることにより、メモリモジュールが完成する。
デジタルメモリシステムのためのPIRMメモリ層を製造する際に、多くの場合に、積重可能な回路内の電極の端部に、相互接続あるいは導電性パッドが必要とされる。これは、典型的なPIRMメモリモジュールがクロスポイント・メモリアレイをそれぞれ有する複数の層から形成されるためである。1つのメモリモジュールを形成するために多数の層を積重ね、そのメモリモジュールが、1つの層上で実現できるデータ記憶の何倍もの記憶容量を有するようにすることができる。それゆえ、PIRMメモリモジュールを構成することには、メモリの多数の層を積重ね、相互接続された3次元記憶モジュールにすることが含まれる。米国特許出願第09/875,356号は、全体を通して参照されるようなPIRMメモリモジュールの改善された積重可能な回路を設ける際に関連する技術を詳述しており、一方、米国特許出願第10/058,774号は、コンシューマ装置のための、全体として参照されるPIRMを利用するデジタルメモリシステムを詳述する。いずれの明細書の開示も参照として本明細書に明らかに援用される。導電性パッドがPIRMメモリモジュール内に存在し、積重可能な回路および導電性パッドはいずれも簡単で、低コストの処理を用いて製造される。可撓性のプラスチックあるいは金属基板を用いることにより、層上に回路を作製する際にロール・ツー・ロール処理が可能になる。それにより、積重可能な回路の種々の層を外部に接続できるようにするための導電性パッドが基板上に形成される。複数の層が互いの上に積重ねられ、相互に積層される。その後、メモリモジュール層のエッジにおいて導電性パッドと電気接触する外部接触導電路を形成し、パターニングすることにより、メモリモジュールが完成する。
しかしながら、積重ねる際の許容範囲を緩和するために、大きな面積の回路が必要とされる。その場合に、導電性パッドは、多数の層間の相互接続子としての役割を有効に果たすために、少なくとも50ミクロンの半径を持たなければならない。より具体的には、導電性パッド(たとえば、図1の110)は比較的幅が広く(数百ミクロン幅の範囲)、メモリモジュール内の層間の相互接続子を容易に位置合わせできるようにすることが望ましい。しかしながら、上記のように、種々の従来技術によるエンボス加工手順(リフトオフステップを含む場合も含まない場合もある)では、最大機構サイズに制限があり、すなわちセンサ、キャパシタ、相互接続パッドを作製する際に作成されることができる、エンボス加工された領域の幅に制限がある。
たとえば、米国特許出願第10/058,744号に記載されるような、リフトオフを用いないプロセスの場合、大きな機構および小さな機構を併せ持つパターンをエンボス加工することは、「毛管」作用によって、加えられるポリマーが小さい(細い)機構のエリアに吸い込まれ、それにより必要とされるポリマーの大きな機構の領域が不足するので難しい。実際にこのように不均一にポリマーが沈降する結果として、小さな(細い)エリアが、幅が広いエリアと比べて高いプリマープロファイルを有する場合がある。同様に、リフトオフを利用するプロセスでは、大きな機構(たとえば、幅が広いエリア)を有するパターンをエンボス加工することは、リフトオフステップにおいて通常用いられる感圧性接着剤が先端部に接着するだけでなく、トレンチ内に沈降する場合があり、それにより所望の堆積物と意図せずに接着し、それをトレンチの底面から除去することがあるので問題がある。上記のように、種々のエンボス加工手順において最大機構サイズに制限があることを考えると、本発明のワッフル処理の概念を、リフトオフを用いるか、用いないかに関係なく、種々のエンボス加工プロセスの全てに適用することが必要とされる。
本技法は、大きな導電性パッドを、良好なリフトオフのための設計ルールと、リフトオフを利用しないエンボス加工技法における均一なポリマー沈降要件との両方をそれぞれ満たす1組のクロスハッチパターンの交差機構に細分することにより、既知のエンボス加工技法の上記の制限に対処する。上記の毛管作用および沈降作用に影響を及ぼす要因に基づいて、許容可能な幅を確定することにより、細分を最大にすることができる。これらの現象が現れる幅は当分野においてよく知られているが、一般的にはいくつかの要因に依存する。リフトオフを用いるエンボス加工では、細分を特徴付ける理想的な幅は、少なくとも(1)基板(複数可)の厚みおよびコンプライアンスを確保すること、および(2)層を成す機構の幅と深さとのアスペクト比(縦横比)に依存し、一般的に言うと、アスペクト幅と比べて、アスペクト深さが大きい場合、少なくとも沈降問題に対処することができる。リフトオフを用いないエンボス加工では、細分を特徴付ける理想的な幅は、少なくとも(1)液化ポリマーの粘性、および(2)幅と深さとのアスペクト比などの要因に依存し、アスペクト比は毛管作用の速度および傾向に影響を及ぼす。
こうして、上記の問題点を克服するために、エリアが選択的にパターニングされる。いずれの実施形態においても、この選択的なパターニングは導電性エリアの規則的あるいは不規則なアレイを提供する。好ましい実施形態では、クロスハッチパターンが形成され、上記の要因から確定されるような必要な幅に従ってエンボス加工されたエリア全体を細分するように、規則的なアレイがパターニングされる。その際、結果として生成される好ましいパターンはワッフルのようになり、したがって、大きな面積の電気的に連続した材料を有し、層間を相互接続する際に適当な許容範囲で位置合わせできるようにするための要求を満たす。さらに、このワッフルパターンは、終端あるいは導電性パッドをもたない単一電極と比較すると、より大きな面積の導体を提供もし、層間相互接続プロセスの歩留まりを改善することができる。1つの例示的な実施形態として、各導体は、たとえば1〜3ミクロンのどの範囲の幅でも有することができ(その間に、それぞれ導体を同じ寸法の幅を有する空隙あるいはトレンチを有する)、一方、好ましい導電性パッド幅あるいは直径は約数百ミクロンにすることができ、最小幅あるいは直径は100ミクロンにすることができる。このように構成されるとき、本発明のワッフルパターンは、大面積の導電性ラインパッドのウェブ処理の分野において知られている単純なエンボスおよびリフトオフ技法に固有の上記の問題点の全てを防ぐ。
その際、図2に示されるように、本発明の導電性パッド210は、ストレートな(1つの層の)ワッフルパターンエンボス加工に従って形成することができ、または2つの層グループから形成することができる。各層グループは、他の層グループに概ね直交するように交差した一連の概ね平行な導体を有することができる。当然、本発明は、電気的に連続しているが、ほとんどワッフル形状ではないパターンの不規則なアレイのパターニングから導電性パッドを配設することも考慮に入れている。ワッフル形を利用するパターニングほど有効ではないが、そのように電気的に連続したパターンでも、たとえば、接着剤がトレンチの底面で導電性材料をリフトオフするのを防ぐために、非導電性のピラーを設けることにより、非ワッフル形状のエンボスおよびリフトオフプロセスの制限をある程度克服することができる。
本発明の好ましい実施形態の上記の詳細な説明は、一例としてのみ与えられており、本発明の範囲から逸脱することなく、上記の回路、構造、配置およびプロセスに対して数多くの変形が実現可能である。しかしながら、本発明の原理を保持しながら、導電性パッドの構造が数多くの実現可能な変形形態を有することも容易に理解されよう。上記の実施形態において、別法では丸いパッドを他の形状にし、上記のリフトオフルールを満たす導体の数を変更することもできる。
本発明の原理は、当業者には明らかなように、添付の特許請求の範囲において規定されるような本発明の範囲から逸脱することなく、上記の回路、構造、配置およびプロセスに対する数多くの他の変形形態とともに適用されることができる。
210 導電性パッド
Claims (7)
- 積重可能な回路において用いるためのデジタル回路を製造するための方法であって、
少なくとも1つの薄膜でフレキシブル基板の表面をコーティングするステップと、
上側と下側とを有する少なくとも1つの第1の層グループを形成するように、ポリマーで前記フレキシブル基板上の前記薄膜をコーティングするステップであって、前記下側が前記フレキシブル基板に接触する、コーティング・ステップと、
リソグラフィ法によって、前記少なくとも1つの第1の層グループを、電気的に連続する選択的にパターニングされたエリアにパターニングするステップと、
を含む方法。 - 前記パターニングするステップは、前記少なくとも1つの第1の層グループを、ワッフル形のパターン(210)になるように、電気的に連続する選択的にパターニングされたエリアにパターニングすることを含む、請求項1に記載の方法。
- エンボスおよびリフトオフプロセスを利用するステップをさらに含み、該プロセスは、
前記上側を貫通する複数の細長く、かつ平行な凹部で前記少なくとも1つの第1の層グループを形成することにより、前記ワッフル形のパターンの前記パターニングを達成するステップと、
第1の層グループの前記コーティング・ステップおよび前記パターニングステップに従って、第2の層グループを配設するステップと、
前記第2の層グループの前記複数の細長く、かつ平行な凹部が前記第1の層グループの前記複数の概ね細長く、かつ平行な凹部と概ね直交して並列するように、前記第1の層グループの前記上側に前記第2の層グループを設けるステップとをさらに含む請求項2に記載の方法。 - エンボスおよびリフトオフプロセスを利用するステップをさらに含み、該プロセスは、
少なくとも1つの薄膜でフレキシブル基板の表面をコーティングするステップと、
上側と下側とを有する第1の層グループを形成するように、ポリマーで前記フレキシブル基板上の前記薄膜をコーティングするステップであって、前記下側は前記フレキシブル基板と接触する、コーティング・ステップと、
前記ポリマー上にトレンチ部分を有する複数の凹部をエンボス加工するステップと、
前記第1の層グループ内の前記凹部の前記トレンチ部分と連続する前記基板の前記表面まで貫通して前記複数の凹部を含むエリアをエッチングすることにより、前記第1の層グループをパターニングするステップと、
前記第1の層グループの前記上側に接着層を被着するステップと、
前記下側上に平坦な表面が現れるように、前記第1の層グループの前記下側から前記基板を剥離するステップと、
前記第1の層グループをコーティングし、形成し、エンボス加工し、パターニングするステップに従って、第2の層グループを設けるステップと、を含み、
直交して並列するように前記第1の層グループの上側に前記第2の層グループが設けられる、請求項3に記載の方法。 - デジタル回路システムであって、
一体のパッケージ内で相互接続されるように積み重ねられた複数の交点メモリアレイを有するメモリモジュールと、
パターニングされたワッフル構造を通して前記積み重ねられた交点メモリアレイの前記相互接続を提供する、複数の導電性パッドと、
を含むデジタル回路システム。 - 前記導電性パッドの前記パターニングされたワッフル構造は、直交して並列に、同じ平坦な方向に互いに組み合わせられる層を成す材料からなる少なくとも2つの個別にパターニングされたグループから形成される請求項5に記載のデジタル回路システム。
- 前記層を成す材料からなる少なくとも2つの個別にパターニングされたグループは、フレキシブル基板上に少なくとも1つの薄膜を被着することから形成される請求項6に記載のデジタル回路システム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/245,897 US6867132B2 (en) | 2002-09-17 | 2002-09-17 | Large line conductive pads for interconnection of stackable circuitry |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004111931A true JP2004111931A (ja) | 2004-04-08 |
Family
ID=31946409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003292125A Pending JP2004111931A (ja) | 2002-09-17 | 2003-08-12 | 相互接続用の導電性ラインパッド |
Country Status (6)
Country | Link |
---|---|
US (2) | US6867132B2 (ja) |
EP (1) | EP1401250A1 (ja) |
JP (1) | JP2004111931A (ja) |
KR (1) | KR20040025601A (ja) |
CN (1) | CN1489430A (ja) |
TW (1) | TWI299517B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6887792B2 (en) * | 2002-09-17 | 2005-05-03 | Hewlett-Packard Development Company, L.P. | Embossed mask lithography |
US9468090B2 (en) * | 2012-10-29 | 2016-10-11 | Cisco Technology, Inc. | Current redistribution in a printed circuit board |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2515917B3 (fr) | 1981-10-29 | 1986-05-23 | Hewlett Packard France Sa | Liaison electrique de circuits imprimes et son procede d'etablissement |
US6518189B1 (en) * | 1995-11-15 | 2003-02-11 | Regents Of The University Of Minnesota | Method and apparatus for high density nanostructures |
US5772905A (en) * | 1995-11-15 | 1998-06-30 | Regents Of The University Of Minnesota | Nanoimprint lithography |
JP3372466B2 (ja) * | 1997-12-22 | 2003-02-04 | ティーディーケイ株式会社 | 偏光板の製造方法 |
SE514520C2 (sv) | 1998-03-05 | 2001-03-05 | Etchtech Sweden Ab | Mönsterkort, substrat eller halvledarbricka med en ledare med etsad ytstruktur |
EP1003078A3 (en) * | 1998-11-17 | 2001-11-07 | Corning Incorporated | Replicating a nanoscale pattern |
US6246587B1 (en) | 1998-12-03 | 2001-06-12 | Intermedics Inc. | Surface mounted device with grooves on a termination lead and methods of assembly |
US6331678B1 (en) * | 1999-10-29 | 2001-12-18 | Agilent Technologies, Inc. | Reduction of blistering and delamination of high-temperature devices with metal film |
US6527563B2 (en) | 2000-10-04 | 2003-03-04 | Gary A. Clayton | Grid interposer |
US6552409B2 (en) * | 2001-06-05 | 2003-04-22 | Hewlett-Packard Development Company, Lp | Techniques for addressing cross-point diode memory arrays |
US6599796B2 (en) * | 2001-06-29 | 2003-07-29 | Hewlett-Packard Development Company, L.P. | Apparatus and fabrication process to reduce crosstalk in pirm memory array |
US6772905B2 (en) * | 2001-11-23 | 2004-08-10 | Chun Lung Cheng | Protective case hinge structure |
-
2002
- 2002-09-17 US US10/245,897 patent/US6867132B2/en not_active Expired - Lifetime
-
2003
- 2003-03-21 TW TW092106376A patent/TWI299517B/zh active
- 2003-06-17 CN CNA031410944A patent/CN1489430A/zh active Pending
- 2003-08-12 JP JP2003292125A patent/JP2004111931A/ja active Pending
- 2003-09-09 EP EP03255623A patent/EP1401250A1/en not_active Withdrawn
- 2003-09-17 KR KR1020030064340A patent/KR20040025601A/ko not_active Application Discontinuation
- 2003-10-30 US US10/696,992 patent/US6864576B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20040090843A1 (en) | 2004-05-13 |
US6864576B2 (en) | 2005-03-08 |
TWI299517B (en) | 2008-08-01 |
KR20040025601A (ko) | 2004-03-24 |
CN1489430A (zh) | 2004-04-14 |
EP1401250A1 (en) | 2004-03-24 |
US20040053497A1 (en) | 2004-03-18 |
TW200405419A (en) | 2004-04-01 |
US6867132B2 (en) | 2005-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100488256B1 (ko) | 적층부내의 수직 전기적 상호접속부 | |
EP1400848B1 (en) | Method for producing circuitry using embossing | |
CN105393334A (zh) | 压印有图案以形成隔离器件区域的基板 | |
US20040115945A1 (en) | Using an electron beam to write phase change memory devices | |
KR100577544B1 (ko) | 메모리 구조물을 위한 전극들, 방법 및 장치 | |
JP2004111931A (ja) | 相互接続用の導電性ラインパッド | |
JP2005509282A5 (ja) | ||
KR100623143B1 (ko) | 하나 이상의 메모리 장치를 구비한 매트릭스-어드레싱가능장치 | |
KR100603678B1 (ko) | 폴딩된 메모리 층 | |
KR20040111435A (ko) | 다수의 적층된 매트릭스-어드레스 가능한 메모리디바이스들을 포함하는 용적형 데이타 저장장치 | |
US6775173B2 (en) | Matrix-addressable apparatus with one or more memory devices | |
US11869725B2 (en) | Multi-stacked capacitor | |
CN114678278A (zh) | 着陆焊盘的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060418 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090421 |