JP2004111849A

JP2004111849A - Ceramic wiring board, component-mounted wiring board using it, and their manufacturing methods

Info

Publication number: JP2004111849A
Application number: JP2002275734A
Authority: JP
Inventors: Makoto Origuchi; 折口　誠
Original assignee: NGK Spark Plug Co Ltd
Current assignee: Niterra Co Ltd
Priority date: 2002-09-20
Filing date: 2002-09-20
Publication date: 2004-04-08

Abstract

<P>PROBLEM TO BE SOLVED: To provide a ceramic wiring board that can effectively prevent the occurrence of solder bridging without compromising the certainty of soldering of individual pads when the arranging pitch of the pads is made finer. <P>SOLUTION: This ceramic wiring board is formed in a state where a plurality of substrate-side terminal pads 155 respectively electrically connected to metallic wiring layers is arranged on the main surface of its main body 3 for surface-mounting an electronic component 100 through soldered connections 102. On the main surface of each terminal pad 155, a soldering area 156 coupled with a soldered connection 102 is formed and a solder block section 157 having lower solder wettability than the soldering area 156 has is formed in the circumference of the soldering area 156. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
この発明は、セラミック配線基板、それを用いた部品実装済み配線基板、及びそれらの製造方法に関する。
【０００２】
【発明の属する技術分野】
この発明はセラミック配線基板に関し、特に高周波用に適したセラミック配線基板に関する。
【０００３】
【従来の技術】
【特許文献１】
特開２００１−０４４３２３号公報
【０００４】
従来、配線基板、例えば、ＬＳＩやＩＣあるいはディスクリート部品などの半導体部品を搭載したり、あるいは基板内部に種々の厚膜印刷素子を作りこんだりした配線基板として、比較的高密度の配線が可能な多層セラミック配線基板が多用されている（例えば特許文献１等を参照）。この多層セラミック配線基板はセラミック誘電体層と金属配線層とを交互に積層したものであり、必要に応じてその表面に半導体部品が実装される。このようなセラミック配線基板は、例えば移動体通信機器をはじめとする高周波機器に多用され、特に携帯電話や無線ＬＡＮあるいは光通信インターフェース等の分野での需要増加が著しい。
【０００５】
上記のようなセラミック基板に部品を実装する場合は、部品側端子パッドと基板側端子パッドとを、半田バンプを挟む形で位置合わせして、リフローすることによりなされる。近年、上記のような高周波機器においては、高性能化及び多機能化の流れを受けて、使用するセラミック基板の配線が複雑化し、また、実装されるＬＳＩやＩＣの集積度も加速度的に増大している。当然、限られたスペース内に必要な機能を盛り込むために、小型化の要求も厳しくなっている。その結果、基板側端子パッドの数が増え、パッド形成間隔（ピッチ）は縮小の一途をたどっている。
【０００６】
【発明が解決しようとする課題】
この種のセラミック基板では、従来、パッドに対する半田濡れを改善することにより、部品実装の確実性を高めようとしていた。パッドの半田濡れは、例えばパッドの半田接合面にＡｕメッキを施すことにより大幅に改善される。しかし、上記のようにパッド形成間隔が小さくなった場合は、濡れ性が良好であることが一概に有利であるとは限らなくなってきた。すなわち、Ａｕは腐食電位が極端に高いため、不働態酸化膜がほとんど形成されない。従って、図１３に示すように、金メッキ層１５５ａの表面の半田濡れ角θは小さく、溶融した半田の流れも非常に起こりやすい。その結果、パッド形成間隔が小さくなると、金メッキ層１５５ａ上を流れた半田がパッド外の領域にはみ出して、隣のパッドとの間で短絡を起すことがある。このような現象は半田ブリッジングと呼ばれ、部品実装不良に直結する。つまり、半田接合の確実性を高めるためにパッドの半田濡れ性を改善すると、半田ブリッジングの発生頻度も高くなるため、パッドのファインピッチ化に対応できなくなるジレンマを生ずるのである。
【０００７】
本発明の課題は、パッド間隔がファインピッチ化した場合に、個々のパッドの半田接合の確実性を損なうことなく、半田ブリッジングを効果的に防止できるセラミック配線基板と、それを用いた部品実装済み配線基板、及びそれらの製造方法を提供することにある。
【０００８】
【課題を解決するための手段及び作用・効果】
上記の課題を解決するために、本発明のセラミック配線基板は、セラミック誘電体層と金属配線層とが積層された基板本体と、
電子部品を、半田接続部を介して面実装するために、基板本体の主表面に複数配列した形で形成され、各々金属配線層と導通する基板側端子パッドとを有し、
基板側端子パッドの主表面には半田接続部と結合される半田結合領域が形成され、かつ該半田結合領域の周囲には、該半田結合領域よりも半田濡れ性の小さい半田ブロック部が形成されてなることを特徴とする。
【０００９】
また、本発明の部品実装済み配線基板は、上記本発明のセラミック配線基板と、
部品側端子パッドを有し、基板側端子パッドに該部品側端子パッドが半田接続部を介して接続されることにより、セラミック配線基板の基板本体の主表面に面実装された電子部品と、を有することを特徴とする。
【００１０】
さらに、本発明の部品実装済み配線基板の製造方法は、上記の部品実装済み配線基板を製造するために、本発明のセラミック配線基板の基板側端子パッドに、電子部品の部品側端子パッドを、半田を介して対向配置し、その後リフロー熱処理することを特徴とする。
【００１１】
上記本発明によると、部品実装のためのリフロー時に、個々の基板側端子パッドの半田接合は半田結合領域にてなされる一方、その周囲には半田濡れ性の小さい半田ブロック部が形成されているので、半田結合領域より外に向かう半田の流動が該半田ブロック部にて阻止される。その結果、パッドがファインピッチ化した場合にも、半田ブリッジングの発生を効果的に抑制することができる。また、部品実装前に、基板側端子パッド上に半田ペーストによりバンプパターンを形成し、これをリフロー熱処理して半田バンプとする工程を実施することもできるが、このバンプ用のリフロー時にも同様に半田ブリッジングを抑制することができる。この場合、バンプとなる溶融半田は、半田ブロック部の作用により半田結合領域上に規制され、その形状と体積の安定化を図ることができる。その結果、特に、複数の半田バンプを形成する場合は、それら半田バンプの平坦度（あるいはコプラナリティー）が向上し、部品実装時の端子間接続不良の発生率を大幅に軽減できる。
【００１２】
特に、隣接する基板側端子パッドの主表面外周縁同士の最短縁間距離にて定義されるパッド間ピッチが２００μｍ以下（下限値は例えば１００μｍ程度）に設定されている場合、半田ブリッジングの発生が従来著しかったが、本発明の適用によりこれを効果的に抑制することができる。また、半田ブリッジングは、基板側端子パッドに盛られる半田の体積が大きく、パッド間ピッチが小さい場合、特に、パッド間ピッチがパッド寸法（主表面の面積を円換算した直径にて定義する）よりも小である場合に起こりやすいので、本発明の効果が特に顕著である。
【００１３】
半田ブロック部は、リフロー時において基板側端子パッドから流出しようとする溶融半田に対し、十分なブロック力を有していなければならない。溶融半田の流出力は、基板側端子パッド上の半田の体積が大きいほど、換言すれば基板側端子パッドが大きいほど大きくなるので、パッド寸法に応じて半田ブロック部の幅も増加させることが望ましいといえる。また、半田ブロック部の半田濡れ性が小さいほど小幅でも大きな半田ブロック力を確保できる。高集積化及び小型化の進む近年のセラミック配線基板においては、基板側端子パッドのパッド寸法をＤとして、Ｄは２００μｍ以下のもの（下限値は例えば１００μｍ程度）が主流となってきている。この場合、半田ブロック部として後述のＮｉ系酸化皮膜を用いる場合、その幅をＷとして、Ｗ／Ｄを０．１以上０．２５以下に設定することが望ましい。Ｗ／Ｄが０．１未満では半田ブロック効果が十分でなくなる場合があり、０．２５を超えるとパッド上の半田結合領域が小さくなりすぎて、半田接続不良等を起しやすくなる場合がある。なお、半田ブロック部の幅Ｗは、基板側端子パッドの主表面上に、該主表面の幾何学的重心位置を中心とする極座標を設定したとき、その動径方向に測定した幅をいい、角度方向に幅Ｗが変動する場合は、その平均値にて表すものとする。
【００１４】
基板側端子パッドの半田結合領域は金属層にて形成でき、半田ブロック部は非金属層として形成することができる。非金属層は金属との濡れ性が一般には低いので、半田の流動をブロックする効果が高い。このような非金属層は、例えば蒸着やスパッタリングなどで、下地の金属層とは無関係に成膜してもよいが、工数が増えやすい問題がある。そこで、半田ブロック部をなす非金属層を、該非金属層の下地をなす金属の酸化皮膜として形成すれば、該下地をなす金属の酸化処理により、その形成を容易に行なうことができる。
【００１５】
より具体的には、基板側端子パッドは、最表層部を形成する第一金属層と、該第一金属層に対し内層側に接して形成される該第一金属層よりも卑な金属よりなる第二金属層とを有するものとして構成できる。該基板側端子パッドの主表面には第一金属層よりなる半田結合領域が形成され、さらに、半田ブロック部は、半田結合領域の周囲にて第一金属層を非形成とすることにより第二金属層を露出させ、かつその露出した第二金属層の表面を酸化皮膜で覆ったものとして形成することができる。
【００１６】
また、本発明のセラミック配線基板の製造方法は、
セラミック誘電体層と金属配線層とが積層された基板本体の主表面に、最表層部を形成する第一金属層と、該第一金属層に対し内層側に接して形成される該第一金属層よりも卑な金属よりなる第二金属層とを有するパッド予備体を形成し、該パッド予備体の主表面にて第一金属層を、半田結合領域として予定された領域の周囲に沿って除去することにより、第二金属層の露出領域を形成し、
次いで第二金属層の露出領域の表面を酸化処理して、露出領域を酸化皮膜で覆うことにより、パッド予備体を、第一金属層よりなる半田結合領域と、該半田結合領域の周囲に形成された第二金属層の露出領域よりなり、かつ該露出領域の表面を酸化皮膜で覆った半田ブロック部と、を有する基板側端子パッドを形成することを特徴とする。
【００１７】
この態様によると、基板側端子パッド（パッド予備体）を、表面側から第一金属層と、該第一金属層より卑な第二金属層との少なくとも２層構造とすることにより、第一金属層の半田結合領域となる部分の周囲においてのみ、第一金属層を選択的に除去して第二金属層の露出領域を形成し、その露出領域を酸化処理することで、半田ブロック部をなす酸化皮膜を容易にかつ確実に形成することができる。酸化処理は、酸素含有雰囲気中にて行なう酸化熱処理とすることで、酸化皮膜をより簡便に形成できる。
【００１８】
第一金属層は、Ａｕを主成分とするＡｕ系金属層とすることができる。第二金属層がＮｉを主成分とするＮｉ系金属層であり、酸化皮膜がＮｉ酸化物を主成分とするＮｉ系酸化物層とすることができる。本明細書において主成分とは、質量含有率の最も高い成分をいう。Ａｕ系金属層はＡｕ又はＡｕ合金にて構成でき、Ｎｉ系金属層はＮｉ又はＮｉ合金にて構成できる。Ａｕ系金属層は半田との濡れ性が特に良好であり、半田結合領域の形成主体として好適に使用できる。また、周知のＡｕメッキ処理（電解メッキ又は無電解メッキ）により形成も極めて容易である。他方、Ｎｉ系金属層は、これを酸化して得られるＮｉ系酸化物の半田との濡れ性が特に小さく、半田ブロック部の形成主体として好適に使用できる。また、周知のＮｉメッキ処理（電解メッキ又は無電解メッキ）により形成も極めて容易である。
【００１９】
Ｎｉ系酸化物層は、Ｎｉ系金属層の酸化熱処理により容易に形成することができる。その熱処理温度は２００℃以上とするのがよい。熱処理温度が２００℃未満になると、半田ブロック部として機能しうる厚さのＮｉ系酸化物層を十分に形成することが困難になるか、又は形成できても非常な長時間を要し、製造能率の低下につながる。他方、熱処理温度の上限は、当然のことながら、Ｎｉ系金属層の融点と、セラミック誘電体層の融点もしくは軟化点とのうち、低い方の温度よりも低温に設定される。安定で緻密なＮｉ系酸化物層を形成するには、４００℃以下で熱処理を行うことがより望ましい。焼成が高温でなされるセラミック配線基板では、酸化熱処理の温度も高温化できるので、半田ブロック部として十分な厚さの酸化物層を容易に形成できる利点がある。
【００２０】
なお、熱処理雰囲気は、酸素含有雰囲気（酸素ガスを含有する雰囲気（例えば空気）のほか、水蒸気など、酸素原子を含む分子構造を有したガスを含有する雰囲気であってもよい）を使用する。Ｎｉ系酸化物層の形成を能率的に行なうには、その酸素濃度を５００ｐｐｍ以上に設定することが望ましい。
【００２１】
次に、半田ブロック部は、基板側端子パッド主表面を形成する第一金属層を、半田結合領域の周囲に沿って溝状又は孔列状に除去した形で形成することができる。このような形状の半田ブロック部は、第二金属層の露出領域をレーザービームにより、半田結合領域の周囲に沿って溝状又は孔列状にパターニングすることにより、容易にかつ高精度に形成することができる。特に、第一金属層をＡｕ系金属、第二金属層をＮｉ系金属層とする場合は、Ａｕの融点がＮｉの融点よりも相当低いため、Ａｕ系金属よりなる第一金属層のみをレーザービームにより選択的に除去することが容易である。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を用いて説明する。
図１は、本発明のセラミック配線基板の一実施例である高周波用多層セラミック配線基板（以下、単に基板ともいう）２の外観を示し、図２はその断面を模式的に示すものである。基板２はセラミック誘電体層５０と金属配線層３０とが積層された基板本体３を有し、その主表面には、電子部品１００を、半田接続部１０２を介して面実装するための基板側端子パッド１５５が、複数配列した形で形成されている。各基板側端子パッド１５５は、各々金属配線層３０とビア３５を介して導通する。また、各金属配線層３０同士も、セラミック誘電体層５０を厚さ方向に貫く層間ビア１３５により互いに電気的に接続される。
【００２３】
他方、電子部品１００は部品側端子パッド１０１を有し、基板側端子パッド１５５にこれら部品側端子パッド１０１が半田接続部１０２を介して接続されることにより、セラミック配線基板２の基板本体３の主表面に面実装され、基板２とともに部品実装済み配線基板１を構成する。電子部品１００は、例えばＩＣやＬＳＩなど、部品側端子パッド１０１を多数有した半導体集積回路部品であり、基板本体３の主表面上には、それら部品側端子パッド１０１に対応する複数の基板側端子パッド１５５が、図３に示すように、縦横所定の間隔で配列したパッドアレー１５４を形成している。なお、電子部品は、あるいはトランジスタ、ＦＥＴ、ダイオード、コンデンサ、コイルなどのディスクリート部品を含むものであってもよい。
【００２４】
本実施形態の基板２では、金属配線層３０は高周波伝送線路の要部をなし、ノイズ防護用のシールド部として機能する接地導体層５６ａ，５６ｂが随伴したものとして構成されている。接地導体層５６ａ，５６ｂは、金属配線層３０と同様の方法により、セラミック誘電体層５０を略全面に渡って被覆する形で形成されてなる。図１では、金属配線層３０が接地導体層５６ａ，５６ｂ間に挟み込まれ、高周波伝送線路がいわゆるストリップラインとして形成されているが、表層側の接地導体５６ａを省略してマイクロストリップラインを形成してもよい。この場合、基板本体３の表層部をなすセラミック誘電体層５０の表面に、金属配線層を露出形態にて形成することもできる。高周波伝送線路の形態は、この他にもスロットライン、コプレーナウェーブガイドなどを採用できる。
【００２５】
なお、本実施形態の基板２では、金属配線層３０のほかに、コンデンサ５４、インダクタ５３及び抵抗器５５などの種々の厚膜回路素子が作りこまれているが、厚膜回路素子を特に有さない、金属配線層のみを有する基板として構成することも可能である。また、本発明において高周波信号とは、８００ＭＨｚ以上の周波数を有した信号を意味する。
【００２６】
セラミック誘電体層５０を構成する誘電体材料としては、アルミナ含有量を９８％以上としたアルミナ質セラミックス、ムライト質セラミックス、窒化アルミニウムセラミックス、窒化珪素セラミックス、炭化珪素セラミックスおよびガラスセラミックス等、高周波領域においても誘電損失が小さい材質が本発明に好適に使用される。特に、誘電体基板表面の焼き上げ時の表面平滑性に優れる点において、ガラスとガラス以外のセラミックフィラーとの複合材料（以下、これをガラスセラミックという）や高純度アルミナ質セラミックスを使用することが特に望ましい。特にガラスセラミックとしては、ホウケイ酸系ガラスあるいはホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを４０〜６０重量部添加した系が、金属配線部との同時焼結性が良好で好ましい。
【００２７】
また、金属配線層３０に使用される金属の材質は、例えばセラミック誘電体層５０の材質としてガラスセラミックスを用いる場合には、Ａｇ、Ａｕ、Ｃｕのいずれかを主成分とするものを使用することができる。具体的には、Ａｇ系（Ａｇ単体、Ａｇ−金属酸化物（Ｍｎ、Ｖ、Ｂｉ、Ａｌ、Ｓｉ、Ｃｕ等の酸化物）、Ａｇ−ガラス添加、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ、Ａｇ−Ｒｈ等）、Ａｕ系（Ａｕ単体、Ａｕ−金属酸化物、Ａｕ−Ｐｄ、Ａｕ−Ｐｔ、Ａｕ−Ｒｈ等）、Ｃｕ系（Ｃｕ単体、Ｃｕ−金属酸化物、Ｃｕ−Ｐｄ、Ｃｕ−Ｐｔ、Ｃｕ−Ｒｈ等）等の低抵抗材料から選ばれるものを用いることができる。本実施形態では、Ｃｕ系のものを使用している。
【００２８】
次に、図３に示すように、各基板側端子パッド１５５の主表面には、半田接続部１０２と結合される半田結合領域１５６が形成され、該半田結合領域１５６の周囲には、該半田結合領域１５６よりも半田濡れ性の小さい半田ブロック部１５７が形成されている。各基板側端子パッド１５５は、パッド寸法Ｄ（主表面の面積を円換算した直径にて定義される）が８０μｍ以上２００μｍ以下であり、隣接する基板側端子パッド１５５，１５５のパッド間ピッチＳ（主表面外周縁同士の最短縁間距離にて定義される）が８０μｍ以上２００μｍ以下である。本実施形態では、各基板側端子パッド１５５の主表面は円状とされている。また、パッド間ピッチＳはパッド寸法Ｄよりも小である。
【００２９】
基板側端子パッド１５５の半田結合領域１５６は金属層にて形成され、半田ブロック部１５７は非金属層、具体的には該非金属層の下地をなす金属の酸化皮膜とされている。より詳細には、図４に示すように、基板側端子パッド１５５は、最表層部を形成する第一金属層１５５ａと、該第一金属層１５５ａに対し内層側に接して形成される、該第一金属層１５５ａよりも卑な金属よりなる第二金属層１５５ｎとを有する。図５に示すように、半田結合領域１５６は第一金属層１５５ａよりなる。また、半田ブロック部１５７は、該半田結合領域１５６の周囲にて第一金属層１５５ａを非形成とすることにより第二金属層１５５ｎを露出させ、かつその露出した第二金属層１５５ｎの表面を酸化皮膜１５８で覆ったものとして形成されている。
【００３０】
本実施形態では、第一金属層１５５ａはＡｕ系金属層１５５ａ（例えばＡｕ層）、第二金属層１５５ｎがＮｉを主成分とするＮｉ系金属層１５５ｎ（例えばＮｉ層）であり、いずれも無電解メッキにより形成されたものである。また、酸化皮膜１５８は、Ｎｉ酸化物を主成分とするＮｉ系酸化皮膜１５８であり、後述の通り、Ｎｉ系金属層１５５ｎの酸化熱処理により形成されたものである。そして、半田ブロック部１５７のＮｉ系酸化皮膜１５８の幅をＷとしたとき、パッド寸法Ｄに対する比Ｗ／Ｄが０．１以上０．２５以下である。図３に示すように、半田ブロック部１５７の幅Ｗは、基板側端子パッド１５５の主表面上に、該主表面の幾何学的重心位置Ｇを中心とする極座標を設定したとき、その動径ｒ方向に測定した幅をいい、角度方向に幅Ｗが変動する場合は、その平均値にて表す。
【００３１】
Ｎｉ系金属層１５５ｎの厚さは例えば１μｍ以上６μｍ以下である。Ｎｉ系金属層１５５ｎの厚さが１μｍ未満では基板側端子パッド１５５の耐食性が不足し、６μｍを超える厚さはメッキ時間の長大化など、コスト上の不利を招く。また、Ａｕ系金属層１５５ａの厚さが０．１μｍ未満になると半田結合領域１５６の半田濡れ性が不足し、半田接合不良を生じやすくなる。また、１μｍを超える厚さはコスト上の不利を招く。
【００３２】
本実施形態では、基板側端子パッド１５５の導電性を向上させるために、Ｎｉ系金属層１５５ｎの内層側に接してＣｕを主成分とするＣｕ系コア層１５５ｃが形成され、Ｎｉ系金属層１５５ｎは、該Ｃｕ系コア層１５５ｃの表面に形成されたＮｉメッキ層とされている。Ｃｕ系コア層１５５ｃは、ビア３５及び金属配線層３０（図２参照）とＣｕ系金属により一体形成される。
【００３３】
図３に示すように、半田ブロック部１５７は、基板側端子パッド１５５の主表面を形成する第一金属層１５５ａを半田結合領域１５６の周囲に沿って、図５に示すように溝状に除去した形で形成されている（ただし、第一金属層１５５ａの厚さに相当する浅いものである）。図３においては、半田結合領域１５６の全周に渡って溝状の半田ブロック部１５７が形成されている。これにより、半田結合領域１５６の周方向において半田ブロック効果が一様に達成される。ただし、図８に示すように、第一金属層１５５ａの非除去領域１６２により、半田ブロック効果が損なわれない範囲で、溝状の半田ブロック部１５７の一部を途切れさせてもよい。また、図９に示すように、半田ブロック部１５７を孔列状に形成してもよい。この場合、第一金属層１５５ａの非除去領域１６２も断続的に形成される。図８及び図９において半田ブロック部１５７の幅は、主表面の幾何学的重心位置Ｇを中心とする極座標において、非除去領域１６２の幅をゼロとして、角度方向に平均した値にて表す。例えば、半田ブロック部１５７の平均幅は、半田ブロック部１５７の全面積を、半田ブロック部１５７の角度方向の形成経路長にて割った値により算出可能である。
【００３４】
以下、基板１の製造方法の一例について説明する。
まず、図２のセラミック誘電体層５０となるべきセラミックグリーンシートを用意する。該セラミックグリーンシートは、セラミック誘電体層の原料セラミック粉末（例えば、ガラスセラミック粉末の場合、ホウケイ酸ガラス粉末とアルミナ等のセラミックフィラー粉末との混合粉末）に溶剤（アセトン、メチルエチルケトン、ジアセトン、メチルイソブチルケトン、ベンゼン、ブロムクロロメタン、エタノール、ブタノール、プロパノール、トルエン、キシレンなど）、結合剤（アクリル系樹脂（例えば、ポリアクリル酸エステル、ポリメチルメタクリレート）、セルロースアセテートブチレート、ポリエチレン、ポリビニルアルコール、ポリビニルブチラールなど）、可塑剤（ブチルベンジルフタレート、ジブチルフタレート、ジメチルフタレート、フタル酸エステル、ポリエチレングリコール誘導体、トリクレゾールホスフェートなど）、解膠剤（脂肪酸（グリセリントリオレートなど）、界面活性剤（ベンゼンスルホン酸など）、湿潤剤（アルキルアリルポリエーテルアルコール、ポチエチレングリコールエチルエーテル、ニチルフェニルグリコール、ポリオキシエチレンエステルなど）などの添加剤を配合して混練し、ドクターブレード法等によりシート状に成形したものである。
【００３５】
そして、上記のセラミックグリーンシート上に金属配線層（接地導体層５６を含む）となるべき配線層金属粉末パターンを形成する。配線層金属粉末パターンは、Ｃｕを主成分とする金属粉末のペーストを用いて公知のスクリーン印刷法により形成される。金属粉末のペーストは、金属粉末に、エチルセルロース等の有機バインダと、ブチルカルビトール等の有機溶剤を適度な粘度が得られるように配合・調整したものである。
【００３６】
配線層金属粉末パターンを形成したら、その上に別のセラミックグリーンシートを重ね、さらにパターン印刷／セラミックグリーンシート積層の工程を繰り返す。そして、基板側端子パッド１５５のＣｕ系コア層１５５ｃとなるべき配線層金属粉末パターンを、最後のセラミックグリーンシートの表面に形成して、グリーン積層体を得る。なお、ビア３５，１３５を形成する場合は、セラミックグリーンシートのビア形成位置にドリル等を用いて穿孔しておき、ここに金属ペーストを充填するようにする。
【００３７】
上記のグリーン積層体を焼成することにより、基板側端子パッド１５５のうち、Ｃｕ系コア層１５５ｃまでが形成された基板中間製品が得られる。本実施形態では、セラミック誘電体層が前述のガラスセラミックにて構成されており、焼成温度は８５０℃以上１０００℃以下（例えば９５０℃）である。次いで、図６の工程１に示すように、Ｃｕ系コア層１５５ｃ上に第二金属層１５５ｎをなすＮｉ系金属層を無電解メッキにより形成し、さらに、工程２に示すように、その第二金属層１５５ｎ上に第一金属層１５５ａをなすＡｕ系金属層を無電解メッキにより形成することにより、パッド予備体１５５’を作る。
【００３８】
そして、工程３に示すように、各パッド予備体１５５’の主表面にて第一金属層１５５ａを、レーザービームＬＢにより、半田結合領域１５６として予定された領域の周囲に沿って除去し、第二金属層１５５ｎの露出領域を形成する。レーザービームＬＢのビーム径は、得るべき露出領域ひいては半田ブロック部１５７の幅に応じて調整する。また、第一金属層１５５ａをなすＡｕ系金属層が除去され、第二金属層１５５ｎをなすＮｉ系金属層がなるべく除去されないように、レーザービームＬＢのエネルギーを調整する。ただし、半田結合領域１５６における半田接合性に影響が及ばない程度であれば、図１１に示すように、第二金属層１５５ｎ（Ｎｉ系金属層）の一部も含めて除去することも可能である。
【００３９】
次に、工程４に示すように、第二金属層１５５ｎの露出領域の表面を酸化処理して、露出領域をＮｉ系酸化物層よりなる酸化皮膜１５８で覆う。これにより、パッド予備体１５５’は、第一金属層１５５ａよりなる半田結合領域１５６と、該半田結合領域１５６の周囲に形成された第二金属層１５５ｎの露出領域よりなり、かつ該露出領域の表面を酸化皮膜１５８で覆った半田ブロック部１５７と、を有する基板側端子パッド１５５となる。酸化処理は、具体的にはＮｉ系金属層の酸化熱処理によりなされ、その熱処理温度は２００℃以上４００℃以下（例えば、２００℃程度）であり、熱処理雰囲気は酸素含有雰囲気（本実施形態では、大気（酸素含有率：約２０％））が使用される。また、形成されるＮｉ系酸化物層の厚さは１μｍ以上６μｍ以下である。
【００４０】
以上のようにして得られた基板１上に、電子部品１００を実装するには、次のようにする。すなわち、図１２の工程１に示すように、基板１の基板側端子パッド１５５上に、半田ペーストをスクリーン印刷することにより、バンプパターンを形成する。この後、リフロー熱処理することにより、形成したバンプパターンを半田バンプ１７０とする。なお、電子部品１００側にハンダバンプを形成してもよい。
【００４１】
次に、工程２に示すように、基板２の基板側端子パッド１５５に電子部品１００の部品側端子パッド１０１を、各々半田バンプ１７０を介して対向配置する。そして、工程３に示すように、再度リフロー熱処理すれば、各半田バンプ１７０はそれぞれ半田接続部１０２となり、部品実装済み配線基板が得られる。リフロー温度は使用する半田の材質により適宜調整する。例えば、共晶半田の場合は１７０℃以上１９０℃以下であり、Ｐｂフリー半田を使用する場合は、それよりも若干高く設定される。
【００４２】
半田バンプ１７０を形成する際に、ペースト印刷により形成したバンプパターンは溶融する。半田結合領域１５６を形成するＡｕ系金属よりなる第一金属層１５５ａは、半田との濡れ性が良好であり、図１３に示すように濡れ角θも小さい。従って、半田との密着力は非常に高くなるが、半田結合領域１５６外への半田の流出が生じやすくなる傾向にある。しかしながら、図５に示すように、半田結合領域１５６の外側に形成された半田ブロック部１５７のＮｉ系酸化物層１５８は、半田に対する濡れ角θが大きいため、溶融半田は半田結合領域１５６側に丸まって流出が抑制される。これにより、基板側端子パッド１５５のパッド間ピッチＳ（図３）が小さいにもかかわらず、半田ブリッジングが非常に発生しにくくなる。同様の半田ブリッジングは、部品実装時のリフロー熱処理時にも同様に防止できる。
【００４３】
以下、本発明の種々の変形態様について説明する。
半田ブロック部１５７の形成工程において、第二金属層１５５ｎの露出領域を形成するための第一金属層１５５ａの除去は、図６に示すような、レーザービームＬＢを用いる方法に限らず、例えばフォトリソグラフィー工程を用いることもできる。フォトリソグラフィー工程は、レーザービームＬＢを用いる工程と比較して、設備コストと排液管理コストとが嵩みやすいが、パターニングの自由度が高い利点がある。図７にその一例を示す。まず、工程１１に示すように、パッド予備体１５５’の表面をフォトレジスト層１６０にて覆い、半田ブロック部１５７のパターンをマスクにより露光し、さらに現像工程を経ることにより、フォトレジスト層１６０に半田ブロック部１５７のパターンに対応したエッチングウィンドウ１６１を形成する。次に、工程１２に示すように、Ａｕ系金属に対する選択エッチング性を有した腐食液（例えば王水：表面が不働態化するＮｉ系金属（第二金属層１５５ｎへの腐食活性は小さい）を用いて第一金属層１５５ａをエッチングすることにより、第二金属層１５５ｎの露出領域がエッチングウィンドウ１６１に対応したパターンにて形成される。次いで、工程１３に示すように、フォトレジスト層１６０を除去すれば、以降は図６の工程４と同様の酸化熱処理を行うことにより、酸化皮膜１５８を形成することができる。
【００４４】
また、上記実施形態の半田ブロック部１５７は、基板側端子パッド１５５の主表面に溝状に形成され、パッド側周面においては第一金属層１５５ａが残留したままであった。この構造は、レーザービームを用いて容易に形成できる反面、半田ペーストの塗付量が過剰となったりして溶融半田の体積が大きくなると、溝状の半田ブロック部１５７を乗り越える半田の流出を止められないこともありえる。そこで、図１０に示すように、基板側端子パッド１５５の主表面の外周縁部１５５ｐと、同じく側周面１５５ｓ（本実施形態では側周面１５５ｓの全部であるが、一部でもよい）とにまたがるように第一金属層１５５ａを除去し、その露出した第二金属層１５５ｎの表面に酸化皮膜１５８を形成すれば、半田ブロック効果をさらに高めることができる。このような半田ブロック部１５７は、図７と類似のフォトリソグラフィー工程により、容易に形成できる。
【図面の簡単な説明】
【図１】本発明のセラミック配線基板の一例の外観を示す斜視図。
【図２】図１のセラミック配線基板の内部構造の一例を模式的に示す断面図。
【図３】本発明における基板側端子パッドの形成形態の一例を示す平面図。
【図４】本発明における、基板側端子パッドを用いた電子部品の半田接続構造を拡大して示す断面模式図。
【図５】その要部をさらに拡大して示す断面模式図。
【図６】本発明のセラミック配線基板の製造方法の一例を示す工程説明図。
【図７】同じく別の例を示す工程説明図。
【図８】基板側端子パッドにおける半田ブロック部の形成形態の第一変形例を示す平面図。
【図９】同じく第二変形例を示す平面図。
【図１０】同じく第三変形例を示す断面図及び平面図。
【図１１】同じく第四変形例を示す要部断面図。
【図１２】本発明の部品実装済み配線基板の製造方法の一例を示す工程説明図。
【図１３】従来のセラミック配線基板に電子部品を実装する際の問題点を説明する図。
【符号の説明】
２　セラミック配線基板
３　基板本体
３０　金属配線層
５０　セラミック誘電体層
１００　電子部品
１０２　半田接続部
１５５　基板側端子パッド
１５６　半田結合領域
１５７　半田ブロック部
１５５ａ　第一金属層
１５５ｎ　第二金属層
１５５ｃ　Ｃｕ系コア層
１５５’　パッド予備体
１５８　酸化皮膜
ＬＢ　レーザービーム[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a ceramic wiring board, a wiring board on which components are mounted using the ceramic wiring board, and a method of manufacturing the same.
[0002]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a ceramic wiring board, and more particularly to a ceramic wiring board suitable for high frequency use.
[0003]
[Prior art]
[Patent Document 1]
Japanese Patent Application Laid-Open No. 2001-04323
Conventionally, relatively high-density wiring is possible as a wiring board, for example, a wiring board on which a semiconductor component such as an LSI, an IC or a discrete component is mounted, or various thick-film printing elements are built inside the board. Multilayer ceramic wiring boards are frequently used (for example, refer to Patent Document 1 and the like). This multilayer ceramic wiring board is obtained by alternately laminating ceramic dielectric layers and metal wiring layers, and a semiconductor component is mounted on the surface thereof as required. Such ceramic wiring boards are frequently used in high-frequency devices such as mobile communication devices, for example, and the demand for such devices in mobile phones, wireless LANs, optical communication interfaces and the like has been increasing remarkably.
[0005]
When components are mounted on the ceramic substrate as described above, the component-side terminal pads and the substrate-side terminal pads are aligned with a solder bump interposed therebetween and reflowed. In recent years, in the high-frequency devices as described above, due to the trend toward higher performance and more functions, the wiring of the ceramic substrate used has become more complicated, and the degree of integration of LSIs and ICs to be mounted has been increasing at an accelerating rate. are doing. Naturally, the demand for miniaturization has become strict in order to incorporate necessary functions in a limited space. As a result, the number of substrate-side terminal pads increases, and the pad formation interval (pitch) keeps decreasing.
[0006]
[Problems to be solved by the invention]
Conventionally, with this type of ceramic substrate, it has been attempted to improve the reliability of component mounting by improving the solder wetting to the pad. The solder wettability of the pad is greatly improved by, for example, applying Au plating to the solder joint surface of the pad. However, when the pad formation interval is reduced as described above, good wettability is not always advantageous. That is, since Au has an extremely high corrosion potential, a passive oxide film is hardly formed. Therefore, as shown in FIG. 13, the solder wetting angle θ on the surface of the gold plating layer 155a is small, and the flow of the molten solder is very likely to occur. As a result, when the pad formation interval is reduced, the solder flowing on the gold plating layer 155a may protrude into a region outside the pad, and may cause a short circuit with an adjacent pad. Such a phenomenon is called solder bridging and directly leads to component mounting failure. In other words, if the solder wettability of the pad is improved in order to increase the reliability of the solder joint, the frequency of occurrence of solder bridging also increases, thereby causing a dilemma that cannot cope with the fine pitch of the pad.
[0007]
An object of the present invention is to provide a ceramic wiring board which can effectively prevent solder bridging without impairing the reliability of solder bonding of individual pads when the pad spacing is made fine pitch, and a component mounting using the same. It is an object of the present invention to provide a finished wiring board and a method for manufacturing the same.
[0008]
[Means for Solving the Problems and Functions / Effects]
In order to solve the above problems, a ceramic wiring board of the present invention is a board body in which a ceramic dielectric layer and a metal wiring layer are laminated,
Electronic components, in order to surface-mount via a solder connection part, are formed in a form arranged in a plurality on the main surface of the substrate body, each having a substrate-side terminal pad that is electrically connected to the metal wiring layer,
On the main surface of the board-side terminal pad, a solder joint area to be joined to the solder joint is formed, and around the solder joint area, a solder block part having lower solder wettability than the solder joint area is formed. It is characterized by becoming.
[0009]
Further, the component-mounted wiring board of the present invention, the ceramic wiring board of the present invention,
An electronic component having a component-side terminal pad, the component-side terminal pad being connected to the board-side terminal pad via a solder connection portion, and an electronic component surface-mounted on the main surface of the substrate body of the ceramic wiring board; It is characterized by having.
[0010]
Further, the method of manufacturing a component-mounted wiring board of the present invention includes the following steps: (a) to manufacture the component-mounted wiring board, the board-side terminal pads of the ceramic wiring board of the present invention; It is characterized in that it is arranged to face through solder, and then is subjected to reflow heat treatment.
[0011]
According to the present invention, at the time of reflow for component mounting, solder bonding of the individual board-side terminal pads is performed in the solder bonding region, and a solder block portion having low solder wettability is formed around the solder bonding region. Therefore, the flow of the solder outward from the solder joint area is blocked by the solder block. As a result, even when the pads have a fine pitch, the occurrence of solder bridging can be effectively suppressed. Also, before mounting the components, a process of forming a bump pattern on the board-side terminal pad with a solder paste and performing a reflow heat treatment on the bump pattern to form a solder bump can be performed. Solder bridging can be suppressed. In this case, the molten solder serving as a bump is restricted on the solder bonding area by the action of the solder block, and the shape and volume can be stabilized. As a result, particularly when a plurality of solder bumps are formed, the flatness (or coplanarity) of the solder bumps is improved, and the rate of occurrence of poor connection between terminals during component mounting can be significantly reduced.
[0012]
In particular, when the pitch between the pads defined by the shortest distance between the outer peripheral edges of the main surfaces of adjacent substrate-side terminal pads is set to 200 μm or less (the lower limit is, for example, about 100 μm), solder bridging occurs. However, this is effectively suppressed by applying the present invention. In solder bridging, when the volume of the solder applied to the board-side terminal pads is large and the pitch between the pads is small, the pitch between the pads is particularly the pad dimension (defined by the diameter of the main surface area converted into a circle). The effect of the present invention is particularly remarkable because it is likely to occur when the size is smaller than the above.
[0013]
The solder block must have a sufficient blocking force against molten solder flowing out of the board-side terminal pads during reflow. The flow output of the molten solder increases as the volume of the solder on the board-side terminal pads increases, in other words, as the board-side terminal pads increase, so it is desirable to increase the width of the solder block portion according to the pad dimensions. It can be said that. Also, as the solder wettability of the solder block portion is smaller, a larger solder block force can be secured even with a smaller width. In recent years, in a ceramic wiring board in which high integration and miniaturization are progressing, D is 200 μm or less (the lower limit value is, for example, about 100 μm), and the mainstream is D. In this case, when a Ni-based oxide film described later is used as the solder block portion, it is desirable to set the width to W and set the W / D to 0.1 or more and 0.25 or less. If W / D is less than 0.1, the solder blocking effect may not be sufficient, and if W / D exceeds 0.25, the solder bonding area on the pad may be too small, which may cause poor solder connection. . The width W of the solder block portion refers to the width measured in the radial direction when polar coordinates centered on the geometric center of gravity of the main surface are set on the main surface of the board-side terminal pad. When the width W fluctuates in the angle direction, the width W is represented by an average value.
[0014]
The solder connection area of the board-side terminal pad can be formed of a metal layer, and the solder block can be formed of a non-metal layer. Since the nonmetal layer generally has low wettability with metal, it has a high effect of blocking the flow of solder. Such a non-metal layer may be formed irrespective of the underlying metal layer by, for example, vapor deposition or sputtering, but there is a problem that the number of steps is easily increased. Therefore, if the non-metal layer forming the solder block portion is formed as an oxide film of the metal forming the base of the non-metal layer, the formation can be easily performed by oxidizing the metal forming the base.
[0015]
More specifically, the substrate-side terminal pad is made of a first metal layer forming the outermost layer and a metal lower than the first metal layer formed in contact with the first metal layer on the inner layer side. And a second metal layer. A solder joint region made of a first metal layer is formed on the main surface of the board-side terminal pad, and further, the solder block portion has a second metal layer formed around the solder joint region by not forming the first metal layer. It can be formed by exposing the metal layer and covering the surface of the exposed second metal layer with an oxide film.
[0016]
Further, the method for manufacturing a ceramic wiring board of the present invention,
A first metal layer forming an outermost layer portion on the main surface of the substrate body on which the ceramic dielectric layer and the metal wiring layer are laminated; and a first metal layer formed in contact with an inner layer side with respect to the first metal layer. Forming a pad preform having a second metal layer made of a metal lower than the metal layer, and forming a first metal layer on a main surface of the pad preform along a periphery of a region intended as a solder bonding region; Forming an exposed region of the second metal layer by removing
Next, the surface of the exposed region of the second metal layer is oxidized, and the exposed region is covered with an oxide film, so that a pad preliminary body is formed around the solder bonding region made of the first metal layer and around the solder bonding region. A substrate-side terminal pad formed of an exposed region of the second metal layer provided and having a solder block portion in which the surface of the exposed region is covered with an oxide film.
[0017]
According to this aspect, the substrate-side terminal pad (pad preliminary body) has at least a two-layer structure of a first metal layer from the surface side and a second metal layer that is lower than the first metal layer, thereby providing a first pad. Only around the portion of the metal layer to be the solder bonding area, the first metal layer is selectively removed to form an exposed area of the second metal layer, and the exposed area is oxidized to form a solder block portion. The oxide film to be formed can be easily and reliably formed. By performing the oxidation treatment as an oxidation heat treatment performed in an oxygen-containing atmosphere, an oxide film can be more easily formed.
[0018]
The first metal layer can be an Au-based metal layer containing Au as a main component. The second metal layer may be a Ni-based metal layer mainly containing Ni, and the oxide film may be a Ni-based oxide layer mainly containing Ni oxide. In this specification, the main component refers to a component having the highest mass content. The Au-based metal layer can be made of Au or an Au alloy, and the Ni-based metal layer can be made of Ni or a Ni alloy. The Au-based metal layer has particularly good wettability with solder, and can be suitably used as a main constituent of the solder bonding region. Further, formation by a well-known Au plating process (electrolytic plating or electroless plating) is extremely easy. On the other hand, the Ni-based metal layer has particularly low wettability of the Ni-based oxide obtained by oxidizing the Ni-based metal layer with the solder, and can be suitably used as a main constituent of the solder block portion. Also, the formation is extremely easy by well-known Ni plating (electrolytic plating or electroless plating).
[0019]
The Ni-based oxide layer can be easily formed by oxidizing heat treatment of the Ni-based metal layer. The heat treatment temperature is preferably 200 ° C. or higher. When the heat treatment temperature is lower than 200 ° C., it becomes difficult to sufficiently form a Ni-based oxide layer having a thickness capable of functioning as a solder block portion, or even if it can be formed, it takes a very long time, and It leads to a decrease in efficiency. On the other hand, the upper limit of the heat treatment temperature is naturally set lower than the lower one of the melting point of the Ni-based metal layer and the melting point or softening point of the ceramic dielectric layer. In order to form a stable and dense Ni-based oxide layer, it is more preferable to perform the heat treatment at 400 ° C. or lower. In the case of a ceramic wiring substrate which is fired at a high temperature, the temperature of the oxidizing heat treatment can be increased, so that there is an advantage that an oxide layer having a sufficient thickness as a solder block portion can be easily formed.
[0020]
Note that an oxygen-containing atmosphere (an atmosphere containing an oxygen gas (for example, air) or an atmosphere containing a gas having a molecular structure including an oxygen atom, such as water vapor) may be used as the heat treatment atmosphere. In order to efficiently form the Ni-based oxide layer, it is desirable to set the oxygen concentration to 500 ppm or more.
[0021]
Next, the solder block portion can be formed by removing the first metal layer that forms the main surface of the board-side terminal pad in a groove or hole array along the periphery of the solder connection region. The solder block portion having such a shape is formed easily and with high precision by patterning the exposed region of the second metal layer with a laser beam in a groove or hole array along the periphery of the solder joint region. be able to. In particular, when the first metal layer is an Au-based metal and the second metal layer is a Ni-based metal layer, the melting point of Au is considerably lower than the melting point of Ni. It is easy to remove selectively by the beam.
[0022]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 shows the appearance of a multilayer ceramic wiring board for high frequency (hereinafter simply referred to as a substrate) 2 which is an embodiment of the ceramic wiring board of the present invention, and FIG. 2 schematically shows a cross section thereof. The substrate 2 has a substrate body 3 on which a ceramic dielectric layer 50 and a metal wiring layer 30 are laminated, and has on its main surface a substrate side for surface mounting an electronic component 100 via a solder connection portion 102. A plurality of terminal pads 155 are formed. Each of the board-side terminal pads 155 is electrically connected to the metal wiring layer 30 via the via 35. The metal wiring layers 30 are also electrically connected to each other by interlayer vias 135 penetrating the ceramic dielectric layer 50 in the thickness direction.
[0023]
On the other hand, the electronic component 100 has component-side terminal pads 101, and these component-side terminal pads 101 are connected to the board-side terminal pads 155 via the solder connection portions 102, so that the board body 3 of the ceramic wiring board 2 is formed. It is surface-mounted on the main surface and constitutes the component-mounted wiring board 1 together with the board 2. The electronic component 100 is a semiconductor integrated circuit component having a large number of component-side terminal pads 101, such as an IC or an LSI, on the main surface of the substrate body 3, a plurality of substrate-side terminals corresponding to the component-side terminal pads 101 are provided. As shown in FIG. 3, the terminal pads 155 form pad arrays 154 arranged at predetermined vertical and horizontal intervals. The electronic components may include discrete components such as transistors, FETs, diodes, capacitors, coils, and the like.
[0024]
In the substrate 2 of the present embodiment, the metal wiring layer 30 forms a main part of the high-frequency transmission line, and is configured so as to be accompanied by ground conductor layers 56a and 56b functioning as shield parts for protecting noise. The ground conductor layers 56a and 56b are formed in the same manner as the metal wiring layer 30 so as to cover the ceramic dielectric layer 50 over substantially the entire surface. In FIG. 1, the metal wiring layer 30 is sandwiched between the ground conductor layers 56a and 56b, and the high-frequency transmission line is formed as a so-called strip line. However, the ground conductor 56a on the surface layer is omitted to form a microstrip line. You may. In this case, a metal wiring layer can be formed in an exposed form on the surface of the ceramic dielectric layer 50 forming the surface layer of the substrate body 3. Other forms of the high-frequency transmission line include a slot line and a coplanar waveguide.
[0025]
In addition, in the substrate 2 of the present embodiment, various thick film circuit elements such as the capacitor 54, the inductor 53, and the resistor 55 are formed in addition to the metal wiring layer 30. Alternatively, it is also possible to configure a substrate having only a metal wiring layer. In the present invention, a high-frequency signal means a signal having a frequency of 800 MHz or more.
[0026]
The dielectric material constituting the ceramic dielectric layer 50 includes alumina ceramics having an alumina content of 98% or more, mullite ceramics, aluminum nitride ceramics, silicon nitride ceramics, silicon carbide ceramics, and glass ceramics in a high frequency range. Also, a material having a small dielectric loss is suitably used in the present invention. In particular, in terms of excellent surface smoothness when the dielectric substrate surface is baked, it is particularly preferable to use a composite material of glass and a ceramic filler other than glass (hereinafter referred to as a glass ceramic) or a high-purity alumina ceramic. desirable. In particular, as the glass ceramic, a system in which 40 to 60 parts by weight of an inorganic ceramic filler such as alumina is added to a borosilicate glass or a lead borosilicate glass is preferable since the simultaneous sinterability with the metal wiring portion is good.
[0027]
In the case where glass ceramics is used as the material of the ceramic dielectric layer 50, for example, the material of the metal used for the metal wiring layer 30 should be one containing Ag, Au, or Cu as a main component. Can be. Specifically, Ag-based (Ag alone, Ag-metal oxide (oxide of Mn, V, Bi, Al, Si, Cu, etc.)), Ag-glass addition, Ag-Pd, Ag-Pt, Ag-Rh Etc.), Au-based (Au alone, Au-metal oxide, Au-Pd, Au-Pt, Au-Rh, etc.), Cu-based (Cu simplex, Cu-metal oxide, Cu-Pd, Cu-Pt, Cu -Rh or the like can be used. In this embodiment, a Cu-based material is used.
[0028]
Next, as shown in FIG. 3, on the main surface of each board-side terminal pad 155, a solder joint area 156 to be joined to the solder joint 102 is formed, and around the solder joint area 156, the solder joint area 156 is formed. A solder block portion 157 having lower solder wettability than the bonding region 156 is formed. Each of the board-side terminal pads 155 has a pad size D (defined as a diameter obtained by converting the area of the main surface into a circle) of not less than 80 μm and not more than 200 μm, and a pitch S between adjacent board-side terminal pads 155, 155 ( (Defined as the distance between the shortest edges between the outer peripheral edges of the main surface) is 80 μm or more and 200 μm or less. In the present embodiment, the main surface of each substrate-side terminal pad 155 is circular. The pad pitch S is smaller than the pad dimension D.
[0029]
The solder bonding area 156 of the board-side terminal pad 155 is formed of a metal layer, and the solder block portion 157 is formed of a non-metal layer, specifically, an oxide film of a metal serving as a base of the non-metal layer. More specifically, as shown in FIG. 4, the substrate-side terminal pad 155 is formed in contact with a first metal layer 155 a forming the outermost layer and an inner layer side with respect to the first metal layer 155 a. And a second metal layer 155n made of a metal that is lower than the first metal layer 155a. As shown in FIG. 5, the solder connection region 156 is formed of the first metal layer 155a. In addition, the solder block portion 157 exposes the second metal layer 155n by not forming the first metal layer 155a around the solder connection region 156, and removes the surface of the exposed second metal layer 155n. It is formed as being covered with an oxide film 158.
[0030]
In the present embodiment, the first metal layer 155a is an Au-based metal layer 155a (for example, an Au layer), and the second metal layer 155n is a Ni-based metal layer 155n (for example, an Ni layer) containing Ni as a main component. It is formed by electrolytic plating. The oxide film 158 is a Ni-based oxide film 158 containing Ni oxide as a main component, and is formed by oxidizing heat treatment of the Ni-based metal layer 155n as described later. When the width of the Ni-based oxide film 158 of the solder block portion 157 is W, the ratio W / D to the pad dimension D is 0.1 or more and 0.25 or less. As shown in FIG. 3, the width W of the solder block portion 157 is determined by setting the radial coordinate on the main surface of the board-side terminal pad 155 at the center of the geometric center of gravity G of the main surface. It refers to the width measured in the r direction, and when the width W fluctuates in the angle direction, it is represented by the average value.
[0031]
The thickness of the Ni-based metal layer 155n is, for example, 1 μm or more and 6 μm or less. If the thickness of the Ni-based metal layer 155n is less than 1 μm, the corrosion resistance of the substrate-side terminal pad 155 is insufficient, and if the thickness exceeds 6 μm, disadvantages in cost such as a longer plating time are caused. On the other hand, if the thickness of the Au-based metal layer 155a is less than 0.1 μm, the solder wettability of the solder joint region 156 will be insufficient, and solder joint failure will easily occur. Further, a thickness exceeding 1 μm causes a disadvantage in cost.
[0032]
In the present embodiment, in order to improve the conductivity of the substrate-side terminal pad 155, a Cu-based core layer 155c containing Cu as a main component is formed in contact with the inner layer side of the Ni-based metal layer 155n, and the Ni-based metal layer 155n Is a Ni plating layer formed on the surface of the Cu-based core layer 155c. The Cu-based core layer 155c is formed integrally with the via 35 and the metal wiring layer 30 (see FIG. 2) using a Cu-based metal.
[0033]
As shown in FIG. 3, the solder block portion 157 removes the first metal layer 155a forming the main surface of the board-side terminal pad 155 along the periphery of the solder bonding region 156 in a groove shape as shown in FIG. (However, shallower equivalent to the thickness of the first metal layer 155a). In FIG. 3, a groove-shaped solder block portion 157 is formed over the entire periphery of the solder connection region 156. Thereby, the solder block effect is uniformly achieved in the circumferential direction of the solder connection region 156. However, as shown in FIG. 8, a part of the groove-shaped solder block portion 157 may be interrupted by the non-removed region 162 of the first metal layer 155a as long as the solder block effect is not impaired. Further, as shown in FIG. 9, the solder block portion 157 may be formed in a row of holes. In this case, the non-removed region 162 of the first metal layer 155a is also formed intermittently. 8 and 9, the width of the solder block portion 157 is represented by a value obtained by averaging the width of the non-removed region 162 in the angular direction with the width of the non-removed region 162 being zero in polar coordinates centered on the geometric center of gravity G of the main surface. For example, the average width of the solder block 157 can be calculated by a value obtained by dividing the entire area of the solder block 157 by the path length of the solder block 157 in the angular direction.
[0034]
Hereinafter, an example of a method for manufacturing the substrate 1 will be described.
First, a ceramic green sheet to be the ceramic dielectric layer 50 of FIG. 2 is prepared. The ceramic green sheet is prepared by mixing a raw material ceramic powder (for example, in the case of a glass ceramic powder, a mixed powder of borosilicate glass powder and a ceramic filler powder such as alumina) in a ceramic dielectric layer with a solvent (acetone, methyl ethyl ketone, diacetone, methyl isobutyl). Ketone, benzene, bromochloromethane, ethanol, butanol, propanol, toluene, xylene, etc., binder (acrylic resin (eg, polyacrylate, polymethyl methacrylate), cellulose acetate butyrate, polyethylene, polyvinyl alcohol, polyvinyl) Butyral, etc.), plasticizers (butyl benzyl phthalate, dibutyl phthalate, dimethyl phthalate, phthalate, polyethylene glycol derivatives, tricresole phosph Peptizers), peptizers (fatty acids (such as glycerin triolate), surfactants (such as benzenesulfonic acid), wetting agents (such as alkyl allyl polyether alcohol, potiethylene glycol ethyl ether, nityl phenyl glycol, and polyoxyethylene esters) And the like, and kneaded, and formed into a sheet by a doctor blade method or the like.
[0035]
Then, a wiring layer metal powder pattern to be a metal wiring layer (including the ground conductor layer 56) is formed on the ceramic green sheet. The wiring layer metal powder pattern is formed by a known screen printing method using a paste of a metal powder containing Cu as a main component. The metal powder paste is obtained by mixing and adjusting an organic binder such as ethyl cellulose and an organic solvent such as butyl carbitol to the metal powder so as to obtain an appropriate viscosity.
[0036]
After the wiring layer metal powder pattern is formed, another ceramic green sheet is overlaid thereon, and the steps of pattern printing / ceramic green sheet lamination are repeated. Then, a wiring layer metal powder pattern to be the Cu-based core layer 155c of the substrate-side terminal pad 155 is formed on the surface of the last ceramic green sheet to obtain a green laminate. When the vias 35 and 135 are formed, a hole is formed in the via-forming position of the ceramic green sheet using a drill or the like, and a metal paste is filled therein.
[0037]
By firing the green laminate, an intermediate substrate product in which the Cu-based core layer 155c among the substrate-side terminal pads 155 is formed is obtained. In the present embodiment, the ceramic dielectric layer is made of the above-mentioned glass ceramic, and the firing temperature is 850 ° C. or more and 1000 ° C. or less (for example, 950 ° C.). Next, as shown in Step 1 of FIG. 6, a Ni-based metal layer that forms the second metal layer 155n is formed on the Cu-based core layer 155c by electroless plating. A pad preform 155 'is formed by forming an Au-based metal layer constituting the first metal layer 155a on the metal layer 155n by electroless plating.
[0038]
Then, as shown in Step 3, the first metal layer 155a is removed along the periphery of the area planned as the solder bonding area 156 by the laser beam LB on the main surface of each pad preliminary body 155 '. An exposed region of the bimetal layer 155n is formed. The beam diameter of the laser beam LB is adjusted in accordance with the exposure area to be obtained and the width of the solder block 157. The energy of the laser beam LB is adjusted so that the Au-based metal layer forming the first metal layer 155a is removed and the Ni-based metal layer forming the second metal layer 155n is not removed as much as possible. However, as long as the solder bonding property in the solder bonding region 156 is not affected, as shown in FIG. 11, it is possible to remove a part of the second metal layer 155n (Ni-based metal layer). is there.
[0039]
Next, as shown in step 4, the surface of the exposed region of the second metal layer 155n is oxidized, and the exposed region is covered with an oxide film 158 made of a Ni-based oxide layer. Thus, the pad preliminary body 155 ′ includes the solder bonding region 156 formed of the first metal layer 155a and the exposed region of the second metal layer 155n formed around the solder bonding region 156. A substrate-side terminal pad 155 having a solder block portion 157 whose surface is covered with an oxide film 158. The oxidation treatment is specifically performed by an oxidation heat treatment of the Ni-based metal layer, the heat treatment temperature is 200 ° C. or more and 400 ° C. or less (for example, about 200 ° C.), and the heat treatment atmosphere is an oxygen-containing atmosphere (in the present embodiment, Atmosphere (oxygen content: about 20%) is used. The thickness of the formed Ni-based oxide layer is 1 μm or more and 6 μm or less.
[0040]
The mounting of the electronic component 100 on the substrate 1 obtained as described above is performed as follows. That is, as shown in Step 1 of FIG. 12, a solder paste is screen-printed on the board-side terminal pads 155 of the board 1 to form a bump pattern. Thereafter, the formed bump pattern is formed as a solder bump 170 by performing a reflow heat treatment. Note that a solder bump may be formed on the electronic component 100 side.
[0041]
Next, as shown in Step 2, the component-side terminal pads 101 of the electronic component 100 are arranged opposite to the board-side terminal pads 155 of the board 2 via the solder bumps 170, respectively. Then, as shown in Step 3, if reflow heat treatment is performed again, each of the solder bumps 170 becomes the solder connection portion 102, and a component-mounted wiring board is obtained. The reflow temperature is appropriately adjusted depending on the solder material used. For example, the temperature is set to 170 ° C. or more and 190 ° C. or less for eutectic solder, and slightly higher than that for Pb-free solder.
[0042]
When the solder bump 170 is formed, the bump pattern formed by the paste printing melts. The first metal layer 155a made of an Au-based metal forming the solder bonding region 156 has good wettability with solder, and has a small wetting angle θ as shown in FIG. Therefore, although the adhesive force with the solder is very high, there is a tendency that the outflow of the solder to the outside of the solder joint region 156 is likely to occur. However, as shown in FIG. 5, the Ni-based oxide layer 158 of the solder block portion 157 formed outside the solder bonding region 156 has a large wetting angle θ with respect to the solder. Curled to prevent outflow. Thus, solder bridging is very unlikely to occur despite the small inter-pad pitch S (FIG. 3) of the board-side terminal pads 155. Similar solder bridging can be similarly prevented during reflow heat treatment during component mounting.
[0043]
Hereinafter, various modifications of the present invention will be described.
In the step of forming the solder block portion 157, the removal of the first metal layer 155a for forming the exposed region of the second metal layer 155n is not limited to the method using the laser beam LB as shown in FIG. A lithography step can also be used. In the photolithography process, as compared with the process using the laser beam LB, the equipment cost and the drainage management cost are easily increased, but there is an advantage that the degree of freedom in patterning is high. FIG. 7 shows an example. First, as shown in step 11, the surface of the pad preform 155 'is covered with a photoresist layer 160, the pattern of the solder block portion 157 is exposed with a mask, and further subjected to a development step, so that the photoresist layer 160 An etching window 161 corresponding to the pattern of the solder block 157 is formed. Next, as shown in Step 12, a corrosive solution having a selective etching property for the Au-based metal (for example, aqua regia: a Ni-based metal whose surface is passivated (corrosion activity to the second metal layer 155n is small)) The first metal layer 155a is etched to form an exposed region of the second metal layer 155n in a pattern corresponding to the etching window 161. Next, as shown in Step 13, the photoresist layer 160 is removed. Then, the oxide film 158 can be formed by performing the same oxidizing heat treatment as in step 4 in FIG.
[0044]
Further, the solder block portion 157 of the above embodiment is formed in a groove shape on the main surface of the board-side terminal pad 155, and the first metal layer 155a remains on the pad-side peripheral surface. Although this structure can be easily formed by using a laser beam, when the amount of the applied solder paste becomes excessive or the volume of the molten solder becomes large, the outflow of the solder over the groove-shaped solder block portion 157 is stopped. It may not be possible. Therefore, as shown in FIG. 10, the outer peripheral edge 155 p of the main surface of the substrate-side terminal pad 155 and the side peripheral surface 155 s (in the present embodiment, the whole of the side peripheral surface 155 s but may be a part). If the first metal layer 155a is removed so as to straddle and the oxide film 158 is formed on the exposed surface of the second metal layer 155n, the solder blocking effect can be further enhanced. Such a solder block portion 157 can be easily formed by a photolithography process similar to that of FIG.
[Brief description of the drawings]
FIG. 1 is a perspective view showing the appearance of an example of a ceramic wiring board of the present invention.
FIG. 2 is a sectional view schematically showing an example of the internal structure of the ceramic wiring board of FIG. 1;
FIG. 3 is a plan view showing an example of a form of forming a substrate-side terminal pad according to the present invention.
FIG. 4 is an enlarged schematic cross-sectional view showing a solder connection structure of an electronic component using a substrate-side terminal pad according to the present invention.
FIG. 5 is a schematic cross-sectional view showing a further enlarged main part thereof.
FIG. 6 is a process explanatory view showing an example of the method for manufacturing a ceramic wiring board of the present invention.
FIG. 7 is a process explanatory view showing another example.
FIG. 8 is a plan view showing a first modification of the form of formation of the solder blocks in the board-side terminal pads.
FIG. 9 is a plan view showing a second modified example.
FIG. 10 is a cross-sectional view and a plan view showing a third modified example.
FIG. 11 is a cross-sectional view of a principal part showing a fourth modified example.
FIG. 12 is a process explanatory view showing an example of the method for manufacturing a component-mounted wiring board according to the present invention.
FIG. 13 is a diagram illustrating a problem when electronic components are mounted on a conventional ceramic wiring board.
[Explanation of symbols]
2 ceramic wiring board 3 substrate main body 30 metal wiring layer 50 ceramic dielectric layer 100 electronic component 102 solder connection part 155 board side terminal pad 156 solder bonding area 157 solder block part 155a first metal layer 155n second metal layer 155c Cu-based core Layer 155 'pad preform 158 oxide film LB laser beam

Claims

A substrate body on which a ceramic dielectric layer and a metal wiring layer are laminated,
Electronic components, for surface mounting via a solder connection portion, formed on the main surface of the substrate main body in a plurality arranged form, each having a substrate-side terminal pad electrically connected to the metal wiring layer,
On the main surface of the board-side terminal pad, a solder joint area to be joined to the solder joint is formed, and around the solder joint area, a solder block part having smaller solder wettability than the solder joint area is provided. A ceramic wiring board characterized by being formed.

2. The ceramic wiring board according to claim 1, wherein the board-side terminal pads have a pad-to-pad pitch defined by a shortest edge distance between outer peripheral edges of main surfaces of adjacent board-side terminal pads of 200 μm or less.

3. The ceramic wiring board according to claim 2, wherein the inter-pad pitch is smaller than the pad dimension.

4. The ceramic wiring board according to claim 1, wherein the solder connection region is formed of a metal layer, and the solder block portion is formed as a non-metal layer. 5.

5. The ceramic wiring board according to claim 4, wherein the non-metal layer forming the solder block is an oxide film of a metal forming a base of the non-metal layer.

The substrate-side terminal pad includes a first metal layer forming an outermost layer portion, and a second metal layer made of a metal lower than the first metal layer formed in contact with the first metal layer on the inner layer side. And the solder bonding region formed of the first metal layer is formed on a main surface of the substrate-side terminal pad. Further, the solder block portion is formed around the first metal layer around the solder bonding region. 6. The ceramic wiring board according to claim 5, wherein the second metal layer is exposed by not forming a layer, and the surface of the exposed second metal layer is covered with an oxide film.

The first metal layer is an Au-based metal layer mainly containing Au, the second metal layer is a Ni-based metal layer mainly containing Ni, and the oxide film is mainly composed of Ni oxide. The ceramic wiring board according to claim 6, which is a Ni-based oxide film.

The ceramic wiring board according to claim 7, wherein the Ni-based oxide film is formed by oxidizing heat treatment of the Ni-based metal layer.

A Cu-based core layer containing Cu as a main component is formed in contact with an inner layer side of the Ni-based metal layer, and the Ni-based metal layer is a Ni plating layer formed on a surface of the Cu-based core layer. 9. The ceramic wiring board according to 7 or 8.

Assuming that a pad dimension represented by a circle-converted diameter of the main surface area of the substrate-side terminal pad is D, and a width of the Ni-based oxide film of the solder block portion is W, D is 200 μm or less. The ceramic wiring board according to any one of claims 7 to 9, wherein W / D is 0.1 or more and 0.25 or less.

7. The solder block portion is formed by removing the first metal layer forming the main surface of the substrate-side terminal pad in a groove or a row of holes along the periphery of the solder bonding region. 11. The ceramic wiring board according to any one of claims 10 to 10.

A ceramic wiring board according to any one of claims 1 to 11,
An electronic component having a component-side terminal pad, and the component-side terminal pad being connected to the board-side terminal pad via the solder connection portion, so that the electronic component is surface-mounted on the main surface of the board body of the ceramic wiring board. Parts and
A component-mounted wiring board, characterized by having:

A first metal layer forming an outermost layer portion on the main surface of the substrate body on which the ceramic dielectric layer and the metal wiring layer are laminated; and a first metal layer formed in contact with an inner layer side with respect to the first metal layer. Form a pad preform having a second metal layer made of a metal lower than the metal layer,
Forming an exposed region of the second metal layer by removing the first metal layer on a main surface of the pad preliminary body along a periphery of a region scheduled as a solder bonding region;
Then, the surface of the exposed region of the second metal layer is oxidized, and the exposed region is covered with an oxide film, so that the pad preliminary body is connected to the solder bonding region made of the first metal layer and the solder bonding region. Forming a substrate-side terminal pad having an exposed area of the second metal layer formed around the area, and having a solder block portion in which the surface of the exposed area is covered with an oxide film. Manufacturing method of wiring board.

14. The method according to claim 13, wherein the oxidizing process is an oxidizing heat treatment performed in an oxygen-containing atmosphere.

In order to manufacture the component-mounted wiring board according to claim 12, a component-side terminal pad of an electronic component is soldered to the board-side terminal pad of the ceramic wiring board according to any one of claims 1 to 11. A method of manufacturing a component-mounted wiring board, comprising: disposing the wiring board facing each other, and then performing a reflow heat treatment.