JP2004109191A

JP2004109191A - 平面表示装置、表示用駆動回路、および表示用駆動方法

Info

Publication number: JP2004109191A
Application number: JP2002268271A
Authority: JP
Inventors: Satoshi Takahashi; 高橋　智; Tsutomu Sakamoto; 坂本　務
Original assignee: Toshiba Corp; Toshiba Electronic Engineering Co Ltd
Current assignee: Toshiba Corp; Toshiba Development and Engineering Corp
Priority date: 2002-09-13
Filing date: 2002-09-13
Publication date: 2004-04-08
Also published as: US20050134534A1; TWI284873B; CN1682262A; EP1542198A1; TW200405247A; KR100663823B1; WO2004025612A1; EP1542198A4; KR20050042193A

Abstract

【課題】配線抵抗に起因して画素輝度が不均一になることを防止する。
【解決手段】平面表示装置は複数の走査線Ｙと、複数の信号線Ｘと、これら走査線Ｙおよび信号線Ｘとの交差位置に配置され表面伝導型電子放出素子を含む複数の表示画素ＰＸと、映像処理回路４と、走査線ドライバ３と、信号線ドライバ２とを備える。特に、映像処理回路４は１水平ライン分の映像信号を所定数のブロックに区分しこれらブロック単位に映像信号の平均レベルを求める映像解析部４５、映像解析部４５から得られた映像信号の平均レベルに基づいて複数の走査線Ｙの配線抵抗による電圧降下に見合う補正係数をそれぞれのブロックについて決定する補正係数算出部４７、および補正係数算出部４７で決定された各補正係数を対応ブロックの映像信号にそれぞれ乗じる映像信号補正部４９を含む。
【選択図】　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は複数の表示画素が例えば表面伝導型電子放出素子を用いて構成されるフィールド・エミッション・ディスプレイ（ＦＥＤ）のような平面表示装置、並びにこの平面表示装置のための表示用駆動回路および表示用駆動方法に関する。
【０００２】
【従来の技術】
ＦＥＤは、一般に表示パネルとこの表示パネルを駆動する駆動回路とを備える。表示パネルは、横（水平）方向に伸びる複数の走査線、これら走査線に交差して縦（垂直）方向に伸びる複数の信号線、並びにこれら走査線および信号線の交差位置に配置される複数の表示画素を含む。カラー表示用の表示パネルでは、例えば水平方向において隣接する３個の表示画素がカラー表示画素として用いられる。各表示画素は表面伝導型電子放出素子およびこの電子放出素子から放出される電子ビームにより発光する赤（Ｒ）、緑（Ｇ）または青（Ｂ）の蛍光体で構成される。
【０００３】
駆動回路は複数の走査線の一端に接続されるＹドライバと、複数の信号線の一端に接続されるＸドライバを含む。Ｙドライバは走査信号を用いて複数の走査線を順次駆動し、Ｘドライバは各走査線が駆動される間に映像信号に対応したパルス幅の駆動信号を用いて複数の信号線を駆動する。各表示画素は対応信号線および対応走査線間の画素電圧に対応した輝度で発光する。
【０００４】
ところで、各走査線は配線抵抗を持ち、Ｙドライバからの距離によって異なる電圧降下を発生させる。このため、例えば同一の駆動信号で１水平ラインの表示画素を駆動しても、これら表示画素を均一な輝度分布で発光させることができない。画素電圧の実効値はＹドライバに近い表示画素ほど高くなり、Ｙドライバから遠い表示画素ほど低くなる。
【０００５】
【発明が解決しようとする課題】
近年では、表示パネルのアスペクト比が横：縦＝１６：９と横長のものが主流になりつつある。このような画面サイズの場合、多数の表示画素が各走査線に接続されるため、この走査線の配線抵抗による影響を無視できない。例えばカラー表示画素数が横：縦＝１２８０：７２０の場合には、１２８０×３（ＲＧＢ）個の表面伝導型電子放出素子が共通の走査線に接続される。この場合、少なくとも２〜３Ｖの電位差が配線抵抗での電圧降下により走査線の両端間に生じる。これは１水平ラインの表示画素間に生じる画素電圧の差異を拡大し、これら表示画素の輝度分布をさらに不均一にして表示品位を著しく低下させる。
【０００６】
本発明の目的は配線抵抗に起因して画素輝度が不均一になることを防止できる平面表示装置、表示用駆動回路、および表示用駆動方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明によれば、複数の走査線と、複数の走査線に交差する複数の信号線と、複数の走査線および複数の信号線との交差位置に配置され各々一対の走査線および信号線間の電圧に対応して駆動される複数の表示画素と、映像信号を処理する映像処理回路と、複数の走査線を順次駆動する走査線ドライバと、走査線ドライバによって複数の走査線の各々が駆動される間に映像処理回路からの映像信号に基づいて複数の信号線を駆動する信号線ドライバとを備え、映像処理回路は１水平ライン分の映像信号を所定数のブロックに区分しこれらブロック単位に映像信号の平均レベルを求める映像解析部、映像解析部から得られた映像信号の平均レベルに基づいて複数の走査線の配線抵抗による電圧降下に見合う補正係数をそれぞれのブロックについて決定する補正係数算出部、および補正係数算出部で決定された各補正係数を対応ブロックの映像信号にそれぞれ乗じる映像信号補正部を含む平面表示装置が提供される。
【０００８】
本発明によれば、複数の走査線と、複数の走査線に交差する複数の信号線と、複数の走査線および複数の信号線との交差位置に配置され各々一対の走査線および信号線間の電圧に対応して駆動される複数の表示画素とを備える表示パネルの表示用駆動回路であって、映像信号を処理する映像処理回路と、複数の走査線を順次駆動する走査線ドライバと、走査線ドライバによって複数の走査線の各々が駆動される間に映像処理回路からの映像信号に基づいて複数の信号線を駆動する信号線ドライバとを備え、映像処理回路は１水平ライン分の映像信号を所定数のブロックに区分しこれらブロック単位に映像信号の平均レベルを求める映像解析部、映像解析部から得られた映像信号の平均レベルに基づいて複数の走査線の配線抵抗による電圧降下に見合う補正係数をそれぞれのブロックについて決定する補正係数算出部、および補正係数算出部で決定された各補正係数を対応ブロックの映像信号にそれぞれ乗じる映像信号補正部を含む表示用駆動回路が提供される。
【０００９】
本発明によれば、複数の走査線と、複数の走査線に交差する複数の信号線と、複数の走査線および複数の信号線との交差位置に配置され各々一対の走査線および信号線間の電圧に対応して駆動される複数の表示画素とを備える表示パネルの表示用駆動方法であって、１水平ライン分の映像信号を所定数のブロックに区分しこれらブロック単位に映像信号の平均レベルを求め、これら平均レベルに基づいて複数の走査線の配線抵抗による電圧降下に見合う補正係数をそれぞれのブロックについて決定し、各補正係数を対応ブロックの映像信号にそれぞれ乗じる処理を含む映像処理を行い、複数の走査線を順次駆動し、複数の走査線の各々が駆動される間に処理結果の映像信号に基づいて複数の信号線を駆動する表示用駆動方法が提供される。
【００１０】
これら平面表示装置、表示用駆動回路、および表示用駆動方法では、１水平ライン分の映像信号が所定数のブロックに区分されこれらブロック単位に映像信号の平均レベルが求められる。さらに、複数の走査線の配線抵抗による電圧降下に見合う補正係数がこれら平均レベルに基づいてそれぞれのブロックについて決定され、各補正係数が対応ブロックの映像信号にそれぞれ乗じられる。これにより、配線抵抗に起因して画素輝度が不均一になることを防止することができる。
【００１１】
【発明の実施の形態】
以下、本発明の一実施形態に係る平面表示装置を図面を参照して説明する。この平面表示装置は例えばカラー表示画素数が横：縦＝１２８０：７２０という７２０ＰハイビジョンＸＧＡ解像度を持つフィールド・エミッション・デイスプレイ（ＦＥＤ）装置である。
【００１２】
図１はこの平面表示装置の回路構成を概略的に示す。平面表示装置は表示パネル１、Ｘドライバ２、Ｙドライバ３、および映像処理回路４を備える。表示パネルは横（水平）方向に伸びるｍ（＝７２０）本の走査線Ｙ（Ｙ１〜Ｙｍ）、これら走査線Ｙ１〜Ｙｍに交差して縦（垂直）方向に伸びるｎ（＝１２８０×３）本の信号線Ｘ（Ｘ１〜Ｘｎ）、並びにこれら走査線Ｙ１〜Ｙｍおよび信号線Ｘ１〜Ｘｎの交差位置に配置されるｍ×ｎ（＝約２７６万）個の表示画素ＰＸを含む。各カラー表示画素は水平方向において隣接する３個の表示画素ＰＸにより構成される。このカラー表示画素では、３個表示画素ＰＸがそれぞれ表面伝導型電子放出素子１１およびこれら電子放出素子１１から放出される電子ビームにより発光する赤（Ｒ）、緑（Ｇ）、および青（Ｂ）の蛍光体１２により構成される。各走査線Ｙは対応水平ラインの表示画素ＰＸの電子放出素子１１に接続される走査電極として用いられ、各信号線Ｘは対応列の表示画素ＰＸの電子放出素子１１に接続される信号電極として用いられる。
【００１３】
Ｘドライバ２、Ｙドライバ３、および映像処理回路４は表示パネル１の駆動回路として用いられ、表示パネル１の周囲に配置される。Ｘドライバ２は信号線Ｘ１〜Ｘｎの一端に接続され、Ｙドライバ３は走査線Ｙ１〜Ｙｍの一端に接続される。映像処理回路４は外部の信号源から供給されるＲＧＢ映像信号をデジタル形式で処理する。Ｙドライバ３は走査信号を用いて走査線Ｙ１〜Ｙｍを順次駆動し、Ｘドライバ２は走査線Ｙ１〜Ｙｍの各々がＹドライバ３によって駆動される間に駆動信号を用いて信号線Ｘ１〜Ｘｎを駆動する。映像処理回路４は１フレーム分のＲＧＢ映像信号のレベルを合計して平均レベルを検出するＡＰＬ検出部４０、およびこのＡＰＬ検出部４０の検出結果に基づいてＲＧＢ映像信号を１水平走査期間毎に補正してＸドライバ２に出力する補正回路４１を含む。尚、ＡＰＬ検出部４０は１または複数フレーム分のＲＧＢ映像信号の平均レベルおよび１または複数水平ライン分のＲＧＢ映像信号の平均レベルの少なくとも一方を検出するように構成されても良い。また、ＡＰＬ検出部４０は１または複数フレーム分の映像信号の平均レベルを複数の表示画素に実際に流れる発光電流あるいは放電電流から検出するように構成されても良く、１または複数水平ライン分の映像信号の平均レベルを複数の表示画素に実際に流れる発光電流あるいは放電電流から検出するように構成されても良い。
【００１４】
Ｘドライバ２は映像処理回路４から供給される１水平ライン分の映像信号を水平同期信号ＨＤに同期してサンプリングし保持するラインメモリ２０、およびこのラインメモリ２０から並列的に出力される１水平ライン分の映像信号にそれぞれ対応するｎ個のＰＷＭ駆動信号を発生する駆動信号発生回路２１を含む。駆動信号発生回路２１は各々対応画素の映像信号レベルに比例するパルス幅のパルス信号を発生するｎ個のパルス幅変調回路２２および駆動用基準電圧端子からの電圧Ｖｒｅｆをこれらパルス幅変調回路２２からのパルス信号のパルス幅にそれぞれ等しい期間だけ信号線Ｘ１〜Ｘｎに駆動信号として出力するｎ個の出力バッファ２３を含む。すなわち、駆動信号は図２に示すように映像信号レベルに対応したパルス幅で出力される電圧Ｖｒｅｆである。パルス幅変調回路２２が映像信号の最小レベルに対応する第０階調から映像信号の最大レベルに対応する第１０２３階調までの１０２４階調分のパルス幅を設定する場合には、図２に示すように駆動信号のパルス幅は第０階調のときに０に設定され、第１階調のときにＴに設定され、第ｊ階調のときにＴのｊ倍に設定される。ここで、Ｔは映像信号レベルが最大となる第１０２３階調のときでも、駆動信号のパルス幅が１水平走査期間を超えないように例えば１水平走査期間のうちの有効映像期間の１／１０２３に等しい期間に予め設定される。
【００１５】
Ｙドライバ３は垂直同期信号ＶＤを１水平走査期間毎にシフトしてｍ個の出力端の１つから出力するシフトレジスタ３１、およびこれらｍ個の出力端からのパルスにそれぞれ応答して走査用電圧端子からの電圧Ｖｙｏｎを１水平走査期間ずつ走査線Ｙ１〜Ｙｍに走査信号として出力するｍ個の出力バッファ３２を含む。すなわち、走査信号は図２に示すように１水平走査期間だけ出力される負の電圧Ｖｙｏｎである。各電子放出素子１１では、信号電極および走査電極間の電圧Ｖｒｅｆ＋Ｖｙｏｎがスレッショルドを越えたときに放電が起き、これにより放出される電子ビームが蛍光体１２を励起する。
【００１６】
次に、映像処理回路４が無い状態での回路特性について説明する。図３は図１に示す表示パネル１の等価回路を示す。この等価回路において、ｒは走査線Ｙ１〜Ｙｎの各々において分布する配線抵抗であり、ｉ１１からｉｍｎはｍ×ｎ個の表面伝導型電子放出素子１１の放電時にそれぞれ流れる発光電流であり、ＶｙはＹドライバ３の出力端電圧であり、ΔＶ１〜ΔＶｍは、ｎ個の表面伝導型電子放出素子１１の放電時に発光電流が走査線Ｙ１〜Ｙｎの配線抵抗を介して流れることにより起きる電圧降下の合計値である。
【００１７】
これらΔＶ１，ΔＶ２，ΔＶ３，…ΔＶｍは、次のような値である。
【００１８】
ΔＶ１＝ｒ×ｉ１１　＋２×ｒ×ｉ１２＋　−　−　−　−　＋　ｎ×ｒ×ｉ１ｎ
ΔＶ２＝ｒ×ｉ２１　＋２×ｒ×ｉ２２＋　−　−　−　−　＋　ｎ×ｒ×ｉ２ｎ
ΔＶ３＝ｒ×ｉ３１　＋２×ｒ×ｉ３２＋　−　−　−　−　＋　ｎ×ｒ×ｉ３ｎ
ΔＶｍ＝ｒ×ｉｍ１　＋２×ｒ×ｉｍ２＋　−　−　−　−　＋　ｎ×ｒ×ｉｍｎ
１水平ラインの表示画素ＰＸが信号線Ｘ１〜Ｘｎを介して駆動されると、これら表示画素ＰＸのうちで黒表示のものを除いた表示画素ＰＸの電子放出素子１１にそれぞれ発光電流が流れ、さらにこれら発光電流の全てが１走査線Ｙを介してＹドライバ３に流れる。具体的には、各表示画素ＰＸの最大電流を最大５００μＡとすると、電流は合計で１．９２Ａになる。
【００１９】
Ｙドライバ３から遠い表示画素ＰＸほど、配線抵抗および発光電流に依存した電圧降下ΔＶ１〜ΔＶｎの影響を受ける。各走査線Ｙの全配線抵抗を４Ωとし、電流（１．９２Ａ）×配線抵抗（４Ω）で単純に電圧降下を求めると、この電圧降下は７．６８Ｖになる。実際は配線抵抗と電流が分散するので２Ｖ程度となる。このような、電圧降下があると、表面伝導型電子放出素子１１に加わる画素電圧が低下して本来の発光能力を発揮できない。
【００２０】
もし、映像信号が１水平ラインの表示画素ＰＸの全てに対して図４の（ａ）に示すように最大レベルである場合、画素電圧が配線抵抗による電圧降下のために図４の（ｂ）に示すようにＹドライバ３から一番遠い画素ＰＸで最も低下し、図４の（ｃ）に示すような輝度傾斜がこの水平ラインの表示画素ＰＸについて発生する。例えば映像信号の最大レベルを下げることにより発光電流を減少させて輝度傾斜を軽減することもできるが、これでは画面全体が暗くなってしまうため好ましくない。
【００２１】
また、例えば図５に示すような画像を表示して表示画素ＰＸの水平ラインＬ１と表示画素ＰＸの水平ラインＬ２とを比較する場合、図６の（ａ）に破線および実線でそれぞれ示す映像信号が水平ラインＬ１，Ｌ２用に入力される。水平ラインＬ１，Ｌ２の表示画素ＰＸがこれら映像信号に対応して駆動されると、発光画素数が水平ラインＬ１および水平ラインＬ２間で一致しないため、発光電流並びにこの発光電流に依存した電圧降下が互いに異なることになる。この結果、画素電圧は図６の（ｂ）に示すように分布し、画素輝度は図６の（ｃ）に示すように分布する。水平ラインＬ１，Ｌ２では、画素電圧差および画素輝度差がＹドライバ３から遠いほど大きくなる。例えば表示画面の右側に配置された白の縦帯表示領域では、全ての水平ラインが同一輝度で白表示をするべきであるが、これら水平ライン間に生じた輝度差に対応する横縞が画面上に現れる現象としてクロストークが発生する。
【００２２】
図１に示す映像処理回路４は、各水平ライン分の映像信号を補正することにより同一映像信号に対して同一の画素電圧を得るように構成される。このため、映像処理回路４の補正回路４１は例えば図７に示す信号解析回路４５、輝度減少率算出部４６、補正係数算出部４７、１Ｈ遅延回路４８、および映像信号補正部４９を備える。
【００２３】
信号解析回路４５は１水平走査期間毎に供給される１水平ライン分の映像信号を例えば図８に示すようにｋ個のブロックに区分しこれらブロックの映像信号を解析する。１水平ラインの表示画素数ｎ＝３８４０の場合に１ブロックの表示画素数を例えば１２８×３個に設定すると、ブロック数ｋ＝ｎ／１２８×３＝１０となる。信号解析回路４５は各々互いに異なる１ブロック分の映像信号レベルを合計して平均するｋ個の映像信号集計部４５Ａおよびこれら映像信号集計部４５Ａから得られる平均レベルに対して別々の係数を乗じる演算処理をそれぞれ行うｋ個の演算部４５Ｂにより構成される。
【００２４】
補正係数算出部４７はこれら演算部４５Ｂからブロック単位に得られた演算結果に基づいてそれぞれのブロックについて走査線Ｙの配線抵抗による電圧降下に見合う映像信号の補正係数を決定する。ここでは、各ブロックでは、映像信号レベルが直線的に変化するとして、補正係数が図９においてブロック境界部に位置する黒丸の値に設定される。
【００２５】
輝度減少率算出部４６はＡＰＬ検出回路４０から得られる映像信号の平均レベルに基づいて最大輝度減少率を決定し、この最大輝度減少率に対応する補正度合いとなるように補正係数算出部４７で決定される補正係数を一律に調整する。また、この補正係数は図７に示すように補正係数算出部４７に補助的に設けられる制御端子に供給される外部制御信号により所望の補正度合いとなるように調整することも可能である。この調整は、輝度減少率算出部４６に優先して行われる。すなわち、補正係数算出部４７によってそれぞれのブロックについて決定される補正係数は輝度減少率算出部４６、ＡＰＬ検出回路４０、および外部制御信号の制御端子等からなる補正係数調整部により一律に調整される。
【００２６】
１Ｈ遅延回路４８はＲＧＢ映像信号を１水平走査期間遅延させて映像信号補正部４９に出力する。信号解析回路４５、輝度減少率算出部４６、および補正係数算出部４７はこの映像信号が１Ｈ遅延回路４８によって遅延される間にそれぞれの処理を行う。映像信号補正部４９は１Ｈ遅延回路４８から出力される１水平ライン分の映像信号にそれぞれ補正係数算出部４７から得られる補正係数を乗じて、Ｘドライバ２のラインメモリ２０に出力する。
【００２７】
すなわち、補正回路４１は各水平ライン分の映像信号レベルを解析し、走査線Ｙの配線抵抗による１水平ライン内の輝度傾斜および隣接水平ライン間の輝度差を緩和するように映像信号を予め変化させている。
【００２８】
ここで、１水平ラインの輝度傾斜に対する補正動作についてさらに説明する。
【００２９】
映像信号が１水平ラインの表示画素ＰＸの全てに対して例えば図１０の（ａ）に示すように最大レベルである場合、画素輝度が走査線Ｙの配線抵抗による電圧降下のために図１０の（ｂ）に示すようにＹドライバ３から遠い表示画素ＰＸほど低下する。これに対して、映像信号補正部４９は１水平ライン分の映像信号を図１０の（ｂ）に示すように補正するため、走査線Ｙで電圧降下が発生しても実際の画素輝度は図１０の（ｂ）に示すようにＹドライバ３からの距離に関係なく一定になる。
【００３０】
次に、隣接水平ライン間の輝度差に対する補正動作について説明する。
【００３１】
上述のようにＹドライバ３から遠い表示画素ＰＸほど、画素輝度が暗くなる。
【００３２】
このため、１フレーム内で最も暗く設定される画素の輝度に他の画素の輝度を合わせる目的で映像信号レベルを一律に低下させる最大輝度減少率を設定することで、隣接水平ライン間の輝度差を解消できる。しかし、常にこの補正を行うと、全ての画像パターンで同じ割合で暗くなってしまう。例えば、明るい画像パターンでは、輝度低下が大きいく、画面上で輝度差が目立つので輝度補正が必ず必要であるが、暗い画像パターンでは、明るい画像パターンに比べ輝度低下が少なく画面上で輝度差が目立たない。さらに表面伝導型電子放出素子１１が図１１に示すような電圧−輝度特性を持つため、暗い画像パターンでの電圧変動に対し輝度変化の影響が少ない。従って、必ずしも補正が必要とされない。
【００３３】
また、高輝度部分の面積が多いとやはり発光電流が多く流れ電圧降下も増え輝度低下が大きくなってしまうので補正が必要となる。
【００３４】
しかし、高輝度部分の面積が少ないと電子放出素子１１の放電時に流れる発光電流が少なく、電圧降下も少ない。よって、輝度低下も少ないので補正が必要とされない。
【００３５】
これらを整理すると暗い画像パターンあるいは高輝度部分の面積の少ないパターンにおいては、発光電流は少なく配線抵抗による電圧降下は少ない。よって、画面上では、輝度低下は少なく輝度傾斜およびクロストークが目立たない。また、逆に明るい画像パターンあるいは高輝度部分の面積の多い画像パターンにおいては、発光電流が多く電圧降下が大きくなり、画面上では、輝度低下も大きく輝度傾斜およびクロストークが目立つ。
【００３６】
すなわち、暗い画像パターンあるいは高輝度部分の面積の少ない画像パターンにおいては、補正する必要はなく、逆に明るい画像パターンあるいは高輝度部分の面積の多い画像パターンにおいては、補正する必要があるということになる。
【００３７】
以上の理由から隣接水平ライン間の輝度差に対する補正では、最大輝度減少率が画像パターンの種類に依存した１フレーム分の映像信号の平均レベルに基づいて輝度減少率算出部４６で決定され、補正係数算出部４７で補正係数算出部４７で決定される補正係数をこの最大輝度減少率に基づいて調整する。この結果、図１２の（ａ）に示すように暗い画像パターンもしくは高輝度部分の面積の少ない画像パターンについては補正が行われない。中間の画像パターンについては、１００％の補正を行う代わりに画面上で目立たない程度に補正が行われる。明るい画像パターンもしくは、高輝度部分の面積の多い画像パターンについては完全な補正が行われる。映像信号を共通にして白表示面積を可変した場合の輝度は、図１２の（ｂ）に示すようになる。
【００３８】
これにより、暗い画像パターンもしくは高輝度部分の面積の少ない画像パターンのように輝度を高く設定したい画像パターンの輝度を減少させずに、明るい画像パターンもしくは高輝度部分の面積の多い画像パターンのように輝度低下の目立つ画像パターンの輝度を調整できる。
【００３９】
また、外部制御信号により輝度低下させる補正の度合いを調整することもできるため、一般にＣＲＴディスプレイの保護および寿命を延ばす目的で高輝度部分の面積が多い画像パターンについて輝度を一律に低下させるＡＢＬ回路のような特性を得ることもできる。
【００４０】
上述の実施形態の平面表示装置では、１水平ライン分の映像信号が所定数のブロックに区分されこれらブロック単位に映像信号の平均レベルが求められる。さらに、複数の走査線Ｙの配線抵抗による電圧降下に見合う補正係数がこれら平均レベルに基づいてそれぞれのブロックについて決定され、各補正係数が対応ブロックの映像信号にそれぞれ乗じられる。これにより、配線抵抗に起因して画素輝度が不均一になる輝度傾斜を防止することができる。また、画面上の輝度低下が大きく輝度傾斜やクロストークが目立つ画像パターンについて選択的に輝度補正を行うことができる。さらに、映像信号から得られる画像パターンの種類毎に輝度補正形式を適切に変更することができるため、輝度を無駄に低下しない高品位の画像を得ることができる。
【００４１】
尚、上述の実施形態では、カラー画素を構成する３個の表示画素ＰＸが水平方向に一列に並ぶストライプ配列になっているが、デルタ配列でも本発明は有効である。また、本発明はＹドライバ３を走査線Ｙ１〜Ｙｍの片側のみに配置される方式だけでなく、配線抵抗による電圧降下がＹドライバ３からの距離に依存して生じるものであれば、２個のＹドライバを走査線Ｙ１〜Ｙｍの両側に配置する方式にも適用できる。
【００４２】
【発明の効果】
以上のように本発明によれば、配線抵抗に起因して画素輝度が不均一になることを防止できる平面表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る平面表示装置の回路構成を概略的に示す図である。
【図２】図１に示す平面表示装置の動作を説明するためのタイムチャートである。
【図３】図１に示す表示パネルの等価回路を示す図である。
【図４】図３に示す表示画素の各水平ラインに生じる輝度傾斜を説明するためのグラフである。
【図５】図１に示す表示パネルに表示される画像の例を示す図である。
【図６】図５に示す２本の水平ライン間に生じる輝度差を説明するためのグラフである。
【図７】図１に示す補正回路の回路構成を示す図である。
【図８】図７に示す信号解析回路において区分される映像信号のブロックを示す図である。
【図９】図８に示す映像信号のブロックに対して設定される補正係数を示すグラフである。
【図１０】図７に示す補正回路で各水平ラインの輝度傾斜に対して行われる補正を説明するためのグラフである。
【図１１】図１に示す表面伝導型電子放出素子の電圧−輝度特性を示すグラフである。
【図１２】図７に示す補正回路で水平ライン間の輝度差に対して行われる補正を説明するためのグラフである。
【符号の説明】
１…表示パネル
２…Ｘドライバ
３…Ｙドライバ
４…映像処理回路
１１…表面伝導型電子放出素子
１２…蛍光体
４０…ＡＰＬ検出回路
４１…補正回路
４５…信号解析回路
４６…輝度減少率算出部
４７…補正係数算出部
４８…１Ｈ遅延回路
４９…映像信号補正部
Ｘ…信号線
Ｙ…走査線
ＰＸ…表示画素

Claims

複数の走査線と、前記複数の走査線に交差する複数の信号線と、前記複数の走査線および前記複数の信号線との交差位置に配置され各々一対の走査線および信号線間の電圧に対応して駆動される複数の表示画素と、映像信号を処理する映像処理回路と、前記複数の走査線を順次駆動する走査線ドライバと、前記走査線ドライバによって前記複数の走査線の各々が駆動される間に前記映像処理回路からの映像信号に基づいて前記複数の信号線を駆動する信号線ドライバとを備え、前記映像処理回路は１水平ライン分の映像信号を所定数のブロックに区分しこれらブロック単位に映像信号の平均レベルを求める映像解析部、前記映像解析部から得られた映像信号の平均レベルに基づいて前記複数の走査線の配線抵抗による電圧降下に見合う補正係数をそれぞれのブロックについて決定する補正係数算出部、および前記補正係数算出部で決定された各補正係数を対応ブロックの映像信号にそれぞれ乗じる映像信号補正部を含むことを特徴とする平面表示装置。
前記表示画素は電子ビームを放出する表面伝導型電子放出素子を含むことを特徴とする請求項１に記載の平面表示装置。
前記映像処理回路はさらに前記補正係数算出部によってそれぞれのブロックについて決定される補正係数を一律に調整する補正係数調整部を備えることを特徴とする請求項１に記載の平面表示装置。
前記補正係数調整部は１または複数フレーム分の映像信号の平均レベルおよび１以上の水平ライン分の映像信号の平均レベルの少なくとも一方を検出する検出部、およびこの検出部の検出結果に基づいて前記補正係数を一律に調整する最大輝度減少率を決定する最大輝度減少率算出部を含むことを特徴とする請求項３に記載の平面表示装置。
前記検出部は前記１または複数フレーム分の映像信号の平均レベルを前記複数の表示画素に実際に流れる電流から検出するように構成されることを特徴とする請求項４に記載の平面表示装置。
前記検出部は前記１または複数水平ライン分の映像信号の平均レベルを前記複数の表示画素に実際に流れる電流から検出するように構成されることを特徴とする請求項４に記載の平面表示装置。
前記補正係数調整部はさらに外部制御信号に基づいて前記補正係数を一律に調整するように構成されることを特徴とする請求項３に記載の平面表示装置。
複数の走査線と、前記複数の走査線に交差する複数の信号線と、前記複数の走査線および前記複数の信号線との交差位置に配置され各々一対の走査線および信号線間の電圧に対応して駆動される複数の表示画素とを備える表示パネルの表示用駆動回路であって、
映像信号を処理する映像処理回路と、前記複数の走査線を順次駆動する走査線ドライバと、前記走査線ドライバによって前記複数の走査線の各々が駆動される間に前記映像処理回路からの映像信号に基づいて前記複数の信号線を駆動する信号線ドライバとを備え、前記映像処理回路は１水平ライン分の映像信号を所定数のブロックに区分しこれらブロック単位に映像信号の平均レベルを求める映像解析部、前記映像解析部から得られた映像信号の平均レベルに基づいて前記複数の走査線の配線抵抗による電圧降下に見合う補正係数をそれぞれのブロックについて決定する補正係数算出部、および前記補正係数算出部で決定された各補正係数を対応ブロックの映像信号にそれぞれ乗じる映像信号補正部を含むことを特徴とする表示用駆動回路。
前記表示画素は電子ビームを放出する表面伝導型電子放出素子を含むことを特徴とする請求項８に記載の表示用駆動回路。
前記映像処理回路はさらに前記補正係数算出部によってそれぞれのブロックについて決定される補正係数を一律に調整する補正係数調整部を含むことを特徴とする請求項８に記載の表示用駆動回路。
前記補正係数調整部は１または複数フレーム分の映像信号の平均レベルおよび１以上の水平ライン分の映像信号の平均レベルの少なくとも一方を検出する検出部、およびこの検出部の検出結果に基づいて前記補正係数を一律に調整する最大輝度減少率を決定する最大輝度減少率算出部を含むことを特徴とする請求項１０に記載の表示用駆動回路。
前記検出部は前記１または複数フレーム分の映像信号の平均レベルを前記複数の表示画素に実際に流れる電流から検出するように構成されることを特徴とする請求項１１に記載の表示用駆動回路。
前記検出部は前記１または複数水平ライン分の映像信号の平均レベルを前記複数の表示画素に実際に流れる電流から検出するように構成されることを特徴とする請求項１１に記載の表示用駆動回路。
前記補正係数調整部はさらに外部制御信号に基づいて前記補正係数を一律に調整するように構成されることを特徴とする請求項１０に記載の表示用駆動回路。
複数の走査線と、前記複数の走査線に交差する複数の信号線と、前記複数の走査線および前記複数の信号線との交差位置に配置され各々一対の走査線および信号線間の電圧に対応して駆動される複数の表示画素とを備える表示パネルの表示用駆動方法であって、
１水平ライン分の映像信号を所定数のブロックに区分しこれらブロック単位に映像信号の平均レベルを求め、これら平均レベルに基づいて前記複数の走査線の配線抵抗による電圧降下に見合う補正係数をそれぞれのブロックについて決定し、各補正係数を対応ブロックの映像信号にそれぞれ乗じる処理を含む映像処理を行い、前記複数の走査線を順次駆動し、前記複数の走査線の各々が駆動される間に処理結果の映像信号に基づいて前記複数の信号線を駆動することを特徴とする表示用駆動方法。
前記表示画素は電子ビームを放出する表面伝導型電子放出素子を含むことを特徴とする請求項１に記載の表示用駆動方法。
前記映像処理はさらにそれぞれのブロックについて決定される補正係数を一律に調整する処理を含むことを特徴とする請求項１５に記載の表示用駆動方法。
前記補正係数の調整処理は１または複数フレーム分の映像信号の平均レベルおよび１以上の水平ライン分の映像信号の平均レベルの少なくとも一方を検出し、この検出結果に基づいて前記補正係数を一律に調整する最大輝度減少率を決定する処理を含むことを特徴とする請求項１７に記載の表示用駆動方法。
前記１または複数フレーム分の映像信号の平均レベルは前記複数の表示画素に実際に流れる電流から検出されることを特徴とする請求項１８に記載の表示用駆動方法。
前記１または複数水平ライン分の映像信号の平均レベルは前記複数の表示画素に実際に流れる電流から検出されることを特徴とする請求項１８に記載の表示用駆動方法。
前記補正係数はさらに外部制御信号に基づいて一律に調整されることを特徴とする請求項１７に記載の表示用駆動方法。