JP2004096217A - Communication system and communication method - Google Patents

Communication system and communication method Download PDF

Info

Publication number
JP2004096217A
JP2004096217A JP2002251648A JP2002251648A JP2004096217A JP 2004096217 A JP2004096217 A JP 2004096217A JP 2002251648 A JP2002251648 A JP 2002251648A JP 2002251648 A JP2002251648 A JP 2002251648A JP 2004096217 A JP2004096217 A JP 2004096217A
Authority
JP
Japan
Prior art keywords
signal
pulse width
circuit
pulse
reception
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002251648A
Other languages
Japanese (ja)
Inventor
Katsumi Furukawa
古川 勝美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002251648A priority Critical patent/JP2004096217A/en
Publication of JP2004096217A publication Critical patent/JP2004096217A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a communication apparatus which makes outputted data signals correctly determined at the receive side. <P>SOLUTION: The communication system 11 comprises a transmitter 12 and a receiver 13 as a communication apparatus and they are communicably connected through a communication medium 14. The transmitter 12 outputs a transmission signal TX and the receiver 13 receives a reception signal RX through the communication medium 14 which is e.g. an optical fiber causing the reception signal RX to be distorted against the transmission signal TX. The transmitter 12 comprises a pulsewidth adjusting circuit 23 which adjusts and outputs the pulsewidth of the transmission signal TX so that a distorted waveform of the reception signal RX due to the communication medium 14 may approximate to an ideal waveform. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、通信装置及び通信方法に関するものである。
近年、複数の装置の間におけるデータ通信には、データ転送量の増大と転送速度の高速化が求められており、通信媒体に光ファイバを利用した所謂光通信が用いられるようになってきている。そして、この光通信における信頼性の向上が求められている。
【0002】
【従来の技術】
従来、図11に示すように、データ通信システム1は通信装置としての送信装置2及び受信装置3を備え、両装置2,3は通信媒体4を介して接続されている。送信装置2は送信回路5を備え、該送信回路5はビットレートに応じたパルス幅を持つ送信信号(光パルス信号)S1を送出する。
【0003】
受信装置3は受信回路6を備え、該受信回路6は通信媒体4を介して受信した受信信号(受信パルス光)RXをビットレートに応じた周波数のクロック信号に基づいてサンプリングして受信データを生成する。
【0004】
【発明が解決しようとする課題】
ところで、上記のような通信システムにおいて、例えば通信媒体4のオンオフ時間特性の違いにより、受信側における受信データにパルス幅の歪み(ジッタ)が発生する。このパルス幅の歪みは、受信データに誤りを生じさせる。
【0005】
例えば、図12に示すように、送信回路5は送信データに応じたレベルと所定(100ns(ナノ秒))のパルス幅を持つ送信信号TXを出力する。図に示すように、送信データ「1,0」を送信する場合、送信回路5は送信信号TXを100nsの間Hレベルに保持し、次の100nsの間Lレベルに保持する。この送信信号TXは、通信媒体4のオンオフ時間特性により立ち上がりエッジが立ち下がりエッジに比べて大きく遅れる。例えば、受信装置3側端部において、通信媒体4は、立ち上がりエッジを75ns遅らせ、立ち下がりエッジを12.5ns遅らせる。その結果、受信信号RXのHレベルのパルス幅が37.5ns(Lレベルのパルス幅は162.5ns)になる。
【0006】
受信回路6は、受信信号RXの立ち上がりエッジに、受信データを判定するために送信信号TXのパルス幅と実質的に同じ周期を持つ通信クロック信号RCKの立ち下がりエッジを同期させる。そして、受信回路6は、通信クロック信号RCKの立ち上がりエッジに応答して受信信号RXのレベルを判断し、その判断結果に応じて「1」又は「0」の受信データを出力する。
【0007】
受信信号RXに歪みが発生していない場合、送信信号TXのパルス幅と実質的に同じ周期の通信クロック信号RCKを用いれば、送信データと実質的に同じ受信データを得ることができる。しかしながら、受信信号RXのHレベルのパルス幅は通信クロック信号RCKのパルス幅よりも狭くなっているため、受信回路6は「0,0」の受信データを出力する。
【0008】
このように、伝送経路において発生するパルス幅のジッタは、受信データに誤りを生じさせるという問題があった。
本発明は、上記問題点を解決するためになされたものであって、その目的は、出力したデータ信号を受信側で正しく判定させることができる通信装置と通信方法を提供することにある。
【0009】
【課題を解決するための手段】
上記目的を解決するため、請求項1に記載の発明は、通信媒体を介して受信した受信信号のパルス幅に基づいて受信データを生成する受信装置に送信信号を送信する通信装置であって、前記受信装置における受信信号の波形を理想波形に近づけるように前記送信信号のパルス幅を調整するパルス幅調整回路を備えた。
【0010】
請求項2に記載の発明は、通信媒体を介して受信した受信信号のパルス幅に基づいて受信データを生成する受信装置に送信信号を送信する通信装置であって、前記送信信号に対する前記受信信号の波形歪みを解消するように前記送信信号のパルス幅を調整するパルス幅調整回路を備えた。
【0011】
請求項3に記載の発明は、送信データに基づいて理想波形に近い波形を持つパルス信号を生成する送信回路を備え、前記パルス幅調整回路は、前記パルス信号のパルス幅を調整するようにした。
【0012】
請求項4に記載の発明は、前記パルス幅調整回路は、前記パルス信号を前記受信信号に応じて遅延させた遅延信号を生成する遅延回路を備え、前記遅延信号と前記パルス信号とを合成して前記送信信号を生成するようにした。
【0013】
請求項5に記載の発明は、前記パルス幅調整回路は、前記パルス信号から遅延時間の異なる複数の信号を生成し、選択信号に基づいて前記複数の信号のうちの1つを遅延信号として出力する遅延回路と、前記遅延信号と前記パルス信号とを合成し、前記パルス信号のパルス幅よりも長いパルス幅を持つ第1の幅調整信号と、前記パルス信号のパルス幅よりも短いパルス幅を持つ第2の幅調整信号とを生成する信号生成回路と、選択信号に基づいて前記第1又は第2の幅調整信号を前記送信信号として出力する選択回路と、を備えた。
【0014】
請求項6に記載の発明は、パルス調整情報を記憶する記憶回路を備え、前記パルス幅調整回路は、前記記憶回路に記憶されたパルス調整情報に基づいて前記送信信号のパルス幅を調整するようにした。
【0015】
請求項7に記載の発明は、接続された複数の受信装置のそれぞれに対応するパルス幅調整情報を記憶する記憶回路を備え、前記パルス幅調整回路は、送信先に応じて記憶されたパルス調整情報に基づいて該送信先に送信する送信信号のパルス幅を調整するようにした。
【0016】
請求項8に記載の発明は、前記パルス幅調整回路は、前記通信媒体を介して受信した受信信号のパルス幅を調整したパルス信号を受信データを生成する受信回路に出力するようにした。
【0017】
請求項9に記載の発明は、前記通信媒体を介して受信した受信信号の波形歪みを検出する検出回路を備え、前記パルス幅調整回路は、前記検出回路の検出結果に基づいて前記送信信号のパルス幅を調整するようにした。
【0018】
請求項10に記載の発明は、通信媒体を介して受信した受信信号のパルス幅に基づいて受信データを生成する受信装置に送信信号を送信する通信方法であって、前記受信装置における受信信号の波形を理想波形に近づけるように前記送信信号のパルス幅を調整するようにした。
【0019】
【発明の実施の形態】
(第一実施形態)
以下、本発明を具体化した第一実施形態を図1〜図4に従って説明する。
【0020】
図1は、通信システムの概略構成図である。
通信システム11は、通信装置としての送信装置12及び受信装置13を含み、それらは通信媒体14により通信可能に接続されている。送信装置12は、送信信号TXを出力し、受信装置13は、通信媒体14を介して受信信号RXを受信する。通信媒体14は例えば光ファイバであり、送信信号TXに対して受信信号RXに歪みを生じる。本実施形態の送信装置12は、受信装置13における受信信号RXの波形が、該受信装置13において受信誤りが発生しないように送信信号TXを生成する。
【0021】
送信装置12は、CPU21と送信回路22とパルス幅調整回路23とを含む。
CPU21は、受信装置13へ送信する送信データDtを送信回路22に出力する。送信回路22は、通信レートに応じた周波数を持つ通信クロック信号により、送信データDtに応じて生成したパルス信号S1を出力する。
【0022】
パルス幅調整回路23は、パルス信号S1からパルス幅を調整した送信信号TXを生成する。パルス幅調整回路23は、パルス幅の調整を受信側にて所望の波形となるように行う。その所望の波形は通信媒体14において歪みがない理想波形(=通信規約に規定されたパルス幅を持つ波形)に近いことが望ましい。尚、所望の波形は、受信装置13において復号誤りがない波形であればよい。即ち、送信装置12は、受信装置13において誤りがないようにパルス幅を予め調整して送信する。
【0023】
受信装置13は、受信回路25とCPU26とを含む。受信回路25は、通信レートに応じた周波数を持つ通信クロック信号により受信信号RXをサンプリングして生成した受信データDrをCPU26に出力する。
【0024】
次に、送信装置12の構成を説明する。
図2は、送信装置12の一部ブロック回路図であり、パルス幅調整回路の詳細な回路構成を示す。
【0025】
送信装置12は、発振回路31、分周器32、送信回路22、パルス幅調整回路23を含む。
発振回路31は、送信装置12の動作クロック信号CLKを生成する。分周器32は、動作クロック信号CLKを分周して通信レートに応じたパルス幅を持つ通信クロック信号TCKを生成する。例えば、図3に示すように、分周器32は、動作クロック信号CLKを8分周して100ns(ナノ秒)周期の通信クロック信号TCKを生成する。
【0026】
送信回路22は、その通信クロック信号TCKに応答し、CPU21から入力された送信データDtに基づいて生成したパルス信号S1をパルス幅調整回路23に出力する。図3に示すように、送信回路22は、送信データDtが「1」の場合にはHレベルのパルス信号S1を、送信データDtが「0」の場合にはLレベルのパルス信号S1を生成する。各レベルのパルス幅は、それぞれ通信クロック信号TCKの周期に基づいて100nsである。
【0027】
パルス幅調整回路23は、記憶回路33、遅延回路34、アンド回路35、オア回路36、選択回路(セレクタ)37を含む。
記憶回路33には、予め設定されたパルス調整情報が記憶されている。パルス幅調整情報は、幅情報と、有効化情報と、長短情報とを含む。
【0028】
幅情報は、パルス幅を調整するための情報であり、予め実験等により、受信側にて所望の波形となる(例えば、受信側にて受信される信号が通信規約によって定められたパルス幅を持つ)ように通信媒体14に応じて設定された値(パルス幅調整量)である。即ち、パルス幅調整回路23は、通信媒体14等の送信状態に応じてパルス幅を調整するための情報が予め設定されている。
【0029】
有効化情報は、送信装置12において、出力する送信信号TXのパルス幅を調整するか否かを設定した情報である。即ち、パルス幅調整回路23は、設定された有効化情報に基づいて、無調整の送信信号TXを出力するか、パルス幅を調整した送信信号TXを出力するかが設定されている。
【0030】
長短情報は、送信信号TXのパルス幅を調整する方向を示す情報である。通信媒体14によっては、受信信号RXのパルス幅が送信信号TXのパルス幅に比べて長くなる場合や短くなる場合がある。従って、受信信号RXのパルス幅が送信信号TXのそれに比べて短くなる場合、パルス幅調整回路23にて送信信号TXのパルス幅を予め長くする必要がある。一方、受信信号RXのパルス幅が送信信号TXのそれに比べて長くなる場合、パルス幅調整回路23にて送信信号TXのパルス幅を予め短くする必要がある。従って、パルス幅調整回路23は、パルス幅を調整する方向を記憶回路33に記憶させることで、送信信号TXのパルス幅をパルス信号S1のそれよりも長く調整することと短く調整することに対応している。
【0031】
記憶回路33は、幅情報に基づいて第1選択信号SL1を生成し、無効化情報と長短情報とに基づいて第2選択信号SL2を生成する。第1選択信号SL1は幅情報に対応するビット数の信号から構成され、第2選択信号SL2は無効化情報と長短情報とに対応するビット数の信号から構成されている。
【0032】
遅延回路34には、動作クロック信号CLKとパルス信号S1が入力される。また、遅延回路34には、記憶回路33から第1選択信号SL1が入力される。遅延回路34は、複数のフリップ・フロップ回路(FF)38a,38b,・・・,38nと、選択回路(セレクタ)39を含む。
【0033】
FF38a〜38nは直列接続され、各FF38a〜38nには動作クロック信号CLKが入力されている。初段のFF38aにはパルス信号S1が入力されている。更に、各FF38a〜38nの出力端子は選択回路39に接続されている。
【0034】
各FF38a〜38nは、動作クロック信号CLKの立ち上がりエッジに応答して入力信号と同じレベルを持つ信号を出力する。従って、パルス信号S1のレベルが変化した場合、各FF38a〜38nは、初段のFFから順番に動作クロック信号CLKの立ち上がりエッジ毎に出力信号のレベルを変更する。即ち、各FF38a〜38nは、動作クロック信号CLKに応答して、パルス信号S1を順番に遅延させた信号を出力する。各FF38a〜38nが出力する信号を、遅延信号DSa〜DSnとする。各遅延信号DSa〜DSnは、パルス信号S1を遅延させているため、図3に示すように、該パルス信号S1と同じパルス幅を持つ。尚、図3には、遅延信号DSa,DSbのみを示す。
【0035】
選択回路39には、複数の遅延信号DSa〜DSnと、第1選択信号SL1とが入力される。選択回路39は、第1選択信号SL1に応答し、複数の遅延信号DSa〜DSnのうちの選択信号SL1に対応する信号を選択遅延信号DS1として出力する。遅延信号DS1は、各遅延信号DSa〜DSnのうちの1つであるため、各遅延信号DSa〜DSnと同様に、該パルス信号S1と同じパルス幅を持つ。
【0036】
従って、遅延回路34は、動作クロック信号CLKに応答してパルス信号S1を遅延させた複数の遅延信号を生成する。そして、遅延回路34は、生成した複数の遅延信号のうちの一つを第1選択信号SL1に応答して選択し、該選択遅延信号DS1を出力する。即ち、遅延回路34は、選択信号SL1に対応するクロック数分、パルス信号S1を遅延させた遅延信号DS1を出力する。例えば、図3に示すように、遅延回路34は、第1選択信号SL1に応答して遅延信号DSbを選択し、該遅延信号DSbと実質的に同じ波形を持つ遅延信号DS1を出力する。
【0037】
アンド回路35は、入力されるパルス信号S1と遅延信号DS1とを論理積演算して生成した第1幅調整信号S2を出力する。オア回路36は、入力されるパルス信号S1と遅延信号DS1とを論理和演算して生成した第2幅調整信号S3を出力する。遅延信号DS1は、パルス信号S1に対して第1選択信号SL1に対応する動作クロック信号CLKのパルス数分だけ遅延されており、該パルス信号S1と同じパルス幅を持つ。従って、図3に示すように、第1幅調整信号S2のパルス幅は、パルス信号S1のパルス幅よりもパルス数だけ短く、第2幅調整信号S3のパルス幅は、パルス信号S1のパルス幅よりもパルス数分だけ長い。
【0038】
選択回路37には、パルス信号S1と、第1及び第2幅調整信号S2,S3と、第2選択信号SL2とが入力される。選択回路37は、第2選択信号SL2に応答し、パルス信号S1と第1及び第2幅調整信号S2,S3のうちから選択した1つを送信信号TXとして出力する。例えば、選択回路37は、第2選択信号SL2に応答して第2幅調整信号S3と実質的に同じ波形を持つ送信信号TXを出力する。
【0039】
即ち、アンド回路35とオア回路36は、パルス信号S1と遅延信号DS1とを合成し、パルス信号S1のパルス幅よりも短いパルス幅を持つ第1幅調整信号S2とそれよりも長いパルス幅を持つ第2幅調整信号S3とを生成する信号生成回路を構成する。そして、選択回路37は、第2選択信号SL2に応答してパルス信号S1と第1及び第2幅調整信号S2,S3のうちから選択した1つを送信信号TXとして出力する。
【0040】
従って、遅延回路34は、動作クロック信号CLKに応答してパルス信号S1を遅延させた複数の遅延信号を生成する。そして、遅延回路34は、生成した複数の遅延信号のうちの一つを第1選択信号SL1に応答して選択し、該選択遅延信号DS1を出力する。即ち、遅延回路34は、選択信号SL1に対応するクロック数分、パルス信号S1を遅延させた遅延信号DS1を出力する。
【0041】
即ち、上記のように構成されたパルス幅調整回路23は、有効化情報に基づいてパルス幅を調整する場合に、記憶回路33に記憶された幅情報に応じてパルス幅を(長く又は短く)調整した送信信号TXを出力する。一方、有効化情報に基づいてパルス幅を調整しない場合に、入力されるパルス信号S1と実質的に同じパルス幅を有する送信信号TXを出力する。
【0042】
次に、上記のように構成された送信装置12の作用を図4に従って説明する。今、送信装置12から受信装置13に向かって通信媒体14を介して信号を送信する。この通信媒体14は、従来例と同様に、信号の波形に歪みを生じさせる。即ち、送信信号TXに対する受信信号RXにおいて、立ち上がりエッジを75ns遅延させ、立ち下がりエッジを12.5ns遅延させる。
【0043】
この歪みに対して、パルス幅調整回路23は、予め記憶回路33に記憶されたパルス調整情報に基づいてパルス幅を調整した送信信号TXを送信する。具体的には、パルス幅調整回路23は、100nsのパルス幅を持つパルス信号S1を、Hレベル「1」のパルス幅を162.5nsにした送信信号TXを生成する。
【0044】
受信装置13は、送信信号TXが通信媒体14を通過した受信信号RXを受信する。この受信信号RXは、送信信号TXに比べてHレベルのパルス幅が短くなり、このパルス幅は100ns(=162.5−75+12.5)となる。
【0045】
受信装置13は、この受信信号RXを規定の周期(パルス幅)を持つ通信クロック信号RCKにて復号化する。この通信クロック信号RCKは、送信装置12の送信回路22がパルス信号S1を生成する際に用いる通信クロック信号TCKと同じ周期(Hレベルのパルス幅が50ns)を持つ。受信装置13は、通信クロック信号RCKの立ち下がりエッジを受信信号RXの立ち上がりエッジに同期させ、通信クロック信号RCKの立ち上がりエッジにおける受信信号RXのレベルに対応する値を持つ受信データを出力する。受信信号RXのHレベルのパルス幅は、送信装置12にて送信信号TXのHレベルパルス幅を調整しているため、100nsであり、従来のそれ(37.5ns)よりも長く、通信クロック信号RCKの周期の1/2よりも長い。このため、受信装置13は、通信クロック信号RCKの立ち上がりエッジに対応して値が「1」の受信データを出力する。このように、この通信システム11では、波形歪みを生じさせる通信媒体14を用いても、通信誤りが発生しない。即ち、送信装置12は、送信信号TXのパルス幅を予め調整することで、受信装置13における受信誤りの発生を防いでいる。
【0046】
以上記述したように、本実施形態によれば、以下の効果を奏する。
(1)パルス幅調整回路23を備え、通信媒体14により波形歪みが生じる受信信号RXの波形を理想波形に近づけるように送信信号TXのパルス幅を調整して出力するようにした。その結果、受信装置13における受信誤りの発生を抑えることができる。
【0047】
(2)パルス幅調整回路23は、第2選択信号SL2に応答してパルス幅を調整していない送信信号TXを出力することができるように構成されている。従って、波形歪みを生じさせない通信媒体にも容易に対応することができる。
【0048】
(3)パルス幅調整回路23に備えられた遅延回路34は、パルス信号S1から遅延時間の異なる複数の遅延信号DSa〜DSnを生成し、第1選択信号SL1に応答して選択した遅延信号を選択遅延信号DS1として出力する。そして、信号生成回路によりパルス信号と選択遅延信号DS1を合成してパルス幅を調整した送信信号TXを出力するようにした。従って、送信信号TXのパルス幅を容易に調整することができる。また、送信信号TXのパルス幅を容易に変更することができる。
【0049】
(第二実施形態)
以下、本発明を具体化した第二実施形態を図5に従って説明する。
尚、説明の便宜上、第一実施形態と同様の構成については同一の符号を付してその説明を一部省略する。
【0050】
図5は、送信装置41の一部ブロック回路図であり、パルス幅調整回路の詳細な回路構成を示す。
この送信装置41は、図1の送信装置12と置き換えられて通信システムを構成する。
【0051】
送信装置41は、発振回路31、分周器32、送信回路22、パルス幅調整回路42、記憶回路43を含む。
記憶回路43は、第一実施形態の記憶回路33と実質的に同じ機能を提供する。即ち、記憶回路43には、予め設定されたパルス調整情報が記憶されている。パルス幅調整情報は、幅情報と、有効化情報と、長短情報とを含む。記憶回路43は、幅情報に基づいて第1選択信号SL1を生成し、無効化情報と長短情報とに基づいて第2選択信号SL2を生成する。そして、記憶回路43にて生成された第1及び第2選択信号SL1,SL2は、パルス幅調整回路42に出力される。
【0052】
パルス幅調整回路42は、パルス信号S1、動作クロック信号CLK、第1及び第2選択信号SL1,SL2とが入力される。パルス幅調整回路42は、遅延回路34、アンド回路35、オア回路36、選択回路(セレクタ)37を含み、記憶回路43から第1及び第2選択信号SL1,SL2が遅延回路34の選択回路(セレクタ)39とセレクタ37にそれぞれ供給されている。従って、本実施形態のパルス幅調整回路42と記憶回路43は、第1実施形態のパルス幅調整回路23と実質的に同じ機能を提供する。
【0053】
即ち、パルス幅調整回路42は、外部から供給される第1及び第2選択信号SL1,SL2に応答してパルス信号S1からパルス幅を調整した、又はパルス信号S1と実質的に同じパルス幅を有する送信信号TXを出力する。
【0054】
以上記述したように、本実施形態によれば、以下の効果を奏する。
(1)パルス幅調整回路42は、記憶回路43から供給される第1及び第2選択信号SL1,SL2に応答し、パルス信号S1に基づいてパルス幅を調整した、又はパルス信号S1と実質的に同じパルス幅を有する送信信号TXを出力するようにした。記憶回路43として、送信データを一時的に記憶するメモリ(バッファ)等の一部を利用することができ、回路構成の自由度を高くすることができる。また、記憶回路43をバッファ等のメモリの一部を利用することで、記憶回路43の周辺回路(パルス幅調整回路42に備えた記憶回路43をアクセスするための回路構成)を省略することができ、送信装置の回路規模を小さくすることができる。
【0055】
(第三実施形態)
以下、本発明を具体化した第三実施形態を図6に従って説明する。
尚、説明の便宜上、第一及び第二実施形態と同様の構成については同一の符号を付してその説明を一部省略する。
【0056】
図6は、通信システムの概略構成図である。
通信システム51は、通信装置としての送信装置52及び受信装置13を含み、それらは通信媒体14により接続されている。
【0057】
送信装置52は、CPU53と送信回路22とパルス幅調整回路42とを含む。
CPU53は、受信装置13へ送信する送信データDtを送信回路22に出力する。更に、CPU53は、パルス幅調整回路42に対して第1及び第2選択信号SL1,SL2を出力する。
【0058】
送信回路22は、通信レートに応じた周波数を持つ通信クロック信号により生成した送信データに応じて生成したパルス信号S1を出力する。
パルス幅調整回路42は、CPU53から供給される第1及び第2選択信号SL1,SL2に応答してパルス信号S1からパルス幅を調整した、又はパルス信号S1と実質的に同じパルス幅を有する送信信号TXを出力する。
【0059】
CPU53は、送信信号TXのパルス幅を変更するように第1及び第2選択信号SL1,SL2を生成する。そのパルス幅の変更は、例えば動作環境に応じて行われる。即ち、通信システムが動作する環境(周辺温度)によって通信媒体14の特性が変化すると、パルス幅の調整が不要になったり、予め定めたパルス調整情報(幅情報)ではパルス幅の調整不足になる場合がある。
【0060】
このため、CPU53は、温度センサにより環境温度を検出し、該検出結果に応じて調整するパルス幅の値を決定し、該決定結果に応じて第1及び第2選択信号SL1,SL2を生成する。
【0061】
パルス幅調整回路42は、CPU53から供給される第1及び第2選択信号SL1,SL2に応答してパルス信号S1からパルス幅を調整した、又はパルス信号S1と実質的に同じパルス幅を有する送信信号TXを出力する。
【0062】
受信装置13は、通信媒体14を介して受信した受信信号RXを復号化する。この時、通信媒体14の特性は、環境温度に応じた特性に変化する。CPU53は、この変化する特性に応じて受信装置13にて誤りが発生しないように送信信号TXのパルス幅を変更するべく第1及び第2選択信号SL1,SL2を生成する。通信媒体14の特性の変化量は、予め実験等により求められ(数値化され)、CPU53の内部メモリ又は通信のためのプログラムデータに格納されている。CPU53は、数値化された変化量に基づいて第1及び第2選択信号SL1,SL2を生成する。
【0063】
この通信システム11では、通信媒体14の特性が変化しても、通信誤りが発生しない。即ち、送信装置12は、送信信号TXのパルス幅を予め調整することで、受信装置13における受信誤りの発生を防いでいる。
【0064】
以上記述したように、本実施形態によれば、以下の効果を奏する。
(1)CPU53は、送信データDtを送信回路22へ出力し、第1及び第2選択信号SL1,SL2をパルス幅調整回路42へ出力するようにした。その結果、記憶回路を設ける必要がなく、その分、送信装置52の回路規模を小さくすることができる。
【0065】
(2)CPU53がパルス幅調整回路42に対して第1及び第2選択信号SL1,SL2を出力するようにした。その結果、送信信号TXのパルス幅を容易に変更することができる。
【0066】
(第四実施形態)
以下、本発明を具体化した第四実施形態を図7及び図8に従って説明する。
尚、説明の便宜上、第一〜第三実施形態と同様の構成については同一の符号を付してその説明を一部省略する。
【0067】
図7は、通信システムの概略構成図である。
通信システム61は、通信装置として送信装置62と複数(本実施形態では2つ)の受信装置13a,13bとを含む。送信装置62と第1受信装置13aは第1通信媒体63aを介して通信可能に接続され、送信装置62と第2受信装置13bは第2通信媒体63bを介して通信可能に接続されている。第1及び第2通信媒体63a,63bは例えば光ファイバからなる。尚、送信装置62と各受信装置13a,13bとの接続形態は、各受信装置13a,13bを通信媒体63a,63bにてそれぞれ接続する形態に限らず、HUB等の分配器、光ファイバにあっては1対多(1×n)カプラを用いた接続形態としてもよい。
【0068】
送信装置62は送信信号TXを出力し、第1受信装置13aは第1通信媒体63aを介して第1受信信号RXaを受信する。又、送信装置62は送信信号TXを出力し、第2受信装置13bは第2通信媒体63bを介して第2受信信号RXbを受信する。
【0069】
第1及び第2通信媒体63a,63bは、それぞれの特性により、送信信号TXに対する第1及び第2受信信号RXa,RXbに歪みを生じさせる。本実施形態の送信装置62は、受信装置13a,13bにおける受信信号RXa,RXbの波形が、該受信装置13a,13bにおいて受信誤りが発生しないように送信信号TXを生成する。
【0070】
送信装置62は、CPU64と送信回路22とパルス幅調整回路65とを含む。
CPU64は、第1又は第2受信装置13a,13bへ送信する送信データDtを送信回路22に出力する。更に、CPU64は、パルス幅調整回路65に対して装置選択信号SLTを出力する。
【0071】
送信回路22は、通信レートに応じた周波数を持つ通信クロック信号により、送信データDtに応じて生成したパルス信号S1をパルス幅調整回路65に出力する。
【0072】
パルス幅調整回路65は、パルス信号S1からパルス幅を調整した送信信号TXを生成する。この時、パルス幅調整回路65は、装置選択信号SLTに基づいて、パルス幅の調整を各受信装置13a,13bに対応して該受信側にて所望の波形となるように行う。その所望の波形は第1及び第2通信媒体63a,63bにおいて歪みがない理想波形に近いことが望ましい。尚、所望の波形は、第1及び第2受信装置13a,13bにおいて復号誤りがない波形であればよい。即ち、送信装置62は、第1及び第2受信装置13a,13bにおいて誤りがないように送信信号TXのパルス幅を予め調整して送信する。
【0073】
第1受信装置13aは、受信回路25aとCPU26aとを含む。受信回路25aは、通信レートに応じた周波数を持つ通信クロック信号により受信信号RXaをサンプリングして生成した受信データDraをCPU26aに出力する。第2受信装置13bは、受信回路25bとCPU26bとを含む。受信回路25bは、通信レートに応じた周波数を持つ通信クロック信号により受信信号RXbをサンプリングして生成した受信データDrbをCPU26bに出力する。
【0074】
次に、送信装置62の構成を説明する。
図8は、送信装置62の一部ブロック回路図であり、パルス幅調整回路の詳細な回路構成を示す。
【0075】
送信装置62は、CPU64、送信回路22、パルス幅調整回路65を含む。尚、送信装置62は、図示しないが第一実施形態と同様に、発振回路31と分周器32とを含み、動作クロック信号CLKと通信クロック信号TCKを生成している。
【0076】
パルス幅調整回路65は、第1記憶回路66a、第2記憶回路66b、遅延回路34、アンド回路35、オア回路36、選択回路(セレクタ)37を含む。
第1記憶回路66aには、第1受信装置13aに対応して予め設定された第1パルス調整情報が記憶され、該パルス幅調整情報は、幅情報と、有効化情報と、長短情報とを含む。第1パルス調整情報は、第1受信装置13aにおいて、それぞれの受信信号RXaに基づく第1受信データDraに誤りを生じさせない、即ち第1通信媒体63aにより第1受信信号RXaに発生する歪みを打ち消すように設定された情報である。第1記憶回路66aは、幅情報に基づいて第1選択信号SL1aを生成し、無効化情報と長短情報とに基づいて第2選択信号SL2aを生成する。第1選択信号SL1aは幅情報に対応するビット数の信号から構成され、第2選択信号SL2aは無効化情報と長短情報とに対応するビット数の信号から構成されている。
【0077】
同様に、第2記憶回路66bには、第2受信装置13bに対応して予め設定された第2パルス調整情報が記憶され、該パルス幅調整情報は、幅情報と、有効化情報と、長短情報とを含む。第2パルス調整情報は、第2受信装置13bにおいて、それぞれの受信信号RXbに基づく第2受信データDrbに誤りを生じさせない、即ち第2通信媒体63bにより第2受信信号RXbに発生する歪みを打ち消すように設定された情報である。第2記憶回路66bは、幅情報に基づいて第1選択信号SL1bを生成し、無効化情報と長短情報とに基づいて第2選択信号SL2bを生成する。第1選択信号SL1bは幅情報に対応するビット数の信号から構成され、第2選択信号SL2bは無効化情報と長短情報とに対応するビット数の信号から構成されている。
【0078】
CPU64は、送信データDtの送信先に応じて、該送信データDtに基づく送信信号TXのパルス幅を調整するべく、装置選択信号SLTを生成する。即ち、第1及び第2通信媒体63a,63bは、それぞれオンオフ特性が異なるため、送信信号TXに対して第1受信信号RXaに発生する歪みと第2受信信号RXbに発生する歪みとが異なる。従って、CPU64は、送信信号TXの送信先が第1及び第2受信装置13a,13bの何れであるかに基づいて装置選択信号SLTを生成する。例えば、CPU64は、送信先が第1受信装置13aである時にはHレベルの装置選択信号SLTを出力し、送信先が第2受信装置13bである時にはLレベルの装置選択信号SLTを出力する。
【0079】
第1記憶回路66aはHレベルの装置選択信号SLTに応答して活性化し、Lレベルのそれに応答して非活性化する。逆に、第2記憶回路66bはLレベルの装置選択信号SLTに応答して活性化し、Hレベルのそれに応答して非活性化する。活性化した第1記憶回路66a又は第2記憶回路66bは、それぞれに記憶したパルス調整情報に基づく第1選択信号と第2選択信号を出力する。
【0080】
尚、受信装置が3つ以上の場合、装置選択信号SLTを複数ビットの信号とすることが有効である。CPU64は送信先に応じたビットのみをHレベル(又はLレベル)とした装置選択信号SLTを生成する。各受信装置は、対応するビットのレベルに応じて活性化又は非活性化し、活性化した1つの受信装置が第1及び第2選択信号を出力する。
【0081】
従って、本実施形態のパルス幅調整回路65は、接続された各受信装置13a,13b、詳しくは各通信媒体63a,63bに応じてパルス幅を調整した送信信号TXを出力する。このため、各受信装置13a,13bにおける受信信号RXa,RXbのそれぞれを復号した受信データDra,Drbに誤りが発生しない。
【0082】
以上記述したように、本実施形態によれば、以下の効果を奏する。
(1)送信装置62において各受信装置13a,13bにおける受信信号RXa,RXbが理想波形となるように送信信号TXのパルス幅を調整したため、各受信装置13a,13bに誤りを訂正するための回路を備えなくてもよい。従って、受信側での対策が不要となり、通信システム61全体のコストダウンを図ることができる。
【0083】
(第五実施形態)
以下、本発明を具体化した第五実施形態を図9及び図10に従って説明する。尚、説明の便宜上、第一〜第四実施形態と同様の構成については同一の符号を付してその説明を一部省略する。
【0084】
図9は、通信システムの概略構成図である。
通信システム71は、複数(図9では2つ)のデータ通信装置72,73が通信媒体74を介して通信可能に接続されている。通信装置72,73はそれぞれ送信及び受信が可能に構成されている。
【0085】
即ち、第1通信装置72は、CPU81、送信回路82、パルス幅調整回路83、受信回路84を備え、第2通信装置73は、受信回路85、CPU86、送信回路87を備える。
【0086】
CPU81は、第2通信装置73へ送信する送信データDtaを送信回路82に出力する。送信回路82は、通信レートに応じた周波数を持つ通信クロック信号により、送信データDtaに応じて生成したパルス信号S1tを出力する。
【0087】
パルス幅調整回路83は、パルス信号S1tからパルス幅を調整した送信信号TXaを生成する。パルス幅調整回路83は、パルス幅の調整を受信側にて所望の波形となるように行う。その所望の波形は通信媒体74において歪みがない理想波形に近いことが望ましい。尚、所望の波形は、第2通信装置73において復号誤りがない波形であればよい。即ち、送信装置12は、第2通信装置73において誤りがないようにパルス幅を予め調整して送信する。
【0088】
パルス幅調整回路83は、通信媒体74を介して第2通信装置73から受信した受信信号RXaを入力し、該受信信号RXaのパルス幅を通信媒体74に対応して調整したパルス信号S1rを受信回路84に出力する。受信回路84は、通信クロック信号によりパルス信号S1rをサンプリングして生成した受信データDrbをCPU26に出力する。
【0089】
第2通信装置73の受信回路85は、通信媒体74を介して第1通信装置72から受信した受信信号RXbを入力し、該受信信号RXbを通信レートに応じた周波数を持つ通信クロック信号によりサンプリングして生成した受信データDrbをCPU86に出力する。CPU86は、第1通信装置72へ送信する送信データDtbを送信回路87に出力する。送信回路87は、通信クロック信号により、送信データDtbに応じて生成した送信信号TXbを送信する。
【0090】
つまり、本実施形態のパルス幅調整回路83は、第1通信装置72において、送信時及び受信時に通信媒体74に対応して入力信号(パルス信号S1tと受信信号RXa)のパルス幅を調整した信号(送信信号TXaとパルス信号S1r)を出力するように構成されている。従って、第2通信装置73側にてパルス幅を調整しなくても、第2通信装置73と第1通信装置72の受信における誤りの発生を抑えることができる。
【0091】
図10は、パルス幅調整回路83のブロック回路図である。
パルス幅調整回路83は、検出回路91、記憶回路92、第1及び第2スイッチ回路93,94、遅延回路34、アンド回路35、オア回路36、選択回路37を備える。
【0092】
検出回路91には、受信信号RXaと通信クロック信号TCKとが入力される。通信クロック信号TCKは第一実施形態で説明したように、所定の周期(100ns)を持つパルス信号である。検出回路91は、受信信号RXaのパルス幅を検出し、該検出結果と通信クロック信号TCKとを比較して通信媒体74に対応するパルス調整情報(幅情報)を算出する。
【0093】
この受信信号RXaは、図9に示す第2通信装置73から送信された送信信号TXbが通信媒体74を介して受信されたものである。そして、第2通信装置73は、パルス幅調整回路を備えていないため、送信信号TXbのパルス幅は無調整、即ち通信クロック信号TCKの周期と同じパルス幅を有している。従って、受信信号RXaのパルス幅は、送信信号TXbのパルス幅と比較して、通信媒体74が持つ特性の影響を受けている。
【0094】
検出回路91は、この受信信号RXaのパルス幅をサンプリングにより検出する。そして、検出回路91は、検出した受信信号RXaのパルス幅と通信クロック信号TCKの周期とを比較し、その比較結果に基づいて送信信号TXaのパルス幅を調整するための幅情報を演算する。受信信号RXaのパルス幅が通信クロック信号TCKの周期の1/2(本実施形態では50ns)よりも短い場合、この第1通信装置72から送信した送信信号TXaに対する受信信号RXbのパルス幅も同程度となるため、第2通信装置73において受信誤りが発生する。
【0095】
従って、検出回路91は、受信信号RXaのパルス幅に基づいて、第2通信装置73における受信信号RXbのパルス幅が通信クロック信号TCKの周期の1/2よりも長くなるように送信信号TXaのパルス幅を調整するように幅情報を算出する。そして、検出回路91は、その算出した幅情報を記憶回路92に出力し、該記憶回路92はその幅情報を記憶する。そして、記憶回路92は、記憶した幅情報に基づいて作成した第1選択信号SL1を遅延回路34の選択回路37に出力する。
【0096】
遅延回路34には、第1スイッチ回路93を介してパルス信号S1t又は受信信号RXaが入力される。第1スイッチ回路93と第2スイッチ回路94は、CPU81からの送受信切り替え信号STRにより切り替え制御される。即ち、送受信切り替え信号STRに基づいて、送信時には、遅延回路34にパルス信号S1tが入力され、選択回路37の出力信号が送信信号TXaとして通信媒体74に出力されるように切り替えられる。一方、受信時には、遅延回路34に受信信号RXaが入力され、選択回路37の出力信号がパルス信号S1rとして受信回路84に供給されるように切り替えられる。
【0097】
即ち、パルス幅調整回路83は、記憶回路92に記憶されたパルス情報に基づいて、入力されるパルス信号S1tからパルス幅を調整した送信信号TXaを出力し、入力される受信信号RXaからパルス幅を調整したパルス信号S1rを出力する。パルス幅調整回路83は、図9の第2通信装置73において受信誤りが発生しないように予め送信信号TXaのパルス幅を調整するとともに、第1通信装置72において受信誤りが発生しないように受信信号RXaからパルス幅を調整したパルス信号S1rを生成する。
【0098】
以上記述したように、本実施形態によれば、以下の効果を奏する。
(1)パルス幅調整回路83は、パルス信号S1tからパルス幅を調整した送信信号TXを出力し、受信信号RXからパルス幅を調整したパルス信号S1rを受信回路84に出力するようにした。その結果、自装置72における受信誤りを防止することができる。
【0099】
(2)検出回路91は、受信信号RXaに基づいてパルス幅を調整するための幅情報を検出し、記憶回路92のパルス幅情報を更新するようにした。その結果、通信媒体74の特性の変化や、通信媒体の交換に容易に対応することができる。
【0100】
(3)受信する毎に検出回路91が受信信号RXaのパルス幅を検出して記憶回路92の内容(パルス幅情報を)を更新するようにした。その結果、環境(周囲の温度)等に応じて通信媒体74のオンオフ特性が変化しても、その変化に追従するようにパルス幅の調整量を変更し、環境等の影響による受信側の通信装置73における受信誤りを防ぐことができる。
【0101】
尚、上記各実施形態は、以下の態様で実施してもよい。
・第四実施形態において、送信データDta,Dtbに送信先の情報が含まれている場合、その情報に基づいてパルス幅調整回路65が第1記憶回路66aと第2記憶回路66bとの何れかを選択するようにしてもよい。
【0102】
・第五実施形態において、第四実施形態と同様に、第1通信装置72と複数の通信相手とを通信可能に構成し、各通信相手に対してパルス幅を調整するようにそれぞれの通信相手に対応して記憶回路を設けて実施しても良い。尚、第一〜第五実施形態において、記憶回路は、通信相手に対して機能的に回路として示したものであり、1つの記憶回路に複数の通信相手に対応するパルス調整情報を記憶しても良い。
【0103】
・第五実施形態において、通信装置72は、受信信号RXaに基づくパルス幅の歪み(ジッタ)の検出を適宜行うようにしてもよい。例えば、通信装置72は、受信開始時(第1回目の受信時)に検出する。その検出のためには、例えば検出回路91はレジスタを備える。レジスタは通信装置72の動作開始時(リセット時を含む)にクリアされ、検出回路91は、パルス幅の検出を行うとレジスタをセットし、該レジスタがセットされている場合には検出動作を実行しない。このような構成にすれば、検出回路91が信号を受信する毎に検出動作を実行しないので、その分、消費電力を低減することができる。
【0104】
尚、必要に応じて検出回路91の検出動作を実行するようにする。例えば、CPU81から検出回路91に対して図10に示すクリア信号CLRを出力し、検出回路91は、そのクリア信号CLRに応答してレジスタをリセットする。このように構成すれば、消費電力を低減しつつ送信信号TXaのパルス幅を通信媒体74の特性に対応して調整することができる。
【0105】
・上記第五実施形態では、パルス幅調整回路83が検出回路91を含む構成としたが、パルス幅調整回路と検出回路とを別々に備える構成としても良い。
・上記第五実施形態では、検出回路91の検出結果を記憶し第1及び第2選択信号SL1,SL2を生成する記憶回路92を備えたが、検出回路から直接第1及び第2選択信号SL1,SL2を出力する構成としても良い。その場合、検出回路の出力部にラッチ回路等を備え、第1及び第2選択信号SL1,SL2のレベルを保持するようにすると良い。
【0106】
・上記第五実施形態において、送信信号TXaに対するパルス幅調整量と、受信信号RXaに対するパルス幅調整量とを異なる構成としてもよい。即ち、送信用の記憶回路と受信用の記憶回路とを備え、送受信切り替え信号STRにより何れかを選択する。この構成によれば、通信相手の通信装置73から出力される送信信号TXbが理想波形ではない(パルス幅が異なる)場合や、通信媒体74の特性が通信方向によって異なる場合においても、第1及び第2通信装置72,73における受信信号RXa,Rxbを理想波形に近づけ、受信誤りを防ぐことができる。
【0107】
・上記各実施形態のパルス幅調整回路23,42,65,83は、パルス信号S1よりもHレベルのパルス幅が長い第1幅調整信号S2と、パルス信号S1よりもHレベルのパルス幅が短い第2幅調整信号S3とを生成するようにしたが、通信媒体14に応じて何れか一方の信号のみを生成する構成としてもよい。この場合、アンド回路35とオア回路36の何れか一方を省略するとともに、選択回路37と記憶回路33の回路構成を少なくすることができ、パルス幅調整回路23,42,65,83の占有面積を小さくすることができる。
【0108】
・上記各実施形態では、通信装置12,52,62,72としてCPU21,53,64,81と送信回路22,82とパルス幅調整回路23,42,65,83を備える構成とした。これを、例えばパソコン等のコンピュータに通信装置としての通信ボードを搭載する(取り外し可能に接続する)ことで、コンピュータ同士の通信における送信信号のパルス幅を調整するようにしてもよい。即ち、通信ボードには送信回路とパルス幅調整回路とを備え、コンピュータのCPUからの送信データに基づいて生成する送信信号のパルス幅を調整する。
【0109】
上記各実施形態の特徴をまとめると以下のようになる。
(付記1) 通信媒体を介して受信した受信信号のパルス幅に基づいて受信データを生成する受信装置に送信信号を送信する通信装置であって、
前記受信装置における受信信号の波形を理想波形に近づけるように前記送信信号のパルス幅を調整するパルス幅調整回路を備えたことを特徴とする通信装置。(1)
(付記2) 通信媒体を介して受信した受信信号のパルス幅に基づいて受信データを生成する受信装置に送信信号を送信する通信装置であって、
前記送信信号に対する前記受信信号の波形歪みを解消するように前記送信信号のパルス幅を調整するパルス幅調整回路を備えたことを特徴とする通信装置。(2)
(付記3) 送信データに基づいて理想波形に近い波形を持つパルス信号を生成する送信回路を備え、
前記パルス幅調整回路は、前記パルス信号のパルス幅を調整することを特徴とする付記1又は2記載の通信装置。(3)
(付記4) 前記パルス幅調整回路は、
前記パルス信号を前記受信信号に応じて遅延させた遅延信号を生成する遅延回路を備え、
前記遅延信号と前記パルス信号とを合成して前記送信信号を生成することを特徴とする付記3記載の通信装置。(4)
(付記5) 前記パルス幅調整回路は、入力されるパルス信号と同じパルス幅を持つ送信信号を出力可能に構成されたこと、を特徴とする付記4記載の通信装置。
(付記6) 前記パルス幅調整回路は、
前記パルス信号から遅延時間の異なる複数の信号を生成し、選択信号に基づいて前記複数の信号のうちの1つを遅延信号として出力する遅延回路と、
前記遅延信号と前記パルス信号とを合成し、前記パルス信号のパルス幅よりも長いパルス幅を持つ第1の幅調整信号と、前記パルス信号のパルス幅よりも短いパルス幅を持つ第2の幅調整信号とを生成する信号生成回路と、
選択信号に基づいて前記第1又は第2の幅調整信号を前記送信信号として出力する選択回路と、
を備えたことを特徴とする付記3記載の通信装置。(5)
(付記7) 前記選択回路は、第1及び第2の幅調整信号と前記パルス信号とが入力され、該パルス信号と前記第1及び第2の幅調整信号のうちの1つを前記選択信号に基づいて選択し、該選択した信号を前記送信信号として出力すること、を特徴とする付記6記載の通信装置。
(付記8) パルス調整情報を記憶する記憶回路を備え、
前記パルス幅調整回路は、前記記憶回路に記憶されたパルス調整情報に基づいて前記送信信号のパルス幅を調整すること、を特徴とする付記1乃至7のうちの何れか一つに記載の通信装置。(6)
(付記9) 接続された複数の受信装置のそれぞれに対応するパルス幅調整情報を記憶する記憶回路を備え、
前記パルス幅調整回路は、送信先に応じて記憶されたパルス調整情報に基づいて該送信先に送信する送信信号のパルス幅を調整すること、を特徴とする付記1乃至7のうちの何れか一つに記載の通信装置。(7)
(付記10) 前記パルス幅調整回路は、前記通信媒体を介して受信した受信信号のパルス幅を調整したパルス信号を受信データを生成する受信回路に出力すること、を特徴とする付記1乃至9のうちの何れか一つに記載の通信装置。(8)
(付記11) 前記通信媒体を介して受信した受信信号の波形歪みを検出する検出回路を備え、
前記パルス幅調整回路は、前記検出回路の検出結果に基づいて前記送信信号のパルス幅を調整すること、を特徴とする付記1乃至10のうちの何れか一つに記載の通信装置。
(付記12) 前記通信媒体を介して受信した受信信号の波形歪みを検出し、該検出結果に基づいて前記記憶回路のパルス調整情報を更新する検出回路を備えたこと、を特徴とする付記8又は9記載の通信装置。
(付記13) 前記検出回路は、前記受信信号を入力する毎に波形歪みを検出すること、を特徴とする付記11又は12記載の通信装置。
(付記14) 通信媒体を介して受信した受信信号のパルス幅に基づいて受信データを生成する受信装置に送信信号を送信する通信方法であって、
前記受信装置における受信信号の波形を理想波形に近づけるように前記送信信号のパルス幅を調整すること、を特徴とする通信方法。(10)
(付記15) 通信媒体を介して受信した受信信号のパルス幅に基づいて受信データを生成する受信装置に送信信号を送信する通信方法であって、
前記送信信号に対する前記受信信号の波形歪みを解消するように前記送信信号のパルス幅を調整すること、を特徴とする通信方法。
(付記16) 送信データに基づいて理想波形に近い波形を持つパルス信号を前記受信信号に応じて遅延させた遅延信号を生成し、該遅延信号と前記パルス信号とを合成して前記送信信号を生成することを特徴とする付記14又は15記載の通信方法。
(付記17) 送信データに基づいて理想波形に近い波形を持つパルス信号から遅延時間の異なる複数の信号を生成し、該複数の信号のうちの1つと前記パルス信号とを合成して前記パルス信号のパルス幅よりも長いパルス幅を持つ第1の幅調整信号と前記パルス信号のパルス幅よりも短いパルス幅を持つ第2の幅調整信号とを生成し、前記第1又は第2の幅調整信号を前記送信信号として出力することを特徴とする付記14又は15記載の通信方法。
(付記18) 前記通信媒体を介して受信した受信信号のパルス幅を調整したパルス信号を生成すること、を特徴とする付記14乃至17のうちの何れか一つに記載の通信方法。
(付記19) 前記通信媒体を介して受信した受信信号の波形歪みを検出し、該検出結果に基づいて前記送信信号のパルス幅を調整すること、を特徴とする付記14乃至18のうちの何れか一つに記載の通信方法。
【0110】
【発明の効果】
以上詳述したように、本発明によれば、出力したデータ信号を受信側で正しく判定させることができる通信装置と通信方法を提供することができる。
【図面の簡単な説明】
【図1】第一実施形態の通信システムの概略構成図である。
【図2】第一実施形態のパルス幅調整回路の回路図である。
【図3】パルス幅調整回路の動作波形図である。
【図4】通信システムの動作波形図である。
【図5】第二実施形態のパルス幅調整回路の回路図である。
【図6】第三実施形態の通信システムの概略構成図である。
【図7】第四実施形態の通信システムの概略構成図である。
【図8】第四実施形態のパルス幅調整回路の回路図である。
【図9】第五実施形態の通信システムの概略構成図である。
【図10】第五実施形態のパルス幅調整回路の回路図である。
【図11】従来の通信システムの概略構成図である。
【図12】従来例の動作波形図である。
【符号の説明】
12,41,52,62,72 通信装置(送信装置)
13,13a,13b,73 受信装置
14,63a,63b 通信媒体
22,82 送信回路
23,42,65,83 パルス幅調整回路
84 受信回路
TX,TXa 送信信号
S1 パルス信号
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a communication device and a communication method.
In recent years, data communication between a plurality of devices has been required to increase the data transfer amount and increase the transfer speed, and so-called optical communication using an optical fiber as a communication medium has been used. . There is a demand for improved reliability in this optical communication.
[0002]
[Prior art]
Conventionally, as shown in FIG. 11, a data communication system 1 includes a transmission device 2 and a reception device 3 as communication devices, and both devices 2 and 3 are connected via a communication medium 4. The transmission device 2 includes a transmission circuit 5, and the transmission circuit 5 transmits a transmission signal (optical pulse signal) S1 having a pulse width corresponding to a bit rate.
[0003]
The receiving device 3 includes a receiving circuit 6, which samples a received signal (received pulse light) RX received via the communication medium 4 based on a clock signal having a frequency corresponding to a bit rate, and receives received data. Generate.
[0004]
[Problems to be solved by the invention]
In the communication system as described above, for example, pulse width distortion (jitter) occurs in received data on the receiving side due to a difference in on / off time characteristics of the communication medium 4. This pulse width distortion causes errors in the received data.
[0005]
For example, as shown in FIG. 12, the transmission circuit 5 outputs a transmission signal TX having a level corresponding to the transmission data and a predetermined (100 ns (nanosecond)) pulse width. As shown in the figure, when transmitting the transmission data “1, 0”, the transmission circuit 5 holds the transmission signal TX at the H level for 100 ns and holds the transmission signal TX at the L level for the next 100 ns. In the transmission signal TX, the rising edge is greatly delayed from the falling edge due to the on / off time characteristic of the communication medium 4. For example, at the receiving device 3 end, the communication medium 4 delays the rising edge by 75 ns and the falling edge by 12.5 ns. As a result, the H level pulse width of the reception signal RX becomes 37.5 ns (the L level pulse width is 162.5 ns).
[0006]
The receiving circuit 6 synchronizes the falling edge of the communication clock signal RCK having substantially the same cycle as the pulse width of the transmission signal TX with the rising edge of the reception signal RX in order to determine the reception data. Then, the receiving circuit 6 determines the level of the received signal RX in response to the rising edge of the communication clock signal RCK, and outputs “1” or “0” received data according to the determination result.
[0007]
In the case where no distortion occurs in the reception signal RX, by using the communication clock signal RCK having substantially the same cycle as the pulse width of the transmission signal TX, it is possible to obtain substantially the same reception data as the transmission data. However, since the pulse width of the H level of the reception signal RX is narrower than the pulse width of the communication clock signal RCK, the reception circuit 6 outputs the reception data “0,0”.
[0008]
As described above, there is a problem that the jitter of the pulse width generated in the transmission path causes an error in the received data.
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a communication device and a communication method capable of correctly determining an output data signal on a receiving side.
[0009]
[Means for Solving the Problems]
In order to solve the above object, the invention according to claim 1 is a communication device that transmits a transmission signal to a reception device that generates reception data based on a pulse width of a reception signal received via a communication medium, A pulse width adjustment circuit that adjusts a pulse width of the transmission signal so that a waveform of the reception signal in the reception device approaches an ideal waveform.
[0010]
The invention according to claim 2 is a communication device that transmits a transmission signal to a reception device that generates reception data based on a pulse width of a reception signal received via a communication medium, wherein the reception signal with respect to the transmission signal is transmitted. And a pulse width adjustment circuit for adjusting the pulse width of the transmission signal so as to eliminate the waveform distortion.
[0011]
The invention according to claim 3 further includes a transmission circuit that generates a pulse signal having a waveform close to an ideal waveform based on transmission data, and the pulse width adjustment circuit adjusts a pulse width of the pulse signal. .
[0012]
The invention according to claim 4 is characterized in that the pulse width adjustment circuit includes a delay circuit that generates a delay signal obtained by delaying the pulse signal according to the reception signal, and combines the delay signal and the pulse signal. Thus, the transmission signal is generated.
[0013]
According to a fifth aspect of the present invention, the pulse width adjustment circuit generates a plurality of signals having different delay times from the pulse signal, and outputs one of the plurality of signals as a delay signal based on a selection signal. A first width adjustment signal having a pulse width longer than the pulse width of the pulse signal, and a pulse width shorter than the pulse width of the pulse signal. A signal generation circuit for generating a second width adjustment signal having the signal; and a selection circuit for outputting the first or second width adjustment signal as the transmission signal based on the selection signal.
[0014]
The invention according to claim 6 is provided with a storage circuit for storing pulse adjustment information, wherein the pulse width adjustment circuit adjusts the pulse width of the transmission signal based on the pulse adjustment information stored in the storage circuit. I made it.
[0015]
The invention according to claim 7, further comprising a storage circuit for storing pulse width adjustment information corresponding to each of the plurality of connected receiving devices, wherein the pulse width adjustment circuit stores the pulse adjustment information stored in accordance with the transmission destination. The pulse width of the transmission signal to be transmitted to the destination is adjusted based on the information.
[0016]
In the invention described in claim 8, the pulse width adjustment circuit outputs a pulse signal in which a pulse width of a reception signal received via the communication medium is adjusted, to a reception circuit that generates reception data.
[0017]
The invention according to claim 9 includes a detection circuit that detects a waveform distortion of a reception signal received via the communication medium, wherein the pulse width adjustment circuit detects the waveform of the transmission signal based on a detection result of the detection circuit. The pulse width was adjusted.
[0018]
The invention according to claim 10 is a communication method for transmitting a transmission signal to a reception device that generates reception data based on a pulse width of a reception signal received via a communication medium, wherein the reception signal The pulse width of the transmission signal is adjusted so that the waveform approaches an ideal waveform.
[0019]
BEST MODE FOR CARRYING OUT THE INVENTION
(First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS.
[0020]
FIG. 1 is a schematic configuration diagram of a communication system.
The communication system 11 includes a transmission device 12 and a reception device 13 as communication devices, which are communicably connected by a communication medium 14. The transmission device 12 outputs the transmission signal TX, and the reception device 13 receives the reception signal RX via the communication medium 14. The communication medium 14 is, for example, an optical fiber, and causes a distortion in the reception signal RX with respect to the transmission signal TX. The transmission device 12 of the present embodiment generates the transmission signal TX so that the waveform of the reception signal RX in the reception device 13 does not cause a reception error in the reception device 13.
[0021]
The transmission device 12 includes a CPU 21, a transmission circuit 22, and a pulse width adjustment circuit 23.
The CPU 21 outputs transmission data Dt to be transmitted to the receiving device 13 to the transmission circuit 22. The transmission circuit 22 outputs a pulse signal S1 generated according to the transmission data Dt, using a communication clock signal having a frequency corresponding to the communication rate.
[0022]
The pulse width adjustment circuit 23 generates a transmission signal TX whose pulse width has been adjusted from the pulse signal S1. The pulse width adjustment circuit 23 adjusts the pulse width so that the reception side has a desired waveform. It is desirable that the desired waveform is close to an ideal waveform having no distortion in the communication medium 14 (= a waveform having a pulse width defined in the communication protocol). Note that the desired waveform may be any waveform that has no decoding error in the receiving device 13. That is, the transmitting device 12 adjusts the pulse width in advance so that there is no error in the receiving device 13 before transmitting.
[0023]
The receiving device 13 includes a receiving circuit 25 and a CPU 26. The reception circuit 25 outputs the reception data Dr generated by sampling the reception signal RX with a communication clock signal having a frequency corresponding to the communication rate to the CPU 26.
[0024]
Next, the configuration of the transmission device 12 will be described.
FIG. 2 is a partial block circuit diagram of the transmission device 12, showing a detailed circuit configuration of the pulse width adjustment circuit.
[0025]
The transmission device 12 includes an oscillation circuit 31, a frequency divider 32, a transmission circuit 22, and a pulse width adjustment circuit 23.
The oscillation circuit 31 generates an operation clock signal CLK of the transmitting device 12. The frequency divider 32 divides the operation clock signal CLK to generate a communication clock signal TCK having a pulse width corresponding to a communication rate. For example, as shown in FIG. 3, the frequency divider 32 divides the operation clock signal CLK by 8 to generate a communication clock signal TCK having a cycle of 100 ns (nanosecond).
[0026]
In response to the communication clock signal TCK, the transmission circuit 22 outputs a pulse signal S1 generated based on the transmission data Dt input from the CPU 21 to the pulse width adjustment circuit 23. As shown in FIG. 3, the transmission circuit 22 generates an H-level pulse signal S1 when the transmission data Dt is “1”, and generates an L-level pulse signal S1 when the transmission data Dt is “0”. I do. The pulse width of each level is 100 ns based on the cycle of the communication clock signal TCK.
[0027]
The pulse width adjustment circuit 23 includes a storage circuit 33, a delay circuit 34, an AND circuit 35, an OR circuit 36, and a selection circuit (selector) 37.
The pulse adjustment information set in advance is stored in the storage circuit 33. The pulse width adjustment information includes width information, activation information, and length information.
[0028]
The width information is information for adjusting the pulse width, and has a desired waveform on the receiving side by an experiment or the like in advance (for example, a signal received on the receiving side is a pulse width determined by the communication protocol). (A pulse width adjustment amount) set according to the communication medium 14 as described above. That is, in the pulse width adjustment circuit 23, information for adjusting the pulse width according to the transmission state of the communication medium 14 or the like is set in advance.
[0029]
The activation information is information in which whether or not the pulse width of the output transmission signal TX is adjusted in the transmission device 12 is set. That is, the pulse width adjustment circuit 23 sets whether to output the unadjusted transmission signal TX or the pulse width adjusted transmission signal TX based on the set activation information.
[0030]
The length information is information indicating a direction in which the pulse width of the transmission signal TX is adjusted. Depending on the communication medium 14, the pulse width of the reception signal RX may be longer or shorter than the pulse width of the transmission signal TX. Therefore, when the pulse width of the reception signal RX is shorter than that of the transmission signal TX, the pulse width of the transmission signal TX needs to be increased by the pulse width adjustment circuit 23 in advance. On the other hand, when the pulse width of the reception signal RX is longer than that of the transmission signal TX, the pulse width of the transmission signal TX needs to be shortened in advance by the pulse width adjustment circuit 23. Therefore, the pulse width adjustment circuit 23 stores the direction in which the pulse width is adjusted in the storage circuit 33, so that the pulse width of the transmission signal TX can be adjusted to be longer and shorter than that of the pulse signal S1. are doing.
[0031]
The storage circuit 33 generates a first selection signal SL1 based on the width information, and generates a second selection signal SL2 based on the invalidation information and the length information. The first selection signal SL1 is composed of a signal having the number of bits corresponding to the width information, and the second selection signal SL2 is composed of a signal having the number of bits corresponding to the invalidation information and the length information.
[0032]
The operation clock signal CLK and the pulse signal S1 are input to the delay circuit 34. Further, the first selection signal SL1 is input to the delay circuit 34 from the storage circuit 33. The delay circuit 34 includes a plurality of flip-flop circuits (FF) 38a, 38b,..., 38n, and a selection circuit (selector) 39.
[0033]
The FFs 38a to 38n are connected in series, and an operation clock signal CLK is input to each of the FFs 38a to 38n. The pulse signal S1 is input to the first-stage FF 38a. Further, output terminals of the FFs 38 a to 38 n are connected to the selection circuit 39.
[0034]
Each of the FFs 38a to 38n outputs a signal having the same level as the input signal in response to a rising edge of the operation clock signal CLK. Therefore, when the level of the pulse signal S1 changes, each of the FFs 38a to 38n changes the level of the output signal at the rising edge of the operation clock signal CLK in order from the first stage FF. That is, each of the FFs 38a to 38n outputs a signal obtained by sequentially delaying the pulse signal S1 in response to the operation clock signal CLK. The signals output from the FFs 38a to 38n are referred to as delay signals DSa to DSn. Since each of the delay signals DSa to DSn delays the pulse signal S1, as shown in FIG. 3, it has the same pulse width as the pulse signal S1. FIG. 3 shows only the delay signals DSa and DSb.
[0035]
The selection circuit 39 receives a plurality of delay signals DSa to DSn and a first selection signal SL1. The selection circuit 39 outputs a signal corresponding to the selection signal SL1 among the plurality of delay signals DSa to DSn as the selection delay signal DS1 in response to the first selection signal SL1. Since the delay signal DS1 is one of the delay signals DSa to DSn, it has the same pulse width as the pulse signal S1, like the delay signals DSa to DSn.
[0036]
Therefore, the delay circuit 34 generates a plurality of delay signals obtained by delaying the pulse signal S1 in response to the operation clock signal CLK. Then, the delay circuit 34 selects one of the generated delay signals in response to the first selection signal SL1, and outputs the selected delay signal DS1. That is, the delay circuit 34 outputs a delay signal DS1 obtained by delaying the pulse signal S1 by the number of clocks corresponding to the selection signal SL1. For example, as shown in FIG. 3, the delay circuit 34 selects the delay signal DSb in response to the first selection signal SL1, and outputs a delay signal DS1 having substantially the same waveform as the delay signal DSb.
[0037]
The AND circuit 35 outputs a first width adjustment signal S2 generated by performing an AND operation on the input pulse signal S1 and the delay signal DS1. The OR circuit 36 outputs a second width adjustment signal S3 generated by performing an OR operation on the input pulse signal S1 and the delay signal DS1. The delay signal DS1 is delayed from the pulse signal S1 by the number of pulses of the operation clock signal CLK corresponding to the first selection signal SL1, and has the same pulse width as the pulse signal S1. Therefore, as shown in FIG. 3, the pulse width of the first width adjustment signal S2 is shorter than the pulse width of the pulse signal S1 by the number of pulses, and the pulse width of the second width adjustment signal S3 is the pulse width of the pulse signal S1. Longer than the number of pulses.
[0038]
The selection circuit 37 receives the pulse signal S1, the first and second width adjustment signals S2 and S3, and the second selection signal SL2. The selection circuit 37 outputs one selected from the pulse signal S1 and the first and second width adjustment signals S2 and S3 as the transmission signal TX in response to the second selection signal SL2. For example, the selection circuit 37 outputs a transmission signal TX having substantially the same waveform as the second width adjustment signal S3 in response to the second selection signal SL2.
[0039]
That is, the AND circuit 35 and the OR circuit 36 combine the pulse signal S1 and the delay signal DS1, and form a first width adjustment signal S2 having a pulse width shorter than the pulse width of the pulse signal S1 and a pulse width longer than that. And a signal generation circuit for generating the second width adjustment signal S3. Then, the selection circuit 37 outputs one selected from the pulse signal S1 and the first and second width adjustment signals S2 and S3 as the transmission signal TX in response to the second selection signal SL2.
[0040]
Therefore, the delay circuit 34 generates a plurality of delay signals obtained by delaying the pulse signal S1 in response to the operation clock signal CLK. Then, the delay circuit 34 selects one of the generated delay signals in response to the first selection signal SL1, and outputs the selected delay signal DS1. That is, the delay circuit 34 outputs a delay signal DS1 obtained by delaying the pulse signal S1 by the number of clocks corresponding to the selection signal SL1.
[0041]
That is, the pulse width adjustment circuit 23 configured as described above adjusts the pulse width (long or short) according to the width information stored in the storage circuit 33 when adjusting the pulse width based on the activation information. The adjusted transmission signal TX is output. On the other hand, when the pulse width is not adjusted based on the activation information, the transmission signal TX having substantially the same pulse width as the input pulse signal S1 is output.
[0042]
Next, the operation of the transmission device 12 configured as described above will be described with reference to FIG. Now, a signal is transmitted from the transmitting device 12 to the receiving device 13 via the communication medium 14. This communication medium 14 causes distortion in the signal waveform as in the conventional example. That is, in the reception signal RX with respect to the transmission signal TX, the rising edge is delayed by 75 ns and the falling edge is delayed by 12.5 ns.
[0043]
In response to this distortion, the pulse width adjustment circuit 23 transmits the transmission signal TX whose pulse width has been adjusted based on the pulse adjustment information stored in the storage circuit 33 in advance. Specifically, the pulse width adjustment circuit 23 generates a transmission signal TX in which the pulse width of the H level “1” is changed to 162.5 ns from the pulse signal S1 having a pulse width of 100 ns.
[0044]
The receiving device 13 receives the reception signal RX in which the transmission signal TX has passed through the communication medium 14. The reception signal RX has a shorter pulse width at the H level than the transmission signal TX, and the pulse width is 100 ns (= 162.5−75 + 12.5).
[0045]
The receiving device 13 decodes the received signal RX with a communication clock signal RCK having a specified period (pulse width). This communication clock signal RCK has the same cycle (H level pulse width is 50 ns) as the communication clock signal TCK used when the transmission circuit 22 of the transmission device 12 generates the pulse signal S1. The receiving device 13 synchronizes the falling edge of the communication clock signal RCK with the rising edge of the reception signal RX, and outputs reception data having a value corresponding to the level of the reception signal RX at the rising edge of the communication clock signal RCK. The H-level pulse width of the reception signal RX is 100 ns because the H-level pulse width of the transmission signal TX is adjusted by the transmission device 12, which is longer than the conventional one (37.5 ns). It is longer than 1/2 of the period of RCK. For this reason, the receiving device 13 outputs the received data whose value is “1” in response to the rising edge of the communication clock signal RCK. As described above, in the communication system 11, even when the communication medium 14 that causes waveform distortion is used, no communication error occurs. That is, the transmission device 12 prevents the occurrence of a reception error in the reception device 13 by adjusting the pulse width of the transmission signal TX in advance.
[0046]
As described above, the present embodiment has the following advantages.
(1) The pulse width adjusting circuit 23 is provided, and the pulse width of the transmission signal TX is adjusted and output so that the waveform of the reception signal RX in which the communication medium 14 causes waveform distortion approaches an ideal waveform. As a result, the occurrence of a reception error in the receiving device 13 can be suppressed.
[0047]
(2) The pulse width adjustment circuit 23 is configured to be able to output the transmission signal TX whose pulse width has not been adjusted in response to the second selection signal SL2. Therefore, it is possible to easily cope with a communication medium that does not cause waveform distortion.
[0048]
(3) The delay circuit 34 provided in the pulse width adjustment circuit 23 generates a plurality of delay signals DSa to DSn having different delay times from the pulse signal S1, and generates a delay signal selected in response to the first selection signal SL1. Output as the selection delay signal DS1. Then, the pulse signal and the selection delay signal DS1 are combined by the signal generation circuit, and the transmission signal TX whose pulse width is adjusted is output. Therefore, the pulse width of the transmission signal TX can be easily adjusted. Further, the pulse width of the transmission signal TX can be easily changed.
[0049]
(Second embodiment)
Hereinafter, a second embodiment of the present invention will be described with reference to FIG.
For convenience of explanation, the same components as those of the first embodiment are denoted by the same reference numerals, and the description thereof is partially omitted.
[0050]
FIG. 5 is a partial block circuit diagram of the transmission device 41, and shows a detailed circuit configuration of the pulse width adjustment circuit.
This transmitting device 41 is replaced with the transmitting device 12 of FIG. 1 to constitute a communication system.
[0051]
The transmission device 41 includes an oscillation circuit 31, a frequency divider 32, a transmission circuit 22, a pulse width adjustment circuit 42, and a storage circuit 43.
The storage circuit 43 provides substantially the same function as the storage circuit 33 of the first embodiment. That is, the storage circuit 43 stores preset pulse adjustment information. The pulse width adjustment information includes width information, activation information, and length information. The storage circuit 43 generates a first selection signal SL1 based on the width information, and generates a second selection signal SL2 based on the invalidation information and the length information. Then, the first and second selection signals SL1 and SL2 generated by the storage circuit 43 are output to the pulse width adjustment circuit 42.
[0052]
The pulse width adjustment circuit 42 receives the pulse signal S1, the operation clock signal CLK, and the first and second selection signals SL1 and SL2. The pulse width adjustment circuit 42 includes a delay circuit 34, an AND circuit 35, an OR circuit 36, and a selection circuit (selector) 37. The first and second selection signals SL1 and SL2 from the storage circuit 43 are used to select the delay circuit 34 Selector 39) and selector 37. Therefore, the pulse width adjustment circuit 42 and the storage circuit 43 of the present embodiment provide substantially the same function as the pulse width adjustment circuit 23 of the first embodiment.
[0053]
That is, the pulse width adjusting circuit 42 adjusts the pulse width from the pulse signal S1 in response to the first and second selection signals SL1 and SL2 supplied from the outside, or adjusts the pulse width substantially equal to the pulse signal S1. The transmission signal TX is output.
[0054]
As described above, the present embodiment has the following advantages.
(1) The pulse width adjustment circuit 42 responds to the first and second selection signals SL1 and SL2 supplied from the storage circuit 43, and adjusts the pulse width based on the pulse signal S1, or is substantially equal to the pulse signal S1. , A transmission signal TX having the same pulse width is output. As the storage circuit 43, a part of a memory (buffer) or the like that temporarily stores transmission data can be used, and the degree of freedom of the circuit configuration can be increased. Further, by using a part of a memory such as a buffer as the storage circuit 43, a peripheral circuit of the storage circuit 43 (a circuit configuration for accessing the storage circuit 43 provided in the pulse width adjustment circuit 42) can be omitted. Thus, the circuit scale of the transmission device can be reduced.
[0055]
(Third embodiment)
Hereinafter, a third embodiment of the present invention will be described with reference to FIG.
For convenience of explanation, the same components as those in the first and second embodiments are denoted by the same reference numerals, and the description thereof is partially omitted.
[0056]
FIG. 6 is a schematic configuration diagram of the communication system.
The communication system 51 includes a transmission device 52 and a reception device 13 as communication devices, which are connected by a communication medium 14.
[0057]
The transmission device 52 includes a CPU 53, a transmission circuit 22, and a pulse width adjustment circuit 42.
The CPU 53 outputs the transmission data Dt to be transmitted to the receiving device 13 to the transmission circuit 22. Further, the CPU 53 outputs the first and second selection signals SL1 and SL2 to the pulse width adjustment circuit 42.
[0058]
The transmission circuit 22 outputs a pulse signal S1 generated according to transmission data generated by a communication clock signal having a frequency corresponding to the communication rate.
The pulse width adjustment circuit 42 adjusts the pulse width from the pulse signal S1 in response to the first and second selection signals SL1 and SL2 supplied from the CPU 53, or transmits the pulse having substantially the same pulse width as the pulse signal S1. The signal TX is output.
[0059]
The CPU 53 generates the first and second selection signals SL1 and SL2 so as to change the pulse width of the transmission signal TX. The change of the pulse width is performed, for example, according to the operating environment. That is, if the characteristics of the communication medium 14 change due to the environment (ambient temperature) in which the communication system operates, the adjustment of the pulse width becomes unnecessary, or the adjustment of the pulse width becomes insufficient with the predetermined pulse adjustment information (width information). There are cases.
[0060]
For this reason, the CPU 53 detects the environmental temperature with the temperature sensor, determines the value of the pulse width to be adjusted according to the detection result, and generates the first and second selection signals SL1 and SL2 according to the determination result. .
[0061]
The pulse width adjustment circuit 42 adjusts the pulse width from the pulse signal S1 in response to the first and second selection signals SL1 and SL2 supplied from the CPU 53, or transmits the pulse having substantially the same pulse width as the pulse signal S1. The signal TX is output.
[0062]
The receiving device 13 decodes the received signal RX received via the communication medium 14. At this time, the characteristics of the communication medium 14 change to characteristics according to the environmental temperature. The CPU 53 generates the first and second selection signals SL1 and SL2 so as to change the pulse width of the transmission signal TX so that no error occurs in the receiving device 13 according to the changing characteristics. The amount of change in the characteristics of the communication medium 14 is obtained in advance through experiments or the like (digitized), and is stored in the internal memory of the CPU 53 or program data for communication. The CPU 53 generates the first and second selection signals SL1 and SL2 based on the quantified amount of change.
[0063]
In this communication system 11, no communication error occurs even if the characteristics of the communication medium 14 change. That is, the transmission device 12 prevents the occurrence of a reception error in the reception device 13 by adjusting the pulse width of the transmission signal TX in advance.
[0064]
As described above, the present embodiment has the following advantages.
(1) The CPU 53 outputs the transmission data Dt to the transmission circuit 22 and outputs the first and second selection signals SL1 and SL2 to the pulse width adjustment circuit 42. As a result, there is no need to provide a storage circuit, and the circuit scale of the transmission device 52 can be reduced accordingly.
[0065]
(2) The CPU 53 outputs the first and second selection signals SL1 and SL2 to the pulse width adjustment circuit 42. As a result, the pulse width of the transmission signal TX can be easily changed.
[0066]
(Fourth embodiment)
Hereinafter, a fourth embodiment of the present invention will be described with reference to FIGS.
Note that, for convenience of description, the same components as those of the first to third embodiments are denoted by the same reference numerals, and the description thereof is partially omitted.
[0067]
FIG. 7 is a schematic configuration diagram of a communication system.
The communication system 61 includes a transmitting device 62 and a plurality of (two in the present embodiment) receiving devices 13a and 13b as communication devices. The transmitting device 62 and the first receiving device 13a are communicably connected via a first communication medium 63a, and the transmitting device 62 and the second receiving device 13b are communicably connected via a second communication medium 63b. The first and second communication media 63a and 63b are made of, for example, optical fibers. The connection between the transmitting device 62 and each of the receiving devices 13a and 13b is not limited to a configuration in which each of the receiving devices 13a and 13b is connected via the communication medium 63a and 63b, but may be a distributor such as a hub or an optical fiber. Alternatively, a connection mode using a one-to-many (1 × n) coupler may be used.
[0068]
The transmission device 62 outputs the transmission signal TX, and the first reception device 13a receives the first reception signal RXa via the first communication medium 63a. Further, the transmission device 62 outputs the transmission signal TX, and the second reception device 13b receives the second reception signal RXb via the second communication medium 63b.
[0069]
The first and second communication media 63a and 63b cause distortion in the first and second reception signals RXa and RXb with respect to the transmission signal TX due to their respective characteristics. The transmission device 62 of the present embodiment generates the transmission signal TX so that the waveforms of the reception signals RXa and RXb in the reception devices 13a and 13b do not cause a reception error in the reception devices 13a and 13b.
[0070]
The transmitting device 62 includes a CPU 64, a transmitting circuit 22, and a pulse width adjusting circuit 65.
The CPU 64 outputs the transmission data Dt to be transmitted to the first or second receiving device 13a, 13b to the transmitting circuit 22. Further, the CPU 64 outputs a device selection signal SLT to the pulse width adjustment circuit 65.
[0071]
The transmission circuit 22 outputs a pulse signal S1 generated according to the transmission data Dt to the pulse width adjustment circuit 65 by using a communication clock signal having a frequency corresponding to the communication rate.
[0072]
The pulse width adjustment circuit 65 generates a transmission signal TX whose pulse width has been adjusted from the pulse signal S1. At this time, the pulse width adjusting circuit 65 adjusts the pulse width based on the device selection signal SLT so that the receiving side has a desired waveform corresponding to each of the receiving devices 13a and 13b. It is desirable that the desired waveform is close to an ideal waveform having no distortion in the first and second communication media 63a and 63b. Note that the desired waveform may be any waveform that has no decoding error in the first and second receiving devices 13a and 13b. That is, the transmitting device 62 adjusts the pulse width of the transmission signal TX in advance so that the first and second receiving devices 13a and 13b have no error, and transmits the signal.
[0073]
The first receiving device 13a includes a receiving circuit 25a and a CPU 26a. The reception circuit 25a outputs the reception data Dra generated by sampling the reception signal RXa with a communication clock signal having a frequency corresponding to the communication rate to the CPU 26a. The second receiving device 13b includes a receiving circuit 25b and a CPU 26b. The reception circuit 25b outputs the reception data Drb generated by sampling the reception signal RXb with a communication clock signal having a frequency corresponding to the communication rate to the CPU 26b.
[0074]
Next, the configuration of the transmitting device 62 will be described.
FIG. 8 is a partial block circuit diagram of the transmission device 62, and shows a detailed circuit configuration of the pulse width adjustment circuit.
[0075]
The transmitting device 62 includes a CPU 64, a transmitting circuit 22, and a pulse width adjusting circuit 65. Although not shown, the transmission device 62 includes an oscillation circuit 31 and a frequency divider 32, and generates an operation clock signal CLK and a communication clock signal TCK, as in the first embodiment.
[0076]
The pulse width adjustment circuit 65 includes a first storage circuit 66a, a second storage circuit 66b, a delay circuit 34, an AND circuit 35, an OR circuit 36, and a selection circuit (selector) 37.
The first storage circuit 66a stores first pulse adjustment information set in advance corresponding to the first receiving device 13a, and the pulse width adjustment information includes width information, activation information, and length information. Including. The first pulse adjustment information does not cause an error in the first reception data Dra based on each reception signal RXa in the first reception device 13a, that is, cancels the distortion generated in the first reception signal RXa by the first communication medium 63a. The information is set as follows. The first storage circuit 66a generates a first selection signal SL1a based on the width information, and generates a second selection signal SL2a based on the invalidation information and the length information. The first selection signal SL1a is composed of a signal having the number of bits corresponding to the width information, and the second selection signal SL2a is composed of a signal having the number of bits corresponding to the invalidation information and the length information.
[0077]
Similarly, the second storage circuit 66b stores second pulse adjustment information set in advance corresponding to the second receiving device 13b, and the pulse width adjustment information includes width information, activation information, and length information. Including information. The second pulse adjustment information does not cause an error in the second reception data Drb based on each reception signal RXb in the second reception device 13b, that is, cancels the distortion generated in the second reception signal RXb by the second communication medium 63b. The information is set as follows. The second storage circuit 66b generates a first selection signal SL1b based on the width information, and generates a second selection signal SL2b based on the invalidation information and the length information. The first selection signal SL1b is composed of a signal having the number of bits corresponding to the width information, and the second selection signal SL2b is composed of a signal having the number of bits corresponding to the invalidation information and the length information.
[0078]
The CPU 64 generates the device selection signal SLT according to the transmission destination of the transmission data Dt so as to adjust the pulse width of the transmission signal TX based on the transmission data Dt. That is, since the first and second communication media 63a and 63b have different ON / OFF characteristics, the distortion generated in the first reception signal RXa and the distortion generated in the second reception signal RXb with respect to the transmission signal TX are different. Accordingly, the CPU 64 generates the device selection signal SLT based on whether the transmission destination of the transmission signal TX is the first or second receiving device 13a or 13b. For example, the CPU 64 outputs an H-level device selection signal SLT when the transmission destination is the first receiving device 13a, and outputs an L-level device selection signal SLT when the transmission destination is the second receiving device 13b.
[0079]
The first storage circuit 66a is activated in response to the device selection signal SLT at the H level, and is deactivated in response to that at the L level. Conversely, the second storage circuit 66b is activated in response to the L-level device selection signal SLT, and is deactivated in response to the H-level device selection signal SLT. The activated first storage circuit 66a or the second storage circuit 66b outputs a first selection signal and a second selection signal based on the pulse adjustment information stored respectively.
[0080]
When there are three or more receiving devices, it is effective to use a plurality of bits as the device selection signal SLT. The CPU 64 generates a device selection signal SLT in which only the bit corresponding to the transmission destination is set at the H level (or the L level). Each receiving device is activated or deactivated according to the level of the corresponding bit, and one activated receiving device outputs the first and second selection signals.
[0081]
Therefore, the pulse width adjusting circuit 65 of the present embodiment outputs the transmission signal TX whose pulse width has been adjusted according to each of the connected receiving devices 13a and 13b, specifically, each of the communication media 63a and 63b. Therefore, no error occurs in the received data Dra, Drb obtained by decoding the received signals RXa, RXb in the receiving devices 13a, 13b.
[0082]
As described above, the present embodiment has the following advantages.
(1) Since the pulse width of the transmission signal TX is adjusted in the transmission device 62 so that the reception signals RXa and RXb of the reception devices 13a and 13b have ideal waveforms, a circuit for correcting errors in the reception devices 13a and 13b May not be provided. Therefore, no countermeasure is required on the receiving side, and the cost of the entire communication system 61 can be reduced.
[0083]
(Fifth embodiment)
Hereinafter, a fifth embodiment of the present invention will be described with reference to FIGS. For convenience of description, the same components as those in the first to fourth embodiments are denoted by the same reference numerals, and the description thereof is partially omitted.
[0084]
FIG. 9 is a schematic configuration diagram of a communication system.
The communication system 71 has a plurality of (two in FIG. 9) data communication devices 72 and 73 communicably connected via a communication medium 74. The communication devices 72 and 73 are configured to be able to transmit and receive, respectively.
[0085]
That is, the first communication device 72 includes a CPU 81, a transmission circuit 82, a pulse width adjustment circuit 83, and a reception circuit 84, and the second communication device 73 includes a reception circuit 85, a CPU 86, and a transmission circuit 87.
[0086]
The CPU 81 outputs transmission data Dta to be transmitted to the second communication device 73 to the transmission circuit 82. The transmission circuit 82 outputs a pulse signal S1t generated according to the transmission data Dta by a communication clock signal having a frequency corresponding to the communication rate.
[0087]
The pulse width adjustment circuit 83 generates a transmission signal TXa whose pulse width has been adjusted from the pulse signal S1t. The pulse width adjustment circuit 83 adjusts the pulse width so that the reception side has a desired waveform. It is desirable that the desired waveform is close to an ideal waveform having no distortion in the communication medium 74. Note that the desired waveform may be any waveform that has no decoding error in the second communication device 73. That is, the transmitting device 12 adjusts the pulse width in advance so that the second communication device 73 has no error, and transmits the adjusted signal.
[0088]
The pulse width adjustment circuit 83 receives the reception signal RXa received from the second communication device 73 via the communication medium 74, and receives the pulse signal S1r in which the pulse width of the reception signal RXa is adjusted according to the communication medium 74. Output to the circuit 84. The receiving circuit 84 outputs the received data Drb generated by sampling the pulse signal S1r using the communication clock signal to the CPU 26.
[0089]
The receiving circuit 85 of the second communication device 73 receives the reception signal RXb received from the first communication device 72 via the communication medium 74, and samples the reception signal RXb with a communication clock signal having a frequency corresponding to the communication rate. The received data Drb thus generated is output to the CPU 86. The CPU 86 outputs the transmission data Dtb to be transmitted to the first communication device 72 to the transmission circuit 87. The transmission circuit 87 transmits the transmission signal TXb generated according to the transmission data Dtb by the communication clock signal.
[0090]
In other words, the pulse width adjustment circuit 83 of the present embodiment uses the first communication device 72 to adjust the pulse width of the input signal (the pulse signal S1t and the reception signal RXa) corresponding to the communication medium 74 at the time of transmission and reception. (The transmission signal TXa and the pulse signal S1r). Therefore, even if the pulse width is not adjusted on the second communication device 73 side, it is possible to suppress the occurrence of an error in the reception between the second communication device 73 and the first communication device 72.
[0091]
FIG. 10 is a block circuit diagram of the pulse width adjustment circuit 83.
The pulse width adjustment circuit 83 includes a detection circuit 91, a storage circuit 92, first and second switch circuits 93 and 94, a delay circuit 34, an AND circuit 35, an OR circuit 36, and a selection circuit 37.
[0092]
The detection signal 91 is input with the reception signal RXa and the communication clock signal TCK. The communication clock signal TCK is a pulse signal having a predetermined cycle (100 ns) as described in the first embodiment. The detection circuit 91 detects the pulse width of the received signal RXa, compares the detection result with the communication clock signal TCK, and calculates pulse adjustment information (width information) corresponding to the communication medium 74.
[0093]
The reception signal RXa is obtained by receiving the transmission signal TXb transmitted from the second communication device 73 shown in FIG. Since the second communication device 73 does not include the pulse width adjustment circuit, the pulse width of the transmission signal TXb is not adjusted, that is, has the same pulse width as the cycle of the communication clock signal TCK. Therefore, the pulse width of the reception signal RXa is affected by the characteristics of the communication medium 74 as compared with the pulse width of the transmission signal TXb.
[0094]
The detection circuit 91 detects the pulse width of the reception signal RXa by sampling. Then, the detection circuit 91 compares the detected pulse width of the reception signal RXa with the cycle of the communication clock signal TCK, and calculates width information for adjusting the pulse width of the transmission signal TXa based on the comparison result. When the pulse width of the reception signal RXa is shorter than half the period of the communication clock signal TCK (50 ns in this embodiment), the pulse width of the reception signal RXb with respect to the transmission signal TXa transmitted from the first communication device 72 is the same. Therefore, a reception error occurs in the second communication device 73.
[0095]
Accordingly, based on the pulse width of the reception signal RXa, the detection circuit 91 detects the transmission signal TXa so that the pulse width of the reception signal RXb in the second communication device 73 is longer than の of the cycle of the communication clock signal TCK. The width information is calculated so as to adjust the pulse width. Then, the detection circuit 91 outputs the calculated width information to the storage circuit 92, and the storage circuit 92 stores the width information. Then, the storage circuit 92 outputs the first selection signal SL1 created based on the stored width information to the selection circuit 37 of the delay circuit 34.
[0096]
The pulse signal S1t or the reception signal RXa is input to the delay circuit 34 via the first switch circuit 93. The switching of the first switch circuit 93 and the second switch circuit 94 is controlled by a transmission / reception switching signal STR from the CPU 81. That is, based on the transmission / reception switching signal STR, at the time of transmission, switching is performed so that the pulse signal S1t is input to the delay circuit 34 and the output signal of the selection circuit 37 is output to the communication medium 74 as the transmission signal TXa. On the other hand, at the time of reception, switching is performed so that the reception signal RXa is input to the delay circuit 34 and the output signal of the selection circuit 37 is supplied to the reception circuit 84 as the pulse signal S1r.
[0097]
That is, the pulse width adjustment circuit 83 outputs a transmission signal TXa having a pulse width adjusted from the input pulse signal S1t based on the pulse information stored in the storage circuit 92, and outputs a pulse width from the input reception signal RXa. Is output as a pulse signal S1r. The pulse width adjustment circuit 83 adjusts the pulse width of the transmission signal TXa in advance so that a reception error does not occur in the second communication device 73 of FIG. A pulse signal S1r whose pulse width is adjusted is generated from RXa.
[0098]
As described above, the present embodiment has the following advantages.
(1) The pulse width adjustment circuit 83 outputs the transmission signal TX whose pulse width has been adjusted from the pulse signal S1t, and outputs the pulse signal S1r whose pulse width has been adjusted from the reception signal RX to the reception circuit 84. As a result, a reception error in the own device 72 can be prevented.
[0099]
(2) The detection circuit 91 detects width information for adjusting the pulse width based on the reception signal RXa, and updates the pulse width information in the storage circuit 92. As a result, it is possible to easily respond to changes in the characteristics of the communication medium 74 and exchange of the communication medium.
[0100]
(3) Each time a signal is received, the detection circuit 91 detects the pulse width of the reception signal RXa and updates the contents (pulse width information) of the storage circuit 92. As a result, even if the on / off characteristics of the communication medium 74 change in accordance with the environment (ambient temperature), the amount of adjustment of the pulse width is changed so as to follow the change, and the communication on the receiving side due to the influence of the environment and the like. A reception error in the device 73 can be prevented.
[0101]
Each of the above embodiments may be implemented in the following manner.
In the fourth embodiment, when the transmission data Dta and Dtb include the information of the transmission destination, the pulse width adjustment circuit 65 determines which of the first storage circuit 66a and the second storage circuit 66b based on the information. May be selected.
[0102]
In the fifth embodiment, similarly to the fourth embodiment, the first communication device 72 and a plurality of communication partners are configured to be communicable, and each communication partner is adjusted so that the pulse width is adjusted for each communication partner. May be provided and implemented. In the first to fifth embodiments, the storage circuit is shown as a circuit functionally for a communication partner, and stores pulse adjustment information corresponding to a plurality of communication partners in one storage circuit. Is also good.
[0103]
In the fifth embodiment, the communication device 72 may appropriately detect pulse width distortion (jitter) based on the received signal RXa. For example, the communication device 72 detects at the time of starting reception (at the time of the first reception). For the detection, for example, the detection circuit 91 includes a register. The register is cleared at the start of operation of the communication device 72 (including at the time of reset), and the detection circuit 91 sets the register when detecting the pulse width, and executes the detection operation when the register is set. do not do. With such a configuration, the detection operation is not performed each time the detection circuit 91 receives a signal, so that power consumption can be reduced accordingly.
[0104]
Note that the detection operation of the detection circuit 91 is performed as necessary. For example, the CPU 81 outputs the clear signal CLR shown in FIG. 10 to the detection circuit 91, and the detection circuit 91 resets the register in response to the clear signal CLR. With this configuration, the pulse width of the transmission signal TXa can be adjusted according to the characteristics of the communication medium 74 while reducing power consumption.
[0105]
In the fifth embodiment, the pulse width adjustment circuit 83 includes the detection circuit 91. However, the pulse width adjustment circuit and the detection circuit may be separately provided.
In the fifth embodiment, the storage circuit 92 that stores the detection result of the detection circuit 91 and generates the first and second selection signals SL1 and SL2 is provided. However, the first and second selection signals SL1 are directly output from the detection circuit. , SL2 may be output. In that case, it is preferable to provide a latch circuit or the like at the output unit of the detection circuit so as to hold the levels of the first and second selection signals SL1 and SL2.
[0106]
In the fifth embodiment, the pulse width adjustment amount for the transmission signal TXa may be different from the pulse width adjustment amount for the reception signal RXa. That is, a transmission storage circuit and a reception storage circuit are provided, and one of them is selected by the transmission / reception switching signal STR. According to this configuration, even when the transmission signal TXb output from the communication device 73 of the communication partner does not have an ideal waveform (has a different pulse width), or when the characteristics of the communication medium 74 are different depending on the communication direction, the first and the second signals are different. The reception signals RXa and Rxb in the second communication devices 72 and 73 can be made closer to ideal waveforms to prevent reception errors.
[0107]
The pulse width adjustment circuits 23, 42, 65, and 83 of the above embodiments have the first width adjustment signal S2 having a longer pulse width at the H level than the pulse signal S1, and the pulse width at the H level than the pulse signal S1. Although the short second width adjustment signal S <b> 3 is generated, a configuration may be employed in which only one of the signals is generated according to the communication medium 14. In this case, one of the AND circuit 35 and the OR circuit 36 can be omitted, and the circuit configurations of the selection circuit 37 and the storage circuit 33 can be reduced, and the occupied area of the pulse width adjustment circuits 23, 42, 65, and 83 can be reduced. Can be reduced.
[0108]
In the above embodiments, the communication devices 12, 52, 62, and 72 include the CPUs 21, 53, 64, and 81, the transmission circuits 22, 82, and the pulse width adjustment circuits 23, 42, 65, and 83. The pulse width of a transmission signal in communication between computers may be adjusted by mounting (removably connecting) a communication board as a communication device on a computer such as a personal computer. That is, the communication board includes a transmission circuit and a pulse width adjustment circuit, and adjusts the pulse width of a transmission signal generated based on transmission data from the CPU of the computer.
[0109]
The features of each of the above embodiments are summarized as follows.
(Supplementary Note 1) A communication device that transmits a transmission signal to a reception device that generates reception data based on a pulse width of a reception signal received via a communication medium,
A communication device, comprising: a pulse width adjustment circuit that adjusts a pulse width of the transmission signal so that a waveform of the reception signal in the reception device approaches an ideal waveform. (1)
(Supplementary Note 2) A communication device that transmits a transmission signal to a reception device that generates reception data based on a pulse width of a reception signal received via a communication medium,
A communication device comprising: a pulse width adjustment circuit that adjusts a pulse width of the transmission signal so as to eliminate waveform distortion of the reception signal with respect to the transmission signal. (2)
(Supplementary Note 3) A transmission circuit that generates a pulse signal having a waveform close to an ideal waveform based on the transmission data,
3. The communication device according to claim 1, wherein the pulse width adjustment circuit adjusts a pulse width of the pulse signal. (3)
(Supplementary Note 4) The pulse width adjustment circuit includes:
A delay circuit that generates a delay signal in which the pulse signal is delayed according to the reception signal;
4. The communication device according to claim 3, wherein the transmission signal is generated by combining the delay signal and the pulse signal. (4)
(Supplementary note 5) The communication device according to supplementary note 4, wherein the pulse width adjustment circuit is configured to be able to output a transmission signal having the same pulse width as an input pulse signal.
(Supplementary Note 6) The pulse width adjustment circuit includes:
A delay circuit that generates a plurality of signals having different delay times from the pulse signal and outputs one of the plurality of signals as a delay signal based on a selection signal;
A first width adjustment signal having a pulse width longer than the pulse width of the pulse signal; and a second width having a pulse width shorter than the pulse width of the pulse signal. A signal generation circuit for generating an adjustment signal;
A selection circuit that outputs the first or second width adjustment signal as the transmission signal based on the selection signal;
4. The communication device according to claim 3, further comprising: (5)
(Supplementary Note 7) The selection circuit receives first and second width adjustment signals and the pulse signal, and converts one of the pulse signal and the first and second width adjustment signals into the selection signal. 7. The communication device according to claim 6, wherein the communication device selects based on the selected information, and outputs the selected signal as the transmission signal.
(Supplementary Note 8) A storage circuit for storing pulse adjustment information is provided,
8. The communication according to claim 1, wherein the pulse width adjustment circuit adjusts a pulse width of the transmission signal based on pulse adjustment information stored in the storage circuit. 9. apparatus. (6)
(Supplementary Note 9) A storage circuit that stores pulse width adjustment information corresponding to each of the plurality of connected reception devices,
The pulse width adjusting circuit may adjust a pulse width of a transmission signal to be transmitted to the destination based on pulse adjustment information stored according to the destination. Communication device according to one. (7)
(Supplementary note 10) The pulse width adjusting circuit outputs a pulse signal in which a pulse width of a received signal received via the communication medium is adjusted, to a receiving circuit that generates reception data. Communication device according to any one of the above. (8)
(Supplementary Note 11) A detection circuit that detects waveform distortion of a received signal received via the communication medium,
11. The communication device according to claim 1, wherein the pulse width adjustment circuit adjusts a pulse width of the transmission signal based on a detection result of the detection circuit.
(Supplementary Note 12) Supplementary note 8 characterized by comprising a detection circuit that detects waveform distortion of a received signal received via the communication medium and updates pulse adjustment information of the storage circuit based on the detection result. Or the communication device according to 9.
(Supplementary note 13) The communication device according to supplementary note 11 or 12, wherein the detection circuit detects a waveform distortion every time the reception signal is input.
(Supplementary Note 14) A communication method of transmitting a transmission signal to a reception device that generates reception data based on a pulse width of a reception signal received via a communication medium,
A communication method, comprising: adjusting a pulse width of the transmission signal so that a waveform of the reception signal in the reception device approaches an ideal waveform. (10)
(Supplementary Note 15) A communication method of transmitting a transmission signal to a reception device that generates reception data based on a pulse width of a reception signal received via a communication medium,
A communication method, comprising: adjusting a pulse width of the transmission signal so as to eliminate waveform distortion of the reception signal with respect to the transmission signal.
(Supplementary Note 16) A delay signal is generated by delaying a pulse signal having a waveform close to an ideal waveform based on the transmission data in accordance with the reception signal, and the delay signal and the pulse signal are combined to generate the transmission signal. 16. The communication method according to appendix 14 or 15, wherein the communication method is generated.
(Supplementary Note 17) A plurality of signals having different delay times are generated from a pulse signal having a waveform close to an ideal waveform based on transmission data, and one of the plurality of signals is combined with the pulse signal to generate the pulse signal. Generating a first width adjustment signal having a pulse width longer than the pulse width of the first and second width adjustment signals having a pulse width shorter than the pulse width of the pulse signal. 16. The communication method according to claim 14, wherein a signal is output as the transmission signal.
(Supplementary note 18) The communication method according to any one of Supplementary notes 14 to 17, wherein a pulse signal in which a pulse width of a reception signal received via the communication medium is adjusted is generated.
(Supplementary note 19) Any one of Supplementary notes 14 to 18, wherein a waveform distortion of a reception signal received via the communication medium is detected, and a pulse width of the transmission signal is adjusted based on the detection result. The communication method according to any one of the above.
[0110]
【The invention's effect】
As described above in detail, according to the present invention, it is possible to provide a communication device and a communication method capable of correctly determining an output data signal on a receiving side.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram of a communication system according to a first embodiment.
FIG. 2 is a circuit diagram of a pulse width adjustment circuit according to the first embodiment.
FIG. 3 is an operation waveform diagram of the pulse width adjustment circuit.
FIG. 4 is an operation waveform diagram of the communication system.
FIG. 5 is a circuit diagram of a pulse width adjustment circuit according to a second embodiment.
FIG. 6 is a schematic configuration diagram of a communication system according to a third embodiment.
FIG. 7 is a schematic configuration diagram of a communication system according to a fourth embodiment.
FIG. 8 is a circuit diagram of a pulse width adjustment circuit according to a fourth embodiment.
FIG. 9 is a schematic configuration diagram of a communication system according to a fifth embodiment.
FIG. 10 is a circuit diagram of a pulse width adjustment circuit according to a fifth embodiment.
FIG. 11 is a schematic configuration diagram of a conventional communication system.
FIG. 12 is an operation waveform diagram of a conventional example.
[Explanation of symbols]
12, 41, 52, 62, 72 Communication device (transmission device)
13, 13a, 13b, 73 receiving device
14, 63a, 63b Communication media
22, 82 transmission circuit
23, 42, 65, 83 pulse width adjustment circuit
84 Receiver circuit
TX, TXa transmission signal
S1 pulse signal

Claims (10)

通信媒体を介して受信した受信信号のパルス幅に基づいて受信データを生成する受信装置に送信信号を送信する通信装置であって、
前記受信装置における受信信号の波形を理想波形に近づけるように前記送信信号のパルス幅を調整するパルス幅調整回路を備えたことを特徴とする通信装置。
A communication device that transmits a transmission signal to a reception device that generates reception data based on a pulse width of a reception signal received via a communication medium,
A communication device, comprising: a pulse width adjustment circuit that adjusts a pulse width of the transmission signal so that a waveform of the reception signal in the reception device approaches an ideal waveform.
通信媒体を介して受信した受信信号のパルス幅に基づいて受信データを生成する受信装置に送信信号を送信する通信装置であって、
前記送信信号に対する前記受信信号の波形歪みを解消するように前記送信信号のパルス幅を調整するパルス幅調整回路を備えたことを特徴とする通信装置。
A communication device that transmits a transmission signal to a reception device that generates reception data based on a pulse width of a reception signal received via a communication medium,
A communication device comprising: a pulse width adjustment circuit that adjusts a pulse width of the transmission signal so as to eliminate waveform distortion of the reception signal with respect to the transmission signal.
送信データに基づいて理想波形に近い波形を持つパルス信号を生成する送信回路を備え、
前記パルス幅調整回路は、前記パルス信号のパルス幅を調整することを特徴とする請求項1又は2記載の通信装置。
A transmission circuit that generates a pulse signal having a waveform close to an ideal waveform based on transmission data,
The communication device according to claim 1, wherein the pulse width adjustment circuit adjusts a pulse width of the pulse signal.
前記パルス幅調整回路は、
前記パルス信号を前記受信信号に応じて遅延させた遅延信号を生成する遅延回路を備え、
前記遅延信号と前記パルス信号とを合成して前記送信信号を生成することを特徴とする請求項3記載の通信装置。
The pulse width adjustment circuit,
A delay circuit that generates a delay signal in which the pulse signal is delayed according to the reception signal;
The communication device according to claim 3, wherein the transmission signal is generated by combining the delay signal and the pulse signal.
前記パルス幅調整回路は、
前記パルス信号から遅延時間の異なる複数の信号を生成し、選択信号に基づいて前記複数の信号のうちの1つを遅延信号として出力する遅延回路と、
前記遅延信号と前記パルス信号とを合成し、前記パルス信号のパルス幅よりも長いパルス幅を持つ第1の幅調整信号と、前記パルス信号のパルス幅よりも短いパルス幅を持つ第2の幅調整信号とを生成する信号生成回路と、
選択信号に基づいて前記第1又は第2の幅調整信号を前記送信信号として出力する選択回路と、
を備えたことを特徴とする請求項3記載の通信装置。
The pulse width adjustment circuit,
A delay circuit that generates a plurality of signals having different delay times from the pulse signal and outputs one of the plurality of signals as a delay signal based on a selection signal;
A first width adjustment signal having a pulse width longer than the pulse width of the pulse signal; and a second width having a pulse width shorter than the pulse width of the pulse signal. A signal generation circuit for generating an adjustment signal;
A selection circuit that outputs the first or second width adjustment signal as the transmission signal based on the selection signal;
The communication device according to claim 3, further comprising:
パルス調整情報を記憶する記憶回路を備え、
前記パルス幅調整回路は、前記記憶回路に記憶されたパルス調整情報に基づいて前記送信信号のパルス幅を調整すること、を特徴とする請求項1乃至5のうちの何れか一項に記載の通信装置。
A storage circuit for storing pulse adjustment information;
The pulse width adjustment circuit according to claim 1, wherein the pulse width adjustment circuit adjusts a pulse width of the transmission signal based on pulse adjustment information stored in the storage circuit. Communication device.
接続された複数の受信装置のそれぞれに対応するパルス幅調整情報を記憶する記憶回路を備え、
前記パルス幅調整回路は、送信先に応じて記憶されたパルス調整情報に基づいて該送信先に送信する送信信号のパルス幅を調整すること、を特徴とする請求項1乃至5のうちの何れか一項に記載の通信装置。
A storage circuit for storing pulse width adjustment information corresponding to each of the plurality of connected receiving devices,
6. The pulse width adjustment circuit according to claim 1, wherein the pulse width adjustment circuit adjusts a pulse width of a transmission signal transmitted to the destination based on pulse adjustment information stored according to the destination. The communication device according to claim 1.
前記パルス幅調整回路は、前記通信媒体を介して受信した受信信号のパルス幅を調整したパルス信号を受信データを生成する受信回路に出力すること、を特徴とする請求項1乃至7のうちの何れか一項に記載の通信装置。8. The pulse width adjustment circuit according to claim 1, wherein the pulse width adjustment circuit outputs a pulse signal obtained by adjusting a pulse width of a reception signal received via the communication medium to a reception circuit that generates reception data. The communication device according to claim 1. 前記通信媒体を介して受信した受信信号の波形歪みを検出する検出回路を備え、
前記パルス幅調整回路は、前記検出回路の検出結果に基づいて前記送信信号のパルス幅を調整すること、を特徴とする請求項1乃至8のうちの何れか一項に記載の通信装置。
A detection circuit for detecting waveform distortion of a received signal received via the communication medium,
The communication device according to claim 1, wherein the pulse width adjustment circuit adjusts a pulse width of the transmission signal based on a detection result of the detection circuit.
通信媒体を介して受信した受信信号のパルス幅に基づいて受信データを生成する受信装置に送信信号を送信する通信方法であって、
前記受信装置における受信信号の波形を理想波形に近づけるように前記送信信号のパルス幅を調整すること、を特徴とする通信方法。
A communication method for transmitting a transmission signal to a reception device that generates reception data based on a pulse width of a reception signal received via a communication medium,
A communication method, comprising: adjusting a pulse width of the transmission signal so that a waveform of the reception signal in the reception device approaches an ideal waveform.
JP2002251648A 2002-08-29 2002-08-29 Communication system and communication method Withdrawn JP2004096217A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002251648A JP2004096217A (en) 2002-08-29 2002-08-29 Communication system and communication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002251648A JP2004096217A (en) 2002-08-29 2002-08-29 Communication system and communication method

Publications (1)

Publication Number Publication Date
JP2004096217A true JP2004096217A (en) 2004-03-25

Family

ID=32058184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002251648A Withdrawn JP2004096217A (en) 2002-08-29 2002-08-29 Communication system and communication method

Country Status (1)

Country Link
JP (1) JP2004096217A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013198052A (en) * 2012-03-22 2013-09-30 Toshiba Corp Transmission system, decoding device, memory controller and memory system
JP2014225850A (en) * 2013-05-17 2014-12-04 Necプラットフォームズ株式会社 Data transmission device, data transmission system, method of calculating transmission control value, data transmission method, program, and storage medium

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013198052A (en) * 2012-03-22 2013-09-30 Toshiba Corp Transmission system, decoding device, memory controller and memory system
JP2014225850A (en) * 2013-05-17 2014-12-04 Necプラットフォームズ株式会社 Data transmission device, data transmission system, method of calculating transmission control value, data transmission method, program, and storage medium

Similar Documents

Publication Publication Date Title
KR100806445B1 (en) Memory channel with hot add/remove
KR100806447B1 (en) Memory channel with unidirectional links
JP4878215B2 (en) Interface circuit and memory control device
KR19990023345A (en) Device and method for adjusting delay time between multiple transmission lines
US20090150706A1 (en) Wrapper circuit for globally asynchronous locally synchronous system and method for operating the same
US7515639B2 (en) Asynchronous data transmitting apparatus
JP3209720B2 (en) Apparatus and method for adjusting delay time between transmission lines
JP2011061350A (en) Receiving apparatus and receiving method thereof
JP2018182431A (en) Communication apparatus
JP4598872B2 (en) Timing recovery circuit, communication node, network system, and electronic device
JP2004096217A (en) Communication system and communication method
JP3409739B2 (en) Automatic skew adjuster
US6356610B1 (en) System to avoid unstable data transfer between digital systems
JPH11177540A (en) Data transfer system and its method
US6560666B1 (en) Hub link mechanism for impedance compensation update
JPH11161601A (en) Adjusting device for delay time between transmission lines
JP2603608B2 (en) Propagation time difference correction circuit for switched space diversity digital wireless communication.
JP3330545B2 (en) Adjustment device for delay time between multiple transmission lines
JPH04178047A (en) Skew compensation system
JP2003218847A (en) Data reception system
JP3024528B2 (en) Timing transfer circuit
JP2003152745A (en) Data transmission system, transmitter, and receiver
JP2020195082A (en) Communication device
JP2001285262A (en) Phase correction device
JP5315882B2 (en) Semiconductor device and communication method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20051101