JP2004094977A - ディスクサブシステム - Google Patents

ディスクサブシステム Download PDF

Info

Publication number
JP2004094977A
JP2004094977A JP2003396500A JP2003396500A JP2004094977A JP 2004094977 A JP2004094977 A JP 2004094977A JP 2003396500 A JP2003396500 A JP 2003396500A JP 2003396500 A JP2003396500 A JP 2003396500A JP 2004094977 A JP2004094977 A JP 2004094977A
Authority
JP
Japan
Prior art keywords
disk
data
disk drive
switch
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003396500A
Other languages
English (en)
Other versions
JP4444636B2 (ja
JP2004094977A5 (ja
Inventor
Kazuhisa Ariga
有賀 和久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2003396500A priority Critical patent/JP4444636B2/ja
Publication of JP2004094977A publication Critical patent/JP2004094977A/ja
Publication of JP2004094977A5 publication Critical patent/JP2004094977A5/ja
Application granted granted Critical
Publication of JP4444636B2 publication Critical patent/JP4444636B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Abstract

  【課題】
 ディスク制御装置とディスクドライブの接続においては、SCSIを用いたイ
ンタフェースが主流であるが、ディスクドライブが増加した場合に1本のインタ
フェースで1対1の接続を行う場合、現状のファイバチャネルを用いたディスク
ドライブでは、スイッチ接続が出来ない形式となっているので多数のインタフェ
ースが必要となり、実装面で困難が生ずる。
  【解決手段】
 ディスクドライブ4とディスクドライブインタフェース制御回路2との間にフ
ァイバチャネル・ファブリック・スイッチ制御回路3を設け、このファイバチャ
ネル・ファブリック・スイッチ回路3内のスイッチ18とディスクドライブとの
間にプロトコル制御部16を設ける。
  【選択図】 図3

Description

 本発明は、ディスクサブシステム、ディスクアレイ、ディスクドライブを内蔵
した計算機等の電子機器に関し、特にアレイディスクをファブリックスイッチ接
続し高速転送を可能とする技術に関する。
 一般に、ディスクアレイにおいてディスク制御装置と複数のディスクドライブ
とを接続する場合には、特開平10−171746号公報に記載のようにSCS
Iインタフェース、若しくはファイバチャネル・アービトレイテッドループ・ト
ポロジが利用されている。
 SCSIインタフェースは、同一線路上にデータを時分割して転送する方式を
とっており、イニシエータに対するアクセスは、1伝送路上に1時刻あたり1対
1の通信を行う方式である。
 ファイバチャネル・アービトレイテッドループ・トポロジでは、SCSIイン
タフェースに対して、シリアルインタフェースによりループ状にイニシエータ、
ディスクドライブを接続することができ、フレームに分割されたデータを時分割
して転送し、同時に多数デバイスの通信が行え、接続可能ディスクドライブ数も
126と拡張できる。
特開平10−171746号公報
 今後ディスクドライブの小型化・高密度化により、より多くのディスクドライ
ブを使用することが可能となると考えられる。
 SCSIインタフェースは、1伝送路上に1時刻あたり1対1の通信を行う方
式であるため同時に多数のイニシエータとディスクドライブの通信ができない。
また、接続可能なディスクドライブの数も7から15台と少ない。そのためSC
SIを用いたインタフェースでドライブが増加した場合に1本のインタフェース
で1対1の接続を行おうとすると、多数のインタフェースが必要となり、実装面
で困難が生ずる。また、1つの制御回路で接続可能なディスクドライブの数が少
ないため、多数の制御回路を使用する必要が生じる。
 一方、ファイバチャネルを使用した場合、ディスクドライブはプロトコルが制
御装置とは異なるためにスイッチ接続が出来ず、多数のディスクドライブが同一
ループを共有するファイバチャネル・アービトレイテッドループを用いてループ
接続とせざるを得なかった。そのため、同一ループに接続されるディスクドライ
ブ数を増加すると、ディスクドライブのデータ転送速度がループの最大データ転
送速度よりも大きくなり、結果的にループの最大データ転送速度以上の効率では
転送が行えなくなりSCSIインタフェースと同程度のデータ転送速度でしか接
続できなかった。
 上記課題を解決するため本発明では、ディスクドライブと制御装置とをスイッ
チ接続を可能とするため、プロトコル制御部をファイバチャネル・ファブリック
・スイッチとディスクドライブとの間に設ける。
 本発明により、シリアルインタフェースであるファイバチャネルインタフェー
スを用い接続線数を減少させ、さらにスイッチ接続を可能とするファイバチャネ
ル・ファブリック・トポロジを用いることでディスクドライブインタフェース回
路に多数ディスクドライブを伝送性能を犠牲にすることなく接続することが可能
となる。また、各制御装置、ディスクドライブグループ毎に接続を動的に切り替
えることで、少数のディスクドライブ制御回路で多数のディスクドライブを制御
することができる。更に、ディスクドライブ障害時のデータ移行をディスクドラ
イブインタフェース制御回路とディスクドライブのデータ転送と独立して行うこ
とでシステムの信頼性を向上させることができる。
 以下、図面を用いて本発明を適用した外部記憶装置(ディスクサブシステム)
の実施例を説明する。図1は全体図である。
 図に示す外部記憶装置において、N個のディスクアレイ制御回路(制御部)(
1−1)〜(1−N)(途中の1−2等は省略、以下同じ)は、上位側はホスト
コンピュータ(図示せず)に接続され、下位側はM個のディスクドライブインタ
ーフェイス(ディスクドライブI/F)制御回路(2−1)〜(2−M)を備え
ている。ディスクアレイ制御回路のハード構成の詳細は後述する。M個のファイ
バチャネル・ファブリック・スイッチ制御回路(3−1)〜(3−M)は、ファ
イバチャネル・インタフェース5によってディスクドライブを制御するディスク
ドライブインターフェイス(I/F)制御回路(2−1)〜(2−M)にそれぞ
れ接続されている。そして一つのファイバチャネル・ファブリック・スイッチ制
御回路に対してL個、計M×L個のディスクドライブ(4(1,1)〜4(M,
L))は、ファイバチャネル・インタフェース6によって、ファイバチャネル・
ファブリック・スイッチ制御回路(3−1)〜(3−M)と接続されている。
 また、各ディスクドライブインタフェース制御回路(2−1)〜(2−M)、
及びデータを格納しておくディスクドライブ4(1,1)〜4(M,L)はそれ
ぞれ個別の識別子(ID番号)をもつ。ファイバチャネル・ファブリック・スイ
ッチ制御回路(3−1)〜(3−M)は、ディスクドライブインタフェース制御
回路(2−1)〜(2−M)から接続するディスクドライブのID番号を受け取
り、対応するディスクドライブインタフェース制御回路(2−1)〜(2−M)
とディスクドライブ4(1,1)〜4(M,L)の1対1の接続を確立する。
 図2にディスクアレイ制御回路(1−1)〜(1−N)のハードウェア構成を
示す。上位ホストコンピュータ(図示せず)から転送されるデータは、ホストイ
ンタフェース制御部7により制御されキャッシュメモリ8に一時格納されると共
にパリティデータ生成部9によりパリティデータを付加され、データブロックと
パリティデータブロックとに分解(全体でM個)される。これらのデータ及びパ
リティのブロックは、それぞれ対応するインタフェースであるディスクドライブ
インタフェース制御回路(2−1)〜(2−M)によりディスクドライブグルー
プ(図示せず)に格納される。
 上位ホストコンピュータにデータを転送する場合は、転送するデータがキャッ
シュメモリ8に存在する場合には、そのデータをホストインタフェース制御部7
が上位ホストコンピュータに転送する。転送するデータがキャッシュメモリ8に
存在しない場合には、ディスクドライブインタフェース制御回路(2−1)〜(
2−M)がディスクドライブグループより分解されたデータを読み出し、パリテ
ィデータ生成部9で分解されたデータを結合した後にキャッシュメモリ8に一時
格納するとともにホストインタフェース制御部7が上位ホストコンピュータに転
送する。
 なお、以上の例はRAIDを用いた場合のデータ格納方法であり、RAID方
式を用いずにデータを格納することも当然可能である。その場合にはパリティデ
ータ生成部9が存在せずに上位ホストコンピュータ(図示せず)から転送される
データは、ホストインタフェース制御部7によりキャッシュメモリ8に一時格納
されると共にディスクドライブグループ内の何れかのディスクドライブに格納さ
れ、ミラー方式の場合には、複数のディスクドライブに同一のデータを複数格納
する。読み出す際にもディスクドライブからデータを読み出し、キャッシュメモ
リ8に一時格納するとともにホストインタフェース制御部7が上位ホストコンピ
ュータに転送する。
 以下の例もRAIDを使用したディスクサブシステムについて説明するが、R
AIDを用いた場合に限らないことはもちろんである。
 図3にファイバチャネル・ファブリック・スイッチ制御回路(3−1)〜(3
−M)のハードウェア構成を示す。ディスクドライブインタフェース制御回路(
2−1)と接続されるプロトコル制御部16(第一のプロトコル制御部)は、ア
クセス対象となるディスクドライブ4(1,1)〜4(1,L)のID番号検出
及びファイバチャネル・プロトコルの制御を行う。ディスクドライブ4(1,1
)〜4(1,L)と接続されるプロトコル制御部16’(第二のプロトコル制御
部)はディスクドライブ4(1,1)〜4(1,L)にID番号を割り付け、ス
イッチ制御部17に担当するディスクドライブ4(1,1)〜4(1,L)のI
D番号を報告する。スイッチ制御部17は、各ディスクドライブ4(1,1)〜
4(1,L)のID番号を記憶しており、ディスクドライブインタフェース制御
回路(2−1)〜(2−M)より受領したID番号によりスイッチ18を設定し
、1対1の接続を確立する。
 尚、プロトコル制御はプロトコル制御部16’側で行うように設定してもよい
し、ホストコンピュータからのデータ転送時とホストコンピュータへデータ転送
時とや、通常のデータ転送とディスク障害時のデータ移送とでプロトコル制御部
16とプロトコル制御部16’とを切り換えるように設定してもよい。
 また、プロトコル制御部16或いはプロトコル制御部16’の何れか一方のみ
とし、プロトコル制御部16の代わりにID番号検出手段を設ける、或いはプロ
トコル制御部16’の代わりにID番号割り付け手段を設けてもよい。
 また、ファイバチャネル・ファブリック・スイッチを独立した装置としてでは
なく、ディスクドライブインターフェイス制御回路(2−1)〜(2−M)内に
プロトコル制御部とスイッチとを設け、直にディスクドライブ4(1,1)〜4
(1,L)と接続するようにしてもよい。
 図4にファイバチャネルファブリックスイッチ制御回路(3−1)〜(3−M
)の動作を示す。
 ディスクアレイ制御回路(1−1)は、M個に分解されたデータをディスクド
ライブグループ(10−1)に格納する。この際、ディスクアレイ制御回路(1
−1)のM個のディスクドライブインタフェース制御回路(2−1)〜(2−M
)は、ファイバチャネル・ファブリック・スイッチ制御回路(3−1)〜(3−
M)に対し、ディスクドライブグループ(10−1)に属するディスクドライブ
のID番号を送信し、スイッチの確立を行う。ファイバチャネル・ファブリック
・スイッチ制御回路(3−1)〜(3−M)内のプロトコル制御部16(図3参
照)は、ID番号を検出し、スイッチ制御部17にスイッチ接続の切替を要求す
る。そしてディスクドライブに合わせたプロトコル制御を行う。スイッチ制御部
17(図3参照)はスイッチ18(図3参照)を接続要求もとのディスクアレイ
制御回路(1−1)と接続要求先のディスクドライブグループ(10−1)に属
するディスクドライブ4とを接続するよう切り替える。
 このとき、ディスクアレイ制御回路(1−1)は、ディスクドライブグループ
(10−1)とファイバチャネル・ファブリック・スイッチ制御回路(3−1)
〜(3−M)を介して1対1で対応しているので、他のディスクアレイ制御回路
(1−N)と他のディスクドライブグループ(10−2)は独立して他のデータ
転送を行うことが出来る。つまり、ディスクアレイ制御回路(1−N)がディス
クドライブグループ(10−L)に対する接続の確立を行っても、ディスクアレ
イ制御回路(1−1)とディスクドライブグループ(10−1)及びディスクア
レイ制御回路(1−N)とディスクドライブグループ(10−L)との接続は互
いに独立して動作することができるので、それぞれのディスクアレイ制御回路及
びディスクドライブ間で可能となる最高のデータ転送速度でデータ転送を行うこ
とができる。
 尚、詳細は説明しないが、スイッチ制御部17は上記のスイッチ切換えを行う
と共に、データ読み書きの際にディスクドライブが既に読み書きを出来る状態に
なったという信号を受けてスイッチ18の接続切換えを行うことで転送時間を有
効に最大限確保することができる。
 図5に本発明の拡張された実施例を示す。先に示した実施例において、ファイ
バチャネル・ファブリック・スイッチ制御回路3のプロトコル制御部16とディ
スクドライブ4とを1対1で対応させて接続していた部分を、プロトコル制御部
16からファイバチャネル・アービトレイテッド・ループ制御回路11を介して
複数のディスクドライブ4をループ接続するしている。この様に接続することで
、安価なディスクドライブ4を多数の接続することで大容量のディスクドライブ
を備えた場合と同等な性能にできる。この場合でも、全てのディスクドライブが
ループ接続となる訳ではなく、見かけ上はファイバチャネル・アービトレイテッ
ド・ループ制御回路11と多数のディスクドライブ4で一つのディスクドライブ
4であるので、アクセス性能は低下することがない。
 また図示はしないが、ディスクドライブのアクセス速度に対し、ファイバチャ
ネルインタフェースの最大データ転送速度に充分余裕がある場合には、複数のデ
ィスクドライブ4をファイバチャネル・アービトレイテッド・ループ制御回路1
1に接続し、複数のディスクドライブを同一ループ内に接続し、ファイバチャネ
ルの最大転送レートを複数のディスクドライブ4で共有することで、アクセス性
能を低下させることなくディスクドライブ4を増加させることも可能である。
 図6に図5に示した実施例に用いるアービトレイテッドループ制御回路11の
ハードウェア構成図を示す。
 アービトレイテッドループ制御回路11は、ループバイパス回路13と複数の
ディスクドライブ接続ポート12、及びファブリックスイッチ接続ポート15か
らなる。ディスクドライブ4からはループバイパス回路切替信号14が出力され
、ディスクドライブ障害時にはポートをバイパスさせ、ループを切断することな
く、他の動作しているディスクドライブへ影響を与えずにディスクドライブの取
り外し、追加を行うことを可能とする。
 図7に本発明の他の拡張された実施例を示す。
 本実施例は、各ファイバチャネル・ファブリック・スイッチ制御回路(3−1
)〜(3−M)に接続されるスペアディスク制御回路19と、このスペアディス
ク制御回路19に接続される複数のスペアディスクドライブ(4−a),(4−
b)を備えている。そしてファイバチャネル・ファブリック・スイッチ制御回路
3内では、故障したディスクドライブ4を含むディスクドライブグループ(図で
は4(1,2)のディスクドライブグループ)と接続しているプロトコル制御部
16’(図3参照)は、スイッチ18を介してスペアディスク制御回路19と接
続しているプロトコル制御部16’に接続される。何れかのディスクドライブが
障害を起こした場合、ディスクアレイ制御回路(1−1)〜(1−N)は、スペ
アディスクドライブ(4−a)または(4−b)にデータの再構築を行う。
 特定のディスクドライブ4にエラーが多発し故障のおそれが出た場合には、エ
ラーが多発するディスクドライブ4のデータをスペアディスクドライブ(4−a
)または(4−b)に移管させ再構築を行う。ディスクドライブ4が完全に破損
してしまいデータの移管が不可能な場合には、破損したディスクドライブ4のデ
ィスクドライブグループのデータを用いて、図2に示したキャッシュメモリ8と
パリティデータ生成部9にて破損データを再生しスペアディスクドライブ(4−
a)または(4−b)に書き込む。
 或いは、スペアディスク制御回路19が独立して行うようにしてもよい。その
ためこのスペアディスク制御回路19内にキャッシュメモリやパリティデータ再
生部を備える。そして、ディスクドライブ4が完全に破損した場合には、残りの
ディスクドライブグループのデータをスペアディスク制御回路19で読み込み、
破損データを再生してスペアディスクドライブ(4−a)または(4−b)に書
き込むようにする。
 そのため、故障したディスクドライブ4或いは故障個所を修復するためにパリ
ティデータを含め分割されたデータを記憶した各ディスクドライブからスペアデ
ィスク制御回路19へのアクセスと、ディスクアレイ制御回路(1−1)〜(1
−N)を介して行うディスクドライブ4(図では4(1,1)及び4(1,L)
のディスクドライブグループ)とホストコンピュータからのデータアクセスとが
独立して動作可能となることで、ホストコンピュータのデータアクセスに影響を
与えずにデータの再構築を行うことを可能とする。
 また、障害ディスクドライブが正常ディスクドライブと取り替えられた場合も
同様にして、スペアディスク制御回路15がファイバチャネル・ファブリック・
スイッチ制御回路(3−1)〜(3−M)に対し、スペアディスクドライブ(4
−a),(4−b)と、障害ディスクドライブから取り替えられた正常ディスク
ドライブと1対1の接続を行い、ディスクアレイ制御回路(1−1)〜(1−N
)とディスクドライブグループ(10−1)〜(10−L)(図4参照)とのア
クセスを妨げることなく、独立してデータのコピーを行うことで、ホストコンピ
ュータからのアクセスにまったく影響なく障害ディスクドライブの復旧を行うこ
とができる。
本発明実施例の全体図である。 ディスクアレイ制御回路の詳細図である。 ファイバチャネルファブリックスイッチ制御回路の詳細図である。 ファイバチャネルファブリックスイッチの接続図である。 ファイバチャネルファブリックスイッチとアービトレイテッドループの接続図である。 ファイバチャネルアービトレイテッドループ制御回路の詳細図である。 スペアディスク制御回路の接続図である。
符号の説明
1…ディスクアレイ制御回路、2…ディスクドライブインタフェース制御回路、
3…ファイバチャネルファブリックスイッチ制御回路、4…ディスクドライブ、
5…ファイバチャネルインタフェース、6…ファイバチャネルインタフェース、
7…ホストインタフェース制御部、8…キャッシュメモリ、9…パリティデータ
生成部、10…ディスクドライブグループ、11…ファイバチャネルアービトレ
イテッドループ制御回路、12…ディスクドライブ接続ポート、13…ループバ
イパス回路、14…ループバイパス信号切替信号、15…ファブリックスイッチ
接続ポート、16…プロトコル制御部、17…スイッチ制御部、18…スイッチ
、19…スペアディスク制御回路。

Claims (5)

  1.  データを記憶する複数のディスクドライブと、このディスクドライブ及びホス
    トコンピュータからのデータの入出力を制御するディスクアレイ制御部とを有し
    、このディスクアレイ制御部と前記ディスクドライブとをファイバチャネルにて
    接続したディスクサブシステムにおいて、
     前記ディスクアレイ制御部と前記ディスクドライブとをスイッチ接続したディ
    スクアレイシステム。  
  2.  データを記憶する複数のディスクドライブと、このディスクドライブ及びホス
    トコンピュータからのデータの入出力を制御するディスクアレイ制御部とを有す
    るディスクサブシステムにおいて、
     前記ディスクドライブと前記ディスクアレイ制御部との間にスイッチとこのス
    イッチの切換え制御をするスイッチ制御部を設け、前記スイッチと前記ディスク
    ドライブとの間、及び/または前記ディスクアレイ制御部と前記スイッチとの間
    にプロトコル制御部を設けたディスクサブシステム。
  3.  前記ディスクアレイ制御部と前記スイッチとの間、及び前記スイッチと前記デ
    ィスクドライブとの間とはファイバチャネルを用いて接続したものであり、前記
    スイッチはファイバチャネルファブリックスイッチである請求項2に記載のディ
    スクサブシステム。
  4.  ホストコンピュータからのデータの入出力を制御するホストインタフェース制
    御部と、このホストインタフェース制御部で受けたデータを一時的に格納するキ
    ャッシュメモリと、前記データにパリティデータを付加するパリティデータ生成
    部と、前記データ及び前記パリティデータを記憶する複数のディスクドライブと
    、このディスクドライブに前記データを書き込むディスクドライブインターフェ
    イスとからなるディスクアレイ制御部とを有するディスクサブシステムにおいて

     前記ディスクドライブインターフェイスにプロトコル制御部とスイッチを設け
    、前記複数のディスクドライブをスイッチ接続したディスクサブシステム。
  5.  ホストコンピュータからのデータの入出力を制御するホストインタフェース制
    御部と、このホストインタフェース制御部で受けたデータを一時的に格納するキ
    ャッシュメモリと、前記データにパリティデータを付加するパリティデータ生成
    部と、前記データ及び前記パリティデータを記憶する複数のディスクドライブと
    、このディスクドライブに前記データを書き込むディスクドライブインターフェ
    イスとからなるディスクアレイ制御部とを有するディスクサブシステムにおいて

     前記ディスクアレイ制御部と前記ディスクドライブとの間をファイバチャネル
    を用いて接続し、前記ディスクアレイ部と前記ディスクドライブとの間に、アク
    セス対象となる前記ディスクドライブのID番号検出及びファイバチャネル・プ
    ロトコルの制御を行い前記ディスクドライブインタフェースと接続される第一の
    プロトコル制御部と、各ディスクドライブのID番号を記憶しておりID番号に
    よりスイッチを設定するスイッチ制御部と、前記ディスクドライブにこのID番
    号を割り付ける前記ディスクドライブ4と接続される第二のプロトコル制御とを
    備えたファブリックスイッチを設けたディスクサブシステム。
JP2003396500A 2003-11-27 2003-11-27 ディスクサブシステム Expired - Lifetime JP4444636B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003396500A JP4444636B2 (ja) 2003-11-27 2003-11-27 ディスクサブシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003396500A JP4444636B2 (ja) 2003-11-27 2003-11-27 ディスクサブシステム

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP02464899A Division JP4294142B2 (ja) 1999-02-02 1999-02-02 ディスクサブシステム

Publications (3)

Publication Number Publication Date
JP2004094977A true JP2004094977A (ja) 2004-03-25
JP2004094977A5 JP2004094977A5 (ja) 2006-03-16
JP4444636B2 JP4444636B2 (ja) 2010-03-31

Family

ID=32064724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003396500A Expired - Lifetime JP4444636B2 (ja) 2003-11-27 2003-11-27 ディスクサブシステム

Country Status (1)

Country Link
JP (1) JP4444636B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005293595A (ja) * 2004-04-02 2005-10-20 Seagate Technology Llc 多数パスの冗長ストーレジ・システム構造及び方法
JP2013210959A (ja) * 2012-03-30 2013-10-10 Fujitsu Ltd ストレージ管理方法、システム、およびプログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005293595A (ja) * 2004-04-02 2005-10-20 Seagate Technology Llc 多数パスの冗長ストーレジ・システム構造及び方法
JP2013210959A (ja) * 2012-03-30 2013-10-10 Fujitsu Ltd ストレージ管理方法、システム、およびプログラム

Also Published As

Publication number Publication date
JP4444636B2 (ja) 2010-03-31

Similar Documents

Publication Publication Date Title
JP4294142B2 (ja) ディスクサブシステム
US6425049B1 (en) Disk array system and method of changing the configuration of the disk array system
US5287462A (en) Bufferless SCSI to SCSI data transfer scheme for disk array applications
US7444541B2 (en) Failover and failback of write cache data in dual active controllers
JP2000222339A5 (ja)
US9342413B2 (en) SAS RAID head
US20120131270A1 (en) Storage system and control method thereof
JP5241117B2 (ja) Raidストレージ・システムのパリティ値を生成する方法及びアダプタを内蔵するraidストレージ・システム(エンクロージャベースのraidパリティ支援機構)
US7568119B2 (en) Storage control device and storage control device path switching method
JP2006072636A (ja) ディスクアレイ装置
JP2005165443A5 (ja)
US7752358B2 (en) Storage apparatus and conversion board for increasing the number of hard disk drive heads in a given, limited space
JP4444636B2 (ja) ディスクサブシステム
JP2000347812A (ja) 情報処理装置およびディスクアレイ装置
JPH0969030A (ja) ディスクアレイシステム
JPH08234928A (ja) 情報記憶制御装置
JP2005196331A (ja) ディスクアレイ装置及びディスクアレイ装置の構成変更方法
JP2000298557A (ja) ディスクアレイシステムおよびディスクアレイシステム構成変更方法
JPH08320768A (ja) ディスクアレイ装置
JP2003150318A (ja) マルチコントローラディスクアレイ
JPH11259240A (ja) データ記憶装置
JP2004094977A5 (ja)
JP2008033921A (ja) 加速ストライピングによる分散記憶システム
JPH10269024A (ja) ディスクアレイ制御システム及びそれに使用される増設ユニット
JPH10222314A (ja) 記憶装置アレイシステム

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060131

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060131

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060131

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100114

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140122

Year of fee payment: 4

EXPY Cancellation because of completion of term