JP2004087938A - 電子部品の実装基板、電気光学装置、電気光学装置の製造方法及び電子機器 - Google Patents
電子部品の実装基板、電気光学装置、電気光学装置の製造方法及び電子機器 Download PDFInfo
- Publication number
- JP2004087938A JP2004087938A JP2002248871A JP2002248871A JP2004087938A JP 2004087938 A JP2004087938 A JP 2004087938A JP 2002248871 A JP2002248871 A JP 2002248871A JP 2002248871 A JP2002248871 A JP 2002248871A JP 2004087938 A JP2004087938 A JP 2004087938A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wiring
- electronic component
- width
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Liquid Crystal (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
Abstract
【課題】プリント回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）およびフレキシブルプリント基板（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ：ＦＰＣ）を利用する電子部品の実装基板に関するものであり、圧着後の配線端子の位置関係を検査時に容易に検査できるようにし、検査工程の作業性向上を図る。
【解決手段】ＣＯＦ実装方式によるフレキシブルプリント基板１０３に配置された配線端子１１ｂと、ＳＭＴ実装方式によるプリント回路基板１０４に配置された配線端子１２とが、熱圧着によって接続される。その際、連結部の配線幅に関して、フレキシブルプリント基板に配置された配線幅が、プリント回路基板に配置された配線幅よりも細くする。これにより、基板圧着後の顕微鏡観察において、両端子の位置関係が容易に視認可能となる。
【選択図】 図３
【解決手段】ＣＯＦ実装方式によるフレキシブルプリント基板１０３に配置された配線端子１１ｂと、ＳＭＴ実装方式によるプリント回路基板１０４に配置された配線端子１２とが、熱圧着によって接続される。その際、連結部の配線幅に関して、フレキシブルプリント基板に配置された配線幅が、プリント回路基板に配置された配線幅よりも細くする。これにより、基板圧着後の顕微鏡観察において、両端子の位置関係が容易に視認可能となる。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、プリント回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）およびフレキシブルプリント基板（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ：ＦＰＣ）を利用する電子部品の実装基板に関する。また、本発明は、その実装基板を用いて構成される電気光学装置および電子機器に関する。
【０００２】
【背景技術】
一般に、液晶表示装置、ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）装置等といった電気光学装置は、液晶、ＥＬ等といった電気光学物質を基板上に配置してパネル構造を形成し、さらに、適宜の電子回路を搭載した回路基板を、そのパネル構造に接続することによって形成される。また、その回路基板上には、電解コンデンサ等といったチップ部品やＩＣチップ等が実装されることが多い（例えば特許文献１参照）。
【０００３】
【特許文献１】
特開２００２−３２０３０号公報
回路基板上に電子部品、特にチップ部品を実装する方式として、ＳＭＴ（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ：表面実装技術）に基づく実装方式があることは広く知られている。このＳＭＴに基づく実装方式は、基本的には、リフロー半田付け処理を利用した実装方式である。例えば、この方式は、半田が載せられた基板上に電子部品をマウントし、その後に半田を加熱して電子部品を基板に半田付けするという工程を有する実装方式である。
【０００４】
近年、このＳＭＴに基づく実装方式において、リフロー半田付け処理によって実装する電子部品、例えば、電解コンデンサ等といったチップ部品に加えて、基板上にＩＣチップを実装する、要するに、ＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）に基づく実装方式の必要性も高まっている。
【０００５】
上述した実装方式の基板形態は、例えば、チップ部品実装領域にリフロー半田付け処理によってチップ部品を実装したＳＭＴ方式部分と、ＩＣチップ実装領域に熱圧着処理によってＩＣチップを実装するＣＯＦ方式部分を兼ね備えたタイプ等がある。
【０００６】
リフロー半田付けに適したチップ部品以外にＩＣチップも実装する場合は、一般的に、ＩＣチップをＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：異方性導電膜）等といった接着要素を用いて熱圧着、すなわち加圧および加熱、によって基板上に実装した後、チップ部品を実装するためのリフロー半田付け処理を実施している。
【０００７】
このように、様々なＩＣチップや電子部品を実装する必要がある場合、それぞれの性質に応じた基板を利用することが想定される。例えば、各々がＩＣや電子部品などを実装したＰＣＢ基板とＦＰＣ基板とを電気的に接続して装置を構成することが考えられる。
【０００８】
【発明が解決しようとする課題】
上述した電子部品の実装基板の接続工程、例えば、ＣＯＦ方式によりＩＣチップなどの電子部品を実装したＦＰＣ基板とＳＭＴ方式によりチップ部品などの電子部品を実装したＰＣＢ基板の熱圧着による接続後の検査工程は、通常、顕微鏡観察による検査を実施することが多い。
【０００９】
一般的に、ＦＰＣ基板上に設けられた配線端子の幅とＰＣＢ基板上に設けられた配線端子の幅は、同一幅となるように設計されている。そのため、上述した顕微鏡による検査工程において、観測者は、接続した端子のずれ量を顕微鏡で確認する。
【００１０】
しかし、相互に重なった配線端子幅が同一であると、ずれ量が視認しにくい。ずれ量が小さい場合、観測者は、顕微鏡の倍率を上げ、焦点を合わすという作業を取らなければならず、作業性は、良好とは言い難い。また、熱圧着による基板収縮が発生する場合、観察者が観察する領域、例えば、熱圧着領域の中央部分におけるずれ量は小さく、熱圧着領域の両端におけるずれ量は大きく、観察されることが多い。この場合も、観測者は、顕微鏡の倍率を上げ、焦点を合わすという作業の他にも、観察位置を変えての検査を実施しなければならず、その作業性は、良好とは言い難い。
【００１１】
本発明は、以上説明した内容を鑑みてなされたものであり、ＦＰＣ基板に配置された配線と、ＰＣＢ基板に配置された配線とが接続される連結部において、圧着後の配線端子の位置関係を検査時に容易に検査できるようにし、検査工程の作業性向上を図ることを目的とする。
【００１２】
【課題を解決するための手段】
本発明の１つの観点では、電子部品の実装基板は、第１の基板と、上記第１の基板に取り付けられた第２の基板を備え、第１の基板上には、第１の電子部品と、上記第１の電子部品に電気的に接続された第１の配線が設けられ、上記第２の基板上には、第２の電子部品と、上記第２の電子部品に電気的に接続された第２の配線が設けられ、上記第１の基板と上記第２の基板との連結部においては、上記第１の配線の幅が、上記第２の配線の幅よりも幅狭に形成されている。よって、第１の基板と第２の基板との接合後における検査工程では、第１の配線と第２の配線の幅が異なるので、両者の位置関係を容易に検出することができる。なお、上記第１の電子部品は、例えば、半導体素子が取り付けられている。また、上記第２の電子部品は、例えば、電解コンデンサなどといったチップ部品である。
【００１３】
上記電子部品の実装基板の一態様では、上記連結部以外における上記第２の配線の幅は、一例として、上記連結部における上記第２の配線の幅よりも幅狭である配線をさらに設けることが好ましい。
【００１４】
上記電子部品の実装基板の他の一態様では、上記第１の基板上には上記第１の配線が複数設けられ、上記第２の基板上には上記第２の配線が複数設けられており、上記複数の第１の配線は、一定のピッチを有するとよい。
【００１５】
上記電子部品の実装基板のさらに他の一態様では、上記第１の基板上には上記第１の配線が複数設けられ、上記第２の基板上には上記第２の配線が複数設けられており、第２の配線は、一定のピッチを有するとよい。
【００１６】
上記電子部品の実装基板のさらに他の一態様では、上記配線ピッチの幅をＺとした場合、一例として、上記第１の配線の幅が、（Ｚ／２）×Ａとし、上記第２の配線の幅が、（Ｚ／２）×Ｂとし、０．８５≦Ａ≦０．９５、１．０５≦Ｂ≦１．１５とすることが好ましい。この範囲の値を設計値として取り入れることにより、上記第１の基板上に設けられた第１の配線と、上記第２の基板上に設けられた第２の配線とが接続される連結部において、圧着後の配線端子の位置関係を検査時に容易に検査できるようにし、検査工程の作業性を向上することが可能になる。
【００１７】
上記電子部品の実装基板のさらに他の一態様では、実装基板の部材は、例えば、半透明または透明性を有する部材を備えるとよい。
【００１８】
上記電子部品の実装基板のさらに他の一態様では、上記第１の基板と上記第２の基板とは、例えば、加熱及び加圧による熱圧着により接続されることが好ましい。
【００１９】
本発明の他の観点では、電気光学装置は、電気光学物質を有するパネルと、上記電子部品の実装基板と、を有する。上記電気光学パネルは、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＴＦＴ−ＬＣＤ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ−Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）およびＴＦＤ−ＬＣＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｙｎｏｄｅ−Ｌｉｑｕｉｄ ＣｒｙｓｔａｌＤｉｓｐｌａｙ）などの液晶パネルとしてもよく、その場合、上記半導体素子は、液晶パネルの駆動用ＩＣ（ドライバＩＣ）としてもよい。
【００２０】
本発明の他の観点では、上記の電気光学装置の製造方法は、上記電気光学物質を有するパネルと上記実装基板とを加熱及び加圧して接続する熱圧着工程、要するに、上記電気光学物質を有するパネルに上記第１の基板を取り付ける第１の基板取り付け工程と、上記第２の基板を取り付ける第２の基板取り付け工程と、を有する。
【００２１】
また、上記の電気光学装置を表示部として備える電子機器を構成することができる。
【００２２】
【発明の実施の形態】
以下、図面を参照して本発明の好適な実施の形態について説明する。
【００２３】
本実施形態は、ＣＯＦ方式によるＦＰＣ基板に配置された配線と、ＳＭＴ方式によるＰＣＢ基板に配置された配線とが熱圧着によって接続される場合、その連結部において、ＦＰＣ基板に配置された配線端子幅が、ＰＣＢ基板に配置された配線端子幅よりも狭くなる設計ルールに基づいて構成されていることを特徴とする。
【００２４】
（構成）
図１は、本実施形態に係るＣＯＦ方式によるＦＰＣ基板とＳＭＴ方式によるＰＣＢ基板とを実装した液晶表示装置の例を示す。また、図２に、図１に示した液晶表示装置１００のＡ−Ａ’の断面図を示す。
【００２５】
液晶パネル１０２においては、ガラスやプラスチックなどの絶縁基板である第１基板１ａと第２基板１ｂの表面に透明電極膜２ａ、２ｂがそれぞれ形成されると共に、液晶分子を一定の方向に配向させる図示しない配向膜がさらに設けられている。第１基板１ａと第２基板１ｂは、図示しないスペーサにより一定の間隔を保持しながら、上述の透明電極２ａ、２ｂが対向するように、その周囲をシール材により貼り合わせする。第１基板１ａと第２基板１ｂの隙間に液晶材料が封入されることにより、液晶層４が第１基板１ａと第２基板１ｂにより挟持される。さらに、第１基板１ａと第２基板１ｂの外側には、それぞれ偏光板３ａ、３ｂが設けられ、これらにより、液晶パネル１０２が形成されている。この対向する透明電極膜２ａ、２ｂに電圧が印加されることにより、その間に挟持されている液晶分子の配列が変化し、偏光板３ａ、３ｂの吸収軸の方向と共に図示していないバックライトユニットからの光の透過および不透過が制御され、所望の表示を得ることができる。
【００２６】
この液晶パネル１０２の電極端子部分は、ＦＰＣ基板１０３と接続するため、熱圧着部１０５を有している。ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：異方性導電膜）５ａは、導電粒子を含んだ接着剤を用いており、これを液晶パネル１０２の配線端子である透明導電膜２ｂとＦＰＣ基板１０３の配線端子１１ａ間に挟み、熱圧着部１０５の領域にて、加熱・加圧し、熱圧着する。これにより、ＡＣＦ５ａ内の導電粒子が、それぞれの電極間を電気的に接続する。前述したＦＰＣ基板１０３には、ＩＣチップ部品６を、ＡＣＦ５ｂを用いて、熱圧着によって配置している。このＦＰＣ基板１０３には、ＩＣチップ部品６のバンプに導電接続されるリード７が形成されている。
【００２７】
また、ＡＣＦ５ｃを、ＦＰＣ基板１０３の配線端子１１ｂとＰＣＢ基板１０４の配線端子１２間に挟み、熱圧着部１０６の領域にて、加熱・加圧する。これにより、ＡＣＦ５ｃ内の導電粒子が、それぞれの基板上の電極端子間を電気的に接続している。ＰＣＢ基板１０４には、電子部品であるチップ部品８を半田９によって配置している。このＰＣＢ基板１０４には、チップ部品８の端子が半田付けされる端子１０が形成されている。
【００２８】
（配線端子設計例）
図３は、本実施形態のＦＰＣ基板１０３とＰＣＢ基板１０４の連結部１０４ａの拡大図を示す。図３は、図１における紙面上方、図２における上方からの観察図になる。なお、ＦＰＣ基板１０３は有機材料などから構成され、透明性を有するため、ＦＰＣ基板１０３の上方から連結部１０４ａを観察すると、連結部１０４ａにおけるＦＰＣ基板１０３側の配線端子とＰＣＢ基板１０４側の配線端子との位置関係を、顕微鏡などを利用して視認することができる。
【００２９】
ＦＰＣ基板１０３の配線端子１１ｂは、例えば、主材料としてＣｕ（銅）配線が用いられ、表面を金メッキで処理されている。また、前記ＰＣＢ基板１０４の配線端子１２も、例えば、主材料としてＣｕ（銅）配線が用いられ、表面を金メッキで処理されている。両端子１１ｂ及び１２の金メッキ処理面同士がＡＣＦ５ｃを挟んで対向するように、ＦＰＣ基板１０３とＰＣＢ基板１０４とが貼り合わせられる。なお、この金メッキ処理の代わりに錫メッキ処理を実施しても良い。
【００３０】
ＦＰＣ基板１０３とＰＣＢ基板１０４の熱圧着後の検査工程において、観察者は、顕微鏡観察によりＦＰＣ基板１０３の配線端子１１ｂとＰＣＢ基板１０４の配線端子１２との接続状態、即ち位置関係を検査する。図３に示すように、ＦＰＣ基板１０３の上方から観察した場合、ＦＰＣ基板１０３の配線端子１１ｂは、Ｃｕ（銅）の配線端子部分が観察され、ＰＣＢ基板の配線端子１２は、金メッキにて処理された側の配線端子部分が観察されるのである。したがって、観察者は、顕微鏡観察を実施すると、異なる配線材料を確認することになるため、色味の異なる配線を観察し、連結部による接続ずれを検査することになる。実際には、ＦＰＣ基板１０３側の銅の配線端子は暗く見えるのに対し、ＰＣＢ基板１０４側の金メッキ処理された配線端子は金メッキによる反射などにより、黄色がかった明るい色に見える。よって、そのような色の違いにより、両配線端子の区別ができる。
【００３１】
ここで、通常の設計ルールと本実施形態の設計ルールについて記載する。
【００３２】
図４は、通常設計ルールによる実装基板の拡大図１０４ｂを示す。図４（ａ）は、連結部による接続のずれ量が０である場合を示す。図４（ｂ）は、連結部による接続のずれがαである場合を示す。
【００３３】
通常の設計ルールに基づくと、ＦＰＣ基板１０３の配線端子１１ｂの幅ＸとＰＣＢ基板１０４の配線端子１２の幅Ｙは、Ｘ＝Ｙとなり、同一の値となる。
【００３４】
したがって、接続のずれが０の場合、図４（ａ）に示すように、配線端子１１ｂと配線端子１２は、はみ出すことなく完全に重なり合う。しかし、図４（ｂ）に示すように、矢印方向に接続のずれがα発生すると、連結部の配線端子１１ｂから、はみ出した配線端子１２の幅Ｌは、ずれ量αと同じ値を示す。しかし、このずれ量は、配線端子１１ｂ及び１２の幅と比較するとかなり小さいため、顕微鏡観察によりずれ量を認識することは難しい。
【００３５】
次に、図５は、本発明の設計ルールによる実装基板の拡大図１０４ａを示す。図５（ａ）は、連結部による接続のずれが０である場合を示す。図５（ｂ）は、連結部による接続のずれがαである場合を示す。
【００３６】
本実施形態の設計ルールに基づくと、ＦＰＣ基板１０３の配線端子１１ｂの幅ＸとＰＣＢ基板１０４の配線端子１２の幅Ｙは、Ｘ＜Ｙとなる。即ち、透明性を有するＦＰＣ基板１０３の配線端子１１ｂの幅の方が、ＰＣＢ基板１０４の配線端子１２の幅より小さくなるように設計される。こうすると、配線端子１１ｂと配線端子１２とのずれ量が０又はほとんどない場合には、図５（ａ）に示すように、配線端子１１は配線端子１２の幅の内側に収まって見える。つまり、配線端子１１の両側に配線端子１２が見える。一方、配線端子１１ｂと配線端子１２とがずれている場合、図５（ｂ）に示すように、配線端子１１ｂと配線端子１２とは比較的大きな幅にわたってずれて見える。このように、ＦＰＣ基板１０３の配線端子幅１１ｂをＰＣＢ基板１０４の配線端子幅１２より小さくすることにより、両配線端子のずれ量を容易に視認できるようになる。
【００３７】
次に、配線端子１１ｂ及び１２の幅、並びにそのずれ量について数値的に検討する。図５（ａ）に示すように、配線端子１１ｂ及び１２の配線ピッチをＺと仮定すると、配線端子１１ｂの幅Ｘは、（Ｚ／２）×Ａの値を有し、配線端子１２の幅Ｙは、（Ｚ／２）×Ｂの値を有するのが好ましい。この時、Ａ、Ｂの値の好ましい範囲は、０．８５≦Ａ≦０．９５、１．０５≦Ｂ≦１．１５とすることができる。配線端子１１ｂの幅Ｘを小さくすれば配線端子１２とのずれ量をより視認しやすくなるが、幅Ｘを小さくしすぎると配線端子１１ｂと１２との間の接続安定性が低下してしまう。しかし、Ａ、Ｂの値を上記範囲にすることで、適度な接続安定性と配線端子の位置関係の視認容易性を両立できる。例えば、Ａ、Ｂの値をそれぞれ０．９、１．１とすると、配線ピッチが０．４ｍｍで形成された実装基板の場合、配線端子１１ｂの幅Ｘの値は０．１８ｍｍ程度が好ましく、配線端子１２の幅Ｙの値は０．２２ｍｍが好ましいことになる。Ａ、Ｂの値が上記範囲外の値とした場合には、接続安定性と配線端子の位置関係の視認容易性を両立させることができない。例えば、配線端子の幅が太すぎると、端子間の導電性は向上するが、配線端子に必要なスペースが大きくなり、実装基板サイズの大型化につながってしまう。反対に、配線端子の幅が細すぎると、実装基板サイズの小型化は、可能になるが、端子間における導電性の問題が発生するのである。
【００３８】
本実施形態を用いると、接続のずれが０の場合、図５（ａ）に示すように、配線端子１１ｂと配線端子１２は完全に重なり合う。本設計ルールでは、配線端子１１ｂの幅Ｘよりも、配線端子１２の幅Ｙの値が、大きいため、連結部の配線端子１１ｂから、はみ出した配線端子１２の幅Ｍを有する。Ｍ＝（Ｙ−Ｘ）／２となる。また、図５（ｂ）に示すように、矢印方向に接続のずれがα発生すると、連結部の配線端子１１ｂからはみ出した配線端子１２の幅Ｎ＝（Ｙ−Ｘ）／２＋αの値を有する。
【００３９】
上述したように、連結部における接続のずれαが、発生すると、通常の設計ルールでは、配線端子１１ｂから配線端子１２が、α分だけはみ出すことになる。しかし、本実施形態では、配線端子１１ｂを配線端子１２よりも細く設計しているので、配線端子１１ｂから配線端子１２がはみ出した幅Ｎは、（Ｙ−Ｘ）／２＋αとなり、通常の設計ルールよりも、大きな値を有することができる。そのため、検査工程における配線端子の位置ずれの顕微鏡観察は、低倍率で実施することが可能となり、作業性が向上する。
【００４０】
したがって、本実施形態を用いることにより、顕微鏡観察による接続後の検査工程の作業性が向上する実装基板を提供することができる。
【００４１】
（製造方法例）
図６は、本実施形態による、図１に示す液晶表示装置１００の製造フローチャートを示す。
【００４２】
図６に示すように、ＣＯＦ方式によるＦＰＣ基板作製工程Ｐａでは、工程Ｐａ１において、ＡＣＦ接着処理が実施されて、ＡＣＦ５ｂがＦＰＣ基板１０３に装着される。このＡＣＦ５ｂは、接着剤中に多数の導電粒子を分散させることによって構成される。このＡＣＦ５ｂは、樹脂によって物体間の接着を行うと共に、対向しない端子間を絶縁しつつ、対向する端子間を導電粒子によって導電接続する、という機能を持つ。
【００４３】
ＡＣＦ５ｂをＦＰＣ基板１０３へ装着した後、工程Ｐａ２においてＩＣチップ部品６のマウント処理が実施される。具体的には、ＩＣチップ部品６の個々の出力、すなわちバンプが、ＦＰＣ基板１０３に設けられているリード７に対応するようにＩＣチップ部品６を、ＡＣＦ５ｂを介して設置する。
【００４４】
次に、工程Ｐａ３では、加熱されたヘッドによってＩＣチップ部品６をＦＰＣ基板１０３へ押し付ける。これにより、ＩＣチップ部品６は加圧されると共に加熱され、ＡＣＦ５ｂによって、ＩＣチップ部品６の全体がＦＰＣ基板１０３に接着される。そして、ＩＣチップ部品６のバンプが、位置的に対応するリード７に、導電粒子によって導電接続される。以上の工程により、ＣＯＦ方式によるＦＰＣ基板１０３が作製される。
【００４５】
次に、ＦＰＣ基板１０３と液晶パネル１０２の接合工程Ｐｂが行われる。液晶パネル１０２の電極端子部分は、ＦＰＣ基板１０３を熱圧着する熱圧着部１０５を有している。したがって、この工程Ｐｂ１では、液晶パネル１０２とＦＰＣ基板１０３の電極間にＡＣＦ５ａを装着する。次に、工程Ｐｂ２では、加熱されたヘッドを、熱圧着部１０５に押し付ける。これにより、熱圧着部１０５は加圧されると共に加熱され、ＡＣＦ５ａによって、ＦＰＣ基板１０３と液晶パネル１０２が接合される。こうして、ＡＣＦ５ａ内の導電粒子が、それぞれの電極間を電気的に接続する。
【００４６】
また、ＳＭＴ方式によるＰＣＢ基板作製工程Ｐｃでは、工程Ｐｃ１において、半田印刷が行われる。次に、工程Ｐｃ２において、チップ部品８のマウント処理が実施され、ＰＣＢ基板１０４には、例えば、電解コンデンサなどといったチップ部品８が載せられる。次に工程Ｐｃ３において、リフロー処理が実施される。これは、チップ部品が載せられたＰＣＢ基板１０４をリフロー炉の中に搬送し、そのリフロー炉の中でＰＣＢ基板１０４のチップ部品８が載せられた側に熱風を供給するという処理である。これにより、半田９が溶融してチップ部品８が端子１０に一括して半田付けされる。
【００４７】
次に、工程Ｐｄでは、液晶パネル１０２と接合されたＦＰＣ基板１０３と、ＰＣＢ基板１０４との接合工程が実施される。工程Ｐｄ１では、ＦＰＣ基板１０３とＰＣＢ基板１０４の電極間にＡＣＦ５ｃを装着する。次に、工程Ｐｄ２では、加熱されたヘッドを熱圧着領域１０６に押し付ける。これにより、熱圧着部１０６は加圧されると共に加熱され、ＡＣＦ５ｃによって、ＦＰＣ基板１０３とＰＣＢ基板１０４が接合される。要するに、ＡＣＦ５ｃ内の導電粒子が、それぞれの電極間を電気的に接続する。次に、工程Ｐｄ３において、熱圧着領域の配線端子のずれについて、顕微鏡観察による検査を実施する。
【００４８】
顕微鏡観察による検査工程では、前述のように、ＦＰＣ基板１０３の上方から連結部１０４ａを観察し、ＦＰＣ基板１０３側の配線端子１１ｂとＰＣＢ基板１０４側の配線端子１２との位置関係が検査される。両端子の位置ずれが所定範囲内であれば、良品であるとの判定がなされる。
【００４９】
本実施形態の設計ルールを用いることにより、前述のように、熱圧着領域における配線端子のずれ量を明確に判断することができるため、工程Ｐｄ３の作業性は向上し、検査工程における時間短縮を図ることができる。
【００５０】
［液晶表示装置の製造方法］
次に、図１および図２に示した液晶表示装置１００の製造方法の例について、図７を参照して説明する。
【００５１】
まず、図７の工程Ａ１において、ガラスやプラスチックなどの絶縁基板である大判の第１基板１ａに対して、透明電極２ａである第１電極を形成する。具体的には、ＩＴＯを材料として周知のパターン形成法、例えばフォトリソグラフィー法によって、図示していない端子などを形成する。
【００５２】
次に、工程Ａ２において、透明電極膜２ａ上に図示しないポリイミド樹脂などからなる配向膜を形成し、工程Ａ３において、ラビング処理などを施す。
【００５３】
一方、工程Ｂ１において、大判の第２基板１ｂ上に、同様の方法で透明電極膜２ｂを形成する。さらに、工程Ｂ２において、透明電極膜２ｂ上に図示しない配向膜を形成し、工程Ｂ３において、ラビング処理などを施す。
【００５４】
さらに、工程Ａ４において、基板１ａ上に、例えばエポキシ樹脂等を材料としてシール材を第１基板に形成し、工程Ａ５において、スペーサを分散する。
【００５５】
以上により、形成された第１基板１ａと第２基板１ｂが製作された後、工程Ｃ１において、第１基板１ａと第２基板１ｂとをシール材を挟んで互いに重ね合わせ、さらに圧着すること、すなわち加熱下で加圧することにより、両基板をたがいに貼り合せる。この貼り合わせにより、図１の液晶セル１０１を複数個含む大きさの大判構造（即ち、母基板）が形成される。
【００５６】
以上のようにして、母基板が製作された後、工程Ｃ２において、第１ブレイク工程を実施する。これにより、図示していない液晶注入口が、外部へ露出した状態の液晶パネル部分が複数個含まれる中判のパネル構造、いわゆる短冊状の中判パネル構造が複数個切り出される。
【００５７】
そして、工程Ｃ３は、図示していない液晶注入口を通して、液晶パネル部分の内側に液晶を注入し、注入完了後に、その液晶注入口を樹脂によって封止し、液晶層４を形成する。
【００５８】
さらに、工程Ｃ４は、中判パネル構造に対して、第２ブレイク工程を実施している。具体的には、中判パネル構造を構成している基板１ａと基板１ｂを切断し、これにより、図１の液晶セル１０１が、１つずつ分断される。
【００５９】
その後、工程Ｃ５において、ＦＰＣ基板１０３が、液晶セル１０１の電極端子上の熱圧着部１０５の表面に、ＡＣＦ５ａを介して実装される。更に、液晶セル１０１に接続されたＦＰＣ基板１０３の熱圧着部１０６の表面に、ＰＣＢ基板１０４が、ＡＣＦ５ｃを介して、実装される。
【００６０】
次に、工程Ｃ６および工程Ｃ７において、ＦＰＣ基板１０３およびＰＣＢ基板１０４を実装した液晶セル１０１の第１基板１ａと第２基板１ｂの外側上に、位相差板や偏光板などを必要に応じて、取り付けることによって、図１および図２に示す液晶表示装置１００が完成する。
【００６１】
［電子機器］
図８は、本実施形態の全体構成を示す概略構成図である。ここに示す電子機器は、上記の液晶表示装置１００と、これを制御する制御手段１１０を有する。ここでは、液晶表示装置１００を、パネル構造体１００Ａと、半導体ＩＣなどで構成される駆動回路１００Ｂとに概念的に分けて描いてある。また、制御手段１１０は、表示情報出力源１１１と、表示情報処理回路１１２と、電源回路１１３と、タイミングジェネレータ１１４と、を有する。
【００６２】
表示情報出力源１１１は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）やＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ１１４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路１１２に供給するように構成されている。
【００６３】
表示情報処理回路１１２は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫとともに駆動回路１００Ｂへ供給する。駆動回路１００Ｂは、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路１１３は、上述の各構成要素にそれぞれ所定の電圧を供給する。
【００６４】
次に、本発明に係る液晶表示装置を適用可能な電子機器の具体例について図９を参照して説明する。
【００６５】
まず、本発明に係る液晶表示装置を、可搬型のパーソナルコンピュータ（いわゆるノート型パソコン）の表示部に適用した例について説明する。図９（ａ）は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ２１０は、キーボード２１１を備えた本体部２１２と、本発明に係る液晶表示装置を適用した表示部２１３とを備えている。
【００６６】
続いて、本発明に係る液晶表示装置を、携帯電話機の表示部に適用した例について説明する。図９（ｂ）は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機２２０は、複数の操作ボタン２２１のほか、受話口２２２、送話口２２３とともに、本発明に係る液晶表示装置を適用した表示部２２４を備える。
【００６７】
なお、本発明に係る液晶表示パネルを適用可能な電子機器としては、図９（ａ）に示したパーソナルコンピュータや図９（ｂ）に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラなどが挙げられる。
【００６８】
［変形例］
上記の実施形態では、ＦＰＣ基板とＰＣＢ基板との接続部に形成される配線端子を、ＦＰＣ基板側の方がＰＣＢ基板側より細くなるようにして、検査工程における視認性を容易にしたが、本発明はＦＰＣ基板同士の接続においても適用することができる。その場合には、いずれか一方のＦＰＣ基板側の配線端子を、他方の配線端子より細く設計すればよい。
【００６９】
また、本発明の電気光学装置は、パッシブマトリクス型の液晶表示パネルだけではなく、アクティブマトリクス型の液晶表示パネル（例えば、ＴＦＴ（薄膜トランジスタ）やＴＦＤ（薄膜ダイオード）をスイッチング素子として備えた液晶表示パネル）にも同様に適用することが可能である。また、液晶表示パネルだけでなく、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、フィールド・エミッション・ディスプレイ（電界放出表示装置）などの各種の電気光学装置においても本発明を同様に適用することが可能である。
【図面の簡単な説明】
【図１】本発明の実施形態による実装基板を利用した液晶表示装置を平面的に示した図である。
【図２】本発明の実施形態による実装基板を利用した液晶表示装置の断面図である。
【図３】本発明の実施形態による実装基板の接続部を示す拡大図である。
【図４】従来の実施形態による実装基板の接続部を示す拡大図である。
【図５】本発明の実施形態による実装基板の接続部を示す拡大図である。
【図６】本発明の実施形態による実装基板の製造方法を示すフローチャートである。
【図７】図１および図２に示す液晶表示装置の製造方法を示すフローチャートである。
【図８】本発明を適用した液晶表示装置を利用する電子機器の構成を示す。
【図９】本発明を適用した液晶表示装置を備えた電子機器の例を示す。
【符号の説明】
１ａ 第１基板
１ｂ 第２基板
２ａ、２ｂ 透明電極膜
３、３ａ、３ｂ 偏光板
４ 液晶層
５ａ、５ｂ、５ｃ ＡＣＦ
６ ＩＣチップ部品
７ リード
８ チップ部品
９ 半田
１０ 端子
１１ａ，１１ｂ ，１２ 配線端子
１００ 液晶表示装置
１０１ 液晶セル
１０２ 液晶パネル
１０３ フレキシブルプリント（ＦＰＣ）基板
１０４ プリント回路（ＰＣＢ）基板
【発明の属する技術分野】
本発明は、プリント回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）およびフレキシブルプリント基板（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ：ＦＰＣ）を利用する電子部品の実装基板に関する。また、本発明は、その実装基板を用いて構成される電気光学装置および電子機器に関する。
【０００２】
【背景技術】
一般に、液晶表示装置、ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）装置等といった電気光学装置は、液晶、ＥＬ等といった電気光学物質を基板上に配置してパネル構造を形成し、さらに、適宜の電子回路を搭載した回路基板を、そのパネル構造に接続することによって形成される。また、その回路基板上には、電解コンデンサ等といったチップ部品やＩＣチップ等が実装されることが多い（例えば特許文献１参照）。
【０００３】
【特許文献１】
特開２００２−３２０３０号公報
回路基板上に電子部品、特にチップ部品を実装する方式として、ＳＭＴ（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ：表面実装技術）に基づく実装方式があることは広く知られている。このＳＭＴに基づく実装方式は、基本的には、リフロー半田付け処理を利用した実装方式である。例えば、この方式は、半田が載せられた基板上に電子部品をマウントし、その後に半田を加熱して電子部品を基板に半田付けするという工程を有する実装方式である。
【０００４】
近年、このＳＭＴに基づく実装方式において、リフロー半田付け処理によって実装する電子部品、例えば、電解コンデンサ等といったチップ部品に加えて、基板上にＩＣチップを実装する、要するに、ＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）に基づく実装方式の必要性も高まっている。
【０００５】
上述した実装方式の基板形態は、例えば、チップ部品実装領域にリフロー半田付け処理によってチップ部品を実装したＳＭＴ方式部分と、ＩＣチップ実装領域に熱圧着処理によってＩＣチップを実装するＣＯＦ方式部分を兼ね備えたタイプ等がある。
【０００６】
リフロー半田付けに適したチップ部品以外にＩＣチップも実装する場合は、一般的に、ＩＣチップをＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：異方性導電膜）等といった接着要素を用いて熱圧着、すなわち加圧および加熱、によって基板上に実装した後、チップ部品を実装するためのリフロー半田付け処理を実施している。
【０００７】
このように、様々なＩＣチップや電子部品を実装する必要がある場合、それぞれの性質に応じた基板を利用することが想定される。例えば、各々がＩＣや電子部品などを実装したＰＣＢ基板とＦＰＣ基板とを電気的に接続して装置を構成することが考えられる。
【０００８】
【発明が解決しようとする課題】
上述した電子部品の実装基板の接続工程、例えば、ＣＯＦ方式によりＩＣチップなどの電子部品を実装したＦＰＣ基板とＳＭＴ方式によりチップ部品などの電子部品を実装したＰＣＢ基板の熱圧着による接続後の検査工程は、通常、顕微鏡観察による検査を実施することが多い。
【０００９】
一般的に、ＦＰＣ基板上に設けられた配線端子の幅とＰＣＢ基板上に設けられた配線端子の幅は、同一幅となるように設計されている。そのため、上述した顕微鏡による検査工程において、観測者は、接続した端子のずれ量を顕微鏡で確認する。
【００１０】
しかし、相互に重なった配線端子幅が同一であると、ずれ量が視認しにくい。ずれ量が小さい場合、観測者は、顕微鏡の倍率を上げ、焦点を合わすという作業を取らなければならず、作業性は、良好とは言い難い。また、熱圧着による基板収縮が発生する場合、観察者が観察する領域、例えば、熱圧着領域の中央部分におけるずれ量は小さく、熱圧着領域の両端におけるずれ量は大きく、観察されることが多い。この場合も、観測者は、顕微鏡の倍率を上げ、焦点を合わすという作業の他にも、観察位置を変えての検査を実施しなければならず、その作業性は、良好とは言い難い。
【００１１】
本発明は、以上説明した内容を鑑みてなされたものであり、ＦＰＣ基板に配置された配線と、ＰＣＢ基板に配置された配線とが接続される連結部において、圧着後の配線端子の位置関係を検査時に容易に検査できるようにし、検査工程の作業性向上を図ることを目的とする。
【００１２】
【課題を解決するための手段】
本発明の１つの観点では、電子部品の実装基板は、第１の基板と、上記第１の基板に取り付けられた第２の基板を備え、第１の基板上には、第１の電子部品と、上記第１の電子部品に電気的に接続された第１の配線が設けられ、上記第２の基板上には、第２の電子部品と、上記第２の電子部品に電気的に接続された第２の配線が設けられ、上記第１の基板と上記第２の基板との連結部においては、上記第１の配線の幅が、上記第２の配線の幅よりも幅狭に形成されている。よって、第１の基板と第２の基板との接合後における検査工程では、第１の配線と第２の配線の幅が異なるので、両者の位置関係を容易に検出することができる。なお、上記第１の電子部品は、例えば、半導体素子が取り付けられている。また、上記第２の電子部品は、例えば、電解コンデンサなどといったチップ部品である。
【００１３】
上記電子部品の実装基板の一態様では、上記連結部以外における上記第２の配線の幅は、一例として、上記連結部における上記第２の配線の幅よりも幅狭である配線をさらに設けることが好ましい。
【００１４】
上記電子部品の実装基板の他の一態様では、上記第１の基板上には上記第１の配線が複数設けられ、上記第２の基板上には上記第２の配線が複数設けられており、上記複数の第１の配線は、一定のピッチを有するとよい。
【００１５】
上記電子部品の実装基板のさらに他の一態様では、上記第１の基板上には上記第１の配線が複数設けられ、上記第２の基板上には上記第２の配線が複数設けられており、第２の配線は、一定のピッチを有するとよい。
【００１６】
上記電子部品の実装基板のさらに他の一態様では、上記配線ピッチの幅をＺとした場合、一例として、上記第１の配線の幅が、（Ｚ／２）×Ａとし、上記第２の配線の幅が、（Ｚ／２）×Ｂとし、０．８５≦Ａ≦０．９５、１．０５≦Ｂ≦１．１５とすることが好ましい。この範囲の値を設計値として取り入れることにより、上記第１の基板上に設けられた第１の配線と、上記第２の基板上に設けられた第２の配線とが接続される連結部において、圧着後の配線端子の位置関係を検査時に容易に検査できるようにし、検査工程の作業性を向上することが可能になる。
【００１７】
上記電子部品の実装基板のさらに他の一態様では、実装基板の部材は、例えば、半透明または透明性を有する部材を備えるとよい。
【００１８】
上記電子部品の実装基板のさらに他の一態様では、上記第１の基板と上記第２の基板とは、例えば、加熱及び加圧による熱圧着により接続されることが好ましい。
【００１９】
本発明の他の観点では、電気光学装置は、電気光学物質を有するパネルと、上記電子部品の実装基板と、を有する。上記電気光学パネルは、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＴＦＴ−ＬＣＤ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ−Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）およびＴＦＤ−ＬＣＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｙｎｏｄｅ−Ｌｉｑｕｉｄ ＣｒｙｓｔａｌＤｉｓｐｌａｙ）などの液晶パネルとしてもよく、その場合、上記半導体素子は、液晶パネルの駆動用ＩＣ（ドライバＩＣ）としてもよい。
【００２０】
本発明の他の観点では、上記の電気光学装置の製造方法は、上記電気光学物質を有するパネルと上記実装基板とを加熱及び加圧して接続する熱圧着工程、要するに、上記電気光学物質を有するパネルに上記第１の基板を取り付ける第１の基板取り付け工程と、上記第２の基板を取り付ける第２の基板取り付け工程と、を有する。
【００２１】
また、上記の電気光学装置を表示部として備える電子機器を構成することができる。
【００２２】
【発明の実施の形態】
以下、図面を参照して本発明の好適な実施の形態について説明する。
【００２３】
本実施形態は、ＣＯＦ方式によるＦＰＣ基板に配置された配線と、ＳＭＴ方式によるＰＣＢ基板に配置された配線とが熱圧着によって接続される場合、その連結部において、ＦＰＣ基板に配置された配線端子幅が、ＰＣＢ基板に配置された配線端子幅よりも狭くなる設計ルールに基づいて構成されていることを特徴とする。
【００２４】
（構成）
図１は、本実施形態に係るＣＯＦ方式によるＦＰＣ基板とＳＭＴ方式によるＰＣＢ基板とを実装した液晶表示装置の例を示す。また、図２に、図１に示した液晶表示装置１００のＡ−Ａ’の断面図を示す。
【００２５】
液晶パネル１０２においては、ガラスやプラスチックなどの絶縁基板である第１基板１ａと第２基板１ｂの表面に透明電極膜２ａ、２ｂがそれぞれ形成されると共に、液晶分子を一定の方向に配向させる図示しない配向膜がさらに設けられている。第１基板１ａと第２基板１ｂは、図示しないスペーサにより一定の間隔を保持しながら、上述の透明電極２ａ、２ｂが対向するように、その周囲をシール材により貼り合わせする。第１基板１ａと第２基板１ｂの隙間に液晶材料が封入されることにより、液晶層４が第１基板１ａと第２基板１ｂにより挟持される。さらに、第１基板１ａと第２基板１ｂの外側には、それぞれ偏光板３ａ、３ｂが設けられ、これらにより、液晶パネル１０２が形成されている。この対向する透明電極膜２ａ、２ｂに電圧が印加されることにより、その間に挟持されている液晶分子の配列が変化し、偏光板３ａ、３ｂの吸収軸の方向と共に図示していないバックライトユニットからの光の透過および不透過が制御され、所望の表示を得ることができる。
【００２６】
この液晶パネル１０２の電極端子部分は、ＦＰＣ基板１０３と接続するため、熱圧着部１０５を有している。ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：異方性導電膜）５ａは、導電粒子を含んだ接着剤を用いており、これを液晶パネル１０２の配線端子である透明導電膜２ｂとＦＰＣ基板１０３の配線端子１１ａ間に挟み、熱圧着部１０５の領域にて、加熱・加圧し、熱圧着する。これにより、ＡＣＦ５ａ内の導電粒子が、それぞれの電極間を電気的に接続する。前述したＦＰＣ基板１０３には、ＩＣチップ部品６を、ＡＣＦ５ｂを用いて、熱圧着によって配置している。このＦＰＣ基板１０３には、ＩＣチップ部品６のバンプに導電接続されるリード７が形成されている。
【００２７】
また、ＡＣＦ５ｃを、ＦＰＣ基板１０３の配線端子１１ｂとＰＣＢ基板１０４の配線端子１２間に挟み、熱圧着部１０６の領域にて、加熱・加圧する。これにより、ＡＣＦ５ｃ内の導電粒子が、それぞれの基板上の電極端子間を電気的に接続している。ＰＣＢ基板１０４には、電子部品であるチップ部品８を半田９によって配置している。このＰＣＢ基板１０４には、チップ部品８の端子が半田付けされる端子１０が形成されている。
【００２８】
（配線端子設計例）
図３は、本実施形態のＦＰＣ基板１０３とＰＣＢ基板１０４の連結部１０４ａの拡大図を示す。図３は、図１における紙面上方、図２における上方からの観察図になる。なお、ＦＰＣ基板１０３は有機材料などから構成され、透明性を有するため、ＦＰＣ基板１０３の上方から連結部１０４ａを観察すると、連結部１０４ａにおけるＦＰＣ基板１０３側の配線端子とＰＣＢ基板１０４側の配線端子との位置関係を、顕微鏡などを利用して視認することができる。
【００２９】
ＦＰＣ基板１０３の配線端子１１ｂは、例えば、主材料としてＣｕ（銅）配線が用いられ、表面を金メッキで処理されている。また、前記ＰＣＢ基板１０４の配線端子１２も、例えば、主材料としてＣｕ（銅）配線が用いられ、表面を金メッキで処理されている。両端子１１ｂ及び１２の金メッキ処理面同士がＡＣＦ５ｃを挟んで対向するように、ＦＰＣ基板１０３とＰＣＢ基板１０４とが貼り合わせられる。なお、この金メッキ処理の代わりに錫メッキ処理を実施しても良い。
【００３０】
ＦＰＣ基板１０３とＰＣＢ基板１０４の熱圧着後の検査工程において、観察者は、顕微鏡観察によりＦＰＣ基板１０３の配線端子１１ｂとＰＣＢ基板１０４の配線端子１２との接続状態、即ち位置関係を検査する。図３に示すように、ＦＰＣ基板１０３の上方から観察した場合、ＦＰＣ基板１０３の配線端子１１ｂは、Ｃｕ（銅）の配線端子部分が観察され、ＰＣＢ基板の配線端子１２は、金メッキにて処理された側の配線端子部分が観察されるのである。したがって、観察者は、顕微鏡観察を実施すると、異なる配線材料を確認することになるため、色味の異なる配線を観察し、連結部による接続ずれを検査することになる。実際には、ＦＰＣ基板１０３側の銅の配線端子は暗く見えるのに対し、ＰＣＢ基板１０４側の金メッキ処理された配線端子は金メッキによる反射などにより、黄色がかった明るい色に見える。よって、そのような色の違いにより、両配線端子の区別ができる。
【００３１】
ここで、通常の設計ルールと本実施形態の設計ルールについて記載する。
【００３２】
図４は、通常設計ルールによる実装基板の拡大図１０４ｂを示す。図４（ａ）は、連結部による接続のずれ量が０である場合を示す。図４（ｂ）は、連結部による接続のずれがαである場合を示す。
【００３３】
通常の設計ルールに基づくと、ＦＰＣ基板１０３の配線端子１１ｂの幅ＸとＰＣＢ基板１０４の配線端子１２の幅Ｙは、Ｘ＝Ｙとなり、同一の値となる。
【００３４】
したがって、接続のずれが０の場合、図４（ａ）に示すように、配線端子１１ｂと配線端子１２は、はみ出すことなく完全に重なり合う。しかし、図４（ｂ）に示すように、矢印方向に接続のずれがα発生すると、連結部の配線端子１１ｂから、はみ出した配線端子１２の幅Ｌは、ずれ量αと同じ値を示す。しかし、このずれ量は、配線端子１１ｂ及び１２の幅と比較するとかなり小さいため、顕微鏡観察によりずれ量を認識することは難しい。
【００３５】
次に、図５は、本発明の設計ルールによる実装基板の拡大図１０４ａを示す。図５（ａ）は、連結部による接続のずれが０である場合を示す。図５（ｂ）は、連結部による接続のずれがαである場合を示す。
【００３６】
本実施形態の設計ルールに基づくと、ＦＰＣ基板１０３の配線端子１１ｂの幅ＸとＰＣＢ基板１０４の配線端子１２の幅Ｙは、Ｘ＜Ｙとなる。即ち、透明性を有するＦＰＣ基板１０３の配線端子１１ｂの幅の方が、ＰＣＢ基板１０４の配線端子１２の幅より小さくなるように設計される。こうすると、配線端子１１ｂと配線端子１２とのずれ量が０又はほとんどない場合には、図５（ａ）に示すように、配線端子１１は配線端子１２の幅の内側に収まって見える。つまり、配線端子１１の両側に配線端子１２が見える。一方、配線端子１１ｂと配線端子１２とがずれている場合、図５（ｂ）に示すように、配線端子１１ｂと配線端子１２とは比較的大きな幅にわたってずれて見える。このように、ＦＰＣ基板１０３の配線端子幅１１ｂをＰＣＢ基板１０４の配線端子幅１２より小さくすることにより、両配線端子のずれ量を容易に視認できるようになる。
【００３７】
次に、配線端子１１ｂ及び１２の幅、並びにそのずれ量について数値的に検討する。図５（ａ）に示すように、配線端子１１ｂ及び１２の配線ピッチをＺと仮定すると、配線端子１１ｂの幅Ｘは、（Ｚ／２）×Ａの値を有し、配線端子１２の幅Ｙは、（Ｚ／２）×Ｂの値を有するのが好ましい。この時、Ａ、Ｂの値の好ましい範囲は、０．８５≦Ａ≦０．９５、１．０５≦Ｂ≦１．１５とすることができる。配線端子１１ｂの幅Ｘを小さくすれば配線端子１２とのずれ量をより視認しやすくなるが、幅Ｘを小さくしすぎると配線端子１１ｂと１２との間の接続安定性が低下してしまう。しかし、Ａ、Ｂの値を上記範囲にすることで、適度な接続安定性と配線端子の位置関係の視認容易性を両立できる。例えば、Ａ、Ｂの値をそれぞれ０．９、１．１とすると、配線ピッチが０．４ｍｍで形成された実装基板の場合、配線端子１１ｂの幅Ｘの値は０．１８ｍｍ程度が好ましく、配線端子１２の幅Ｙの値は０．２２ｍｍが好ましいことになる。Ａ、Ｂの値が上記範囲外の値とした場合には、接続安定性と配線端子の位置関係の視認容易性を両立させることができない。例えば、配線端子の幅が太すぎると、端子間の導電性は向上するが、配線端子に必要なスペースが大きくなり、実装基板サイズの大型化につながってしまう。反対に、配線端子の幅が細すぎると、実装基板サイズの小型化は、可能になるが、端子間における導電性の問題が発生するのである。
【００３８】
本実施形態を用いると、接続のずれが０の場合、図５（ａ）に示すように、配線端子１１ｂと配線端子１２は完全に重なり合う。本設計ルールでは、配線端子１１ｂの幅Ｘよりも、配線端子１２の幅Ｙの値が、大きいため、連結部の配線端子１１ｂから、はみ出した配線端子１２の幅Ｍを有する。Ｍ＝（Ｙ−Ｘ）／２となる。また、図５（ｂ）に示すように、矢印方向に接続のずれがα発生すると、連結部の配線端子１１ｂからはみ出した配線端子１２の幅Ｎ＝（Ｙ−Ｘ）／２＋αの値を有する。
【００３９】
上述したように、連結部における接続のずれαが、発生すると、通常の設計ルールでは、配線端子１１ｂから配線端子１２が、α分だけはみ出すことになる。しかし、本実施形態では、配線端子１１ｂを配線端子１２よりも細く設計しているので、配線端子１１ｂから配線端子１２がはみ出した幅Ｎは、（Ｙ−Ｘ）／２＋αとなり、通常の設計ルールよりも、大きな値を有することができる。そのため、検査工程における配線端子の位置ずれの顕微鏡観察は、低倍率で実施することが可能となり、作業性が向上する。
【００４０】
したがって、本実施形態を用いることにより、顕微鏡観察による接続後の検査工程の作業性が向上する実装基板を提供することができる。
【００４１】
（製造方法例）
図６は、本実施形態による、図１に示す液晶表示装置１００の製造フローチャートを示す。
【００４２】
図６に示すように、ＣＯＦ方式によるＦＰＣ基板作製工程Ｐａでは、工程Ｐａ１において、ＡＣＦ接着処理が実施されて、ＡＣＦ５ｂがＦＰＣ基板１０３に装着される。このＡＣＦ５ｂは、接着剤中に多数の導電粒子を分散させることによって構成される。このＡＣＦ５ｂは、樹脂によって物体間の接着を行うと共に、対向しない端子間を絶縁しつつ、対向する端子間を導電粒子によって導電接続する、という機能を持つ。
【００４３】
ＡＣＦ５ｂをＦＰＣ基板１０３へ装着した後、工程Ｐａ２においてＩＣチップ部品６のマウント処理が実施される。具体的には、ＩＣチップ部品６の個々の出力、すなわちバンプが、ＦＰＣ基板１０３に設けられているリード７に対応するようにＩＣチップ部品６を、ＡＣＦ５ｂを介して設置する。
【００４４】
次に、工程Ｐａ３では、加熱されたヘッドによってＩＣチップ部品６をＦＰＣ基板１０３へ押し付ける。これにより、ＩＣチップ部品６は加圧されると共に加熱され、ＡＣＦ５ｂによって、ＩＣチップ部品６の全体がＦＰＣ基板１０３に接着される。そして、ＩＣチップ部品６のバンプが、位置的に対応するリード７に、導電粒子によって導電接続される。以上の工程により、ＣＯＦ方式によるＦＰＣ基板１０３が作製される。
【００４５】
次に、ＦＰＣ基板１０３と液晶パネル１０２の接合工程Ｐｂが行われる。液晶パネル１０２の電極端子部分は、ＦＰＣ基板１０３を熱圧着する熱圧着部１０５を有している。したがって、この工程Ｐｂ１では、液晶パネル１０２とＦＰＣ基板１０３の電極間にＡＣＦ５ａを装着する。次に、工程Ｐｂ２では、加熱されたヘッドを、熱圧着部１０５に押し付ける。これにより、熱圧着部１０５は加圧されると共に加熱され、ＡＣＦ５ａによって、ＦＰＣ基板１０３と液晶パネル１０２が接合される。こうして、ＡＣＦ５ａ内の導電粒子が、それぞれの電極間を電気的に接続する。
【００４６】
また、ＳＭＴ方式によるＰＣＢ基板作製工程Ｐｃでは、工程Ｐｃ１において、半田印刷が行われる。次に、工程Ｐｃ２において、チップ部品８のマウント処理が実施され、ＰＣＢ基板１０４には、例えば、電解コンデンサなどといったチップ部品８が載せられる。次に工程Ｐｃ３において、リフロー処理が実施される。これは、チップ部品が載せられたＰＣＢ基板１０４をリフロー炉の中に搬送し、そのリフロー炉の中でＰＣＢ基板１０４のチップ部品８が載せられた側に熱風を供給するという処理である。これにより、半田９が溶融してチップ部品８が端子１０に一括して半田付けされる。
【００４７】
次に、工程Ｐｄでは、液晶パネル１０２と接合されたＦＰＣ基板１０３と、ＰＣＢ基板１０４との接合工程が実施される。工程Ｐｄ１では、ＦＰＣ基板１０３とＰＣＢ基板１０４の電極間にＡＣＦ５ｃを装着する。次に、工程Ｐｄ２では、加熱されたヘッドを熱圧着領域１０６に押し付ける。これにより、熱圧着部１０６は加圧されると共に加熱され、ＡＣＦ５ｃによって、ＦＰＣ基板１０３とＰＣＢ基板１０４が接合される。要するに、ＡＣＦ５ｃ内の導電粒子が、それぞれの電極間を電気的に接続する。次に、工程Ｐｄ３において、熱圧着領域の配線端子のずれについて、顕微鏡観察による検査を実施する。
【００４８】
顕微鏡観察による検査工程では、前述のように、ＦＰＣ基板１０３の上方から連結部１０４ａを観察し、ＦＰＣ基板１０３側の配線端子１１ｂとＰＣＢ基板１０４側の配線端子１２との位置関係が検査される。両端子の位置ずれが所定範囲内であれば、良品であるとの判定がなされる。
【００４９】
本実施形態の設計ルールを用いることにより、前述のように、熱圧着領域における配線端子のずれ量を明確に判断することができるため、工程Ｐｄ３の作業性は向上し、検査工程における時間短縮を図ることができる。
【００５０】
［液晶表示装置の製造方法］
次に、図１および図２に示した液晶表示装置１００の製造方法の例について、図７を参照して説明する。
【００５１】
まず、図７の工程Ａ１において、ガラスやプラスチックなどの絶縁基板である大判の第１基板１ａに対して、透明電極２ａである第１電極を形成する。具体的には、ＩＴＯを材料として周知のパターン形成法、例えばフォトリソグラフィー法によって、図示していない端子などを形成する。
【００５２】
次に、工程Ａ２において、透明電極膜２ａ上に図示しないポリイミド樹脂などからなる配向膜を形成し、工程Ａ３において、ラビング処理などを施す。
【００５３】
一方、工程Ｂ１において、大判の第２基板１ｂ上に、同様の方法で透明電極膜２ｂを形成する。さらに、工程Ｂ２において、透明電極膜２ｂ上に図示しない配向膜を形成し、工程Ｂ３において、ラビング処理などを施す。
【００５４】
さらに、工程Ａ４において、基板１ａ上に、例えばエポキシ樹脂等を材料としてシール材を第１基板に形成し、工程Ａ５において、スペーサを分散する。
【００５５】
以上により、形成された第１基板１ａと第２基板１ｂが製作された後、工程Ｃ１において、第１基板１ａと第２基板１ｂとをシール材を挟んで互いに重ね合わせ、さらに圧着すること、すなわち加熱下で加圧することにより、両基板をたがいに貼り合せる。この貼り合わせにより、図１の液晶セル１０１を複数個含む大きさの大判構造（即ち、母基板）が形成される。
【００５６】
以上のようにして、母基板が製作された後、工程Ｃ２において、第１ブレイク工程を実施する。これにより、図示していない液晶注入口が、外部へ露出した状態の液晶パネル部分が複数個含まれる中判のパネル構造、いわゆる短冊状の中判パネル構造が複数個切り出される。
【００５７】
そして、工程Ｃ３は、図示していない液晶注入口を通して、液晶パネル部分の内側に液晶を注入し、注入完了後に、その液晶注入口を樹脂によって封止し、液晶層４を形成する。
【００５８】
さらに、工程Ｃ４は、中判パネル構造に対して、第２ブレイク工程を実施している。具体的には、中判パネル構造を構成している基板１ａと基板１ｂを切断し、これにより、図１の液晶セル１０１が、１つずつ分断される。
【００５９】
その後、工程Ｃ５において、ＦＰＣ基板１０３が、液晶セル１０１の電極端子上の熱圧着部１０５の表面に、ＡＣＦ５ａを介して実装される。更に、液晶セル１０１に接続されたＦＰＣ基板１０３の熱圧着部１０６の表面に、ＰＣＢ基板１０４が、ＡＣＦ５ｃを介して、実装される。
【００６０】
次に、工程Ｃ６および工程Ｃ７において、ＦＰＣ基板１０３およびＰＣＢ基板１０４を実装した液晶セル１０１の第１基板１ａと第２基板１ｂの外側上に、位相差板や偏光板などを必要に応じて、取り付けることによって、図１および図２に示す液晶表示装置１００が完成する。
【００６１】
［電子機器］
図８は、本実施形態の全体構成を示す概略構成図である。ここに示す電子機器は、上記の液晶表示装置１００と、これを制御する制御手段１１０を有する。ここでは、液晶表示装置１００を、パネル構造体１００Ａと、半導体ＩＣなどで構成される駆動回路１００Ｂとに概念的に分けて描いてある。また、制御手段１１０は、表示情報出力源１１１と、表示情報処理回路１１２と、電源回路１１３と、タイミングジェネレータ１１４と、を有する。
【００６２】
表示情報出力源１１１は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）やＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ１１４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路１１２に供給するように構成されている。
【００６３】
表示情報処理回路１１２は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫとともに駆動回路１００Ｂへ供給する。駆動回路１００Ｂは、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路１１３は、上述の各構成要素にそれぞれ所定の電圧を供給する。
【００６４】
次に、本発明に係る液晶表示装置を適用可能な電子機器の具体例について図９を参照して説明する。
【００６５】
まず、本発明に係る液晶表示装置を、可搬型のパーソナルコンピュータ（いわゆるノート型パソコン）の表示部に適用した例について説明する。図９（ａ）は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ２１０は、キーボード２１１を備えた本体部２１２と、本発明に係る液晶表示装置を適用した表示部２１３とを備えている。
【００６６】
続いて、本発明に係る液晶表示装置を、携帯電話機の表示部に適用した例について説明する。図９（ｂ）は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機２２０は、複数の操作ボタン２２１のほか、受話口２２２、送話口２２３とともに、本発明に係る液晶表示装置を適用した表示部２２４を備える。
【００６７】
なお、本発明に係る液晶表示パネルを適用可能な電子機器としては、図９（ａ）に示したパーソナルコンピュータや図９（ｂ）に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラなどが挙げられる。
【００６８】
［変形例］
上記の実施形態では、ＦＰＣ基板とＰＣＢ基板との接続部に形成される配線端子を、ＦＰＣ基板側の方がＰＣＢ基板側より細くなるようにして、検査工程における視認性を容易にしたが、本発明はＦＰＣ基板同士の接続においても適用することができる。その場合には、いずれか一方のＦＰＣ基板側の配線端子を、他方の配線端子より細く設計すればよい。
【００６９】
また、本発明の電気光学装置は、パッシブマトリクス型の液晶表示パネルだけではなく、アクティブマトリクス型の液晶表示パネル（例えば、ＴＦＴ（薄膜トランジスタ）やＴＦＤ（薄膜ダイオード）をスイッチング素子として備えた液晶表示パネル）にも同様に適用することが可能である。また、液晶表示パネルだけでなく、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、フィールド・エミッション・ディスプレイ（電界放出表示装置）などの各種の電気光学装置においても本発明を同様に適用することが可能である。
【図面の簡単な説明】
【図１】本発明の実施形態による実装基板を利用した液晶表示装置を平面的に示した図である。
【図２】本発明の実施形態による実装基板を利用した液晶表示装置の断面図である。
【図３】本発明の実施形態による実装基板の接続部を示す拡大図である。
【図４】従来の実施形態による実装基板の接続部を示す拡大図である。
【図５】本発明の実施形態による実装基板の接続部を示す拡大図である。
【図６】本発明の実施形態による実装基板の製造方法を示すフローチャートである。
【図７】図１および図２に示す液晶表示装置の製造方法を示すフローチャートである。
【図８】本発明を適用した液晶表示装置を利用する電子機器の構成を示す。
【図９】本発明を適用した液晶表示装置を備えた電子機器の例を示す。
【符号の説明】
１ａ 第１基板
１ｂ 第２基板
２ａ、２ｂ 透明電極膜
３、３ａ、３ｂ 偏光板
４ 液晶層
５ａ、５ｂ、５ｃ ＡＣＦ
６ ＩＣチップ部品
７ リード
８ チップ部品
９ 半田
１０ 端子
１１ａ，１１ｂ ，１２ 配線端子
１００ 液晶表示装置
１０１ 液晶セル
１０２ 液晶パネル
１０３ フレキシブルプリント（ＦＰＣ）基板
１０４ プリント回路（ＰＣＢ）基板
Claims (11)
- 第１の基板と、前記第１の基板に取り付けられた第２の基板と、を備え、
前記第１の基板上には、第１の電子部品と、前記第１の電子部品に電気的に接続された第１の配線と、が設けられ、
前記第２の基板上には、第２の電子部品と、前記第２の電子部品に電気的に接続された第２の配線と、が設けられており、
前記第１の配線は、前記第１の基板と前記第２の基板との連結部において前記第２の配線と電気的に接続されており、
前記第１の配線の幅は、前記連結部において前記第２の配線の幅よりも幅狭に形成されていることを特徴とする電子部品の実装基板。 - 前記第２の配線の幅は、前記連結部以外において前記連結部における幅より幅狭であることを特徴とする請求項１に記載の電子部品の実装基板。
- 前記第１の基板上には前記第１の配線が複数設けられ、前記第２の基板上には前記第２の配線が複数設けられており、
前記複数の第１の配線は、一定のピッチを有することを特徴とする請求項１又は２に記載の電子部品の実装基板。 - 前記第１の基板上には前記第１の配線が複数設けられ、前記第２の基板上には前記第２の配線が複数設けられており、
前記複数の第２の配線は、一定のピッチを有することを特徴とする請求項１又は２に記載の電子部品の実装基板。 - 前記複数の第１の配線のピッチは、前記複数の第２の配線のピッチと等しいことを特徴とする請求項３又は４に記載の電子部品の実装基板。
- 前記配線ピッチの幅をＺとした場合、前記第１の配線の幅が、（Ｚ／２）×Ａの値を有し、前記第２の配線の幅が、（Ｚ／２）×Ｂの値を有し、０．８５≦Ａ≦０．９５、１．０５≦Ｂ≦１．１５であることを特徴とする請求項５に記載の電子部品の実装基板。
- 前記第１の基板が、半透明もしくは透明性を有する部材であることを特徴とする請求項１乃至６のいずれか一項に記載の電子部品の実装基板。
- 前記第１の基板と、前記第２の基板とは、加熱及び加圧による熱圧着により接続されてなることを特徴とする請求項１乃至７のいずれか一項に記載の電子部品の実装基板。
- 電気光学物質を有するパネルと、
請求項１乃至８のいずれか一項に記載の電子部品の実装基板と、を有することを特徴とする電気光学装置。 - 電気光学物質を有するパネルに、請求項１乃至８のいずれか一項に記載の実装基板を加熱及び加圧して接続する熱圧着工程を有することを特徴とする電気光学装置の製造方法。
- 請求項９に記載の電気光学装置を表示部として備えることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002248871A JP3985634B2 (ja) | 2002-08-28 | 2002-08-28 | 電子部品の実装基板、電気光学装置、電気光学装置の製造方法及び電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002248871A JP3985634B2 (ja) | 2002-08-28 | 2002-08-28 | 電子部品の実装基板、電気光学装置、電気光学装置の製造方法及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004087938A true JP2004087938A (ja) | 2004-03-18 |
| JP3985634B2 JP3985634B2 (ja) | 2007-10-03 |
Family
ID=32056135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002248871A Expired - Fee Related JP3985634B2 (ja) | 2002-08-28 | 2002-08-28 | 電子部品の実装基板、電気光学装置、電気光学装置の製造方法及び電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3985634B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006038492A1 (ja) * | 2004-10-01 | 2006-04-13 | Sharp Kabushiki Kaisha | 回路基板の接続構造及び回路基板の製造方法 |
| KR100737590B1 (ko) | 2005-05-30 | 2007-07-10 | 엘지전자 주식회사 | 테이프 캐리어 패키지용 탭 테이프 |
| JP2011248222A (ja) * | 2010-05-28 | 2011-12-08 | Hitachi Displays Ltd | 表示装置 |
| CN103648232A (zh) * | 2013-12-27 | 2014-03-19 | 广东威创视讯科技股份有限公司 | 一种用于解决信号过孔与封装焊盘短路的方法 |
| CN104297966A (zh) * | 2014-10-11 | 2015-01-21 | 合肥宝龙达光电技术有限公司 | 一种液晶显示玻璃绑定fpc的方法 |
| CN111034372A (zh) * | 2017-09-11 | 2020-04-17 | Ngk电子器件株式会社 | 布线基板与柔性基板的连接构造及电子器件收纳用封装体 |
| CN113514975A (zh) * | 2021-09-14 | 2021-10-19 | 惠科股份有限公司 | 显示面板及其制作方法和显示装置 |
-
2002
- 2002-08-28 JP JP2002248871A patent/JP3985634B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006038492A1 (ja) * | 2004-10-01 | 2006-04-13 | Sharp Kabushiki Kaisha | 回路基板の接続構造及び回路基板の製造方法 |
| KR100737590B1 (ko) | 2005-05-30 | 2007-07-10 | 엘지전자 주식회사 | 테이프 캐리어 패키지용 탭 테이프 |
| JP2011248222A (ja) * | 2010-05-28 | 2011-12-08 | Hitachi Displays Ltd | 表示装置 |
| CN103648232A (zh) * | 2013-12-27 | 2014-03-19 | 广东威创视讯科技股份有限公司 | 一种用于解决信号过孔与封装焊盘短路的方法 |
| CN104297966A (zh) * | 2014-10-11 | 2015-01-21 | 合肥宝龙达光电技术有限公司 | 一种液晶显示玻璃绑定fpc的方法 |
| CN111034372A (zh) * | 2017-09-11 | 2020-04-17 | Ngk电子器件株式会社 | 布线基板与柔性基板的连接构造及电子器件收纳用封装体 |
| CN111034372B (zh) * | 2017-09-11 | 2023-03-14 | Ngk电子器件株式会社 | 布线基板与柔性基板的连接构造及电子器件收纳用封装体 |
| CN113514975A (zh) * | 2021-09-14 | 2021-10-19 | 惠科股份有限公司 | 显示面板及其制作方法和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3985634B2 (ja) | 2007-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6456353B1 (en) | Display driver integrated circuit module | |
| KR100548683B1 (ko) | 회로 기판 유닛의 제조 방법 및 액정 장치의 제조 방법 | |
| KR100429725B1 (ko) | 전기 광학 장치 및 전자기기 | |
| US8101869B2 (en) | Mounting structure, electro-optical device, and electronic apparatus | |
| US20010033355A1 (en) | Mounting structure for semiconductor device, electro-optical device, and electronic apparatus | |
| US7489382B2 (en) | Liquid crystal display module | |
| KR100581245B1 (ko) | 전기 광학 패널의 접속용 배선기판, 전기 광학 장치 및전자기기 | |
| KR100454792B1 (ko) | 가요성 기판, 전기 광학 장치 및 전자 기기 | |
| KR100381052B1 (ko) | 윈도우를 가지는 테이프 케리어 패키지 및 이를 접속한액정표시장치 | |
| US7554643B2 (en) | Electro-optical device, electronic apparatus, and interface board | |
| JP4193453B2 (ja) | 電子部品の実装基板、電気光学装置、電子部品の実装基板の製造方法、電気光学装置の製造方法及び電子機器 | |
| KR100324283B1 (ko) | 테이프 캐리어 패키지 및 그 제조방법 | |
| JP2006030368A (ja) | 電気光学装置、実装構造体及び電子機器 | |
| JP4259084B2 (ja) | 表示体構造、表示体構造の製造方法および電子機器 | |
| JP2003273476A (ja) | 実装構造体及びその製造方法、電気光学装置、並びに電子機器 | |
| US6831841B2 (en) | Flexible substrate, electro-optical device and electronic device | |
| KR20010083972A (ko) | 액정표시장치 및 그 제조방법 | |
| JP3985634B2 (ja) | 電子部品の実装基板、電気光学装置、電気光学装置の製造方法及び電子機器 | |
| KR100909417B1 (ko) | 액정표시패널의 검사용 패드 구조 | |
| JP2004087940A (ja) | 電子部品の実装基板、電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP2003273486A (ja) | 実装構造体及びその製造方法、電気光学装置、並びに電子機器 | |
| JP3684886B2 (ja) | 半導体チップの実装構造、液晶装置及び電子機器 | |
| JP2004087939A (ja) | 電気光学装置、電子機器及び電気光学装置の製造方法 | |
| JP2004095995A (ja) | 電子部品の実装基板、電子部品の実装基板の製造方法、電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP2002344097A (ja) | 実装用基板及びこの基板を有する表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050614 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060926 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070214 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070326 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070410 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070702 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130720 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |