JP2004087641A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2004087641A
JP2004087641A JP2002244529A JP2002244529A JP2004087641A JP 2004087641 A JP2004087641 A JP 2004087641A JP 2002244529 A JP2002244529 A JP 2002244529A JP 2002244529 A JP2002244529 A JP 2002244529A JP 2004087641 A JP2004087641 A JP 2004087641A
Authority
JP
Japan
Prior art keywords
electrode
recess
etching
semiconductor layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002244529A
Other languages
English (en)
Inventor
Masanori Ochi
越智 雅範
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002244529A priority Critical patent/JP2004087641A/ja
Publication of JP2004087641A publication Critical patent/JP2004087641A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】確実且つ容易な方法により、ゲート電極をオフセットさせたFETをセルフアライン的に形成できる半導体装置の製造方法及びこの方法により製造された半導体装置を提供することを目的とする。
【解決手段】半導体層(5、26)の上に開口部(8A)を有するマスク(7、28)を形成し前記開口部を介して半導体層をエッチングすることによりリセス(R)を形成する際に、前記半導体層の上に形成された電極(62、27B)の少なくとも一部をエッチャントに晒した状態でエッチングすることにより、開口部(8A)からみて電極に向けた方向にエッチングを促進または抑制させることを特徴とする半導体装置の製造方法を提供する。
【選択図】   図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に、リセスの中にゲートが形成された半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
GaAsなどの化合物半導体を用いたFETは、高周波特性に優れ、移動体通信用端末のフロントエンド増幅器などの幅広い用途に利用されている。このようなFETとしては、例えば、MESFET(MEtal−Semiconductor Field EffectTransistor:ショットキーゲート電界効果トランジスタ)やMODFET(MOdulation−Doped FET:変調ドープ電界効果トランジスタ)を挙げることができる。これらの半導体装置において、「リセス型(埋め込みゲート型)」と呼ばれる構造がある。これは、ソースとドレインの間のチャネル領域をエッチングにより掘り込んでゲートを形成した構造であり、寄生抵抗、ゲート耐圧等でFET動作特性を向上できる点で有利な構造である。
【0003】
図13は、一般的なリセス型のMESFETの要部断面構造を例示する模式図である。このFETは、半絶縁性GaAs基板41の上に、ノンドープGaAsバッファ層42、n型GaAsチャネル層43、ノンドープGaAsショットキー層44、n型GaAsコンタクト層45が順次積層された構造を有する。そして、このチャネル部にはコンタクト層45を貫通してショットキー層44の表面に至るリセス(凹部)Rが設けられている。
【0004】
また、コンタクト層45の上には、それぞれソース側のオーミック電極46Aと、ドレイン側のオーミック電極46Bが形成され、主電極が形成される。
【0005】
図14は、このMESFETの製造工程の一部を例示する断面図である。すなわちまず、基板41からコンタクト層45に至る積層構造を形成する。しかる後に、コンタクト層45の上に、それぞれソース側のオーミック電極46A、ドレイン側のオーミック電極46Bを形成する。その後、レジスト47を塗布し、開口48を形成する。そして、この開口48を介して、コンタクト層45及びショットキー層44の表面層をエッチングすることより、リセスRを形成する。
【0006】
しかる後に、ゲート電極用の金属を堆積することにより、リセスRの底部にゲート電極49を形成する。レジスト47の上に堆積したゲート金属49Aは、レジスト47とともにリフトオフして除去する。
【0007】
以上説明した工程によれば、セルフアライン(自己整合)的に、リセス型のMESFETを製造することが可能である。
【0008】
【発明が解決しようとする課題】
さて、高周波用FET(Field Effect Transistor)を電力動作させるとき、ゲートに入力する大信号により、ドレイン電流が振幅する。出力電力を可能な限り大きくするには、「ドレイン耐圧」と呼ばれるパラメータを大きくする必要がある。「ドレイン耐圧」は、主にゲート・ドレイン間の構造により決定される。図13に例示したようなFETの場合、ソースからドレインに向かって電子が流れる(電流は逆向き)が、電界がドレイン電極46Bのゲート側の端部の近傍に集中してしまう。このため、この部分で電子・ホールペアを生じ、電流が急増するために、ブレイクダウンする。
【0009】
また、特に図13に例示したようなリセス型のFETの場合、リセスの形状により、やはりリセスRのドレイン端で電界が集中しやすく、そこで電子・ホールペアが生じる。また、ゲートのドレイン側に生じたホールと表面準位とにより、ゲート・ドレイン間の表面にある空乏層厚に変化が起き、交流印加時に直流的なドレイン電流と比較して低下するという周波数分散の問題がある。
【0010】
「ドレイン耐圧」を上げる方法として、ゲート・ドレイン間の距離を拡げるという方法がある。しかし、この場合、単純にリセスRの全長を大きくすると、ゲート・ソース間距離も大きくなるため、「ソース抵抗」や「オン抵抗」が増加するという問題が生ずる。また、チャネル表面における表面準位の影響を受けやすくなってしまう。
【0011】
このため、ドレイン耐圧を上げるためには、チャネルの厚さや濃度などを考慮しつつ、リセスRの内部において、ゲート電極49の位置をソース側へオフセットさせる(ずらす)ことが有効である。このようなオフセット構造を形成する方法としては、以下のプロセスを用いることも考えられる。
【0012】
すなわち、最初のPEP(Photo−Engraving Process)で半導体層の表面にリセスエッチングを施し、一度レジストを剥離する。そして、次のPEPにおいて、オフセットさせた位置にゲート開口部を設け、開口部に露出したリセス内の半導体の表面処理を施した上で、ゲート金属を蒸着し、リフトオフしてゲート電極を形成する。
【0013】
しかし、この方法の場合、少なくとも2回のPEPが必要とされる。そして、リセス長を1マイクロメータ程度とすると、0.3〜0.5マイクロメータのゲート長のゲート電極をオフセットさせるための合わせ精度として、最低でも0.2マイクロメータを確保する必要がある。この合わせ精度は、現在のi線ステッパでは厳しく、EB(electron beam:電子線)露光を利用したり、あるいは何らかのさらに高度なプロセスを採用する必要がある。しかし、EB露光などのプロセスでは、パターンの合わせ精度はステッパに勝ったとしても、量産性の点で劣るという問題が生ずる。
【0014】
本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、確実且つ容易な方法により、ゲート電極をオフセットさせたFETをセルフアライン的に形成できる半導体装置の製造方法及びこの方法により製造された半導体装置を提供することにある。
【0015】
【課題を解決するための手段】
上記目的を達成するために、本発明の第1の半導体装置は、
リセスが設けられた半導体層と、
前記リセスをはさんで前記半導体層の上にそれぞれ設けられたソース電極及びドレイン電極と、
前記リセスの内部において前記ソース側にオフセットして設けられたゲート電極と、
前記ドレイン電極または前記ソース電極のいずれか一方の上の一部に積層され、前記ゲート電極と実質的に同一の積層構造を有する金属層と、
を備えたことを特徴とする。
【0016】
上記構成上の特徴を有する半導体装置は、リセス内部におけるゲート電極のオフセット構造をセルフアライン的に確実に形成できる点で優れ、高性能を容易に実現できる。
【0017】
また、本発明の第2の半導体装置は、
リセスが設けられた半導体層と、
前記リセスをはさんで前記半導体層の上にそれぞれ設けられたソース電極及びドレイン電極と、
前記リセスの内部において前記ソース側にオフセットして設けられたゲート電極と、
を備え、
前記ドレイン電極または前記ソース電極のいずれか一方をエッチャントに晒した状態で前記半導体層をエッチングすることにより前記リセスを形成してなることを特徴とする。
【0018】
上記構成上の特徴を有する半導体装置も、リセス内部におけるゲート電極のオフセット構造をセルフアライン的に確実に形成できる点で優れ、高性能を容易に実現できる。
【0019】
一方、本発明の第1の半導体装置の製造方法は、半導体層の上に開口部を有するマスクを形成し前記開口部を介して半導体層をエッチングすることによりリセスを形成する半導体装置の製造方法であって、
前記半導体層の上に形成された電極の少なくとも一部をエッチャントに晒した状態で前記半導体層を前記エッチングすることにより、前記開口部からみて前記電極に向けた方向にエッチングを促進させることを特徴とする。
【0020】
上記構成によれば、リセス内部におけるゲート電極のオフセット構造をセルフアライン的に確実に形成でき、高性能を容易に実現できる。
【0021】
また、本発明の第2の半導体装置の製造方法は、半導体層の上に開口部を有するマスクを形成し前記開口部を介して半導体層をエッチングすることによりリセスを形成する半導体装置の製造方法であって、
前記半導体層の上に形成された電極の少なくとも一部をエッチャントに晒した状態で前記半導体層を前記エッチングすることにより、前記開口部からみて前記電極に向けた方向にエッチングを抑制することを特徴とする。
【0022】
上記構成よっても、リセス内部におけるゲート電極のオフセット構造をセルフアライン的に確実に形成でき、高性能を容易に実現できる。
【0023】
また、本発明の第3の半導体の製造方法は、
半導体層の上に第1の電極を形成する工程と、
前記第1の電極を覆うように前記半導体層の上にマスク層を形成する工程と、前記マスク層に第1及び第2の開口部を形成し前記第1の開口部の底に前記半導体層を露出させ前記第2の開口部の底に前記第1の電極の少なくとも一部を露出させる工程と、
前記第2の開口部の底に露出させた前記第1の電極をエッチャントに晒した状態で前記第1の開口部を介して前記半導体層をエッチングすることによりリセスを形成する工程と、
前記第2の開口部を介して前記リセスの底に金属を堆積することにより第2の電極を形成する工程と
を備えたことを特徴とする。
【0024】
上記構成によっても、リセス内部におけるゲート電極のオフセット構造をセルフアライン的に確実に形成できる点で優れ、高性能を容易に実現できる。
【0025】
また、上記第3の製造方法については、前記リセスを形成する工程において、前記半導体層のエッチングは、前記第2の開口部に向けた方向に促進されるものとすることができる。
【0026】
また、前記リセスを形成する工程において、前記第2の開口部の底に露出させた前記第1の電極の表面において生ずる電極反応の標準電極電位は、前記第1の開口部の底に露出させた前記半導体層の表面において生ずる電極反応の標準電極電位よりも高いものとすることができる。
【0027】
または、前記リセスを形成する工程において、前記半導体層のエッチングは、前記第2の開口部に向けた方向に抑制されるものとすることができる。
【0028】
また、前記リセスを形成する工程において、前記第2の開口部の底に露出させた前記第1の電極の表面において生ずる電極反応の標準電極電位は、前記第1の開口部の底に露出させた前記半導体層の表面において生ずる電極反応の標準電極電位よりも低いものとすることができる。
一方、上記いずれの製造方法においても、前記半導体層の下に前記エッチャントに対するエッチング速度が相対的に小さいエッチングストップ層を設けることができる。
【0029】
また、前記半導体層のエッチングに際して、前記エッチャントと前記半導体層との間で電荷の移動が生ずるものとすることが効果的である。
【0030】
【発明の実施の形態】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【0031】
図1は、本発明の実施の形態にかかる半導体装置の要部断面構造を例示する模式図である。すなわち、同図は、リセス型のMESFETを表し、半絶縁性GaAs基板1の上に、ノンドープGaAsバッファ層2、n型GaAsチャネル層3、ノンドープGaAsショットキー層4、n型GaAsコンタクト層5が順次積層された構造を有する。そして、このチャネル部にはコンタクト層5を貫通してショットキー層4の表面に至るリセス(凹部)Rが設けられている。
【0032】
また、コンタクト層5の上には、それぞれソース側のオーミック電極61と、ドレイン側のオーミック電極62が形成され、主電極が接続される。
【0033】
そして、リセスRの底部にはゲート電極10が、ソース側にオフセットして形成されている。すなわち、リセスRの底部において、ゲート電極10からソース側端部までの距離GSは、ゲート電極10からドレイン側端部までの距離GDよりも短い。このようにゲート電極10をオフセットさせることにより、ソース抵抗やオン抵抗を増加させることなく、ドレイン耐圧を向上させることができる。
【0034】
ここで、本実施形態の半導体装置の構造上の特徴についてさらに説明すると、まず第1に、図3に関して後述するように、リセスRのエッチング工程においてエッチングストッパ層を設けない場合には、エッチングが等方的に進むため、ドレイン側に進むにつれ、リセスRの深さが深くなるように傾斜がついている(図3(c)参照)。
【0035】
第2に、図9に関して後述するように、半導体層とオーミック接触を取ることを目的として形成されたドレイン電極62の上に、ゲート電極10と同一の積層構造が設けられる場合がある。これは、図3に例示した如く、ドレイン電極をエッチャントに晒した状態で、リセスエッチングを行った場合に形成される構造である。
【0036】
第3に、図10に関して後述するように、ソース電極61の上に、ゲート電極10と同一の積層構造が設けられる場合がある。これは、図8に例示した如く、ソース電極61をエッチャントに晒した状態でリセスエッチングを行った場合に形成される構造である。
【0037】
第4に、ドレイン電極62またはソース電極61の表面上に、リセスRを形成する際にエッチャントに晒された痕跡が残る場合がある。これらも、上述の如く、ドレイン電極62またはソース電極61をエッチャントに晒した状態でエッチングを行うからである。但し、この痕跡は、後にドレイン電極62またはソース電極61の表面をエッチングあるいは研磨したり、または、同種の金属層を積層させることにより事後的に除去することも可能である。
【0038】
次に、本発明のMESFETの製造方法について説明する。
【0039】
図2及び図3は、本実施形態のMESFETの製造工程の要部を例示する工程断面図である。
【0040】
まず、図2(a)に表したように、半絶縁性GaAs基板上1に、バッファ層としてノンドープGaAs層2、チャネル層にn型GaAs層3、ショットキー層としてノンドープGaAs層4、オーミックコンタクト層としてn型GaAs層5を順番にエピタキシャル成長させた積層構造を形成する。
【0041】
次に、図2(b)に表したように、オーミック電極61、62を形成する。具体的には、例えば、コンタクト層5の側から順にAuGe/Ni/Auという金属層の積層構造を蒸着・パターニングし、熱処理を施して合金化させてオーミック接触を得る。
【0042】
次に、図2(c)に表したように、レジスト7を形成する。この際に、GaAsコンタクト層5の表面には、シリコン酸化膜11を設けておく。
【0043】
そして、図3(a)に表したように、レジスト7をパターニングする。具体的には、例えばi線ステッパによってレジスト7にゲート開口部8Aを形成し、さらに、シリコン酸化膜11をエッチングしてコンタクト層5を露出させる。また、このパターニングの際に、ドレイン電極62の上のレジスト7も除去して開口部8Bを設ける。この開口部8Bの面積は、そのエッチャントでダメージを受ける場合には、オーミックの接触抵抗が上昇しない程度とすることが望ましい。
【0044】
次に、図3(b)に表したように、リセスRを形成する。リセスエッチングは、例えば、燐酸と過酸化水素水の混合液を水で希釈したエッチャントを用いたウエットエッチングにより施すことができる。すなわち、エッチャントが開口部8Aから侵入することによりコンタクト層5のエッチングが進行する。そして、この時、ドレイン電極62の上に開口部8Bを設けることにより、ドレイン側のエッチングを促進することができる。
【0045】
すなわち、本発明は、エッチングの電気化学効果を利用したものである。リセスエッチングに際しては、ドレイン電極62とn型GaAsコンタクト層5とエッチャントとの間で電子または正孔のやりとりがなされる。これは、図3(b)において矢印Aまたは矢印Bにより例示した如くである。エッチング自体は、ドレイン電極62がエッチャントに晒されていなくとも進むものであるが、ドレイン電極62がエッチャントに晒されると電荷供給源として作用する。このため、エッチングが加速され、電荷が供給されてくる方向(矢印Dの方向)にエッチングが促進される。
【0046】
GaAsなどの半導体のエッチング機構を概説すると、まず過酸化水素などにより表面が酸化され、次にその酸化された層が燐酸やクエン酸等の酸類により除去されて新たなGaAs層が露出し、その露出した表面がまた酸化され、というステップを繰り返すことによりエッチングが進行するというものである。この酸化ステップの機構に、電子または正孔の移動が関与している。
【0047】
エッチング速度の律速が、酸化ステップか、それとも酸化物を除去するステップによるかは、エッチャントの組成やペーハー(PH)に依存する。ドレイン電極62をエッチャントに晒すことにより酸化ステップの速度が増加すれば、いずれの場合にも、エッチング速度は加速されるが、特に酸化ステップの律速によりエッチングが進行する場合には、ドレイン電極62をエッチャントに晒すことによりドレイン側のエッチングを大幅に加速することが可能となる。
【0048】
一例として、燐酸と過酸化水素水との混合液によりGaAsをエッチングする場合のメカニズムを例に挙げて説明する。このエッチングに際しては、上述の如く、過酸化水素水が有する酸化剤としての働きによりGaAsが酸化し、その酸化物を燐酸によりエッチング除去するという反応が進む。これを反応式で示すと次のようになる。
Ga → Ga3++3e (Gaの酸化反応)     (1)
As → As3++3e (Asの酸化反応)     (2)
+2H+2e → 2HO(酸化剤の還元反応)(3)
すなわち、(1)及び(2)式で表される酸化反応と、(3)式により表される還元反応とが同時に進行している。
【0049】
図4は、GaAs表面において酸化反応と還元反応が同時に進行する様子を表す概念図である。この反応系では、GaAsの(111)面のエッチング速度が遅いために、エッチング端面に(111)面が出現する。これは、(111)面は、Asに比べてエッチングされずらいGa原子が終端している面であり、(1)式と(3)式により表される2つの反応で律速される特異な面だからである。
【0050】
さて、ここで、図5に表したように、レジストなどのマスクに開口部8Bを設け、AuGe/Ni電極がGaAsコンタクト層とオーミック接触を形成している場合を考える。ここで、電極の主要金属はAu(金)とすることができる。Auは、エッチャントにより酸化されることはなく、エッチャントに共存する化学種の中で最も酸化され易い過酸化水素水の還元反応のみが進むことになる。つまり、電極の開口部8Bにおいては過酸化水素水の還元反応が進む。
【0051】
図6は、このエッチング系を電池にあてはめた等価回路図である。すなわち、エッチング系を電解液と一対の電極とを有する電池にあてはめると、エッチャントが電池の電解液、開口部8A及び8BにおけるGaAsとAuが電池の電極として作用する。このような電池において生じる起電力は、各電極における標準電極電位の差分に相当する。
【0052】
図7は、GaAs及びその主要電極材料に関する標準電極電位の一例を列挙した一覧表である。
【0053】
ここで簡単のために、GaAs(111)面のエッチング系を想定し、GaAs表面で(1)式の酸化反応、電極表面で(3)式の還元反応のみが進行すると仮定する。この場合、図7に表したそれぞれの標準電極電位から、図5のエッチング系において形成される電池の起電力は、次式により得られる。
−0.146(V)−(−0.53(V))〜0.38(V)
つまり、GaAs側よりも電極側のほうが電位が約0.38ボルトほど高くなる。このため、電子は図5に矢印で表したようにGaAs側から電極側に供給され、GaAsの酸化反応が加速される。この際に、GaAsの抵抗成分により、電子電流の主要な経路は、GaAsのエッチング表面のうちで電極に近い部分に形成される。その結果として、GaAsのエッチング表面のうちで、電極に近い側においてエッチングが相対的に促進される。
【0054】
このような電池の起電力の見積りは、以下のように説明される。すなわち、上述した標準電極電位は、イオン化傾向を定量化したものであり、電位が低いものほど酸化されやすく、高いものほど酸化されにくい。図5に例示したように、GaAsを電極とする場合、エッチング面の終端しているGaの酸化反応のみを仮定すると、標準電位の高いものと低いものとが組み合われることになるから、GaAs面では過酸化水素水とGa、電極上では過酸化水素水同士の酸化還元反応が進むことになる。
【0055】
またここで、図7を見ると、金属の種類によっては、金属それ自体が酸化還元反応に寄与する場合もある。この場合には、図8に例示したように、ソース側の電極61をエッチャントに晒した状態でエッチングすることにより、ソース側でのエッチングを抑制し、結果としてドレイン側へのGaAsのエッチングを相対的に促進させることが可能である。
【0056】
例えば、Ti(チタン)は、−1.63ボルトの電極電位を有する。従って、ソース側の電極61が、例えばAuGe/Ni/Tiの如くTiにより表面を覆われた状態で、この電極をエッチャントに晒してエッチングした場合には、Tiの表面では過酸化水素水とTiとの酸化還元反応が、促進されることとなる。すなわち、GaAs側とTi側との電位差は、−1.63−(−0.53)V〜−1.1ボルトとなり、電子がTi電極61からGaAs側へ供給され、エッチング面でのGaの酸化反応が抑制される。この時、GaAsが抵抗成分を有するために、ソース電極61に近い側に電子の供給経路が形成される。このため、GaAsの表面においては、ドレイン側に比べて、ソース側におけるエッチング速度差が相対的に小さくなり、結果的に、ドレイン側にゲートをオフセットさせた構造を形成することができる。
【0057】
本発明において、図3の如くドレイン電極62をエッチャントに晒すか、それとも図8の如くソース電極61をエッチャントに晒すか、は、図7に例示したような各電極材料と、GaAsとの標準電極電位の関係に応じて適宜決定すればよい。つまり、GaAs側のエッチングが加速される場合には、ドレイン電極62をエッチャントに晒し、GaAs側のエッチングが抑制される場合にはソース電極61をエッチャントに晒してリセスエッチングを行うようにすればよい。
【0058】
以上説明したように、本発明によれば、開口8AからみてリセスRは対称的にはエッチングされず、ドレイン側のエッチングが加速され、あるいはソース側のエッチングが抑制されることより、非対称な形態が得られる。また、本具体例の積層構造の場合、深さ方向のエッチング選択性は少ないので、リセスRは、図示した如く、ドレイン側に近づく従い深くなる場合もある。従って、この点も考慮して、コンタクト層5の厚みやキャリア濃度などを設計することが望ましい。
【0059】
なお、本発明においては、上述の如く、ドレイン電極62またはソース電極61の一部をエッチャントに晒した状態でリセスエッチングを行うので、ドレイン電極62やソース電極61がエッチャントに侵されないように、エッチャント及び電極の材料を決定することが望ましい。
【0060】
さて、このように非対称のリセスRを形成した後は、図3(c)に表したように、ゲート金属を蒸着する。すると、開口8Aの直下にゲート電極10が形成される。また、レジスト7の上にもゲート電極と同様の金属層10Aが堆積し、さらに開口部8Bに露出したドレイン電極62の上にもゲート電極と同様の金属層10Bが堆積する。ゲート電極は、例えば半導体層側からみて順に、Ti(厚み20nm)/Pt(厚み30nm)/Au(厚み450nm)という積層構造とすることができる。
【0061】
この後、レジスト7を剥離することにより金属層10Aをリフトオフして、図1に例示したようなMESFETの要部が完成する。以上説明したように、本発明によれば、ゲート電極10からみて、ドレイン側が長くソース側が短いリセスRをセルフアライン(自己整合)的に形成することができ、極めて簡単な工程によりトランジスタの性能を大幅に改善することが可能となる。
【0062】
ところで、図2及び図3に例示した工程の場合、ドレイン電極62の上にゲート電極と同様の金属層10Bが残留する。本発明においては、この金属層10Bを除去してもよく、そのまま残してもよい。
【0063】
図9は、金属層10Bを残した場合に得られるMESFETの断面構造を例示する模式図である。すなわち、リセスR及び各電極10、61、62を埋め込むように層間絶縁膜13が形成され、ソース電極61とドレイン電極62にはコンタクト開口を介して配線電極14が接続されている。なお、ゲート電極10も、図示しない配線経路により配線電極が適宜接続される。
【0064】
同図に表した具体例の場合、ドレイン電極62の上に、ゲート電極10と同一の積層構造を有する金属層10Bが形成されている。この金属層10Bは、図3(c)に関して前述したように、リセスエッチングの際の開口8Bに対応して残留したものである。
【0065】
また、図10は、本発明による半導体装置の断面構造のもう一つの例を表す模式図ある。すなわち、本具体例の場合、図8に表したように、ソース電極61をエッチャントに晒した状態でリセスエッチングを行う。その後、ゲート電極10を堆積して、それをそのままソース電極61の上に残している。
【0066】
図11は、本発明の半導体装置の他の具体例を表す模式図である。すなわち、同図は、HEMT(high electron mobility transistor)の要部断面構造を表す。このHEMTは、半絶縁性基板21の上に、バッファ層としてノンドープGaAs層22、チャネル層としてノンドープのInGaAs層23、スペーサ層としてノンドープのAlGaAs層24、ショットキー層かつ電子供給層としてn型AlGaAs層25、オーミックコンタクト層としてn型GaAs層26をエピタキシャル成長させた積層構造を有する。また、ソース及びドレイン領域には、それぞれソース電極27A、ドレイン電極27Bが形成されている。
【0067】
そして、コンタクト層26をエッチングして電子供給層25に至るリセスRが形成され、この底部に、ゲート電極31が形成されている。本具体例の場合も、ゲート電極31からリセスRのドレイン側端部までの距離GDは、ゲート電極31からソース側端部までの距離GSよりも長く、非対称のリセスゲート構造が形成されている。このようにゲート電極31をソース側にオフセットさせることにより、ソース抵抗やオン抵抗を増加させることなく、ドレイン耐圧を向上させることができる。
【0068】
本具体例のHEMTも、図2及び図3に関して前述したものと同様に製造することができる。すなわち、まず、基板21の上に、バッファ層22からコンタクト層26までの各層をエピタキシャル成長する。そして、オーミック電極27A、27Bを形成した後、コンタクト層26の露出部に酸化膜を形成し、さらにその上にレジストを塗布する。
【0069】
しかる後に、図3(a)に表した工程と同様に、レジストにゲート開口部を形成し、同時にドレイン電極27Bの上にも開口部を形成して、ドレイン電極の一部を露出させる。
【0070】
そして、図3(b)に表した工程と同様に、リセスエッチングを行う。例えば、クエン酸などの有機酸と、過酸化水素水との混合液を水で希釈したエッチャントを用いて、GaAsコンタクト層26をエッチングする。この時に、図3(b)に関して前述したように、ドレイン電極27Bを露出させてエッチャントに晒すことにより、電荷の移動が促進され、ドレイン側へのエッチングを促進させることができる。
【0071】
また、本具体例の場合、GaAsコンタクト層26とAlGaAs電子供給層25のエッチング速度の差を利用して、選択的なエッチングを行うことができる。すなわち、GaAsコンタクト層26のみを選択的にエッチングすることができる。その結果として、深さ方向に関しては、AlGaAs電子供給層25のエッチング速度を相対的に小さくすることにより、自動的にエッチングを停止させることができる。
【0072】
よって、リセス領域は時間とともに横方向に拡がるが、図3(b)に表した如くドレイン側の方へ優先的に拡がる。また、リセスRの底面は、AlGaAs電子供給層25のエピタキシャル成長表面が露出するため、平坦性を保つ。このようにして非対称のリセスRを形成したら、AlGaAs電子供給層25の上に形成された残さ物を除去して、ゲート金属31を蒸着する。
【0073】
図12は、ゲート金属31を蒸着した状態を例示する断面図である。酸化膜32とレジスト28をパターニングすることにより、ゲート開口部8Aと、ドレイン電極27Bの上の開口部8Bが形成されている。そして、この状態でゲート金属を蒸着することにより、ゲート電極31が形成されると同時に、レジスト28の上には金属層31Aが形成され、開口部8Bにおいてドレイン電極27Bの上に金属層31Bが積層形成される。
【0074】
この後、レジスト28を剥離することにより、金属層31Aをリフトオフするとができる。一方、ドレイン電極27Bの上の金属層31Bを残留させたままHEMTを形成してもよい。この場合には、図9に表したものと同様の構造が形成される。一方、金属層31Bを除去した後に、層間絶縁層や配線電極を形成してもよい。
【0075】
本具体例においても、リセスエッチングに際して、ドレイン電極27Bの一部をエッチャントに露出させるという簡単な方法により、非対称リセスゲート構造をセルフアライン的に形成することができる。その結果として、高性能のHEMTを安定して量産することができる。
【0076】
また、図11に表した構造を形成するに際しても、ソース電極27Aをエッチャントに晒した状態でリセスエッチングを行うことができる。すなわち、図8に関して前述したように、電極の表面の材料を適宜選択することにより、ソース電極27Aをエッチャントに晒してGaAsのエッチングを抑制することができる。この場合には、GaAsのうちでソース電極側のエッチングが抑制されることにより、図11のようなオフセット構造を形成できる。
【0077】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
【0078】
例えば、本発明は、GaAsを用いたMESFETやHEMTには限定されず、その他、InP(InAlAs/InGaAs,InGaP/InGaAs)系のHEMTや、ドープドチャネル型FET(HEMTに類似するが、チャネル層としてドーピング層を用いる)などにも同様に適用して同様の効果が得られる点で、これらも本発明の範囲に包含される。
【0079】
また、本発明の半導体装置の構造、およびこれを構成する各要素の材料、不純物、導電型、厚み、サイズ、形状などの具体的な構成については、当業者が公知の範囲から適宜選択したものも、本発明の要旨を含む限り本発明の範囲に包含される。
【0080】
【発明の効果】
以上詳述したように、本発明によれば、リセス型のFETなどの半導体装置のリセスエッチング工程において、ドレイン電極をエッチャントに晒すことにより、ドレイン側へのエッチングを促進させることができる。または、リセスエッチング工程において、ソース電極をエッチャントに晒すことにより、ソース側のエッチングを抑制することができる。
【0081】
その結果として、リセスエッチングとゲート金属蒸着、リフトオフ工程をセルフアライン的に実施することによりゲートがドレイン側にオフセットした構造を形成できる。その結果得られる半導体装置においては、リセス内でのゲート・ドレイン端の距離をゲート・ソース端の距離より大きくすることで、ソース抵抗やオン抵抗を上げることなく、ドレイン耐圧を向上させ、しかも工程数を必要最低限にでき、安価で再現性のよい工程を採用できるを提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態にかかる半導体装置の要部断面構造を例示する模式図である。
【図2】本発明の実施形態のMESFETの製造工程の要部を例示する工程断面図である。
【図3】本発明の実施形態のMESFETの製造工程の要部を例示する工程断面図である。
【図4】GaAs表面において酸化反応と還元反応が同時に進行する様子を表す概念図である。
【図5】レジストなどのマスクに開口部8Bを設け、AuGe/Ni電極がGaAsコンタクト層とオーミック接触を形成しているエッチング系を表す模式図である。
【図6】GaAsエッチング系を電池にあてはめた等価回路図である。
【図7】GaAs及びその主要電極材料に関する標準電極電位の一例を列挙した一覧表である。
【図8】ソース側の電極61をエッチャントに晒した状態でエッチングすることにより、ソース側へのGaAsのエッチングを抑制する様子を表す模式図である。
【図9】金属層10Bを残した場合に得られるMESFETの断面構造を例示する模式図である。
【図10】本発明による半導体装置の断面構造のもう一つの例を表す模式図ある。
【図11】本発明の半導体装置の他の具体例を表す模式図である。
【図12】ゲート金属31を蒸着した状態を例示する断面図である。
【図13】一般的なMESFETの要部断面構造を例示する模式図である。
【図14】図13のMESFETの製造工程の一部を例示する断面図である。
【符号の説明】
1 基板
2 バッファ層
3 チャネル層
4 ショットキー層
5 コンタクト層
7 レジスト
8A ゲート開口部
8B 開口部
10 ゲート電極
10A、10B ゲート金属層
11 シリコン酸化膜
13 層間絶縁膜
14 配線電極
21 半絶縁性基板
22 バッファ層
23 チャネル層
24 スペーサ層
25 電子供給層
26 コンタクト層
27A ソース電極
27B ドレイン電極
28 レジスト
31 ゲート電極
31A、31B ゲート金属層
32 酸化膜
41 基板
42 バッファ層
43 チャネル層
44 ショットキー層
45 コンタクト層
46A ソース電極
46B ドレイン電極
47 レジスト
48 開口
49 ゲート電極
61 ソース電極
62 ドレイン電極

Claims (11)

  1. リセスが設けられた半導体層と、
    前記リセスをはさんで前記半導体層の上にそれぞれ設けられたソース電極及びドレイン電極と、
    前記リセスの内部において前記ソース側にオフセットして設けられたゲート電極と、
    前記ドレイン電極または前記ソース電極のいずれか一方の上の一部に積層され、前記ゲート電極と実質的に同一の積層構造を有する金属層と、
    を備えたことを特徴とする半導体装置。
  2. リセスが設けられた半導体層と、
    前記リセスをはさんで前記半導体層の上にそれぞれ設けられたソース電極及びドレイン電極と、
    前記リセスの内部において前記ソース側にオフセットして設けられたゲート電極と、
    を備え、
    前記ドレイン電極または前記ソース電極のいずれか一方をエッチャントに晒した状態で前記半導体層をエッチングすることにより前記リセスを形成してなることを特徴とする半導体装置。
  3. 半導体層の上に開口部を有するマスクを形成し前記開口部を介して半導体層をエッチングすることによりリセスを形成する半導体装置の製造方法であって、
    前記半導体層の上に形成された電極の少なくとも一部をエッチャントに晒した状態で前記半導体層を前記エッチングすることにより、前記開口部からみて前記電極に向けた方向にエッチングを促進させることを特徴とする半導体装置の製造方法。
  4. 半導体層の上に開口部を有するマスクを形成し前記開口部を介して半導体層をエッチングすることによりリセスを形成する半導体装置の製造方法であって、
    前記半導体層の上に形成された電極の少なくとも一部をエッチャントに晒した状態で前記半導体層を前記エッチングすることにより、前記開口部からみて前記電極に向けた方向にエッチングを抑制することを特徴とする半導体装置の製造方法。
  5. 半導体層の上に第1の電極を形成する工程と、
    前記第1の電極を覆うように前記半導体層の上にマスク層を形成する工程と、前記マスク層に第1及び第2の開口部を形成し前記第1の開口部の底に前記半導体層を露出させ前記第2の開口部の底に前記第1の電極の少なくとも一部を露出させる工程と、
    前記第2の開口部の底に露出させた前記第1の電極をエッチャントに晒した状態で前記第1の開口部を介して前記半導体層をエッチングすることによりリセスを形成する工程と、
    前記第2の開口部を介して前記リセスの底に金属を堆積することにより第2の電極を形成する工程と
    を備えたことを特徴とする半導体装置の製造方法。
  6. 前記リセスを形成する工程において、前記半導体層のエッチングは、前記第2の開口部に向けた方向に促進されることを特徴とする請求項5記載の半導体装置の製造方法。
  7. 前記リセスを形成する工程において、前記第2の開口部の底に露出させた前記第1の電極の表面において生ずる電極反応の標準電極電位は、前記第1の開口部の底に露出させた前記半導体層の表面において生ずる電極反応の標準電極電位よりも高いことを特徴とする請求項5または6に記載の半導体装置の製造方法。
  8. 前記リセスを形成する工程において、前記半導体層のエッチングは、前記第2の開口部に向けた方向に抑制されることを特徴とする請求項5記載の半導体装置の製造方法。
  9. 前記リセスを形成する工程において、前記第2の開口部の底に露出させた前記第1の電極の表面において生ずる電極反応の標準電極電位は、前記第1の開口部の底に露出させた前記半導体層の表面において生ずる電極反応の標準電極電位よりも低いことを特徴とする請求項5または8に記載の半導体装置の製造方法。
  10. 前記半導体層の下に前記エッチャントに対するエッチング速度が相対的に小さいエッチングストップ層を設けることを特徴とする請求項3〜9のいずれか1つに記載の半導体装置の製造方法。
  11. 前記半導体層のエッチングに際して、前記エッチャントと前記半導体層との間で電荷の移動が生ずることを特徴とする請求項3〜10のいずれか1つに記載の半導体装置の製造方法。
JP2002244529A 2002-08-26 2002-08-26 半導体装置及びその製造方法 Pending JP2004087641A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002244529A JP2004087641A (ja) 2002-08-26 2002-08-26 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002244529A JP2004087641A (ja) 2002-08-26 2002-08-26 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2004087641A true JP2004087641A (ja) 2004-03-18

Family

ID=32052963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002244529A Pending JP2004087641A (ja) 2002-08-26 2002-08-26 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2004087641A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270794A (ja) * 2007-03-29 2008-11-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270794A (ja) * 2007-03-29 2008-11-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
EP2657976B1 (en) Compound Semiconductor Device and Manufacturing Method of the Same
US5153683A (en) Field effect transistor
EP3174103A1 (en) A semiconductor iii-v structure, a device and an electronic circuit
TW200416901A (en) Heterojunction field effect type semiconductor device having high gate turn-on voltage and low on-resistance and its manufacturing method
JP2005191022A (ja) 電界効果トランジスタ及びその製造方法
JPH06224225A (ja) 電界効果半導体装置
JP3951743B2 (ja) 半導体装置およびその製造方法
JP3762588B2 (ja) 半導体装置の製造方法
JP2004087641A (ja) 半導体装置及びその製造方法
JP2014175339A (ja) 半導体素子および電子機器
US5824575A (en) Semiconductor device and method of manufacturing the same
JPH11163316A (ja) 電界効果トランジスタおよびその製造方法
KR20100097793A (ko) Ⅲ-ⅴ화합물반도체를 이용한 전계효과트랜지스터 및 이의 제조방법
JP3858888B2 (ja) エッチング方法及び半導体装置の製造方法
JPH09153608A (ja) 半導体装置の製造方法
JP3383057B2 (ja) 半導体装置
JP2000243917A (ja) 半導体装置およびその製造方法
JP3311605B2 (ja) ヘテロ接合型電界効果トランジスタの製造方法
JP3710613B2 (ja) 半導体装置
JP2001524759A (ja) ガリウムひ素ベースのエピタキシャル電界効果トランジスタの選択性凹部用InxGa1−xPエッチング停止層及びその製造方法
JPH10270463A (ja) 電界効果トランジスタ
JP2002134736A (ja) 電界効果型化合物半導体装置及びその製造方法
KR100554967B1 (ko) 음성미분저항 억제용 부정합 고전자이동도 트랜지스터 및제조 방법
JP3715461B2 (ja) 半導体素子及びその製造方法
JP2002176065A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040528