JP2004085580A - 電圧検出装置 - Google Patents
電圧検出装置 Download PDFInfo
- Publication number
- JP2004085580A JP2004085580A JP2003342385A JP2003342385A JP2004085580A JP 2004085580 A JP2004085580 A JP 2004085580A JP 2003342385 A JP2003342385 A JP 2003342385A JP 2003342385 A JP2003342385 A JP 2003342385A JP 2004085580 A JP2004085580 A JP 2004085580A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- detection
- remaining amount
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Measurement Of Current Or Voltage (AREA)
- Tests Of Electric Status Of Batteries (AREA)
Abstract
【課題】 二次電源の電池残量を最適なタイミング、かつ、正確にユーザに告知するために二次電源の電圧検出および電池残量表示を行う。
【解決手段】 二次電源の電源容量に相関を有する電圧を検出対象電圧として検出し、急速充電が検出されていない場合には検出対象電圧をそのまま出力し、急速充電が検出されている場合には検出対象電圧を急速充電に起因して二次電源に発生する見かけ上の電圧上昇分を補正して出力する。また得られた検出対象電圧と予め定めた基準電圧とを比較することにより二次電源の残容量を判別する。
【選択図】 図2
【解決手段】 二次電源の電源容量に相関を有する電圧を検出対象電圧として検出し、急速充電が検出されていない場合には検出対象電圧をそのまま出力し、急速充電が検出されている場合には検出対象電圧を急速充電に起因して二次電源に発生する見かけ上の電圧上昇分を補正して出力する。また得られた検出対象電圧と予め定めた基準電圧とを比較することにより二次電源の残容量を判別する。
【選択図】 図2
Description
本発明は、電圧検出装置、電池残量検出装置、電圧検出方法、電池残量検出方法、電子時計および電子機器に係り、特に二次電池の電圧検出および電池残量を検出する技術に関するものである。
近年、腕時計タイプなどの小型の電子時計に太陽電池などの発電装置を内蔵し、電池交換なしに動作するものが実現されている。これらの電子時計においては、発電装置で発生した電力をいったん大容量コンデンサなどに充電する機能を備えており、発電が行われないときはコンデンサから放電される電力で時刻表示が行われるようになっている。このため、電池なしでも長時間安定した動作が可能であり、電池の交換の手間あるいは電池の廃棄上の問題などを考慮すると、今後、多くの電子時計に発電装置が内蔵されるものと期待されている。一方、このような発電装置を内蔵した電子時計においては、電池残量管理が重要となることは明白である。ここで、二次電池を有する従来の装置における電池残量管理の技術について説明する。
[1] 第1従来例
このような技術に関する第1従来例として、特開平11−64548号公報記載の技術が挙げられる。特開平11−64548号記載の発電装置付き電子機器においては、二次電源の電圧が降下し、第1の検出電圧を下回ると、残量表示を行う。そしてさらに二次電源の電圧が降下し、第2の検出電圧を下回ると、ブザーあるいはEL(Electro Lumnesence)の動作を禁止する。そして、二次電源の電圧がさらに降下して第3の検出電圧を下回ると表示を禁止する。これらにより、ユーザに二次電源の消耗具合を告知し、予告なく一気に回路が停止する状態を防止する構成が開示されている。
このような技術に関する第1従来例として、特開平11−64548号公報記載の技術が挙げられる。特開平11−64548号記載の発電装置付き電子機器においては、二次電源の電圧が降下し、第1の検出電圧を下回ると、残量表示を行う。そしてさらに二次電源の電圧が降下し、第2の検出電圧を下回ると、ブザーあるいはEL(Electro Lumnesence)の動作を禁止する。そして、二次電源の電圧がさらに降下して第3の検出電圧を下回ると表示を禁止する。これらにより、ユーザに二次電源の消耗具合を告知し、予告なく一気に回路が停止する状態を防止する構成が開示されている。
[2] 第2従来例
また、このような技術に関する第2従来例として、特開平7−306275号公報記載の技術が挙げられる。特開平7−306275号記載の電子時計においては、二次電池の残容量検出部は、二次電池の電圧が所定の残容量に対応した基準電圧を所定時間連続して上回ったときに電池残量を更新させるべく、電池残量の検出信号を出力する構成を採用している。
また、このような技術に関する第2従来例として、特開平7−306275号公報記載の技術が挙げられる。特開平7−306275号記載の電子時計においては、二次電池の残容量検出部は、二次電池の電圧が所定の残容量に対応した基準電圧を所定時間連続して上回ったときに電池残量を更新させるべく、電池残量の検出信号を出力する構成を採用している。
上記第1従来例の発電装置付き電子機器においては、急速充電によって二次電源の電圧−容量特性が変化するため、電子機器を実際に駆動可能な時間が変化し、二次電源の残量状態を正確にユーザに告知することができないという可能性があった。特に二次電源の放電末期、すなわち、電子機器の駆動が停止する直前の領域においては、正確な動作可能残時間をユーザに告知したいにも拘わらず、ユーザがそれを確認するまもなく、電子機器が停止してしまう可能性があった。また、上記第2従来例の電子時計においては、急速充電以外の充電を行う場合には、基準電圧による電池残量更新を行っても問題がないにも拘わらず、残量表示がなかなか更新されないという可能性が生じ、場合によっては、ユーザに充電不良であると感じさせる可能性があった。
また、急速充電動作時に発生する見かけ上の電圧上昇が長時間継続する二次電源を使用している場合には、残量表示がなかなか切り替わらないという可能性があった。また、電池残量更新タイミングの設定のために、タイマーを設ける必要があり、回路規模が大きくなってしまう可能性があった。
そこで、本発明の目的は、二次電源の電池残量を最適なタイミング、かつ、正確にユーザに告知するために二次電源の電圧を正確に検出する電圧検出装置および方法並びに検出した電圧に基づいて正確な電池残量表示を行うことが可能な電池残量検出装置および方法並びにこれらを用いた電子時計および電子機器を提供することにある。
上記課題を解決するため、請求項1記載の構成は、二次電源の電圧を検出する電圧検出装置において、前記二次電源の蓄電量に相関を有する電圧を検出対象電圧として出力する検出対象電圧出力手段と、前記二次電源が急速充電されているか否かを検出する急速充電検出手段と、前記急速充電が検出されている場合に前記検出対象電圧に対して前記急速充電に起因して二次電源に発生する見かけ上の電圧上昇分の電圧である補正電圧を前記検出対象電圧に重畳する補正を行う電圧補正手段と、前記検出対象電圧あるいは前記補正後の検出対象電圧に基づいて、電圧検出結果信号を出力する電圧検出結果出力手段と、を備えたことを特徴としている。
請求項2記載の構成は、請求項1記載の構成において、前記電圧検出結果出力手段は、前記検出対象電圧あるいは前記補正後の検出対象電圧と予め定めた所定の基準電圧とを比較し、当該比較の結果を前記電圧検出結果信号として出力することを特徴としている。
請求項3記載の構成は、請求項1または請求項2記載の構成において、前記急速充電検出手段は、前記二次電源への充電状態を検出する充電状態検出手段と、前記充電状態が連続して検出された時間が予め定めた所定の充電基準時間を経過した場合に前記急速充電状態に移行したと判別する急速充電状態判別手段と、を備えたことを特徴としている。
請求項4記載の構成は、請求項3記載の構成において、前記二次電源は、発電装置により充電され、前記充電状態検出手段は、前記発電装置から出力される発電電流の値が予め定めた発電電流値を越えたか否かを判別する発電電流判別手段を備えたことを特徴としている。
請求項5記載の構成は、請求項3記載の構成において、前記二次電源は、発電装置により充電され、前記充電状態検出手段は、前記発電装置から出力される発電電流に基づいて前記二次電源の蓄電電圧を算出し、前記蓄電電圧が予め定めた基準蓄電電圧を超えたか否かを判別する蓄電電圧判別手段を備えたことを特徴としている。
請求項6記載の構成は、請求項3記載の構成において、前記二次電源は、発電装置により充電され、前記充電状態検出手段は、前記発電装置における出力端子の電圧と前記二次電源の端子電圧に対応する所定の電圧とを比較する比較手段と、前記比較手段の比較結果に基づいて前記出力端子の電圧が前記二次電源の端子電圧を上回る場合に充電状態であると判別する充電状態判別手段と、を備えたことを特徴としている。
請求項7記載の構成は、請求項3ないし請求項6のいずれかに記載の構成において、前記充電状態検出手段は、前記二次電源の充電経路とは異なる経路を介して前記充電と並行して前記発電により充電が行われたか否かを判別することを特徴としている。
請求項8記載の構成は、請求項1または請求項2記載の構成において、前記二次電源は、発電装置により充電され、前記急速充電検出手段は、前記発電装置の発電状態を検出する発電状態検出手段と、前記発電状態が連続して検出された時間が予め定めた所定の発電基準時間を経過した場合に前記急速充電状態であると判別する急速充電状態判別手段と、を備えたことを特徴としている。
請求項9記載の構成は、請求項8記載の構成において、前記発電状態検出手段は、前記発電装置の出力電圧と予め定めた基準発電電圧とを比較する出力電圧比較手段と、前記出力電圧比較手段の比較結果に基づいて発電状態か否かを判別する発電状態判別手段と、を備えたことを特徴としている。
請求項10記載の構成は、請求項1または請求項2記載の構成において、前記二次電源は、発電装置により充電され、前記急速充電検出手段は、前記二次電源への充電状態を検出する充電状態検出手段と、前記発電装置の発電状態を検出する発電状態検出手段と、前記充電状態が連続して検出された時間が予め定めた所定の充電基準時間を経過した場合、もしくは、前記発電状態が連続して検出された時間が予め定めた所定の発電基準時間を経過した場合に前記急速充電状態であると判別する急速充電状態判別手段と、を備え、前記発電基準時間は、前記充電基準時間よりも長く設定されている、ことを特徴としている。
請求項11記載の構成は、請求項8ないし請求項10のいずれかに記載の構成において、前記発電状態検出手段は、前記二次電源の充電経路とは異なる経路を介して前記充電と並行して前記発電が行われたか否かを判別することを特徴としている。
請求項12記載の構成は、請求項1記載の構成において、前記検出対象電圧出力手段は、複数の相異なる前記検出対象電圧を生成することを特徴としている。
請求項13記載の構成は、請求項1記載の構成において、前記補正電圧は、予め定めた所定のオフセット電圧であることを特徴としている。
請求項14記載の構成は、請求項1記載の構成において、前記電圧補正手段は、前記複数の相異なる検出対象電圧にそれぞれ対応させて前記補正電圧を生成することを特徴としている。
請求項15記載の構成は、請求項12記載の構成において、前記二次電源の種類を判別する電源種類判別手段と、前記電源種類判別手段の判別結果に基づいて、複数の前記検出対象電圧に対応する複数の電圧検出結果信号のうちいずれかを選択して出力する判別結果選択手段と、を備えたことを特徴としている。
請求項16記載の構成は、請求項1記載の構成において、電圧検出結果出力手段は、前記二次電源の電圧を予め定めた所定の電圧幅を有する複数の段階に判別し、前記補正電圧あるいは前記検出対象電圧出力手段の出力する前記検出対象電圧の少なくともいずれか一方は前記段階毎に設定されることを特徴としている。
請求項17記載の構成は、請求項15記載の構成において、前記補正電圧あるいは前記検出対象電圧出力手段の出力する前記検出対象電圧のうち少なくとも前記補正電圧は前記二次電源の種類に対応して設定され、前記電圧補正手段は、前記二次電源の種類に対応する複数の前記補正電圧を生成する補正電圧生成手段と、前記電源種類判別手段の判別結果に対応する補正電圧を選択して出力する補正電圧選択手段と、を備えたことを特徴としている。
請求項18記載の構成は、請求項15記載の構成において、前記補正電圧および前記検出対象電圧出力手段の出力する前記検出対象電圧はそれぞれ前記二次電源の種類に対応して設定され、前記検出対象電圧出力手段は、前記二次電源の種類に対応する複数の検出対象電圧を生成する検出対象電圧生成手段と、前記電源種類判別手段の判別結果に対応する検出対象電圧を選択して出力する検出対象電圧選択手段と、を備え、前記電圧補正手段は、前記二次電源の種類に対応する複数の補正電圧を生成する補正電圧生成手段と、前記電源種類判別手段の判別結果に対応する補正電圧を選択して出力する補正電圧選択手段と、を備えた、ことを特徴としている。
請求項19記載の構成は、請求項15記載の構成において、前記電源種類判別手段は、外部からの種類指示信号に基づいて前記二次電源の種類を判別することを特徴としている。
請求項20記載の構成は、請求項19記載の構成において、前記種類指示信号は、外部入力端子を介して入力され、あるいは、メモリから入力されることを特徴としている。
請求項21記載の構成は、請求項3記載の構成において、前記急速充電判別手段は、前記急速充電検出手段により前記急速充電を検出している期間および前記急速充電が連続して検出されなくなった期間が所定の待機時間を経過するまでの期間を前記急速充電状態であると判別することを特徴としている。
請求項22記載の構成は、請求項3記載の構成において、前記急速充電判別手段は、前記急速充電検出手段により前記急速充電が検出されている期間および前記急速充電が検出されなくなってから所定の待機時間が経過するまでの期間を前記急速充電状態であると判別することを特徴としている。
請求項23記載の構成は、請求項21または請求項22記載の構成において、前記待機時間は、前記二次電源の急速充電時に発生する見かけの電圧上昇がほぼ零になって安定するまでの期間に設定されることを特徴としている。
請求項24記載の構成は、請求項21または請求項22記載の構成において、前記待機時間を複数記憶する待機時間記憶手段と、前記電源種類判別手段の判別結果に基づいて、前記待機時間記憶手段に記憶された待機時間のいずれかを選択的に出力する待機時間選択手段と、を備えたことを特徴としている。
請求項25記載の構成は、請求項21記載の構成において、前記待機時間が経過する前に再度前記急速充電が検出された場合には、前記待機時間の計測を初期化することを特徴としている。
請求項26記載の構成は、請求項1記載の構成において、前記検出対象電圧は所定の昇降圧倍率で昇降圧がなされた後の電圧であり、前記昇降圧倍率に基づいて、複数の前記検出対象電圧に対応する複数の電圧検出結果信号のうちいずれかを選択して出力する判別結果選択手段と、を備えたことを特徴としている。
請求項27記載の構成は、請求項16記載の構成において、前記段階に基づいて、複数の前記検出対象電圧に対応する複数の電圧検出結果信号のうちいずれかを選択して出力する判別結果選択手段と、を備えたことを特徴としている。
請求項28記載の構成は、二次電源の電池残量を検出する電池残量検出装置において、請求項1ないし請求項27のいずれか一項に記載の電圧検出装置と、前記電圧検出装置の出力した電圧検出結果信号に基づいて前記二次電源の残容量を判別する残容量判別手段と、を備えたことを特徴としている。
請求項29記載の構成は、請求項21または請求項22記載の電圧検出装置と、前記電圧検出装置の出力した電圧検出結果信号に基づいて前記二次電源の残容量を判別する残容量判別手段と、を備え、前記残容量判別手段は、前記待機期間中に予め定めた所定条件が満たされた場合には、前記急速充電状態以外の状態に移行したものとして前記二次電源の残容量を判別することを特徴としている。
請求項30記載の構成は、請求項29記載の構成において、前記所定条件は、前記二次電源の電圧が予め定めた所定の下限電圧を下回った場合であることを特徴としている。
請求項31記載の構成は、請求項29記載の構成において、前記所定条件は、前記残容量判別手段による前記二次電源の残容量が予め定めた所定の残量となった場合であることを特徴としている。
請求項32記載の構成は、請求項28または請求項29記載の構成において、前記急速充電状態から前記非急速充電状態に移行した場合に、前記急速充電状態が終了する直前の前記二次電源の残容量と前記非急速充電状態移行直後の前記二次電源の残容量とを比較する残容量比較手段を有し、前記残容量比較手段の比較結果に基づいて前記急速充電状態が終了する直前の前記二次電源の残容量が属する前記段階に対し、前記非急速充電状態移行直後の前記二次電源の残容量が属する前記段階がより残容量が少ない段階である場合には、前記非急速充電状態移行直後の前記二次電源の残容量が属する前記段階を現在の残容量が属する段階とすることを特徴としている。
請求項33記載の構成は、請求項28または請求項29記載の構成において、前記急速充電状態から前記非急速充電状態に移行した場合に、前記急速充電状態が終了する直前の前記二次電源の残容量と前記非急速充電状態移行直後の前記二次電源の残容量とを比較する残容量比較手段と、前記残容量比較手段の比較結果に基づいて前記急速充電状態が終了する直前の前記二次電源の残容量が属する前記段階に対し、前記非急速充電状態移行直後の前記二次電源の残容量が属する前記段階がより残容量が多い段階である場合には、予め設定した所定のランクアップ禁止解除条件が満たされるまで、前記残容量判別手段における前記二次電源の残容量が属する前記段階がより残容量が多い段階であると判別するのを禁止するランクアップ禁止制御手段と、を備えたことを特徴としている。
請求項34記載の構成は、請求項33記載の構成において、前記急速充電検出手段は、前記二次電源への充電状態を検出する充電状態検出手段を備え、前記ランクアップ禁止解除条件は、前記充電検出手段により充電状態を検出した場合であることを特徴としている。
請求項35記載の構成は、請求項28または請求項29記載の構成において、前記二次電源の蓄電量に相関を有する電圧を検出する際に前記二次電源の充電を強制的に遮断する充電遮断手段を備えたことを特徴としている。
請求項36記載の構成は、二次電源の電圧を検出する電圧検出方法において、前記二次電源の蓄電量に相関を有する電圧を検出対象電圧として出力する検出対象電圧出力過程と、前記二次電源が急速充電されているか否かを検出する急速充電検出過程と、前記急速充電が検出されている場合に前記検出対象電圧に対して前記急速充電に起因して二次電源に発生する見かけ上の電圧上昇分の電圧である補正電圧を前記検出対象電圧に重畳する補正を行う電圧補正過程と、前記検出対象電圧あるいは前記補正後の検出対象電圧に基づいて、電圧検出結果信号を出力する電圧検出結果出力過程と、を備えたことを特徴としている。
請求項37記載の構成は、二次電源の電池残量を検出する電池残量検出方法において、請求項36記載の電圧検出方法により得られた検出対象電圧と予め定めた基準電圧とを比較することにより前記二次電源の残容量を判別する残容量判別過程を備えたことを特徴としている。
請求項38記載の構成は、駆動用電源を供給する二次電源と、前記二次電源により駆動される計時手段と、請求項1ないし請求項27のいずれか一項に記載の電圧検出装置と、を備えたことを特徴としている。
請求項39記載の構成は、駆動用電源を供給する二次電源と、前記二次電源により駆動される計時手段と、請求項28ないし請求項35のいずれか一項に記載の電池残量検出装置と、を備えたことを特徴としている。
請求項40記載の構成は、駆動用電源を供給する二次電源と、前記二次電源により駆動される被駆動手段と、請求項1ないし請求項27のいずれか一項に記載の電圧検出装置と、を備えたことを特徴としている。
請求項41記載の構成は、駆動用電源を供給する二次電源と、前記二次電源により駆動される被駆動手段と、請求項28ないし請求項35のいずれか一項に記載の電池残量検出装置と、を備えたことを特徴としている。
本発明によれば、二次電源の電圧を確実に検出して、より正確な残容量を検出し、告知することができる。この結果、二次電源を用いた電子時計、電子機器において、電源容量不足により、突然、動作停止状態になったりすることを抑制することができ、使い勝手を向上することができる。
次に図面を参照して本発明の好適な実施形態について説明する。
[1]第1実施形態
まず、図面を参照して本発明の第1実施形態について説明する。
[1.1]全体構成
図1に、本発明の一実施形態に係る計時装置1の概略構成図を示す。計時装置1は、腕時計であって、使用者は装置本体に連結されたベルトを手首に巻き付けて使用するようになっている。本実施形態の計時装置1は、大別すると交流電力を発電する発電部A、発電部Aからの交流電圧を整流して蓄電し、蓄電電圧を昇降圧して各構成部分へ電力を給電する電源部B、装置全体を制御する制御部C、指針をステップモータ10を用いて駆動する運針機構D、制御部Cからの制御信号に基づいて運指機構Dを駆動する駆動部E、入力端子などの第1外部入力部F、ボタンなどの第2外部入力部Gから構成されている。
[1]第1実施形態
まず、図面を参照して本発明の第1実施形態について説明する。
[1.1]全体構成
図1に、本発明の一実施形態に係る計時装置1の概略構成図を示す。計時装置1は、腕時計であって、使用者は装置本体に連結されたベルトを手首に巻き付けて使用するようになっている。本実施形態の計時装置1は、大別すると交流電力を発電する発電部A、発電部Aからの交流電圧を整流して蓄電し、蓄電電圧を昇降圧して各構成部分へ電力を給電する電源部B、装置全体を制御する制御部C、指針をステップモータ10を用いて駆動する運針機構D、制御部Cからの制御信号に基づいて運指機構Dを駆動する駆動部E、入力端子などの第1外部入力部F、ボタンなどの第2外部入力部Gから構成されている。
この場合において、制御部Cは、発電部Aの発電状態に応じて、運指機構Dを駆動して時刻表示を行う表示モードと、運針機構Dへの給電を停止して電力を節電する節電モードとを切り換えるようになっている。また、節電モードから表示モードへの移行は、ユーザが計時装置1を手に持って振ることによって、強制的に移行されるようになっている。以下、各構成部分について説明する。なお、制御部Cについては機能ブロックを用いて後述する。まず、発電部Aは、発電装置40、回転錘45および増速用ギア46を備えている。発電装置40としては、発電用ロータ43が発電用ステータ42の内部で回転し発電用ステータ42に接続された発電コイル44に誘起された電力を外部に出力できる電磁誘導型の交流発電装置が採用されている。また、回転錘45は、発電用ロータ43に運動エネルギーを伝達する手段として機能する。そして、この回転錘45の動きが増速用ギア46を介して発電用ロータ43に伝達されるようになっている。この回転錘45は、腕時計型の計時装置1では、ユーザの腕の動きなどを捉えて装置内で旋回できるようになっている。したがって、使用者の生活に関連したエネルギーを利用して発電を行い、その電力を用いて計時装置1を駆動できるようになっている。
次に、電源部Bは、発電部Aにおいて発電された交流電力を直流電力に変換するための整流回路47、蓄電装置である大容量コンデンサ48および昇降圧回路49から構成されている。昇降圧回路49は、複数のコンデンサ49a、49bおよび49cを用いて多段階の昇圧および降圧ができるようになっており、制御部Cからの制御信号φ11によって駆動部Eに供給する電圧を調整することができる。また、昇降圧回路49の出力電圧はモニタ信号φ12によって制御部Cにも供給されており、これによって出力電圧をモニタしている。ここで、電源部Bは、Vdd(高電圧側)を基準電位(GND)に取り、Vss(低電圧側)を電源電圧として生成している。
次に運針機構Dについて説明する。運針機構Dに用いられているステッピングモータ10は、パルスモータ、ステッピングモータ、階動モータあるいはデジタルモータなどとも称され、デジタル制御装置のアクチュエータとして多用されている、パルス信号によって駆動されるモータである。近年、携帯に適した小型の電子装置あるいは情報機器用のアクチュエータとして小型、軽量化されたステッピングモータが多く採用されている。このような電子装置の代表的なものが電子時計、時間スイッチ、クロノグラフといった計時装置である。本例のステッピングモータ10は、駆動部Eから供給される駆動パルスによって磁力を発生する駆動コイル11と、この駆動コイル11によって励磁されるステータ12と、さらに、ステータ12の内部において励磁される磁界により回転するロータ13を備えている。また、ステッピングモータ10は、ロータ13がディスク状の2極の永久磁石によって構成されたPM型(永久磁石回転型)で構成されている。ステータ12には、駆動コイル11で発生した磁力によって異なった磁極がロータ13の回りのそれぞれの相(極)15および16に発生するように磁気飽和部17が設けられている。また、ロータ13の回転方向を規定するために、ステータ12の内周の適当な位置には内ノッチ18が設けられており、コギングトルクを発生させてロータ13が適当な位置に停止するようにしている。
ステッピングモータ10のロータ13の回転は、かなを介してロータ13に噛合された五番車51、四番車52、三番車53、二番車54、日の裏車55および筒車56からなる輪列50によって各針に伝達される。四番車52の軸には秒針61が接続され、二番車54には分針62が接続され、さらに、筒車56には時針63が接続されている。ロータ13の回転に連動してこれらの各針によって時刻が表示される。輪列50には、さらに、年月日などの表示を行うための伝達系など(不図示)を接続することももちろん可能である。次に、駆動部Eは制御部Cの制御の基にステッピングモータ10に様々な駆動パルスを供給する。駆動部Eは、2個のpチャンネルMOSトランジスタおよび2個のnチャンネルMOSトランジスタによって構成されたブリッジ回路を備えている。また、駆動部Eは、それぞれのpチャンネルMOSトランジスタに並列に接続された2個の回転検出用抵抗と、これらの2個の抵抗にチョッパパルスを供給するためのサンプリング用の2個のpチャンネルMOSトランジスタを備えている。したがって、これらのMOSの各ゲート電極に制御部Cからそれぞれのタイミングで極性およびパルス幅の異なる制御パルスを印加することにより、駆動コイル11に極性の異なる駆動パルスを供給したり、あるいは、ロータ13の回転検出用および磁界検出用の誘起電圧を励起する検出用のパルスを供給することができるようになっている。
[1.2]制御部の構成
次に、制御部Cの構成について図2を参照しつつ説明する。
図2は、制御部Cとその周辺構成の機能ブロック図である。制御部Cは、発電部Aにおける発電電圧SIに基づいて発電検出を行い、発電検出信号SYを出力する発電検出部101と、発電電圧SIおよび発電検出信号SYに基づいて充電検出を行い充電検出信号SAを出力する充電検出部102と、充電検出信号SAに基づいて急速充電検出を行って急速充電検出信号SCを出力する急速充電検出部103と、急速充電検出信号SCおよび後述する非急速充電時間計測終了信号SWに基づいて補正時間信号SVを生成し出力する計測部104と、充電検出信号SA、急速充電検出信号SC、非急速充電時間計測終了信号SWおよび後述の第2残量表示検出信号SRに基づいて電圧検出補正信号SGおよび残量表示ランクアップ禁止信号SLを出力する補正制御部105と、第1外部入力部Fから入力された外部入力信号SMに基づいて電源判別信号SNを出力する電源判別部106と、電圧検出補正信号SGおよび電源判別信号SNに基づいてオフセット電圧を発生し、選択してオフセット電圧SHを出力するオフセット電圧発生/オフセット電圧選択部107と、を備えて構成されている。
次に、制御部Cの構成について図2を参照しつつ説明する。
図2は、制御部Cとその周辺構成の機能ブロック図である。制御部Cは、発電部Aにおける発電電圧SIに基づいて発電検出を行い、発電検出信号SYを出力する発電検出部101と、発電電圧SIおよび発電検出信号SYに基づいて充電検出を行い充電検出信号SAを出力する充電検出部102と、充電検出信号SAに基づいて急速充電検出を行って急速充電検出信号SCを出力する急速充電検出部103と、急速充電検出信号SCおよび後述する非急速充電時間計測終了信号SWに基づいて補正時間信号SVを生成し出力する計測部104と、充電検出信号SA、急速充電検出信号SC、非急速充電時間計測終了信号SWおよび後述の第2残量表示検出信号SRに基づいて電圧検出補正信号SGおよび残量表示ランクアップ禁止信号SLを出力する補正制御部105と、第1外部入力部Fから入力された外部入力信号SMに基づいて電源判別信号SNを出力する電源判別部106と、電圧検出補正信号SGおよび電源判別信号SNに基づいてオフセット電圧を発生し、選択してオフセット電圧SHを出力するオフセット電圧発生/オフセット電圧選択部107と、を備えて構成されている。
さらに制御部Cは、電源部Bから出力される蓄電電圧昇降圧結果電圧SD、後述の電圧検出タイミング信号SXおよびオフセット電圧SHに基づいて検出対象電圧SKを発生し出力する検出対象電圧発生部108と、検出対象電圧SK、電圧検出タイミング信号SXおよび基準電圧Vrefに基づいて電圧検出結果信号SSを生成し出力する電圧判別部109と、補正時間信号SVおよび電源判別信号SNに基づいて非急速充電時間計測終了信号SWを出力する補正時間選択部110と、電圧検出結果信号SS、後述の昇降圧制御信号SOおよび電源判別信号SNに基づいて電圧検出結果選択信号SPを出力する電圧検出結果選択部111と、駆動部Eからのモータ駆動発生誘起電圧SJ、蓄電電圧昇降圧結果電圧SDおよび電圧検出結果信号SSに基づいて昇降圧制御信号SO、電圧検出タイミング信号SXおよびモータ駆動制御信号SEを出力する時計駆動部112と、電圧検出結果選択信号SPに基づいて第1残量表示検出信号SQを出力する第1残量検出部113と、第1残量表示検出信号SQおよび残量表示ランクアップ禁止信号SLに基づいて第2残量表示検出信号SRを出力する第2残量検出部114と、第1残量表示検出信号SQおよび第2残量表示検出信号SRに基づいて残量表示比較結果信号SUを出力する比較部115と、残量表示比較結果信号SUおよび第2外部入力部Gから入力された外部入力信号SZに基づいて残量表示信号STを出力する残量表示部116と、を備えて構成されている。この場合において、検出対象電圧発生部108、電圧判別部109およびオフセット電圧発生/オフセット電圧選択部107は電圧検出ユニット117として機能し、第1残量検出部113および第2残量検出部114は残量検出ユニット部118として機能している。
図3に整流回路および充電検出部の周辺の詳細構成図を示す。整流回路47は、一方の入力端子に高電位側電源Vddが入力され、他方の入力端子に発電部Aを構成する発電機120の一方の出力端子AG1の電圧V1が印加され、発電検出信号SYに基づいて発電期間中にのみ動作状態となって、比較結果を出力するコンパレータCOMP1と、一方の入力端子にコンパレータCOMP1の出力信号が入力され、他方の入力端子に電圧検出タイミング信号SXの反転信号が入力されるAND回路AND1と、AND回路AND1の出力信号に基づいてオン/オフされるPチャネルMOSトランジスタQ1と、一方の入力端子に高電位側電源Vddが入力され、他方の入力端子に発電部Aを構成する発電機120の他方の出力端子AG2の電圧V2が印加され、発電検出信号SYに基づいて発電期間中にのみ動作状態となって、比較結果を出力するコンパレータCOMP2と、一方の入力端子にコンパレータCOMP2の出力信号が入力され、他方の入力端子に電圧検出タイミング信号SXの反転信号が入力されるAND回路AND2と、AND回路AND2の出力信号に基づいてオン/オフされるPチャネルMOSトランジスタQ2と、発電機120の出力端子AG1と高電位側電源Vddとの間に接続されたプルアップ抵抗RU1と、発電機120の出力端子AG2と高電位側電源Vddとの間に接続されたプルアップ抵抗RU2と、を備えて構成されている。
また、整流回路47は、一方の入力端子に低電位側電源VTKNが入力され、他方の入力端子に発電部Aを構成する発電機120の一方の出力端子AG1の電圧V1が印加され、発電検出信号SYに基づいて発電期間中にのみ動作状態となって、比較結果を出力するコンパレータCOMP3と、コンパレータCOMP3の出力信号に基づいてオン/オフされるNチャネルMOSトランジスタQ3と、一方の入力端子に低電位側電源VTKNが入力され、他方の入力端子に発電部Aを構成する発電機120の他方の出力端子AG2の電圧V2が印加され、発電検出信号SYに基づいて発電期間中にのみ動作状態となって、比較結果を出力するコンパレータCOMP4と、コンパレータCOMP4の出力信号に基づいてオン/オフされるNチャネルMOSトランジスタQ4と、を備えて構成されている。この場合において、PチャネルMOSトランジスタQ1、Q2は充電遮断手段として機能している。充電検出部102は、一方の入力端子にコンパレータCOMP1の出力信号が入力され、他方の入力端子にコンパレータCOMP2の出力信号が入力され、両出力信号の論理積の否定をとって出力するNAND回路102Aと、NAND回路102Aの出力信号を平滑して充電検出信号SAとして出力する平滑回路102Bと、を備えて構成されている。ここで、整流回路および充電検出部の周辺の動作について説明する。
(1)V1>Vdd>VTKN>V2の場合
発電部Aが発電を開始すると、発電電圧が両出力端子AG1、AG2に給電される。この場合、出力端子AG1の端子電圧V1と出力端子AG2の端子電圧V2は、位相が反転している。整流回路47のコンパレータCOMP1は、発電検出信号SYに基づいて発電期間中にのみ動作状態となって、高電位側電源Vddの電圧と出力端子AG1の電圧V1とを比較し、出力端子AG1の電圧V1が高電位側電源Vddの電圧より高くなると、"L"レベルの比較結果を出力する。この時AND回路AND1は、"L"レベルの信号をPチャネルMOSトランジスタQ1に出力し、PチャネルMOSトランジスタQ1はオン状態となる。また、コンパレータCOMP2は、発電検出信号SYに基づいて発電期間中にのみ動作状態となって、高電位側電源Vddの電圧と出力端子AG2の電圧V2とを比較し、出力端子AG2の電圧V2が高電位側電源Vddの電圧より低いので、"H"レベルの比較結果を出力する。
発電部Aが発電を開始すると、発電電圧が両出力端子AG1、AG2に給電される。この場合、出力端子AG1の端子電圧V1と出力端子AG2の端子電圧V2は、位相が反転している。整流回路47のコンパレータCOMP1は、発電検出信号SYに基づいて発電期間中にのみ動作状態となって、高電位側電源Vddの電圧と出力端子AG1の電圧V1とを比較し、出力端子AG1の電圧V1が高電位側電源Vddの電圧より高くなると、"L"レベルの比較結果を出力する。この時AND回路AND1は、"L"レベルの信号をPチャネルMOSトランジスタQ1に出力し、PチャネルMOSトランジスタQ1はオン状態となる。また、コンパレータCOMP2は、発電検出信号SYに基づいて発電期間中にのみ動作状態となって、高電位側電源Vddの電圧と出力端子AG2の電圧V2とを比較し、出力端子AG2の電圧V2が高電位側電源Vddの電圧より低いので、"H"レベルの比較結果を出力する。
このとき、AND回路AND2に入力された電圧検出タイミング信号SXが"L"レベルとなると(=非電圧検出タイミングに相当)、AND回路AND2は"H"レベルの信号をPチャネルMOSトランジスタQ2に出力し、PチャネルMOSトランジスタQ2はオフ状態となる。一方、コンパレータCOMP3は、発電検出信号SYに基づいて発電期間中にのみ動作状態となって、低電位側電源VTKNの電圧と出力端子AG1の電圧V1とを比較し、出力端子AG1の電圧V1が低電位側電源VTKNの電圧より高くなると、"L"レベルの比較結果を出力し、NチャネルMOSトランジスタQ3はオフ状態となる。また、コンパレータCOMP4は、発電検出信号SYに基づいて発電期間中にのみ動作状態となって、低電位側電源VTKNの電圧と出力端子AG2の電圧V2とを比較し、出力端子AG2の電圧V2が低電位側電源VTKNの電圧より低くなると、"H"レベルの比較結果を出力し、NチャネルMOSトランジスタQ4はオン状態となる。これらの結果、「端子AG1→第1トランジスタQ1→高電位側電源VDD→蓄電装置48→低電位側電源VTKN→第4トランジスタQ4→端子AG2」の経路で発電による充電電流が流れ、蓄電装置48に電荷が充電されることとなる。
(2)V2>Vdd>VTKN>V1の場合
発電部Aが発電を開始すると、発電電圧が両出力端子AG1、AG2に給電される。この場合、出力端子AG1の端子電圧V1と出力端子AG2の端子電圧V2は、位相が反転している。整流回路47のコンパレータCOMP1は、発電検出信号SYに基づいて発電期間中にのみ動作状態となって、高電位側電源Vddの電圧と出力端子AG1の電圧V1とを比較し、出力端子AG1の電圧V1が高電位側電源Vddの電圧より低くなると、"H"レベルの比較結果を出力する。このとき、AND回路AND1に入力された電圧検出タイミング信号SXが"L"レベルとなると(=非電圧検出タイミングに相当)、AND回路AND1は"H"レベルの信号をPチャネルMOSトランジスタQ1に出力し、PチャネルMOSトランジスタQ1はオフ状態となる。また、コンパレータCOMP2は、発電検出信号SYに基づいて発電期間中にのみ動作状態となって、高電位側電源Vddの電圧と出力端子AG2の電圧V2とを比較し、出力端子AG2の電圧V2が高電位側電源Vddの電圧より高くなると、"L"レベルの比較結果を出力する。
発電部Aが発電を開始すると、発電電圧が両出力端子AG1、AG2に給電される。この場合、出力端子AG1の端子電圧V1と出力端子AG2の端子電圧V2は、位相が反転している。整流回路47のコンパレータCOMP1は、発電検出信号SYに基づいて発電期間中にのみ動作状態となって、高電位側電源Vddの電圧と出力端子AG1の電圧V1とを比較し、出力端子AG1の電圧V1が高電位側電源Vddの電圧より低くなると、"H"レベルの比較結果を出力する。このとき、AND回路AND1に入力された電圧検出タイミング信号SXが"L"レベルとなると(=非電圧検出タイミングに相当)、AND回路AND1は"H"レベルの信号をPチャネルMOSトランジスタQ1に出力し、PチャネルMOSトランジスタQ1はオフ状態となる。また、コンパレータCOMP2は、発電検出信号SYに基づいて発電期間中にのみ動作状態となって、高電位側電源Vddの電圧と出力端子AG2の電圧V2とを比較し、出力端子AG2の電圧V2が高電位側電源Vddの電圧より高くなると、"L"レベルの比較結果を出力する。
このとき、AND回路AND2は"L"レベルの信号をPチャネルMOSトランジスタQ2に出力し、PチャネルMOSトランジスタQ2はオン状態となる。一方、コンパレータCOMP3は、発電検出信号SYに基づいて発電期間中にのみ動作状態となって、低電位側電源VTKNの電圧と出力端子AG1の電圧V1とを比較し、出力端子AG1の電圧V1が低電位側電源VTKNの電圧より低くなると、"H"レベルの比較結果を出力し、NチャネルMOSトランジスタQ3はオン状態となる。また、コンパレータCOMP4は、発電検出信号SYに基づいて発電期間中にのみ動作状態となって、低電位側電源VTKNの電圧と出力端子AG2の電圧V2とを比較し、出力端子AG2の電圧V2が低電位側電源VTKNの電圧より高くなると、"L"レベルの比較結果を出力し、NチャネルMOSトランジスタQ4はオフ状態となる。これらの結果、「端子AG2→第2トランジスタQ2→高電位側電源Vdd→蓄電装置48→低電位側電源VTKN→第3トランジスタQ3→端子AG1」の経路で発電による充電電流が流れ、蓄電装置48に電荷が充電されることとなる。
(3)SX="H"レベルの場合
電圧検出タイミング信号SXが"H"レベルとなると、すなわち、蓄電装置48の電圧検出時には、AND回路AND1およびAND回路AND2は、"L"レベルの信号を出力する。これによりPチャネルMOSトランジスタQ1およびPチャネルMOSトランジスタQ2は充電遮断手段として機能し、双方ともオン状態となり、発電機120の出力端子AG1及び出力端子AG2は短絡状態となり、蓄電装置48の電圧検出時に発電機120の発電状態の影響を受けずに電圧検出を行うことができる。
電圧検出タイミング信号SXが"H"レベルとなると、すなわち、蓄電装置48の電圧検出時には、AND回路AND1およびAND回路AND2は、"L"レベルの信号を出力する。これによりPチャネルMOSトランジスタQ1およびPチャネルMOSトランジスタQ2は充電遮断手段として機能し、双方ともオン状態となり、発電機120の出力端子AG1及び出力端子AG2は短絡状態となり、蓄電装置48の電圧検出時に発電機120の発電状態の影響を受けずに電圧検出を行うことができる。
(4)充電検出部の動作
上述したように、発電電流が流れる際には、コンパレータCOMP1あるいはコンパレータCOMP2の出力はいずれかが"L"レベルとなっている。そこで、充電検出部102のNAND回路102Aは、コンパレータCOMP1及びコンパレータCOMP2の出力の論理積の否定をとることにより、発電による充電電流が流れている状態で"H"レベルの原充電検出信号を平滑化回路102Bに出力することとなる。この場合において、NAND回路102Aの出力はスイッチングノイズを含むこととなるので、平滑回路102Bは、NAND回路102の出力をR−C積分回路を用いて平滑化して充電検出信号SAとして出力することとなる。また、コンパレータCOMP1およびコンパレータCOMP2の出力の論理積の否定に代えて、コンパレータCOMP3およびコンパレータCOMP4の出力の論理和をとったり、あるいは、コンパレータCOMP1出力の否定、コンパレータCOMP2の出力の否定コンパレータCOMP3の出力およびコンパレータCOMP4の出力の論理和を採ったりすることにより原充電検出信号を生成するように構成することも可能である。
上述したように、発電電流が流れる際には、コンパレータCOMP1あるいはコンパレータCOMP2の出力はいずれかが"L"レベルとなっている。そこで、充電検出部102のNAND回路102Aは、コンパレータCOMP1及びコンパレータCOMP2の出力の論理積の否定をとることにより、発電による充電電流が流れている状態で"H"レベルの原充電検出信号を平滑化回路102Bに出力することとなる。この場合において、NAND回路102Aの出力はスイッチングノイズを含むこととなるので、平滑回路102Bは、NAND回路102の出力をR−C積分回路を用いて平滑化して充電検出信号SAとして出力することとなる。また、コンパレータCOMP1およびコンパレータCOMP2の出力の論理積の否定に代えて、コンパレータCOMP3およびコンパレータCOMP4の出力の論理和をとったり、あるいは、コンパレータCOMP1出力の否定、コンパレータCOMP2の出力の否定コンパレータCOMP3の出力およびコンパレータCOMP4の出力の論理和を採ったりすることにより原充電検出信号を生成するように構成することも可能である。
図4に発電検出部の詳細構成図を示す。発電検出部101は、ソースが高電位側電源VDDに接続され、ゲートに発電部Aを構成する発電機120の一方の出力端子AG1の電圧V1が印加されたPチャネルMOSトランジスタ121と、ソースが高電位側電源VDDに接続され、ゲートに発電部Aを構成する発電機120の他方の出力端子AG2の電圧V2が印加され、ドレイン端子がPチャネルMOSトランジスタ121のドレイン端子に接続されたPチャネルMOSトランジスタ122と、一端がPチャネルMOSトランジスタ121のドレイン端子およびPチャネルMOSトランジスタ122のドレイン端子に接続されたコンデンサ123と、二つのNチャネルMOSトランジスタ124、125により構成されたカレントミラー回路126と、一端が高電位側電源VDDに接続され、他端がカレントミラー回路を構成するNチャネルMOSトランジスタ125のドレイン端子に接続された定電流源127と、入力端子がPチャネルMOSトランジスタ121のドレイン端子、PチャネルMOSトランジスタ122のドレイン端子、コンデンサ123の一端およびNチャネルMOSトランジスタ124のドレイン端子に共通接続されたインバータ128と、インバータ128の出力信号を反転して、発電検出信号SYとして出力するインバータ129と、を備えて構成されている。次に発電検出部の動作について説明する。
(1) 発電時発電時においては、発電機120の出力端子AG1または出力端子AG2は、いずれか一方が"L"レベルとなる。従って、PチャネルMOSトランジスタ121あるいはPチャネルMOSトランジスタはいずれか一方がオン状態となる。この結果、高電位側電源VDD→PチャネルMOSトランジスタ121あるいはPチャネルMOSトランジスタ122→コンデンサ123→低電位側電源VSSと充電電流が流れ、コンデンサ123は充電状態となる。そしてコンデンサの充電電圧V3がインバータ128のしきい値電圧を超えると、インバータ128は、"L"レベルの信号をインバータ129に出力する。これによりインバータ129は、"H"レベルの発電検出信号SYを出力することとなる。なお、コンデンサ123がフル充電状態となった以降の過剰な電流は、カレントミラー回路を構成するNチャネルMOSトランジスタ124を介して定電流源127によりNチャネルMOSトランジスタ125を流れる一定電流量とほぼ同一の電流量で、低電位側電源VSS側に流されることとなる。
(2) 非発電時非発電時においては、発電機120の出力端子AG1または出力端子AG2は、双方とも"H"レベルとなる。従って、PチャネルMOSトランジスタ121およびPチャネルMOSトランジスタ122はオフ状態となる。このとき、コンデンサ123が充電状態にある場合には、コンデンサ123の一方の端子→NチャネルMOSトランジスタ124→低電位側電源VSS→コンデンサ123の他方の端子という経路で放電電流が流れ、コンデンサの充電電圧V3がインバータ128のしきい値電圧未満となり、インバータ128は、"H"レベルの信号をインバータ129に出力する。これによりインバータ129は、"L"レベルの発電検出信号SYを出力することとなる。
図5に急速充電検出部の詳細構成図を示す。以下の説明においては、充電検出信号SAを用いて急速充電検出信号SCを生成する場合および発電検出信号SYを用いて急速充電検出信号SCを生成する場合について説明する。図5(a)に充電検出信号SAを用いて急速充電検出信号SCを生成する場合に急速充電検出部103の詳細構成図を示す。急速充電検出部103は、一方の入力端子に時計駆動部112からの第1クロック信号XCK1が入力され、他方の入力端子に急速充電検出信号SCが入力され、両入力信号の論理和をとって出力するOR回路140と、クロック端子CKにOR回路140の出力信号が入力され、リセット端子Rに充電検出信号SAの反転信号が入力されるフリップフロップ回路141と、クロック端子CKにフリップフロップ回路141の反転出力端子XQ1が接続され、リセット端子Rに充電検出信号SAの反転信号が入力されるフリップフロップ回路142と、一方の入力端子にフリップフロップ回路141の出力端子Q1が接続され、他方の入力端子にフリップフロップ回路142の出力端子Q2が接続され、両入力信号の論理積をとって急速充電検出信号SCとして出力するAND回路143と、を備えて構成されている。
ここで、フリップフロップ回路141、142はカウンタを形成している。この場合において、急速充電検出信号SCが急速充電の検出状態(="H"レベル)となるためには、充電検出信号が"H"レベルとなった期間が連続して時間tHC1を越えた場合と設定されている。これは、充電が検出されたとしても直ちに急速充電状態に移行するとは限らないからである。ここで、図24(a)を参照して充電検出信号SAを用いて急速充電検出信号SCを生成する場合の動作を説明する。時刻t0において、充電検出信号SAが"H"レベルとなると、時刻t1における第1クロック信号CK1の立下がりを検出してフリップフロップ回路141の出力端子Q1が"H"レベルとなる。しかしながら時刻t2において、充電検出信号SAが"L"レベルとなるため、リセット状態となり、出力端子Q1は再び"L"レベルとなる。その後、時刻t3において、再び、充電検出信号SAが"H"レベルとなると、フリップフロップ回路141は、時刻t4において第1クロック信号CK1の立下がりを検出して、フリップフロップ回路141の出力端子Q1を"H"レベルとする。そして、時刻t5において、第1クロック信号CK1の立下がりが検出されるとフリップフロップ回路141の出力端子Q1の信号レベルがフリップフロップ回路142に取り込まれ、フリップフロップ回路142の出力端子Q2が"H"レベルとなる。
さらに時刻t6において、再び第1クロック信号CK1の立下がりが検出されると、出力端子Q1および出力端子Q2の信号レベルは双方とも"H"レベルとなり、AND回路143の出力である急速充電検出信号SCは、急速充電を検出した場合に相当する"H"レベルとなる。このとき時刻t3から時刻t6に要する時間は、時間tHC1に等しくなるようになっている。図5(b)に発電検出信号SYを用いて急速充電検出信号SCを生成する場合の急速充電検出部103の詳細構成図を示す。急速充電検出部103は、一方の入力端子に時計駆動部112からの第1クロック信号XCK1が入力され、他方の入力端子に急速充電検出信号SCが入力され、両入力信号の論理和をとって出力するOR回路145と、クロック端子CKにOR回路145の出力信号が入力され、リセット端子Rに発電検出信号SYの反転信号が入力されるフリップフロップ回路146と、クロック端子CKにフリップフロップ回路146の反転出力端子XQ1が接続され、リセット端子Rに発電検出信号SYの反転信号が入力されるフリップフロップ回路147と、クロック端子CKにフリップフロップ回路147の反転出力端子XQ2が接続され、リセット端子Rに発電検出信号SYの反転信号が入力されるフリップフロップ回路148と、一方の入力端子にフリップフロップ回路147の出力端子Q2が接続され、他方の入力端子にフリップフロップ回路148の出力端子Q3が接続され、両入力信号の論理積をとって急速充電検出信号SCとして出力するAND回路149と、を備えて構成されている。
ここで、フリップフロップ回路146〜148はカウンタを形成している。この場合において、図5(b)に示す急速充電検出部が図5(a)に示した急速充電検出部よりも一段多くフリップフロップ回路が設けられているのは、発電が検出された場合でも直ちに急速充電が行われるとは限らないにも拘わらず、発電検出の方が充電検出よりもより検出状態となりやすいからである。このため、充電検出を利用した急速充電検出と同じ条件(同じ回路構成)であると急速充電を行っていないにも拘わらず、頻繁に急速充電検出状態となるおそれがあり、これを避けるべく、一段多くフリップフロップ回路を設けて急速充電を検出するまでの条件を厳しくしているのである。ここで、図24(b)を参照して発電検出信号SYを用いて急速充電検出信号SCを生成する場合の動作を説明する。時刻t0において、発電検出信号SYが"H"レベルとなると、時刻t1における第1クロック信号CK1の立下がりを検出して、フリップフロップ回路146の出力端子Q1が"H"レベルとなる。しかしながら時刻t2において、発電検出信号SYが"L"レベルとなるため、リセット状態となり、出力端子Q1は再び"L"レベルとなる。
その後、時刻t3において、再び、発電検出信号SYが"H"レベルとなると、フリップフロップ回路146は、時刻t4において第1クロック信号CK1の立下がりを検出して、フリップフロップ回路146の出力端子Q1を"H"レベルとする。そして、時刻t5において、第1クロック信号CK1の立下がりが検出されるとフリップフロップ回路146の出力端子Q1の信号レベルがフリップフロップ回路147に取り込まれ、フリップフロップ回路147の出力端子Q2が"H"レベルとなる。
同様にして、時刻t6において、第1クロック信号CK1の立下がりが検出されるとフリップフロップ回路146の出力端子Q1の信号レベルがフリップフロップ回路147に取り込まれ、フリップフロップ回路147の出力端子Q2の信号レベルがフリップフロップ回路148に取り込まれ、フリップフロップ回路148の出力端子Q3は"H"レベルとなる。さらにカウントが継続し、時刻t7において、再び第1クロック信号CK1の立下がりが検出されると、出力端子Q2および出力端子Q3の信号レベルは双方とも"H"レベルとなり、AND回路149の出力である急速充電検出信号SCは、急速充電を検出した場合に相当する"H"レベルとなる。このとき時刻t3から時刻t7に要する時間は、時間tHC2(>tHC1)に等しくなるようになっている。
図6に第1外部入力部および電源判別部の詳細構成図を示す。第1外部入力部Fは、一端が高電位側電源VDDに接続され、他端が電源判別部106の第1外部入力端子BO1に接続されたスイッチ151と、一端が高電位側電源VDDに接続され、他端が電源判別部106の第2外部入力端子BO2に接続されたスイッチ152と、を備えて構成されており、スイッチ151およびスイッチ152のオン/オフ状態の組合せにより4通りの入力を設定することが可能となっている。
電源判別部106は、一端が第1外部入力端子に接続された抵抗R11と、抵抗R11に直列に接続された抵抗R12と、カソードが高電位側電源VDDに接続され、アノードが抵抗R11と抵抗R12の接続点に接続されたダイオードD11と、アノードが低電位側電源VSSに接続され、カソードが抵抗R11と抵抗R12の接続点に接続されたダイオードD12と、ゲートが高電位側電源に接続され、ドレインが抵抗R12の一端に接続され、ソースが低電位側電源VSSに接続されたNチャネルMOSトランジスタQ11と、データ端子DにNチャネルMOSトランジスタQ11のドレイン端子が接続され、クロック端子CKに時計駆動部112からの第3クロック信号CK3が入力される第1フリップフロップ回路155と、一端が第2外部入力端子に接続された抵抗R21と、抵抗R21に直列に接続された抵抗R22と、カソードが高電位側電源VDDに接続され、アノードが抵抗R21と抵抗R22の接続点に接続されたダイオードD21と、アノードが低電位側電源VSSに接続され、カソードが抵抗R21と抵抗R22の接続点に接続されたダイオードD22と、ゲートが高電位側電源に接続され、ドレインが抵抗R22の一端に接続され、ソースが低電位側電源VSSに接続されたNチャネルMOSトランジスタQ21と、データ端子DにNチャネルMOSトランジスタQ21のドレイン端子が接続され、クロック端子CKに時計駆動部112からの第3クロック信号CK3が入力される第2フリップフロップ回路156と、を備えて構成されている。
さらに電源判別部106は、一方の入力端子が第1フリップフロップ回路155の反転出力端子XMに接続され、他方の入力端子が第2フリップフロップ回路156の反転出力端子XMに接続され、両入力信号の論理積をとって4ビットの電源判別信号SNを構成する1ビットの信号SN1として出力するAND回路157と、一方の入力端子が第1フリップフロップ回路155の出力端子Mに接続され、他方の入力端子が第2フリップフロップ回路156の反転出力端子XMに接続され、両入力信号の論理積をとって4ビットの電源判別信号SNを構成する1ビットの信号SN2として出力するAND回路158と、一方の入力端子が第1フリップフロップ回路155の反転出力端子XMに接続され、他方の入力端子が第2フリップフロップ回路156の出力端子Mに接続され、両入力信号の論理積をとって4ビットの電源判別信号SNを構成する1ビットの信号SN3として出力するAND回路159と、一方の入力端子が第1フリップフロップ回路155の出力端子Mに接続され、他方の入力端子が第2フリップフロップ回路156の出力端子Mに接続され、両入力信号の論理積をとって4ビットの電源判別信号SNを構成する1ビットの信号SN4として出力するAND回路160と、を備えて構成されている。
この場合において、抵抗R11、抵抗R12、ダイオードD11およびダイオードD12は、サージ電流からの保護を行うための第1サージ電流保護回路ESD1を構成し、抵抗R21、抵抗R22、ダイオードD21およびダイオードD22は、サージ電流からの保護を行うための第2サージ電流保護回路ESD2を構成している。また、電源判別部106は、IC内部に集積化して形成されている。ここで、電源判別部の動作について説明する。以下の説明においては、説明の簡略化のため、サージ電流保護回路ESD1、ESD2の機能については、無視して説明する。
(1)スイッチ151=オフ、スイッチ152=オフの場合
スイッチ151=オフ、スイッチ152=オフの場合には、電源判別部106の第1フリップフロップ回路155のデータ端子Dは、"L"レベル(=低電位側電源VSSレベル)となり、第2フリップフロップ回路156のデータ端子Dは、"L"レベル(=低電位側電源VSSレベル)となる。この結果、クロック端子CKに時計駆動部112からの第3クロック信号CK3に対応するデータ取り込みタイミングにおいて、第1フリップフロップ回路155の出力端子Mは、"L"レベル、反転出力端子XMは"H"レベルとなる。同様にクロック端子CKに時計駆動部112からの第3クロック信号CK3に対応するデータ取り込みタイミングにおいて、第2フリップフロップ回路156の出力端子Mは、"L"レベル、反転出力端子XMは"H"レベルとなる。従って、AND回路157の出力である信号SN1="H"レベルとなり、AND回路158〜160の出力SN2〜SN4は"L"レベルとなり、信号SN1="H"レベルに相当する電源判別信号SN(="1000")が出力されることとなる。
スイッチ151=オフ、スイッチ152=オフの場合には、電源判別部106の第1フリップフロップ回路155のデータ端子Dは、"L"レベル(=低電位側電源VSSレベル)となり、第2フリップフロップ回路156のデータ端子Dは、"L"レベル(=低電位側電源VSSレベル)となる。この結果、クロック端子CKに時計駆動部112からの第3クロック信号CK3に対応するデータ取り込みタイミングにおいて、第1フリップフロップ回路155の出力端子Mは、"L"レベル、反転出力端子XMは"H"レベルとなる。同様にクロック端子CKに時計駆動部112からの第3クロック信号CK3に対応するデータ取り込みタイミングにおいて、第2フリップフロップ回路156の出力端子Mは、"L"レベル、反転出力端子XMは"H"レベルとなる。従って、AND回路157の出力である信号SN1="H"レベルとなり、AND回路158〜160の出力SN2〜SN4は"L"レベルとなり、信号SN1="H"レベルに相当する電源判別信号SN(="1000")が出力されることとなる。
(2)スイッチ151=オン、スイッチ152=オフの場合
スイッチ151=オン、スイッチ152=オフの場合には、電源判別部106の第1フリップフロップ回路155のデータ端子Dは、"H"レベル(=高電位側電源VDDレベル)となり、第2フリップフロップ回路156のデータ端子Dは、"L"レベル(=低電位側電源VSSレベル)となる。この結果、クロック端子CKに時計駆動部112からの第3クロック信号CK3に対応するデータ取り込みタイミングにおいて、第1フリップフロップ回路155の出力端子Mは、"H"レベル、反転出力端子XMは"L"レベルとなる。一方、クロック端子CKに時計駆動部112からの第3クロック信号CK3に対応するデータ取り込みタイミングにおいて、第2フリップフロップ回路156の出力端子Mは、"L"レベル、反転出力端子XMは"H"レベルとなる。従って、AND回路158の出力である信号SN2="H"レベルとなり、AND回路157、159、160の出力SN1、SN3、SN4は"L"レベルとなり、信号SN2="H"レベルに相当する電源判別信号SN(="0100")が出力されることとなる。
スイッチ151=オン、スイッチ152=オフの場合には、電源判別部106の第1フリップフロップ回路155のデータ端子Dは、"H"レベル(=高電位側電源VDDレベル)となり、第2フリップフロップ回路156のデータ端子Dは、"L"レベル(=低電位側電源VSSレベル)となる。この結果、クロック端子CKに時計駆動部112からの第3クロック信号CK3に対応するデータ取り込みタイミングにおいて、第1フリップフロップ回路155の出力端子Mは、"H"レベル、反転出力端子XMは"L"レベルとなる。一方、クロック端子CKに時計駆動部112からの第3クロック信号CK3に対応するデータ取り込みタイミングにおいて、第2フリップフロップ回路156の出力端子Mは、"L"レベル、反転出力端子XMは"H"レベルとなる。従って、AND回路158の出力である信号SN2="H"レベルとなり、AND回路157、159、160の出力SN1、SN3、SN4は"L"レベルとなり、信号SN2="H"レベルに相当する電源判別信号SN(="0100")が出力されることとなる。
(3)スイッチ151=オフ、スイッチ152=オンの場合
スイッチ151=オフ、スイッチ152=オンの場合には、電源判別部106の第1フリップフロップ回路155のデータ端子Dは、"L"レベル(=低電位側電源VSSレベル)となり、第2フリップフロップ回路156のデータ端子Dは、"H"レベル(=高電位側電源VDDレベル)となる。この結果、クロック端子CKに時計駆動部112からの第3クロック信号CK3に対応するデータ取り込みタイミングにおいて、第1フリップフロップ回路155の出力端子Mは、"L"レベル、反転出力端子XMは"H"レベルとなる。一方、クロック端子CKに時計駆動部112からの第3クロック信号CK3に対応するデータ取り込みタイミングにおいて、第2フリップフロップ回路156の出力端子Mは、"H"レベル、反転出力端子XMは"L"レベルとなる。従って、AND回路159の出力である信号SN3="H"レベルとなり、AND回路157、158、160の出力SN1、SN2、SN4は"L"レベルとなり、信号SN3="H"レベルに相当する電源判別信号SN(="0010")が出力されることとなる。
スイッチ151=オフ、スイッチ152=オンの場合には、電源判別部106の第1フリップフロップ回路155のデータ端子Dは、"L"レベル(=低電位側電源VSSレベル)となり、第2フリップフロップ回路156のデータ端子Dは、"H"レベル(=高電位側電源VDDレベル)となる。この結果、クロック端子CKに時計駆動部112からの第3クロック信号CK3に対応するデータ取り込みタイミングにおいて、第1フリップフロップ回路155の出力端子Mは、"L"レベル、反転出力端子XMは"H"レベルとなる。一方、クロック端子CKに時計駆動部112からの第3クロック信号CK3に対応するデータ取り込みタイミングにおいて、第2フリップフロップ回路156の出力端子Mは、"H"レベル、反転出力端子XMは"L"レベルとなる。従って、AND回路159の出力である信号SN3="H"レベルとなり、AND回路157、158、160の出力SN1、SN2、SN4は"L"レベルとなり、信号SN3="H"レベルに相当する電源判別信号SN(="0010")が出力されることとなる。
(4)スイッチ151=オン、スイッチ152=オンの場合
スイッチ151=オン、スイッチ152=オンの場合には、電源判別部106の第1フリップフロップ回路155のデータ端子Dは、"H"レベル(=高電位側電源VDDレベル)となり、第2フリップフロップ回路156のデータ端子Dは、"H"レベル(=高電位側電源VDDレベル)となる。この結果、クロック端子CKに時計駆動部112からの第3クロック信号CK3に対応するデータ取り込みタイミングにおいて、第1フリップフロップ回路155の出力端子Mは、"H"レベル、反転出力端子XMは"L"レベルとなる。同様にクロック端子CKに時計駆動部112からの第3クロック信号CK3に対応するデータ取り込みタイミングにおいて、第2フリップフロップ回路156の出力端子Mは、"H"レベル、反転出力端子XMは"L"レベルとなる。従って、AND回路160の出力である信号SN4="H"レベルとなり、AND回路157〜159の出力SN1〜SN3は"L"レベルとなり、信号SN4="H"レベルに相当する電源判別信号SN(="0001")が出力されることとなる。
スイッチ151=オン、スイッチ152=オンの場合には、電源判別部106の第1フリップフロップ回路155のデータ端子Dは、"H"レベル(=高電位側電源VDDレベル)となり、第2フリップフロップ回路156のデータ端子Dは、"H"レベル(=高電位側電源VDDレベル)となる。この結果、クロック端子CKに時計駆動部112からの第3クロック信号CK3に対応するデータ取り込みタイミングにおいて、第1フリップフロップ回路155の出力端子Mは、"H"レベル、反転出力端子XMは"L"レベルとなる。同様にクロック端子CKに時計駆動部112からの第3クロック信号CK3に対応するデータ取り込みタイミングにおいて、第2フリップフロップ回路156の出力端子Mは、"H"レベル、反転出力端子XMは"L"レベルとなる。従って、AND回路160の出力である信号SN4="H"レベルとなり、AND回路157〜159の出力SN1〜SN3は"L"レベルとなり、信号SN4="H"レベルに相当する電源判別信号SN(="0001")が出力されることとなる。
図7に計測部、補正制御部および補正時間選択部の詳細構成図を示す。計測部104は、一方の入力端子に時計駆動部112からの第2クロック信号CK2の反転信号が入力され、他方の入力端子に後述する非急速充電時間計測終了信号SWが入力され、両入力信号の論理和をとって出力するOR回路165と、クロック端子CKにOR回路165の出力信号が入力され、リセット端子に急速充電検出信号SCが入力される第1カウンタ166と、第1カウント166のカウント出力端子Q1〜Q4のうちのカウント出力端子Q4(MSB)の出力信号が入力され、入力信号を反転して出力するインバータ167と、クロック端子CKにインバータ167の出力信号が入力され、リセット端子に急速充電検出信号SCが入力され、カウント出力端子Q1〜Q4から4ビットの補正時間信号SVを出力する第2カウンタ168と、を備えて構成されている。
補正制御部105は、入力端子に急速充電検出信号SCが入力され、急速充電検出信号SCを反転して出力するインバータ170と、入力端子に充電検出信号SAが入力され、充電検出信号SAを反転して出力するインバータ171と、一方の入力端子に急速充電検出信号SCの反転信号が入力され、他方の入力端子に第2残量表示検出信号SRの反転信号が入力され、両入力信号の論理積をとって出力するAND回路172と、一方の入力端子にAND回路172の出力信号が入力され、他方の入力端子に非急速充電時間計測終了信号SWが入力され、両入力信号の論理和の否定をとって出力するNOR回路173と、データ端子Dに高電位側電源VDDが接続され、クロック端子Cに急速充電検出信号SCの反転信号が入力され、リセット端子にNOR回路173の出力信号の反転信号が入力され、出力端子Mから電圧検出補正信号SGを出力するフリップフロップ回路174と、データ端子Dに高電位側電源VDDが接続され、クロック端子Cにフリップフロップ回路174の反転出力端子XMが接続され、リセット端子Rに充電検出信号SAの反転信号が入力され、出力端子Mから残量表示ランクアップ禁止信号SLを出力するフリップフロップ回路175と、を備えて構成されている。
補正時間選択部110は、一方の入力端子に第2カウンタ168のカウント出力端子Q1が接続され、他方の入力端子に電源判別信号SNを構成する1ビットの信号SN1が入力され、両入力端子の論理積をとって出力するAND回路180と、一方の入力端子に第2カウンタ168のカウント出力端子Q2が接続され、他方の入力端子に電源判別信号SNを構成する1ビットの信号SN2が入力され、両入力端子の論理積をとって出力するAND回路181と、一方の入力端子に第2カウンタ168のカウント出力端子Q3が接続され、他方の入力端子に電源判別信号SNを構成する1ビットの信号SN3が入力され、両入力端子の論理積をとって出力するAND回路182と、一方の入力端子に第2カウンタ168のカウント出力端子Q4が接続され、他方の入力端子に電源判別信号SNを構成する1ビットの信号SN4が入力され、両入力端子の論理積をとって出力するAND回路183と、AND回路180〜183の出力信号の論理和をとって、非急速充電時間計測終了信号SWとして出力するOR回路184と、を備えて構成されている。
ここで、計測部、補正制御部および補正時間選択部の概要動作を説明する。まず、計測部104の動作について説明する。計測部104のOR回路165は、時計駆動部112からの第2クロック信号CK2の反転信号が"H"レベルの期間あるいは補正時間選択部110から出力される非急速充電時間計測終了信号SWが"H"レベルの期間、"H"レベルの信号を第1カウンタ166に出力する。これにより第1カウンタ166は、急速充電検出信号SCが"H"レベルとなってリセットされるまで、時計駆動部112からの第2クロック信号CK2の反転信号あるいは非急速充電時間計測終了信号SWに基づいてカウントアップを行い、カウント出力端子Q4(MSB)の出力信号(初期状態では"L"レベル)をインバータ167に出力する。すなわち、第1カウンタ166は、クロック周期を1/16(補正時間としては8倍)にして出力することとなる。インバータ167は、カウント出力端子Q4(MSB)の出力信号を反転して第2カウンタ168に出力する(初期状態では出力信号="H"レベル)。これにより第2カウンタ168は、カウント出力端子Q4(MSB)の出力信号に基づいてカウントアップを行い、カウント出力端子Q1〜Q4の出力信号である補正時間信号SVを補正時間選択部110に出力する。
すなわち、第2カウンタ168は、第1カウンタ166のクロック周期の16倍(=16倍×1倍)の時間を有する補正時間に対応する信号を出力端子Q1から出力し、32倍(=16倍×2倍)の時間を有する補正時間に対応する信号を出力端子Q2から出力し、64倍(=16倍×4倍)の時間を有する補正時間に対応する信号を出力端子Q3から出力し、128倍(=16倍×8倍)の時間を有する補正時間に対応する信号を出力端子Q4から出力することとなる。次に補正時間選択部110の動作を説明する。補正時間選択部110のAND回路180は、電源判別信号SNを構成する信号SN1が"H"レベルとなった場合に、第2カウンタ168の出力端子Q1の出力信号、すなわち、第1カウンタ166のクロックCK2の周期の16倍の時間を有する補正時間に対応する信号を出力する。
また、AND回路181は、電源判別信号SNを構成する信号SN2が"H"レベルとなった場合に、第2カウンタ168の出力端子Q2の出力信号に同期した信号、すなわち、第1カウンタ166のクロックCK2の周期の32倍の時間を有する補正時間に対応する信号を出力する。また、AND回路182は、電源判別信号SNを構成する信号SN3が"H"レベルとなった場合に、第2カウンタ168の出力端子Q3の出力信号に同期した信号、すなわち、第1カウンタ166のクロックCK2の周期の64倍の時間を有する補正時間に対応する信号を出力する。また、AND回路183は、電源判別信号SNを構成する信号SN4が"H"レベルとなった場合に、第2カウンタ168の出力端子Q4の出力信号に同期した信号、すなわち、第1カウンタ166のクロックCK2の周期の128倍の時間を有する補正時間に対応する信号を出力する。これらにより、OR回路184は、電源判別信号SNを構成する信号SN1〜SN4のいずれかが"H"レベルとなった場合に対応するAND回路180〜183の信号を非急速充電時間計測終了信号SWとして出力することとなる。
次に補正制御部105の動作について説明する。
補正制御部105のインバータ170は、入力された急速充電検出信号SCを反転して計測部104、AND回路172およびフリップフロップ回路174のクロック端子Cに出力する。これによりフリップフロップ回路174は、クロック端子Cに急速充電検出信号SCの反転信号が"L"レベル、すなわち、急速充電時に電圧検出補正信号SGを"H"レベルとして出力端子Mから出力し、急速充電時に電圧検出補正を行わせることとなる。一方、AND回路172の出力は、急速充電検出信号SCの反転信号が"H"レベル、かつ、3ビットで表される第2残量表示検出信号SRの各ビットが全て"L"レベルの場合、すなわち、非急速充電期間、かつ、第2残量表示が所定の表示(後述のBLD表示)を行うべき期間(二次電源電圧が所定の下限電圧を下回っている期間)に"H"レベルの出力信号をNOR回路173に出力する。NOR回路173は、AND回路172の出力が"H"レベルあるいは非急速充電時間計測終了信号SWが"H"レベルの場合に"L"レベルの出力信号を出力し、フリップフロップ回路174をリセットして、"L"レベルの電圧検出補正信号SGを出力させる。すなわち、電圧補正を行わせないようにする。
補正制御部105のインバータ170は、入力された急速充電検出信号SCを反転して計測部104、AND回路172およびフリップフロップ回路174のクロック端子Cに出力する。これによりフリップフロップ回路174は、クロック端子Cに急速充電検出信号SCの反転信号が"L"レベル、すなわち、急速充電時に電圧検出補正信号SGを"H"レベルとして出力端子Mから出力し、急速充電時に電圧検出補正を行わせることとなる。一方、AND回路172の出力は、急速充電検出信号SCの反転信号が"H"レベル、かつ、3ビットで表される第2残量表示検出信号SRの各ビットが全て"L"レベルの場合、すなわち、非急速充電期間、かつ、第2残量表示が所定の表示(後述のBLD表示)を行うべき期間(二次電源電圧が所定の下限電圧を下回っている期間)に"H"レベルの出力信号をNOR回路173に出力する。NOR回路173は、AND回路172の出力が"H"レベルあるいは非急速充電時間計測終了信号SWが"H"レベルの場合に"L"レベルの出力信号を出力し、フリップフロップ回路174をリセットして、"L"レベルの電圧検出補正信号SGを出力させる。すなわち、電圧補正を行わせないようにする。
また、フリップフロップ回路174は、クロック端子Cに急速充電検出信号SCの反転信号が"L"レベル、すなわち、急速充電時に"L"レベルの信号を出力端子XMから出力し、その後上記条件によりフリップフロップ回路174がリセットされると、出力端子XMは"L"レベルから"H"レベルに遷移し、これがフリップフロップ回路175のクロック端子Cへ入力されることとなる。これによりフリップフロップ回路175のクロック端子Cには、急速充電検出時に"L"レベルが入力され、電圧補正終了時には"H"レベルが入力される。そして、クロック端子Cにおいて"L"レベルから"H"レベルへの遷移(信号立ち上がり)を検出して、電圧補正終了タイミングに同期して残量表示ランクアップ禁止信号SL"H"レベルとして出力端子Mから出力し、電圧補正終了時における残量表示ランクアップを禁止することとなる。これは、電圧補正終了にともなって充電が行われていないにも拘わらず残量表示のランクが上がってしまうのを防止し、すなわち、電池残量は増加していないにも拘わらず表示がより残量の多い側へ移行してしまうのを防止して、ユーザの表示に対する違和感をなくすためのものである。
従って、その後、充電が検出された場合には、フリップフロップ回路175のリセット端子Rに入力された"H"レベルの充電検出信号SAによりフリップフロップ回路175はリセットされ、ランクアップ禁止信号SLは"L"レベルとなり、ランクアップ禁止が解除される。図8にオフセット電圧発生/オフセット電圧選択部、検出対象電圧発生部および電圧判別部を含む電圧検出ユニットの詳細構成図を示す。電圧検出ユニット117のオフセット電圧発生/オフセット電圧選択部107は、大別すると、オフセット電圧SHを発生するオフセット電圧発生部107Aおよび実際に発生させるべきオフセット電圧SHを選択的に定めるオフセット電圧選択部107Bを備えて構成されている。オフセット電圧発生部107Aは、入力端子に電圧検出補正信号SGが入力され、電圧検出補正信号SGを反転して出力するインバータ190と、インバータ190の出力信号に基づいて、オフセット電圧非印加時にオン状態となるNチャネルMOSトランジスタQ30と、NチャネルMOSトランジスタQ30に並列に接続され、各々が直列に接続された抵抗R31〜R34と、を備えて構成されている。
オフセット電圧選択部107Bは、ドレインにオフセット電圧発生部107Aの抵抗R31と抵抗R32との接続点が接続され、ソースに低電位側電源VSSが接続され、ゲートに電源判別信号SNを構成する1ビットの信号SN1が入力されてオン/オフ制御されるNチャネルMOSトランジスタQ31と、ドレインにオフセット電圧発生部107Aの抵抗R32と抵抗R33との接続点が接続され、ソースに低電位側電源VSSが接続され、ゲートに電源判別信号SNを構成する1ビットの信号SN2が入力されてオン/オフ制御されるNチャネルMOSトランジスタQ32と、ドレインにオフセット電圧発生部107Aの抵抗R33と抵抗R34との接続点が接続され、ソースに低電位側電源VSSが接続され、ゲートに電源判別信号SNを構成する1ビットの信号SN3が入力されてオン/オフ制御されるNチャネルMOSトランジスタQ33と、ドレインにオフセット電圧発生部107Aの抵抗R34が接続され、ソースに低電位側電源VSSが接続され、ゲートに電源判別信号SNを構成する1ビットの信号SN4が入力されてオン/オフ制御されるNチャネルMOSトランジスタQ34と、を備えて構成されている。
従って、オフセット電圧選択部107Bは、電源判別信号SNに対応する電源に応じて抵抗R31〜R34のいずれかを高電位側電源VDDと低電位側電源VSSとの間に挿入し、その分圧比を変更して実効的に検出対象電圧SKにオフセット電圧SHを重畳することとなる。検出対象電圧発生部108は、入力端子に5ビットの電圧検出タイミング信号SXを構成する1ビットの信号SX0が入力され、信号SX0を反転して出力するインバータ191と、インバータ191の出力信号に基づいて、オン/オフ制御されるPチャネルMOSトランジスタQ40と、PチャネルMOSトランジスタQ40に直列に接続され抵抗R41〜R45と、ドレインに抵抗R42と抵抗R43との接続点が接続され、ソースにオフセット電圧発生部107AのNチャネルMOSトランジスタQ30のドレインが接続され、ゲートに電圧検出タイミング信号SXを構成する1ビットの信号SX1が入力されたNチャネルMOSトランジスタQ41と、ドレインに抵抗R43と抵抗R44との接続点が接続され、ソースにオフセット電圧発生部107AのNチャネルMOSトランジスタQ30のドレインが接続され、ゲートに電圧検出タイミング信号SXを構成する1ビットの信号SX2が入力されたNチャネルMOSトランジスタQ42と、ドレインに抵抗R44と抵抗R45との接続点が接続され、ソースにオフセット電圧発生部107AのNチャネルMOSトランジスタQ30のドレインが接続され、ゲートに電圧検出タイミング信号SXを構成する1ビットの信号SX3が入力されたNチャネルMOSトランジスタQ43と、ドレインに抵抗R45が接続され、ソースにオフセット電圧発生部107AのNチャネルMOSトランジスタQ30のドレインが接続され、ゲートに電圧検出タイミング信号SXを構成する1ビットの信号SX4が入力されたNチャネルMOSトランジスタQ44と、を備えて構成されている。
電圧判別部109は、一方の入力端子に検出対象電圧発生部108の抵抗R41および抵抗R42の接続点が接続されて検出対象電圧SKが入力され、他方の入力端子に基準電圧Vrefが入力されてイネーブル端子ENに入力される信号SX0が"H"レベルである場合に電圧検出結果信号SSを出力するコンパレータ192を備えて構成されている。この場合において、PチャネルMOSトランジスタQ40およびコンパレータ192にイネーブル端子ENが設けられているのは、検出対象電圧発生部108、オフセット電圧発生部107Aおよびコンパレータ192を電圧検出時のみ動作させ、より一層の低消費電力化を図るためである。
図9に電圧検出結果選択部の詳細構成図を示す。電圧検出結果選択部111は、データ端子Dに電圧検出結果信号SSが入力され、クロック端子CK0に時計駆動部112からの第3クロック信号CK3が入力され、クロック端子CK1に電圧検出タイミング信号SXを構成する1ビットの信号SX1が入力され、クロック端子CK2に電圧検出タイミング信号SXを構成する1ビットの信号SX2が入力され、クロック端子CK3に電圧検出タイミング信号SXを構成する1ビットの信号SX3が入力され、クロック端子CK4に電圧検出タイミング信号SXを構成する1ビットの信号SX4が入力され、第1出力端子YP1〜YP4から4ビットの検出データおよび第2出力端子YN1〜YN4から4ビットの非検出データを出力する微分パルス生成回路195と、3ビットの入力端子IN1に昇降圧制御信号SOが入力され、入力端子IN2〜IN5に4ビットの電源判別信号SN(=SN1〜SN4)が入力され、入力信号の状態に基づいてデコード処理を行い、デコード結果である4ビットのデータを出力端子OUT1〜OUT4を介して出力するデコーダ196と、を備えて構成されている。
また、電圧検出結果選択部111は、一方の入力端子に第1出力端子YP1が接続され、他方の入力端子にデコーダ196の出力端子OUT1が接続され、両端子の入力信号の論理積をとって出力するAND回路197と、一方の入力端子に第1出力端子YP2が接続され、他方の入力端子にデコーダ196の出力端子OUT2が接続され、両端子の入力信号の論理積をとって出力するAND回路198と、一方の入力端子に第1出力端子YP3が接続され、他方の入力端子にデコーダ196の出力端子OUT3が接続され、両端子の入力信号の論理積をとって出力するAND回路199と、一方の入力端子に第1出力端子YP4が接続され、他方の入力端子にデコーダ196の出力端子OUT4が接続され、両端子の入力信号の論理積をとって出力するAND回路200と、AND回路197〜200の出力端子が接続され、全入力信号の論理和をとって電圧検出結果選択信号SPを構成する1ビットの信号UPCKを出力するOR回路201と、一方の入力端子に第2出力端子YN1が接続され、他方の入力端子にデコーダ196の出力端子OUT1が接続され、両端子の入力信号の論理積をとって出力するAND回路202と、を備えて構成されている。さらに電圧検出結果選択部111は、一方の入力端子に第2出力端子YN2が接続され、他方の入力端子にデコーダ196の出力端子OUT2が接続され、両端子の入力信号の論理積をとって出力するAND回路203と、一方の入力端子に第2出力端子YN3が接続され、他方の入力端子にデコーダ196の出力端子OUT3が接続され、両端子の入力信号の論理積をとって出力するAND回路204と、一方の入力端子に第2出力端子YN4が接続され、他方の入力端子にデコーダ196の出力端子OUT4が接続され、両端子の入力信号の論理積をとって出力するAND回路205と、AND回路202〜205の出力端子が接続され、全入力信号の論理和をとって電圧検出結果選択信号SPを構成する1ビットの信号DOWNCKを出力するOR回路206と、を備えて構成されている。
ここで、図25を参照して電圧検出結果選択部111の動作を説明する。まず、電圧検出タイミング信号SXについて図25(a)を参照して説明する。電圧検出タイミング信号SXは、実際には、5つの信号SX0〜SX4で構成されており、電圧検出タイミング信号SXの出力周期である検出周期は周期TCとなっている。そして信号SX0は、他の4つの信号SX1〜SX4のうちいずれかの信号が"H"レベルとなるタイミングで"H"レベルとなる信号である。次に信号SX1を例として、電圧検出結果選択部111の動作を電圧検出ユニット117の動作と絡めて説明する。信号SX1が"H"レベルとなると、同じタイミングで信号SX0も"H"レベルとなり、PチャネルMOSトランジスタQ40がオン状態となり、検出対象電圧発生部108、オフセット電圧発生部107Aへ電力が供給される。また、NチャネルMOSトランジスタQ41がオン状態となり検出対象電圧発生部108においては、抵抗R41に抵抗R42のみが直列に接続され、検出対象電圧SKは、オフセット電圧SHが重畳されない場合には、高電位側電源VDDと低電位側電源VSSとの間の電圧を抵抗R41および抵抗R42で分圧した電圧となる。
一方、図25(b)に示すように、信号SX1が"H"レベルとなるタイミングでは、信号SX0も"H"レベルとなるため、電圧判別部109を構成するコンパレータ192は動作状態となり、検出対象電圧SKと基準電圧Vrefを比較し、比較結果を電圧検出結果信号SSとして出力する。すなわち、上記構成の検出対象電圧発生部108によれば、電圧検出タイミング信号SXにより分圧比を変更して高電位側電源VDDと低電位側電源VSSとの間の電圧を分圧し、検出対象電圧SKを所定の電圧範囲とするので、電圧判別部109のコンパレータ192の入力端子に常に一定の基準電圧Vrefを印加した状態で、様々な電圧範囲の検出対象電圧SKを測定することができ、ひいては、複数の残量表示を一つのコンパレータ出力に基づいて行うことができることとなるのである。より詳細には、検出対象電圧SKよりも基準電圧Vrefが高くなると、電圧検出結果信号SSは、"L"レベルから"H"レベルに遷移し、この結果、第1出力端子YP1は電圧検出結果信号SSの立ち上がりに同期して"H"レベルとなる微分パルスを生成し出力する。従って、第1出力端子YP1が"H"レベルとなるタイミングにおいて、デコーダ196の出力端子OUT1が"H"レベルとなる電源が用いられ、かつ、昇降圧制御信号SOもデコーダ196の出力端子OUT1が"H"レベルとなるべく設定されている場合には、AND回路197の出力がそのまま、電圧検出結果選択信号SPを構成する1ビットのUPCKとして出力されることとなる。
これに対し、基準電圧Vrefが検出対象電圧SKよりも低くなると、図25(c)に示すように、電圧検出結果信号SSは、"H"レベルから"L"レベルに遷移し、この結果、第1出力端子YN1は電圧検出結果信号SSの立ち下がりに同期して"H"レベルとなる微分パルスを生成し出力する。従って、第1出力端子YN1が"H"レベルとなるタイミングにおいて、デコーダ196の出力端子OUT1が"H"レベルとなる電源が用いられ、かつ、昇降圧制御信号SOもデコーダ196の出力端子OUT1が"H"レベルとなるべく設定されている場合には、AND回路202の出力がそのまま、電圧検出結果選択信号SPを構成する1ビットのDOWNCKとして出力されることとなる。図10に残量検出部および比較部の詳細構成図を示す。残量検出部118は、大別すると、第1残量検出部113と、第2残量検出部114と、を備えて構成されている。第1残量検出部113は、アップクロック端子UPCKに電圧検出結果選択信号SPを構成する1ビットの信号UPCKが入力され、ダウンクロック端子DOWNCKに電圧検出結果選択信号SPを構成する1ビットの信号DOWNCKが入力され、カウント出力端子Q1〜Q3から第1残量表示検出信号SQを出力するアップダウンカウンタを備えて構成されている。
第2残量検出部114は、データ端子Dに第1残量検出部113のカウント出力端子Q1が接続され、クロック端子CKに残量表示ランクアップ禁止信号SLが入力され、出力端子M1から第2残量表示検出信号SRを構成する1ビットの信号SR1を出力するフリップフロップ回路210と、データ端子Dに第1残量検出部113のカウント出力端子Q2が接続され、クロック端子CKに残量表示ランクアップ禁止信号SLが入力され、出力端子M2から第2残量表示検出信号SRを構成する1ビットの信号SR2を出力するフリップフロップ回路211と、データ端子Dに第1残量検出部113のカウント出力端子Q3が接続され、クロック端子CKに残量表示ランクアップ禁止信号SLが入力され、出力端子M3から第2残量表示検出信号SRを構成する1ビットの信号SR3を出力するフリップフロップ回路212と、を備えて構成されている。なお、残量検出部118の概要動作については、比較部の構成の説明後に説明する。
比較部115は、大別すると、比較回路115Aと、選択回路115Bと、を備えて構成されている。比較回路115Aは、値Nに対応する3ビットの第1残量表示検出信号SQが入力される第1入力端子A〜Cと、値nに対応する3ビットの第2残量表示検出信号SRが入力される第2入力端子a〜cと、値Nが値nより大の場合、すなわち、N>nの場合に"H"レベルとなる信号を出力する出力端子を備えて構成されている。選択回路115Bは、値Nに対応する3ビットの第1残量表示検出信号SQが入力される第1入力端子A〜Cと、値nに対応する3ビットの第2残量表示検出信号SRが入力される第2入力端子a〜cと、比較回路115Aの出力端子の信号レベルが"H"レベルの場合、すなわち、N>nの場合には、第2入力端子a〜cの入力信号をそのまま残量表示結果信号SUとして出力し、比較回路115Aの出力端子の信号レベルが"L"レベルの場合、すなわち、N≦nの場合には、第1入力端子A〜Cの入力信号をそのまま残量表示結果信号SUとして出力する選択回路115Bと、を備えて構成されている。
ここで、残量検出部118と比較部115の概要動作について説明する。残量検出部118は、常時残量検出を行っており、残量表示ランクアップ禁止信号SLが"L"レベルとなっている通常時においては、第1残量検出部113の出力(N:A、B、C)と第2残量検出部114の出力(n:a、b、c)は等しくなっている(N=n)。従って、比較部115の比較回路115Aの出力端子は"L"レベルとなっており、選択回路115Bは、第1残量検出部113側の出力(N:A、B、C)を残量表示結果信号SUとして出力する。しかし、補正電圧の印加終了時において、残量表示ランクアップ禁止信号SLが"H"レベルとなると、第2残量検出114のフリップフロップ回路210、211、212はラッチ状態となり、前回の出力(n:a、b、c)を保持することとなる。
従って、残量表示のランクアップが禁止されている場合であって、第1残量検出部113の出力(N:A、B、C)がランクアップ状態となった場合、すなわち、第1残量検出部113の出力(N:A、B、C)が第2残量検出部114の出力(n:a、b、c)よりも大きくなった場合には(N>n)、比較部115の比較回路115Aの出力端子は"H"レベルとなり、選択回路115Bは、第2残量検出部114側の出力(n:a、b、c)を残量表示結果信号SUとして出力することとなり、ランクアップの禁止が実現される。
[1.3] 第1実施形態の動作
次に第1実施形態の動作について説明する。
[1.3.1] 非充電時および通常充電時の動作
まず、非充電時および通常充電時(携帯に伴う充電)における大容量コンデンサ(=二次電源)の残量表示動作について説明する。以下の説明においては、4種の残量表示切替用電圧VA、VB、VC、VBLDが設定されており、それらの関係は、次の通りである。
|VC|>|VB|>|VA|>|VBLD|この場合において、4種の電圧VA、VB、VC、VBLDは、大容量コンデンサの実際の電圧であり、本実施形態等のように昇降圧倍率Nで昇降圧を行った後に電圧検出を行っている場合には、昇降圧後の電圧VXnを昇降圧倍率Nで除した電圧に等しくなる(図12、図18、図20、図22参照)。
次に第1実施形態の動作について説明する。
[1.3.1] 非充電時および通常充電時の動作
まず、非充電時および通常充電時(携帯に伴う充電)における大容量コンデンサ(=二次電源)の残量表示動作について説明する。以下の説明においては、4種の残量表示切替用電圧VA、VB、VC、VBLDが設定されており、それらの関係は、次の通りである。
|VC|>|VB|>|VA|>|VBLD|この場合において、4種の電圧VA、VB、VC、VBLDは、大容量コンデンサの実際の電圧であり、本実施形態等のように昇降圧倍率Nで昇降圧を行った後に電圧検出を行っている場合には、昇降圧後の電圧VXnを昇降圧倍率Nで除した電圧に等しくなる(図12、図18、図20、図22参照)。
[1.3.1.1] 非充電時の動作
最初に大容量コンデンサ48の電圧が低下する場合、すなわち、非充電時の動作について図11(a)を参照して説明する。この場合には、残量検出部118の第1残量検出部113の出力(N:A、B、C)に基づいて残量表示を行うこととなる。初期状態においてフル充電状態であるとすると、電池電圧VTKNは、|VTKN|≧|VC|となっており、この状態は、秒針が現在の表示位置から16[Hz]の運針ステップで30秒分進められるD表示が行われるべき状態であるとされる(ステップS1)。
最初に大容量コンデンサ48の電圧が低下する場合、すなわち、非充電時の動作について図11(a)を参照して説明する。この場合には、残量検出部118の第1残量検出部113の出力(N:A、B、C)に基づいて残量表示を行うこととなる。初期状態においてフル充電状態であるとすると、電池電圧VTKNは、|VTKN|≧|VC|となっており、この状態は、秒針が現在の表示位置から16[Hz]の運針ステップで30秒分進められるD表示が行われるべき状態であるとされる(ステップS1)。
したがって、このD表示が行われるべき状態において、第2外部入力部Gを操作し、残量表示部116に対し、残量表示入力信号を入力し電池残量表示への移行を指示すると、残量表示部116から残量表示信号STがモータ駆動部Eに出力され、モータ駆動部Eはモータ駆動信号SFによりステッピングモータを駆動し、秒針が現在の表示位置から16[Hz]の運針ステップで30秒分進められる(=D表示)。このD表示は、図12に示すように、電池電圧VTKNが計時装置1を駆動可能な持続時間としてd日(例えば、180日)以上に相当すると判断される場合に行われるものである。D表示を行った後は、その状態を保持し、実際の時刻とD表示により表示されている表示時刻が一致すると運針を再開することとなる。残量検出部118の第1残量検出部113の出力(N:A、B、C)に対応する電池電圧VTKNの絶対値と電圧=VCの絶対値との比較の結果が(ステップS2)、|VTKN|≧|VC|である場合には(ステップS2;No)、この状態は、上述したD表示が行われるべき状態であるとされる(ステップS1)。
ステップS2の判別において、|VTKN|<|VC|である場合には(ステップS2;Yes)、この状態は、秒針が現在の表示位置から16[Hz]の運針ステップで20秒分進められるC表示が行われるべき状態であるとされる(ステップS3)。したがって、このC表示が行われるべき状態において、第2外部入力部Gを操作し、残量表示部116に対して残量表示入力信号を入力し電池残量表示への移行を指示すると、残量表示部116から残量表示信号STがモータ駆動部Eに出力され、モータ駆動部Eはモータ駆動信号SFによりステッピングモータを駆動し、秒針が現在の表示位置から16[Hz]の運針ステップで20秒分進められる(=C表示)。このC表示は、図12に示すように、電池電圧VTKNが計時装置1を駆動可能な持続時間としてc日(例えば、30日)以上、かつ、d日(例えば、180日)未満に相当すると判断される場合に行われるものである。
残量検出部118の第1残量検出部113の出力(N:A、B、C)に対応する電池電圧VTKNの絶対値と電圧=VBの絶対値との比較の結果が(ステップS4)、|VTKN|≧|VB|である場合には(ステップS4;No)、この状態は、上述したC表示が行われるべき状態であるとされる(ステップS3)。ステップS4の判別において、|VTKN|<|VB|である場合には(ステップS4;Yes)、この状態は、秒針が現在の表示位置から8[Hz]の運針ステップで10秒分進められるB表示が行われるべき状態であるとされる(ステップS5)。従って、このB表示が行われるべき状態において、第2外部入力部Gを操作し、残量表示部116に対して残量表示入力信号を入力し電池残量表示への移行を指示すると、残量表示部116から残量表示信号STがモータ駆動部Eに出力され、モータ駆動部Eはモータ駆動信号SFによりステッピングモータを駆動し、秒針が現在の表示位置から8[Hz]の運針ステップで10秒分進められる(=B表示)。
このB表示は、図12に示すように、電池電圧VTKNが計時装置1を駆動可能な持続時間としてb日(例えば、7日)以上、かつ、c日(例えば、30日)未満に相当すると判断される場合に行われるものである。残量検出部118の第1残量検出部113の出力(N:A、B、C)に対応する電池電圧VTKNの絶対値と電圧=VAの絶対値との比較の結果が(ステップS6)、|VTKN|≧|VA|である場合には(ステップS6;No)、この状態は、上述したB表示が行われるべき状態であるとされる(ステップS5)。ステップS6の判別において、|VTKN|<|VA|である場合には(ステップS6;Yes)、この状態は、秒針が現在の表示位置から8[Hz]の運針ステップで5秒分進められるA表示が行われるべき状態であるとされる(ステップS7)。従って、このA表示が行われるべき状態において、第2外部入力部Gを操作し、残量表示部116に対して残量表示入力信号を入力し電池残量表示への移行を指示すると、残量表示部116から残量表示信号STがモータ駆動部Eに出力され、モータ駆動部Eはモータ駆動信号SFによりステッピングモータを駆動し、秒針が現在の表示位置から8[Hz]の運針ステップで5秒分進められる(=A表示)。
このA表示は、図12に示すように、電池電圧VTKNが計時装置1を駆動可能な持続時間としてa日(例えば、1日)以上、かつ、b日(例えば、7日)未満に相当すると判断される場合に行われるものである。残量検出部118の第1残量検出部113の出力(N:A、B、C)に対応する電池電圧VTKNの絶対値と電圧=VBLDの絶対値との比較の結果が(ステップS8)、|VTKN|≧|VBLD|である場合には(ステップS8;No)、この状態は、上述したA表示が行われるべき状態であるとされる(ステップS7)。ステップS8の判別において、|VTKN|<|VBLD|である場合には(ステップS8;Yes)、この状態は、秒針を1秒に1度運針する通常運針から秒針を2秒毎にまとめて2度(2秒分)運針するBLD表示が行われるべき状態であるとされる(ステップS9)。従って、このBLD表示が行われるべき状態においては、残量表示部116から残量表示信号STがモータ駆動部Eに出力され、モータ駆動部Eはモータ駆動信号SFによりステッピングモータを駆動し、秒針を1秒に1度運針する通常運針から秒針を2秒毎にまとめて2度(2秒分)運針する(=BLD表示)。
このBLD表示は、図12に示すように、電池電圧VTKNが計時装置1を通常駆動において駆動可能な持続時間としてa日(例えば、1日)未満に相当すると判断される場合に行われるものである。
[1.3.1.2] 通常充電時の動作
次に大容量コンデンサ48の電圧が携帯発電により上昇する場合、すなわち、通常充電時の動作について図11(b)を参照して説明する。携帯発電状態においては、図13に示すように、充電検出信号SAが"H"レベルとなる期間、すなわち、発電電圧SIが電池電圧VTKNを超過する期間は、時間tHC未満となっており、急速充電検出信号SCは、常に"L"レベルとなっている。また、非急速充電時間計測終了信号SWは、常に"H"レベルであり、カウントは停止されている。さらに電圧検出補正信号SGは、常に"L"レベルであり、検出対象電圧にオフセット電圧が含まれることはない。また、残量表示ランクアップ禁止信号SLは、常に"L"レベルであり、残量表示のランクアップが禁止されることはない。
次に大容量コンデンサ48の電圧が携帯発電により上昇する場合、すなわち、通常充電時の動作について図11(b)を参照して説明する。携帯発電状態においては、図13に示すように、充電検出信号SAが"H"レベルとなる期間、すなわち、発電電圧SIが電池電圧VTKNを超過する期間は、時間tHC未満となっており、急速充電検出信号SCは、常に"L"レベルとなっている。また、非急速充電時間計測終了信号SWは、常に"H"レベルであり、カウントは停止されている。さらに電圧検出補正信号SGは、常に"L"レベルであり、検出対象電圧にオフセット電圧が含まれることはない。また、残量表示ランクアップ禁止信号SLは、常に"L"レベルであり、残量表示のランクアップが禁止されることはない。
なお、この場合において、図13に示すように、第1残量表示検出信号SQ、第2残量表示検出信号SRおよび残量表示比較結果信号SUの状態は電圧検出タイミング信号SXの遷移タイミングにおいて変化しているのがわかる。初期状態において残量検出部118の第1残量検出部113の出力(N:A、B、C)に対応する電池電圧VTKNの絶対値が電圧=VBLDの絶対値よりも小さい場合、すなわち、|VTKN|<|VBLD|である場合には、この状態は、秒針を1秒に1度運針する通常運針から秒針を2秒毎にまとめて2度(2秒分)運針するBLD表示が行われるべき状態であるとされる(ステップS11)。従って、このBLD表示が行われるべき状態においては、残量表示部116から残量表示信号STがモータ駆動部Eに出力され、モータ駆動部Eはモータ駆動信号SFによりステッピングモータを駆動し、秒針を1秒に1度運針する通常運針から秒針を2秒毎にまとめて2度(2秒分)運針する(=BLD表示)。
より詳細には、図13に示すように、第1残量検出部113を構成するアップダウンカウンタの出力端子Q1="L"レベル、出力端子Q2="L"レベル、出力端子Q3="L"レベルとなっており(第1残量表示検出信号SQ)、第2残量検出部114を構成するフリップフロップ回路210の出力端子M1="L"レベル、フリップフロップ回路211の出力端子M2="L"レベル、フリップフロップ回路212の出力端子M3="L"レベルとなる(第2残量表示検出信号SR)。この結果、N=nであるので、比較部115の選択回路115Bの出力端子SEL1〜SEL3から第1残量表示検出信号SQの結果が出力され出力端子SEL1="L"レベル、出力端子SEL2="L"レベル、出力端子SEL3="L"レベルとなり、この出力端子SEL1〜SEL3の状態に対応する残量表示比較結果信号SUに対応して残量表示部116は、BLD表示を行うのである。
残量検出部118の第1残量検出部113の出力(N:A、B、C)に対応する電池電圧VTKNの絶対値と電圧=VBLDの絶対値との比較の結果が(ステップS12)、|VTKN|<|VBLD|である場合には(ステップS12;No)、この状態は、上述したBLD表示が行われるべき状態であるとされる(ステップS11)。ステップS12の判別において、|VTKN|≧|VBLD|である場合には(ステップS12;Yes)、2秒毎にまとめて2度(2秒分)運針するBLD表示が秒針を1秒に1度(1秒分)運針する通常運針となり、この状態は、秒針が現在の表示位置から8[Hz]の運針ステップで5秒分進められるA表示が行われるべき状態であるとされる(ステップS13)。
従って、このA表示が行われるべき状態において、第2外部入力部Gを操作し、残量表示部116に対して残量表示入力信号を入力し電池残量表示への移行を指示すると、残量表示部116から残量表示信号STがモータ駆動部Eに出力され、モータ駆動部Eはモータ駆動信号SFによりステッピングモータを駆動し、秒針が現在の表示位置から8[Hz]の運針ステップで5秒分進められる(=A表示)。より詳細には、図13に示すように、第1残量検出部113を構成するアップダウンカウンタの出力端子Q1="H"レベル、出力端子Q2="L"レベル、出力端子Q3="L"レベルとなっており(第1残量表示検出信号SQ)、第2残量検出部114を構成するフリップフロップ回路210の出力端子M1="H"レベル、フリップフロップ回路211の出力端子M2="L"レベル、フリップフロップ回路212の出力端子M3="L"レベルとなる(第2残量表示検出信号SR)。
この結果、N=nであるので、比較部115の選択回路115Bの出力端子SEL1〜SEL3から第1残量表示検出信号SQの結果が出力され出力端子SEL1="H"レベル、出力端子SEL2="L"レベル、出力端子SEL3="L"レベルとなり、この出力端子SEL1〜SEL3の状態に対応する残量表示比較結果信号SUに対応して残量表示部116は、A表示を行うのである。残量検出部118の第1残量検出部113の出力(N:A、B、C)に対応する電池電圧VTKNの絶対値と電圧=VAの絶対値との比較の結果が(ステップS14)、|VTKN|<|VA|である場合には(ステップS14;No)、この状態は、上述したA表示が行われるべき状態であるとされる(ステップS13)。
ステップS14の判別において、|VTKN|≧|VA|である場合には(ステップS14;Yes)、この状態は、秒針が現在の表示位置から8[Hz]の運針ステップで10秒分進められるB表示が行われるべき状態であるとされる(ステップS15)。従って、このB表示が行われるべき状態において、第2外部入力部Gを操作し、残量表示部116に対して残量表示入力信号を入力し電池残量表示への移行を指示すると、残量表示部116から残量表示信号STがモータ駆動部Eに出力され、モータ駆動部Eはモータ駆動信号SFによりステッピングモータを駆動し、秒針が現在の表示位置から8[Hz]の運針ステップで10秒分進められる(=B表示)。より詳細には、図13に示すように、第1残量検出部113を構成するアップダウンカウンタの出力端子Q1="L"レベル、出力端子Q2="H"レベル、出力端子Q3="L"レベルとなっており(第1残量表示検出信号SQ)、第2残量検出部114を構成するフリップフロップ回路210の出力端子M1="L"レベル、フリップフロップ回路211の出力端子M2="H"レベル、フリップフロップ回路212の出力端子M3="L"レベルとなる(第2残量表示検出信号SR)。
この結果、N=nであるので、比較部115の選択回路115Bの出力端子SEL1〜SEL3から第1残量表示検出信号SQの結果が出力され出力端子SEL1="L"レベル、出力端子SEL2="H"レベル、出力端子SEL3="L"レベルとなり、この出力端子SEL1〜SEL3の状態に対応する残量表示比較結果信号SUに対応して残量表示部116は、B表示を行うのである。残量検出部118の第1残量検出部113の出力(N:A、B、C)に対応する電池電圧VTKNの絶対値と電圧=VBの絶対値との比較の結果が(ステップS16)、|VTKN|<|VB|である場合には(ステップS16;No)、この状態は、上述したB表示が行われるべき状態であるとされる(ステップS15)。
ステップS16の判別において、|VTKN|≧|VB|である場合には(ステップS16;Yes)、この状態は、秒針が現在の表示位置から16[Hz]の運針ステップで20秒分進められるC表示が行われるべき状態であるとされる(ステップS17)。したがって、このC表示が行われるべき状態において、第2外部入力部Gを操作し、残量表示部116に対して残量表示入力信号を入力し電池残量表示への移行を指示すると、残量表示部116から残量表示信号STがモータ駆動部Eに出力され、モータ駆動部Eはモータ駆動信号SFによりステッピングモータを駆動し、秒針が現在の表示位置から16[Hz]の運針ステップで20秒分進められる(=C表示)。より詳細には、図13に示すように、第1残量検出部113を構成するアップダウンカウンタの出力端子Q1="H"レベル、出力端子Q2="H"レベル、出力端子Q3="L"レベルとなっており(第1残量表示検出信号SQ)、第2残量検出部114を構成するフリップフロップ回路210の出力端子M1="H"レベル、フリップフロップ回路211の出力端子M2="H"レベル、フリップフロップ回路212の出力端子M3="L"レベルとなる(第2残量表示検出信号SR)。
この結果、N=nであるので、比較部115の選択回路115Bの出力端子SEL1〜SEL3から第1残量表示検出信号SQの結果が出力され出力端子SEL1="H"レベル、出力端子SEL2="H"レベル、出力端子SEL3="L"レベルとなり、この出力端子SEL1〜SEL3の状態に対応する残量表示比較結果信号SUに対応して残量表示部116は、C表示を行うのである。残量検出部118の第1残量検出部113の出力(N:A、B、C)に対応する電池電圧VTKNの絶対値と電圧=VCの絶対値との比較の結果が(ステップS18)、|VTKN|<|VC|である場合には(ステップS18;No)、この状態は、上述したC表示が行われるべき状態であるとされる(ステップS17)。ステップS18の判別において、|VTKN|≧|VC|である場合には(ステップS18;Yes)、この状態は、秒針が現在の表示位置から16[Hz]の運針ステップで30秒分進められるD表示が行われるべき状態であるとされる(ステップS19)。
したがって、このD表示が行われるべき状態において、第2外部入力部Gを操作し、残量表示部116に対して残量表示入力信号を入力し電池残量表示への移行を指示すると、残量表示部116から残量表示信号STがモータ駆動部Eに出力され、モータ駆動部Eはモータ駆動信号SFによりステッピングモータを駆動し、秒針が現在の表示位置から16[Hz]の運針ステップで30秒分進められるD表示を行う(ステップS19)。より詳細には、図13に示すように、第1残量検出部113を構成するアップダウンカウンタの出力端子Q1="L"レベル、出力端子Q2="L"レベル、出力端子Q3="H"レベルとなっており(第1残量表示検出信号SQ)、第2残量検出部114を構成するフリップフロップ回路210の出力端子M1="L"レベル、フリップフロップ回路211の出力端子M2="L"レベル、フリップフロップ回路212の出力端子M3="H"レベルとなる(第2残量表示検出信号SR)。
この結果、N=nであるので、比較部115の選択回路115Bの出力端子SEL1〜SEL3から第1残量表示検出信号SQの結果が出力され出力端子SEL1="L"レベル、出力端子SEL2="L"レベル、出力端子SEL3="H"レベルとなり、この出力端子SEL1〜SEL3の状態に対応する残量表示比較結果信号SUに対応して残量表示部116は、D表示を行うのである。
[1.3.2] 急速充電時の動作
次に、急速充電時(計時装置を手振りすることによる充電時)における大容量コンデンサ48(=二次電源)の残量表示動作について説明する。まず、詳細な残量表示動作の説明に先立ち、急速充電時における見かけ上の電圧上昇の影響について説明する。この大容量コンデンサ48における見かけ上の電圧上昇は、大容量コンデンサ48の内部抵抗に起因するものである。この大容量コンデンサ48の見かけ上の電圧上昇量は、用いる大容量コンデンサ48の種類に応じてほぼその範囲が定まっており、予め見かけ上の電圧上昇量をオフセット電圧VO/Sとして求めておくことによりその影響を低減することが可能となるのである。
次に、急速充電時(計時装置を手振りすることによる充電時)における大容量コンデンサ48(=二次電源)の残量表示動作について説明する。まず、詳細な残量表示動作の説明に先立ち、急速充電時における見かけ上の電圧上昇の影響について説明する。この大容量コンデンサ48における見かけ上の電圧上昇は、大容量コンデンサ48の内部抵抗に起因するものである。この大容量コンデンサ48の見かけ上の電圧上昇量は、用いる大容量コンデンサ48の種類に応じてほぼその範囲が定まっており、予め見かけ上の電圧上昇量をオフセット電圧VO/Sとして求めておくことによりその影響を低減することが可能となるのである。
ここで、見かけ上の電圧上昇量の算出について図14を参照して説明する。図14に示すように、急速充電期間の終了タイミングt0を起点として、1秒以内の所望のタイミングを見かけ上の電圧上昇の起点タイミングP1と定める。そして、起点タイミングP1における電池電圧VTKN1を計測する。次に非充電期間において、十分に長い期間、電池電圧VTKNを観測し、その変動幅が±60[mV]以内となるタイミングである終了タイミングP2における大容量コンデンサ48の電池電圧VTKNを真の電池電圧VTKN0として計測する。そして、得られた電池電圧VTKN1と電池電圧VTKN0との差電圧を見かけ上の電圧上昇量をオフセット電圧VO/Sとする。すなわち、VO/S=VTKN1−VTKN0 とする。次に大容量コンデンサ48の電圧が手振り充電により上昇する場合、すなわち、急速充電時の動作について図15〜図19を参照して説明する。急速充電状態においては、図19に示すように、充電検出信号SAが"H"レベルとなる期間、すなわち、発電電圧SIが電池電圧VTKNを超過する期間は、時間tHC以上となっており、急速充電検出信号SCは、充電検出信号SAが"H"レベルとなっている期間、かつ、充電検出信号SAが"H"レベルとなってから時間tHCが経過した以降は"H"レベルとなる。
また、急速充電検出信号SCが"H"レベルとなったタイミングから非急速充電時間計測終了信号SWは、"L"レベルとなり、急速充電検出信号SCが"H"レベルとなっている期間中は、非急速充電時間のカウント値をリセット状態とする。そして、非急速充電時間計測終了信号SWが"L"レベルであり、かつ、急速充電検出信号SCが"L"レベルに移行すると、非急速充電時間をカウントし、急速充電検出信号が"H"レベルとなっている期間から非急速充電時間が予め設定した見かけ電圧上昇発生期間tH(図14参照)未満の間は、電圧検出補正信号SGを"H"レベルとして、検出対象電圧SKにオフセット電圧SHを含ませる。初期状態において残量検出部118の第1残量検出部113の出力(N:A、B、C)に対応する電池電圧VTKNの絶対値が電圧=VBLDの絶対値よりも小さいとすると、すなわち、|VTKN|<|VBLD|であるとすると、残量表示部116から残量表示信号STがモータ駆動部Eに出力され、モータ駆動部Eはモータ駆動信号SFによりステッピングモータを駆動し、秒針を2秒毎にまとめて2度(2秒分)運針するBLD表示を行っている(ステップS21)。
より詳細には、図19に示すように、第1残量検出部113を構成するアップダウンカウンタの出力端子Q1="L"レベル、出力端子Q2="L"レベル、出力端子Q3="L"レベルとなっており(第1残量表示検出信号SQ)、第2残量検出部114を構成するフリップフロップ回路210の出力端子M1="L"レベル、フリップフロップ回路211の出力端子M2="L"レベル、フリップフロップ回路212の出力端子M3="L"レベルとなる(第2残量表示検出信号SR)。この結果、N=nであるので、比較部115の選択回路115Bの出力端子SEL1〜SEL3から第1残量表示検出信号SQの結果が出力され、出力端子SEL1="L"レベル、出力端子SEL2="L"レベル、出力端子SEL3="L"レベルとなり、この出力端子SEL1〜SEL3の状態に対応する残量表示比較結果信号SUに対応して残量表示部116は、BLD表示を行うのである。次に手振り充電が行われているか否かを判別する(ステップS22)。すなわち、充電検出信号SAが"H"レベルとなる期間、すなわち、発電電圧SIが電池電圧VTKNを超過する期間が時間tHC以上となっているか否かを判別する。
ステップS22の判別において、手振り充電が行われていない場合には(ステップS22;No)、BLD表示を継続する(ステップS35)。そして処理を後述するステップS42に移行する。ステップS22の判別において、手振り充電が行われている場合には(ステップS22;Yes)、残量表示補正を行うべく、残量表示切替用電圧VBLD、VA、VB、VC(検出対象電圧SK)にオフセット電圧VO/S(オフセット電圧SH)を含ませる(ステップS23)。そして、図18に示すように、BLD表示を継続する(ステップS24)。また、残量検出部118の第1残量検出部113の出力(N:A、B、C)に対応する電池電圧VTKNの絶対値と電圧=VBLD+VO/Sの絶対値との比較の結果が(ステップS25)|VTKN|<|VBLD+VO/S|である場合には(ステップS25;No)、処理をステップS22に移行し、上述した処理と同様の処理を継続する。
ステップS25の判別において、|VTKN|≧|VBLD+VO/S|である場合には(ステップS25;Yes)、まず、BLD表示が中止され、通常運針状態に切り替わる。そして、図18に示すように、秒針が現在の表示位置から8[Hz]の運針ステップで5秒分進められるA表示が行われるべき状態とされる(ステップS26)。したがって、このA表示が行われるべき状態において、第2外部入力部Gを操作し、残量表示部116に対し、残量表示入力信号を入力し電池残量表示への以降を指示すると、残量表示部116から残量表示信号STがモータ駆動部Eに出力され、モータ駆動部Eはモータ駆動信号SFによりステッピングモータを駆動し、秒針が現在の表示位置から8[Hz]の運針ステップで5秒分進められる(=A表示)。より詳細には、図19に示すように、第1残量検出部113を構成するアップダウンカウンタの出力端子Q1="H"レベル、出力端子Q2="L"レベル、出力端子Q3="L"レベルとなっており(第1残量表示検出信号SQ)、第2残量検出部114を構成するフリップフロップ回路210の出力端子M1="H"レベル、フリップフロップ回路211の出力端子M2="L"レベル、フリップフロップ回路212の出力端子M3="L"レベルとなる(第2残量表示検出信号SR)。
この結果、N=nであるので、比較部115の選択回路115Bの出力端子SEL1〜SEL3から第1残量表示検出信号SQの結果が出力され出力端子SEL1="H"レベル、出力端子SEL2="L"レベル、出力端子SEL3="L"レベルとなり、この出力端子SEL1〜SEL3の状態に対応する残量表示比較結果信号SUに対応して残量表示部116は、A表示を行うのである。次に手振り充電が継続されているか否かを判別する(ステップS27)。ステップS27の判別において、手振り充電が継続されていない場合には、計測部により非急速充電期間のカウントを開始する(ステップS36)。そして、オフセット電圧VO/S(オフセット電圧SH)を含む残量表示切替用電圧(検出対象電圧SK)に基づいて残量表示を行う(ステップS37)。次に所定時間以上連続して手振り充電が行われていないか否かを判別する(ステップS38)。ステップS38の判別において、所定時間tH内に手振り充電が行われた場合には(ステップS38;No)、計測部を初期化し(ステップS34)、処理をステップS28に移行する。ステップS38の判別において、所定時間tH内に連続して手振り充電が行われていない場合には(ステップS38;Yes)、計測部のカウントを継続する(ステップS39)。
次に残量検出部118の第1残量検出部113の出力(N:A、B、C)に対応する電池電圧VTKNの絶対値と電圧=VBLD+VO/Sの絶対値とを比較する(ステップS40)。ステップS40の判別において、|VTKN|<|VBLD+VO/S|である場合には(ステップS40;No)、BLD表示を行い(ステップS35)、残量表示切替用電圧(検出対象電圧SK)にオフセット電圧VO/S(オフセット電圧SH)を含めるのを強制終了し、残量表示補正を強制終了し(ステップS42)、処理をステップS43に移行する。ステップS40の判別において、|VTKN|≧|VBLD+VO/S|である場合には(ステップS40;Yes)、計測部のカウント値である非急速充電時間が所定時間tH以上となったか否かを判別する(ステップS41)。ステップS41の判別において、計測部のカウント値である非急速充電時間が所定時間tH未満である場合には(ステップS41;No)、処理を再びステップS38に移行する。ステップS41の判別において、計測部のカウント値である非急速充電時間が所定時間tH以上となった場合には(ステップS41;Yes)、残量表示切替用電圧(検出対象電圧SK)にオフセット電圧VO/S(オフセット電圧SH)を含めるのを終了し、残量表示補正を終了する(ステップS42)。続いて残量表示切替用電圧(検出対象電圧SK)に基づいて残量表示を行う(ステップS43)。
次に充電検出信号SAに基づいて充電検出が無いか否かを判別する(ステップS44)。ステップS44の判別において、充電検出がある場合には(ステップS44;No)、残量表示切替用電圧(検出対象電圧SK)に基づいて残量表示を行って処理を終了する(ステップS48)。ステップS44の判別において、充電検出がない場合には(ステップS44;Yes)、残量表示がランクアップ(例えば、A表示をB表示にする場合)あるいは、BLD表示が解除されたか否かを判別する(ステップS45)。ステップS45の判別において、残量表示がランクアップもせず、かつ、BLD表示も解除されていない場合には(ステップS45;No)、処理を再びステップS43に移行し、上述した場合と同様の処理を繰り返す。
ステップS45の判別において、残量表示がランクアップあるいは、BLD表示が解除された場合には、再び充電検出信号SAに基づいて充電検出があるか否かを判別する(ステップS46)。ステップS46の判別において充電検出が無い場合には(ステップS46;No)、残量表示補正終了直前のランクに応じた残量表示を行い、あるいは、BLD表示を解除せずにBLD表示を継続し(ステップS49)、再び処理をステップS46に移行する。ステップS46の判別において充電検出がある場合には、残量表示をランクアップし、もしくは、BLD表示を解除し(ステップS47)、残量表示切替用電圧(検出対象電圧SK)に基づいて残量表示を行って処理を終了する(ステップS48)。ステップS27の判別において、手振り充電が継続されている場合には、残量検出部118の第1残量検出部113の出力(N:A、B、C)に対応する電池電圧VTKNの絶対値と電圧=VA+VO/Sの絶対値とを比較する(ステップS28)。
ステップS28の判別において、|VTKN|<|VA+VO/S|である場合には(ステップS28;No)、処理をステップS26に移行し、上述した場合と同様の処理を行う。ステップS28の判別において、|VTKN|≧|VA+VO/S|である場合には(ステップS28;Yes)、図18に示すように、残量表示部116から残量表示信号STがモータ駆動部Eに出力され、モータ駆動部Eはモータ駆動信号SFによりステッピングモータを駆動し、秒針が現在の表示位置から8[Hz]の運針ステップで10秒分進められるB表示を行いえる状態となる(ステップS29)。
より詳細には、図19に示すように、第1残量検出部113を構成するアップダウンカウンタの出力端子Q1="L"レベル、出力端子Q2="H"レベル、出力端子Q3="L"レベルとなっており(第1残量表示検出信号SQ)、第2残量検出部114を構成するフリップフロップ回路210の出力端子M1="L"レベル、フリップフロップ回路211の出力端子M2="H"レベル、フリップフロップ回路212の出力端子M3="L"レベルとなる(第2残量表示検出信号SR)。この結果、N=nであるので、比較部115の選択回路115Bの出力端子SEL1〜SEL3から第1残量表示検出信号SQの結果が出力され出力端子SEL1="L"レベル、出力端子SEL2="H"レベル、出力端子SEL3="L"レベルとなり、この出力端子SEL1〜SEL3の状態に対応する残量表示比較結果信号SUに対応して残量表示部116は、B表示を行うのである。
次に手振り充電が継続されているか否かを判別する(ステップS30)。ステップS30の判別において手振り充電が継続されていない場合には(ステップS30;No)、処理をステップS36に移行して、上述した場合と同様の処理を行う。ステップS30の判別において、手振り充電が継続されている場合には、残量検出部118における第1残量検出部113の出力(N:A、B、C)に対応する電池電圧VTKNの絶対値と電圧=VB+VO/Sの絶対値とを比較する(ステップS31)。ステップS31の判別において、|VTKN|<|VB+VO/S|である場合には(ステップS31;No)、処理をステップS29に移行し、上述した場合と同様の処理を行う。ステップS31の判別において、|VTKN|≧|VB+VO/S|である場合には(ステップS31;Yes)、図18に示すように、残量表示部116から残量表示信号STがモータ駆動部Eに出力され、モータ駆動部Eはモータ駆動信号SFによりステッピングモータを駆動し、秒針が現在の表示位置から16[Hz]の運針ステップで20秒分進められるC表示を行いえる状態となる(ステップS32)。
より詳細には、図19に示すように、第1残量検出部113を構成するアップダウンカウンタの出力端子Q1="H"レベル、出力端子Q2="H"レベル、出力端子Q3="L"レベルとなっており(第1残量表示検出信号SQ)、第2残量検出部114を構成するフリップフロップ回路210の出力端子M1="H"レベル、フリップフロップ回路211の出力端子M2="H"レベル、フリップフロップ回路212の出力端子M3="L"レベルとなる(第2残量表示検出信号SR)。この結果、N=nであるので、比較部115の選択回路115Bの出力端子SEL1〜SEL3から第1残量表示検出信号SQの結果が出力され出力端子SEL1="H"レベル、出力端子SEL2="H"レベル、出力端子SEL3="L"レベルとなり、この出力端子SEL1〜SEL3の状態に対応する残量表示比較結果信号SUに対応して残量表示部116は、C表示を行うのである。以下、同様にして、手振り充電が継続されている場合には、残量表示切替用電圧(検出対象電圧SK)にオフセット電圧VO/S(オフセット電圧SH)を含ませた電圧(検出対象電圧SK+オフセット電圧SH)に基づいて残量表示を行うこととなる(ステップS33)。従って、急速充電に伴い、大容量コンデンサ48の内部抵抗に起因する見かけ上の電圧上昇の影響を低減してより正確な残量表示を行うことができる。
[1.3.3] 急速充電期間から非充電期間に移行した場合の動作
図20に急速充電期間から非充電期間に移行した場合の動作説明図を示し、図21に急速充電期間から非充電期間に移行した場合の動作タイミングチャートを示す。急速充電期間から非充電期間に移行した場合には、大容量コンデンサ48の内部抵抗による見かけ上の電圧上昇の影響を受けることとなる。そこで、図20に示すように、時刻t0において、急速充電期間から非充電期間に移行した場合であっても、図21に示すように、急速充電検出信号SCが急速充電を検出して"H"レベルとなり、その後、急速充電を非検出状態となって"L"レベルになった場合であっても、急速充電検出期間から継続して電圧検出補正信号SGを"H"レベルとして、非急速充電時間カウント値が時間tHを超過するまでは、検出対象電圧SK(残量表示切替用電圧)にオフセット電圧SH(オフセット電圧VO/S)を含ませ続ける。
図20に急速充電期間から非充電期間に移行した場合の動作説明図を示し、図21に急速充電期間から非充電期間に移行した場合の動作タイミングチャートを示す。急速充電期間から非充電期間に移行した場合には、大容量コンデンサ48の内部抵抗による見かけ上の電圧上昇の影響を受けることとなる。そこで、図20に示すように、時刻t0において、急速充電期間から非充電期間に移行した場合であっても、図21に示すように、急速充電検出信号SCが急速充電を検出して"H"レベルとなり、その後、急速充電を非検出状態となって"L"レベルになった場合であっても、急速充電検出期間から継続して電圧検出補正信号SGを"H"レベルとして、非急速充電時間カウント値が時間tHを超過するまでは、検出対象電圧SK(残量表示切替用電圧)にオフセット電圧SH(オフセット電圧VO/S)を含ませ続ける。
この場合において、第1残量表示検出信号SQ、第2残量表示検出信号SRおよび残量表示比較結果信号SUは電圧検出タイミング信号SXに同期して変化していると共に、残量表示ランクアップ禁止信号SLが"L"レベルなので、第1残量表示検出信号SQおよび第2残量表示検出信号SRは同一となるので、選択回路115Bから出力される残量表示比較結果信号SUは、第1残量表示検出信号SQと等しくなる。これらの結果、図20に示すように、オフセット電圧VO/S(オフセット電圧SH)を含まない残量表示切替用電圧(検出対象電圧SK)で判別を行った場合には残量表示が誤った状態となる残量誤表示期間tLが発生するにも拘わらず、この残量誤表示期間tLは、残量表示補正時間tHに含まれ、残量誤表示が発生することは無くなる。
[1.3.4] 急速充電期間→非充電期間→通常充電期間に移行した場合の動作
図22に急速充電期間→非充電期間→通常充電期間に移行した場合の動作説明図を示し、図23に急速充電期間→非充電期間→通常充電期間に移行した場合の動作タイミングチャートを示す。図22および図23においては、非充電期間中の非急速充電時間の計測中に二次電源の残量表示がBLD表示となった場合には、非急速充電時間カウント値が残量表示補正時間tHを超過していなくとも、残量表示切替用電圧(検出対象電圧SK)にオフセット電圧VO/S(オフセット電圧SH)を含ませることを終了する補正処理の強制終了について説明している。また、急速充電期間→非充電期間→通常充電期間に移行した場合の表示の違和感をなくすための制御についても説明している。急速充電期間から非充電期間に移行した場合には、大容量コンデンサ48の内部抵抗による見かけ上の電圧上昇の影響を受けることとなる。そこで、図22に示すように、時刻t0において、急速充電期間から非充電期間に移行した場合、すなわち、非急速充電時間計測終了信号SWが"L"レベルとなり、かつ、急速充電検出期間から継続して電圧検出補正信号SGが"H"レベルとなって残量表示切替用電圧(検出対象電圧SK)にオフセット電圧VO/S(オフセット電圧SH)を含ませようとする場合であっても、図23に示すように、電圧検出タイミング信号SXのタイミングで第1残量表示検出信号SQ、第2残量表示検出信号SRがともに全て"L"レベル(BLD表示)となる。
図22に急速充電期間→非充電期間→通常充電期間に移行した場合の動作説明図を示し、図23に急速充電期間→非充電期間→通常充電期間に移行した場合の動作タイミングチャートを示す。図22および図23においては、非充電期間中の非急速充電時間の計測中に二次電源の残量表示がBLD表示となった場合には、非急速充電時間カウント値が残量表示補正時間tHを超過していなくとも、残量表示切替用電圧(検出対象電圧SK)にオフセット電圧VO/S(オフセット電圧SH)を含ませることを終了する補正処理の強制終了について説明している。また、急速充電期間→非充電期間→通常充電期間に移行した場合の表示の違和感をなくすための制御についても説明している。急速充電期間から非充電期間に移行した場合には、大容量コンデンサ48の内部抵抗による見かけ上の電圧上昇の影響を受けることとなる。そこで、図22に示すように、時刻t0において、急速充電期間から非充電期間に移行した場合、すなわち、非急速充電時間計測終了信号SWが"L"レベルとなり、かつ、急速充電検出期間から継続して電圧検出補正信号SGが"H"レベルとなって残量表示切替用電圧(検出対象電圧SK)にオフセット電圧VO/S(オフセット電圧SH)を含ませようとする場合であっても、図23に示すように、電圧検出タイミング信号SXのタイミングで第1残量表示検出信号SQ、第2残量表示検出信号SRがともに全て"L"レベル(BLD表示)となる。
従って、電圧検出補正信号SGは、非急速充電時間カウント値が残量表示補正時間tHを超過していなくても強制的に"L"レベルとなり、補正処理は強制終了となる。そして同時に残量表示ランクアンプ禁止信号SLが"H"レベルとなり、図22に示す時刻t0〜時刻t1の期間である非充電期間においては、残量表示ランクアップ禁止期間tINHとなる。図22において、補正処理を強制終了した後の残量表示ランクアップ禁止期間tINHにおいては、オフセット電圧VO/S(オフセット電圧SH)を含ませない残量表示切替用電圧(検出対象電圧SK)に基づいて残量表示を判別している。従って、図23の残量表示ランクアップ禁止期間において、電圧検出タイミング信号SXのタイミングで第1残量表示検出信号SQがQ1="H"、Q2="L"、Q3="L"となり、残量表示はA表示となる。
しかし、残量表示ランクアップ禁止信号SLが"H"レベルなので、第2残量表示検出信号SRは、M1="L"、M2="L"、M3="L"となり、残量表示はBLD表示のままである。つまり、第1残量表示検出信号SQ(=N)と第2残量表示検出信号SR(=n)との関係は、N>nとなるので、選択回路115Bから出力される残量表示比較結果信号SUは、第2残量表示検出信号SRと等しくなり、残量表示は前回の検出結果が維持されることとなる。これにより、図22の実線に示すように、時刻t0において急速充電期間から非充電期間に移行した場合に、オフセット電圧SHが印加されなくなったことにより、充電が行われてもいないのに、残量表示がより残量の多い側(例えば、BLD表示からA表示へ)に切り替わってしまうことに起因するユーザの表示に対する違和感を無くすことが可能となる。そして、図22および図23に示すように、通常充電期間に移行すると、残量表示ランクアップ禁止信号SLを"L"レベルとする。この残量表示ランクアップ禁止信号SLの"L"レベルへの遷移と同時に第1残量表示検出信号SQの値が第2残量表示検出信号SRに転送され、M1="H"、M2="L"、M3="L"となる。
つまり、第1残量表示検出信号SQ(=N)と第2残量表示検出信号SR(=n)とは等しくなり、すなわち、N=nとなる。従って、比較部115の選択回路115Bから出力される残量表示比較結果信号SUは、第1残量表示検出信号SQと等しくなり、残量表示はBLD表示からA表示へランクアップし、残量表示ランクアップ禁止の解除となる。なお、以上の残量表示ランクアップ禁止の解除動作は、図20および図21における残量表示ランクアップ禁止期間tINHについても同様である。さらに急速充電期間から非充電期間に移行した後であって、非急速充電時間カウント値が残量表示補正時間tHを超過していない場合であっても、電池電圧VTKNが電圧=VBLD+VO/S未満(BLD表示)となった場合には、オフセット電圧VO/S(オフセット電圧SH)を含まない残量表示切替用電圧(検出対象電圧SK)で判別を行うように強制的に補正処理を停止する。これは、残量表示切替用電圧(検出対象電圧SK)にオフセット電圧VO/S(オフセット電圧SH)を含めて判別を行うようにすると、図22に示すように、時計動作停止電圧VOFFにもオフセット電圧VO/S(オフセット電圧SH)が含められることとなり、図22に一点鎖線で示すように二次電源の残量が変化した場合、二次電源の残量に余裕があるにも拘わらず、時刻t1において時計動作が強制的に停止されてしまうこととなるからである。従って、これを回避して時計動作を継続するために強制的にオフセット電圧SHを含める補正処理を停止するのである。
[1.4] 第1実施形態の変形例
[1.4.1] 第1変形例
図26に第1変形例の電圧検出ユニットの詳細構成図を示す。図26の電圧検出ユニット117'が図8の電圧検出ユニット117と異なる点は、電源判別信号SNに代えて電圧検出タイミング信号SXを用いている点である。より詳細には、図8の電圧検出ユニット117のオフセット電圧選択部107BにおけるNチャネルMOSトランジスタQ31、NチャネルMOSトランジスタQ32、NチャネルMOSトランジスタQ33およびNチャネルMOSトランジスタQ34に代えて、NチャネルMOSトランジスタQ51、NチャネルMOSトランジスタQ52、NチャネルMOSトランジスタQ53およびNチャネルMOSトランジスタQ54を有するオフセット電圧選択部107B'を備えた点である。
[1.4.1] 第1変形例
図26に第1変形例の電圧検出ユニットの詳細構成図を示す。図26の電圧検出ユニット117'が図8の電圧検出ユニット117と異なる点は、電源判別信号SNに代えて電圧検出タイミング信号SXを用いている点である。より詳細には、図8の電圧検出ユニット117のオフセット電圧選択部107BにおけるNチャネルMOSトランジスタQ31、NチャネルMOSトランジスタQ32、NチャネルMOSトランジスタQ33およびNチャネルMOSトランジスタQ34に代えて、NチャネルMOSトランジスタQ51、NチャネルMOSトランジスタQ52、NチャネルMOSトランジスタQ53およびNチャネルMOSトランジスタQ54を有するオフセット電圧選択部107B'を備えた点である。
以下、オフセット電圧選択部107B'の構成について説明する。オフセット電圧選択部107B'は、ドレインにオフセット電圧発生部107Aの抵抗R31と抵抗R32との接続点が接続され、ソースに低電位側電源VSSが接続され、ゲートに電圧検出タイミング信号SXを構成する1ビットの信号SX1が入力されてオン/オフ制御されるNチャネルMOSトランジスタQ51と、ドレインにオフセット電圧発生部107Aの抵抗R32と抵抗R33との接続点が接続され、ソースに低電位側電源VSSが接続され、ゲートに電圧検出タイミング信号SXを構成する1ビットの信号SX2が入力されてオン/オフ制御されるNチャネルMOSトランジスタQ52と、ドレインにオフセット電圧発生部107Aの抵抗R33と抵抗R34との接続点が接続され、ソースに低電位側電源VSSが接続され、ゲートに電圧検出タイミング信号SXを構成する1ビットの信号SX3が入力されてオン/オフ制御されるNチャネルMOSトランジスタQ53と、ドレインにオフセット電圧発生部107Aの抵抗R34が接続され、ソースに低電位側電源VSSが接続され、ゲートに電圧検出タイミング信号SXを構成する1ビットの信号SX4が入力されてオン/オフ制御されるNチャネルMOSトランジスタQ54と、を備えて構成されている。この結果、本第1変形例の電圧検出ユニット117'においては、二次電源の電圧領域によって二次電源の見かけ上の電圧上昇が異なる場合であっても対応することができ、このような二次電源を用いる場合であってもより正確な電圧検出を行うことができる。
[1.4.2] 第2変形例
図27に第2変形例の電圧検出ユニットの詳細構成図を示す。図27の電圧検出ユニット117"が図8の電圧検出ユニット117と異なる点は、図8の電圧検出ユニット117のオフセット電圧選択部107BにおけるNチャネルMOSトランジスタQ31、NチャネルMOSトランジスタQ32、NチャネルMOSトランジスタQ33およびNチャネルMOSトランジスタQ34のそれぞれのゲートに電源判別信号SN(SN1〜SN4)に代えて、残量表示部116からの残量表示信号ST(C表示信号、B表示信号、A表示信号、BLD表示信号)を入力した点である。この結果、本第2変形例の電圧検出ユニット117"においては、電池残量に応じて検出対象電圧SKに含めるべきオフセット電圧SHを選択することができ、第1実施形態と同様の効果に加えて、より最適なオフセット電圧SHを重畳して、より正確な残量検出を行うことができる。
図27に第2変形例の電圧検出ユニットの詳細構成図を示す。図27の電圧検出ユニット117"が図8の電圧検出ユニット117と異なる点は、図8の電圧検出ユニット117のオフセット電圧選択部107BにおけるNチャネルMOSトランジスタQ31、NチャネルMOSトランジスタQ32、NチャネルMOSトランジスタQ33およびNチャネルMOSトランジスタQ34のそれぞれのゲートに電源判別信号SN(SN1〜SN4)に代えて、残量表示部116からの残量表示信号ST(C表示信号、B表示信号、A表示信号、BLD表示信号)を入力した点である。この結果、本第2変形例の電圧検出ユニット117"においては、電池残量に応じて検出対象電圧SKに含めるべきオフセット電圧SHを選択することができ、第1実施形態と同様の効果に加えて、より最適なオフセット電圧SHを重畳して、より正確な残量検出を行うことができる。
[2] 第2実施形態
上記第1実施形態においては、急速充電検出時には、検出対象電圧SKにオフセット電圧SHを含めて電圧検出を行っていたが、本第2実施形態は、非急速充電検出時にはオフセット電圧SHを含まない検出対象電圧SKを用い、急速充電検出時には、検出対象電圧SKに代えて、補正検出対象電圧を用いる場合の実施形態である。図28に第2実施形態の計時装置の制御部Cとその周辺構成の機能ブロック図を示す。図28において、図2の第1実施形態と異なる点は、検出対象電圧発生部108およびオフセット電圧発生/オフセット電圧選択部107に代えて検出対象電圧発生/検出対象電圧選択部300および補正検出対象電圧発生/補正検出対象電圧選択部301を備えた点である。
上記第1実施形態においては、急速充電検出時には、検出対象電圧SKにオフセット電圧SHを含めて電圧検出を行っていたが、本第2実施形態は、非急速充電検出時にはオフセット電圧SHを含まない検出対象電圧SKを用い、急速充電検出時には、検出対象電圧SKに代えて、補正検出対象電圧を用いる場合の実施形態である。図28に第2実施形態の計時装置の制御部Cとその周辺構成の機能ブロック図を示す。図28において、図2の第1実施形態と異なる点は、検出対象電圧発生部108およびオフセット電圧発生/オフセット電圧選択部107に代えて検出対象電圧発生/検出対象電圧選択部300および補正検出対象電圧発生/補正検出対象電圧選択部301を備えた点である。
図29に検出対象電圧発生/検出対象電圧選択部、補正検出対象電圧発生/補正検出対象電圧選択部および電圧検出部を含む電圧検出ユニットの詳細構成図を示す。電圧検出ユニット117Xの検出対象電圧発生/検出対象電圧選択部300は、大別すると、検出対象電圧発生部300Aおよび検出対象電圧選択部300Bを備えて構成されている。検出対象電圧発生部300Aは、一方の入力端子に電圧検出補正信号SGが反転されて入力され、他方の入力端子に電圧検出タイミング信号SXを構成する信号SX0が入力され、両入力信号の論理積の否定をとって出力するNAND回路305と、NAND回路305の出力信号に基づいて、検出対象電圧発生時にオン状態となるPチャネルMOSトランジスタQ40と、PチャネルMOSトランジスタQ40に直列に接続され抵抗R41〜R45と、ドレインに抵抗R42と抵抗R43との接続点が接続され、ソースに検出対象電圧選択部300Bの抵抗R61が接続され、ゲートに電圧検出タイミング信号SXを構成する1ビットの信号SX1が入力されたNチャネルMOSトランジスタQ41と、ドレインに抵抗R43と抵抗R44との接続点が接続され、ソースに検出対象電圧選択部300Bの抵抗R61が接続され、ゲートに電圧検出タイミング信号SXを構成する1ビットの信号SX2が入力されたNチャネルMOSトランジスタQ42と、ドレインに抵抗R44と抵抗R45との接続点が接続され、ソースに検出対象電圧選択部300Bの抵抗R61が接続され、ゲートに電圧検出タイミング信号SXを構成する1ビットの信号SX3が入力されたNチャネルMOSトランジスタQ43と、ドレインに抵抗R45が接続され、ソースに検出対象電圧選択部300Bの抵抗R61が接続され、ゲートに電圧検出タイミング信号SXを構成する1ビットの信号SX4が入力されたNチャネルMOSトランジスタQ44と、一方の入出力端子に抵抗R41と抵抗R42との接続点が接続され、他方の入出力端子にコンパレータ192の入力端子が接続され、制御端子に電圧検出補正信号SGが反転されて入力されるトランスファーゲート306と、を備えて構成されている。
検出対象電圧選択部300Bは、直列に接続された抵抗R61〜R64と、ドレインに抵抗R61と抵抗R62との接続点が接続され、ソースに低電位側電源VSSが接続され、ゲートに電源判別信号SNを構成する1ビットの信号SN1が入力されてオン/オフ制御されるNチャネルMOSトランジスタQ61と、ドレインに抵抗R62と抵抗R63との接続点が接続され、ソースに低電位側電源VSSが接続され、ゲートに電源判別信号SNを構成する1ビットの信号SN2が入力されてオン/オフ制御されるNチャネルMOSトランジスタQ62と、ドレインに抵抗R63と抵抗R64との接続点が接続され、ソースに低電位側電源VSSが接続され、ゲートに電源判別信号SNを構成する1ビットの信号SN3が入力されてオン/オフ制御されるNチャネルMOSトランジスタQ63と、ドレインに抵抗R64が接続され、ソースに低電位側電源VSSが接続され、ゲートに電源判別信号SNを構成する1ビットの信号SN4が入力されてオン/オフ制御されるNチャネルMOSトランジスタQ64と、を備えて構成されている。
補正検出対象電圧発生部301Aは、一方の入力端子に電圧検出補正信号SGが入力され、他方の入力端子に電圧検出タイミング信号SXを構成する信号SX0が入力され、両入力信号の論理積の否定をとって出力するNAND回路307と、NAND回路307の出力信号に基づいて、補正検出対象電圧発生時にオン状態となるPチャネルMOSトランジスタQ70と、PチャネルMOSトランジスタQ70に直列に接続され抵抗R71〜R75と、ドレインに抵抗R72と抵抗R73との接続点が接続され、ソースに補正検出対象電圧選択部301Bの抵抗R81が接続され、ゲートに電圧検出タイミング信号SXを構成する1ビットの信号SX1が入力されたNチャネルMOSトランジスタQ71と、ドレインに抵抗R73と抵抗R74との接続点が接続され、ソースに補正検出対象電圧選択部301Bの抵抗R81が接続され、ゲートに電圧検出タイミング信号SXを構成する1ビットの信号SX2が入力されたNチャネルMOSトランジスタQ72と、ドレインに抵抗R74と抵抗R75との接続点が接続され、ソースに補正検出対象電圧選択部301Bの抵抗R81が接続され、ゲートに電圧検出タイミング信号SXを構成する1ビットの信号SX3が入力されたNチャネルMOSトランジスタQ73と、ドレインに抵抗R75が接続され、ソースに補正検出対象電圧選択部301Bの抵抗R81が接続され、ゲートに電圧検出タイミング信号SXを構成する1ビットの信号SX4が入力されたNチャネルMOSトランジスタQ74と、一方の入出力端子に抵抗R71と抵抗R72との接続点が接続され、他方の入出力端子にコンパレータ192の入力端子が接続され、制御端子に電圧検出補正信号SGが入力されるトランスファーゲート308と、を備えて構成されている。
補正検出対象電圧選択部301Bは、直列に接続された抵抗R81〜R84と、抵抗R81と抵抗R82との接続点が接続され、ソースに低電位側電源VSSが接続され、ゲートに電源判別信号SNを構成する1ビットの信号SN1が入力されてオン/オフ制御されるNチャネルMOSトランジスタQ81と、ドレインに抵抗R82と抵抗R83との接続点が接続され、ソースに低電位側電源VSSが接続され、ゲートに電源判別信号SNを構成する1ビットの信号SN2が入力されてオン/オフ制御されるNチャネルMOSトランジスタQ82と、ドレインに抵抗R83と抵抗R84との接続点が接続され、ソースに低電位側電源VSSが接続され、ゲートに電源判別信号SNを構成する1ビットの信号SN3が入力されてオン/オフ制御されるNチャネルMOSトランジスタQ83と、ドレインに抵抗R84が接続され、ソースに低電位側電源VSSが接続され、ゲートに電源判別信号SNを構成する1ビットの信号SN4が入力されてオン/オフ制御されるNチャネルMOSトランジスタQ84と、を備えて構成されている。
本第2実施形態の動作は、第1実施形態の検出対象電圧発生部108が急速充電検出時には、検出対象電圧SKにオフセット電圧SHを重畳して出力していたのに対し、非急速充電検出時には検出対象電圧発生/検出対象電圧選択部300から出力される検出対象電圧SKを用い、急速充電検出時には、補正検出対象電圧発生/補正検出対象電圧選択部301から出力される補正検出対象電圧SH'を用いる点を除きほぼ同様である。
[3]実施形態の変形例
[3.1] 第1変形例
上述した各実施形態においては、ステップモータ10を用いて時刻表示を行う計時装置を例に説明しているが、LCDなどで時刻表示を行う他の計時装置に対しても適用できることはもちろんである。
[3.1] 第1変形例
上述した各実施形態においては、ステップモータ10を用いて時刻表示を行う計時装置を例に説明しているが、LCDなどで時刻表示を行う他の計時装置に対しても適用できることはもちろんである。
[3.2] 第2変形例
上述した各実施形態においては、電圧検出装置及び電池残量検出装置を計時装置に用いる場合について説明したが、これに限らず、二次電源、この二次電源により駆動される被駆動回路(被駆動手段に相当)を有する各種電子機器、特に携帯型電子機器に適用することが可能である。このような電子機器としては、カセット、ディスク状記録媒体あるいは半導体記憶媒体を用いるプレーヤ/レコーダ、電卓、パーソナルコンピュータ、携帯型情報機器(電子手帳等)、携帯ラジオ、携帯型VTR等が挙げられる。
上述した各実施形態においては、電圧検出装置及び電池残量検出装置を計時装置に用いる場合について説明したが、これに限らず、二次電源、この二次電源により駆動される被駆動回路(被駆動手段に相当)を有する各種電子機器、特に携帯型電子機器に適用することが可能である。このような電子機器としては、カセット、ディスク状記録媒体あるいは半導体記憶媒体を用いるプレーヤ/レコーダ、電卓、パーソナルコンピュータ、携帯型情報機器(電子手帳等)、携帯ラジオ、携帯型VTR等が挙げられる。
[3.3] 第3変形例
上記各実施形態においては、電圧判別部を構成するコンパレータにおいて、基準電圧Vrefを固定としていたが、検出対象電圧にオフセット電圧を含めて用い、あるいは、補正検出対象電圧を用いる代わりにこの基準電圧Vrefを可変したり、複数の基準電圧から選択するように構成することも可能である。
上記各実施形態においては、電圧判別部を構成するコンパレータにおいて、基準電圧Vrefを固定としていたが、検出対象電圧にオフセット電圧を含めて用い、あるいは、補正検出対象電圧を用いる代わりにこの基準電圧Vrefを可変したり、複数の基準電圧から選択するように構成することも可能である。
[3.4] 第4変形例
上述した実施形態では、発電装置40として、回転錘45の回転運動をロータ43に伝達し、該ロータ43の回転により出力用コイル44に起電力を発生させる電磁発電装置を採用しているが、本発明はこれに限定されることなく、例えば、ゼンマイの復元力により回転運動を生じさせ、該回転運動で起電力を発生させる発電装置や、外部あるいは自励による振動または変位を圧電体に加えることにより、圧電効果によって電力を発生させる発電装置であってもよい。また、太陽光を用い光電変換によって発電をおこなう太陽電池を用いた発電装置や、熱伝対の原理を利用した熱発電装置などであってもよい。
上述した実施形態では、発電装置40として、回転錘45の回転運動をロータ43に伝達し、該ロータ43の回転により出力用コイル44に起電力を発生させる電磁発電装置を採用しているが、本発明はこれに限定されることなく、例えば、ゼンマイの復元力により回転運動を生じさせ、該回転運動で起電力を発生させる発電装置や、外部あるいは自励による振動または変位を圧電体に加えることにより、圧電効果によって電力を発生させる発電装置であってもよい。また、太陽光を用い光電変換によって発電をおこなう太陽電池を用いた発電装置や、熱伝対の原理を利用した熱発電装置などであってもよい。
[3.5] 第5変形例
上述した各実施形態においては、基準電位(GND)をVdd(高電位側)に設定したが、基準電位(GND)をVss(低電位側)に設定してもよいことは勿論である。
上述した各実施形態においては、基準電位(GND)をVdd(高電位側)に設定したが、基準電位(GND)をVss(低電位側)に設定してもよいことは勿論である。
1…計時装置
A…発電部
B…電源部
C…制御部
D…駆動部
E…運針機構
F…第1外部入力部
G…第2外部入力部
47…整流部
48…大容量コンデンサ(蓄電部)
49…昇降圧部
101…発電検出部
102…充電検出部
103…急速充電検出部
104…計測部
105…補正制御部
106…電源判別部
107…オフセット電圧発生部
107A…オフセット電圧選択部
107…オフセット電圧発生/オフセット電圧選択部
108…検出対象電圧発生部
109…電圧判別部
110…補正時間選択部
111…電圧検出結果選択部
112…時計駆動部113…第1残量検出部
114…第2残量検出部
115…比較部
116…残量表示部
117…電圧検出部
118…残量検出部
A…発電部
B…電源部
C…制御部
D…駆動部
E…運針機構
F…第1外部入力部
G…第2外部入力部
47…整流部
48…大容量コンデンサ(蓄電部)
49…昇降圧部
101…発電検出部
102…充電検出部
103…急速充電検出部
104…計測部
105…補正制御部
106…電源判別部
107…オフセット電圧発生部
107A…オフセット電圧選択部
107…オフセット電圧発生/オフセット電圧選択部
108…検出対象電圧発生部
109…電圧判別部
110…補正時間選択部
111…電圧検出結果選択部
112…時計駆動部113…第1残量検出部
114…第2残量検出部
115…比較部
116…残量表示部
117…電圧検出部
118…残量検出部
Claims (1)
- 太陽光を用いて光電変換によって発電を行う太陽電池を用いた発電装置と、
発電装置により充電される二次電源と、
前記二次電源の蓄電量に相関を有する電圧を検出対象電圧として出力する検出対象電圧出力手段と、前記二次電源が急速充電されているか否かを検出する急速充電検出手段と、
前記急速充電が検出されている場合に前記検出対象電圧に対して前記急速充電に起因して二次電源に発生する見かけ上の電圧上昇分の電圧である補正電圧を前記検出対象電圧に重畳する補正を行う電圧補正手段と、
前記検出対象電圧あるいは前記補正後の検出対象電圧に基づいて、電圧検出結果信号を出力する電圧検出結果出力手段と、
を備えたことを特徴とする電圧検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003342385A JP2004085580A (ja) | 1999-11-24 | 2003-09-30 | 電圧検出装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP37587999 | 1999-11-24 | ||
JP2003342385A JP2004085580A (ja) | 1999-11-24 | 2003-09-30 | 電圧検出装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000188170A Division JP3674466B2 (ja) | 1999-11-24 | 2000-06-22 | 電圧検出装置、電池残量検出装置、電圧検出方法、電池残量検出方法、電子時計および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004085580A true JP2004085580A (ja) | 2004-03-18 |
Family
ID=32071452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003342385A Pending JP2004085580A (ja) | 1999-11-24 | 2003-09-30 | 電圧検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004085580A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104854467A (zh) * | 2012-12-27 | 2015-08-19 | 吉列公司 | 利用电池上电路远程感测剩余电池容量 |
JPWO2013157050A1 (ja) * | 2012-04-20 | 2015-12-21 | トヨタ自動車株式会社 | 車両 |
US10151802B2 (en) | 2016-11-01 | 2018-12-11 | Duracell U.S. Operations, Inc. | Reusable battery indicator with electrical lock and key |
US10297875B2 (en) | 2015-09-01 | 2019-05-21 | Duracell U.S. Operations, Inc. | Battery including an on-cell indicator |
US10416309B2 (en) | 2013-06-21 | 2019-09-17 | Duracell U.S. Operations, Inc. | Systems and methods for remotely determining a battery characteristic |
US10483634B2 (en) | 2016-11-01 | 2019-11-19 | Duracell U.S. Operations, Inc. | Positive battery terminal antenna ground plane |
US10608293B2 (en) | 2016-11-01 | 2020-03-31 | Duracell U.S. Operations, Inc. | Dual sided reusable battery indicator |
US10818979B2 (en) | 2016-11-01 | 2020-10-27 | Duracell U.S. Operations, Inc. | Single sided reusable battery indicator |
US10916850B2 (en) | 2013-05-23 | 2021-02-09 | Duracell U.S. Operations, Inc. | Omni-directional antenna for a cylindrical body |
US10964980B2 (en) | 2014-05-30 | 2021-03-30 | Duracell U.S. Operations, Inc. | Indicator circuit decoupled from a ground plane |
US11024891B2 (en) | 2016-11-01 | 2021-06-01 | Duracell U.S. Operations, Inc. | Reusable battery indicator with lock and key mechanism |
US11837754B2 (en) | 2020-12-30 | 2023-12-05 | Duracell U.S. Operations, Inc. | Magnetic battery cell connection mechanism |
-
2003
- 2003-09-30 JP JP2003342385A patent/JP2004085580A/ja active Pending
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2013157050A1 (ja) * | 2012-04-20 | 2015-12-21 | トヨタ自動車株式会社 | 車両 |
US10184988B2 (en) | 2012-12-27 | 2019-01-22 | Duracell U.S. Operations, Inc. | Remote sensing of remaining battery capacity using on-battery circuitry |
US9551758B2 (en) | 2012-12-27 | 2017-01-24 | Duracell U.S. Operations, Inc. | Remote sensing of remaining battery capacity using on-battery circuitry |
CN104854467B (zh) * | 2012-12-27 | 2017-06-30 | 杜拉塞尔美国经营公司 | 利用电池上电路远程感测剩余电池容量 |
CN107102272A (zh) * | 2012-12-27 | 2017-08-29 | 杜拉塞尔美国经营公司 | 利用电池上电路远程感测剩余电池容量 |
US10698032B2 (en) | 2012-12-27 | 2020-06-30 | Duracell U.S. Operations, Inc. | Remote sensing of remaining battery capacity using on-battery circuitry |
CN104854467A (zh) * | 2012-12-27 | 2015-08-19 | 吉列公司 | 利用电池上电路远程感测剩余电池容量 |
US10916850B2 (en) | 2013-05-23 | 2021-02-09 | Duracell U.S. Operations, Inc. | Omni-directional antenna for a cylindrical body |
US11740291B2 (en) | 2013-06-21 | 2023-08-29 | Duracell U.S. Operations, Inc. | Systems and methods for remotely determining a battery characteristic |
US10416309B2 (en) | 2013-06-21 | 2019-09-17 | Duracell U.S. Operations, Inc. | Systems and methods for remotely determining a battery characteristic |
US11307259B2 (en) | 2013-06-21 | 2022-04-19 | Duracell U.S. Operations, Inc. | Systems and methods for remotely determining a battery characteristic |
US10859705B2 (en) | 2013-06-21 | 2020-12-08 | Duracell U.S. Operations, Inc. | Systems and methods for remotely determining a battery characteristic |
US10964980B2 (en) | 2014-05-30 | 2021-03-30 | Duracell U.S. Operations, Inc. | Indicator circuit decoupled from a ground plane |
US10297875B2 (en) | 2015-09-01 | 2019-05-21 | Duracell U.S. Operations, Inc. | Battery including an on-cell indicator |
US10818979B2 (en) | 2016-11-01 | 2020-10-27 | Duracell U.S. Operations, Inc. | Single sided reusable battery indicator |
US10608293B2 (en) | 2016-11-01 | 2020-03-31 | Duracell U.S. Operations, Inc. | Dual sided reusable battery indicator |
US10971769B2 (en) | 2016-11-01 | 2021-04-06 | Duracell U.S. Operations, Inc. | Reusable battery indicator with electrical lock and key |
US11024892B2 (en) | 2016-11-01 | 2021-06-01 | Duracell U.S. Operations, Inc. | Dual sided reusable battery indicator |
US11024891B2 (en) | 2016-11-01 | 2021-06-01 | Duracell U.S. Operations, Inc. | Reusable battery indicator with lock and key mechanism |
US11031686B2 (en) | 2016-11-01 | 2021-06-08 | Duracell U.S. Operations, Inc. | Positive battery terminal antenna ground plane |
US10483634B2 (en) | 2016-11-01 | 2019-11-19 | Duracell U.S. Operations, Inc. | Positive battery terminal antenna ground plane |
US11664539B2 (en) | 2016-11-01 | 2023-05-30 | Duracell U.S. Operations, Inc. | Dual sided reusable battery indicator |
US11696942B2 (en) | 2016-11-01 | 2023-07-11 | Duracell U.S. Operations, Inc. | Reusable battery indicator with electrical lock and key |
US10151802B2 (en) | 2016-11-01 | 2018-12-11 | Duracell U.S. Operations, Inc. | Reusable battery indicator with electrical lock and key |
US11837754B2 (en) | 2020-12-30 | 2023-12-05 | Duracell U.S. Operations, Inc. | Magnetic battery cell connection mechanism |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3674466B2 (ja) | 電圧検出装置、電池残量検出装置、電圧検出方法、電池残量検出方法、電子時計および電子機器 | |
JP3551861B2 (ja) | 計時装置及びその制御方法 | |
JP2000235088A (ja) | 携帯用電子機器および携帯用電子機器の制御方法 | |
US6693851B1 (en) | Electronic device and control method for electronic device | |
JP2004085580A (ja) | 電圧検出装置 | |
EP1070998B1 (en) | Electronic apparatus and method of controlling electronic apparatus | |
WO2000058793A1 (fr) | Dispositif electronique et procede de controle d'un dispositif electronique | |
JP3601376B2 (ja) | 電子機器及び電子機器の制御方法 | |
EP1093203B1 (en) | Electronic equipment and method of controlling electronic equipment | |
JP3601375B2 (ja) | 携帯用電子機器及び携帯用電子機器の制御方法 | |
EP1098234A1 (en) | Electronic equipment and method of controlling electronic equipment | |
JP3791263B2 (ja) | 携帯用電子機器、携帯用電子機器の制御方法ならびに計時装置および計時装置の制御方法 | |
JP2000180567A (ja) | 計時装置および計時装置の制御方法 | |
JP2000356690A (ja) | 電子時計及び電子時計の制御方法 | |
JP3596417B2 (ja) | 電子機器および電子機器の制御方法 | |
JP3680697B2 (ja) | 電子時計およびその駆動制御方法 | |
JP2004245845A (ja) | 電子機器 | |
JP4311394B2 (ja) | 計時装置、携帯用電子機器および計時装置の制御方法 | |
JP2002323578A (ja) | 計時装置及びその制御方法 | |
JP3906720B2 (ja) | 携帯用電子機器及び携帯用電子機器の制御方法 | |
JP3906715B2 (ja) | 電子機器及び電子機器の制御方法 | |
JP2004140992A (ja) | 発電検出回路、電子機器および発電検出方法 | |
JP2000266872A (ja) | 計時装置および計時装置の制御方法 | |
JP2002156474A (ja) | 電子機器及び電子機器の制御方法 | |
JP2004077494A (ja) | 電子機器および電子機器の制御方法 |