JP2004079948A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004079948A JP2004079948A JP2002241816A JP2002241816A JP2004079948A JP 2004079948 A JP2004079948 A JP 2004079948A JP 2002241816 A JP2002241816 A JP 2002241816A JP 2002241816 A JP2002241816 A JP 2002241816A JP 2004079948 A JP2004079948 A JP 2004079948A
- Authority
- JP
- Japan
- Prior art keywords
- region
- trench
- channel
- source region
- channel region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
【解決手段】トレンチを台形の形状とし、上部が狭く、底部が広いチャネル領域を設ける。上部は隣接するトレンチ開口部の距離をプロセスの限界まで縮小し、チャネル底部では空乏層が広がる限界まで拡げる。これによりキャリア濃度勾配を確保しつつソース領域の面積を低減できるので、hFEが向上する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、U字型絶縁ゲートを利用した縦型パワー素子に関する。
【0002】
【従来の技術】
従来の半導体装置では、ノーマリ・オフ型、制御性に優れ、且つスイッチング時のオン抵抗の低いトランジスタとして、例えば、特開平06−252408号公報に示す構造が知られている。
【0003】
図4および図5を参照して、以下にその構造の一例を示す。図4(A)は素子の斜視図であり、図4(B)は上面図である。図5は図4(B)のC−C線断面図である。
【0004】
先ず、図4(A)に示す如く、従来の半導体装置は、N+型の半導体基板51、N+型の半導体基板51上にはN−型のエピタキシャル層52が形成されている。N−型のエピタキシャル層52には、N+型のソース領域54とトレンチ57とが互いに直交するように形成されている。そして、トレンチ57には、その側壁を被覆するように絶縁膜56、高濃度のP+型多結晶シリコン(ポリシリコン)から成る固定電位絶縁電極55が形成されている。尚、固定電位絶縁電極55とソース領域54とは、例えば、アルミニウム(Al)層61によりオーミックコンタクトし電位が固定されている。また、エピタキシャル層52は主にドレイン領域53として用いられ、エピタキシャル層52のうち、固定電位絶縁電極55に挾まれた領域をチャネル領域58と呼ぶことにする。
【0005】
そして、チャネル領域58には、絶縁膜56を介して隣接する固定電位絶縁電極55が高濃度のP+型ポリシリコンであるため、仕事関数差によって空乏層が形成される。そのことで、チャネル領域58には伝導電子に対するポテンシャル障壁が形成されていて、ソース領域54とドレイン領域53とは初めから電気的に遮断された状態となっている。
【0006】
次に、図4(B)に示す如く、固定電位絶縁電極55はストライプ状をしており、その両端はP型のゲート領域59に接している。そして、ゲート領域59表面にはゲート電極Gが形成されており、ここからドレイン領域53へ少数キャリア(正孔)を供給する。また、固定電位絶縁電極55間に囲まれたチャネル領域58は、ひとつの単位セルを形成している。尚、チャネルの状態によって電流を遮断、もしくは電流量を制御し得るという条件を満たしていれば、単位セルを構成する固定電位絶縁電極55の形状、ソース領域54の形状などは任意である。
【0007】
ゲート領域59は基板に不純物をイオン注入して形成した拡散領域である。そして、P型ゲート領域59表面にはゲート電極Gがオーミックコンタクトしており、ここからドレイン領域53へ少数キャリア(正孔)を供給する。
【0008】
尚、図中の破線は固定電位絶縁電極55の存在を示す。そして、図面では、断面図および表面図における絶縁膜56の角部は角張って描いてあるが、これらは模式図であり、実際には丸みを帯びていてもよい。つまり、電界集中を抑制するためにこれら角部に丸みを持たせることは、広く一般に採用されていることである。
【0009】
図5に示す如く、Hcをチャネル厚み、Lをチャネル長と呼ぶ。つまり、チャネル厚みHcとは、チャネル領域において対向する絶縁膜56間の間隔であり、チャネル長Lとは、溝の側壁に沿って、ソース領域54の底面から固定電位絶縁電極55の底面までの距離をいう。例えば、チャネル厚み(トレンチ間距離)Hc=0.8μm、チャネル長L=3μm、トレンチ深さ5μmとする。
【0010】
また、基板51裏面にはAl層60が形成されドレイン電極Dとなる。一方、ドレイン領域53表面にもAl層61が形成されてソース電極Sとなり、ソース領域54と固定電位絶縁電極55にコンタクトしている。すなわち、固定電位絶縁電極55の電位はソース電極Sの電位に固定されている。
【0011】
【発明が解決しようとする課題】
図6は、図4(B)のD−D線断面図であり、同一チップサイズで同一セル数でソース領域64の面積のみが異なる場合を示す。つまり、図4(B)の平面図においてソース領域長SLが広い場合(図6(A):SL1)と狭い場合(図6(B):SL2)である。
【0012】
ゲート領域59から注入された正孔は、チャネル領域58に広がる空乏層を退けてチャネルを開く一方で、主電流を低抵抗で流すために利用される。図6においては、セル数、チャネル数、ソース領域数は同じであるので、同じ主電流を流すのであればチャネル領域58の電流密度は等しくなる。ソース領域54は、N+型領域であり、尚かつソース電極Sは接地されているため、図6(A)の如く、ソース領域54の面積が大きいと、ソース領域54界面では正孔がソース領域に取り込まれやすくなる。すなわちゲート領域59からの正孔のうち伝導度変調に寄与する分が少なくなるため、hFEが低下することになる。
【0013】
一方図7には、図4(B)のD−D線断面図を示す。この断面図においては、ソース領域は隣接するトレンチ間の表面に設けられた領域であり、ソース領域の面積を低減するにはソース領域の厚みSW、すなわちトレンチ間距離であるチャネル厚みHcを縮小することになる。ここで、図6と同様に同一チップサイズで同一セル数の素子で、チャネル厚みの異なる構造を考える。すなわち、1つのトレンチと1つのチャネル領域を1組の基本構造とし、その距離(以降これを単位セル厚みHsと称する)が同一で、チャネル領域の広い場合(図7(A):Hc1)と狭い場合(図7(B):Hc2)であり、チップ内のチャネル数およびソース領域数は同一である。
【0014】
この2つの素子に同じ主電流を流そうとすると、チャネル厚みの小さい(Hc2)方が電流密度が大きくなる。主電流の電流密度が大きいとソース領域界面の正孔の密度が多くなるため、ソース領域界面では正孔がソース領域に取り込まれやすくなる。つまり、ゲート領域から注入された正孔のうち、伝導度変調に寄与するものが少なくなり、hFEの劣化を引き起こす問題がある。
【0015】
つまりソース面積が広いとソースにゲートから注入した正孔のうちソースに飛び込む成分(無効成分)が増加する。かといってソース面積を縮小するためにチャネル厚みを狭めることは、チャネルを流れる主電流密度の増加につながる。この主電流密度が増加することはソース領域界面のキャリア密度の増加を意味する。ソース領域界面に存在するキャリア(正孔)はソースに飛び込み消滅し、消滅した正孔を補充するためにゲートからさらに正孔を補充することになる。これによりゲート電流増加を招き、hFS低下を引き起こすため、特性向上には限界があった。
【0016】
【課題を解決するための手段】
本発明は、上述した課題に鑑み成されたもので、第1に、ドレイン領域となる一導電型の半導体基板の一主面に設けられ、等間隔をなして互いに平行に複数配置されたトレンチと、前記トレンチに挟まれた前記主面に設けられた一導電型のソース領域と、前記トレンチの内壁に設けられた絶縁膜と、前記トレンチに埋設され、且つ前記ソース領域と同電位に保たれた導電性材料からなる固定電位絶縁電極と、前記ソース領域と離間され、且つ各前記絶縁膜に接する前記半導体基板に一定の間隔を置いて複数設けられた逆導電型のゲート領域と、前記ソース領域下部で前記トレンチに挟まれた前記半導体基板に位置するチャネル領域とを具備し、前記チャネル領域の厚みとなる隣接する前記トレンチ間の距離が、前記基板表面から前記トレンチ底部に向かって広くすることにより解決するものである。
【0017】
第2に、前記トレンチ底部付近の前記チャネル領域の厚みは、当該半導体装置の遮断状態においては前記チャネル領域が空乏層で埋め尽くされる限界まで拡げることを特徴とするものである。
【0018】
第3に、前記トレンチ開口部において、隣接する前記トレンチとの離間距離はプロセスの限界まで近接することを特徴とするものである。
【0019】
第4に、前記ソース領域との界面から前記トレンチ底部付近までのチャネル領域の距離は、該トレンチ底部付近のチャネル領域の厚みの2倍から3倍程度であることを特徴とするものである。
【0020】
第5に、前記トレンチ底部付近のチャネル領域の厚みは前記ソース領域との界面付近のチャネル領域の厚みの2倍程度であることを特徴とするものである。
【0021】
第6に、前記ゲート領域は、前記トレンチ底部よりも深く設けられることを特徴とするものである。
【0022】
第7に、前記ゲート領域は、前記固定電位絶縁電極を挟んで互いに隣接する複数の前記チャネル領域に接し、かつ、前記ゲート領域は、これと接続するゲート電極を有することを特徴とするものである。
【0023】
【発明の実施の形態】
本発明の実施の形態を、図1および図2を参照して、詳細にその構造の一例を示す。
【0024】
図1を用いて素子の基本構造を説明する。図1(A)は本発明の半導体装置に用いる半導体素子の構造を示す斜視図であり、図1(B)は本発明の半導体装置に用いる半導体素子の構造を示す上面図である。尚、この図において表面の電極(金属膜)を除いている。
【0025】
図1(A)に示す如く、N+型の半導体基板1上にはN−型のエピタキシャル層2が堆積されている。この基板1はドレイン取り出し領域として用いられており、エピタキシャル層2はドレイン領域3として用いられる。そして、N−型エピタキシャル層2にはその主表面から等間隔をなして互いに平行に複数のトレンチ7が形成されている。トレンチ7はその底部に向かって短軸方向(紙面左右方向)の厚みが狭くなるように形成され、その内壁にはドレイン領域3との絶縁を目的とした絶縁膜6が設けられる。
【0026】
また、図1(A)および図1(B)に示す如く、ゲート領域9は、ソース領域4と離間され、且つ絶縁膜6に接するN−型エピタキシャル層2に一定の間隔を置いて複数設けられている。そして、図1(B)に示す如く、固定電位絶縁電極5は櫛歯形状をしており、Y軸方向の固定電位絶縁電極5(以下軸部分と称する)を中心として左右のX軸方向に櫛歯が延在している。つまり、本実施の形態では、ゲート領域9は櫛歯の両端部の一部と形成領域を重複し、かつその領域で絶縁膜6およびチャネル領域8と当接するように形成されている。言い換えると、固定電位絶縁電極5の軸部分は隣接する2つのゲート領域9から等距離にある。
【0027】
更に、トレンチ7には、P型不純物が注入された例えば多結晶シリコン(ポリシリコン)が堆積されている。そして、詳細は後述するが、トレンチ7内のポリシリコンは、エピタキシャル層2表面で、例えば、アルミニウム(Al)を介してソース領域4と電気的に接続されている。そのことで、トレンチ7内のP型のポリシリコンは、ソース領域と同電位からなる固定電位絶縁電極5として用いられる。
【0028】
チャネル領域8は、ソース領域4下部で、トレンチ7で挟まれたN−型エピタキシャル層2に形成される。トレンチ7幅が底部へ向かって細く形成されるので、チャネル領域8は、トレンチ7底部へ向かって広がる台形の形状を有する。つまりトレンチ7形状を台形にすることにより、キャリアの濃度勾配を付けやすくし、且つ、ソース領域3の面積を低減した構造となっている。
【0029】
ソース領域4は、トレンチ7に挟まれた半導体基板主表面で、軸部分の両側に所望の距離で離間してN+型の不純物を注入して設けられる。
【0030】
上述の如くこのソース領域4面積は小さい方が望ましく、ソース領域幅SLにおいては注入する不純物の拡散領域をコントロールすることによりある程度まで低減は可能である。しかし、ソース領域幅SLの低減にも限度があるので、本実施形態では、隣接するトレンチ7開口部の距離を低減することで、ソース領域厚みSWを低減することとした。
【0031】
これにより、後に詳述するが、軸部分と平行な断面であるA−A線断面においてもキャリアの濃度勾配をつけやすくしたままソース領域3の面積を低減できるので、更なる特性向上に寄与できることになる。
【0032】
次に、図2を参照として本発明の半導体素子の断面構造について説明する。図2(A)は図1(B)のA−A線方向での断面図であり、図2(B)は図1(B)のB−B線方向での断面図である。
【0033】
図2(A)に示す如く、N−型エピタキシャル層2の表面領域のなかでトレンチ7に囲まれた領域がチャネル領域8であり、矢印Lをチャネル長とする。すなわちチャネル長Lとは、ソース領域4との界面から、トレン7チ底部までの距離である。
【0034】
本発明の半導体素子においては、チャネル領域8が台形の形状であるためチャネル厚みは一定とならない。従来は垂直に形成されたトレンチ7間がチャネル領域7でありその厚みは一定であった。しかし、本発明では図のように、トレンチ7開口部付近では狭く、トレンチ7底部に向かって広がる形状であるため、チャネル厚みは基板表面からトレンチ7底部に向かって広くなっている。ここで、基板表面の隣接するトレンチ6開口部の距離を便宜上Hctとする。また、このHctはソース領域4の厚みSWである。ソース領域4との界面の最も狭いチャネル厚みをHcc、トレンチ7下部の最も広いチャネル厚みをHcbとする。また、最も広いチャネル厚みHcbは、図5に示す従来の垂直構造のチャネル厚みHcよりも広いとする。尚かつ、トレンチ7周囲に広がる空乏層によりチャネルが埋め尽くされる限界の条件である、L/Hcb=2〜3を満たしているとする。また、トレンチ7開口部の離間距離Hctはソース領域4のコンタクトが可能な限り、またはプロセスの限界まで縮小する。
【0035】
各トレンチ7間のエピタキシャル層2表面には、N+型不純物を導入することでソース領域4が形成される。ソース厚みSWは前述の如くHctであり、コンタクトが可能な限り、またはプロセスの限界まで狭めることでソース領域4の面積の低減を図っている。
【0036】
従来はトレンチ7およびチャネル領域8が垂直に形成されていたため、前述の如く、ソース厚みSWを低減するとチャネル厚みHcも狭くすることになりソース領域表面付近のキャリア濃度を高めるため、結果としてhFEが劣化することになっていた。
【0037】
そこで、本発明では、チャネル領域8の形状をその上部では狭く、底部で広い台形の形状とすることとした。これにより、充分なキャリア濃度勾配を維持しつつ且つソース領域4の面積を低減した素子が実現できる。
【0038】
また、ドレイン取り出し領域として用いるN+型の基板1の裏面には、例えば、Alがオーミックコンタクトして成るドレイン電極10が形成されている。そして、Al層11がソース領域4と固定電位絶縁電極5にオーミックコンタクトし、固定電位絶縁電極5の電位はソース領域4との電位と固定されている。
【0039】
図2(B)に示す如く、ゲート領域9上を含めエピタキシャル層表面にはシリコン酸化膜12が堆積されている。そして、ゲート領域9上には、シリコン酸化膜12に設けられたコンタクトホールを介して、例えば、Alから成るゲート電極Gが形成されている。尚、図中の破線は固定電位絶縁電極5の存在を示している。そして、図示の如く、断面図および表面図における絶縁膜6の角部は角張って描いてあるが、これらは模式図であり、実際には丸みを帯びていてもよい。すなわち、電界集中を抑制するためにこれら角部に丸みを持たせることは、広く一般に採用されていることである。
【0040】
次に、本発明の半導体素子の動作原理を説明する。
【0041】
先ず、半導体素子のOFF状態について説明する。半導体素子の電流経路は、ドレイン取り出し領域であるN+型の基板1、N−型のエピタキシャル層2から成るドレイン領域3、エピタキシャル層2の表面領域で複数のトレンチ7間に位置するN−型のチャネル領域8およびN+型のソース領域4とから構成される。つまり、全ての領域がN型領域から構成されており、一見、ドレイン電極Dに正の電圧を印加し、ソース電極Sを接地した状態で動作するとOFF状態を成すことができないようにみられる。
【0042】
しかしながら、上述の如く、ソース領域4及びチャネル領域8から成るN型領域と固定電位絶縁電極5であるP型領域とはAl層を介して接続され、同電位となっている。そのため、固定電位絶縁電極5周辺のチャネル領域8では、P+型のポリシリコンとN−型のエピタキシャル層2との仕事関数差により、固定電位絶縁電極5を囲むように空乏層が広がる。つまり、固定電位絶縁電極5を形成するトレンチ7間の幅、つまり、チャネル厚みHを調整することで、両側の固定電位絶縁電極5から延びる空乏層によりチャネル領域8は埋め尽くされることとなる。詳細は後述するが、この空乏層で埋め尽くされたチャネル領域8は、擬似的なP型領域となっている。
【0043】
この構造により、N−型のドレイン領域3とN+型のソース領域4とを擬似的なP型領域であるチャネル領域8をもってPN接合分離構造を形成することとなる。つまり、本発明の半導体素子は、チャネル領域8に擬似的なP型領域を形成することで、初めから遮断状態(OFF状態)となっている。また、半導体素子がOFF時ではドレイン電極Dには正の電圧が印加され、ソース電極Sおよびゲート電極Gが接地されている。このとき、擬似的なP型領域であるチャネル領域8とN型領域であるドレイン領域3との境界面からは、逆バイアスが印加されることで紙面下方向に空乏層が形成される。そして、この空乏層の形成状態は半導体素子の耐圧特性を左右する。
【0044】
ここで、図3を参照とし、上述した擬似的なP型領域について以下に説明する。図3(A)はOFF時のチャネル領域8でのエネルギーバンド図を示しており、図3(B)はOFF時のチャネル領域8に形成された空乏層を模式的に表した図である。固定電位絶縁電極5であるP+型のポリシリコン領域とチャネル領域8であるN−型のエピタキシャル層2領域とは絶縁膜6を介して対峙している。そして、両者はエピタキシャル層2表面でAl層を介して同電位に保たれている。そのことで、トレンチ7周辺部には、両者の仕事関数差により空乏層が形成され、さらに空乏層内にわずかに存在する少数の自由キャリア(正孔)によりP型領域となる。
【0045】
具体的には、Al層を介してP+型のポリシリコン領域とN−型のエピタキシャル層2領域とを同電位にすると、図3(A)に示す如くエネルギーバンド図が形成される。先ず、P+型のポリシリコン領域において、絶縁膜6界面では価電子帯が負の傾斜により形成されており、自由キャリア(正孔)に対しては絶縁膜6の界面はポテンシャルエネルギーが高いことを示している。つまり、P+型のポリシリコン領域の自由キャリア(正孔)は絶縁膜6界面に存在することができず、絶縁膜6から離れる方向に追いやられる。その結果、P+型のポリシリコン領域の絶縁膜6界面にはイオン化アクセプタから成る負電荷が取り残される状態となる。そして、P+型のポリシリコン領域の絶縁膜6界面にイオン化アクセプタから成る負電荷が存在する。そのことで、N−型のエピタキシャル層2領域では、このイオン化アクセプタから成る負電荷と対となるイオン化ドナーから成る正電荷が必要となる。そのため、チャネル領域8は絶縁膜6界面から空乏層化していくこととなる。
【0046】
しかしながら、チャネル領域8の不純物濃度は1E14(/cm3)程度、厚みは1μm程度であるため、チャネル領域8を囲むように形成された固定電位絶縁電極5から広がり出した空乏層で完全に占有されることとなる。実際には、チャネル領域8が空乏層化しただけではイオン化アクセプタと釣合うだけの正電荷を確保できないため、チャネル領域8内には少数の自由キャリア(正孔)も存在するようになる。そのことで、図示の如く、P+型のポリシリコン領域内のイオン化アクセプタとN−型のエピタキシャル層2内の自由キャリア(正孔)またはイオン化ドナーとが対となり電界を形成する。その結果、絶縁膜6界面から形成された空乏層はP型領域となり、この空乏層で満たされたチャネル領域8はP型の領域となる。
【0047】
次に、半導体素子のOFF時からON時へと転じる状態について説明する。先ず、ゲート電極Gに接地状態から正の電圧を印加する。このとき、ゲート領域9からは自由キャリア(正孔)が導入されるが、上述の如く、自由キャリア(正孔)はイオン化アクセプタにひかれて絶縁膜6界面に流れ込む。そして、チャネル領域8の絶縁膜6界面に自由キャリア(正孔)が充填されることで、P+型のポリシリコン領域内のイオン化アクセプタと自由キャリア(正孔)のみで対となり電界を形成する。そのことで、チャネル領域8での絶縁膜6と最も遠い領域、つまり、チャネル領域8中央領域から、自由キャリア(電子)が存在するようになり、中性領域が出現する。その結果、チャネル領域8の空乏層が減退し、中央領域からチャネルが開き、ソース領域4からドレイン領域3へ自由キャリア(電子)が移動し、主電流が流れる。
【0048】
つまり、自由キャリア(正孔)は、トレンチ7壁面を通路として瞬時に行き渡り、固定電位絶縁電極5からチャネル領域8へと広がる空乏層は後退し、チャネルが開くのである。更に、ゲート電極Gが所定値以上の電圧が印加されると、ゲート領域9とチャネル領域8ならびにドレイン領域3の形成するPN接合が順バイアスとなる。そして、自由キャリア(正孔)がチャネル領域8ならびにドレイン領域3に直接注入される。その結果、チャネル領域8ならびにドレイン領域3に自由キャリア(正孔)が多く分布することで伝導度変調が起こり、主電流は低いオン抵抗で流れるようになる。
【0049】
最後に、半導体素子のON時からOFF時へと転じる状態について説明する。半導体素子をターン・オフするためには、ゲート電極Gの電位を接地状態(0V)、もしくは負電位にする。すると伝導度変調によりドレイン領域3およびチャネル領域8に大量に存在していた自由キャリア(正孔)は消滅するか、もしくはゲート領域9を通して素子外に排除される。そのことで、再びチャネル領域8は空乏層で満たされ、再び擬似的なP型領域となり、耐圧を維持し、主電流は止まる。
【0050】
本発明の特徴は、トレンチ7形状を工夫することで、チャネル領域8の形状を上部で狭く、底部で広い台形形状にしたことにあり、これにより、以下の利点が得られる。
【0051】
まず、第1に、同一チャネル数、同一チップサイズの従来構造と比較して、軸部分と平行な断面方向に於いても、チャネル領域8の面積に対するソース領域4の面積の割合を小さくできる。従来は、軸部分と平行な断面方向においてソース領域4面積を低減するとチャネル領域8の面積も低減することになっていた。同じ主電流が流れる場合、チャネル領域8の面積が低減すると電流密度が増え、ソース領域界面に存在する正孔密度が増える。これにより、ソース領域4界面において正孔がソース領域4に引き込まれる確率が高くなるため、hFEが向上しない問題があった。しかし、本発明によれば、チャネル領域8の面積を大幅に低減することなく、ソース領域4の面積を縮小できる。ソース領域界面の正孔数の増加を抑えてソース領域の面積を低減できるので、hFEの向上に寄与することになる。
【0052】
具体的に、従来構造のチャネル厚みは0.8μm、トレンチ幅は1.4μmであり、単位セル厚みHsは2.2μmとなる。本実施形態では、単位セル厚みHsを変えずに、トレンチ開口幅Htを1.7μm、トレンチ離間距離Hct=0.5μ、チャネル底部の厚みHcb=1.0μmとした。トレンチ深さは5μm、ソース領域深さを2.0μm、チャネル長Lは3.0μmとし、これらは従来と同一の値である。また、単位セル厚みHsも同一であるので、同一チップサイズであればチャネル数は変わっていない。つまり、単位セル厚みHsを変えずに、チャネル領域底部の厚みHcbを従来のチャネル厚みHよりも広くし、トレンチ開口部の離間距離Hctを従来よりも狭めることができるので、hFEを向上させることができる。
【0053】
最も広いチャネル領域底部の厚みHcbは、空乏層で埋め尽くされる範囲内でできるだけ広く形成され、L/Hcb=2〜3の条件を満たす必要がある。本実施形態では、Hcb=1.0μmであり、Lは2.0〜3.0μmの範囲であれば良い。チャネル長は3.0μmであるが、チャネル領域は上部へ行くほど狭くなるため、空乏層による遮断は十分である。
【0054】
第2に、耐圧も確保できる。例えば、チャネル厚みが広すぎると、OFF時の耐圧が劣化する恐れがある。OFF時のドレイン電界は、その大半がドレイン側に広がる空乏層にかかるが、一部の電界はチャネル内にも侵入することになる。ここで、チャネル厚みが広いと、チャネル領域上方に侵入した電界がソース領域に達してパンチスルーを引き起こす恐れがある。
【0055】
本発明の構造によれば、チャネル上部へ行くほど狭くなるので、どの位置であっても空乏層の広がりは十分であり、特にチャネルが広い場合におこりやすいパンチスルーによる耐圧への影響がほとんどなくなる。すなわち耐圧を確保しつつ、hFEの向上が実現できるものである。
【0056】
例えば、上記した本実施形態の値によれば、チャネル領域上部の厚みHccは約0.5μmである。これは、従来のチャネル厚み0.8μmよりも縮小された値となっている。つまり、所定の耐圧を確保しつつ、hFEの向上に寄与する素子を実現できるものである。
【0057】
ここで、上述の値については、一例である。本発明では、チャネル領域の上部で狭く下部で広い形状とすることで、軸部分と平行な断面において、ソース界面の正孔数をそれほど増加させずにソース領域の面積を低減することを特徴としている。すなわち、上述の値に限ることはなく、チャネル領域の上部でプロセスの限界まで狭く下部で広い形状であって、チャネル厚みとチャネル長の関係はL/Hcb=2〜3を満たしていればよい。
【0058】
【発明の効果】
本発明の特徴は、トレンチ形状を工夫することで、チャネル領域の形状を上部で狭く、底部で広い台形形状にしたことにあり、これにより、以下の利点が得られる。
【0059】
まず、第1に、軸部分と平行な断面方向に於いても、ソース界面の正孔数をそれほど増加させずにソース領域の面積を縮小できる。従来はソース領域面積を低減するとチャネル厚みが狭くなり、ソース領域界面の正孔密度増加からhFEが劣化する問題があったが、本発明の構造により、キャリア濃度勾配をある程度確保したまま、ソース領域の面積を縮小できるので、hFEが向上する。
【0060】
第2に、耐圧も確保できる。チャネル底部の厚みHcbであっても、空乏層で埋め尽くされる距離である。チャネル厚みが広すぎると、チャネル領域内に侵入したドレイン電界がソース領域に達してパンチスルーを引き起こす恐れがある。
【0061】
本発明の構造によれば、チャネル底部の厚みHcbであっても、空乏層で埋め尽くされる距離である上、チャネル上部へ行くほど狭くなるので、どの位置であっても空乏層の広がりは十分である。すなわち、チャネルが広い場合におこりやすいパンチスルーによる耐圧の劣化を抑え従来通りの耐圧を確保しつつ、hFEの向上が実現できるものである。
【図面の簡単な説明】
【図1】本発明を説明するための(A)斜視図および(B)平面図である。
【図2】本発明を説明するための断面図である。
【図3】本発明を説明するための概念図である。
【図4】従来技術を説明するための(A)斜視図および(B)平面図である。
【図5】従来技術を説明するための断面図である。
【図6】従来技術を説明するための断面図である。
【図7】従来技術を説明するための断面図である。
Claims (7)
- ドレイン領域となる一導電型の半導体基板の一主面に設けられ、等間隔をなして互いに平行に複数配置されたトレンチと、
前記トレンチに挟まれた前記主面に設けられた一導電型のソース領域と、
前記トレンチの内壁に設けられた絶縁膜と、
前記トレンチに埋設され、且つ前記ソース領域と同電位に保たれた導電性材料からなる固定電位絶縁電極と、
前記ソース領域と離間され、且つ各前記絶縁膜に接する前記半導体基板に一定の間隔を置いて複数設けられた逆導電型のゲート領域と、
前記ソース領域下部で前記トレンチに挟まれた前記半導体基板に位置するチャネル領域とを具備し、
前記チャネル領域の厚みとなる隣接する前記トレンチ間の距離が、前記基板表面から前記トレンチ底部に向かって広くなることを特徴とする半導体装置。 - 前記トレンチ底部付近の前記チャネル領域の厚みは、当該半導体装置の遮断状態においては前記チャネル領域が空乏層で埋め尽くされる限界まで拡げることを特徴とする請求項1に記載の半導体装置。
- 前記トレンチ開口部において、隣接する前記トレンチとの離間距離はプロセスの限界まで近接することを特徴とする請求項1に記載の半導体装置。
- 前記ソース領域との界面から前記トレンチ底部付近までのチャネル領域の距離は、該トレンチ底部付近のチャネル領域の厚みの2倍から3倍程度であることを特徴とする請求項1に記載の半導体装置。
- 前記トレンチ底部付近のチャネル領域の厚みは前記ソース領域との界面付近のチャネル領域の厚みの2倍程度であることを特徴とする請求項1に記載の半導体装置。
- 前記ゲート領域は、前記トレンチ底部よりも深く設けられることを特徴とする請求項1に記載の半導体装置。
- 前記ゲート領域は、前記固定電位絶縁電極を挟んで互いに隣接する複数の前記チャネル領域に接し、かつ、前記ゲート領域は、これと接続するゲート電極を有することを特徴とする請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002241816A JP4128050B2 (ja) | 2002-08-22 | 2002-08-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002241816A JP4128050B2 (ja) | 2002-08-22 | 2002-08-22 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004079948A true JP2004079948A (ja) | 2004-03-11 |
JP4128050B2 JP4128050B2 (ja) | 2008-07-30 |
Family
ID=32024195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002241816A Expired - Fee Related JP4128050B2 (ja) | 2002-08-22 | 2002-08-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4128050B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105161409A (zh) * | 2015-09-27 | 2015-12-16 | 上海华力微电子有限公司 | U形栅极的形成方法 |
-
2002
- 2002-08-22 JP JP2002241816A patent/JP4128050B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105161409A (zh) * | 2015-09-27 | 2015-12-16 | 上海华力微电子有限公司 | U形栅极的形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4128050B2 (ja) | 2008-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230361111A1 (en) | Semiconductor device | |
US6452231B1 (en) | Semiconductor device | |
JP3951522B2 (ja) | 超接合半導体素子 | |
EP2937907B1 (en) | Vertical semiconductor device, and method of manufacturing the vertical semiconductor device | |
JP5849882B2 (ja) | 縦型半導体素子を備えた半導体装置 | |
US7479678B2 (en) | Semiconductor element and method of manufacturing the same | |
US20150179764A1 (en) | Semiconductor device and method for manufacturing same | |
JP5462020B2 (ja) | 電力用半導体素子 | |
JP2008124346A (ja) | 電力用半導体素子 | |
KR100731141B1 (ko) | 반도체소자 및 그의 제조방법 | |
US20120153386A1 (en) | Semiconductor component with a space saving edge structure | |
US9825164B2 (en) | Silicon carbide semiconductor device and manufacturing method for same | |
JP2012169386A (ja) | 炭化珪素半導体装置およびその製造方法 | |
US20090283823A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US20130056790A1 (en) | Semiconductor device and method for manufacturing same | |
TW201314791A (zh) | 半導體裝置及其製造方法 | |
JP2006074015A (ja) | 半導体装置およびその製造方法 | |
JP2004022700A (ja) | 半導体装置 | |
JP2012004458A (ja) | 半導体装置およびその製造方法 | |
JP2004221370A (ja) | 半導体装置 | |
KR20150078449A (ko) | 반도체 소자 및 그 제조 방법 | |
JP2004200441A (ja) | 半導体装置とその製造方法 | |
JP7288827B2 (ja) | 半導体装置の製造方法 | |
JP4128050B2 (ja) | 半導体装置 | |
US11942539B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050811 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080229 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080513 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |