JP2004077628A - 液晶素子の製造方法 - Google Patents

Abstract

【課題】片側Ｖ字液晶の配向処理においてフィールドスルーの影響を排除し、第一の極性の電圧と第２の極性の電圧によって得られる配向領域の特性をそろえ、画質を向上させる液晶素子の製造方法を提供する。
【解決手段】液晶のコレステリック相からカイラルスメクチック相に転移する過程において、すべてのゲート線にアクテブ素子がＯＮする電位を与え、第１のソース線には第１のＤＣ電位を印加し、第２の線には第１とは異なる極性に第２のＤＣ電位を印加し、対向電極には第３のＤＣ電圧を印加する。第１と第３の差分の絶対値と第２と第３の差分に絶対値を等しくする。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置の製造方法に関する。
【０００２】
【従来の技術】
近年、液晶表示素子はＰＣのモニタを初めとしてビデオカムコーダのビューファインダ、プロジェクタ等々様々な分野で製品化が果たされており、これらの多くにはツイストネマチック液晶を用いている。しかしながら、ツイストネマチック液晶を用いた液晶表示素子には、応答速度の遅さ、視野角の狭さといった問題が存在している。一方、カラー液晶表示素子の新たな方式としてカラーフィルタを用いないフィールドシーケンシャル方式が提案されている。これは赤（Ｒ）、緑（Ｇ）、青（Ｂ）の光源を順次点灯させて、これに合わせた画像を液晶パネルに表示させることで時間混色によってカラー表示を行うものである。フィールドシーケンシャル方式の場合は各色フィールドの間に確実に液晶応答が完了していなければ所望の色が表示出来なくなる為、液晶応答速度にはこれまで以上の高速性が求められる。
【０００３】
これらの問題を解決する液晶モードとして、例えば特開２０００−１００７６や特開２０００−３３８４６４で浅尾らが単安定モードの強誘電性液晶とアクティブマトリクス素子を組み合わせた方法を提案している。この単安定モード強誘電性液晶は、第２図に示す片極性の電気光学特性を有する。両極性の電気光学特性を有するツイストネマチック液晶や特開平９−５００４９号公報で提案されている液晶は正極性電圧にも負極性電圧にもほぼ同様の光学応答を示し、このＶ−Ｔカーブの形からＶ字型と称されている。これに対して単安定モードの強誘電性液晶はＶ字を半分に切った形に見えることから片側Ｖ字液晶（モード）と称されている。以降、片側Ｖ字液晶と称する。
【０００４】
片側Ｖ字液晶の配向処理において、液晶材料のコレステリック（Ｃｈ）相からカイラルスメクチックＣ（Ｓｍ−Ｃ^＊）相に転移する過程においてセル内の内部電位に偏りを持たせるような処理を施す必要があり、その中の一方法として、Ｃｈ−ＳｍＣ^＊相転移の際に一対の基板間に正負いずれかのＤＣ電圧を印加する方法がある。この時印加する電圧の極性によって、片側Ｖ字液晶の電気光学特性は第３図に示す関係になる。すなわち、Ｃｈ−ＳｍＣ^＊相転移の際に負極性の電圧を印加した時には、正極性電圧を印加した時に大きくチルトし、負極性電圧を印加したときには小さくチルトする。Ｃｈ−ＳｍＣ^＊相転移の際に正極性の電圧を印加した時には、正極性電圧を印加した時に小さくチルトし、負極性電圧を印加したときには大きくチルトする。
【０００５】
従って、Ｃｈ−ＳｍＣ^＊相転移の際に全ての画素に同一極性の電圧を印加すれば、すべての画素の電気光学特性は略同一となり、特開２０００‐２７５６８４に記載されているように画素によってＣｈ−ＳｍＣ^＊相転移の際に印加する電圧の極性を変えれば、各画素にＳｍＣ^＊相転移の際に印加した電圧の極性によって各画素の電気光学特性は極性が異なる状態を得る。
【０００６】
【発明が解決しようとする課題】
しかしながら、相転移の際にＤＣ電圧を印加する場合、次の問題を考える必要がある。第４図は、Ｃｈ−ＳｍＣ^＊相転移の際にパネル全面に同一極性の電圧を印加する工程の一例の駆動シーケンスを示すタイミングチャートである。図５は、図４に示す方法と同様の方法で、Ｃｈ−ＳｍＣ^＊相転移の際に、第一の極性の電圧を印加する画素と第一の極性とは異なる極性の電圧を印加する画素とをパネル面内に合わせ持つ場合の駆動シーケンスを示すタイミングチャートである。
【０００７】
図４に示すようにゲート線を順次スキャンしていき、ソース線に例えば２Ｖを印加し、対向基板電位を０Ｖとしたとき、フィードスルーの影響を受けてドレイン電位は約１．５Ｖとなる。従って液晶層にかかる電圧は約１．５Ｖとなる。パネル全面を同一極性で制御する場合、パネル全面にほぼ均一にフィードスルーの影響が出るため、配向ムラ等の問題は発生しないが、図４に示すようなパネル面内で極性の異なる電圧を印加して配向処理をする場合、フィードスルーの影響によって、液晶層にかかる電圧は、第一の極性の電圧と第二の極性の電圧とで差が生じてしまう。すると、第一の極性を印加した画素と第二の極性を印加した画素とでは電圧―透過率特性を始めとする特性の差が生じ、画質に影響を与えてしまう。
【０００８】
【課題を解決するための手段】
そこで本発明では、片側Ｖ字液晶の配向処理において、液晶材料のコレステリック（Ｃｈ）相からカイラルスメクチックＣ（Ｓｍ−Ｃ^＊）相に転移する過程においてセル内の内部電位に偏りを持たせるような処理を施す際、全てのゲート線にアクティブ素子がオンする電圧を与え、配向処理に必要な電圧をソース電極、対向基板電極に印加することによって、フィードスルーの影響を排除し、第一の極性の電圧印加によって得られる配向領域と第二の極性の電圧印加によって得られる配向領域の特性をそろえ、画質を向上させるものである。
【０００９】
【発明の実施の形態】
図６は、本発明に係る第一の実施例の液晶パネルの模式図、図６は本発明に係る第一の実施例の工程を示す概念図、図１は、本発明に係る第一の実施例の駆動プロセスを示すタイミングチャートである。図７は、液晶パネル製造工程のうち、液晶をパネルに注入した後、Ｃｈ相に一旦温度を上げてからＳｍ−Ｃ^＊相に温度を下げる過程でＤＣ電圧を印加する工程の様子を示している。パネルの温度を上下させる面ヒータとその制御装置、液晶パネルを駆動する駆動装置とで構成されている。ここでは液晶パネルにドライバＩＣが実装されている。液晶パネルには温度センサを付けて温度をモニタする。液晶パネルには温度分布が生じるが、パネルの温度分布をあらかじめ測定しておき、最も温度が上がりにくい場所と最も温度が下がりにくい場所の２箇所に温度センサを貼り付けておけば必要十分なモニタが可能である。
【００１０】
更には、ヒータの温度設定、時間設定等と、パネル温度のプロファイルをパネル毎の差も含めて把握しておけば、パネル毎に温度センサをつけて温度をモニタリングしなくても、ヒータ温調器の制御だけでも温度管理は可能である。なお、液晶パネルの面ヒータと接触していない側にはシリコーンラバー等の均熱材を被せておくと、液晶パネルの温度分布はやや改善される。また、温度管理手段としては、面ヒータよりも恒温層を用いたほうが生産性は高くなると考えられるが、ここでは温度のモニタリングや、相転移の過程を黙視で確認したい等の実験的要素が大きかったので面ヒータを用いた。
【００１１】
上記の装置を用いて、液晶パネルをＣｈ相に昇温させた後、降温させながらＣｈ相からＳｍ−Ｃ＊相に転移する過程でＤＣ電圧を印加した。ＤＣ電圧の印加は、通常の駆動に用いるドライバＩＣを用いて、第１図に示すシーケンスを走らせる。ゲートドライバＩＣは通常は線順次で走査するが、この工程に限っては全ての出力ピンからＯＮ電圧を出力するロジックを持たせている。ソースドライバＩＣからは例えば奇数出力ピンからは＋２Ｖを出力させ、偶数出力ピンからは−２Ｖを出力させ、対向基板電位を０Ｖとする。
【００１２】
これによって、ソース電極に＋２Ｖを印加した画素は液晶層にも＋２Ｖが印加され、ソース電極に−２Ｖを印加した画素は液晶層にも−２Ｖが印加される。こうして、図８に示すように、正極性電圧で配向処理された画素Ｄ１と負極正電圧で配向処理された画素Ｄ２で電圧―透過率特性を始めとする特性がそろい、均一な表示を得た。
【００１３】
【発明の効果】
以上に述べたように、片側Ｖ字液晶の配向処理において、液晶材料のコレステリック（Ｃｈ）相からカイラルスメクチックＣ（Ｓｍ−Ｃ^＊）相に転移する過程においてセル内の内部電位に偏りを持たせるような処理を施す際、全てのゲート線にアクティブ素子がオンする電圧を与え、配向処理に必要な電圧をソース電極、対向基板電極に印加することによって、フィードスルーの影響を排除し、第一の極性の電圧印加によって得られる配向領域と第二の極性の電圧印加によって得られる配向領域の特性をそろえ、画質を向上させるものである。
【図面の簡単な説明】
【図１】本発明に係る第一の実施例の工程での駆動プロセスを示すタイミングチャートである。
【図２】本発明に係る第一の実施例の液晶素子の電気光学特性を示す図である。
【図３】本発明に係る第一の実施例の液晶素子の配向処理別の電気光学特性を示す図である。
【図４】従来の工程での駆動プロセスを示すタイミングチャートである。
【図５】従来の工程での別の駆動プロセスを示すタイミングチャートである。
【図６】本発明に係る第一の実施例の液晶パネルの模式図である。
【図７】本発明に係る第一の実施例の工程を示す概念図である。
【図８】本発明に係る一の実施例のパネルを示す模式図である。

Claims (5)

1. 液晶と、液晶に電圧を印加する一対の電極と、該一対の電極上に該液晶を配向させる為の絶縁膜を備え、複数のゲート線と複数のソース線でマトリクス駆動される液晶素子において、
   該一対の電極のうちの一つはドレイン電極であり、該一対の電極のうちの他の一つは対向基板電極であり、
   液晶材料のコレステリック（Ｃｈ）相からカイラルスメクチックＣ（Ｓｍ−Ｃ^＊）相に転移する過程において、該一対の電極間に正負いずれかのＤＣ電圧を印加する配向処理を施す際、液晶材料のコレステリック（Ｃｈ）相からカイラルスメクチックＣ（Ｓｍ−Ｃ^＊）相に転移する過程において、
   全てのゲート線にアクティブ素子がＯＮする電位を与え、第一のソース線群には第一のＤＣ電圧を印加し、第二のソース線群には第一の極性とは第二のＤＣ電圧を印加し、対向基板電極には第三のＤＣ電圧を印加し、
   該第一のＤＣ電圧と該第三のＤＣ電圧の差分の絶対値と該第二のＤＣ電圧と該第三のＤＣ電圧の差分の絶対値を等しくすることを特徴とする液晶素子の製造方法。
2. 請求項１に記載の第一のソース線群に含まれるソース線数と、請求項１に記載の第二のソース線郡に含まれるソース線数が等しいことを特徴とする液晶素子の製造方法。
3. 請求項１に記載の第一のＤＣ電圧と第三のＤＣ電圧の差分（第一のＤＣ電圧−第三のＤＣ電圧の極性と、第二のＤＣ電圧と第三のＤＣ電圧の差分（第二のＤＣ電圧−第三のＤＣ電圧）の極性が異なることを特徴とする液晶素子の製造方法。
4. 液晶と、液晶に電圧を印加する一対の電極と、該一対の電極上に該液晶を配向させる為の絶縁膜を備え、複数のゲート線と複数のソース線でマトリクス駆動される液晶素子において、
   該一対の電極のうちの一つはドレイン電極であり、該一対の電極のうちの他の一つは対向基板電極であり、
   液晶材料のコレステリック（Ｃｈ）相からカイラルスメクチックＣ（Ｓｍ−Ｃ^＊）相に転移する過程において、該一対の電極間に正負いずれかのＤＣ電圧を印加する配向処理を施す際、液晶材料のコレステリック（Ｃｈ）相からカイラルスメクチックＣ（Ｓｍ−Ｃ^＊）相に転移する過程において、
   全てのゲート線にアクティブ素子がＯＮする電位を与え、第一のソース線群には第一の極性の第一のＤＣ電圧を印加し、第二のソース線群には第一の極性とは逆の極性の第一のＤＣ電圧と絶対値の等しいＤＣ電圧を印加し、対向基板電極には０Ｖを印加することを特徴とする液晶素子の製造方法。
5. 請求項４に記載の第一のソース線群に含まれるソース線数と、請求項１に記載の第二のソース線郡に含まれるソース線数が等しいことを特徴とする液晶素子の製造方法。

Images