JP2004070334A - Method of driving liquid crystal device, driving circuit and liquid crystal device - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of driving a liquid crystal element or the like and to provide a display device, particularly for displaying with gradation, in which a gradation is excellently displayed without generating the decrease in contrast, a flickering of display, a cross talk or the like. <P>SOLUTION: The method and device are characterized by the fact that the gradation display is performed by applying a voltage which is weighted according to a desired display data in respective divided and selected terms by successively and simultaneously selecting a plurality of scanning electrodes and dividing the selected term into a plurality of terms in the device in which liquid crystal elements or the like, which are composed by inserting a liquid crystal layer between a substrate having scanning electrodes X<SB>1</SB>, X<SB>2</SB>and so on and a substrate having signal electrodes Y<SB>1</SB>, Y<SB>2</SB>and so on, are multiplex-driven. <P>COPYRIGHT: (C)2004,JPO

Description

これを基に各走査電極に印可する電圧波形を形成すると、図４８の（ａ）のようになる。ところが、同図（ａ）の波形は周波数にバラツキがあり、実際に用いた場合には表示むらが生ずるおそれがある。
【０００８】
そこで、配列を適宜人れ替えて周波数成分の片寄りをなくすようにしたのが、同図（ｂ）の波形であり、上記図４７の従来例では、この波形を用いたものである。
一方、各信号電極Ｙ_１〜Ｙ_ｍに印加する信号電圧は、走査電圧と同じパルスパターン数で、かつ各パルスの電圧レベルは、選択された走査電極上のオン・オフに応じた大きさの電圧を印加するようにしたもので、例えば本例においては同時に選択される走査電極Ｘ_１・Ｘ_２・Ｘ_３に印可される走査電圧波形が正のパルスのときをオン、負のパルスのときをオフとし、表示データのオン・オフをパルス毎に対比し、不一致の数に応じて信号電圧波形を設定するようにしたものである。
即ち、図４７においては不一致の数が０のときは−Ｖ_Ｙ２、１のときは−Ｖ_Ｙ１、２のときはＶ_Ｙ１、３のときはＶ_Ｙ２パルス電圧を印加するようにしたものである。なお上記のＶ_Ｙ１とＶ_Ｙ２電圧比は、Ｖ_Ｙ１：Ｖ_Ｙ２＝１：３、となるように設定されている。
具体的には、図４７における走査電極Ｘ_１・Ｘ_２・Ｘ_３への印加電圧波形において、Ｖ_Ｘ１の電圧を印加するときをオン、−Ｖ_Ｘ１の電圧を印加するときをオフとし、図４６の画素の表示は黒丸印をオン、白丸印をオフとすると、図４６における信号電極Ｙ_１と走査電極Ｘ_１・Ｘ_２・Ｘ_３との交差する画素の表示は順にオン・オン・オフであり、これに対して各走査電極Ｘ_１・Ｘ_２・Ｘ_３に印加される電圧の最初のパルスパタ−ンは、それぞれオフ・オフ・オフである。その両者を順に対比して不一致の数は２であるから、信号電極Ｙ_１の最初のパルスパターンには、図４７の（ｃ）に示すように電圧Ｖ_Ｙ１が印加されている。
【０００９】
また各走査電極Ｘ_１・Ｘ_２・Ｘ_３に印加される電圧の２番目のパルスパターンは、それぞれオフ・オフ・オンであり、前記の画素表示オン・オン・オフと順に対比すると、すべてが不一致であり不一致数は３であるから、信号電極Ｙ_１の２番目のパルスには電圧ＶＹ_２が印加されている。同様の要領で、３番目のパルスにはＶＹ_１、４番目のパルスには−ＶＹ_１が印加され、以下、−ＶＹ_２、ＶＹ_１、−ＶＹ_１、−ＶＹ_１の順で印加されている。
【００１０】
また次の３つの走査電極Ｘ_４〜Ｘ_６が選択されて、その各走査電極Ｘ_４〜Ｘ_６に図４７の（ｂ）に示す電圧が印加される際には、その各走査電極Ｘ_４〜Ｘ_６と信号電極との交差する画素のオン・オフ表示と、上記各走査電極Ｘ_４〜Ｘ_６への印加電圧の各パルスパターンのオン・オフとの不一致に応じた電圧レベルの信号電圧が、図４７の（ｃ）のように印加される。
【００１１】
なお上記例では、走査電圧波形の正の選択パルスを１、負の選択パルスを−１、各画素の表示がオンのときを−１、オフのときを１とし、その一致数と不一致数の差で信号電圧波形を設定したが、いずれを１または−１としてもよく、また一致数と不一致数の差を算定することなく、一致数もしくは不一致数のみで信号電圧波形を設定することもできる。
【００１２】
上記のように、順次複数本の走査電極を同時に選択して駆動する手法は、前記の図４５に示すような１ラインずつ選択して駆動する方法と同じオン／オフ比を実現した上で、駆動電圧を低く抑えることができる利点がある。
【００１３】
次に、上記のように順次複数本の走査電極を同時に選択して駆動する手法の一般的な要件や要領および手順等を、順を追って説明する。
【００１４】
Ａ．要件
ａ）Ｎ本の走査電極をＮ／ｈのサブグループに分割する。
ｂ）各々サブグループはｈ本のアドレスラインを持つ。
ｃ）ある時刻において信号電極は、ｈビットワード（ｈ−ｂｉｔｗｏｒｄ）から構成される。
ｄ_{ｋ＊ｈ＋１}、ｄ_{ｋ＊ｈ＋２}‥‥　ｄ_{ｋ＊ｈ＋ｈ}；ｄ_{ｋ＊ｈ＋ｊ}＝０または１ここで、０≦ｋ≦（Ｎ／ｈ）−１（ｋ：サブグループ）
すなわち１列の表示データは、
ｄ_１、ｄ_２、‥‥ｄ_ｈ　・・・・・第０サブグループ　ｄ_ｈ＋１、ｄ_ｈ＋２‥‥ｄ_ｈ＋ｈ　・・第１サブグループｄ_{Ｎ−ｈ＋１}、ｄ_{Ｎ−ｈ＋２}‥‥ｄ_{Ｎ−ｈ＋ｈ}　　　　　　　　　　　・・・・・第Ｎ／ｈ−１サブグループとなる。
ｄ）走査電極の選択パターンは、次式に示す周期２^ｈのビットワードパターンである。
【００１５】
ａ_{ｋ＊ｈ＋１}、ａ_{ｋ＊ｈ＋２}‥‥ａ_{ｋ＊ｈ＋ｈ}；　ａ_{ｋ＊ｈ＋Ｊ}＝０または１　Ｂ．要領
（１）１つのサブグループは同時に選択される。
（２）走査電極の選択パターンとして、ｈビットワードが１つ選ばれる。
（３）走査電圧は、ロジック０に対し−Ｖｒ、
ロジック１に対し十Ｖｒ、
非選択時は０ボルト、とする。
（４）選択されたサブグループの走査電極と信号電極は、ビット対ビットで比較される。
（５）走査電極と信号電極のパターンの不一致の数ｉを決める。
【００１６】
【数１】

（６）信号電極への印加電圧をＶ（_ｉ）とする。ｉは不一致数（不一教の数に応じて、あらかじめ定められた電圧の１つを選ぶ）
（７）以上のような手法に基づいて、それぞれ信号電圧を決める（同時、並列的に）
（８）以上のようにして求められた走査電圧および信号電圧は、時間間隔△ｔ_０の間だけ、ディスプレイに印加される。ただし、△ｔ_０は最小パルス順である。
（９）新しい走査電極選択パターンが選択され、上記（４）〜（６）を再び計算し、次の信号電圧を決める。これも時間間隔△ｔ_０だけ印加される。
（１０）１サイクル（周期）は２^ｈ個すべての走査電極選択パターンが各サブグループにすべて表れ、Ｎ／ｈのサブグループが選択されて終了する。
【００１７】
１サイクル＝△ｔ・２^ｈ・（Ｎ／ｈ）
Ｃ．分析
ｉ個の不一致（ミスマッチ）がある場合の走査電極選択パターンについて考える。
【００１８】
ｈビットワード長の走査電極選択パターンが同じｈビットワード長のデータパターンとｉビットだけ不一致となる場合の数は、
_ｈＣ_１＝｛ｈ！｝／｛ｉ！（ｈ−ｉ）！｝＝Ｃｉ
通り存在する。
【００１９】
例えばｈ＝３、走査電極選択パターン＝（０，０，０）の場合を考えると、下記の表のようになる。
【００２０】
【表２】

これらは、走査電極選択パターンではなく、ワードのビット数で決まる。
【００２１】
ピクセルに印加される瞬時電圧の振幅Ｖ_{ｐｉＸｅＬ}は、走査電圧をＶ_ｒｏｗ、信号電圧をＶ_{ｃｏｌｕｍｎ}とすると、
Ｖ_{ｐｉｘｅＬ}＝（　Ｖ_{ｃｏｌｕｍｎ}−Ｖ_ｒｏｗ）　　　　　　　または（Ｖ＝_ｒｏｗ−Ｖ_{ｃｏｌｕｍｎ}）
ここで、
Ｖ_ｒｏｗ　＝±Ｖｒ
Ｖ_{ｃｏｌｕｍｎ}　＝Ｖ_（ｉ）
であれば、
Ｖ_{ｐｉｘｅＬ}＝十Ｖｒ−Ｖ_（ｉ）または−Ｖｒ−Ｖ_（ｉ）である。
【００２２】
Ｖ_ｒｏｗ＝±Ｖｒ
Ｖ_{ｃｏｌｕｍｎ}　＝±Ｖ_（ｉ）
であれば、
Ｖ_{ｐｉｘｅＬ}＝Ｖｒ−Ｖ_（ｉ）、Ｖｒ十Ｖ_（ｉ）、−Ｖｒ−Ｖ_（ｉ）　　　　　　または−Ｖｒ十Ｖ_（ｉ）
すなわち、
Ｖ_{ｐｉＸｅＬ}＝｜Ｖｒ−Ｖ_（ｉ）｜または｜Ｖｒ十Ｖ_（ｉ）｜となる。
【００２３】
従って、ピクセルに印加される具体的振幅は、
選択行で　−（Ｖｒ十Ｖ_（ｉ））または（Ｖｒ−Ｖ_（ｉ））　　非選択行で　Ｖ_（ｉ）
である。（Ｖ_（ｉ）を両極性と考えると、前記の文献のような記述となる。）　一般に、ピクセルに印加される電圧は、
オン・ピクセルではできる限り大きく
オフ・ピクセルではできる限り小さく
することが、高い選択比を実現する上で望ましい。
それゆえ、オンのとき、
｜Ｖｒ十Ｖ_（ｉ）｜はオン・ピクセルに有利に働き、
｜Ｖｒ−Ｖ_（ｉ）｜はオン・ピクセルに不利に働く。
【００２４】
オフのとき、
｜Ｖｒ−Ｖ_（ｉ）｜はオフ・ピクセルに有利に働き、
｜Ｖｒ十Ｖ_（ｉ）｜はオフ・ピクセルに不利に働く。
【００２５】
ここで、オンに対する有利とは、実効電圧を上昇させ、オンに対する不利とは、実効電圧を下降させる方向に作用する。
【００２６】
ｈビットの中からｉ個選択する組み合わせの数は、
Ｃｉ＝_ｈＣｉ＝｛ｈ！｝／｛ｉ！（ｈ−ｉ）！｝
であり、ｉ個と不一致とすれば、これはｈビット中、ｉビットが不一致となる場合の数であり、
その不一致数は各レベルでｉ個であるので、仝体の不一致数（総ミスマッチ）は、ｉ・Ｃｉ個である。
【００２７】
これらは、ｈビットにまたがって分布しているので、ピクセル当り（１ビット当り）の平均不一致数Ｂｉは、
Ｂｉ＝ｉ・Ｃｉ／ｈ（個／ピクセル）
である。
【００２８】
また、不一教数の増加に従って信号電圧Ｖ_（ｉ）のレベルを増加するとすると、
Ｖ_{ｐｉｘｅＬ}＝Ｖ_ｒｏｗ−Ｖ_{ｃｏｌｕｍｎ}は、不一致数が増加するに従って減少する。
【００２９】
注目のオン・ピクセルに対して、不一致を不利に働くと考えると、不一致数は、不利な電圧（信号電圧）の数を与える。
従って、１ピクセル当たりの（平均で）不利な電圧の数は、
Ｂｉ＝ｉ・Ｃｉ／ｈ
となる。
【００３０】
ところで、Ｃｉのうちｉ／ｈが不利であるので、残り、すなわち
Ａｉ＝｛（ｈ−ｉ）／ｈ｝・Ｃｉ
は有利に働く。また、

であり、

である。
【００３１】
以上をまとめると、
Ｖ_ｏｎ（ｒ，ｍ，ｓ）＝｛（Ｓ_１十Ｓ_２十Ｓ_３）／Ｓ_４｝^１／２　　Ｖ_ＯＦＦ（ｒ，ｍ，ｓ）＝｛（Ｓ_５十Ｓ_６十Ｓ_７）／Ｓ_４｝^１／２となる。なお、
【００３２】
【数２】

である。
また、

であり、

【００３３】
ところが、上記従来例２のように順次複数本の走査電極を同時に選択して駆動する場合には、走査電極および信号電極に印加するパルス幅が、同時に選択する走査電極の数が増加するに従って狭くなり、波形のナマリによるクロストークが増大し画質が悪くなる等の間題があり、特にパルス幅の変調等による階調表示を行う場合には、深刻となる。
【００３４】
本発明は上記のように順次複数本の走査電極を同時に選択して駆動する場合にも良好に階調表示を行うことのできる液晶素子等の駆動方法と駆動回路および表示装置を提供することを目的とする。
【００３５】
【課題を解決するための手段】
本発明による液晶素子等の駆動方法は、走査電極を有する基板と、信号電極を有する基板との間に液晶層を介在させてなる液晶素子を、順次同時に複数本の走査電極を選択してマルチプレクス駆動する液晶素子等の駆動方法において、上記の選択期間を複数の期間に区分し、その区分した選択期間に、所望の表示データに応じた重み付けをした電圧を印加して階調表示を行うことを特徴とする。
【００３６】
上記のような駆動方法を採用することによって、順次複数本の走査電極を同時に選択してマルチプレクス駆動する場合にも、クロストーク等が発生が少なく良好な階調表示を行わせることが可能となる。
【００３７】
また本発明による液晶素子等の駆動回路は、走査電極を有する基板と信号電極を有する基板との間に液晶層を介在させてなる液晶素子等を、順次同時に複数本の走査電極を選択してマルチプレックス駆動する液晶素子等の駆動回路において、走査データ発生回路から発生した選択パルスデータと、同時に選択される複数本の走査電極上の表示データとを演算回路で演算すると共に、その演算結果に基づくデータを信号電極ドライバに転送し、それと同時に走査データを走査電極に転送して、上記の表示データに応じた所望の階調表示を行わせるように構成したことを特徴とする。
【００３８】
上記のような駆動回路を用いることによって、前記のような階調表示を簡単・確実に実行させることが可能となる。
【００３９】
さらに本発明による表示装置は、走査電極を有する基板と信号電極を有する基板との間に液晶層を介在させてなる液晶素子等を、順次同時に複数本の走査電極を選択してマルチプレックス駆動する液晶素子等の表示装置において、走査データ発生回路から発生した選択パルスデータと、同時に選択される複数本の走査電極上の表示データとを演算回路で演算すると共に、その演算結果に基づくデータを信号電極ドライバに転送し、それと同時に走査データを走査電極に転送する駆動回路を備え、上記の選択期間を複数個に区分し、その各区分した選択期間に、上記の駆動回路により所望の表示データに応じて重み付けをした信号電圧を信号電極に印加して階調表示を行わせるようにしたことを特徴とする。
【００４０】
上記のように構成することによって、クロストーク等が発生するおそれが少なく、良好に階調表示を行わせることのできる表示装置を提供することが可能となる。
【００４１】
【発明の実施の形態】
以下、図に示す実施の形態に基づいて本発明による液晶素子等の駆動方法と駆動回路および表示装置を具体的に説明する。
（実施の形態１）
図１は本発明による液晶表示素子等の駆動方法の一実施の形態を示す印加電圧波形図であり、同図（ａ）は走査電極Ｘ_１・Ｘ_２・Ｘ_３に印加される電圧波形、（ｂ）は走査電極Ｘ_４・Ｘ_５・Ｘ_６に印加される電圧波形、（ｃ）は信号電極Ｙ_１に印加される電圧波形、（ｄ）は走査電極Ｘ_１と信号電極Ｙ_１とが交差する画素に印加される電圧波形を示す。
【００４２】
本実施の形態は順次３つの走査電極を同時に選択して図２に示すような表示を行ったものである。
【００４３】
同時に選択される走査電極への印加電圧波形としては、前記図４８の（ａ）もしくは（ｂ）に示す波形を用いることもできるが、本実施の形態においては上記図１の（ａ）に示す波形を用いている。
【００４４】
前記図４８の（ａ）もしくは（ｂ）に示すようなビットワードパターンに対応した電圧波形を用いる場合には、各パルス幅が狭くなる不具合があり、特に同時に選択する走査電極の数が増加すると、前記のビットワードパターンの数は指数関数的に増大し、それに伴って必然的に各パルス幅が狭くなり、実際に画素に印加される際には、いわゆるナマリによるクロストークが生じるおそれがある。しかも本実施の形態はもとより後述する実施の形態のようにパルス幅の変調による階調表示を行う場合には、パルス幅が更に狭くなってクロストークの発生原因となる。
【００４５】
そこで、本実施の形態においては、以下の要領で走査電極への印加電圧波形を設定してパルス幅が広くなるようにしたものである。
【００４６】
走査電極への印加電圧波形は、
▲１▼．各走査電極が区別できること
▲２▼．各走査電極に加わる周波数成分が大きく異ならないこと▲３▼．１フレームあるいは数フレーム内での交流性が保証されること
などを考慮して決める。
【００４７】
即ち、ナチュラルバイナリ、ウォルシュ、アダマール等の直交関数系の中から上記条件を考慮して印加電圧のパターンを適宜選択することである。
【００４８】
このうち上記の項目▲１▼は絶対条件である。特に項目▲１▼を満足するためには、各走査電極への印加電圧波形が互いに直交するように決める。
【００４９】
上記の要件を考慮して決定したのが、図３の（ａ）および（ｂ）に示す印加電圧波形であり、図３の（ａ）の印加電圧波形は、
Ｘ_１：４＊△ｔ_０
Ｘ_２：４＊△ｔ_０、２＊△ｔ_０
Ｘ_３：２＊△ｔ_０
という異なる周波数成分を含んでいる。
【００５０】
また図３の（ｂ）に示す印可電圧波形は、
Ｘ_１：４＊△ｔ_０、２＊△ｔ_０
Ｘ_２：４＊△ｔ_０、２＊△ｔ_０
Ｘ_３：６＊△ｔ_０、２＊△ｔ_０
という異なる周波数成分を含んでいる。
【００５１】
前記図４８の（ａ）・（ｂ）に示す波形の最も短いパルス幅は△ｔ_０であったのに対し、上記図３の（ａ）・（ｂ）の波形の最も狭いパルス幅△ｔは２△ｔ_０であり、２倍に拡大できる。このようにパルス幅を広くすることによって波形のナマリの影響を少なくすることができ、クロストークを減少させることができると共に、同時に選択する走査電極の数を増大させることが可能となる。なお図３の（ａ）・（ｂ）に示す波形は一例であって適宜変更できると共に、走査電極の選択順序や各走査電極に印加するパルスパターンの配列順序等は直交関数の性質を利用して適宜変更できる。
【００５２】
前記図１の（ａ）及び（ｂ）に示す本実施の形態の走査電圧波形は上記図３の（ｂ）の波形を基にして同時に選択される３つの走査電極への印加電圧波形を構成したものである。また本実施の形態においては選択期間を１フレームＦ内でｔ_１、ｔ_２、ｔ_３、ｔ_４の４回に分けて駆動するようにした例を示す。
【００５３】
一方、信号電極Ｙ_１〜Ｙ_ｍには、図１の（ｃ）に示すように上記の分けた各選択期間ｔ_１、ｔ_２、ｔ_３、ｔ_４を更に複数の期間に分割し、その各分割した期間に、所望の表示データに応じて重み付けをした電圧を印加している。
【００５４】
即ち、本実施の形態においてはｔ_１の期間を２等分してａとｂの２つの期間に分け、４階調表示を２進法により２ビットで表した前記図２に示す表示データに基づいてビット毎に所定の重み付けをした信号電圧を、上位ビットについては期間ａに、下位ビットについてはｂ期間にそれぞれ印加するようにしたものである。
【００５５】
具体的には、走査電極に電圧Ｖ_Ｘ１を印加するときをオン、電圧−Ｖ_Ｘ１を印加するときをオフとし、表示デークは０をオフ、１をオンとして、同時に選択される走査電極のオン・オフと表示データのオン・オフとをビット毎に順に対比して不一致数を算定し、上位ビットについては、不一致数が３のときはＶ_Ｙ４、２のときはＶ_Ｙ２、１のときは−Ｖ_Ｙ２、０のときは−Ｖ_Ｙ４それぞれ印加し、下位ビットについては、不一致数が３のときはＶ_Ｙ３、２のときはＶ_Ｙ１、１のときは−Ｖ_Ｙ１、０のときは−Ｖ_Ｙ３をそれぞれ印加するようにしている。なお各電圧レベルの関係は、２＊Ｖ_Ｙ１＝Ｖ_Ｙ２、２＊Ｖ_Ｙ３＝Ｖ_Ｙ４、２＊Ｖ_Ｙ１＝Ｖ_Ｙ３−Ｖ_Ｙ１、２＊Ｖ_Ｙ２＝Ｖ_Ｙ４−Ｖ_Ｙ２としている。
【００５６】
例えば、図１の（ｃ）においてｔ_１の期間についてみると、走査電極Ｘ_１、Ｘ_２、Ｘ_３に印加する選択パルスはオン、オン、オフの順番となり、信号電極Ｙ_１と走査電極Ｘ_１、Ｘ_２、Ｘ_３との各交点の画素の表示データは（００）（０１）（１０）で、上位ビットについてみるとオフ、オフ、オンとなり、比較すると不一致の数が３となり、信号電極Ｙ_１には期間ａにおいて電圧Ｖ_Ｙ４が印加されている。また下位ビットについてみるとオフ、オン、オフとなり、走査電極と比較すると不一致の数が１となり、ｂ期間においては電圧−Ｖ_Ｙ１が印加されている。
【００５７】
このようにして、走査電極Ｘ_１、Ｘ_２、Ｘ_３上の表示データを各信号電極Ｙ_１〜Ｙ_ｍごとに走査電極に印加する選択パルスと比較し、不一致の数に応じた信号電圧が印加されるものである。
【００５８】
次に、走査電極Ｘ_４、Ｘ_５、Ｘ_６を同時に選択してそれに対応した信号電極波形を信号電極に印加する。このようにして走査電極を３ラインずつ同時に選択しながら表示データに応じた信号電圧波形を信号電極に印加して行き全ての走査電極Ｘ_１〜Ｘ_ｎが走査し終わると、再び最初の走査電極Ｘ_１、Ｘ_２、Ｘ_３に戻り、ｔ_２、ｔ_３、ｔ_４の期間でも上記と同様の要領で順次所定の電圧を印加していく。そしてｔ次に、走査電極Ｘ_４、Ｘ_５、Ｘ_６を同時に選択してそれに対応した信号電極波形を信号電極に印加する。このようにして走査電極を３ラインずつ同時に選択しながら表示データに応じた信号電圧波形を信号電極に印加して行き全ての走査電極Ｘ_１〜Ｘ_ｎが走査し終わると、再び最初の走査電極Ｘ_１、Ｘ_２、Ｘ_３に戻り、ｔ_２、ｔ_１〜ｔ_４の４つの期間が全ての走査電極Ｘ_１〜Ｘ_ｎについて走査し終わると１フレーームが終了し、次のフレームが繰り返される。
【００５９】
なお本実施の形態ではフレーム毎に印加電圧の極性を交互に異ならせて、いわゆる交流駆動を行っている。
【００６０】
上記のように駆動することによってクロストーク等の少ない良好な階調表示を行わせることができるものである。
【００６１】
なお上記の期間ｔ_１〜ｔ_４に走査電極に印加する走査電圧波形の順番は全てのフレームについて若しくはフレーム毎に適宜人れ替えてもよく、また走査電極に印加する走査電圧波形として前記図３の（ａ）に示す波形もしくは前述の要件を満足する他の波形を用いることもできる。さらに例えば走査電極Ｘ_１〜Ｘ_３では図３の（ａ）に示す波形を用い、次の走査電極Ｘ_４〜Ｘ_６では図３の（ｂ）に示す波形を用いるというように同時に選択される走査電極毎に２種類の波形を交互に入れ替える、あるいは３種類以上の波形順番に入れ替えることもできる。また上記の期間ｔ_１〜ｔ_４の波形の入れ替えと同時に選択される走査電極毎の波形の入れ替えとを組み合わせることも可能である。
【００６２】
また上記の期間ｔ_１〜ｔ_４は本実施の形態のように各期間毎に分けて駆動する、あるいは１フレーム内に連続的に設けて駆動するようにしてもよいが、本実施の形態のよに選択期間を１フレームＦで複数回に分けて駆動するよにすると、非選択期聞が短くなってコントラストを高めるこができる。この場合、上記実施の形態においては、選択期間をｔ_１〜ｔ_４の４回に分けて駆動するようにしたが、その分け回数は任意であり、例えば上記ｔ_１〜ｔ_４の期間を２回に分けて駆動したり、それ以上に分けて駆動することもできる。
【００６３】
さらに上記実施の形態では、走査電極を配列順序に従って同時に３本ずつ選択したが、その選択本数は適宜であり、また必ずしも配列順序に従うことなく選択するこもできる。
【００６４】
以上に記載した変更は、後述する実施の形態をおいても同様に適用可能である。
【００６５】
次に上記のような駆動方法を実行させる駆動回路の構成例を図４〜図６に基づいて説明する。
【００６６】
図４は駆動回路の一例を示すブロック図であり、図において１は走査電極ドライバ、２は信号電極ドイバ、３はフレームメモリ、４は演算回路、５は走査デー発生回路、６はラッチである。
【００６７】
図５は走査電極ドライバのブロック図、図６は信号電極ドライバのブロック図であり、図５および図６において１１・２１はシフトレジスタ、１２・２２はラッチ、１３・２３はデコーダ、１４・２４はレベルシフタである。
【００６８】
上記の構成において、各走査電圧波形は、図４の走査データ発生回路５から発生する、正の選択か、負の選択か、あるいは非選択であるかのデータを発生させ、走査電極ドライバ１に転送する。
【００６９】
その走査電極ドライバ１では図５に示すように走査データ発生回路５からの走査データ信号Ｓ３を走査シフトクロック信号Ｓ５でシフトレジスタ１１に転送し、一走査期間における各走査電極のデータを転送した後ラッチ信号Ｓ６によって各データがラッチされ、各走査電極の状態を表すデータをデコードし、各出力ごとのアナログスイッチ１５で３つのスイレッチのうちの１つをオンさせて、正の選択のときはＶ_Ｘ１、負の選択のときは−Ｖ_Ｘ１、非選択のときは０の電圧を選択された走査電極に出力する。
【００７０】
一方、各信号電圧波形は、フレームメモリ３からの同時に選択される３本の走査電極毎の表示データ信号Ｓ１を読みだし、その表示データ信号Ｓ１と走査データ信号Ｓ３から選択パルスデータをラッチし、表示データ信号Ｓ１と選択パルスデータ信号Ｓ４を演算回路４でデータ変換する。そのデータ変換は、前述の要領でなされ、信号電極ドライバ２に転送される。
【００７１】
その信号電極ドライバ２では図６に示すように演算回路４からのデータ信号Ｓ２をシフトクロック信号Ｓ７でシフトレ５ジスタ２１に転送し、一走査期間における各信号電極のデータを転送した後ラッチ信号Ｓ８によって各データがラッチされ、各信号電極の状態を表すデータをデコードし、各出力ごとのアナログスイッチ２５で８つのスイッチのうちの１つをオンさせて、Ｖ_Ｙ４、Ｖ_Ｙ３、Ｖ_Ｙ２、Ｖ_Ｙ１、−Ｖ_Ｙ１、−Ｖ_Ｙ２、Ｖ_Ｙ３、−Ｖ_Ｙ４の８つの電圧のいずれかの電圧を各信号電極に出力する。
【００７２】
上記のような駆動回路を用いることによって、前記のような駆動方法を簡単・確実に実行させることができる。
【００７３】
また前記のような表示素子等を有する表示装置に上記のような駆動回路を備え、前記のような駆動方法を実行させるようにすれば、クロストーク等の発生が少なく良好な階調表示を行うことのできる表示装置が得られるものである。
（実施の形態２）
上記実施の形態１においては、信号電極に表示データの各ビット毎に４種類の電圧の中から表示データに応じて１つを電圧選択して印加するようにしたが、仮想電極を設けることによって信号電極に印加する電圧レベルの数を削減することができる。
【００７４】
図７は上記実施の形態１において仮想電極を設けることによって信号電極に印加する電圧レベルの数を削減して駆動した本実施の形態による電圧波形図、図８は仮想電極を設けることによって信号電極に印加する電圧レベルの数を削減する要領を示す説明図である。
【００７５】
本実施の形態は、例えば図８に示すように同時に選択される走査電極の次にＸ_ｎ＋１、Ｘ_ｎ＋２‥‥のような仮想電極を設け、例えば走査電極Ｘ_１、Ｘ_２、Ｘ_３が選択されるときに、それと同時にＸ_ｎ＋１も選択されると仮定し、実施の形態１と同様に走査電極に電圧Ｖ_Ｘ１を印加するときをオン、電圧−Ｖ_Ｘ１を印加するときをオフとし、表示データは０をオフ、１をオンとして不一致数を算定する。この場合、仮想電極の状態を適宜変えることによって不一致数が常に１か３になるようにする。
【００７６】
そして表示データの上位ビットでは不一致数が１のとき−Ｖ_Ｙ２、不一致数が３のときＶ_Ｙ２を選択し、表示データの下位ビットでは不−致数が１のとき−Ｖ_Ｙ１、不一致数が３のときＶ_Ｙ１を選択するものである。なお各電圧レベルの開係は、２＊Ｖ_Ｙ１＝Ｖ_Ｙ２とする。
【００７７】
上記図７は上記の要領で前記図２に示す表示を行ったもので、ｔ_１の期間についてみると、走査電極Ｘ_１、Ｘ_２、Ｘ_３および仮想電極Ｘ_ｎ＋１に印加する選択パルスは順にオン、オン、オフ、オンとなり、信号電極Ｙ_１と走査電極Ｘ_１、Ｘ_２、Ｘ_３およびＸ_ｎ＋１との各交点の画素の表示データは（００）（０１）（１０）（１１）で、上位ビットについてみるとオフ、オフ、オン、オンとなり、順に比較すると不一致の数が３で、この不一致の数に応じて変換データＳ２をつくり、信号電極Ｙ_１には期間ａにおいて電圧Ｖ_Ｙ２が印加されている。
【００７８】
また下位ビットについてみるとオフ、オン、オフ、オンと
なり、走査電極と比較すると不一致の数が１となり、この不
一致の数に応じて変換データＳ２をつくり、信号電極Ｙ_１に
は期間ｂにおいて電圧−Ｖ_Ｙ１が印加されている。
【００７９】
このようにして、走査電極Ｘ_１、Ｘ_２、Ｘ_３およびＸ_ｎ＋１上の表示データを各信号電極Ｙ_１〜Ｙ_ｍごとに走査電極に印加する選択パルスと比較し、不一致の数に応じた電圧を印加していく。
【００８０】
次に、走査電極Ｘ_４、Ｘ_５、Ｘ_６およびＸ_ｎ＋２を同時に選択してそれに対応した信号電極波形を信号電極に印加する。
【００８１】
このようにして走査電極を３ラインと仮想電極１ラインずつ同時に選択しながらそれに対応した信号電極波形を信号電極に印加していき走査電極Ｘ_ｎまで走査し終わると、再び最初の走査電極Ｘ_１、Ｘ_２、Ｘ_３に戻り、ｔ_２で示すパルスパターンで順番に走査していく。このようにして、ｔ_１、ｔ_２、ｔ_３、ｔ_４に示す各パルスパターンで４回走査することによって１フレーム期間を終了し、次のフレームで同様の操作が繰り返えされる。
【００８２】
上記のように仮想電極を設けることによって信号電極に印可加する電圧レベルの数を実施の形態１の場合よりも少なくできるものである。
【００８３】
なお上記のように仮想電極を設けることによって信号電極に印加する電圧レベルの数を減少させることは、後述する各実施の形態にも適用できる。
【００８４】
また本実施の形態および後述する各実施の形態においても、前記実施の形態１と同様の駆動回路を用いることができる。その場合、前記図４における演算回路４は各実施の形態に応じてデータ処理を行う構成とし、また図５の走査電極ドライバおよび図６の信号電極ドライバの電圧レベルは各実施の形態に応じて設け、アナログスイッチ１５・２５でいずれかの電圧レベルを選択するように構成すればよい。
【００８５】
例えば本実施の形態においては、前記図４における演算回路４および図５の走査電極ドライバは実施の形態１と同様とし、図６の信号電極ドライバは実施の形態１においてはＶ_Ｙ４、Ｖ_Ｙ３、Ｖ_Ｙ２、Ｖ_Ｙ１、−Ｖ_Ｙ１、−Ｖ_Ｙ２、−Ｖ_Ｙ３、−Ｖ_Ｙ４の８つの電圧レベルを設けたが、本実施の形態においてはＶ_Ｙ２、Ｖ_Ｙ１、−Ｖ_Ｙ１、−Ｖ_Ｙ２の４つの電圧レベルを設けるだけでよい。
（実施の形態３）
上記各実施の形態は表示データに応じて電圧値を変えて階調表示を行ったが、パルス幅を変えることによって階調表示を行うこともできる。
【００８６】
図９はパルス幅変調による階調表示を行った実施の形態の印加電圧波形図である。
【００８７】
先ずパルス幅変調による階調表示を行う場合の一般的な手順等について説明する。
【００８８】
一般に、パルス幅変調による階調表示を行うに当たっては、前記パルスの時間幅△ｔを、ｆ個の不等間隔の時間幅に分割
する。
【００８９】
△ｔ_ｑ＝２^ｑ−１／（２^ｆ−１）（ｆは階調のビット数）　例えば、ｆ＝２のときは、２^２＝４階調であり、時間幅は図１０に示すように　　△ｔ_１＝（１／３）△ｔ_０、△ｔ_２＝（２／３）△ｔ_０に分割する。
【００９０】
次に、各データをｆビットに分割（ｆビットで表現）する。
【００９１】
ｄ_１＝（ｄ_１，ｆ、ｄ_{１，ｆ−１}・・・ｄ_１，１）　　ｄ_２＝（ｄ_２，ｆ、ｄ_{２，ｆ−１}・・・ｄ_２，１）　　：
ｄ_ｈ＝（ｄ_ｈ，ｆ、ｄ_{ｈ，ｆ−１}・・・ｄ_ｈ，１）　　：
そして、△ｔｇの間隔で走査電極の選択パターンとデータパターンの各ビットを比較する。
【００９２】
例えば、ｆ＝２のとき
ｄ_１＝（ｄ_１，２、ｄ_１，１）
ｄ_２＝（ｄ_２，２、ｄ_２，１）
：
となり、まずｄ_１のうち、　ｄ_１，１（下位ビット）と走査電極選択パターンを比較し、△ｔ_１の間ディスプレイに印可する。
【００９３】
次に、ｄ_１，２と走査電極選択パターンを比較し、△ｔ_２の間ディスプレイに印加する。
【００９４】
これを各ｄについて、上記と同様の要領で順次行えばよい。
【００９５】
本実施の形態による上記図９は、上記の要領でパルス幅変調により前記図２に示すような４階調の表示を行ったものである。
【００９６】
本例においては、各走査電極Ｘ_１〜Ｘ_ｎに前記図４７の従来例と同様の走査電圧を印加し、それに対する信号電極Ｙ_１〜Ｙ_ｍのパルス幅を上記の階調表示に応じて変調させるようにしたものである。
【００９７】
すなわち、各パルス幅△ｔを均等に３分割し、０から３までの４段階の階調表示を、２進法により２ビットの表示データ（００）、（０１）、（１０）、（１１）で表し、同時に選択される走査電極のオン・オフと、上記の表示データの上位ビットとの不一致数によって３分割のうちの２分割の電圧レベルを決め、下位ビットとの不一致数で残りの１分割分について電圧レベルを決めるものである。また３分割を均等でなくすことによって階調表示の輝度変化を補正することもできる。
【００９８】
具体的には上記図９において走査電極に電圧Ｖ_Ｘ１を印加するときをオン、電圧−Ｖ_Ｘ１を印加するときをオフとすると、走査電極Ｘ_１・Ｘ_２・Ｘ_３に印加する最初のパルスは、全てオフであり、これに対して前記図２の走査電極Ｘ_１・Ｘ_２・Ｘ_３の表示データの下位ビットは０をオフ、１をオンとして、オフ・オン・オフであるから、不一致数は１となり、△ｔ_１の間の電圧パルスは−Ｖ_Ｙ１となり、上位ビットはオフ・オフ・オンであるから、不一致数は１となり△ｔ_２の間の電圧パルスは−Ｖ_Ｙ１となる。このようにして各選択期間△ｔ毎に比較して信号電極に印加する電圧パルスを求めればよい。
【００９９】
そして本実施の形態においては上位ビットに対する電圧は３分割のうちの後の２つの期間に、下位ビットに対する電圧は３分割のうちの前の１つの期間に印加するようにしたものである。なお上位ビットに対する電圧を３分割のうちの前の２つの期間に、下位ビットに対する電圧を３分割のうちの後の１つの期聞に印加してもよい。
（実施の形態４）
上記のような階調表示を行う楊合にも前記実施の形態１の場合と同様に選択期間を１フレームの中で複数回に分けて駆動することができる。
【０１００】
図１１はその一例を示すもので、前記図９の実施の形態において走査電極および信号電極に印加する８つのパルスパターン（ブロック）よりなる電圧波形を、パルスパターン毎に等間隔に８つに分割して出力するようにした例を示す。
【０１０１】
上記のように選択期聞を１フレームの中で複数回に分けて駆動すると、前記実施の形態と同様にコントラストを高めることができる。
（実施の形態５）
上記実施の形態３および実施の形態４においては、信号電極の電圧レベルとして、Ｖ_Ｙ２・Ｖ_Ｙ１・−Ｖ_Ｙ１・−Ｖ_Ｙ２の４つのレベルを用いたが、前記実施の形態２と同様に仮想電極を設けることによって上記の電圧レベル数を削減することができる。
【０１０２】
図１２は上記実施の形態３に仮想電極を設けて信号電極への印加電圧レベルを減らすと共に、実施の形態４と同様に選択期間を１フレーム内で複数回に分けて駆動した例を示す。
【０１０３】
上記のように仮想電極を設けることによって電圧レベル数を削減する要領等については、既に前記実施の形態２で説明したが、ここではその一般的な手法等をも含めて説明する。
【０１０４】
先ず、前述のサブグループｈ本の内、ｅ本を仮想走査電極（仮想ライン）とし、この仮想走査電極のデータの一致・不一致を制御することにより、全体の一致・不一致数を制限し、信号電極の駆動電圧のレベル数を削減する。
【０１０５】
不一致数をＭｉ、Ｖｃを適当な定数とすると、信号電極への印加電圧Ｖ_{ｃｏｌｕｍｎ}は、
【０１０６】
【数３】

あるいは単純に
Ｖ_{ｃｏｌｕｍｎ}＝Ｖ_（ｉ）　　　　　　０≦ｉ≦ｈいずれにせよ、　Ｖ_{ｃｏＬｕｍｎ}はｈ十１レベルある。
【０１０７】
例えば、サブグループｈ＝４、仮想走査電極ｅ＝１の場合について考える。
【０１０８】
前記実施の形態のように、ｈ＝３の場合のレベル数は、−Ｖ_Ｙ２、−Ｖ_Ｙ１、Ｖ_Ｙ１、Ｖ_Ｙ２の４レベルであり、このとき仮想走査電極で偶数個の不一致となるように制御すると下記表のようになる。
【０１０９】
【表３】

上記のように、元の電圧レベルが４段階であったものを３段階にすることができる。また、不一致数が奇数個になるようにすると、上記表中の修正後の不一致数は、上から順に１、１、３、３となり、修正後の電圧レベルを、例えばＶａ・Ｖａ・Ｖｂ・Ｖｂの２レベルにすることができる。
【０１１０】
またサブグループがｈ＝４で、電圧レベルを削減しない場合の電圧レベルは、例えば−Ｖ_Ｙ２、−Ｖ_Ｙ１、０、Ｖ_Ｙ１、Ｖ_Ｙ２の５レベル必要であるのに対し、仮想走査電極で偶数個の不一致となるように制御すると、下記表のようになる。
【０１１１】
【表４】

上記のように、もとの電圧レベルが５段階であったものを３段階にすることができる。上記の場合も不一致数が奇数個になるようにして電圧レベルを設定することができる。
【０１１２】
なお、上記の仮想走査電極は、通常は表示しなくてよいので、必ずしも現実に設ける必要はないが、設ける場合には表示に影響しない部分に設けるとよく、例えば液晶表示装置等においては、図１３に示すように表示領域Ｒの外に仮想走査電極Ｘ_ｎ＋１…を設ける、あるいは表示領域Ｒの外側に余剰の走査電極がある場合にはそれを仮想走査電極として用いるともできる。
【０１１３】
また、仮想走査電極の数ｅを増加させれば、レベル数はさらに削減できる。その場合、上記のようにｅ＝１の場合は、不一致数が全て２で割れるように制御したが、例えばｅ＝２の場合は、不一致数が全て３で割れるように制御すればよい。
【０１１４】
ただし、全てが３で割って１余る、あるいは２余るようにしてもよい。
【０１１５】
さらに上記の手法で削減できる最大削減数は、１／（ｅ十１）であり、ｅ＝１のときは０Ｖを除いて１／２である。
【０１１６】
本実施の形態による前記図１２は同時に３本の走査電極と１本の仮想走査電極とを選択して信号電極への印加電圧レベルを減らすと共に、選択期間を１フレーム内で複数回に分けて駆動するようにしたものである。
【０１１７】
その選択期聞は、本実施の形態においては図１２および図１４に示すように１フレーム内で４回に分割して各期間毎に仮想走査電極を合めた４本の走査電極について表示データの各ビット毎に不一致数を数え、その不一致数が常に奇数になるようにすることで、不一致数が１か３になり、それに応じて信号電圧波形の電圧レベルがＶ_Ｙ１と−Ｖ_Ｙ１の２つのレベルになるようにしている。
【０１１８】
具体的には、例えば前記図１３に示すような表示を行う場合に、前記図８に示すように最初に選択される走査電極Ｘ_１・Ｘ_２・Ｘ_３の次に仮想走査電極Ｘ_ｎ＋１があるものとする。ただし、実際には前述のように設けなくてもよく、設ける場合には図１３に示すように表示領域Ｒの外に設けるのが望ましい。
【０１１９】
また、上記の走査電極に印加する電圧がプラスの場合をオン、マイナスの場合をオフとして、各選択期間△ｔをそれぞれ３分割し、同時に選択される走査電極Ｘ_１・Ｘ_２・Ｘ_３の表示データが図１３のように（００）、（０１）、（１０）であるときは、前記図８に示すように仮想走査電極のデータは（１１）とすればよい。
【０１２０】
そして、各ビット毎に不一致数を数えてＶ_Ｙ１か−Ｖ_Ｙ１のいずれかの電圧レベルを決定し、上位ビットに対する電圧は３分割のうちの後の２つの期間、下位ビットに対する電圧は３分割のうちの前の１つの期間に印加すればよい。なお上位ビットに対する電圧を３分割のうちの前の２つの期間に、下位ビットに対する電圧を３分割のうちの後の１つの期間に印加してもよいことは、前記実施の形態３と同様である。
【０１２１】
上記のように表示データによって各ビット毎に比較することによってＶ_Ｙ１あるいは−Ｖ_Ｙ１の電圧のパルス幅を決めればよく、仮想走査電極に印加する選択パルスの極性と表示データとが常に不一致数が１、３…等の奇数になるようにすることによって、信号電極に印加する電圧レベルを削減するもので、本実施の形態においては２レベルとすることができる。ただし、前述のように不一致数が偶数になるようにしてもよい。
【０１２２】
また上記のようにすると、液晶ドライバの回路構成が簡単で、従来のパルス幅変調用ドライバとほば同じものも使用できる。
【０１２３】
なお上記実施の形態では、４階調表示について説明したが、それ以上の多階調表示も可能であり、例えば表示データを３ビットとして各選択期間を表示ヂータの各ビットに対してパルス幅に重み付けをした３分割とすることで、８階調表示ができ、さらに表示データを４ビットとして各選択期間を表示データの各ビットに対してパルス幅に重み付けをした４分割とすることで１６階調の表示を行うことができる。このように各選択期間の分割数を変えることで、多階調表示ができるものである。
（実施の形態６）
上記実施の形態５のように仮想電極を設けて信号電極への印加電圧レベルを減らした上でパルス幅変調による階調表示を行うことは、同時に選択される走査電極に前記実施の形態１のような走査電圧を印可する場合にも適用可能であり、図１４はその一例を示す説明図である。
【０１２４】
同時に選択される走査電極への印加電圧波形は上記のように実施の形態１における図１と同様とし、各選択期間ｔ_１〜ｔ_４、ｔ_５〜ｔ_８をそれぞれ３分割し、同時に選択される走査電極Ｘ_１・Ｘ_２・Ｘ_３の表示データが図１３のように（００）、（０１）、（１０）であるときは、前記図８に示すように仮想走査電極のデータは（１１）とすればよい。
【０１２５】
そして、各ビット毎に不一致数を数えて電圧レベルを決定し、上位ビットでは３分割のうちの２つの期間、下位ビットでは３分割のうちの１つの期間についてＶ_Ｙ１か−Ｖ_Ｙ１の電圧を印加すればよい。
上記のようにすることによって実施の形態５と同様の効果が得られる。
【０１２６】
なお上記の各選択期間ｔ_１〜ｔ_４は１フレームＦ内に連続させて設けても、あるいは１フレームＦ内で各々分けて設けるようにしてもよい。選択期聞ｔ_５〜ｔ_８についても同様である。
（実施の形態７）
上記のように選択期間の分割および印加電圧レベルの削減を行った上でフレーム変調による階調表示を行うことも可能であり、図１５は上記実施の形態６と同様に順次３本の走査電極と１本の仮想走査電極とを用いて信号電極への印加電圧レベルを減らし、かつ選択期間を１フレーム内で複数回に分けて駆動すると共に、フレーム変調による階調表示を行った場合の実施の形態を示す。
【０１２７】
なお同時に選択される走査電極への印加電圧として、本実施の形態においては前記図３の（ｂ）の波形を用いたものであるが、同図（ａ）もしくは前記図４８の（ａ）または（ｂ）等の波形を用いることもできる。
【０１２８】
フレーム変調による階調表示は、あるフレーム期間の中で何フレームをオンとし、何フレームをオフにするかで階調表示を行うもので、例えば図１６のようにＦ１間でオン、Ｆ２間でオフ電圧を印加すると、オンとオフとの中間調が表示される。
【０１２９】
また本実施の形態では１フレームの中で４回選択されるのでＦ１期間とＦ２期間での明暗の差が小さくなり、チラツキが目立たなくなる。
【０１３０】
例えば、複数のフレーム期間を１つのブロックとして階調表示する場合に、上記の複数フレームの中で選択パルスの位置を入れ替えることも可能で、例えば図１５において、ｔ_３間とｔ_７間を入れ替えることによってフレーム間の差をより小さくすることもできる。
【０１３１】
なお上記実施の形態では、２フレームのうちの１フレームでオン、１フレームでオフとすることによって階調表示を行う例を示したが、それ以上のフレーム、例えば７フレームを１つのブロックとしてその中でのオンフレームとオフフレームがいくつあるかの組合せによって８階調の表示を行うこともでき、また１５フレームを１ブロックとして１６階調の表示を行うこともできる。このように１つのブロックを何フレームにするかで任意の階調数の表示ができるものである。
（実施の形態８）
さらに前記のように選択期間の分割および印加電圧レベルの削減を行った上でパルス幅変調とフレーム変調との組合せによる階調表示を行うことも可能であり、図１７はパルス幅変調とフレーム変調との組合せによる階調表示を行う要領の一例を示す説明図である。
【０１３２】
或る何フレーム期間の中で、いくつかの中間調を表示することによって、各階調データと階調データの中間の階調の表示を可能とする。
【０１３３】
例えば、図１８に示すように最初のフレームＦ１の期間では、（００）を表示し、次のフレームＦ２の期間では、（０１）を表示することによって、実際には（００）と（０１）の中間を表示することができる。
【０１３４】
上記のように選択期間の分割および印加電圧レベルの削減を行うと共に、パルス幅変調とフレーム変調との組合せによる階調表示を行うと、表示のチラツキを減少させることができると共に、多階調表示が可能となる。また実施の形態６と同様に選択パルスの入れ替えができる。
【０１３５】
さらに例えば前記実施の形態２に示すような表示データによって電圧に重み付けをする場合、そのほか先の他の実施の形態もしくは後述する実施の形態にも、本実施の形態のようなフレーム変調との組合せによる階調表示を行わせることもできる。
【０１３６】
また前記実施の形態５〜本実施の形態８は、仮想走査電極を設けた場合について説明したが、仮想走査電極を設けない場合でも、フレーム変調による階調表示やフレーム変調とパルス幅変調との組合せによる階調表示を行うことができる。（実施の形態９）
上記各実施の形態では、表示データを２ビットとして各ビットに対応した重み付けをした信号電圧を印加することによって４階調表示を実現しているが、階調数は幾つにすることも可能であり、例えば図１９の示すような信号電極波形として８階調表示とすることもできる。
【０１３７】
即ち、図１９は前記図２における各走査電極に印加する走査電極波形は実施の形態１の場合と同じとして、走査電極Ｘ_１、Ｘ_２、Ｘ_３と信号電極Ｙ_１の交点の各画素の表示データが上から順に（００１）（０１０）（１００）としたときの信号電極波形である。
【０１３８】
本実施の形態においては前記実施の形態１における４つの各選択期間ｔ_１、ｔ_２、ｔ_３、ｔ_４をそれぞれ３等分してａ、ｂ、Ｃの３つの期間に分割し、３ビットの表示データのうち最上位ビットに対応する電圧波形を期間ａに、中位ビットに対応する電圧波形を期間ｂに、最下位ビットに対応する電圧波形を期聞ｃに、それぞれ実施の形態１と同様の要領で各ビットの表示データに応じた重み付けをして印加するようにしたものである。
【０１３９】
すなわち、期間ａでは最上位ビットの表示データに応じて−Ｖ_Ｙ６、−Ｖ_Ｙ４、Ｖ_Ｙ４、Ｖ_Ｙ６の電圧レベルから１つを選び、期間ｂでは中位ビットの表示データに応じて−Ｖ_Ｙ５、−Ｖ_Ｙ２、Ｖ_Ｙ２、Ｖ_Ｙ５の電圧レベルから１つを選び、期間ｃでは最下位ビットの表示データに応じて−Ｖ_Ｙ３、−Ｖ_Ｙ１、Ｖ_Ｙ１、Ｖ_Ｙ３の電圧レベルから１つを選ぶ。なお各電圧レベルの開係は、４＊Ｖ_Ｙ１＝２＊Ｖ_Ｙ２＝Ｖ_Ｙ４、４＊Ｖ_Ｙ３＝２＊Ｖ_Ｙ５＝Ｖ_Ｙ６、２＊Ｖ_Ｙ１＝Ｖ_Ｙ３−Ｖ_Ｙ１、２＊Ｖ_Ｙ２＝Ｖ_Ｙ５−Ｖ_Ｙ２、２＊Ｖ_Ｙ４＝Ｖ_Ｙ６−Ｖ_Ｙ４としている。
【０１４０】
このような条件で、実施の形態１と同様の要領で、表示データの各ビットごとに不一致の数によって信号電極波形を作ることによって８階調表示を行うものである。
【０１４１】
以上のように、前記実施の形態１では選択期間を２等分した各期間に対応した電圧を選んで信号電極に印加することによって４階調表示を行い、本実施の形態では３等分することで８階調表示を行っている。これを更に４等分することで１６階調というように、選択期間をいくつかに分割してそれぞれの期間に対応した電圧を信号電極に印加することによって階調数を増やすことができる。また、各信号電極の電圧の比を変えたり、選択期間の中を等分割でなく少し変えることによって各階調における輝度を調整することも可能である。
（実施の形態１０）
上記実施の形態９の図１９においては信号電極に印加する電圧を変えることによる階調表示において、表示データのビット数に応じて分割した期間ａ、ｂ、ｃに、各ビットに応じた電圧を上位ビットから順番に印加するようにしたが、その順番を信号電極毎に適宜入れ替えることもできる。
【０１４２】
上記実施の形態９において、例えば走査電極Ｘ_１、Ｘ_２、Ｘ_３と信号電極Ｙ_２〜Ｙ_ｍとが交差する各画素の表示が、走査電極Ｘ_１、Ｘ_２、Ｘ_３と信号電極Ｙ_１とが交差する画素の表示と同じであるとすると、信号電極Ｙ_１〜Ｙ_ｍに印加する信号電圧波形は全て図１９に示す波形と同じとなる。しかし、このような場合、各画素に印加される波形のナマリ等が大きくなってしまい表示品質が悪くなる。
【０１４３】
そこで、本実施の形態においては図２０に示すように各信号電極Ｙ_１〜Ｙ_ｍに印加される信号電極波形を順に入れ替えるようにしたものである。
【０１４４】
すなわち、前記実施の形態９においては３ビットの表示データのうち最上位ビットに対応する電圧を期間ａで、中位ビットに対応する電圧を期間ｂで、最下位ビットに対応する電圧を期間ｃで、その順に信号電極Ｙ_１に印加している。他の信号電極Ｙ_１〜Ｙ_ｍについても同様である。
【０１４５】
これに対し、本実施の形態においては図２０に示すように、最上位ビットに対する電圧を印加する期間をａ、中位ビットに対する電圧を印加する期聞をｂ、最下位ビットに対する電圧を印加する期間をｃとすると、例えば信号電極Ｙ_１では実施の形態２と同様に上位ビットから順にａ・ｂ・ｃの順番で印加すれば、次の信号電極では順番を適宜入れ替えて例えば信号電極Ｙ_２ではａ・ｃ・ｂ、信号電極Ｙ_３ではｂ・ａ・ｃ、信号電極Ｙ_４ではｂ・ｃ・ａ、信号電極Ｙ_５ではｃ・ａ・ｂ、信号電極Ｙ_６ではｃ・ｂ・ａの順にそれぞれ印加していく、他の信号電極Ｙ_７〜Ｙ_ｍについても上記のような組み合わせの繰り返しとする。
【０１４６】
上記のようにすると、上記実施の形態においては順番の異なる６種の組合わせの波形がほぼ同じ数だけ信号電極に印加されるため各信号電極波形の立ち上がりや立ち下がりの影響が相殺しあい各画素に印加される波形のナマリ等を減少させることができるものである。
【０１４７】
なお、各信号電極に印加する波形の組み合わせはどのようにしてもよく、例えば、信号電極ドライバが６個あれば信号電極ドライバごとに各組合わせの波形を印加するようにしてもよい。このように、各信号電極に印加する波形の組み合わせがほぼ同数となるようにすることによって、表示品質を向上することができる。
【０１４８】
また上記のように表示データの各ビットに対応する電圧を各信号電極Ｙ_１〜Ｙ_ｍ毎に適宜入れ替えて印加することは、前述の各実施の形態および後述する実施の形態にも適用可能である。
（実施の形態１１）
前記実施の形態９においては走査電極に印加する走査電圧波形として図１の（ａ）すなわち図３の（ｂ）に示すような波形を用いて８階調の表示を行ったが、図３の（ａ）もしくは前記従来例における図４８の（ａ）または（ｂ）の波形を用いることも可能であり、以下図３の（ａ）に示す波形を用いて８階調の表示を行う場合を例にして更に詳しく説明する。
【０１４９】
図２１は同時に選択される走査電極に印加する走査電圧波形として図３の（ａ）に示す波形を用いて図２２に示す表示データに基づいて８階調の表示を行った実施の形態の印加電圧波形図であり、同図（ａ）は走査電極Ｘ_１・Ｘ_２・Ｘ_３に印加される走査電圧波形、同図（ｃ）は信号電極Ｙ_１に印加される信号電圧波形、同図（ｄ）は走査電極Ｘ_１と信号電極Ｙ_１とが交差する画素に印加される電圧波形を示す。
【０１５０】
本例においても走査電極を順次同時に３本ずつ選択して駆動するようにしたもので、図２１においては３つの走査電極Ｘ_１・Ｘ_２・Ｘ_３のみを示したが、図２３に示すように走査電極Ｘ_１・Ｘ_２・Ｘ_３が選択された後は、次の３つの走査電極Ｘ_４・Ｘ_５・Ｘ_６が選択されてそれぞれ走査電極Ｘ_１・Ｘ_２・Ｘ_３と同様の電圧が印加され、以下同様に順に３つずつ選択されて全ての走査電極が選択されたところで１つのフレームが終了する。
【０１５１】
また同時に選択される３つの走査電極には、上記のように前記図３の（ａ）に示す走査電圧波形を印加するようにしたもので、その最小パルス幅△ｔは前記図４８の従来例における最小パルス幅△ｔ_０の２倍の大きさであり、各走査電極の１フレーム内での全ての選択期間ｔは、上記パルス幅△ｔの大きさの４つの期間ｔ_１〜ｔ_４で構成されている。
【０１５２】
上記の４つの期間ｔ_１〜ｔ_４を、表示データのビット数に合せてそれぞれ３つの期聞ａ・ｂ・ｃに分割し、その各分割期間に表示データのビットに対応して所定の重み付けをした信号電圧を信号電極に印可するようにしたものである。
【０１５３】
即ち、図２２において２進法により３桁の数字で表した表示データの上位ビットを各期間ｔ_１〜ｔ_４の始めの分割期間ａに、中央のビットを次の分割期間ｂに、下位ビットを最後の分割期間ｃにそれぞれ対応させ、上位ビットに対しては所定の重み付けをした±Ｖ_Ｙ４または±Ｖ_Ｙ６を、中央ビットに対しては±Ｖ_Ｙ２または±Ｖ_Ｙ５を、下位ビット対しては±Ｖ_Ｙ１または±Ｖ_Ｙ３を、それぞれ後述する条件に従って印加する。
【０１５４】
なお上記の電圧植の比は、
Ｖ_Ｙ１：Ｖ_Ｙ２：Ｖ_Ｙ４＝１：２：４
Ｖ_Ｙ３：Ｖ_Ｙ５：Ｖ_Ｙ６＝１：２：４
Ｖ_Ｙ１：Ｖ_Ｙ３＝１：３
に設定されている。
【０１５５】
また上記の条件としては、走査電極に印加する走査電圧波形が正側のときをオン、負側のときをオフとし、表示データの１をオン、０をオフとして、同時に選択された走査電極のオン・オフと、その選択された走査電極上における印加すベき信号電極との交点の表示データの同位ビットのオン・オフとを各位毎に順に対比して、その不一致数に応じて所定の電圧を信号電極に印加する。
【０１５６】
具体的には、本例においては走査電極と上位ビットとの不一致数が０のときは−Ｖ_Ｙ６、１のときは−Ｖ_Ｙ４、２のときはＶ_Ｙ４、３のときはＶ_Ｙ６をそれぞれ印加し、走査電極と中央ビットとの不一致数が０のときは−Ｖ_Ｙ５、１のときは−Ｖ_Ｙ２、２のときはＶ_Ｙ２、３のときはＶ_Ｙ５をそれぞれ印加し、走査電極と下位ビットとの不一致数が０のときは−Ｖ_Ｙ３、１のときは−Ｖ_Ｙ１、２のときはＶ_Ｙ１、３のときはＶ_Ｙ３をそれぞれ印加するようにしたものである。
【０１５７】
そこで、図２１の実施の形態においては、先ず３つの走査電極Ｘ_１・Ｘ_２・Ｘ_３が同時に選択され、その選択された走査電極Ｘ_１・Ｘ_２・Ｘ_３は順にオフ・オフ・オンで、その走査電極Ｘ_１・Ｘ_２・Ｘ_３上における信号電極Ｙ_１との交点の表示データの上位ビットは順にオフ・オン・オンであり、両者を順に対比すると不一致数は１となり、最初の期間ｔ_１のうちの最初の分割期間ａに−Ｖ_Ｙ４の電圧が信号電極Ｙ_１に印可されている。他の信号電極Ｙ_２〜Ｙ_ｍについても同様の要領で重み付けした電圧が同時に印加される。
【０１５８】
つぎに、最初の期間ｔ_１のうちの次の分割期間ｂにおいては、走査電極Ｘ_１・Ｘ_２・Ｘ_３のオン・オフは上記と同じオフ・オフ・オンであり、その分割期間ｂに対応する中央ビットは順にオン・オフ・オフであるから、不一致数は２でＶ_Ｙ２の電圧が印加され、また最後の分割期間ｃに対する下位ビットはオフ・オン・オフであるから、不一致数は２でＶ_Ｙ１が印加されている。
【０１５９】
また次の期間ｔ_２については、走査電極Ｘ_１・Ｘ_２・Ｘ_３上のオン・オフは傾にオフ・オン・オフであり、これに対して走査電極Ｘ_１・Ｘ_２・Ｘ_３上における信号電極Ｙ_１との交点の表示データの上位ビットは上記と同様に順にオフ・オンオンで不一致数が１であるから−Ｖ_Ｙ４が、中央ビットは順にオン・オフ・オフで不一致数は２であるからＶ_Ｙ２の電圧が、下位ビットはオフ・オン・オフで不一致数は０であるから−Ｖ_Ｙ３の電圧が、それぞれ分割期間ａ・ｂ・ｃにおいて信号電極Ｙ_１に順に印加されている。
【０１６０】
さらに次の期間ｔ_３およびｔ_４についても上記と同様の要領で不一致数に応じた信号電圧が全ての信号電極Ｙ_１〜Ｙ_ｍに同時に印加されて、走査電極Ｘ_１・Ｘ_２・Ｘ_３の選択が終了し、次いで走査電極Ｘ_４・Ｘ_５・Ｘ_６が選択されて上記と同様の要領で信号電極Ｙ_１〜Ｙ_ｍに所定の信号電圧が印加され、全ての走査電極が選択されたところで１つのフレームＦが終了する。その後、再び始めの走査電極Ｘ_１・Ｘ_２・Ｘ_３から順に選択されて次のフレームが開始されるもので、そのとき走査電極に印加される電圧の正負は反転され、それに伴って信号電極に印加される電圧の正負も反転されて、いわゆる交流駆動がなされる。
【０１６１】
なお前記の電圧比は、必ずしも厳密に前述の条件にしなければならないというものではなく、また期間ｔ_１〜ｔ_４や分割した期間ａ・ｂ・ｃも必ずしも厳密に等分に分割しなくてもよく、例えば液晶の特性等に応じて適宜調整するようにしてもよい。さらに上記の分割した期間ａ・ｂ・ｃの順番を入れ替えてもよい。また上記と同様の要領で種々の階調数の表示を行うことも可能であり、例えば１６階調では４ビットで表された表示データの各ビットに対応して重み付けした電圧とすればよい。以上の点は後述する実施の形態についても同様である。
（実施の形態１２）
上記実施の形態１１は各走査電極の選択期間ｔを１フレームＦ内で１回にまとめて設けるようにしたが、１フレームＦ内で複数回に分けて設けてもよい。
【０１６２】
例えば、前記の期間ｔ_１〜ｔ_４毎に分けて、各期間について全ての走査電極が選択されるまでを１フイールドとし、これを１フレームＦで４つのフイールドを繰り返すようにしてもよく、あるいは更に分割して表示データの各ビット毎に全ての走査電極について繰り返すようにしてもよい。図２４、図２６、図２７はその一例を示すものである。
【０１６３】
図２４は前記実施の形態１１における４つの期間ｔ_１〜ｔ_４毎に複数回に分けて駆動した実施の形態を示す印加電圧波形図、図２５は走査電極Ｘ_１〜Ｘ_６に印加される走査電圧波形図である。
【０１６４】
先ず、走査電極Ｘ_１・Ｘ_２・Ｘ_３が選択されて上記実施の形態１１と同様の要領で３つのビットとの不一致数に応じた信号電圧が順に信号電極Ｙ_１〜Ｙ_ｍに印可され、次いで走査電極Ｘ_４・Ｘ_５・Ｘ_６が選択されて上記と同様の要領で信号電圧が印加されて行き、全ての走査電極が選択されたところで期間ｔ_１に対するフイールドｆ_１が終了する。つぎに、再び始めの走査電極Ｘ_１・Ｘ_２・Ｘ_３から順に選択されて次の期間ｔ_２に対するフイールドｆ_２が実行され、４つの期間ｔ_１〜ｔ_４に対する４つのフイールドｆ_１〜ｆ_４が終了したところで、１つのフレームＦが完了するものである。
【０１６５】
図２６は表示データのビット毎に、すなわち前記実施の形態における４つの期聞ｔ_１〜ｔ_４のうちの分割期間毎にまとめて実行するようにしたものである。
【０１６６】
先ず、前記図１の４つの期間ｔ_１〜ｔ_４内の始めの分割期間ａを順にひとまとめにして全ての走査電極が選択されるまでを１つのフイールドｆ_１とし、同様にして他の分割期間ｂに対してのフイールドｆ_２および分割期間ｃに対してのフイールドｆ_３が終わるまでを、１フレームとしたものである。
【０１６７】
なお走査電極への印加電圧は１フイールド毎に正負反転させ、それに合わせて信号電極への印加電圧も反転させている。
【０１６８】
図２７は更にに細分化して図２６における分割期間ａ・ｂ・ｃ毎に全ての走査電極について実行するようにしたものである。本例においては前記図２１の実施の形態を表示データのビット毎にフレーム階調したものと同等と見ることができる。
【０１６９】
上記のように走査電極の選択期間を１フレームＦ内で複数回に分けて実行すると、各走査電極、すなわち各画素に選択電圧が印加されない期間を短くできるので、表示の明るさの増減が軽減されてコントラストの低下を防止することが可能となる。
（実施の形態１３）
前記実施の形態１１においては、１選択期間を階調ビット数ｎと同数すなわち３分割して、Ｖ_Ｙ１〜Ｖ_Ｙ６の６つのレベルの信号電圧を信号電極に選択的に印加するようにしたが、上記の分割数を増やすことによって信号電圧のレベル数を減らすことができる。
【０１７０】
例えば液晶表示パネル等の液晶素子を駆動する場合の実効電圧は、一般に電圧値と印加時間（パルス幅）とで決定され、高い電圧を短時間印加しても、低い電圧を長時間印加しても同等に駆動させることができる。
【０１７１】
従って、上記複数個の電圧レベルのうち、高いレベルの電圧を用いる代わりにそれよりも低いレベルの電圧を使用して印加時間を長くしても同等に駆動させることが可能であり、例えば前記の実施の形態１におけるＶ_Ｙ６およびＶ_Ｙ４の電圧レベルを用いる代わりにそれぞれＶ_Ｙ５およびＶ_Ｙ２の電圧レベルを用い、その印加時間を長くしても前記実施の形態１の場合と同様に駆動することができる。それによって信号電圧のレベル数を減らすことが可能となる。
【０１７２】
図２８は上記の要領で信号電圧のレベル数を減らした実施の形態を示す印加電圧波形図である。
【０１７３】
前記図２１の場合は４つの各選択期間ｔ_１、ｔ_２、ｔ_３、ｔ_４をそれぞれ表示データのビット数に合わせてｎ分割すなわちａ・ｂ・ｃの３つに分割したのに対し、本実施の形態は上記の各選択期間をｎ十１すなわちａ・ａ・ｂ・ｃの４つに分割し、その始めの２つの分割期間ａ・ａを表示データの上位ビットの電圧印加可時間に当てたものである。
【０１７４】
すなわち実施の形態１１における上位ビットに対する電圧レベルＶ_Ｙ６およびＶ_Ｙ４の代わりに、その２分の１の大きさの中間ビットの電圧レベルＶ_Ｙ５およびＶ_Ｙ２すなわち実施の形態１１における上位ビットに対する電圧レベルＶ_Ｙ６およびＶをそれぞれ用い、印加時間は中間ビットの２倍になるようにしたものである。その結果、液晶素子等に印加される電圧値と時間とは、中間ビットの２倍、下位ビットの４倍になり、各ビットに対する重み付けの比は、前記図１の場合と同じように、１：２：４の開係になる。
【０１７５】
上記のようにすると、前記実施の形態１１の場合よりも信号電極への印加電圧レベルを１つ少なくした上で実施の形態１の場合と同等に駆動させることができる。
【０１７６】
なお本実施の形態においては前記実施の形態１１における最も高い
２つの電圧レベルＶ_Ｙ６およびＶ_Ｙ４を省くようにしたが、前記実施の形態１１における中間ビットに対する電圧レベルＶ_Ｙ５およびＶ_Ｙ２の代わりに下位ビットの電圧レベルＶ_Ｙ３・Ｖ_Ｙ１をそれぞれ用いると共に、その印加時間を上記と同様の要領で下位ビットの２倍なるようにしてもよい。また更に、４以上の電圧レベルを削減することも可能であり、上記のように電圧レベルを減らすことは、特に階調数が多い場合に駆動回路等の構成を簡略化するのに有効である。
（実施の形態１４）
上記実施の形態１３においても実施の形態１２の場合と同様に分割した選択期間ｔ_１〜ｔ_４を１フレームＦ内で複数回に分けて実行することも可能であり、図２９、図３０、図３１はその一例を示す。
【０１７７】
図２９は上記実施の形態１３において１選択期間をｎ十１、具体的には４つに分割した選択期間を、実施の形態１２の場合と同様に１フレーム内で複数回、具体的には４回のフイールドｆに分けて実行したものである。ただし２回もしくは３回にわけることもできる。
図３０は前記実施の形態における４つの期間ｔ_１〜ｔ_４のうちの分割期間毎にまとめて実行するようにしたもので、前記図２１の４つの期間ｔ_１〜ｔ_４内の分割期間ａ・ａのうちの始めの分割期間ａを順にひとまとめにして全ての走査電極が選択されるまでを１つのフイールドｆ_１とし、同様にして次の分割期間ａに対してのフイールドｆ_２と、分割期間ｂに対してのフイールドｆ_３、および分割期間ｃに対してのフイールドｆ_４が終わるまでを、１つのフレームＦ_１としたものである。なお走査電極への印加電圧は１フイールド毎に正負反転させ、それに合わせて信号電極への印可電圧も反転させている。
【０１７８】
図３１は更に細分化して図１０における分割期聞ａ・ａ・ｂ・ｃ毎に全ての走査電極について実行するようにしたものである。
【０１７９】
上記図３０および図３１の実施の形態は、各フイールド毎に信号電極への印加電圧に重み付けをしたフレーム階調と同等と見ることができる。
（実施の形態１５）
前述のように液晶素子等を駆動する場合の実効電圧は、一般に印加される電圧植と印加時間（パルス幅）とによって決定され、信号電極への印加電圧の電圧値と印加時間とを適宜組み合わせることによって所望の階調表示を行うことができる。
【０１８０】
図３２は信号電極への印加電圧の電圧値と印加時間とを適宜組み合わせることよって、図３３に示す表示データに基づいて１６階調の表示を行った実施の形態の印加電圧波形図である。
【０１８１】
本実施の形態も走査電極を順次３つずつ選択し、その各走査電極には前記実施の形態１と同様に４つの期間ｔ_１〜ｔ_４からなる選択期間内に走査電圧を印加する。
【０１８２】
上記の４つの期間ｔ_１〜ｔ_４を、それぞれ６つの期間ａ〜ｆに分割し、始めの２つの分割期間ａ・ｂを図３３に示す２進法４桁の表示データの最上位のビットに、次の分割期間ｃを２番目のビットに、次の２つの分割期間ｄ・ｅを３番目の１ビットに、最後の分割期間ｆを最下位のビットにそれぞれ対応させる。
【０１８３】
そして、上位２つのビットとに対しては±Ｖ_Ｙ４または±Ｖ_Ｙ６の信号電圧を、下位２つのビットに対しては±Ｖ_Ｙ１または±Ｖ_Ｙ３の信号電圧を、それぞれ後述する条件に従って信号電極に選択的に印加する。
【０１８４】
なお上記の電圧値の比は、
Ｖ_Ｙ１：Ｖ_Ｙ３＝１：３
Ｖ_Ｙ４：Ｖ_Ｙ６＝１：３
Ｖ_Ｙ１：Ｖ_Ｙ４＝１：４
に設定されている。
【０１８５】
上記のように上位２つのビットと下位２つのビットは、それぞれ同じ２組の電圧が用いられ、上位から２番目のビットに対する最上位ビット、および最下位のビットに対する下位から２番目のビットは、それぞれパルス幅を２倍にすることによって重み付けされており、上位２ビットで４階調、下位２ビットで４階調を表現し、両者を掛け合わせて４×４＝１６階調の表現ができる。
【０１８６】
前記の条件としては、走査電極の電圧波形が正側のときをオン、負側のときをオフとし、表示データの１をオン、０をオフとして、同時に選択された走査電極のオン・オフと、その選択された走査電極上における印加すべき信号電極との交点の表示データの同位ビットのオン・オフとを各位毎に順に対比して、その不一致数に応じて所定の電圧を信号電極に印加する。
【０１８７】
具体的には、本例においては走査電極と最上位ビットとの不一致数が０のときは−Ｖ_Ｙ６、１のときは−Ｖ_Ｙ４、２のときはＶ_Ｙ４、３のときはＶ_Ｙ６をそれぞれ分割期間ａとｂで信号電極に印加し、走査電極と２番目のビットとの不一致数に対しては上記と同じ粂件で同じ電圧を分割期間ｃで信号電極に印加する。また走査電極と３番目のビットとの不一致数が０のときは−Ｖ_Ｙ３、１のときは−Ｖ_Ｙ１、２のときはＶ_Ｙ１、３のときはＶ_Ｙ３を分割期間ｄ・ｅで信号電極に印加し、走査電極と最下位ビットとの不一致数に対しては上記と同じ条件で同じ電圧を分割期間ｆで信号電極に印加するものである。
【０１８８】
そこで、図３２においては、始めに３つの走査電極Ｘ_１・Ｘ_２・Ｘ_３が同時に選択され、その選択された走査電極Ｘ_１・Ｘ_２・Ｘ_３の走査電圧波形は順にオフ・オフ・オンで、その走査電極Ｘ_１・Ｘ_２・Ｘ_３上における信号電極Ｙ_１との交点の表示データの最上位ビットは順にオフ・オフ・オンであり、両者を順に対比すると不一致数は０となり、最初の期間ｔ_１のうちの最初の分割期間ａ・ｂに−Ｖ_Ｙ６の電圧が信号電極Ｙ_１に印加されている。
【０１８９】
次に上位から２番目のビットはオフ・オン・オフで走査電極Ｘ_１・Ｘ_２・Ｘ_３のオフ・オフ・オンと対比して不一致数は２でＶ_Ｙ４の電圧が分割期間ｃに印可され、また２番目のビットはオン・オフ・オフで不一致数は２でＶ_Ｙ１が分割期間ｄ・ｅに、さらに最下位のビットはオフ・オン・オフで不一致数は２でＶ_Ｙ１が印加されている。他の信号電極Ｙ_２〜Ｙ_ｍについても同様の要領で重み付けした電圧が同時に印加される。
【０１９０】
このようにして次の期間ｔ_２〜ｔ_４についても上記と同様の要領で不一致数に応じた信号電圧が全ての信号電極Ｙ_１〜Ｙ_ｍに同時に印可されて、走査電極Ｘ_１・Ｘ_２・Ｘ_３の選択が終了し、次いで走査電極Ｘ_４・Ｘ_５・Ｘ_６が選択されて上記と同様の要領で信号電極Ｙ_１〜Ｙ_ｍに所定の信号電圧が印加され、全ての走査電極が選択されたところで１つのフレームＦが終了する。その後、再び始めの走査電極Ｘ_１・Ｘ_２・Ｘ_３から順に選択されて次のフレームが開始されるもので、そのとき走査電極に印加される電圧の正負は反転され、それに伴って信号電極に印加される電圧の正負も反転されて、いわゆる交流駆動がなされる。
【０１９１】
上記のように信号電極への印加電圧の電圧値と時間とを適宜組み合わせることよって所望の階調表示を行うことができるもので、特に階調数の多い場合でも少ない電圧レベルで階調表示を行うことが可能となる。
【０１９２】
なお前記実施の形態１１において既に述べたように前記の電圧比は必ずしも厳密に前述の条件に設定しなくともよく、また期間ｔ_１〜ｔ_４や分割した期間ａ〜ｆも必ずしも厳密に等分に分割しなくてもよい。また上記の分割した期間ａ〜ｆの順番を適宜入れ替えてもよい。
（実施の形態１６）
上記実施の形態１５においても実施の形態１２と同様に選択期間を１フレームＦ内で複数回に分けて実行することができる。
【０１９３】
図３４はその一例を示すもので、上記図３２における期間ｔ_１〜ｔ_４を前記実施の形態２と同様に１フレームＦ内で各々別々に４つに分けて各期間について全ての走査電極が選択されるまでを１フイールドｆとして１フレームＦ内で４回繰り返すようにしたものである。
【０１９４】
また図には省略したが、上記実施の形態１５においても前記実施の形態１４における図３０や図３１の場合と同様に表示データのビット毎もしくは更に細分化して駆動することもできる。
（実施の形態１７）
上記実施の形態１１〜１６は信号電極に表示データのビットに対する重み付け、即ち信号電極に印加する電圧レベルを変えて階調表示を行うようにしたが、走査電極に重み付けをする、即ち走査電極に印加する電圧レベルを変えて階調表示を行うこともできる。
【０１９５】
図３５は走査電極に印加する電圧レベルを表示データのビットに応じて変えて実施の形態１１と同様に前記図２２の表示データに基づいて８階調の表示を行った実施の形態の印加電圧波形図である。
【０１９６】
走査電極は実施の形態１１の場合と同様に順次３本ずつ選択し、各走査電極には表示データの上位ビットに対してはＶ_Ｘ４または−Ｖ_Ｘ４を、中央ビットに対してはＶ_Ｘ２または−Ｖ_Ｘ２を、下位ビットに対してはＶ_Ｘ１または−Ｖ_Ｘ１を、それぞれ印加するようにしたもので、Ｖ_Ｘ１：Ｖ_Ｘ２：Ｖ_Ｘ４は１：２：４の開係に設定されている。
【０１９７】
一方、信号電極Ｙ_１…には、走査電極Ｘ_１・Ｘ_２・Ｘ_３のオン・オフと表示データのオン・オフとを各ビット毎に対比して不一致数が、０のときは−Ｖ_Ｙ３を、１のときは−Ｖ_Ｙ１を、２のときはＶ_Ｙ１を、３のときはＶ_Ｙ３を、それぞれ印加するようにしたもので、Ｖ_Ｙ１：Ｖ_Ｙ３は１：３の開係に設定されている。
【０１９８】
前記実施の形態１１のように信号電極側の電圧レベルを増やす代わりに、本実施の形態のように走査電極側の電圧レベルを増やすようにすると、信号電極に印加する電圧のレベル数を大幅に減らすことができ、信号電極側のドライバの回路構成を簡略化できる等の利点がある。
（実施の形態１８）
上記実施の形態１７においても実施の形態１２と同様に選択期間を１フレームＦ内で複数回に分けて実行することができる。図３６、図３７、図３８はその一例を示す。
【０１９９】
図３６は上記図３５における期間ｔ_１〜ｔ_４を前記実施の形態１２と同様に１フレームＦ内で各々別々に４つに分けて各期間について全ての走査電極が選択されるまでを１フイールドｆとして１フレームＦ内で４回繰り返すようにしたものである。
【０２００】
図３７は表示データのビット毎に、すなわち前記実施の形態における４つの期間ｔ_１〜ｔ_４のうちの分割期間毎にまとめて実行するようにしたものである。
【０２０１】
すなわち上記図３５における４つの期間ｔ_１〜ｔ_４内の始めの分割期間ａを順にひとまとめにして全ての走査電極が選択されるまでを１つのフイールドｆ_１とし、同様にして他の分割期間ｂに対してのフイールドｆ_２および分割期間ｃに対してのフイールドｆ_３が終わるまでを、１フレームとしたものである。なお走査電極への印加電圧は１フイールド毎に正負反転させ、それに合わせて信号電極への印加電圧も反転させている。
【０２０２】
図３８は更に細分化して分割期間ａ・ｂ・ｃ毎に全ての走査電極を順次選択して駆動するようにしたものである。
【０２０３】
上記のように１フレーム内で複数回に分けて駆動することによって実施の形態１２と同様の効果が得られる。
（実施の形態１９）
前記実施の形態１７においても実施の形態１３と同様に選択期間の分割数を増やして印加電圧レベル数を少なくすることができる。
【０２０４】
図３９はその一例を示すもので、前記図３５における各期間ｔ_１〜ｔ_４を前記図２８と同様に１フレームＦ内で４つに分けて始めの２つの分割期間を上位ビットに対する印加時間に、他の分割期間をそれぞれ中間ビットおよび下位ビットに対する印加時間としたものである。なお本実施の形態において印加電圧の関係は、Ｖ_Ｘ１：Ｖ_Ｘ２＝１：２、Ｖ_Ｙ１：Ｖ_Ｙ３＝１：３に設定されている。
（実施の形態２０）
上記実施の形態１９においても選択期間を１フレームＦ内で複数回に分けて実行することができる。図４０、図４１、図４２はその一例を示すものである。
【０２０５】
図４０は上記図３９における各期間ｔ_１〜ｔ_４を前記図２５と同様に１フレームＦ内で４回に分けて各期間毎に全ての走査電極が選択されるまでを１フイールドｆとして１フレームＦ内で４回繰り返すようにしたものである。
【０２０６】
図４１は前記実施の形態における４つの期間ｔ_１〜ｔ_４のうちの分割期間毎にまとめて実行するようにしたもので、図３９における４つの期間ｔ_１〜ｔ_４内の分割期間ａ・ａのうちの始めの分割期間ａを順にひとまとめにして全ての走査電極が選択されるまでを１つのフイールドｆ_１とし、同様にして次の分割期間ａに対してのフイールドｆ_２と、分割期間ｂに対してのフイールドｆ_３、および分割期聞ｃに対してのフイールドｆ_４が終わるまでを１フレームとしたものである。なお走査電極への印加電圧は１フイールド毎に正負反転させ、それに合わせて信号電極への印加電圧も反転させている。
【０２０７】
図４２は上記図４１の選択期間を更に細分化して分割期間毎に全ての走査電極を順次選択して駆動するようにしたものである。
【０２０８】
上記のように１フレーム内で複数回に分けて駆動することによって実施の形態１２と同様の効果が待られる。
（実施の形態２１）
前記実施の形態１５のように電極への印加電圧の電圧値と印加時間とを適宜組み合わせることによって所望の階調表示を行う場合においても前記実施の形態１６と同様に信号電極側の電圧レベルを増やす代わりに走査電極側の電圧レベルを増やすことによって実施の形態１５と同様に駆動させることができる。
【０２０９】
図４３はその一例を示す。本例は走査電極への印加電圧レベルとして、前記図１３における表示データの上位２つのビットに対してはＶ_Ｘ４または−Ｖ_Ｘ４を、また下位２つのビットに対してはＶ_Ｘ１または−Ｖ_Ｘ１を、それぞれ用いるようにしたもので、Ｖ_Ｘ１：Ｖ_Ｘ４は１：４の開係に設定されている。
【０２１０】
一方、信号電極Ｙ_１…には、走査電極Ｘ_１・Ｘ_２・Ｘ_３のオン・オフと表示データのオン・オフとを各ビット毎に対比して不一致数が、０のときは−Ｖ_Ｙ３を、１のときは−Ｖ_Ｙ１を、２のときはＶ_Ｙ１を、３のときはＶ_Ｙ３を、それぞれ印加するようにしたもので、Ｖ_Ｙ１：Ｖ_Ｙ３は１：３の関係に設定されている。
（実施の形態２２）
上記実施の形態２１においても選択期間を１フレームＦ内で複数回に分けて実行することができる。
【０２１１】
図４４はその一例を示すもので、上記図４１における各期間ｔ_１〜ｔ_４を前記図２４と同様に１フレームＦ内で４回に分けて各期間毎に全ての走査電極が選択されるまでを１フイールドｆとして１フレームＦ内で４回繰り返すようにしたものである。本例においても、前記実施の形態と同様に更に細分化して駆動させることができる。
【０２１２】
また図には省略したが、上記実施の形態２１においても前記実施の形態２０における図４１や図４２の場合と同様に表示データのビット毎もしくは更に細分化して駆動することもできる。
【０２１３】
なお以上の各実施の形態は走査電極を同時に３本ずつ選択する場合を例にして説明したが、前述の考え方に準じて同様の要領で走査電極を２本もしくは４本以上同時に選択して所望の階調数の階調表示を行わせることができる。例えば６本の走査電極を同時に選択する場合の一例を示すと、１フレーム期間の間にｔ_１〜ｔ_８の８つに区分した選択期間を設け、同時に選択される６つの走査電極Ｘ_１〜Ｘ_６の各選択期間ｔ_１〜ｔ_８に下記表のような電圧を印加する。
【０２１４】
【表５】

なお非選択期間には０ボルトを印加する。上記のようにして各走査電極Ｘ_１〜Ｘ_６に所定の走査電圧を印加して行き、それと同時に各信号電極には前記の各実施の形態と同様の要領で所定の信号電圧を印加すればよい。
【０２１５】
さらに走査電極に印加する電圧の波形も前記各実施の形態に限らず、例えば図４８の（ａ）・（ｂ）もしくは図３の（ａ）・（ｂ）のいずれかに変更したり、あるいはそれ等のパルス波形を適宜選択し、もしくは配列順序を適宜入れ替えて使用してもよく、同時に選択される走査電極への印加波形が互いに混同することなく区別して駆動することができればよい。
【０２１６】
また前述のように順次複数本の走査電極を同時に選択し、かつその選択期間を１フレームの中で複数回に分けて駆動することは、ＭＩＭ素子等の非線形素子を使った液晶素子等を駆動する場合にも適用できる。
以上説明したように上記実施の形態による液晶素子等の駆動方法および表示装置は、順次複数本の走査電極を同時に選択し、かつ１選択期間をを複数の期間に分割し、その各分割した選択期間に、所望の表示データに応じて重み付けをした電圧を印加して階調表示を行うようにしたから、画素に選択電圧が印加されない時間が長くなってコントラストが低下したり、繰り返し周期が長くなってチラツキを生じたり、あるいは印加
電圧波形のなまりによるクロストークの発生等が防止され、良好に階調表示を行うことができる。また階調数のわりに印加電圧レベル数を少なくすることが可能であり、ドライバ等の駆動手段を構造簡単に構成できるとともに、信頼性およ表示性能に優れた液晶素子等の駆動方法および表示装置を提供できる等の効果がある。
【図面の簡単な説明】
【図１】本発明による液晶素子等の駆動方法の一実施の形態を示す印加電圧波形図。
【図２】液晶素子等の概略構成および表示データを示す説明図。
【図３】走査電極に印加する走査電圧波形の説明図。
【図４】駆動回路の一実施の形態を示すブロック図。
【図５】走査電極ドイバのブロック図。
【図６】信号電極ドライバのブロック図。
【図７】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図８】仮想電極を用いて駆動する場合の要領および表示データの説明図。
【図９】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図１０】パルス幅変調による階調表示の説明図。
【図１１】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図１２】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図１３】仮想電極の配置構成および表示データの説明図。
【図１４】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図１５】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図１６】仮想電極の配置構成および表示データの説明図。
【図１７】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図１８】仮想電極の配置構成および表示データの説明図。
【図１９】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図２０】本発明による液晶素子等の駆動方法の他の実施の形態を示す信号電極への印加電圧波形の説明図。
【図２１】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図２２】電極の配置構成および表示データの説明図。
【図２３】上記実施の形態における信号電極への印加電圧波形図。
【図２４】上記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した実施の形態の印加電圧波形図。
【図２５】上記実施の形態における信号電極への印加電圧波形図。
【図２６】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図２７】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図２８】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図２９】上記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した実施の形態の印加電圧波形図。
【図３０】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図３１】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図３２】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図３３】電極の配置構成および表示データの説明図。
【図３４】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図３５】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図３６】上記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した実施の形態の印加電圧波形図。
【図３７】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図３８】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図３９】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図４０】上記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した実施の形態の印加電圧波形図。
【図４１】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図４２】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図４３】本発明による液晶素子等の駆動方法の他の実施の形態を示す印加電圧波形図。
【図４４】上記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した実施の形態の印加電圧波形図。
【図４５】従来の液晶素子等の駆動方法の一例を示す印加電圧波形図。
【図４６】表示パターンの説明図。
【図４７】従来の液晶素子等の駆動方法の他の例を示す印可電圧波形図。
【図４８】走査電極への印加電圧波形の説明図。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method and a circuit for driving a liquid crystal element such as a liquid crystal display panel, and a display device.
[Background Art]
Conventionally, multiplex driving by a voltage averaging method is known as one of the driving methods of the liquid crystal element as described above.
(Conventional example 1)
FIG. 45 is an applied voltage waveform diagram showing an example of a conventional driving method when a simple matrix type liquid crystal element or the like as shown in FIG. 46 is multiplex-driven by a voltage averaging method. (B) is the scanning electrode X₁・ X₂And (c) shows the signal electrode Y₁And (d) shows the scanning electrode X₁And signal electrode Y₁3 shows a voltage waveform applied to a pixel where the crossing occurs.
[0002]
In this example, the scanning electrode X₁, X₂‥‥ X_nAre sequentially selected line by line and a scanning voltage is applied, and depending on whether each pixel on the selected scanning electrode is on or off, a signal voltage corresponding thereto is applied to each signal electrode Y.₁, Y₂‥‥ Y_mTo be driven.
[0003]
However, the method of selecting and driving the scanning electrodes line by line as described above has a problem that a good display cannot be obtained unless the driving voltage is relatively high.
(Conventional example 2)
In order to reduce the driving voltage, there has been proposed a method of simultaneously selecting and driving a plurality of scan electrodes simultaneously (for example, A₁GENERALIZD ADDRESSING TECHNIQUE FOR
RMS RESPONDING MATRIX LCDS, 1988 INTERNAL
DISPLAY RESEARCH CONFERENCE P80-85).
[0004]
FIG. 47 is an applied voltage waveform diagram showing an example of a conventional driving method for simultaneously selecting and driving a plurality of scanning electrodes simultaneously as described above, and FIG.₁・ X₂・ X₃, A scanning voltage waveform applied to the scanning electrode X, and FIG.₄・ X₅・ X₆And (c) shows the signal electrode Y₁The waveform of the signal voltage applied to the scanning electrode X is shown in FIG.₁And signal electrode Y₁3 shows a voltage waveform applied to a pixel where the crossing occurs.
In this example, the scanning electrodes are sequentially selected three lines at a time and the display as shown in FIG. 46 is performed. That is, first, three scan electrodes X₁・ X₂・ X₃And scan electrodes X₁・ X₂・ X₃47A, a scanning voltage as shown in FIG.₁~ Y_m, A predetermined signal voltage described later is applied. Next, in FIG.₄・ X₅・ X₆And applying a scanning voltage as shown in FIG. 47 (b) to these electrodes in the same manner as described above,₁~ Y_mIs applied with a signal voltage. And all the scanning electrodes X in FIG.₁~ X_nIs selected as one frame, and this is sequentially repeated.
[0005]
Each of the above scanning voltage waveforms is 2 when the number of simultaneously selected scanning electrodes is h.^hIn this example, h = 3 and 2^h= 2³= 8 pulse patterns are used.
[0006]
For example, three scanning electrodes X selected at the same time₁・ X₂・ X₃The on / off pattern of the voltage to be applied to can be expressed as shown in the following table, with on being 1 and off being 0.
[0007]
[Table 1]

When a voltage waveform applied to each scanning electrode is formed based on this, the result is as shown in FIG. However, the waveform shown in FIG. 3A has a variation in frequency, and there is a possibility that display unevenness may occur when the waveform is actually used.
[0008]
Therefore, the arrangement shown in FIG. 47 (b) is such that the arrangement is appropriately changed so as to eliminate the deviation of the frequency components, and this waveform is used in the conventional example of FIG.
On the other hand, each signal electrode Y₁~ Y_mThe signal voltage to be applied is the same pulse pattern number as the scanning voltage, and the voltage level of each pulse is such that a voltage corresponding to the ON / OFF on the selected scanning electrode is applied. For example, in this example, the scanning electrodes X selected at the same time₁・ X₂・ X₃ON when the scanning voltage waveform applied to the pulse is a positive pulse, and OFF when the scanning voltage waveform is a negative pulse, compares the on / off of the display data for each pulse, and sets the signal voltage waveform according to the number of mismatches It is like that.
That is, in FIG. 47, when the number of mismatches is 0, -V_Y2,-V when 1_Y1V for 2_Y1V for 3_Y2A pulse voltage is applied. Note that V_Y1And V_Y2The voltage ratio is V_Y1: V_Y2= 1: 3.
Specifically, the scanning electrode X in FIG.₁・ X₂・ X₃In the voltage waveform applied to_X1ON when applying a voltage of -V_X1When the voltage is applied, the pixel electrode of FIG. 46 is turned off, and the display of the pixel in FIG.₁And scanning electrode X₁・ X₂・ X₃Are sequentially turned on and off, and the scanning electrodes X₁・ X₂・ X₃The first pulse pattern of the voltage applied to is turned off, off, and off, respectively. The two are compared in order, and the number of mismatches is 2, so that the signal electrode Y₁The first pulse pattern shown in FIG. 47 has the voltage V as shown in FIG._Y1Is applied.
[0009]
Each scanning electrode X₁・ X₂・ X₃The second pulse pattern of the voltage applied to the pixels is off, off, and on, respectively. When compared with the above-described pixel display on, on, and off, all of them are inconsistent and the number of inconsistencies is three. Electrode Y₁The voltage VY is applied to the second pulse₂Is applied. In the same manner, the third pulse has VY₁The fourth pulse is -VY₁Is applied, and hereinafter, -VY₂, VY₁, -VY₁, -VY₁Are applied in this order.
[0010]
The following three scanning electrodes X₄~ X₆Is selected, and each scanning electrode X₄~ X₆When the voltage shown in FIG. 47B is applied to each of the scan electrodes X₄~ X₆ON / OFF display of a pixel that intersects with the scanning electrode X₄~ X₆A signal voltage of a voltage level corresponding to the mismatch of the applied voltage to the ON / OFF of each pulse pattern is applied as shown in FIG. 47 (c).
[0011]
In the above example, the positive selection pulse of the scanning voltage waveform is 1, the negative selection pulse is -1, the display of each pixel is -1 when the display is on, and 1 when the display of each pixel is off. Although the signal voltage waveform is set by the difference, any one may be set to 1 or −1, and the signal voltage waveform can be set only by the number of matches or the number of mismatches without calculating the difference between the number of matches and the number of mismatches. .
[0012]
As described above, the method of sequentially selecting and driving a plurality of scan electrodes at the same time achieves the same on / off ratio as the method of selecting and driving one line at a time as shown in FIG. There is an advantage that the driving voltage can be kept low.
[0013]
Next, general requirements, procedures, procedures, and the like of a method of simultaneously selecting and driving a plurality of scanning electrodes sequentially as described above will be described step by step.
[0014]
A. Requirements
a) Divide N scan electrodes into N / h subgroups.
b) Each subgroup has h address lines.
c) At a certain time, the signal electrode is composed of an h-bit word.
d_{k * h + 1}, D_{k * h + 2}‥‥ d_{k * h + h}D_{k * h + j}= 0 or 1, where 0 ≦ k ≦ (N / h) −1 (k: subgroup)
That is, one column of display data is
d₁, D₂, ‥‥ d_h・ ・ ・ ・ ・ ・ 0th subgroup d_{h + 1}, D_{h + 2}‥‥ d_{h + h}・ ・ First subgroup d_{N-h + 1}, D_{N-h + 2}‥‥ d_{N-h + h}······· Nth / h−1 subgroup.
d) The scanning electrode selection pattern has a period 2 shown in the following equation.^hIs a bit word pattern.
[0015]
a_{k * h + 1}, A_{k * h + 2}‥‥ a_{k * h + h}A_{k * h + J}= 0 or 1 B. Point
(1) One subgroup is selected simultaneously.
(2) One h-bit word is selected as a scanning electrode selection pattern.
(3) The scanning voltage is -Vr with respect to logic 0,
10 Vr for logic 1,
When not selected, it is 0 volt.
(4) The scan electrodes and the signal electrodes of the selected subgroup are compared bit by bit.
(5) The number i of pattern mismatches between the scanning electrodes and the signal electrodes is determined.
[0016]
(Equation 1)

(6) When the voltage applied to the signal electrode is V (_i). i is the number of discrepancies (choose one of the predetermined voltages according to the number of discrepancies)
(7) Based on the above method, determine the signal voltage (simultaneously or in parallel)
(8) The scanning voltage and the signal voltage obtained as described above correspond to the time interval Δt₀Only during the display. Where Δt₀Is the minimum pulse order.
(9) A new scan electrode selection pattern is selected, the above (4) to (6) are calculated again, and the next signal voltage is determined. This is also the time interval Δt₀Only applied.
(10) One cycle (cycle) is 2^hAll of the scan electrode selection patterns appear in each subgroup, and the subgroup of N / h is selected and the process ends.
[0017]
1 cycle = △ t · 2^h・ (N / h)
C. analysis
Consider a scan electrode selection pattern when there are i mismatches.
[0018]
The number of cases where the scan electrode selection pattern of h bit word length does not match the data pattern of the same h bit word length by i bits is
_hC₁= ｛H! ｝ / ｛I! (Hi)! ｝ = Ci
Exists.
[0019]
For example, considering the case where h = 3 and the scanning electrode selection pattern = (0, 0, 0), the following table is obtained.
[0020]
[Table 2]

These are determined not by the scan electrode selection pattern but by the number of bits of the word.
[0021]
The amplitude V of the instantaneous voltage applied to the pixel_piXeLSets the scanning voltage to V_rowAnd the signal voltage to V_columnThen
V_pixelL= (V_column-V_row) Or (V =_row-V_column)
here,
V_row= ± Vr
V_column= V_(I)
If,
V_pixelL= 10 Vr-V_(I)Or -Vr-V_(I)It is.
[0022]
V_row= ± Vr
V_column= ± V_(I)
If,
V_pixelL= Vr-V_(I), Vr10V_(I), -Vr-V_(I)Or -Vr10V_(I)
That is,
V_piXeL= | Vr-V_(I)| Or | Vr10V_(I)|.
[0023]
Thus, the specific amplitude applied to the pixel is
In the selected row,-(Vr10V_(I)) Or (Vr-V_(I)) V in unselected row_(I)
It is. (V_(I)Is considered to be bipolar, the description is as described in the above document. In general, the voltage applied to a pixel is
On pixel as large as possible
Off pixel as small as possible
Is desirable to achieve a high selectivity.
Therefore, when on,
｜ Vr10V_(I)| Favors on-pixel,
| Vr-V_(I)| Works against on-pixels.
[0024]
When off,
| Vr-V_(I)| Favors off pixels,
｜ Vr10V_(I)| Works against off-pixels.
[0025]
Here, the advantage with respect to the ON state increases the effective voltage, and the disadvantage with respect to the ON state acts in a direction of decreasing the effective voltage.
[0026]
The number of combinations to select i out of h bits is
Ci =_hCi = ｛h! ｝ / ｛I! (Hi)! ｝
And if i do not match, this is the number of cases where i bits do not match in h bits,
Since the number of mismatches is i at each level, the number of mismatches (total mismatch) in the マ ッ チ field is i · Ci.
[0027]
Since these are distributed over h bits, the average number of mismatches Bi per pixel (per bit) is:
Bi = i · Ci / h (pieces / pixel)
It is.
[0028]
In addition, the signal voltage V_(I)If you increase the level of
V_pixelL= V_row-V_columnDecreases as the number of mismatches increases.
[0029]
Given that the mismatch works against the on-pixel of interest, the number of mismatches gives the number of disadvantageous voltages (signal voltages).
Thus, the number of disadvantageous voltages (on average) per pixel is
Bi = i · Ci / h
It becomes.
[0030]
By the way, since i / h of Ci is disadvantageous,
Ai = {(hi) / h} · Ci
Works favorably. Also,

And

It is.
[0031]
To summarize the above,
V_on(R, m, s) = ｛(S₁Ten S₂Ten S₃) / S₄｝^1/2V_OFF(R, m, s) = ｛(S₅Ten S₆Ten S₇) / S₄｝^1/2It becomes. In addition,
[0032]
(Equation 2)

It is.
Also,

And

[0033]
However, when a plurality of scan electrodes are simultaneously selected and driven sequentially as in Conventional Example 2, the pulse width applied to the scan electrodes and the signal electrodes becomes narrower as the number of scan electrodes selected at the same time increases. There is a problem that the crosstalk due to the summary of the waveform is increased and the image quality is deteriorated. In particular, when the gradation display is performed by the modulation of the pulse width or the like, the problem becomes serious.
[0034]
It is an object of the present invention to provide a driving method, a driving circuit, and a display device for a liquid crystal element or the like that can perform satisfactory gradation display even when a plurality of scanning electrodes are simultaneously selected and driven sequentially as described above. Aim.
[0035]
[Means for Solving the Problems]
The method for driving a liquid crystal element or the like according to the present invention is a method of multiplying a liquid crystal element having a liquid crystal layer interposed between a substrate having a scanning electrode and a substrate having a signal electrode by simultaneously selecting a plurality of scanning electrodes sequentially. In a method of driving a plex-driven liquid crystal element or the like, the above-described selection period is divided into a plurality of periods, and a gray-scale display is performed by applying a weighted voltage according to desired display data to the divided selection period. It is characterized by the following.
[0036]
By adopting the driving method as described above, it is possible to perform good gradation display with less occurrence of crosstalk even when multiplex driving is performed by simultaneously selecting a plurality of scanning electrodes sequentially. Become.
[0037]
In addition, the driving circuit for a liquid crystal element or the like according to the present invention selects a plurality of scanning electrodes in a liquid crystal element or the like in which a liquid crystal layer is interposed between a substrate having a scanning electrode and a substrate having a signal electrode. In a driving circuit such as a liquid crystal element that performs multiplex driving, a selection pulse data generated from a scanning data generation circuit and display data on a plurality of scanning electrodes selected at the same time are calculated by a calculation circuit, and the calculation result is calculated. The data is transferred to the signal electrode driver at the same time, and at the same time, the scan data is transferred to the scan electrode to perform a desired gradation display according to the display data.
[0038]
By using the driving circuit as described above, it is possible to easily and reliably execute the above-described gradation display.
[0039]
Further, in the display device according to the present invention, a liquid crystal element or the like having a liquid crystal layer interposed between a substrate having scanning electrodes and a substrate having signal electrodes is multiplex-driven by sequentially selecting a plurality of scanning electrodes simultaneously. In a display device such as a liquid crystal element, an operation circuit calculates selection pulse data generated from a scan data generation circuit and display data on a plurality of scan electrodes selected at the same time, and transmits data based on the operation result to a signal. A drive circuit for transferring the scan data to the scan electrode at the same time as transferring the scan data to the scan electrode; dividing the selection period into a plurality of sections; A signal voltage weighted accordingly is applied to the signal electrode to perform gradation display.
[0040]
With the above structure, it is possible to provide a display device which is less likely to cause crosstalk or the like and which can favorably perform gradation display.
[0041]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a driving method, a driving circuit, and a display device of a liquid crystal element and the like according to the present invention will be specifically described based on the embodiments shown in the drawings.
(Embodiment 1)
FIG. 1 is an applied voltage waveform diagram showing one embodiment of a method for driving a liquid crystal display element or the like according to the present invention, and FIG.₁・ X₂・ X₃And (b) shows the scanning electrode X₄・ X₅・ X₆And (c) the signal electrode Y₁And (d) shows the scanning electrode X₁And signal electrode Y₁3 shows a voltage waveform applied to a pixel where the crossing occurs.
[0042]
In this embodiment, three scanning electrodes are sequentially selected at the same time and a display as shown in FIG. 2 is performed.
[0043]
As the voltage waveform applied to the scanning electrodes selected at the same time, the waveform shown in FIG. 48A or FIG. 48B can be used, but in the present embodiment, the waveform shown in FIG. Waveforms are used.
[0044]
When a voltage waveform corresponding to a bit word pattern as shown in FIG. 48A or 48B is used, there is a problem that each pulse width is narrowed. In particular, when the number of simultaneously selected scanning electrodes increases. The number of the above-mentioned bit word patterns increases exponentially, and accordingly, each pulse width inevitably becomes narrow, and when actually applied to the pixel, there is a possibility that so-called crosstalk due to a so-called summary may occur. . Further, in the case of performing gradation display by modulation of the pulse width as in the present embodiment as well as in the embodiment described later, the pulse width is further narrowed, which causes crosstalk.
[0045]
Therefore, in the present embodiment, the pulse width is widened by setting the voltage waveform applied to the scanning electrodes in the following manner.
[0046]
The voltage waveform applied to the scanning electrode is
▲ 1 ▼. Each scanning electrode can be distinguished
▲ 2 ▼. Frequency components applied to each scanning electrode do not differ greatly. {3}. Interchangeability within one or several frames is guaranteed
Decide in consideration of such factors.
[0047]
That is, the pattern of the applied voltage is appropriately selected from orthogonal function systems such as natural binary, Walsh, and Hadamard in consideration of the above conditions.
[0048]
Among them, the above item (1) is an absolute condition. In particular, in order to satisfy item (1), the voltage waveforms applied to the scanning electrodes are determined so as to be orthogonal to each other.
[0049]
The applied voltage waveforms shown in FIGS. 3A and 3B were determined in consideration of the above requirements, and the applied voltage waveforms in FIG.
X₁： 4 * ¥ t₀
X₂： 4 * ¥ t₀, 2 * @ t₀
X₃: 2 * @ t₀
Different frequency components.
[0050]
The applied voltage waveform shown in FIG.
X₁： 4 * ¥ t₀, 2 * @ t₀
X₂： 4 * ¥ t₀, 2 * @ t₀
X₃: 6 * @ t₀, 2 * @ t₀
Different frequency components.
[0051]
The shortest pulse width of the waveforms shown in FIGS.₀In contrast, the narrowest pulse width Δt of the waveforms of FIGS. 3A and 3B is 2Δt₀And can be doubled. By increasing the pulse width in this manner, the influence of the waveform summary can be reduced, crosstalk can be reduced, and the number of scanning electrodes selected at the same time can be increased. The waveforms shown in FIGS. 3A and 3B are merely examples and can be changed as appropriate. The selection order of the scan electrodes and the arrangement order of the pulse patterns applied to each scan electrode use the property of the orthogonal function. Can be changed as appropriate.
[0052]
The scanning voltage waveforms of the present embodiment shown in FIGS. 1A and 1B constitute voltage waveforms applied to three scanning electrodes selected simultaneously based on the waveform of FIG. 3B. It was done. In the present embodiment, the selection period is set to t within one frame F.₁, T₂, T₃, T₄An example is shown in which the driving is divided into four times.
[0053]
On the other hand, the signal electrode Y₁~ Y_mEach of the divided selection periods t as shown in FIG.₁, T₂, T₃, T₄Is further divided into a plurality of periods, and a voltage weighted according to desired display data is applied to each of the divided periods.
[0054]
That is, in the present embodiment, t₁Is divided into two periods a and b by dividing the period into two, and a predetermined weight is assigned to each bit based on the display data shown in FIG. The signal voltage is applied during period a for the upper bits and during period b for the lower bits.
[0055]
Specifically, the voltage V_X1Is turned on when voltage is applied, and the voltage −V_X1Is applied, the display data is turned off, the display data is turned off, and the display data is turned on. For the upper bits, when the number of mismatches is 3, V_Y4V for 2_Y2-1 for -V_Y2, 0 when -V_Y4When the number of mismatches is 3, V is applied to the lower bits._Y3V for 2_Y1-1 for -V_Y1, 0 when -V_Y3Are respectively applied. The relationship between each voltage level is 2 * V_Y1= V_Y2, 2 * V_Y3= V_Y4, 2 * V_Y1= V_Y3-V_Y1, 2 * V_Y2= V_Y4-V_Y2And
[0056]
For example, in FIG.₁The period of scan electrode X₁, X₂, X₃Is applied in the order of on, on, and off, and the signal electrode Y₁And scanning electrode X₁, X₂, X₃The display data of the pixel at each intersection with (00), (01), and (10) are off, off, and on in terms of the upper bits.₁The voltage V during the period a_Y4Is applied. The lower bits are turned off, on, and off, and the number of mismatches is 1 as compared with the scan electrodes._Y1Is applied.
[0057]
Thus, the scanning electrode X₁, X₂, X₃The above display data is applied to each signal electrode Y₁~ Y_mEach time, a signal voltage corresponding to the number of mismatches is applied as compared with the selection pulse applied to the scanning electrode.
[0058]
Next, scan electrode X₄, X₅, X₆Are simultaneously selected, and the corresponding signal electrode waveform is applied to the signal electrodes. In this manner, a signal voltage waveform corresponding to the display data is applied to the signal electrodes while simultaneously selecting the scanning electrodes by three lines, and all the scanning electrodes X₁~ X_nIs completed, the first scan electrode X is again₁, X₂, X₃Return to t₂, T₃, T₄During this period, a predetermined voltage is sequentially applied in the same manner as described above. Then, next, the scanning electrode X₄, X₅, X₆Are simultaneously selected, and the corresponding signal electrode waveform is applied to the signal electrodes. In this manner, a signal voltage waveform corresponding to the display data is applied to the signal electrodes while simultaneously selecting the scanning electrodes by three lines, and all the scanning electrodes X₁~ X_nIs completed, the first scan electrode X is again₁, X₂, X₃Return to t₂, T₁~ T₄Of four scan electrodes X₁~ X_nWhen scanning is completed for one frame, one frame ends, and the next frame is repeated.
[0059]
In the present embodiment, so-called AC driving is performed by alternately changing the polarity of the applied voltage for each frame.
[0060]
By driving as described above, good gradation display with little crosstalk or the like can be performed.
[0061]
Note that the above period t₁~ T₄The order of the scan voltage waveforms applied to the scan electrodes may be changed as appropriate for all frames or for each frame. The scan voltage waveforms applied to the scan electrodes may be the waveform shown in FIG. Other waveforms satisfying the above requirements can also be used. Further, for example, the scanning electrode X₁~ X₃In FIG. 3A, the waveform shown in FIG.₄~ X₆In this case, two types of waveforms can be alternately exchanged for each of the simultaneously selected scanning electrodes, such as the waveform shown in FIG. 3B, or three or more types of waveforms can be exchanged. The above period t₁~ T₄It is also possible to combine the replacement of the waveforms of the selected scanning electrodes with the replacement of the waveforms.
[0062]
The above period t₁~ T₄May be driven separately for each period as in this embodiment, or may be continuously provided in one frame and driven. However, as in this embodiment, the selection period is set to one frame F. If the driving is performed in a plurality of times, the non-selection period is shortened and the contrast can be increased. In this case, in the above embodiment, the selection period is t₁~ T₄The driving is divided into four times, but the number of divisions is arbitrary.₁~ T₄Can be divided into two periods or can be divided into longer periods.
[0063]
Further, in the above-described embodiment, three scanning electrodes are simultaneously selected in accordance with the arrangement order. However, the number of selected scanning electrodes is arbitrary, and may be selected without necessarily following the arrangement order.
[0064]
The changes described above can be similarly applied to the embodiments described below.
[0065]
Next, a configuration example of a drive circuit that executes the above-described drive method will be described with reference to FIGS.
[0066]
FIG. 4 is a block diagram showing an example of a drive circuit. In the figure, reference numeral 1 denotes a scan electrode driver, 2 denotes a signal electrode driver, 3 denotes a frame memory, 4 denotes an arithmetic circuit, 5 denotes a scan data generation circuit, and 6 denotes a latch. .
[0067]
FIG. 5 is a block diagram of a scanning electrode driver, and FIG. 6 is a block diagram of a signal electrode driver. In FIGS. 5 and 6, 11 and 21 are shift registers, 12 and 22 are latches, 13 and 23 are decoders, and 14 and 24. Is a level shifter.
[0068]
In the above configuration, each scan voltage waveform generates data of positive selection, negative selection, or non-selection generated from the scan data generation circuit 5 of FIG. Forward.
[0069]
In the scan electrode driver 1, as shown in FIG. 5, the scan data signal S3 from the scan data generation circuit 5 is transferred to the shift register 11 by the scan shift clock signal S5, and the data of each scan electrode in one scan period is transferred. Each data is latched by the latch signal S6, the data representing the state of each scan electrode is decoded, and one of the three switches is turned on by the analog switch 15 for each output._X1, -V for negative selection_X1When it is not selected, a voltage of 0 is output to the selected scanning electrode.
[0070]
On the other hand, each signal voltage waveform reads out the display data signal S1 for each of the three simultaneously selected scanning electrodes from the frame memory 3 and latches selected pulse data from the display data signal S1 and the scanning data signal S3. The arithmetic circuit 4 converts the display data signal S1 and the selected pulse data signal S4. The data conversion is performed as described above, and is transferred to the signal electrode driver 2.
[0071]
The signal electrode driver 2 transfers the data signal S2 from the arithmetic circuit 4 to the shift register 21 with the shift clock signal S7 as shown in FIG. 6, transfers the data of each signal electrode during one scanning period, and then latches the signal S8. , Each data is latched, the data representing the state of each signal electrode is decoded, and one of the eight switches is turned on by the analog switch 25 for each output, and V_Y4, V_Y3, V_Y2, V_Y1, -V_Y1, -V_Y2, V_Y3, -V_Y4Is output to each signal electrode.
[0072]
By using the driving circuit as described above, the driving method as described above can be executed simply and reliably.
[0073]
In addition, by providing the above-described drive circuit in a display device having the above-described display element and the like and performing the above-described drive method, good grayscale display with less occurrence of crosstalk and the like is performed. Thus, a display device capable of performing such operations can be obtained.
(Embodiment 2)
In the first embodiment, one of the four types of voltages is selected and applied to the signal electrode according to the display data for each bit of the display data, but by providing the virtual electrode, The number of voltage levels applied to the signal electrodes can be reduced.
[0074]
FIG. 7 is a voltage waveform diagram according to the present embodiment in which the number of voltage levels applied to the signal electrode is reduced by providing the virtual electrode in the first embodiment, and FIG. FIG. 4 is an explanatory diagram showing a point of reducing the number of voltage levels applied to the LM.
[0075]
In the present embodiment, for example, as shown in FIG._{n + 1}, X_{n + 2}A virtual electrode such as ‥‥ is provided.₁, X₂, X₃Is selected, and at the same time X_{n + 1}Is also selected, and the voltage V is applied to the scan electrode as in the first embodiment._X1Is turned on when voltage is applied, and the voltage −V_X1Is applied, the number of mismatches is calculated by setting 0 to off and 1 to on for display data. In this case, the number of mismatches is always set to 1 or 3 by appropriately changing the state of the virtual electrode.
[0076]
When the number of mismatches is 1 in the upper bits of the display data, -V_Y2, When the number of mismatches is 3, V_Y2Is selected, and the lower bit of the display data is -V when the invalid number is 1._Y1, When the number of mismatches is 3, V_Y1Is to select. The opening of each voltage level is 2 * V_Y1= V_Y2And
[0077]
FIG. 7 shows the display shown in FIG. 2 in the manner described above.₁The period of scan electrode X₁, X₂, X₃And virtual electrode X_{n + 1}Are sequentially turned on, on, off, and on, and the signal electrode Y₁And scanning electrode X₁, X₂, X₃And X_{n + 1}The display data of the pixel at each intersection with is (00) (01) (10) (11), and the upper bits are turned off, off, on, and on. The conversion data S2 is created according to the number of₁The voltage V during the period a_Y2Is applied.
[0078]
Looking at the lower bits, off, on, off, on
When compared with the scanning electrode, the number of mismatches is 1, and this mismatch
The conversion data S2 is created according to the number of matches, and the signal electrode Y₁To
Is the voltage −V in period b._Y1Is applied.
[0079]
Thus, the scanning electrode X₁, X₂, X₃And X_{n + 1}The above display data is applied to each signal electrode Y₁~ Y_mEach time, the voltage is compared with the selection pulse applied to the scanning electrode, and a voltage corresponding to the number of mismatches is applied.
[0080]
Next, scan electrode X₄, X₅, X₆And X_{n + 2}Are simultaneously selected, and the corresponding signal electrode waveform is applied to the signal electrodes.
[0081]
In this way, while simultaneously selecting three scanning electrodes and one virtual electrode line, the corresponding signal electrode waveform is applied to the signal electrode, and the scanning electrode X_nWhen scanning is completed to the first scanning electrode X again₁, X₂, X₃Return to t₂Are sequentially scanned in accordance with the pulse pattern indicated by. Thus, t₁, T₂, T₃, T₄By scanning four times with each pulse pattern shown in (1), one frame period ends, and the same operation is repeated in the next frame.
[0082]
By providing the virtual electrodes as described above, the number of voltage levels applied to the signal electrodes can be made smaller than in the case of the first embodiment.
[0083]
The reduction of the number of voltage levels applied to the signal electrodes by providing the virtual electrodes as described above can be applied to each of the embodiments described later.
[0084]
In this embodiment and each of the embodiments described later, the same drive circuit as in the first embodiment can be used. In that case, the arithmetic circuit 4 in FIG. 4 is configured to perform data processing according to each embodiment, and the voltage levels of the scan electrode driver of FIG. 5 and the signal electrode driver of FIG. 6 are changed according to each embodiment. In this case, the analog switches 15 and 25 may be used to select one of the voltage levels.
[0085]
For example, in the present embodiment, the arithmetic circuit 4 in FIG. 4 and the scan electrode driver in FIG. 5 are the same as those in the first embodiment, and the signal electrode driver in FIG._Y4, V_Y3, V_Y2, V_Y1, -V_Y1, -V_Y2, -V_Y3, -V_Y4Are provided, but in the present embodiment, V_Y2, V_Y1, -V_Y1, -V_Y2Only four voltage levels need to be provided.
(Embodiment 3)
In each of the above embodiments, gradation display is performed by changing a voltage value according to display data. However, gradation display can be performed by changing a pulse width.
[0086]
FIG. 9 is an applied voltage waveform diagram of an embodiment in which gradation display is performed by pulse width modulation.
[0087]
First, a general procedure and the like when performing gradation display by pulse width modulation will be described.
[0088]
Generally, in performing gradation display by pulse width modulation, the time width Δt of the pulse is divided into f unequally spaced time widths.
I do.
[0089]
△ t_q= 2^q-1/ (2^f-1) (f is the number of gradation bits) {for example, when f = 2, 2²= 4 gradations, and the time width is Δt as shown in FIG.₁= (1/3) △ t₀, △ t₂= (2/3) △ t₀Divided into
[0090]
Next, each data is divided into f bits (represented by f bits).
[0091]
d₁= (D_{1, f}, D_{1, f-1}... d_1,1) D₂= (D_{2, f}, D_{2, f-1}... d_2,1) ：
d_h= (D_{h, f}, D_{h, f-1}... d_{h, 1}) ：
Then, the selection pattern of the scanning electrode and each bit of the data pattern are compared at intervals of Δtg.
[0092]
For example, when f = 2
d₁= (D_1,2, D_1,1)
d₂= (D_2,2, D_2,1)
:
And first d₁Of which d_1,1(Lower bit) and the scan electrode selection pattern, and₁Apply to the display during
[0093]
Then, d_1,2And the scan electrode selection pattern.₂During the display.
[0094]
This may be sequentially performed for each d in the same manner as described above.
[0095]
FIG. 9 according to the present embodiment shows a display of four gradations as shown in FIG. 2 by pulse width modulation in the manner described above.
[0096]
In this example, each scanning electrode X₁~ X_nThe same scanning voltage as that of the conventional example shown in FIG.₁~ Y_mIs modulated in accordance with the above gradation display.
[0097]
That is, each pulse width Δt is equally divided into three, and four-step gray scale display from 0 to 3 is performed using 2-bit display data (00), (01), (10), and (11). ), The voltage level of two divisions among the three divisions is determined by the number of mismatches between the on / off of the scan electrodes selected at the same time and the upper bits of the display data, and the remaining number is determined by the number of mismatches with the lower bits. The voltage level is determined for one division. Also, by making the three divisions non-uniform, it is possible to correct the luminance change of the gradation display.
[0098]
More specifically, in FIG._X1Is turned on when voltage is applied, and the voltage −V_X1Is turned off when the scanning electrode X is applied.₁・ X₂・ X₃Are all off, whereas the first pulse applied to scan electrode X in FIG.₁・ X₂・ X₃Are off-on-off with the low-order bits of the display data of 0 being off, 1 being on, the number of mismatches is 1, and Δt₁Is -V_Y1And the upper bit is off / off / on, the number of mismatches becomes 1 and Δt₂Is -V_Y1It becomes. In this manner, the voltage pulse to be applied to the signal electrode may be determined by comparing each selection period Δt.
[0099]
In the present embodiment, the voltage for the upper bit is applied in the last two periods of the three divisions, and the voltage for the lower bit is applied in the previous one period of the three divisions. The voltage for the upper bit may be applied to two periods before the three divisions, and the voltage for the lower bit may be applied to one period after the three divisions.
(Embodiment 4)
Also in the case of performing the above-described gradation display, the selection period can be driven a plurality of times in one frame as in the first embodiment.
[0100]
FIG. 11 shows an example of this. In the embodiment of FIG. 9, a voltage waveform composed of eight pulse patterns (blocks) applied to the scanning electrodes and the signal electrodes is divided into eight at equal intervals for each pulse pattern. An example is shown below.
[0101]
When the selection period is divided into a plurality of times in one frame as described above, the contrast can be increased as in the above-described embodiment.
(Embodiment 5)
In the third and fourth embodiments, the voltage level of the signal electrode is V_Y2・ V_Y1.-V_Y1.-V_Y2Although the four levels are used, the number of voltage levels can be reduced by providing virtual electrodes as in the second embodiment.
[0102]
FIG. 12 shows an example in which the virtual electrode is provided in the third embodiment to reduce the voltage level applied to the signal electrode, and the selection period is divided into a plurality of times in one frame as in the fourth embodiment.
[0103]
The method of reducing the number of voltage levels by providing the virtual electrodes as described above has already been described in the second embodiment, but here, a general method and the like will be described.
[0104]
First, of the h subgroups described above, e are virtual scan electrodes (virtual lines), and by controlling data coincidence / mismatch of the virtual scan electrodes, the total number of coincidences / mismatches is limited, and Reduce the number of electrode drive voltage levels.
[0105]
Assuming that the number of mismatches is Mi and Vc is an appropriate constant, the applied voltage V_columnIs
[0106]
(Equation 3)

Or simply
V_column= V_(I)0 ≦ i ≦ h, V_coLumHas eleven levels.
[0107]
For example, consider the case where subgroup h = 4 and virtual scanning electrode e = 1.
[0108]
As in the above embodiment, the number of levels when h = 3 is -V_Y2, -V_Y1, V_Y1, V_Y2At this time, if the control is performed so that even numbers of the virtual scanning electrodes do not match, the following table is obtained.
[0109]
[Table 3]

As described above, the original voltage level can be changed from four levels to three levels. When the number of mismatches is set to be an odd number, the numbers of mismatches after correction in the above table are 1, 1, 3, and 3 in order from the top, and the voltage levels after correction are, for example, Va, Va, Vb, Vb can be set to two levels.
[0110]
When the subgroup is h = 4 and the voltage level is not reduced, the voltage level is, for example, −V_Y2, -V_Y1, 0, V_Y1, V_Y2In contrast to the above five levels, if the virtual scan electrodes are controlled so as to have an even number of mismatches, the following table is obtained.
[0111]
[Table 4]

As described above, the original voltage level can be changed from five levels to three levels. Also in the above case, the voltage level can be set such that the number of mismatches is an odd number.
[0112]
Note that the above virtual scanning electrodes do not normally need to be displayed, so they need not always be actually provided. However, when they are provided, they may be provided in a portion that does not affect the display. As shown in FIG._{n + 1}.. May be provided, or if there is a surplus scanning electrode outside the display region R, that may be used as a virtual scanning electrode.
[0113]
If the number e of the virtual scanning electrodes is increased, the number of levels can be further reduced. In this case, as described above, when e = 1, control is performed so that the number of mismatches is all two, but when e = 2, for example, control is performed so that the number of mismatches is all three.
[0114]
However, all may be divided by 3 so as to be 1 or 2 or more.
[0115]
Further, the maximum reduction number that can be reduced by the above method is 1 / (e11), and when e = 1, it is 1/2 except for 0V.
[0116]
In FIG. 12 according to the present embodiment, three scan electrodes and one virtual scan electrode are simultaneously selected to reduce the voltage level applied to the signal electrodes, and the selection period is divided into a plurality of times within one frame. It is designed to be driven.
[0117]
In this embodiment, the selection period is divided into four times in one frame as shown in FIGS. 12 and 14, and the display data is obtained for four scan electrodes obtained by combining virtual scan electrodes in each period. The number of mismatches is counted for each bit of, and the number of mismatches is always an odd number, so that the number of mismatches becomes 1 or 3, and the voltage level of the signal voltage waveform becomes V_Y1And -V_Y1It has two levels.
[0118]
Specifically, for example, when the display as shown in FIG. 13 is performed, the scanning electrode X selected first as shown in FIG.₁・ X₂・ X₃Next, virtual scanning electrode X_{n + 1}It is assumed that there is. However, it is not actually necessary to provide them as described above, and when they are provided, it is desirable to provide them outside the display region R as shown in FIG.
[0119]
In addition, when the voltage applied to the scanning electrodes is positive, the voltage is turned on, and when the voltage is negative, the voltage is turned off.₁・ X₂・ X₃When the display data is (00), (01), and (10) as shown in FIG. 13, the data of the virtual scanning electrode may be (11) as shown in FIG.
[0120]
Then, by counting the number of mismatches for each bit, V_Y1Or -V_Y1, And the voltage for the upper bit may be applied during the two subsequent periods of the three divisions, and the voltage for the lower bit may be applied during the previous one of the three divisions. As in the third embodiment, the voltage for the upper bit may be applied in two periods before the three divisions, and the voltage for the lower bit may be applied in one period after the three divisions. is there.
[0121]
By comparing bit by bit with display data as described above, V_Y1Or -V_Y1The voltage applied to the signal electrode can be determined by making the number of mismatches between the polarity of the selection pulse applied to the virtual scanning electrode and the display data always an odd number such as 1, 3,. Since the number of levels is reduced, two levels can be set in the present embodiment. However, the number of mismatches may be an even number as described above.
[0122]
Further, with the above configuration, the circuit configuration of the liquid crystal driver is simple, and almost the same driver as the conventional pulse width modulation driver can be used.
[0123]
In the above embodiment, the 4-gradation display has been described. However, a multi-gradation display of more than 4 gradations is also possible. For example, when the display data is 3 bits, each selection period has a pulse width corresponding to each bit of the display data. Eight gradations can be displayed by weighting three divisions, and the display data is made up of four bits, and each selection period is divided into four parts by weighting the pulse width of each bit of the display data. Key display can be performed. By changing the number of divisions of each selection period in this manner, multi-gradation display can be performed.
(Embodiment 6)
Performing gradation display by pulse width modulation after providing a virtual electrode to reduce the voltage level applied to the signal electrode as in the fifth embodiment is similar to that of the first embodiment in that scanning electrodes selected at the same time are used. The present invention is also applicable to the case where such a scanning voltage is applied, and FIG. 14 is an explanatory diagram showing one example.
[0124]
The voltage waveforms applied to the scanning electrodes selected at the same time are the same as those in FIG.₁~ T₄, T₅~ T₈Is divided into three, and the scanning electrode X selected at the same time is₁・ X₂・ X₃When the display data is (00), (01), and (10) as shown in FIG. 13, the data of the virtual scanning electrode may be (11) as shown in FIG.
[0125]
Then, the voltage level is determined by counting the number of mismatches for each bit. For the upper bits, V is determined for two periods of the three divisions, and for the lower bits, V is determined for one period of the divisions._Y1Or -V_Y1May be applied.
By performing the above, the same effect as in the fifth embodiment can be obtained.
[0126]
Each of the above selection periods t₁~ T₄May be provided continuously in one frame F, or may be provided separately in one frame F. Selection period₅~ T₈The same applies to
(Embodiment 7)
It is also possible to perform gradation display by frame modulation after dividing the selection period and reducing the applied voltage level as described above. FIG. 15 shows three scanning electrodes sequentially in the same manner as in the sixth embodiment. And a single virtual scanning electrode to reduce the voltage level applied to the signal electrode, drive the selection period a plurality of times within one frame, and perform gradation display by frame modulation. Is shown.
[0127]
In the present embodiment, the waveform shown in FIG. 3B is used as the voltage applied to the scanning electrode selected at the same time. However, FIG. Waveforms such as (b) can also be used.
[0128]
The gray scale display by frame modulation performs gray scale display depending on how many frames are turned on and how many frames are turned off in a certain frame period. For example, as shown in FIG. When the off voltage is applied, a halftone between on and off is displayed.
[0129]
Further, in the present embodiment, since the selection is made four times in one frame, the difference in brightness between the F1 period and the F2 period becomes small, and the flicker becomes less noticeable.
[0130]
For example, when a plurality of frame periods are displayed as gradations as one block, the position of the selection pulse can be switched in the plurality of frames. For example, in FIG.₃Between and t₇By swapping the intervals, the difference between the frames can be further reduced.
[0131]
In the above-described embodiment, an example in which gradation display is performed by turning on one frame and turning off one frame out of two frames has been described. However, more frames, for example, seven frames are regarded as one block. The display of eight gradations can be performed by a combination of the number of on-frames and the number of off-frames inside, and the display of 16 gradations can be performed with 15 frames as one block. Thus, an arbitrary number of gradations can be displayed depending on how many frames make up one block.
(Embodiment 8)
Further, it is also possible to perform gradation display by combining pulse width modulation and frame modulation after dividing the selection period and reducing the applied voltage level as described above. FIG. 17 shows pulse width modulation and frame modulation. FIG. 9 is an explanatory diagram showing an example of a procedure for performing grayscale display in combination with the above.
[0132]
By displaying several halftones in a certain number of frame periods, it is possible to display a grayscale intermediate between each grayscale data and the grayscale data.
[0133]
For example, as shown in FIG. 18, (00) is displayed in the period of the first frame F1, and (01) is displayed in the period of the next frame F2, so that (00) and (01) are actually displayed. Can be displayed in the middle.
[0134]
When the selection period is divided and the applied voltage level is reduced as described above, and gradation display is performed by a combination of pulse width modulation and frame modulation, display flicker can be reduced and multi-gradation display can be performed. Becomes possible. Further, the selection pulses can be exchanged as in the sixth embodiment.
[0135]
Further, for example, in the case where the voltage is weighted by the display data as described in the second embodiment, the combination with the frame modulation as in the present embodiment is also applicable to the other embodiments and the later-described embodiments. Can be performed.
[0136]
In the fifth to eighth embodiments, the case where the virtual scanning electrode is provided has been described. However, even when the virtual scanning electrode is not provided, the gradation display by the frame modulation or the frame modulation and the pulse width modulation are not required. It is possible to perform a gradation display by a combination. (Embodiment 9)
In each of the above-described embodiments, the display data is made up of 2 bits and a signal voltage weighted corresponding to each bit is applied to realize 4-gradation display. However, the number of gradations can be any number. Yes, for example, a signal electrode waveform as shown in FIG. 19 may be displayed in eight gradations.
[0137]
That is, FIG. 19 assumes that the scan electrode waveform applied to each scan electrode in FIG.₁, X₂, X₃And signal electrode Y₁Are the signal electrode waveforms when the display data of each pixel at the intersection of (001), (001), (010), and (100) in order from the top.
[0138]
In the present embodiment, each of the four selection periods t in the first embodiment is used.₁, T₂, T₃, T₄Is divided into three equal parts, a, b, and C, and the voltage waveform corresponding to the most significant bit of the three-bit display data is defined as period a, and the voltage waveform corresponding to the middle bit is defined as the period. In this embodiment, the voltage waveform corresponding to the least significant bit is applied to the period c, and the weight is applied according to the display data of each bit in the same manner as in the first embodiment.
[0139]
That is, in the period a, -V according to the display data of the most significant bit_Y6, -V_Y4, V_Y4, V_Y6And during the period b, -V in accordance with the display data of the middle-order bit._Y5, -V_Y2, V_Y2, V_Y5One during the period c, and -V in accordance with the display data of the least significant bit in the period c._Y3, -V_Y1, V_Y1, V_Y3Select one from the voltage levels of The opening of each voltage level is 4 * V_Y1= 2 * V_Y2= V_Y4, 4 * V_Y3= 2 * V_Y5= V_Y6, 2 * V_Y1= V_Y3-V_Y1, 2 * V_Y2= V_Y5-V_Y2, 2 * V_Y4= V_Y6-V_Y4And
[0140]
Under such conditions, in the same manner as in the first embodiment, 8-gradation display is performed by forming signal electrode waveforms based on the number of mismatches for each bit of display data.
[0141]
As described above, in the first embodiment, the voltage corresponding to each period obtained by dividing the selection period into two equal parts is selected and applied to the signal electrode, so that the four gradation display is performed. Thus, eight gradation display is performed. The number of gray levels can be increased by dividing the selection period into several parts such as 16 gray levels by dividing this into four equal parts and applying voltages corresponding to the respective periods to the signal electrodes. Further, it is also possible to adjust the luminance in each gradation by changing the voltage ratio of each signal electrode or by slightly changing the selection period instead of dividing it equally.
(Embodiment 10)
In FIG. 19 of the ninth embodiment, in gradation display by changing the voltage applied to the signal electrode, the voltage corresponding to each bit is applied during periods a, b, and c divided according to the number of bits of the display data. Although the application is performed in order from the upper bit, the order may be appropriately changed for each signal electrode.
[0142]
In the ninth embodiment, for example, the scanning electrode X₁, X₂, X₃And signal electrode Y₂~ Y_mThe display of each pixel that intersects with the scanning electrode X₁, X₂, X₃And signal electrode Y₁Is the same as the display of the pixel where₁~ Y_mAre all the same as the waveforms shown in FIG. However, in such a case, the summary of the waveform applied to each pixel becomes large, and the display quality deteriorates.
[0143]
Therefore, in the present embodiment, as shown in FIG.₁~ Y_mAre sequentially changed.
[0144]
That is, in the ninth embodiment, of the 3-bit display data, the voltage corresponding to the most significant bit is the period a, the voltage corresponding to the middle bit is the period b, and the voltage corresponding to the least significant bit is the period c. And the signal electrode Y in that order.₁Is applied. Other signal electrode Y₁~ Y_mThe same applies to
[0145]
On the other hand, in this embodiment, as shown in FIG. 20, a is a period during which the voltage is applied to the most significant bit, b is a period during which the voltage is applied to the middle bit, and a voltage is applied to the least significant bit. Assuming that the period is c, for example, the signal electrode Y₁In the same manner as in the second embodiment, if the signals are applied in the order of a, b, and c in order from the upper bit, the order is appropriately changed in the next signal electrode, and for example, the signal electrode Y₂Then a, c, b, signal electrode Y₃Then, b, a, c, signal electrode Y₄Then, bc, signal electrode Y₅Then, ca, ab, signal electrode Y₆Then, the other signal electrodes Y are applied in the order of c, b, and a, respectively.₇~ Y_mIs repeated as described above.
[0146]
As described above, in the above-described embodiment, since approximately the same number of waveforms of six combinations in different orders are applied to the signal electrodes, the effects of the rising and falling edges of the signal electrode waveforms cancel each other out, and each pixel is canceled. , And the like can be reduced in the summary of the waveforms applied to the data.
[0147]
Any combination of waveforms may be applied to each signal electrode. For example, if there are six signal electrode drivers, each combination of waveforms may be applied to each signal electrode driver. As described above, the display quality can be improved by making the combinations of the waveforms applied to the respective signal electrodes substantially the same.
[0148]
Further, as described above, the voltage corresponding to each bit of the display data is applied to each signal electrode Y.₁~ Y_mApplying the voltage by changing the voltage as appropriate for each time is applicable to each of the above-described embodiments and the later-described embodiments.
(Embodiment 11)
In the ninth embodiment, the display of eight gradations is performed by using the waveform shown in FIG. 1A, that is, FIG. 3B as the scanning voltage waveform applied to the scanning electrode. It is also possible to use the waveform of (a) or (a) or (b) of FIG. 48 in the above-mentioned conventional example. Hereinafter, a case where display of eight gradations is performed using the waveform shown in (a) of FIG. An example will be described in more detail.
[0149]
FIG. 21 shows the application of the embodiment in which eight gradations are displayed based on the display data shown in FIG. 22 using the waveform shown in FIG. 3A as the scanning voltage waveform applied to the simultaneously selected scanning electrodes. FIG. 7A is a voltage waveform diagram, and FIG.₁・ X₂・ X₃, A scanning voltage waveform applied to the signal electrode Y, and FIG.₁The waveform of the signal voltage applied to the scanning electrode X is shown in FIG.₁And signal electrode Y₁3 shows a voltage waveform applied to a pixel where the crossing occurs.
[0150]
Also in this example, three scanning electrodes are sequentially and simultaneously selected and driven, and in FIG.₁・ X₂・ X₃FIG. 23 shows only the scanning electrodes X.₁・ X₂・ X₃Is selected, the next three scan electrodes X₄・ X₅・ X₆Are selected and the respective scanning electrodes X₁・ X₂・ X₃The same voltage is applied, and then three are selected in order in the same manner, and one frame ends when all the scanning electrodes are selected.
[0151]
Also, the scanning voltage waveform shown in FIG. 3A is applied to the three scanning electrodes selected at the same time as described above, and the minimum pulse width Δt is the same as the conventional example shown in FIG. Minimum pulse width at₀And all the selection periods t in one frame of each scanning electrode are four periods t of the size of the pulse width Δt.₁~ T₄It is composed of
[0152]
The above four periods t₁~ T₄Is divided into three periods a, b, and c according to the number of bits of the display data, and in each of the divided periods, a signal voltage having a predetermined weight corresponding to the bit of the display data is applied to the signal electrode. It is like that.
[0153]
That is, in FIG. 22, the upper bits of the display data represented by a three-digit number in a binary system are represented by the respective periods t.₁~ T₄, The center bit corresponds to the next divided period b, the lower bit corresponds to the last divided period c, and the upper bits are given a predetermined weight ± V._Y4Or ± V_Y6And ± V for the center bit_Y2Or ± V_Y5For the lower bits, ± V_Y1Or ± V_Y3Are applied in accordance with the conditions described below.
[0154]
The ratio of the above-mentioned voltage plant is
V_Y1: V_Y2: V_Y4= 1: 2: 4
V_Y3: V_Y5: V_Y6= 1: 2: 4
V_Y1: V_Y3= 1: 3
Is set to
[0155]
The above conditions are as follows: when the scanning voltage waveform applied to the scanning electrode is on the positive side, it is turned on, when it is on the negative side, it is turned off, display data 1 is turned on, and 0 is turned off. The on / off and the on / off of the same bit of the display data at the intersection of the selected scanning electrode and the signal electrode to be applied are sequentially compared for each digit, and a predetermined number is determined according to the number of mismatches. A voltage is applied to the signal electrode.
[0156]
More specifically, in this example, when the number of mismatches between the scan electrode and the upper bit is 0, -V_Y6-1 for -V_Y4V for 2_Y4V for 3_Y6Are applied, and when the number of mismatches between the scan electrode and the center bit is 0, −V_Y5-1 for -V_Y2V for 2_Y2V for 3_Y5Is applied, and when the number of mismatches between the scan electrode and the lower bit is 0, -V_Y3-1 for -V_Y1V for 2_Y1V for 3_Y3Are respectively applied.
[0157]
Therefore, in the embodiment shown in FIG.₁・ X₂・ X₃Are simultaneously selected, and the selected scan electrode X₁・ X₂・ X₃Are sequentially turned off, off, and on, and the scan electrode X₁・ X₂・ X₃Signal electrode Y on top₁The upper bits of the display data at the intersection with are sequentially turned off, on, and on, and when these are compared in order, the number of mismatches becomes 1 and the first period t₁In the first divided period a of -V_Y4Is the signal electrode Y₁It has been applied to. Other signal electrode Y₂~ Y_m, A voltage weighted in the same manner is applied simultaneously.
[0158]
Next, the first period t₁In the next divided period b, the scan electrode X₁・ X₂・ X₃Are on / off / on the same as above, and the center bit corresponding to the divided period b is on / off / off in order._Y2And the lower bit for the last divided period c is off-on-off, the number of mismatches is 2 and V_Y1Is applied.
[0159]
The next period t₂For scan electrode X₁・ X₂・ X₃The on / off state is off / on / off at an angle, whereas the scan electrode X₁・ X₂・ X₃Signal electrode Y on top₁The upper bits of the display data at the intersection with are off-on-on in the same manner as described above and the number of mismatches is 1, so -V_Y4However, since the center bit is on / off / off in order and the number of mismatches is 2, V_Y2Since the lower bit is off-on-off and the number of mismatches is 0, -V_Y3Are applied to the signal electrodes Y in the divided periods a, b, and c, respectively.₁Are sequentially applied.
[0160]
The next period t₃And t₄In the same manner as above, the signal voltage corresponding to the number of mismatches is applied to all the signal electrodes Y.₁~ Y_mTo the scanning electrode X₁・ X₂・ X₃Is completed, and then the scanning electrode X₄・ X₅・ X₆Is selected and the signal electrode Y is₁~ Y_m, A predetermined signal voltage is applied, and one frame F ends when all the scanning electrodes are selected. After that, the first scan electrode X₁・ X₂・ X₃The next frame is selected in order, and the polarity of the voltage applied to the scanning electrodes at that time is inverted, and the polarity of the voltage applied to the signal electrodes is also inverted accordingly. Is made.
[0161]
Note that the above-mentioned voltage ratio does not always have to be strictly under the above-described conditions, and the voltage ratio does not exceed the period t.₁~ T₄Also, the divided periods a, b, and c need not necessarily be strictly equally divided, and may be appropriately adjusted according to, for example, the characteristics of the liquid crystal. Further, the order of the divided periods a, b, and c may be changed. Also, it is possible to perform display with various gradation numbers in the same manner as described above. For example, in the case of 16 gradations, a voltage weighted corresponding to each bit of the display data represented by 4 bits may be used. The above points are the same for the embodiment described later.
(Embodiment 12)
In the eleventh embodiment, the selection period t of each scanning electrode is provided once in one frame F. However, the selection period t may be provided a plurality of times in one frame F.
[0162]
For example, the period t₁~ T₄Each field may be divided into one field until all the scanning electrodes are selected for each period, and this may be repeated four fields in one frame F, or may be further divided for each bit of the display data. May be repeated for all the scanning electrodes. FIG. 24, FIG. 26, and FIG. 27 show examples.
[0163]
FIG. 24 shows four periods t in the eleventh embodiment.₁~ T₄FIG. 25 shows an applied voltage waveform diagram showing an embodiment in which the scanning electrode X is driven a plurality of times, and FIG.₁~ X₆FIG. 5 is a waveform diagram of a scanning voltage applied to the scanning line.
[0164]
First, scan electrode X₁・ X₂・ X₃Is selected, and the signal voltage corresponding to the number of mismatches with three bits is sequentially applied to the signal electrodes Y in the same manner as in the eleventh embodiment.₁~ Y_mAnd then the scanning electrode X₄・ X₅・ X₆Is selected and a signal voltage is applied in the same manner as described above. When all the scanning electrodes have been selected, the period t₁The field f for₁Ends. Next, the first scanning electrode X again₁・ X₂・ X₃From the next period t₂The field f for₂Is executed, and four periods t₁~ T₄Four fields f for₁~ F₄Is completed, one frame F is completed.
[0165]
FIG. 26 is a diagram for each bit of display data, that is, four periods t in the above embodiment.₁~ T₄Are executed collectively for each of the divided periods.
[0166]
First, the four periods t in FIG.₁~ T₄The first divided period a is grouped in order and one field f is selected until all the scanning electrodes are selected.₁Similarly, the field f for the other divided period b₂And the field f for the divided period c₃Until the end, is one frame.
[0167]
The voltage applied to the scanning electrodes is inverted for each field, and the voltage applied to the signal electrodes is also inverted accordingly.
[0168]
FIG. 27 is further subdivided so as to be executed for all the scanning electrodes for each of the divided periods a, b, and c in FIG. In this example, it can be seen that the embodiment of FIG. 21 is equivalent to the one in which frame gradation is performed for each bit of display data.
[0169]
When the selection period of the scanning electrode is divided into a plurality of times in one frame F as described above, the period in which the selection voltage is not applied to each scanning electrode, that is, each pixel, can be shortened, so that the increase / decrease in display brightness is reduced. Thus, it is possible to prevent a decrease in contrast.
(Embodiment 13)
In the eleventh embodiment, one selection period is divided into the same number as the number of grayscale bits n, that is, divided into three._Y1~ V_Y6Although the six levels of signal voltages are selectively applied to the signal electrodes, the number of signal voltage levels can be reduced by increasing the number of divisions.
[0170]
For example, an effective voltage for driving a liquid crystal element such as a liquid crystal display panel is generally determined by a voltage value and an application time (pulse width). Even when a high voltage is applied for a short time, a low voltage is applied for a long time. Can be driven equally.
[0171]
Therefore, of the plurality of voltage levels, it is possible to use the lower level voltage instead of using the higher level voltage and drive the same even if the application time is lengthened. V in Embodiment 1_Y6And V_Y4Instead of using the voltage levels of_Y5And V_Y2Even when the voltage level is applied and the application time is extended, driving can be performed in the same manner as in the first embodiment. This makes it possible to reduce the number of signal voltage levels.
[0172]
FIG. 28 is an applied voltage waveform diagram showing an embodiment in which the number of signal voltage levels is reduced in the manner described above.
[0173]
In the case of FIG. 21, the four selection periods t₁, T₂, T₃, T₄Is divided into n, ie, a, b, c, according to the number of bits of the display data. In the present embodiment, each of the above selection periods is divided into n, ie, a, a, b, c. And the first two divided periods a and a are applied to the voltage application available time of the upper bit of the display data.
[0174]
That is, the voltage level V for the upper bit in the eleventh embodiment_Y6And V_Y4, The voltage level V of the half-sized intermediate bit is_Y5And V_Y2That is, the voltage level V for the upper bit in the eleventh embodiment_Y6And V, respectively, so that the application time is twice as long as the intermediate bit. As a result, the voltage value and the time applied to the liquid crystal element and the like become twice as large as the intermediate bits and four times as much as the lower bits, and the weighting ratio for each bit becomes 1 as in the case of FIG. : 2: 4.
[0175]
With the above arrangement, the driving can be performed in the same manner as in the first embodiment after reducing the voltage level applied to the signal electrode by one as compared with the case of the eleventh embodiment.
[0176]
In this embodiment, the highest value in the eleventh embodiment is used.
Two voltage levels V_Y6And V_Y4, But the voltage level V for the intermediate bit in the eleventh embodiment is_Y5And V_Y2Instead of the lower bit voltage level V_Y3・ V_Y1May be used, and the application time may be set to be twice the lower bit in the same manner as described above. Further, it is also possible to reduce four or more voltage levels, and reducing the voltage levels as described above is effective in simplifying the configuration of the driving circuit and the like, particularly when the number of gray scales is large. .
(Embodiment 14)
In the thirteenth embodiment as well, the divided selection period t is the same as in the twelfth embodiment.₁~ T₄Can be executed a plurality of times in one frame F, and FIGS. 29, 30, and 31 show one example thereof.
[0177]
FIG. 29 shows a case where one selection period is divided into n11, specifically, four selection periods in the above-described thirteenth embodiment, a plurality of times in one frame as in the twelfth embodiment. This is executed by dividing into four fields f. However, it can be divided into two or three times.
FIG. 30 shows four periods t in the above embodiment.₁~ T₄Are executed collectively for each divided period, and the four periods t shown in FIG.₁~ T₄The first divided period a of the divided periods a is divided into a single field f until all the scanning electrodes are selected.₁Similarly, the field f for the next divided period a₂And the field f for the divided period b₃, And the field f for the split period c₄Until the end, one frame F₁It is what it was. The voltage applied to the scanning electrode is inverted for each field and the applied voltage to the signal electrode is also inverted.
[0178]
FIG. 31 is further subdivided so as to be executed for all the scanning electrodes for each of the divided periods a, a, b, and c in FIG.
[0179]
The embodiments of FIGS. 30 and 31 can be regarded as equivalent to the frame gradation in which the voltage applied to the signal electrode is weighted for each field.
(Embodiment 15)
As described above, the effective voltage for driving a liquid crystal element or the like is generally determined by the voltage applied and the application time (pulse width), and the voltage value of the voltage applied to the signal electrode and the application time are appropriately combined. Thus, a desired gradation display can be performed.
[0180]
FIG. 32 is an applied voltage waveform diagram of an embodiment in which 16 gradations are displayed based on the display data shown in FIG. 33 by appropriately combining the voltage value of the applied voltage to the signal electrode and the application time.
[0181]
In this embodiment, three scan electrodes are sequentially selected, and each scan electrode has four periods t, as in the first embodiment.₁~ T₄The scanning voltage is applied within the selection period consisting of.
[0182]
The above four periods t₁~ T₄Is divided into six periods a to f, the first two divided periods a and b are set to the most significant bit of the 4-digit binary display data shown in FIG. 33, and the next divided period c is set to the second bit. , The next two divided periods de correspond to the third 1-bit, and the last divided period f corresponds to the least significant bit.
[0183]
And ± V for the upper two bits._Y4Or ± V_Y6Signal voltage ± V for the lower two bits._Y1Or ± V_Y3Are selectively applied to the signal electrodes according to the conditions described later.
[0184]
The ratio of the above voltage values is
V_Y1: V_Y3= 1: 3
V_Y4: V_Y6= 1: 3
V_Y1: V_Y4= 1: 4
Is set to
[0185]
As described above, the same two sets of voltages are used for the upper two bits and the lower two bits, and the most significant bit for the second most significant bit and the second least significant bit for the least significant bit are: Each pulse is weighted by doubling the pulse width. The upper 2 bits represent 4 tones, the lower 2 bits represent 4 tones, and the two are multiplied to express 4 × 4 = 16 tones. .
[0186]
The above conditions are as follows: when the voltage waveform of the scanning electrode is on the positive side, it is turned on, when it is on the negative side, it is turned off, display data 1 is turned on, and 0 is turned off. The on-off state of the display data at the intersection with the signal electrode to be applied on the selected scanning electrode is sequentially compared with the on / off state of each bit. Apply.
[0187]
Specifically, in this example, when the number of mismatches between the scan electrode and the most significant bit is 0, -V_Y6-1 for -V_Y4V for 2_Y4V for 3_Y6Are applied to the signal electrodes in the divided periods a and b, respectively, and the same voltage is applied to the signal electrodes in the divided period c for the number of mismatches between the scanning electrode and the second bit. When the number of mismatches between the scan electrode and the third bit is 0, -V_Y3-1 for -V_Y1V for 2_Y1V for 3_Y3Is applied to the signal electrode in the divided period d · e, and the same voltage is applied to the signal electrode in the divided period f under the same conditions as above for the number of mismatches between the scan electrode and the least significant bit.
[0188]
Therefore, in FIG. 32, first, three scan electrodes X₁・ X₂・ X₃Are simultaneously selected, and the selected scan electrode X₁・ X₂・ X₃Scan voltage waveforms are sequentially turned off, off and on, and the scan electrode X₁・ X₂・ X₃Signal electrode Y on top₁The most significant bits of the display data at the intersection with are sequentially turned off, off, and on, and when these are compared in order, the number of mismatches becomes 0, and the first period t₁Of the first divided period a and b_Y6Is the signal electrode Y₁Has been applied.
[0189]
Next, the second bit from the top is off-on-off and the scan electrode X₁・ X₂・ X₃The number of mismatches is 2 and V_Y4Is applied to the divided period c, and the second bit is on / off / off, the number of mismatches is 2 and V_Y1Is the divided period de, the least significant bit is off-on-off, the number of mismatches is 2 and V_Y1Is applied. Other signal electrode Y₂~ Y_m, A voltage weighted in the same manner is applied simultaneously.
[0190]
Thus, the next period t₂~ T₄In the same manner as above, the signal voltage corresponding to the number of mismatches is applied to all the signal electrodes Y.₁~ Y_mAnd the scanning electrode X₁・ X₂・ X₃Is completed, and then the scanning electrode X₄・ X₅・ X₆Is selected and the signal electrode Y is₁~ Y_m, A predetermined signal voltage is applied, and one frame F ends when all the scanning electrodes are selected. After that, the first scan electrode X₁・ X₂・ X₃The next frame is selected in order, and the polarity of the voltage applied to the scanning electrodes at that time is inverted, and the polarity of the voltage applied to the signal electrodes is also inverted accordingly. Is made.
[0191]
As described above, a desired gradation display can be performed by appropriately combining the voltage value of the voltage applied to the signal electrode and the time. In particular, even when the number of gradations is large, the gradation display can be performed with a small voltage level. It is possible to do.
[0192]
Note that, as already described in the eleventh embodiment, the voltage ratio does not necessarily have to be strictly set to the above-described condition, and the period t₁~ T₄Also, the divided periods a to f need not necessarily be strictly equally divided. Further, the order of the divided periods a to f may be appropriately changed.
(Embodiment 16)
In the fifteenth embodiment as well, the selection period can be executed a plurality of times in one frame F as in the twelfth embodiment.
[0193]
FIG. 34 shows an example thereof, and the period t in FIG.₁~ T₄Is divided into four parts in one frame F as in the second embodiment, and four times are repeated in one frame F as one field f until all the scanning electrodes are selected in each period. Things.
[0194]
Although not shown in the drawing, in the fifteenth embodiment as well, the display data can be driven for each bit or further subdivided similarly to the case of FIGS. 30 and 31 in the fourteenth embodiment.
(Embodiment 17)
In the above-described Embodiments 11 to 16, the weighting of the bit of the display data to the signal electrode, that is, the grayscale display is performed by changing the voltage level applied to the signal electrode. A gradation display can be performed by changing the applied voltage level.
[0195]
FIG. 35 shows an applied voltage according to an embodiment in which eight gradations are displayed based on the display data shown in FIG. It is a waveform diagram.
[0196]
Three scanning electrodes are sequentially selected in the same manner as in the eleventh embodiment, and each scanning electrode has V for the upper bit of the display data._X4Or -V_X4And V for the center bit_X2Or -V_X2And V for the lower bits_X1Or -V_X1Are applied respectively, and V_X1: V_X2: V_X4Is set to open 1: 2: 4.
[0197]
On the other hand, the signal electrode Y₁... has a scanning electrode X₁・ X₂・ X₃The on / off of display data and the on / off of display data are compared for each bit, and when the number of mismatches is 0, -V_Y3, When -1, -V_Y1For 2,_Y1For 3_Y3Are applied respectively, and V_Y1: V_Y3Is set to open 1: 3.
[0198]
Instead of increasing the voltage level on the signal electrode side as in the eleventh embodiment, by increasing the voltage level on the scan electrode side as in the present embodiment, the number of voltage levels applied to the signal electrodes can be greatly increased. There are advantages such as reduction of the number and simplification of the circuit configuration of the driver on the signal electrode side.
(Embodiment 18)
In the seventeenth embodiment as well, the selection period can be executed a plurality of times within one frame F as in the twelfth embodiment. 36, 37, and 38 show examples.
[0199]
FIG. 36 shows the period t in FIG.₁~ T₄In the same manner as in the twelfth embodiment, each is separately divided into four in one frame F, and is repeated four times in one frame F as one field f until all the scanning electrodes are selected for each period. Things.
[0200]
FIG. 37 is a diagram for each bit of display data, that is, four periods t in the above-described embodiment.₁~ T₄Are executed collectively for each of the divided periods.
[0201]
That is, the four periods t in FIG.₁~ T₄The first divided period a is grouped in order and one field f is selected until all the scanning electrodes are selected.₁Similarly, the field f for the other divided period b₂And the field f for the divided period c₃Until the end, is one frame. The voltage applied to the scanning electrodes is inverted for each field, and the voltage applied to the signal electrodes is also inverted accordingly.
[0202]
FIG. 38 shows a further subdivision in which all the scanning electrodes are sequentially selected and driven in each of the divided periods a, b, and c.
[0203]
By driving a plurality of times in one frame as described above, the same effect as in the twelfth embodiment can be obtained.
(Embodiment 19)
Also in the seventeenth embodiment, similarly to the thirteenth embodiment, the number of divisions of the selection period can be increased to reduce the number of applied voltage levels.
[0204]
FIG. 39 shows an example thereof, in which each period t in FIG.₁~ T₄Are divided into four in one frame F in the same manner as in FIG. 28, and the first two divided periods are set as application times for upper bits, and the other divided periods are set as application times for intermediate bits and lower bits, respectively. . Note that in this embodiment, the relationship between the applied voltages is V_X1: V_X2= 1: 2, V_Y1: V_Y3= 1: 3.
(Embodiment 20)
Also in the nineteenth embodiment, the selection period can be executed a plurality of times within one frame F. FIGS. 40, 41, and 42 show one example.
[0205]
FIG. 40 shows each period t in FIG.₁~ T₄Is divided into four times in one frame F in the same manner as in FIG. 25, and until all the scanning electrodes are selected in each period, one field f is repeated four times in one frame F.
[0206]
FIG. 41 shows four periods t in the above embodiment.₁~ T₄Are executed collectively for each of the divided periods, and the four periods t in FIG.₁~ T₄The first divided period a of the divided periods a is divided into a single field f until all the scanning electrodes are selected.₁Similarly, the field f for the next divided period a₂And the field f for the divided period b₃, And the field f for the split period c₄Until the end is one frame. The voltage applied to the scanning electrodes is inverted for each field, and the voltage applied to the signal electrodes is also inverted accordingly.
[0207]
In FIG. 42, the selection period of FIG. 41 is further subdivided to sequentially select and drive all the scanning electrodes for each division period.
[0208]
By driving a plurality of times in one frame as described above, the same effect as in the twelfth embodiment is expected.
(Embodiment 21)
Even in the case where a desired gradation display is performed by appropriately combining the voltage value of the voltage applied to the electrode and the application time as in the fifteenth embodiment, the voltage level on the signal electrode side is changed in the same manner as in the sixteenth embodiment. The drive can be performed in the same manner as in the fifteenth embodiment by increasing the voltage level on the scanning electrode side instead of increasing.
[0209]
FIG. 43 shows an example. In this example, the voltage level applied to the scan electrodes is V for the upper two bits of the display data in FIG._X4Or -V_X4And V for the lower two bits_X1Or -V_X1Are used respectively, and V_X1: V_X4Is set to 1: 4 opening.
[0210]
On the other hand, the signal electrode Y₁... has a scanning electrode X₁・ X₂・ X₃The on / off of display data and the on / off of display data are compared for each bit, and when the number of mismatches is 0, -V_Y3, When -1, -V_Y1For 2,_Y1For 3_Y3Are applied respectively, and V_Y1: V_Y3Are set in a 1: 3 relationship.
(Embodiment 22)
Also in the twenty-first embodiment, the selection period can be executed a plurality of times in one frame F.
[0211]
FIG. 44 shows an example thereof, and each period t in FIG.₁~ T₄24 is divided into four times in one frame F in the same manner as in FIG. 24, and until all the scanning electrodes are selected in each period, one field f is repeated four times in one frame F. Also in this example, it is possible to further subdivide and drive similarly to the above-described embodiment.
[0212]
Although not shown in the figure, in Embodiment 21 as well, the display data can be driven bit by bit or further subdivided as in the case of FIGS. 41 and 42 in Embodiment 20.
[0213]
Although each of the above embodiments has been described by taking as an example the case where three scanning electrodes are simultaneously selected, two or four or more scanning electrodes are simultaneously selected in a similar manner according to the above-described concept. Can be displayed. For example, an example in which six scanning electrodes are simultaneously selected will be described.₁~ T₈Are provided, and six scanning electrodes X selected at the same time are provided.₁~ X₆Each selection period t₁~ T₈Are applied as shown in the table below.
[0214]
[Table 5]

Note that 0 volt is applied during the non-selection period. As described above, each scanning electrode X₁~ X₆A predetermined scanning voltage may be applied to each of the signal electrodes, and at the same time, a predetermined signal voltage may be applied to each signal electrode in the same manner as in each of the above-described embodiments.
[0215]
Further, the waveform of the voltage applied to the scanning electrode is not limited to the above embodiments, and may be changed to, for example, one of (a) and (b) of FIG. 48 or (a) and (b) of FIG. These pulse waveforms may be appropriately selected or the arrangement order may be appropriately changed and used, as long as the driving waveforms applied to the simultaneously selected scanning electrodes can be distinguished and driven without being confused.
[0216]
Further, as described above, simultaneously selecting a plurality of scanning electrodes simultaneously and driving the selection period in a plurality of times within one frame requires driving a liquid crystal element or the like using a non-linear element such as an MIM element. It can also be applied to
As described above, the driving method and the display device of the liquid crystal element and the like according to the above-described embodiment sequentially select a plurality of scanning electrodes simultaneously, divide one selection period into a plurality of periods, and select each divided selection. During the period, grayscale display is performed by applying a voltage weighted according to the desired display data, so that the time during which the selection voltage is not applied to the pixel becomes longer, the contrast is reduced, and the repetition period is longer. Cause flickering or application
The occurrence of crosstalk or the like due to the rounding of the voltage waveform is prevented, and good gradation display can be performed. Further, it is possible to reduce the number of applied voltage levels instead of the number of gradations, and it is possible to simplify the structure of driving means such as a driver, and to provide a method of driving a liquid crystal element and a display device having excellent reliability and display performance. And the like.
[Brief description of the drawings]
FIG. 1 is an applied voltage waveform diagram showing one embodiment of a method for driving a liquid crystal element or the like according to the present invention.
FIG. 2 is an explanatory diagram showing a schematic configuration of a liquid crystal element and the like and display data.
FIG. 3 is an explanatory diagram of a scanning voltage waveform applied to a scanning electrode.
FIG. 4 is a block diagram illustrating one embodiment of a driving circuit.
FIG. 5 is a block diagram of a scanning electrode driver.
FIG. 6 is a block diagram of a signal electrode driver.
FIG. 7 is an applied voltage waveform diagram showing another embodiment of the method for driving a liquid crystal element or the like according to the present invention.
FIG. 8 is an explanatory diagram of a procedure for driving using virtual electrodes and display data.
FIG. 9 is an applied voltage waveform diagram showing another embodiment of the method for driving a liquid crystal element or the like according to the present invention.
FIG. 10 is an explanatory diagram of gradation display by pulse width modulation.
FIG. 11 is an applied voltage waveform diagram showing another embodiment of the method for driving a liquid crystal element or the like according to the present invention.
FIG. 12 is an applied voltage waveform diagram showing another embodiment of the method for driving a liquid crystal element or the like according to the present invention.
FIG. 13 is an explanatory diagram of an arrangement configuration of virtual electrodes and display data.
FIG. 14 is an applied voltage waveform diagram showing another embodiment of the method for driving a liquid crystal element or the like according to the present invention.
FIG. 15 is an applied voltage waveform diagram showing another embodiment of the method for driving a liquid crystal element or the like according to the present invention.
FIG. 16 is an explanatory diagram of an arrangement configuration of virtual electrodes and display data.
FIG. 17 is an applied voltage waveform diagram showing another embodiment of the method for driving a liquid crystal element or the like according to the present invention.
FIG. 18 is an explanatory diagram of an arrangement configuration of virtual electrodes and display data.
FIG. 19 is an applied voltage waveform diagram showing another embodiment of the method for driving a liquid crystal element or the like according to the present invention.
FIG. 20 is an explanatory diagram of a waveform of a voltage applied to a signal electrode according to another embodiment of a method for driving a liquid crystal element or the like according to the present invention.
FIG. 21 is an applied voltage waveform diagram showing another embodiment of the method for driving a liquid crystal element or the like according to the present invention.
FIG. 22 is an explanatory diagram of an electrode arrangement configuration and display data.
FIG. 23 is a waveform chart of a voltage applied to a signal electrode in the above embodiment.
FIG. 24 is an applied voltage waveform chart of the embodiment in which the selection period is driven a plurality of times within one frame in the selection period.
FIG. 25 is a waveform chart of a voltage applied to a signal electrode in the above embodiment.
FIG. 26 is a diagram illustrating an applied voltage waveform of another example in which the selection period according to the above embodiment is driven a plurality of times in one frame.
FIG. 27 is an applied voltage waveform chart of another example in which the selection period in the above embodiment is driven a plurality of times in one frame.
FIG. 28 is an applied voltage waveform diagram showing another embodiment of the method for driving a liquid crystal element or the like according to the present invention.
FIG. 29 is an applied voltage waveform chart according to the embodiment in which the selection period is driven a plurality of times within one frame.
FIG. 30 is an applied voltage waveform chart of another example in which the selection period in the above embodiment is driven a plurality of times in one frame.
FIG. 31 is a diagram showing an applied voltage waveform of another example in which the selection period in the embodiment is divided into a plurality of times and driven in one frame.
FIG. 32 is an applied voltage waveform diagram showing another embodiment of the method for driving a liquid crystal element or the like according to the present invention.
FIG. 33 is an explanatory diagram of an arrangement configuration of electrodes and display data.
FIG. 34 is an applied voltage waveform diagram showing another embodiment of the method for driving a liquid crystal element or the like according to the present invention.
FIG. 35 is an applied voltage waveform diagram showing another embodiment of the method for driving a liquid crystal element or the like according to the present invention.
FIG. 36 is an applied voltage waveform chart of the embodiment in which the selection period is driven a plurality of times within one frame in the embodiment.
FIG. 37 is a diagram showing an applied voltage waveform of another example in which the selection period in the above embodiment is driven a plurality of times in one frame.
FIG. 38 is an applied voltage waveform chart of another example in which the selection period in the above-described embodiment is driven a plurality of times in one frame.
FIG. 39 is an applied voltage waveform diagram showing another embodiment of the method for driving a liquid crystal element or the like according to the present invention.
FIG. 40 is an applied voltage waveform chart according to the embodiment in which the selection period is driven a plurality of times in one frame.
FIG. 41 is an applied voltage waveform chart of another example in which the selection period in the embodiment is driven a plurality of times in one frame.
FIG. 42 is an applied voltage waveform chart of another example in which the selection period in the above embodiment is driven a plurality of times in one frame.
FIG. 43 is an applied voltage waveform diagram showing another embodiment of the method for driving a liquid crystal element or the like according to the present invention.
FIG. 44 is an applied voltage waveform chart according to the embodiment in which the selection period is driven a plurality of times within one frame.
FIG. 45 is an applied voltage waveform diagram showing an example of a conventional method of driving a liquid crystal element or the like.
FIG. 46 is an explanatory diagram of a display pattern.
FIG. 47 is an applied voltage waveform diagram showing another example of a conventional method of driving a liquid crystal element or the like.
FIG. 48 is an explanatory diagram of a voltage waveform applied to a scanning electrode.

Claims (24)

A method for driving a liquid crystal element, in which a liquid crystal element or the like having a liquid crystal layer interposed between a substrate having a scanning electrode and a substrate having a signal electrode, multiplex driving by sequentially selecting a plurality of scanning electrodes sequentially, The selection period is divided into a plurality of periods, and during the divided selection period, a voltage weighted according to desired display data is applied to an electrode to perform gradation display. Drive method. 2. The driving method for a liquid crystal element or the like according to claim 1, wherein a signal voltage weighted in accordance with desired display data is applied to a signal electrode to perform gradation display. 3. The driving method for a liquid crystal element or the like according to claim 2, wherein the display data is represented by a plurality of bits, and a signal voltage obtained by modulating a pulse width for each bit is applied to a signal electrode to perform gradation display. The display data is represented by a plurality of bits, and each of the divided selection periods is further subdivided according to the number of bits, and a signal voltage corresponding to the display data of each bit is applied to the signal electrode during each subdivision period. 3. The method of driving a liquid crystal element or the like according to claim 2, wherein gradation is displayed by applying the voltage. The display data is represented by a plurality of bits, each of the divided selection periods is subdivided more than the number of bits of the display data, and a plurality of the subdivided selection periods are assigned to the display data corresponding to any of the bits. 3. The method for driving a liquid crystal element or the like according to claim 2, wherein the number of applied voltage levels is thereby reduced. 3. The display device according to claim 2, wherein the divided selection period is further subdivided, and a display of a plurality of gradations is performed by appropriately combining a voltage value of a voltage applied to a signal electrode and an application time during the subdivided selection period. Driving method of liquid crystal element and the like. 7. The method for driving a liquid crystal element or the like according to claim 1, wherein a gradation display is performed by modulating a voltage applied to the signal electrode between a plurality of frames. 2. The driving method for a liquid crystal element or the like according to claim 1, wherein a gradation display is performed by applying a scanning voltage weighted according to desired display data to the scanning electrode. The display data is represented by a plurality of bits, and each of the divided selection periods is further subdivided according to the number of bits, and a signal voltage corresponding to the display data of each bit is applied to the signal electrode in each of the subdivided periods. 9. The method for driving a liquid crystal element or the like according to claim 8, wherein gradation is displayed by applying the voltage. The display data is represented by a plurality of bits, each of the divided selection periods is subdivided more than the number of bits of the display data, and a plurality of the subdivided selection periods are assigned to the display data corresponding to any of the bits. 9. The method according to claim 8, wherein the number of applied voltage levels is reduced by doing so. 9. The display device according to claim 8, wherein the divided selection period is further subdivided, and a display of a plurality of gradations is performed by appropriately combining a voltage value of a voltage applied to the scan electrode and an application time in the subdivided selection period. Driving method of liquid crystal element and the like. The driving method for a liquid crystal element or the like according to any one of claims 8 to 11, wherein a gradation display is performed by modulating a voltage applied to the scanning electrode between a plurality of frames. 13. The method of driving a liquid crystal element or the like according to claim 1, wherein the number of voltage levels of the signal voltage applied to the signal electrode is reduced by providing a virtual electrode. 14. The driving method for a liquid crystal element or the like according to claim 1, wherein the arrangement order of the voltage waveforms applied to each of the scanning electrodes and the signal electrodes is changed within each frame. 14. The driving method for a liquid crystal element or the like according to claim 1, wherein the arrangement order of voltage waveforms applied to each of the scanning electrodes and the signal electrodes is changed for each frame. The method of driving a liquid crystal element or the like according to any one of claims 1 to 15, wherein an arrangement order of signal voltage waveforms applied to the signal electrodes is changed for each signal electrode. 17. The driving method for a liquid crystal element or the like according to claim 1, wherein the selection period is provided continuously in one frame and driven. The selection period is divided into a plurality of periods, and one field is set until all the scanning electrodes are selected for each of the divided selection periods, and this field is set as one field until all the selected selection periods end. 17. The method according to claim 1, wherein the method is performed in a frame. The divided selection period is further subdivided for each bit of the display data represented by a plurality of bits, and one field is set until all the scanning electrodes are selected in each of the subdivided selection periods. 17. The driving method for a liquid crystal element or the like according to claim 1, wherein the process is performed in one frame until all of the divided and subdivided selection periods are completed. The divided selection period is subdivided into more than the number of bits of the display data represented by a plurality of bits, and one field is set until all the scanning electrodes are selected in each of the subdivided selection periods. 17. The driving method for a liquid crystal element or the like according to claim 1, wherein a period until all the divided and subdivided selection periods are completed is executed in one frame. 21. The method for driving a liquid crystal element or the like according to claim 1, wherein the driving is performed by inverting the polarity of the voltage applied to the scanning electrode for each frame. 21. The method for driving a liquid crystal element or the like according to claim 1, wherein the driving is performed by inverting the polarity of the voltage applied to the scanning electrode within one frame. A liquid crystal element or the like having a liquid crystal layer interposed between a substrate having a scanning electrode and a substrate having a signal electrode, in a drive circuit such as a liquid crystal element that sequentially selects a plurality of scanning electrodes and multiplexes the same, The selection pulse data generated from the scanning data generation circuit and the display data on the plurality of scanning electrodes selected at the same time are calculated by the calculation circuit, and the data based on the calculation result is transferred to the signal electrode driver. A drive circuit for a liquid crystal element or the like, wherein scan data is transferred to a scan electrode to perform desired gradation display according to the display data. A liquid crystal element or the like having a liquid crystal layer interposed between a substrate having a scanning electrode and a substrate having a signal electrode is used for a multiplex display device such as a liquid crystal element which sequentially and simultaneously selects a plurality of scanning electrodes and multiplexes the same. The operation circuit calculates the selection pulse data generated from the scan data generation circuit and the display data on the plurality of scan electrodes selected at the same time, and transfers the data based on the operation result to the signal electrode driver. At the same time, a drive circuit for transferring scan data to the scan electrodes is provided, and the selection period is divided into a plurality of sections, and a voltage weighted by the drive circuit in accordance with desired data is provided in each of the divided selection periods. A display device such as a liquid crystal element, wherein a gradation display is performed by applying a voltage to an electrode.

Images