JP3632694B2 - Display device driving method, driving circuit, and display device - Google Patents

Description

これを基に各走査電極に印加する電圧波形を形成すると、図４８の（ａ）のようになる。ところが、同図（ａ）の波形は周波数にバラツキがあり、実際に用いた場合には表示むらが生ずるおそれがある。
【０００８】
そこで、配列を適宜入れ替えて周波数成分の片寄りをなくすようにしたのが、同図（ｂ）の波形であり、上記図４７の従来例では、この波形を用いたものである。
一方、各信号電極Ｙ_１〜Ｙ_ｍに印加する信号電圧は、走査電圧と同じパルスパターン数で、かつ各パルスの電圧レベルは、選択された走査電極上のオン・オフに応じた大きさの電圧を印加するようにしたもので、例えば本例においては同時に選択される走査電極Ｘ_１・Ｘ_２・Ｘ_３に印可される走査電圧波形が正のパルスのときをオン、負のパルスのときをオフとし、表示データのオン・オフをパルス毎に対比し、不一致の数に応じて信号電圧波形を設定するようにしたものである。
即ち、図４７においては不一致の数が０のときは−Ｖ_Ｙ２、１のときは−Ｖ_Ｙ１、２のときはＶ_Ｙ１、３のときはＶ_Ｙ２パルス電圧を印加するようにしたものである。なお上記のＶ_Ｙ１とＶ_Ｙ２電圧比は、Ｖ_Ｙ１：Ｖ_Ｙ２＝１：３、となるように設定されている。
具体的には、図４７における走査電極Ｘ_１・Ｘ_２・Ｘ_３への印加電圧波形において、Ｖ_Ｘ１の電圧を印加するときをオン、−Ｖ_Ｘ１の電圧を印加するときをオフとし、図４６の画素の表示は黒丸印をオン、白丸印をオフとすると、図４６における信号電極Ｙ_１と走査電極Ｘ_１・Ｘ_２・Ｘ_３との交差する画素の表示は順にオン・オン・オフであり、これに対して各走査電極Ｘ_１・Ｘ_２・Ｘ_３に印加される電圧の最初のパルスパタ−ンは、それぞれオフ・オフ・オフである。その両者を順に対比して不一致の数は２であるから、信号電極Ｙ_１の最初のパルスパターンには、図４７の（ｃ）に示すように電圧Ｖ_Ｙ１が印加されている。
【０００９】
また各走査電極Ｘ_１・Ｘ_２・Ｘ_３に印加される電圧の２番目のパルスパターンは、それぞれオフ・オフ・オンであり、前記の画素表示オン・オン・オフと順に対比すると、すべてが不一致であり不一致数は３であるから、信号電極Ｙ_１の２番目のパルスには電圧ＶＹ_２が印加されている。同様の要領で、３番目のパルスにはＶＹ_１、４番目のパルスには−ＶＹ_１が印加され、以下、−ＶＹ_２、ＶＹ_１、−ＶＹ_１、−ＶＹ_１の順で印加されている。
【００１０】
また次の３つの走査電極Ｘ_４〜Ｘ_６が選択されて、その各走査電極Ｘ_４〜Ｘ_６に図４７の（ｂ）に示す電圧が印加される際には、その各走査電極Ｘ_４〜Ｘ_６と信号電極との交差する画素のオン・オフ表示と、上記各走査電極Ｘ_４〜Ｘ_６への印加電圧の各パルスパターンのオン・オフとの不一致に応じた電圧レベルの信号電圧が、図４７の（ｃ）のように印加される。
【００１１】
なお上記例では、走査電圧波形の正の選択パルスを１、負の選択パルスを−１、各画素の表示がオンのときを−１、オフのときを１とし、その一致数と不一致数の差で信号電圧波形を設定したが、いずれを１または−１としてもよく、また一致数と不一致数の差を算定することなく、一致数もしくは不一致数のみで信号電圧波形を設定することもできる。
【００１２】
上記のように、順次複数本の走査電極を同時に選択して駆動する手法は、前記の図４５に示すような１ラインずつ選択して駆動する方法と同じオン／オフ比を実現した上で、駆動電圧を低く抑えることができる利点がある。
【００１３】
次に、上記のように順次複数本の走査電極を同時に選択して駆動する手法の一般的な要件や要領および手順等を、順を追って説明する。
【００１４】
Ａ．要件
ａ）Ｎ本の走査電極をＮ／ｈのサブグループに分割する。
ｂ）各々サブグループはｈ本のアドレスラインを持つ。
ｃ）ある時刻において信号電極は、ｈビットワード（ｈ−ｂｉｔｗｏｒｄ）から構成される。
ｄ_{ｋ＊ｈ＋１}、ｄ_{ｋ＊ｈ＋２}‥‥ ｄ_{ｋ＊ｈ＋ｈ}；ｄ_{ｋ＊ｈ＋ｊ}＝０または１ここで、０≦ｋ≦（Ｎ／ｈ）−１（ｋ：サブグループ）
すなわち１列の表示データは、
ｄ_１、ｄ_２、‥‥ｄ_ｈ ・・・・・第０サブグループ ｄ_ｈ＋１、ｄ_ｈ＋２‥‥ｄ_ｈ＋ｈ ・・第１サブグループｄ_{Ｎ−ｈ＋１}、ｄ_{Ｎ−ｈ＋２}‥‥ｄ_{Ｎ−ｈ＋ｈ} ・・・・・第Ｎ／ｈ−１サブグループとなる。
ｄ）走査電極の選択パターンは、次式に示す周期２^ｈのビットワードパターンである。
【００１５】
ａ_{ｋ＊ｈ＋１}、ａ_{ｋ＊ｈ＋２}‥‥ａ_{ｋ＊ｈ＋ｈ}； ａ_{ｋ＊ｈ＋Ｊ}＝０または１ Ｂ．要領
（１）１つのサブグループは同時に選択される。
（２）走査電極の選択パターンとして、ｈビットワードが１つ選ばれる。
（３）走査電圧は、ロジック０に対し−Ｖｒ、ロジック１に対し十Ｖｒ、非選択時は０ボルト、とする。
（４）選択されたサブグループの走査電極と信号電極は、ビット対ビットで比較される。
（５）走査電極と信号電極のパターンの不一致の数ｉを決める。
【００１６】
【数１】

（６）信号電極への印加電圧をＶ（_ｉ）とする。ｉは不一致数（不一教の数に応じて、あらかじめ定められた電圧の１つを選ぶ）
（７）以上のような手法に基づいて、それぞれ信号電圧を決める（同時、並列的に）
（８）以上のようにして求められた走査電圧および信号電圧は、時間間隔△ｔ_０の間だけ、ディスプレイに印加される。ただし、△ｔ_０は最小パルス順である。
（９）新しい走査電極選択パターンが選択され、上記（４）〜（６）を再び計算し、次の信号電圧を決める。これも時間間隔△ｔ_０だけ印加される。
（１０）１サイクル（周期）は２^ｈ個すべての走査電極選択パターンが各サブグループにすべて表れ、Ｎ／ｈのサブグループが選択されて終了する。
【００１７】
１サイクル＝△ｔ・２^ｈ・（Ｎ／ｈ）
Ｃ．分析
ｉ個の不一致（ミスマッチ）がある場合の走査電極選択パターンについて考える。
【００１８】
ｈビットワード長の走査電極選択パターンが同じｈビットワード長のデータパターンとｉビットだけ不一致となる場合の数は、
_ｈＣ_１＝｛ｈ！｝／｛ｉ！（ｈ−ｉ）！｝＝Ｃｉ
通り存在する。
【００１９】
例えばｈ＝３、走査電極選択パターン＝（０，０，０）の場合を考えると、下記の表のようになる。
【００２０】
【表２】

これらは、走査電極選択パターンではなく、ワードのビット数で決まる。
【００２１】
ピクセルに印加される瞬時電圧の振幅Ｖ_{ｐｉＸｅＬ}は、走査電圧をＶ_ｒｏｗ、信号電圧をＶ_{ｃｏｌｕｍｎ}とすると、

ここで、
Ｖ_ｒｏｗ ＝±Ｖｒ
Ｖ_{ｃｏｌｕｍｎ} ＝Ｖ_（ｉ）
であれば、
Ｖ_{ｐｉｘｅＬ}＝十Ｖｒ−Ｖ_（ｉ）または−Ｖｒ−Ｖ_（ｉ）である。
【００２２】
Ｖ_ｒｏｗ＝±Ｖｒ
Ｖ_{ｃｏｌｕｍｎ} ＝±Ｖ_（ｉ）
であれば、
Ｖ_{ｐｉｘｅＬ}＝Ｖｒ−Ｖ_（ｉ）、Ｖｒ十Ｖ_（ｉ）、−Ｖｒ−Ｖ_（ｉ） または−Ｖｒ十Ｖ_（ｉ）
すなわち、
Ｖ_{ｐｉＸｅＬ}＝｜Ｖｒ−Ｖ_（ｉ）｜または｜Ｖｒ十Ｖ_（ｉ）｜となる。
【００２３】
従って、ピクセルに印加される具体的振幅は、
選択行で −（Ｖｒ十Ｖ_（ｉ））または（Ｖｒ−Ｖ_（ｉ）） 非選択行で Ｖ_（ｉ）である。（Ｖ_（ｉ）を両極性と考えると、前記の文献のような記述となる。） 一般に、ピクセルに印加される電圧は、
オン・ピクセルではできる限り大きく
オフ・ピクセルではできる限り小さく
することが、高い選択比を実現する上で望ましい。
それゆえ、オンのとき、
｜Ｖｒ十Ｖ_（ｉ）｜はオン・ピクセルに有利に働き、
｜Ｖｒ−Ｖ_（ｉ）｜はオン・ピクセルに不利に働く。
【００２４】
オフのとき、
｜Ｖｒ−Ｖ_（ｉ）｜はオフ・ピクセルに有利に働き、
｜Ｖｒ十Ｖ_（ｉ）｜はオフ・ピクセルに不利に働く。
【００２５】
ここで、オンに対する有利とは、実効電圧を上昇させ、オンに対する不利とは、実効電圧を下降させる方向に作用する。
【００２６】
ｈビットの中からｉ個選択する組み合わせの数は、
Ｃｉ＝_ｈＣｉ＝｛ｈ！｝／｛ｉ！（ｈ−ｉ）！｝
であり、ｉ個と不一致とすれば、これはｈビット中、ｉビットが不一致となる場合の数であり、
その不一致数は各レベルでｉ個であるので、仝体の不一致数（総ミスマッチ）は、ｉ・Ｃｉ個である。
【００２７】
これらは、ｈビットにまたがって分布しているので、ピクセル当り（１ビット当り）の平均不一致数Ｂｉは、
Ｂｉ＝ｉ・Ｃｉ／ｈ（個／ピクセル）
である。
【００２８】
また、不一教数の増加に従って信号電圧Ｖ_（ｉ）のレベルを増加するとすると、
Ｖ_{ｐｉｘｅＬ}＝Ｖ_ｒｏｗ−Ｖ_{ｃｏｌｕｍｎ}は、不一致数が増加するに従って減少する。
【００２９】
注目のオン・ピクセルに対して、不一致を不利に働くと考えると、不一致数は、不利な電圧（信号電圧）の数を与える。
従って、１ピクセル当たりの（平均で）不利な電圧の数は、
Ｂｉ＝ｉ・Ｃｉ／ｈ
となる。
【００３０】
ところで、Ｃｉのうちｉ／ｈが不利であるので、残り、すなわち
Ａｉ＝｛（ｈ−ｉ）／ｈ｝・Ｃｉ
は有利に働く。また、

である。
【００３１】
以上をまとめると、
Ｖ_ｏｎ（ｒ，ｍ，ｓ）＝｛（Ｓ_１十Ｓ_２十Ｓ_３）／Ｓ_４｝^１／２ Ｖ_ＯＦＦ（ｒ，ｍ，ｓ）＝｛（Ｓ_５十Ｓ_６十Ｓ_７）／Ｓ_４｝^１／２となる。なお、
【００３２】
【数２】

である。
また、

【００３３】
ところが、上記従来例２のように順次複数本の走査電極を同時に選択して駆動する場合には、走査電極および信号電極に印加するパルス幅が、同時に選択する走査電極の数が増加するに従って狭くなり、波形のナマリによるクロストークが増大し画質が悪くなる等の間題があり、特にパルス幅の変調等による階調表示を行う場合には、深刻となる。
【００３４】
本発明は上記のように順次複数本の走査電極を同時に選択して駆動する場合にも良好に階調表示を行うことのできる液晶装置の駆動方法、駆動回路及び表示装置を提供することを目的とする。
【００３５】
また、本願発明の表示装置の駆動方法は、複数の走査電極及び前記複数の走査電極に交差する複数の信号電極を備える表示装置の駆動方法において、前記複数の走査電極をサブグループにわけ、該サブグループ内の前記走査電極を同時に選択し、同時に選択する前記走査電極に走査電圧を印加し、前記走査電極を同時に選択する前記走査電圧を、１フレーム内で連続的に設けられた複数の小選択期間の各々において印加し、前記小選択期間を複数の期間に区分し、区分されたそれぞれの期間に、前記走査電圧を、前記同時に選択される前記走査電極に印加し、表示すべきデータに応じた値と、前記区分された各期間において印加される前記走査電圧に応じた値との一致数と不一致数に対応する信号電圧を前記信号電極に印加し、前記表示すべきデータは、前記１フレームにおいて一定の値であって、前記小選択期間に、前記走査電圧と前記信号電圧とに基づく電圧を前記走査電極と前記信号電極の電極間に印加することによって、階調表示を行うことを特徴とする。
また、本願発明の表示装置の駆動方法は、前記表示すべきデータに応じた値と、前記区分された各期間において印加される前記走査電圧に応じた値との一致数と不一致数の差あるいは不一致数に基づいて決定される信号電圧を前記信号電極に印加することを特徴とする。
また、本願発明の表示装置の駆動方法は、上記表示装置の駆動方法において、前記表示すべきデータに応じた値と、前記区分された各期間において前記走査電極に応じた値との一致数と不一致数の差あるいは不一致数に基づいて決定される信号電圧を前記信号電極に印加することを特徴とする。
また、本願発明の表示装置の駆動方法は、上記表示装置の駆動方法において、前記表示すべきデータに基づいて重み付けされた前記信号電圧を前記信号電極に印加することを特徴とする。
また、本願発明の表示装置の駆動方法は、上記表示装置の駆動方法において、前記表示すべきデータに基づいて重み付けされた複数の電圧値からなる前記走査電圧を前記走査電極に印加することを特徴とする。
【００３６】
また、本願発明の表示装置の駆動回路は、複数の走査電極及び前記複数の走査電極に交差する複数の信号電極を備える表示装置の駆動回路において、前記複数の走査電極をサブグループにわけ、該サブグループ内の前記走査電極を同時に選択し、同時に選択する前記走査電極に走査電圧を印加し、前記走査電極を同時に選択する前記走査電圧を、１フレーム内で連続的に設けられた複数の小選択期間の各々において印加し、前記小選択期間を複数の期間に区分し、区分されたそれぞれの期間に、前記走査電圧を、前記同時に選択される前記走査電極に印加し、表示すべきデータに応じた値と、前記区分された各期間において印加される前記走査電圧に応じた値との一致数と不一致数に対応する信号電圧を前記信号電極に印加し、前記表示すべきデータは、前記１フレームにおいて一定の値であって、前記小選択期間に、前記走査電圧と前記信号電圧とに基づく電圧を前記走査電極と前記信号電極の電極間に印加することによって、階調表示を行うことを特徴とする。
また、本願発明の表示装置の駆動回路は、上記表示装置の駆動回路において、前記表示すべきデータに応じた値と、前記区分された各期間において印加される前記走査電圧に応じた値との一致数と不一致数の差あるいは不一致数に基づいて決定される信号電圧を前記信号電極に印加することを特徴とする。
また、本願発明の表示装置の駆動回路は、上記表示装置の駆動回路において、前記表示すべきデータに基づいて重み付けされた前記信号電圧を前記信号電極に印加することを特徴とする。
また、本願発明の表示装置の駆動回路は、上記表示装置の駆動回路において、前記表示すべきデータに基づいて重み付けされた複数の電圧値からなる前記走査電圧を前記走査電極に印加することを特徴とする。
【００３７】
また、本願発明の表示装置は、複数の走査電極及び前記複数の走査電極に交差する複数の信号電極を備える表示装置において、前記複数の走査電極をサブグループにわけ、該サブグループ内の前記走査電極を同時に選択され、同時に選択する前記走査電極に走査電圧を印加され、前記走査電極を同時に選択する前記走査電圧を、１フレーム内で連続的に設けられた複数の小選択期間の各々において印加され、前記小選択期間を複数の期間に区分し、区分されたそれぞれの期間に、前記走査電圧を、前記同時に選択される前記走査電極に印加され、表示すべきデータに応じた値と、前記区分された各期間において印加される前記走査電圧に応じた値との一致数と不一致数に対応する信号電圧を前記信号電極に印加され、前記表示すべきデータは、前記１フレームにおいて一定の値であって、
前記小選択期間に、前記走査電圧と前記信号電圧とに基づく電圧が前記走査電極と前記信号電極の電極間に印加されることによって、階調表示を行うことを特徴とする表示装置。
また、本願発明の表示装置は、上記表示装置において、前記表示すべきデータに応じた値と、前記区分された各期間において印加される前記走査電圧に応じた値との一致数と不一致数の差あるいは不一致数に基づいて決定される信号電圧が前記信号電極に印加されることを特徴とする。
また、本願発明の表示装置は、上記表示装置において、前記表示すべきデータに応じた値と、前記区分された各期間において前記走査電極に応じた値との一致数と不一致数の差あるいは不一致数に基づいて決定される信号電圧が前記信号電極に印加されることを特徴とする。
また、本願発明の表示装置は、上記表示装置において、前記表示すべきデータに基づいて重み付けされた前記信号電圧が前記信号電極に印加されることを特徴とする。
また、本願発明の表示装置は、上記表示装置において、前記表示すべきデータに基づいて重み付けされた複数の電圧値からなる前記走査電圧が前記走査電極に印加されることを特徴とする。
【００４１】
【発明の実施の形態】
以下、図に示す実施の形態に基づいて本発明による液晶装置の駆動方法、駆動回路及び表示装置を具体的に説明する。
（実施の形態１）
図１は本発明による液晶装置の駆動方法の一実施の形態を示す印加電圧波形図であり、同図（ａ）は走査電極Ｘ_１・Ｘ_２・Ｘ_３に印加される電圧波形、（ｂ）は走査電極Ｘ_４・Ｘ_５・Ｘ_６に印加される電圧波形、（ｃ）は信号電極Ｙ_１に印加される電圧波形、（ｄ）は走査電極Ｘ_１と信号電極Ｙ_１とが交差する画素に印加される電圧波形を示す。
【００４２】
本実施の形態は順次３つの走査電極を同時に選択して図２に示すような表示を行ったものである。
【００４３】
同時に選択される走査電極への印加電圧波形としては、前記図４８の（ａ）もしくは（ｂ）に示す波形を用いることもできるが、本実施の形態においては上記図１の（ａ）に示す波形を用いている。
【００４４】
前記図４８の（ａ）もしくは（ｂ）に示すようなビットワードパターンに対応した電圧波形を用いる場合には、各パルス幅が狭くなる不具合があり、特に同時に選択する走査電極の数が増加すると、前記のビットワードパターンの数は指数関数的に増大し、それに伴って必然的に各パルス幅が狭くなり、実際に画素に印加される際には、いわゆるナマリによるクロストークが生じるおそれがある。しかも本実施の形態はもとより後述する実施の形態のようにパルス幅の変調による階調表示を行う場合には、パルス幅が更に狭くなってクロストークの発生原因となる。
【００４５】
そこで、本実施の形態においては、以下の要領で走査電極への印加電圧波形を設定してパルス幅が広くなるようにしたものである。
【００４６】
走査電極への印加電圧波形は、
▲１▼．各走査電極が区別できること
▲２▼．各走査電極に加わる周波数成分が大きく異ならないこと▲３▼．１フレームあるいは数フレーム内での交流性が保証されること
などを考慮して決める。
【００４７】
即ち、ナチュラルバイナリ、ウォルシュ、アダマール等の直交関数系の中から上記条件を考慮して印加電圧のパターンを適宜選択することである。
【００４８】
このうち上記の項目▲１▼は絶対条件である。特に項目▲１▼を満足するためには、各走査電極への印加電圧波形が互いに直交するように決める。
【００４９】
上記の要件を考慮して決定したのが、図３の（ａ）および（ｂ）に示す印加電圧波形であり、図３の（ａ）の印加電圧波形は、
Ｘ_１：４＊△ｔ_０
Ｘ_２：４＊△ｔ_０、２＊△ｔ_０
Ｘ_３：２＊△ｔ_０
という異なる周波数成分を含んでいる。
【００５０】
また図３の（ｂ）に示す印可電圧波形は、
Ｘ_１：４＊△ｔ_０、２＊△ｔ_０
Ｘ_２：４＊△ｔ_０、２＊△ｔ_０
Ｘ_３：６＊△ｔ_０、２＊△ｔ_０
という異なる周波数成分を含んでいる。
【００５１】
前記図４８の（ａ）・（ｂ）に示す波形の最も短いパルス幅は△ｔ_０であったのに対し、上記図３の（ａ）・（ｂ）の波形の最も狭いパルス幅△ｔは２△ｔ_０であり、２倍に拡大できる。このようにパルス幅を広くすることによって波形のナマリの影響を少なくすることができ、クロストークを減少させることができると共に、同時に選択する走査電極の数を増大させることが可能となる。なお図３の（ａ）・（ｂ）に示す波形は一例であって適宜変更できると共に、走査電極の選択順序や各走査電極に印加するパルスパターンの配列順序等は直交関数の性質を利用して適宜変更できる。
【００５２】
前記図１の（ａ）及び（ｂ）に示す本実施の形態の走査電圧波形は上記図３の（ｂ）の波形を基にして同時に選択される３つの走査電極への印加電圧波形を構成したものである。また本実施の形態においては選択期間を１フレームＦ内でｔ_１、ｔ_２、ｔ_３、ｔ_４の４回に分けて駆動するようにした例を示す。
【００５３】
一方、信号電極Ｙ_１〜Ｙ_ｍには、図１の（ｃ）に示すように上記の分けた各選択期間ｔ_１、ｔ_２、ｔ_３、ｔ_４を更に複数の期間に分割し、その各分割した期間に、所望の表示データに応じて重み付けをした電圧を印加している。
【００５４】
即ち、本実施の形態においてはｔ_１の期間を２等分してａとｂの２つの期間に分け、４階調表示を２進法により２ビットで表した前記図２に示す表示データに基づいてビット毎に所定の重み付けをした信号電圧を、上位ビットについては期間ａに、下位ビットについてはｂ期間にそれぞれ印加するようにしたものである。
【００５５】
具体的には、走査電極に電圧Ｖ_Ｘ１を印加するときをオン、電圧−Ｖ_Ｘ１を印加するときをオフとし、表示デークは０をオフ、１をオンとして、同時に選択される走査電極のオン・オフと表示データのオン・オフとをビット毎に順に対比して不一致数を算定し、上位ビットについては、不一致数が３のときはＶ_Ｙ４、２のときはＶ_Ｙ２、１のときは−Ｖ_Ｙ２、０のときは−Ｖ_Ｙ４それぞれ印加し、下位ビットについては、不一致数が３のときはＶ_Ｙ３、２のときはＶ_Ｙ１、１のときは−Ｖ_Ｙ１、０のときは−Ｖ_Ｙ３をそれぞれ印加するようにしている。なお各電圧レベルの関係は、２＊Ｖ_Ｙ１＝Ｖ_Ｙ２、２＊Ｖ_Ｙ３＝Ｖ_Ｙ４、２＊Ｖ_Ｙ１＝Ｖ_Ｙ３−Ｖ_Ｙ１、２＊Ｖ_Ｙ２＝Ｖ_Ｙ４−Ｖ_Ｙ２としている。
【００５６】
例えば、図１の（ｃ）においてｔ_１の期間についてみると、走査電極Ｘ_１、Ｘ_２、Ｘ_３に印加する選択パルスはオン、オン、オフの順番となり、信号電極Ｙ_１と走査電極Ｘ_１、Ｘ_２、Ｘ_３との各交点の画素の表示データは（００）（０１）（１０）で、上位ビットについてみるとオフ、オフ、オンとなり、比較すると不一致の数が３となり、信号電極Ｙ_１には期間ａにおいて電圧Ｖ_Ｙ４が印加されている。また下位ビットについてみるとオフ、オン、オフとなり、走査電極と比較すると不一致の数が１となり、ｂ期間においては電圧−Ｖ_Ｙ１が印加されている。
【００５７】
このようにして、走査電極Ｘ_１、Ｘ_２、Ｘ_３上の表示データを各信号電極Ｙ_１〜Ｙ_ｍごとに走査電極に印加する選択パルスと比較し、不一致の数に応じた信号電圧が印加されるものである。
【００５８】
次に、走査電極Ｘ_４、Ｘ_５、Ｘ_６を同時に選択してそれに対応した信号電極波形を信号電極に印加する。このようにして走査電極を３ラインずつ同時に選択しながら表示データに応じた信号電圧波形を信号電極に印加して行き全ての走査電極Ｘ_１〜Ｘ_ｎが走査し終わると、再び最初の走査電極Ｘ_１、Ｘ_２、Ｘ_３に戻り、ｔ_２、ｔ_１〜ｔ_４の４つの期間が全ての走査電極Ｘ_１〜Ｘ_ｎについて走査し終わると１フレーームが終了し、次のフレームが繰り返される。
【００５９】
なお本実施の形態ではフレーム毎に印加電圧の極性を交互に異ならせて、いわゆる交流駆動を行っている。
【００６０】
上記のように駆動することによってクロストーク等の少ない良好な階調表示を行わせることができるものである。
【００６１】
なお上記の期間ｔ_１〜ｔ_４に走査電極に印加する走査電圧波形の順番は全てのフレームについて若しくはフレーム毎に適宜入れ替えてもよく、また走査電極に印加する走査電圧波形として前記図３の（ａ）に示す波形もしくは前述の要件を満足する他の波形を用いることもできる。さらに例えば走査電極Ｘ_１〜Ｘ_３では図３の（ａ）に示す波形を用い、次の走査電極Ｘ_４〜Ｘ_６では図３の（ｂ）に示す波形を用いるというように同時に選択される走査電極毎に２種類の波形を交互に入れ替える、あるいは３種類以上の波形順番に入れ替えることもできる。また上記の期間ｔ_１〜ｔ_４の波形の入れ替えと同時に選択される走査電極毎の波形の入れ替えとを組み合わせることも可能である。
【００６２】
また上記の期間ｔ_１〜ｔ_４は本実施の形態のように各期間毎に分けて駆動する、あるいは１フレーム内に連続的に設けて駆動するようにしてもよいが、本実施の形態のように選択期間を１フレームＦで複数回に分けて駆動するようにすると、非選択期聞が短くなってコントラストを高めるこができる。この場合、上記実施の形態においては、選択期間をｔ_１〜ｔ_４の４回に分けて駆動するようにしたが、その分け回数は任意であり、例えば上記ｔ_１〜ｔ_４の期間を２回に分けて駆動したり、それ以上に分けて駆動することもできる。
【００６３】
さらに上記実施の形態では、走査電極を配列順序に従って同時に３本ずつ選択したが、その選択本数は適宜であり、また必ずしも配列順序に従うことなく選択することもできる。
【００６４】
以上に記載した変更は、後述する実施の形態をおいても同様に適用可能である。
【００６５】
次に上記のような駆動方法を実行させる駆動回路の構成例を図４〜図６に基づいて説明する。
【００６６】
図４は駆動回路の一例を示すブロック図であり、図において１は走査電極ドライバ、２は信号電極ドイバ、３はフレームメモリ、４は演算回路、５は走査デー発生回路、６はラッチである。
【００６７】
図５は走査電極ドライバのブロック図、図６は信号電極ドライバのブロック図であり、図５および図６において１１・２１はシフトレジスタ、１２・２２はラッチ、１３・２３はデコーダ、１４・２４はレベルシフタである。
【００６８】
上記の構成において、各走査電圧波形は、図４の走査データ発生回路５から発生する、正の選択か、負の選択か、あるいは非選択であるかのデータを発生させ、走査電極ドライバ１に転送する。
【００６９】
その走査電極ドライバ１では図５に示すように走査データ発生回路５からの走査データ信号Ｓ３を走査シフトクロック信号Ｓ５でシフトレジスタ１１に転送し、一走査期間における各走査電極のデータを転送した後ラッチ信号Ｓ６によって各データがラッチされ、各走査電極の状態を表すデータをデコードし、各出力ごとのアナログスイッチ１５で３つのスイッチのうちの１つをオンさせて、正の選択のときはＶ_Ｘ１、負の選択のときは−Ｖ_Ｘ１、非選択のときは０の電圧を選択された走査電極に出力する。
【００７０】
一方、各信号電圧波形は、フレームメモリ３からの同時に選択される３本の走査電極毎の表示データ信号Ｓ１を読みだし、その表示データ信号Ｓ１と走査データ信号Ｓ３から選択パルスデータをラッチし、表示データ信号Ｓ１と選択パルスデータ信号Ｓ４を演算回路４でデータ変換する。そのデータ変換は、前述の要領でなされ、信号電極ドライバ２に転送される。
【００７１】
その信号電極ドライバ２では図６に示すように演算回路４からのデータ信号Ｓ２をシフトクロック信号Ｓ７でシフトレ５ジスタ２１に転送し、一走査期間における各信号電極のデータを転送した後ラッチ信号Ｓ８によって各データがラッチされ、各信号電極の状態を表すデータをデコードし、各出力ごとのアナログスイッチ２５で８つのスイッチのうちの１つをオンさせて、Ｖ_Ｙ４、Ｖ_Ｙ３、Ｖ_Ｙ２、Ｖ_Ｙ１、−Ｖ_Ｙ１、−Ｖ_Ｙ２、Ｖ_Ｙ３、−Ｖ_Ｙ４の８つの電圧のいずれかの電圧を各信号電極に出力する。
【００７２】
上記のような駆動回路を用いることによって、前記のような駆動方法を簡単・確実に実行させることができる。
【００７３】
また前記のような表示素子等を有する表示装置に上記のような駆動回路を備え、前記のような駆動方法を実行させるようにすれば、クロストーク等の発生が少なく良好な階調表示を行うことのできる表示装置が得られるものである。
（実施の形態２）
上記実施の形態１においては、信号電極に表示データの各ビット毎に４種類の電圧の中から表示データに応じて１つを電圧選択して印加するようにしたが、仮想電極を設けることによって信号電極に印加する電圧レベルの数を削減することができる。
【００７４】
図７は上記実施の形態１において仮想電極を設けることによって信号電極に印加する電圧レベルの数を削減して駆動した本実施の形態による電圧波形図、図８は仮想電極を設けることによって信号電極に印加する電圧レベルの数を削減する要領を示す説明図である。
【００７５】
本実施の形態は、例えば図８に示すように同時に選択される走査電極の次にＸ_ｎ＋１、Ｘ_ｎ＋２‥‥のような仮想電極を設け、例えば走査電極Ｘ_１、Ｘ_２、Ｘ_３が選択されるときに、それと同時にＸ_ｎ＋１も選択されると仮定し、実施の形態１と同様に走査電極に電圧Ｖ_Ｘ１を印加するときをオン、電圧−Ｖ_Ｘ１を印加するときをオフとし、表示データは０をオフ、１をオンとして不一致数を算定する。この場合、仮想電極の状態を適宜変えることによって不一致数が常に１か３になるようにする。
【００７６】
そして表示データの上位ビットでは不一致数が１のとき−Ｖ_Ｙ２、不一致数が３のときＶ_Ｙ２を選択し、表示データの下位ビットでは不−致数が１のとき−Ｖ_Ｙ１、不一致数が３のときＶ_Ｙ１を選択するものである。なお各電圧レベルの開係は、２＊Ｖ_Ｙ１＝Ｖ_Ｙ２とする。
【００７７】
上記図７は上記の要領で前記図２に示す表示を行ったもので、ｔ_１の期間についてみると、走査電極Ｘ_１、Ｘ_２、Ｘ_３および仮想電極Ｘ_ｎ＋１に印加する選択パルスは順にオン、オン、オフ、オンとなり、信号電極Ｙ_１と走査電極Ｘ_１、Ｘ_２、Ｘ_３およびＸ_ｎ＋１との各交点の画素の表示データは（００）（０１）（１０）（１１）で、上位ビットについてみるとオフ、オフ、オン、オンとなり、順に比較すると不一致の数が３で、この不一致の数に応じて変換データＳ２をつくり、信号電極Ｙ_１には期間ａにおいて電圧Ｖ_Ｙ２が印加されている。
【００７８】
また下位ビットについてみるとオフ、オン、オフ、オンとなり、走査電極と比較すると不一致の数が１となり、この不一致の数に応じて変換データＳ２をつくり、信号電極Ｙ_１には期間ｂにおいて電圧−Ｖ_Ｙ１が印加されている。
【００７９】
このようにして、走査電極Ｘ_１、Ｘ_２、Ｘ_３およびＸ_ｎ＋１上の表示データを各信号電極Ｙ_１〜Ｙ_ｍごとに走査電極に印加する選択パルスと比較し、不一致の数に応じた電圧を印加していく。
【００８０】
次に、走査電極Ｘ_４、Ｘ_５、Ｘ_６およびＸ_ｎ＋２を同時に選択してそれに対応した信号電極波形を信号電極に印加する。
【００８１】
このようにして走査電極を３ラインと仮想電極１ラインずつ同時に選択しながらそれに対応した信号電極波形を信号電極に印加していき走査電極Ｘ_ｎまで走査し終わると、再び最初の走査電極Ｘ_１、Ｘ_２、Ｘ_３に戻り、ｔ_２で示すパルスパターンで順番に走査していく。このようにして、ｔ_１、ｔ_２、ｔ_３、ｔ_４に示す各パルスパターンで４回走査することによって１フレーム期間を終了し、次のフレームで同様の操作が繰り返えされる。
【００８２】
上記のように仮想電極を設けることによって信号電極に印可加する電圧レベルの数を実施の形態１の場合よりも少なくできるものである。
【００８３】
なお上記のように仮想電極を設けることによって信号電極に印加する電圧レベルの数を減少させることは、後述する各実施の形態にも適用できる。
【００８４】
また本実施の形態および後述する各実施の形態においても、前記実施の形態１と同様の駆動回路を用いることができる。その場合、前記図４における演算回路４は各実施の形態に応じてデータ処理を行う構成とし、また図５の走査電極ドライバおよび図６の信号電極ドライバの電圧レベルは各実施の形態に応じて設け、アナログスイッチ１５・２５でいずれかの電圧レベルを選択するように構成すればよい。
【００８５】
例えば本実施の形態においては、前記図４における演算回路４および図５の走査電極ドライバは実施の形態１と同様とし、図６の信号電極ドライバは実施の形態１においてはＶ_Ｙ４、Ｖ_Ｙ３、Ｖ_Ｙ２、Ｖ_Ｙ１、−Ｖ_Ｙ１、−Ｖ_Ｙ２、−Ｖ_Ｙ３、−Ｖ_Ｙ４の８つの電圧レベルを設けたが、本実施の形態においてはＶ_Ｙ２、Ｖ_Ｙ１、−Ｖ_Ｙ１、−Ｖ_Ｙ２の４つの電圧レベルを設けるだけでよい。
（実施の形態３）
上記各実施の形態は表示データに応じて電圧値を変えて階調表示を行ったが、パルス幅を変えることによって階調表示を行うこともできる。
【００８６】
図９はパルス幅変調による階調表示を行った実施の形態の印加電圧波形図である。
【００８７】
先ずパルス幅変調による階調表示を行う場合の一般的な手順等について説明する。
【００８８】
一般に、パルス幅変調による階調表示を行うに当たっては、前記パルスの時間幅△ｔを、ｆ個の不等間隔の時間幅に分割する。
【００８９】
△ｔ_ｑ＝２^ｑ−１／（２^ｆ−１）（ｆは階調のビット数） 例えば、ｆ＝２のときは、２^２＝４階調であり、時間幅は図１０に示すように △ｔ_１＝（１／３）△ｔ_０、△ｔ_２＝（２／３）△ｔ_０に分割する。
【００９０】
次に、各データをｆビットに分割（ｆビットで表現）する。
【００９１】
ｄ_１＝（ｄ_１，ｆ、ｄ_{１，ｆ−１}・・・ｄ_１，１） ｄ_２＝（ｄ_２，ｆ、ｄ_{２，ｆ−１}・・・ｄ_２，１） ：
ｄ_ｈ＝（ｄ_ｈ，ｆ、ｄ_{ｈ，ｆ−１}・・・ｄ_ｈ，１） ：
そして、△ｔｇの間隔で走査電極の選択パターンとデータパターンの各ビットを比較する。
【００９２】
例えば、ｆ＝２のとき
ｄ_１＝（ｄ_１，２、ｄ_１，１）
ｄ_２＝（ｄ_２，２、ｄ_２，１）
：
となり、まずｄ_１のうち、 ｄ_１，１（下位ビット）と走査電極選択パターンを比較し、△ｔ_１の間ディスプレイに印可する。
【００９３】
次に、ｄ_１，２と走査電極選択パターンを比較し、△ｔ_２の間ディスプレイに印加する。
【００９４】
これを各ｄについて、上記と同様の要領で順次行えばよい。
【００９５】
本実施の形態による上記図９は、上記の要領でパルス幅変調により前記図２に示すような４階調の表示を行ったものである。
【００９６】
本例においては、各走査電極Ｘ_１〜Ｘ_ｎに前記図４７の従来例と同様の走査電圧を印加し、それに対する信号電極Ｙ_１〜Ｙ_ｍのパルス幅を上記の階調表示に応じて変調させるようにしたものである。
【００９７】
すなわち、各パルス幅△ｔを均等に３分割し、０から３までの４段階の階調表示を、２進法により２ビットの表示データ（００）、（０１）、（１０）、（１１）で表し、同時に選択される走査電極のオン・オフと、上記の表示データの上位ビットとの不一致数によって３分割のうちの２分割の電圧レベルを決め、下位ビットとの不一致数で残りの１分割分について電圧レベルを決めるものである。また３分割を均等でなくすことによって階調表示の輝度変化を補正することもできる。
【００９８】
具体的には上記図９において走査電極に電圧Ｖ_Ｘ１を印加するときをオン、電圧−Ｖ_Ｘ１を印加するときをオフとすると、走査電極Ｘ_１・Ｘ_２・Ｘ_３に印加する最初のパルスは、全てオフであり、これに対して前記図２の走査電極Ｘ_１・Ｘ_２・Ｘ_３の表示データの下位ビットは０をオフ、１をオンとして、オフ・オン・オフであるから、不一致数は１となり、△ｔ_１の間の電圧パルスは−Ｖ_Ｙ１となり、上位ビットはオフ・オフ・オンであるから、不一致数は１となり△ｔ_２の間の電圧パルスは−Ｖ_Ｙ１となる。このようにして各選択期間△ｔ毎に比較して信号電極に印加する電圧パルスを求めればよい。
【００９９】
そして本実施の形態においては上位ビットに対する電圧は３分割のうちの後の２つの期間に、下位ビットに対する電圧は３分割のうちの前の１つの期間に印加するようにしたものである。なお上位ビットに対する電圧を３分割のうちの前の２つの期間に、下位ビットに対する電圧を３分割のうちの後の１つの期聞に印加してもよい。
（実施の形態４）
上記のような階調表示を行う楊合にも前記実施の形態１の場合と同様に選択期間を１フレームの中で複数回に分けて駆動することができる。
【０１００】
図１１はその一例を示すもので、前記図９の実施の形態において走査電極および信号電極に印加する８つのパルスパターン（ブロック）よりなる電圧波形を、パルスパターン毎に等間隔に８つに分割して出力するようにした例を示す。
【０１０１】
上記のように選択期聞を１フレームの中で複数回に分けて駆動すると、前記実施の形態と同様にコントラストを高めることができる。
（実施の形態５）
上記実施の形態３および実施の形態４においては、信号電極の電圧レベルとして、Ｖ_Ｙ２・Ｖ_Ｙ１・−Ｖ_Ｙ１・−Ｖ_Ｙ２の４つのレベルを用いたが、前記実施の形態２と同様に仮想電極を設けることによって上記の電圧レベル数を削減することができる。
【０１０２】
図１２は上記実施の形態３に仮想電極を設けて信号電極への印加電圧レベルを減らすと共に、実施の形態４と同様に選択期間を１フレーム内で複数回に分けて駆動した例を示す。
【０１０３】
上記のように仮想電極を設けることによって電圧レベル数を削減する要領等については、既に前記実施の形態２で説明したが、ここではその一般的な手法等をも含めて説明する。
【０１０４】
先ず、前述のサブグループｈ本の内、ｅ本を仮想走査電極（仮想ライン）とし、この仮想走査電極のデータの一致・不一致を制御することにより、全体の一致・不一致数を制限し、信号電極の駆動電圧のレベル数を削減する。
【０１０５】
不一致数をＭｉ、Ｖｃを適当な定数とすると、信号電極への印加電圧Ｖ_{ｃｏｌｕｍｎ}は、
【０１０６】
【数３】

あるいは単純に
Ｖ_{ｃｏｌｕｍｎ}＝Ｖ_（ｉ） ０≦ｉ≦ｈいずれにせよ、 Ｖ_{ｃｏＬｕｍｎ}はｈ十１レベルある。
【０１０７】
例えば、サブグループｈ＝４、仮想走査電極ｅ＝１の場合について考える。
【０１０８】
前記実施の形態のように、ｈ＝３の場合のレベル数は、−Ｖ_Ｙ２、−Ｖ_Ｙ１、Ｖ_Ｙ１、Ｖ_Ｙ２の４レベルであり、このとき仮想走査電極で偶数個の不一致となるように制御すると下記表のようになる。
【０１０９】
【表３】

上記のように、元の電圧レベルが４段階であったものを３段階にすることができる。また、不一致数が奇数個になるようにすると、上記表中の修正後の不一致数は、上から順に１、１、３、３となり、修正後の電圧レベルを、例えばＶａ・Ｖａ・Ｖｂ・Ｖｂの２レベルにすることができる。
【０１１０】
またサブグループがｈ＝４で、電圧レベルを削減しない場合の電圧レベルは、例えば−Ｖ_Ｙ２、−Ｖ_Ｙ１、０、Ｖ_Ｙ１、Ｖ_Ｙ２の５レベル必要であるのに対し、仮想走査電極で偶数個の不一致となるように制御すると、下記表のようになる。
【０１１１】
【表４】

上記のように、もとの電圧レベルが５段階であったものを３段階にすることができる。上記の場合も不一致数が奇数個になるようにして電圧レベルを設定することができる。
【０１１２】
なお、上記の仮想走査電極は、通常は表示しなくてよいので、必ずしも現実に設ける必要はないが、設ける場合には表示に影響しない部分に設けるとよく、例えば液晶表示装置等においては、図１３に示すように表示領域Ｒの外に仮想走査電極Ｘ_ｎ＋１…を設ける、あるいは表示領域Ｒの外側に余剰の走査電極がある場合にはそれを仮想走査電極として用いるともできる。
【０１１３】
また、仮想走査電極の数ｅを増加させれば、レベル数はさらに削減できる。その場合、上記のようにｅ＝１の場合は、不一致数が全て２で割れるように制御したが、例えばｅ＝２の場合は、不一致数が全て３で割れるように制御すればよい。
【０１１４】
ただし、全てが３で割って１余る、あるいは２余るようにしてもよい。
【０１１５】
さらに上記の手法で削減できる最大削減数は、１／（ｅ十１）であり、ｅ＝１のときは０Ｖを除いて１／２である。
【０１１６】
本実施の形態による前記図１２は同時に３本の走査電極と１本の仮想走査電極とを選択して信号電極への印加電圧レベルを減らすと共に、選択期間を１フレーム内で複数回に分けて駆動するようにしたものである。
【０１１７】
その選択期聞は、本実施の形態においては図１２および図１４に示すように１フレーム内で４回に分割して各期間毎に仮想走査電極を合めた４本の走査電極について表示データの各ビット毎に不一致数を数え、その不一致数が常に奇数になるようにすることで、不一致数が１か３になり、それに応じて信号電圧波形の電圧レベルがＶ_Ｙ１と−Ｖ_Ｙ１の２つのレベルになるようにしている。
【０１１８】
具体的には、例えば前記図１３に示すような表示を行う場合に、前記図８に示すように最初に選択される走査電極Ｘ_１・Ｘ_２・Ｘ_３の次に仮想走査電極Ｘ_ｎ＋１があるものとする。ただし、実際には前述のように設けなくてもよく、設ける場合には図１３に示すように表示領域Ｒの外に設けるのが望ましい。
【０１１９】
また、上記の走査電極に印加する電圧がプラスの場合をオン、マイナスの場合をオフとして、各選択期間△ｔをそれぞれ３分割し、同時に選択される走査電極Ｘ_１・Ｘ_２・Ｘ_３の表示データが図１３のように（００）、（０１）、（１０）であるときは、前記図８に示すように仮想走査電極のデータは（１１）とすればよい。
【０１２０】
そして、各ビット毎に不一致数を数えてＶ_Ｙ１か−Ｖ_Ｙ１のいずれかの電圧レベルを決定し、上位ビットに対する電圧は３分割のうちの後の２つの期間、下位ビットに対する電圧は３分割のうちの前の１つの期間に印加すればよい。なお上位ビットに対する電圧を３分割のうちの前の２つの期間に、下位ビットに対する電圧を３分割のうちの後の１つの期間に印加してもよいことは、前記実施の形態３と同様である。
【０１２１】
上記のように表示データによって各ビット毎に比較することによってＶ_Ｙ１あるいは−Ｖ_Ｙ１の電圧のパルス幅を決めればよく、仮想走査電極に印加する選択パルスの極性と表示データとが常に不一致数が１、３…等の奇数になるようにすることによって、信号電極に印加する電圧レベルを削減するもので、本実施の形態においては２レベルとすることができる。ただし、前述のように不一致数が偶数になるようにしてもよい。
【０１２２】
また上記のようにすると、液晶ドライバの回路構成が簡単で、従来のパルス幅変調用ドライバとほぼ同じものも使用できる。
【０１２３】
なお上記実施の形態では、４階調表示について説明したが、それ以上の多階調表示も可能であり、例えば表示データを３ビットとして各選択期間を表示ヂータの各ビットに対してパルス幅に重み付けをした３分割とすることで、８階調表示ができ、さらに表示データを４ビットとして各選択期間を表示データの各ビットに対してパルス幅に重み付けをした４分割とすることで１６階調の表示を行うことができる。このように各選択期間の分割数を変えることで、多階調表示ができるものである。
（実施の形態６）
上記実施の形態５のように仮想電極を設けて信号電極への印加電圧レベルを減らした上でパルス幅変調による階調表示を行うことは、同時に選択される走査電極に前記実施の形態１のような走査電圧を印可する場合にも適用可能であり、図１４はその一例を示す説明図である。
【０１２４】
同時に選択される走査電極への印加電圧波形は上記のように実施の形態１における図１と同様とし、各選択期間ｔ_１〜ｔ_４、ｔ_５〜ｔ_８をそれぞれ３分割し、同時に選択される走査電極Ｘ_１・Ｘ_２・Ｘ_３の表示データが図１３のように（００）、（０１）、（１０）であるときは、前記図８に示すように仮想走査電極のデータは（１１）とすればよい。
【０１２５】
そして、各ビット毎に不一致数を数えて電圧レベルを決定し、上位ビットでは３分割のうちの２つの期間、下位ビットでは３分割のうちの１つの期間についてＶ_Ｙ１か−Ｖ_Ｙ１の電圧を印加すればよい。
上記のようにすることによって実施の形態５と同様の効果が得られる。
【０１２６】
なお上記の各選択期間ｔ_１〜ｔ_４は１フレームＦ内に連続させて設けても、あるいは１フレームＦ内で各々分けて設けるようにしてもよい。選択期聞ｔ_５〜ｔ_８についても同様である。
（実施の形態７）
上記のように選択期間の分割および印加電圧レベルの削減を行った上でフレーム変調による階調表示を行うことも可能であり、図１５は上記実施の形態６と同様に順次３本の走査電極と１本の仮想走査電極とを用いて信号電極への印加電圧レベルを減らし、かつ選択期間を１フレーム内で複数回に分けて駆動すると共に、フレーム変調による階調表示を行った場合の実施の形態を示す。
【０１２７】
なお同時に選択される走査電極への印加電圧として、本実施の形態においては前記図３の（ｂ）の波形を用いたものであるが、同図（ａ）もしくは前記図４８の（ａ）または（ｂ）等の波形を用いることもできる。
【０１２８】
フレーム変調による階調表示は、あるフレーム期間の中で何フレームをオンとし、何フレームをオフにするかで階調表示を行うもので、例えば図１６のようにＦ１間でオン、Ｆ２間でオフ電圧を印加すると、オンとオフとの中間調が表示される。
【０１２９】
また本実施の形態では１フレームの中で４回選択されるのでＦ１期間とＦ２期間での明暗の差が小さくなり、チラツキが目立たなくなる。
【０１３０】
例えば、複数のフレーム期間を１つのブロックとして階調表示する場合に、上記の複数フレームの中で選択パルスの位置を入れ替えることも可能で、例えば図１５において、ｔ_３間とｔ_７間を入れ替えることによってフレーム間の差をより小さくすることもできる。
【０１３１】
なお上記実施の形態では、２フレームのうちの１フレームでオン、１フレームでオフとすることによって階調表示を行う例を示したが、それ以上のフレーム、例えば７フレームを１つのブロックとしてその中でのオンフレームとオフフレームがいくつあるかの組合せによって８階調の表示を行うこともでき、また１５フレームを１ブロックとして１６階調の表示を行うこともできる。このように１つのブロックを何フレームにするかで任意の階調数の表示ができるものである。
（実施の形態８）
さらに前記のように選択期間の分割および印加電圧レベルの削減を行った上でパルス幅変調とフレーム変調との組合せによる階調表示を行うことも可能であり、図１７はパルス幅変調とフレーム変調との組合せによる階調表示を行う要領の一例を示す説明図である。
【０１３２】
或る何フレーム期間の中で、いくつかの中間調を表示することによって、各階調データと階調データの中間の階調の表示を可能とする。
【０１３３】
例えば、図１８に示すように最初のフレームＦ１の期間では、（００）を表示し、次のフレームＦ２の期間では、（０１）を表示することによって、実際には（００）と（０１）の中間を表示することができる。
【０１３４】
上記のように選択期間の分割および印加電圧レベルの削減を行うと共に、パルス幅変調とフレーム変調との組合せによる階調表示を行うと、表示のチラツキを減少させることができると共に、多階調表示が可能となる。また実施の形態６と同様に選択パルスの入れ替えができる。
【０１３５】
さらに例えば前記実施の形態２に示すような表示データによって電圧に重み付けをする場合、そのほか先の他の実施の形態もしくは後述する実施の形態にも、本実施の形態のようなフレーム変調との組合せによる階調表示を行わせることもできる。
【０１３６】
また前記実施の形態５〜本実施の形態８は、仮想走査電極を設けた場合について説明したが、仮想走査電極を設けない場合でも、フレーム変調による階調表示やフレーム変調とパルス幅変調との組合せによる階調表示を行うことができる。
（実施の形態９）
上記各実施の形態では、表示データを２ビットとして各ビットに対応した重み付けをした信号電圧を印加することによって４階調表示を実現しているが、階調数は幾つにすることも可能であり、例えば図１９の示すような信号電極波形として８階調表示とすることもできる。
【０１３７】
即ち、図１９は前記図２における各走査電極に印加する走査電極波形は実施の形態１の場合と同じとして、走査電極Ｘ_１、Ｘ_２、Ｘ_３と信号電極Ｙ_１の交点の各画素の表示データが上から順に（００１）（０１０）（１００）としたときの信号電極波形である。
【０１３８】
本実施の形態においては前記実施の形態１における４つの各選択期間ｔ_１、ｔ_２、ｔ_３、ｔ_４をそれぞれ３等分してａ、ｂ、ｃの３つの期間に分割し、３ビットの表示データのうち最上位ビットに対応する電圧波形を期間ａに、中位ビットに対応する電圧波形を期間ｂに、最下位ビットに対応する電圧波形を期聞ｃに、それぞれ実施の形態１と同様の要領で各ビットの表示データに応じた重み付けをして印加するようにしたものである。
【０１３９】
すなわち、期間ａでは最上位ビットの表示データに応じて−Ｖ_Ｙ６、−Ｖ_Ｙ４、Ｖ_Ｙ４、Ｖ_Ｙ６の電圧レベルから１つを選び、期間ｂでは中位ビットの表示データに応じて−Ｖ_Ｙ５、−Ｖ_Ｙ２、Ｖ_Ｙ２、Ｖ_Ｙ５の電圧レベルから１つを選び、期間ｃでは最下位ビットの表示データに応じて−Ｖ_Ｙ３、−Ｖ_Ｙ１、Ｖ_Ｙ１、Ｖ_Ｙ３の電圧レベルから１つを選ぶ。なお各電圧レベルの開係は、４＊Ｖ_Ｙ１＝２＊Ｖ_Ｙ２＝Ｖ_Ｙ４、４＊Ｖ_Ｙ３＝２＊Ｖ_Ｙ５＝Ｖ_Ｙ６、２＊Ｖ_Ｙ１＝Ｖ_Ｙ３−Ｖ_Ｙ１、２＊Ｖ_Ｙ２＝Ｖ_Ｙ５−Ｖ_Ｙ２、２＊Ｖ_Ｙ４＝Ｖ_Ｙ６−Ｖ_Ｙ４としている。
【０１４０】
このような条件で、実施の形態１と同様の要領で、表示データの各ビットごとに不一致の数によって信号電極波形を作ることによって８階調表示を行うものである。
【０１４１】
以上のように、前記実施の形態１では選択期間を２等分した各期間に対応した電圧を選んで信号電極に印加することによって４階調表示を行い、本実施の形態では３等分することで８階調表示を行っている。これを更に４等分することで１６階調というように、選択期間をいくつかに分割してそれぞれの期間に対応した電圧を信号電極に印加することによって階調数を増やすことができる。また、各信号電極の電圧の比を変えたり、選択期間の中を等分割でなく少し変えることによって各階調における輝度を調整することも可能である。
（実施の形態１０）
上記実施の形態９の図１９においては信号電極に印加する電圧を変えることによる階調表示において、表示データのビット数に応じて分割した期間ａ、ｂ、ｃに、各ビットに応じた電圧を上位ビットから順番に印加するようにしたが、その順番を信号電極毎に適宜入れ替えることもできる。
【０１４２】
上記実施の形態９において、例えば走査電極Ｘ_１、Ｘ_２、Ｘ_３と信号電極Ｙ_２〜Ｙ_ｍとが交差する各画素の表示が、走査電極Ｘ_１、Ｘ_２、Ｘ_３と信号電極Ｙ_１とが交差する画素の表示と同じであるとすると、信号電極Ｙ_１〜Ｙ_ｍに印加する信号電圧波形は全て図１９に示す波形と同じとなる。しかし、このような場合、各画素に印加される波形のナマリ等が大きくなってしまい表示品質が悪くなる。
【０１４３】
そこで、本実施の形態においては図２０に示すように各信号電極Ｙ_１〜Ｙ_ｍに印加される信号電極波形を順に入れ替えるようにしたものである。
【０１４４】
すなわち、前記実施の形態９においては３ビットの表示データのうち最上位ビットに対応する電圧を期間ａで、中位ビットに対応する電圧を期間ｂで、最下位ビットに対応する電圧を期間ｃで、その順に信号電極Ｙ_１に印加している。他の信号電極Ｙ_１〜Ｙ_ｍについても同様である。
【０１４５】
これに対し、本実施の形態においては図２０に示すように、最上位ビットに対する電圧を印加する期間をａ、中位ビットに対する電圧を印加する期聞をｂ、最下位ビットに対する電圧を印加する期間をｃとすると、例えば信号電極Ｙ_１では実施の形態２と同様に上位ビットから順にａ・ｂ・ｃの順番で印加すれば、次の信号電極では順番を適宜入れ替えて例えば信号電極Ｙ_２ではａ・ｃ・ｂ、信号電極Ｙ_３ではｂ・ａ・ｃ、信号電極Ｙ_４ではｂ・ｃ・ａ、信号電極Ｙ_５ではｃ・ａ・ｂ、信号電極Ｙ_６ではｃ・ｂ・ａの順にそれぞれ印加していく、他の信号電極Ｙ_７〜Ｙ_ｍについても上記のような組み合わせの繰り返しとする。
【０１４６】
上記のようにすると、上記実施の形態においては順番の異なる６種の組合わせの波形がほぼ同じ数だけ信号電極に印加されるため各信号電極波形の立ち上がりや立ち下がりの影響が相殺しあい各画素に印加される波形のナマリ等を減少させることができるものである。
【０１４７】
なお、各信号電極に印加する波形の組み合わせはどのようにしてもよく、例えば、信号電極ドライバが６個あれば信号電極ドライバごとに各組合わせの波形を印加するようにしてもよい。このように、各信号電極に印加する波形の組み合わせがほぼ同数となるようにすることによって、表示品質を向上することができる。
【０１４８】
また上記のように表示データの各ビットに対応する電圧を各信号電極Ｙ_１〜Ｙ_ｍ毎に適宜入れ替えて印加することは、前述の各実施の形態および後述する実施の形態にも適用可能である。
（実施の形態１１）
前記実施の形態９においては走査電極に印加する走査電圧波形として図１の（ａ）すなわち図３の（ｂ）に示すような波形を用いて８階調の表示を行ったが、図３の（ａ）もしくは前記従来例における図４８の（ａ）または（ｂ）の波形を用いることも可能であり、以下図３の（ａ）に示す波形を用いて８階調の表示を行う場合を例にして更に詳しく説明する。
【０１４９】
図２１は同時に選択される走査電極に印加する走査電圧波形として図３の（ａ）に示す波形を用いて図２２に示す表示データに基づいて８階調の表示を行った実施の形態の印加電圧波形図であり、同図（ａ）は走査電極Ｘ_１・Ｘ_２・Ｘ_３に印加される走査電圧波形、同図（ｃ）は信号電極Ｙ_１に印加される信号電圧波形、同図（ｄ）は走査電極Ｘ_１と信号電極Ｙ_１とが交差する画素に印加される電圧波形を示す。
【０１５０】
本例においても走査電極を順次同時に３本ずつ選択して駆動するようにしたもので、図２１においては３つの走査電極Ｘ_１・Ｘ_２・Ｘ_３のみを示したが、図２３に示すように走査電極Ｘ_１・Ｘ_２・Ｘ_３が選択された後は、次の３つの走査電極Ｘ_４・Ｘ_５・Ｘ_６が選択されてそれぞれ走査電極Ｘ_１・Ｘ_２・Ｘ_３と同様の電圧が印加され、以下同様に順に３つずつ選択されて全ての走査電極が選択されたところで１つのフレームが終了する。
【０１５１】
また同時に選択される３つの走査電極には、上記のように前記図３の（ａ）に示す走査電圧波形を印加するようにしたもので、その最小パルス幅△ｔは前記図４８の従来例における最小パルス幅△ｔ_０の２倍の大きさであり、各走査電極の１フレーム内での全ての選択期間ｔは、上記パルス幅△ｔの大きさの４つの期間ｔ_１〜ｔ_４で構成されている。
【０１５２】
上記の４つの期間ｔ_１〜ｔ_４を、表示データのビット数に合せてそれぞれ３つの期聞ａ・ｂ・ｃに分割し、その各分割期間に表示データのビットに対応して所定の重み付けをした信号電圧を信号電極に印可するようにしたものである。
【０１５３】
即ち、図２２において２進法により３桁の数字で表した表示データの上位ビットを各期間ｔ_１〜ｔ_４の始めの分割期間ａに、中央のビットを次の分割期間ｂに、下位ビットを最後の分割期間ｃにそれぞれ対応させ、上位ビットに対しては所定の重み付けをした±Ｖ_Ｙ４または±Ｖ_Ｙ６を、中央ビットに対しては±Ｖ_Ｙ２または±Ｖ_Ｙ５を、下位ビット対しては±Ｖ_Ｙ１または±Ｖ_Ｙ３を、それぞれ後述する条件に従って印加する。
【０１５４】
なお上記の電圧植の比は、
Ｖ_Ｙ１：Ｖ_Ｙ２：Ｖ_Ｙ４＝１：２：４
Ｖ_Ｙ３：Ｖ_Ｙ５：Ｖ_Ｙ６＝１：２：４
Ｖ_Ｙ１：Ｖ_Ｙ３＝１：３
に設定されている。
【０１５５】
また上記の条件としては、走査電極に印加する走査電圧波形が正側のときをオン、負側のときをオフとし、表示データの１をオン、０をオフとして、同時に選択された走査電極のオン・オフと、その選択された走査電極上における印加すベき信号電極との交点の表示データの同位ビットのオン・オフとを各位毎に順に対比して、その不一致数に応じて所定の電圧を信号電極に印加する。
【０１５６】
具体的には、本例においては走査電極と上位ビットとの不一致数が０のときは−Ｖ_Ｙ６、１のときは−Ｖ_Ｙ４、２のときはＶ_Ｙ４、３のときはＶ_Ｙ６をそれぞれ印加し、走査電極と中央ビットとの不一致数が０のときは−Ｖ_Ｙ５、１のときは−Ｖ_Ｙ２、２のときはＶ_Ｙ２、３のときはＶ_Ｙ５をそれぞれ印加し、走査電極と下位ビットとの不一致数が０のときは−Ｖ_Ｙ３、１のときは−Ｖ_Ｙ１、２のときはＶ_Ｙ１、３のときはＶ_Ｙ３をそれぞれ印加するようにしたものである。
【０１５７】
そこで、図２１の実施の形態においては、先ず３つの走査電極Ｘ_１・Ｘ_２・Ｘ_３が同時に選択され、その選択された走査電極Ｘ_１・Ｘ_２・Ｘ_３は順にオフ・オフ・オンで、その走査電極Ｘ_１・Ｘ_２・Ｘ_３上における信号電極Ｙ_１との交点の表示データの上位ビットは順にオフ・オン・オンであり、両者を順に対比すると不一致数は１となり、最初の期間ｔ_１のうちの最初の分割期間ａに−Ｖ_Ｙ４の電圧が信号電極Ｙ_１に印可されている。他の信号電極Ｙ_２〜Ｙ_ｍについても同様の要領で重み付けした電圧が同時に印加される。
【０１５８】
つぎに、最初の期間ｔ_１のうちの次の分割期間ｂにおいては、走査電極Ｘ_１・Ｘ_２・Ｘ_３のオン・オフは上記と同じオフ・オフ・オンであり、その分割期間ｂに対応する中央ビットは順にオン・オフ・オフであるから、不一致数は２でＶ_Ｙ２の電圧が印加され、また最後の分割期間ｃに対する下位ビットはオフ・オン・オフであるから、不一致数は２でＶ_Ｙ１が印加されている。
【０１５９】
また次の期間ｔ_２については、走査電極Ｘ_１・Ｘ_２・Ｘ_３上のオン・オフは傾にオフ・オン・オフであり、これに対して走査電極Ｘ_１・Ｘ_２・Ｘ_３上における信号電極Ｙ_１との交点の表示データの上位ビットは上記と同様に順にオフ・オンオンで不一致数が１であるから−Ｖ_Ｙ４が、中央ビットは順にオン・オフ・オフで不一致数は２であるからＶ_Ｙ２の電圧が、下位ビットはオフ・オン・オフで不一致数は０であるから−Ｖ_Ｙ３の電圧が、それぞれ分割期間ａ・ｂ・ｃにおいて信号電極Ｙ_１に順に印加されている。
【０１６０】
さらに次の期間ｔ_３およびｔ_４についても上記と同様の要領で不一致数に応じた信号電圧が全ての信号電極Ｙ_１〜Ｙ_ｍに同時に印加されて、走査電極Ｘ_１・Ｘ_２・Ｘ_３の選択が終了し、次いで走査電極Ｘ_４・Ｘ_５・Ｘ_６が選択されて上記と同様の要領で信号電極Ｙ_１〜Ｙ_ｍに所定の信号電圧が印加され、全ての走査電極が選択されたところで１つのフレームＦが終了する。その後、再び始めの走査電極Ｘ_１・Ｘ_２・Ｘ_３から順に選択されて次のフレームが開始されるもので、そのとき走査電極に印加される電圧の正負は反転され、それに伴って信号電極に印加される電圧の正負も反転されて、いわゆる交流駆動がなされる。
【０１６１】
なお前記の電圧比は、必ずしも厳密に前述の条件にしなければならないというものではなく、また期間ｔ_１〜ｔ_４や分割した期間ａ・ｂ・ｃも必ずしも厳密に等分に分割しなくてもよく、例えば液晶の特性等に応じて適宜調整するようにしてもよい。さらに上記の分割した期間ａ・ｂ・ｃの順番を入れ替えてもよい。また上記と同様の要領で種々の階調数の表示を行うことも可能であり、例えば１６階調では４ビットで表された表示データの各ビットに対応して重み付けした電圧とすればよい。以上の点は後述する実施の形態についても同様である。
（実施の形態１２）
上記実施の形態１１は各走査電極の選択期間ｔを１フレームＦ内で１回にまとめて設けるようにしたが、１フレームＦ内で複数回に分けて設けてもよい。
【０１６２】
例えば、前記の期間ｔ_１〜ｔ_４毎に分けて、各期間について全ての走査電極が選択されるまでを１フイールドとし、これを１フレームＦで４つのフイールドを繰り返すようにしてもよく、あるいは更に分割して表示データの各ビット毎に全ての走査電極について繰り返すようにしてもよい。図２４、図２６、図２７はその一例を示すものである。
【０１６３】
図２４は前記実施の形態１１における４つの期間ｔ_１〜ｔ_４毎に複数回に分けて駆動した実施の形態を示す印加電圧波形図、図２５は走査電極Ｘ_１〜Ｘ_６に印加される走査電圧波形図である。
【０１６４】
先ず、走査電極Ｘ_１・Ｘ_２・Ｘ_３が選択されて上記実施の形態１１と同様の要領で３つのビットとの不一致数に応じた信号電圧が順に信号電極Ｙ_１〜Ｙ_ｍに印可され、次いで走査電極Ｘ_４・Ｘ_５・Ｘ_６が選択されて上記と同様の要領で信号電圧が印加されて行き、全ての走査電極が選択されたところで期間ｔ_１に対するフイールドｆ_１が終了する。つぎに、再び始めの走査電極Ｘ_１・Ｘ_２・Ｘ_３から順に選択されて次の期間ｔ_２に対するフイールドｆ_２が実行され、４つの期間ｔ_１〜ｔ_４に対する４つのフイールドｆ_１〜ｆ_４が終了したところで、１つのフレームＦが完了するものである。
【０１６５】
図２６は表示データのビット毎に、すなわち前記実施の形態における４つの期聞ｔ_１〜ｔ_４のうちの分割期間毎にまとめて実行するようにしたものである。
【０１６６】
先ず、前記図１の４つの期間ｔ_１〜ｔ_４内の始めの分割期間ａを順にひとまとめにして全ての走査電極が選択されるまでを１つのフイールドｆ_１とし、同様にして他の分割期間ｂに対してのフイールドｆ_２および分割期間ｃに対してのフイールドｆ_３が終わるまでを、１フレームとしたものである。
【０１６７】
なお走査電極への印加電圧は１フイールド毎に正負反転させ、それに合わせて信号電極への印加電圧も反転させている。
【０１６８】
図２７は更に細分化して図２６における分割期間ａ・ｂ・ｃ毎に全ての走査電極について実行するようにしたものである。本例においては前記図２１の実施の形態を表示データのビット毎にフレーム階調したものと同等と見ることができる。
【０１６９】
上記のように走査電極の選択期間を１フレームＦ内で複数回に分けて実行すると、各走査電極、すなわち各画素に選択電圧が印加されない期間を短くできるので、表示の明るさの増減が軽減されてコントラストの低下を防止することが可能となる。
（実施の形態１３）
前記実施の形態１１においては、１選択期間を階調ビット数ｎと同数すなわち３分割して、Ｖ_Ｙ１〜Ｖ_Ｙ６の６つのレベルの信号電圧を信号電極に選択的に印加するようにしたが、上記の分割数を増やすことによって信号電圧のレベル数を減らすことができる。
【０１７０】
例えば液晶表示パネル等の液晶素子を駆動する場合の実効電圧は、一般に電圧値と印加時間（パルス幅）とで決定され、高い電圧を短時間印加しても、低い電圧を長時間印加しても同等に駆動させることができる。
【０１７１】
従って、上記複数個の電圧レベルのうち、高いレベルの電圧を用いる代わりにそれよりも低いレベルの電圧を使用して印加時間を長くしても同等に駆動させることが可能であり、例えば前記の実施の形態１におけるＶ_Ｙ６およびＶ_Ｙ４の電圧レベルを用いる代わりにそれぞれＶ_Ｙ５およびＶ_Ｙ２の電圧レベルを用い、その印加時間を長くしても前記実施の形態１の場合と同様に駆動することができる。それによって信号電圧のレベル数を減らすことが可能となる。
【０１７２】
図２８は上記の要領で信号電圧のレベル数を減らした実施の形態を示す印加電圧波形図である。
【０１７３】
前記図２１の場合は４つの各選択期間ｔ_１、ｔ_２、ｔ_３、ｔ_４をそれぞれ表示データのビット数に合わせてｎ分割すなわちａ・ｂ・ｃの３つに分割したのに対し、本実施の形態は上記の各選択期間をｎ十１すなわちａ・ａ・ｂ・ｃの４つに分割し、その始めの２つの分割期間ａ・ａを表示データの上位ビットの電圧印加可時間に当てたものである。
【０１７４】
すなわち実施の形態１１における上位ビットに対する電圧レベルＶ_Ｙ６およびＶ_Ｙ４の代わりに、その２分の１の大きさの中間ビットの電圧レベルＶ_Ｙ５およびＶ_Ｙ２すなわち実施の形態１１における上位ビットに対する電圧レベルＶ_Ｙ６およびＶをそれぞれ用い、印加時間は中間ビットの２倍になるようにしたものである。その結果、液晶素子等に印加される電圧値と時間とは、中間ビットの２倍、下位ビットの４倍になり、各ビットに対する重み付けの比は、前記図１の場合と同じように、１：２：４の開係になる。
【０１７５】
上記のようにすると、前記実施の形態１１の場合よりも信号電極への印加電圧レベルを１つ少なくした上で実施の形態１の場合と同等に駆動させることができる。
【０１７６】
なお本実施の形態においては前記実施の形態１１における最も高い
２つの電圧レベルＶ_Ｙ６およびＶ_Ｙ４を省くようにしたが、前記実施の形態１１における中間ビットに対する電圧レベルＶ_Ｙ５およびＶ_Ｙ２の代わりに下位ビットの電圧レベルＶ_Ｙ３・Ｖ_Ｙ１をそれぞれ用いると共に、その印加時間を上記と同様の要領で下位ビットの２倍なるようにしてもよい。また更に、４以上の電圧レベルを削減することも可能であり、上記のように電圧レベルを減らすことは、特に階調数が多い場合に駆動回路等の構成を簡略化するのに有効である。
（実施の形態１４）
上記実施の形態１３においても実施の形態１２の場合と同様に分割した選択期間ｔ_１〜ｔ_４を１フレームＦ内で複数回に分けて実行することも可能であり、図２９、図３０、図３１はその一例を示す。
【０１７７】
図２９は上記実施の形態１３において１選択期間をｎ十１、具体的には４つに分割した選択期間を、実施の形態１２の場合と同様に１フレーム内で複数回、具体的には４回のフイールドｆに分けて実行したものである。ただし２回もしくは３回にわけることもできる。
図３０は前記実施の形態における４つの期間ｔ_１〜ｔ_４のうちの分割期間毎にまとめて実行するようにしたもので、前記図２１の４つの期間ｔ_１〜ｔ_４内の分割期間ａ・ａのうちの始めの分割期間ａを順にひとまとめにして全ての走査電極が選択されるまでを１つのフイールドｆ_１とし、同様にして次の分割期間ａに対してのフイールドｆ_２と、分割期間ｂに対してのフイールドｆ_３、および分割期間ｃに対してのフイールドｆ_４が終わるまでを、１つのフレームＦ_１としたものである。なお走査電極への印加電圧は１フイールド毎に正負反転させ、それに合わせて信号電極への印可電圧も反転させている。
【０１７８】
図３１は更に細分化して図１０における分割期聞ａ・ａ・ｂ・ｃ毎に全ての走査電極について実行するようにしたものである。
【０１７９】
上記図３０および図３１の実施の形態は、各フィールド毎に信号電極への印加電圧に重み付けをしたフレーム階調と同等と見ることができる。
（実施の形態１５）
前述のように液晶素子等を駆動する場合の実効電圧は、一般に印加される電圧植と印加時間（パルス幅）とによって決定され、信号電極への印加電圧の電圧値と印加時間とを適宜組み合わせることによって所望の階調表示を行うことができる。
【０１８０】
図３２は信号電極への印加電圧の電圧値と印加時間とを適宜組み合わせることよって、図３３に示す表示データに基づいて１６階調の表示を行った実施の形態の印加電圧波形図である。
【０１８１】
本実施の形態も走査電極を順次３つずつ選択し、その各走査電極には前記実施の形態１と同様に４つの期間ｔ_１〜ｔ_４からなる選択期間内に走査電圧を印加する。
【０１８２】
上記の４つの期間ｔ_１〜ｔ_４を、それぞれ６つの期間ａ〜ｆに分割し、始めの２つの分割期間ａ・ｂを図３３に示す２進法４桁の表示データの最上位のビットに、次の分割期間ｃを２番目のビットに、次の２つの分割期間ｄ・ｅを３番目の１ビットに、最後の分割期間ｆを最下位のビットにそれぞれ対応させる。
【０１８３】
そして、上位２つのビットとに対しては±Ｖ_Ｙ４または±Ｖ_Ｙ６の信号電圧を、下位２つのビットに対しては±Ｖ_Ｙ１または±Ｖ_Ｙ３の信号電圧を、それぞれ後述する条件に従って信号電極に選択的に印加する。
【０１８４】
なお上記の電圧値の比は、
Ｖ_Ｙ１：Ｖ_Ｙ３＝１：３
Ｖ_Ｙ４：Ｖ_Ｙ６＝１：３
Ｖ_Ｙ１：Ｖ_Ｙ４＝１：４
に設定されている。
【０１８５】
上記のように上位２つのビットと下位２つのビットは、それぞれ同じ２組の電圧が用いられ、上位から２番目のビットに対する最上位ビット、および最下位のビットに対する下位から２番目のビットは、それぞれパルス幅を２倍にすることによって重み付けされており、上位２ビットで４階調、下位２ビットで４階調を表現し、両者を掛け合わせて４×４＝１６階調の表現ができる。
【０１８６】
前記の条件としては、走査電極の電圧波形が正側のときをオン、負側のときをオフとし、表示データの１をオン、０をオフとして、同時に選択された走査電極のオン・オフと、その選択された走査電極上における印加すべき信号電極との交点の表示データの同位ビットのオン・オフとを各位毎に順に対比して、その不一致数に応じて所定の電圧を信号電極に印加する。
【０１８７】
具体的には、本例においては走査電極と最上位ビットとの不一致数が０のときは−Ｖ_Ｙ６、１のときは−Ｖ_Ｙ４、２のときはＶ_Ｙ４、３のときはＶ_Ｙ６をそれぞれ分割期間ａとｂで信号電極に印加し、走査電極と２番目のビットとの不一致数に対しては上記と同じ粂件で同じ電圧を分割期間ｃで信号電極に印加する。また走査電極と３番目のビットとの不一致数が０のときは−Ｖ_Ｙ３、１のときは−Ｖ_Ｙ１、２のときはＶ_Ｙ１、３のときはＶ_Ｙ３を分割期間ｄ・ｅで信号電極に印加し、走査電極と最下位ビットとの不一致数に対しては上記と同じ条件で同じ電圧を分割期間ｆで信号電極に印加するものである。
【０１８８】
そこで、図３２においては、始めに３つの走査電極Ｘ_１・Ｘ_２・Ｘ_３が同時に選択され、その選択された走査電極Ｘ_１・Ｘ_２・Ｘ_３の走査電圧波形は順にオフ・オフ・オンで、その走査電極Ｘ_１・Ｘ_２・Ｘ_３上における信号電極Ｙ_１との交点の表示データの最上位ビットは順にオフ・オフ・オンであり、両者を順に対比すると不一致数は０となり、最初の期間ｔ_１のうちの最初の分割期間ａ・ｂに−Ｖ_Ｙ６の電圧が信号電極Ｙ_１に印加されている。
【０１８９】
次に上位から２番目のビットはオフ・オン・オフで走査電極Ｘ_１・Ｘ_２・Ｘ_３のオフ・オフ・オンと対比して不一致数は２でＶ_Ｙ４の電圧が分割期間ｃに印可され、また２番目のビットはオン・オフ・オフで不一致数は２でＶ_Ｙ１が分割期間ｄ・ｅに、さらに最下位のビットはオフ・オン・オフで不一致数は２でＶ_Ｙ１が印加されている。他の信号電極Ｙ_２〜Ｙ_ｍについても同様の要領で重み付けした電圧が同時に印加される。
【０１９０】
このようにして次の期間ｔ_２〜ｔ_４についても上記と同様の要領で不一致数に応じた信号電圧が全ての信号電極Ｙ_１〜Ｙ_ｍに同時に印可されて、走査電極Ｘ_１・Ｘ_２・Ｘ_３の選択が終了し、次いで走査電極Ｘ_４・Ｘ_５・Ｘ_６が選択されて上記と同様の要領で信号電極Ｙ_１〜Ｙ_ｍに所定の信号電圧が印加され、全ての走査電極が選択されたところで１つのフレームＦが終了する。その後、再び始めの走査電極Ｘ_１・Ｘ_２・Ｘ_３から順に選択されて次のフレームが開始されるもので、そのとき走査電極に印加される電圧の正負は反転され、それに伴って信号電極に印加される電圧の正負も反転されて、いわゆる交流駆動がなされる。
【０１９１】
上記のように信号電極への印加電圧の電圧値と時間とを適宜組み合わせることよって所望の階調表示を行うことができるもので、特に階調数の多い場合でも少ない電圧レベルで階調表示を行うことが可能となる。
【０１９２】
なお前記実施の形態１１において既に述べたように前記の電圧比は必ずしも厳密に前述の条件に設定しなくともよく、また期間ｔ_１〜ｔ_４や分割した期間ａ〜ｆも必ずしも厳密に等分に分割しなくてもよい。また上記の分割した期間ａ〜ｆの順番を適宜入れ替えてもよい。
（実施の形態１６）
上記実施の形態１５においても実施の形態１２と同様に選択期間を１フレームＦ内で複数回に分けて実行することができる。
【０１９３】
図３４はその一例を示すもので、上記図３２における期間ｔ_１〜ｔ_４を前記実施の形態２と同様に１フレームＦ内で各々別々に４つに分けて各期間について全ての走査電極が選択されるまでを１フイールドｆとして１フレームＦ内で４回繰り返すようにしたものである。
【０１９４】
また図には省略したが、上記実施の形態１５においても前記実施の形態１４における図３０や図３１の場合と同様に表示データのビット毎もしくは更に細分化して駆動することもできる。
（実施の形態１７）
上記実施の形態１１〜１６は信号電極に表示データのビットに対する重み付け、即ち信号電極に印加する電圧レベルを変えて階調表示を行うようにしたが、走査電極に重み付けをする、即ち走査電極に印加する電圧レベルを変えて階調表示を行うこともできる。
【０１９５】
図３５は走査電極に印加する電圧レベルを表示データのビットに応じて変えて実施の形態１１と同様に前記図２２の表示データに基づいて８階調の表示を行った実施の形態の印加電圧波形図である。
【０１９６】
走査電極は実施の形態１１の場合と同様に順次３本ずつ選択し、各走査電極には表示データの上位ビットに対してはＶ_Ｘ４または−Ｖ_Ｘ４を、中央ビットに対してはＶ_Ｘ２または−Ｖ_Ｘ２を、下位ビットに対してはＶ_Ｘ１または−Ｖ_Ｘ１を、それぞれ印加するようにしたもので、Ｖ_Ｘ１：Ｖ_Ｘ２：Ｖ_Ｘ４は１：２：４の開係に設定されている。
【０１９７】
一方、信号電極Ｙ_１…には、走査電極Ｘ_１・Ｘ_２・Ｘ_３のオン・オフと表示データのオン・オフとを各ビット毎に対比して不一致数が、０のときは−Ｖ_Ｙ３を、１のときは−Ｖ_Ｙ１を、２のときはＶ_Ｙ１を、３のときはＶ_Ｙ３を、それぞれ印加するようにしたもので、Ｖ_Ｙ１：Ｖ_Ｙ３は１：３の開係に設定されている。
【０１９８】
前記実施の形態１１のように信号電極側の電圧レベルを増やす代わりに、本実施の形態のように走査電極側の電圧レベルを増やすようにすると、信号電極に印加する電圧のレベル数を大幅に減らすことができ、信号電極側のドライバの回路構成を簡略化できる等の利点がある。
（実施の形態１８）
上記実施の形態１７においても実施の形態１２と同様に選択期間を１フレームＦ内で複数回に分けて実行することができる。図３６、図３７、図３８はその一例を示す。
【０１９９】
図３６は上記図３５における期間ｔ_１〜ｔ_４を前記実施の形態１２と同様に１フレームＦ内で各々別々に４つに分けて各期間について全ての走査電極が選択されるまでを１フイールドｆとして１フレームＦ内で４回繰り返すようにしたものである。
【０２００】
図３７は表示データのビット毎に、すなわち前記実施の形態における４つの期間ｔ_１〜ｔ_４のうちの分割期間毎にまとめて実行するようにしたものである。
【０２０１】
すなわち上記図３５における４つの期間ｔ_１〜ｔ_４内の始めの分割期間ａを順にひとまとめにして全ての走査電極が選択されるまでを１つのフイールドｆ_１とし、同様にして他の分割期間ｂに対してのフイールドｆ_２および分割期間ｃに対してのフイールドｆ_３が終わるまでを、１フレームとしたものである。なお走査電極への印加電圧は１フイールド毎に正負反転させ、それに合わせて信号電極への印加電圧も反転させている。
【０２０２】
図３８は更に細分化して分割期間ａ・ｂ・ｃ毎に全ての走査電極を順次選択して駆動するようにしたものである。
【０２０３】
上記のように１フレーム内で複数回に分けて駆動することによって実施の形態１２と同様の効果が得られる。
（実施の形態１９）
前記実施の形態１７においても実施の形態１３と同様に選択期間の分割数を増やして印加電圧レベル数を少なくすることができる。
【０２０４】
図３９はその一例を示すもので、前記図３５における各期間ｔ_１〜ｔ_４を前記図２８と同様に１フレームＦ内で４つに分けて始めの２つの分割期間を上位ビットに対する印加時間に、他の分割期間をそれぞれ中間ビットおよび下位ビットに対する印加時間としたものである。なお本実施の形態において印加電圧の関係は、Ｖ_Ｘ１：Ｖ_Ｘ２＝１：２、Ｖ_Ｙ１：Ｖ_Ｙ３＝１：３に設定されている。
（実施の形態２０）
上記実施の形態１９においても選択期間を１フレームＦ内で複数回に分けて実行することができる。図４０、図４１、図４２はその一例を示すものである。
【０２０５】
図４０は上記図３９における各期間ｔ_１〜ｔ_４を前記図２５と同様に１フレームＦ内で４回に分けて各期間毎に全ての走査電極が選択されるまでを１フイールドｆとして１フレームＦ内で４回繰り返すようにしたものである。
【０２０６】
図４１は前記実施の形態における４つの期間ｔ_１〜ｔ_４のうちの分割期間毎にまとめて実行するようにしたもので、図３９における４つの期間ｔ_１〜ｔ_４内の分割期間ａ・ａのうちの始めの分割期間ａを順にひとまとめにして全ての走査電極が選択されるまでを１つのフイールドｆ_１とし、同様にして次の分割期間ａに対してのフイールドｆ_２と、分割期間ｂに対してのフイールドｆ_３、および分割期聞ｃに対してのフイールドｆ_４が終わるまでを１フレームとしたものである。なお走査電極への印加電圧は１フイールド毎に正負反転させ、それに合わせて信号電極への印加電圧も反転させている。
【０２０７】
図４２は上記図４１の選択期間を更に細分化して分割期間毎に全ての走査電極を順次選択して駆動するようにしたものである。
【０２０８】
上記のように１フレーム内で複数回に分けて駆動することによって実施の形態１２と同様の効果が得られる。
（実施の形態２１）
前記実施の形態１５のように電極への印加電圧の電圧値と印加時間とを適宜組み合わせることによって所望の階調表示を行う場合においても前記実施の形態１６と同様に信号電極側の電圧レベルを増やす代わりに走査電極側の電圧レベルを増やすことによって実施の形態１５と同様に駆動させることができる。
【０２０９】
図４３はその一例を示す。本例は走査電極への印加電圧レベルとして、前記図１３における表示データの上位２つのビットに対してはＶ_Ｘ４または−Ｖ_Ｘ４を、また下位２つのビットに対してはＶ_Ｘ１または−Ｖ_Ｘ１を、それぞれ用いるようにしたもので、Ｖ_Ｘ１：Ｖ_Ｘ４は１：４の開係に設定されている。
【０２１０】
一方、信号電極Ｙ_１…には、走査電極Ｘ_１・Ｘ_２・Ｘ_３のオン・オフと表示データのオン・オフとを各ビット毎に対比して不一致数が、０のときは−Ｖ_Ｙ３を、１のときは−Ｖ_Ｙ１を、２のときはＶ_Ｙ１を、３のときはＶ_Ｙ３を、それぞれ印加するようにしたもので、Ｖ_Ｙ１：Ｖ_Ｙ３は１：３の関係に設定されている。
（実施の形態２２）
上記実施の形態２１においても選択期間を１フレームＦ内で複数回に分けて実行することができる。
【０２１１】
図４４はその一例を示すもので、上記図４１における各期間ｔ_１〜ｔ_４を前記図２４と同様に１フレームＦ内で４回に分けて各期間毎に全ての走査電極が選択されるまでを１フイールドｆとして１フレームＦ内で４回繰り返すようにしたものである。本例においても、前記実施の形態と同様に更に細分化して駆動させることができる。
【０２１２】
また図には省略したが、上記実施の形態２１においても前記実施の形態２０における図４１や図４２の場合と同様に表示データのビット毎もしくは更に細分化して駆動することもできる。
【０２１３】
なお以上の各実施の形態は走査電極を同時に３本ずつ選択する場合を例にして説明したが、前述の考え方に準じて同様の要領で走査電極を２本もしくは４本以上同時に選択して所望の階調数の階調表示を行わせることができる。例えば６本の走査電極を同時に選択する場合の一例を示すと、１フレーム期間の間にｔ_１〜ｔ_８の８つに区分した選択期間を設け、同時に選択される６つの走査電極Ｘ_１〜Ｘ_６の各選択期間ｔ_１〜ｔ_８に下記表のような電圧を印加する。
【０２１４】
【表５】

なお非選択期間には０ボルトを印加する。上記のようにして各走査電極Ｘ_１〜Ｘ_６に所定の走査電圧を印加して行き、それと同時に各信号電極には前記の各実施の形態と同様の要領で所定の信号電圧を印加すればよい。
【０２１５】
さらに走査電極に印加する電圧の波形も前記各実施の形態に限らず、例えば図４８の（ａ）・（ｂ）もしくは図３の（ａ）・（ｂ）のいずれかに変更したり、あるいはそれ等のパルス波形を適宜選択し、もしくは配列順序を適宜入れ替えて使用してもよく、同時に選択される走査電極への印加波形が互いに混同することなく区別して駆動することができればよい。
【０２１６】
また前述のように順次複数本の走査電極を同時に選択し、かつその選択期間を１フレームの中で複数回に分けて駆動することは、ＭＩＭ素子等の非線形素子を使った液晶素子等を駆動する場合にも適用できる。
以上説明したように上記実施の形態による液晶装置の駆動方法および表示装置は、順次複数本の走査電極を同時に選択し、かつ１選択期間を複数の期間に分割し、その各分割した選択期間に、所望の表示データに応じて重み付けをした電圧を印加して階調表示を行うようにしたから、画素に選択電圧が印加されない時間が長くなってコントラストが低下したり、繰り返し周期が長くなってチラツキを生じたり、あるいは印加電圧波形のなまりによるクロストークの発生等が防止され、良好に階調表示を行うことができる。また階調数のわりに印加電圧レベル数を少なくすることが可能であり、ドライバ等の駆動手段を構造簡単に構成できるとともに、信頼性および表示性能に優れた液晶装置の駆動方法および表示装置を提供できる等の効果がある。
【図面の簡単な説明】
【図１】本発明による液晶装置の駆動方法の一実施の形態を示す印加電圧波形図。
【図２】液晶装置の概略構成および表示データを示す説明図。
【図３】走査電極に印加する走査電圧波形の説明図。
【図４】駆動回路の一実施の形態を示すブロック図。
【図５】走査電極ドイバのブロック図。
【図６】信号電極ドライバのブロック図。
【図７】本発明による液晶装置の駆動方法の他の実施の形態を示す印加電圧波形図。
【図８】仮想電極を用いて駆動する場合の要領および表示データの説明図。
【図９】本発明による液晶装置の駆動方法の他の実施の形態を示す印加電圧波形図。
【図１０】パルス幅変調による階調表示の説明図。
【図１１】本発明による液晶装置の駆動方法の他の実施の形態を示す印加電圧波形図。
【図１２】本発明による液晶装置の駆動方法の他の実施の形態を示す印加電圧波形図。
【図１３】仮想電極の配置構成および表示データの説明図。
【図１４】本発明による液晶装置の駆動方法の他の実施の形態を示す印加電圧波形図。
【図１５】本発明による液晶装置の駆動方法の他の実施の形態を示す印加電圧波形図。
【図１６】仮想電極の配置構成および表示データの説明図。
【図１７】本発明による液晶装置の駆動方法の他の実施の形態を示す印加電圧波形図。
【図１８】仮想電極の配置構成および表示データの説明図。
【図１９】本発明による液晶装置の駆動方法の他の実施の形態を示す印加電圧波形図。
【図２０】本発明による液晶装置の駆動方法の他の実施の形態を示す信号電極への印加電圧波形の説明図。
【図２１】本発明による液晶装置の駆動方法の他の実施の形態を示す印加電圧波形図。
【図２２】電極の配置構成および表示データの説明図。
【図２３】上記実施の形態における信号電極への印加電圧波形図。
【図２４】上記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した実施の形態の印加電圧波形図。
【図２５】上記実施の形態における信号電極への印加電圧波形図。
【図２６】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図２７】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図２８】本発明による液晶装置の駆動方法の他の実施の形態を示す印加電圧波形図。
【図２９】上記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した実施の形態の印加電圧波形図。
【図３０】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図３１】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図３２】本発明による液晶装置の駆動方法の他の実施の形態を示す印加電圧波形図。
【図３３】電極の配置構成および表示データの説明図。
【図３４】本発明による液晶装置の駆動方法の他の実施の形態を示す印加電圧波形図。
【図３５】本発明による液晶装置の駆動方法の他の実施の形態を示す印加電圧波形図。
【図３６】上記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した実施の形態の印加電圧波形図。
【図３７】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図３８】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図３９】本発明による液晶装置の駆動方法の他の実施の形態を示す印加電圧波形図。
【図４０】上記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した実施の形態の印加電圧波形図。
【図４１】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図４２】前記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した他の例の印加電圧波形図。
【図４３】本発明による液晶装置の駆動方法の他の実施の形態を示す印加電圧波形図。
【図４４】上記実施の形態における選択期間を１フレーム内で複数回に分けて駆動した実施の形態の印加電圧波形図。
【図４５】従来の液晶装置の駆動方法の一例を示す印加電圧波形図。
【図４６】表示パターンの説明図。
【図４７】従来の液晶装置の駆動方法の他の例を示す印加電圧波形図。
【図４８】走査電極への印加電圧波形の説明図。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a driving method, a driving circuit, and a display device for a liquid crystal device, for example.
[Background]
Conventionally, multiplex driving by a voltage averaging method is known as one of the driving methods of the liquid crystal device as described above.
(Conventional example 1)
FIG. 45 is an applied voltage waveform diagram showing an example of a conventional driving method when a simple matrix type liquid crystal device as shown in FIG. 46 is multiplexed by a voltage averaging method. b) shows the scanning electrode X, respectively.₁・ X₂(C) shows the voltage waveform applied to the signal electrode Y.₁(D) shows the voltage waveform applied to the scanning electrode X₁And signal electrode Y₁The voltage waveform applied to the pixel where and intersects.
[0002]
This example shows scan electrode X₁, X₂X_nAre sequentially selected line by line and a scanning voltage is applied, and depending on whether each pixel on the selected scanning electrode is on or off, a corresponding signal voltage is applied to each signal electrode Y.₁, Y₂... Y_mIt drives by applying to.
[0003]
However, those that select and drive the scan electrodes line by line as described above have problems such as that a good display cannot be obtained unless the drive voltage is relatively high.
(Conventional example 2)
Therefore, in order to lower the drive voltage, a method of selecting and driving a plurality of scan electrodes simultaneously has been proposed (for example, A₁GENERALIZD ADDRESSING TECHNIQUE FOR RMS RESPONDING MATRIX LCDS, 1988 INTERNATIONAL DISPLAY RESEARCH CONFERENCE P80-85).
[0004]
FIG. 47 is an applied voltage waveform diagram showing an example of a conventional driving method in which a plurality of scanning electrodes are simultaneously selected and driven as described above, and FIG.₁・ X₂・ X₃(B) shows the scanning voltage waveform applied to the scanning electrode X₄・ X₅・ X₆(C) shows the waveform of the scanning voltage applied to the signal electrode Y.₁(D) shows the waveform of the signal voltage applied to the scanning electrode X₁And signal electrode Y₁The voltage waveform applied to the pixel where and intersects.
In this example, the scanning electrodes are sequentially selected for every three lines at the same time, and the display as shown in FIG. 46 is performed. That is, first, three scanning electrodes X₁・ X₂・ X₃And select their scan electrode X₁・ X₂・ X₃A scanning voltage as shown in FIG. 47A is applied to each signal electrode Y at the same time.₁~ Y_mA predetermined signal voltage to be described later is applied. Next, in FIG. 46, scan electrode X₄・ X₅・ X₆47, and the scanning voltage as shown in FIG. 47B is applied to these electrodes in the same manner as described above.₁~ Y_mA signal voltage is applied to. All the scan electrodes X in FIG.₁~ X_nOne frame is selected until is selected, and this is sequentially repeated.
[0005]
Each of the scanning voltage waveforms described above is 2 when the number of scanning electrodes simultaneously selected is h.^hIn this example, h = 3 and 2 waveforms are used.^h= 2³= 8 pulse pattern number waveforms are used.
[0006]
For example, three scanning electrodes X selected simultaneously₁・ X₂・ X₃The on / off pattern of the voltage applied to can be expressed as shown in the following table, with 1 being on and 0 being off.
[0007]
[Table 1]

If a voltage waveform to be applied to each scanning electrode is formed based on this, the result is as shown in FIG. However, the waveform shown in FIG. 5A has a variation in frequency, and when it is actually used, display unevenness may occur.
[0008]
In view of this, the waveform is shown in FIG. 7B by appropriately changing the arrangement so as to eliminate the deviation of the frequency component. In the conventional example shown in FIG. 47, this waveform is used.
On the other hand, each signal electrode Y₁~ Y_mThe signal voltage applied to is the same number of pulse patterns as the scanning voltage, and the voltage level of each pulse is such that a voltage of a magnitude corresponding to on / off on the selected scanning electrode is applied, For example, in this example, the scanning electrodes X selected at the same time₁・ X₂・ X₃Turns on when the scanning voltage waveform applied to the positive pulse is on, turns off when it is a negative pulse, compares display data on / off for each pulse, and sets the signal voltage waveform according to the number of mismatches It is what I did.
That is, in FIG. 47, when the number of mismatches is 0, −V_Y2,-V for 1_Y12 for V_Y13 is V_Y2A pulse voltage is applied. The above V_Y1And V_Y2The voltage ratio is V_Y1: V_Y2= 1: 3.
Specifically, the scan electrode X in FIG.₁・ X₂・ X₃In the applied voltage waveform to V_X1ON when applying a voltage of -V_X146 is turned off, and the display of the pixel in FIG. 46 is turned on when the black circle mark is turned on and the white circle mark is turned off.₁And scan electrode X₁・ X₂・ X₃Display of pixels intersecting with each other is in turn on / on / off, and each of the scanning electrodes X₁・ X₂・ X₃The first pulse pattern of the voltage applied to is OFF, OFF, and OFF, respectively. By comparing the two in order, the number of mismatches is 2, so that the signal electrode Y₁In the first pulse pattern of FIG. 47, the voltage V as shown in FIG._Y1Is applied.
[0009]
Each scanning electrode X₁・ X₂・ X₃Since the second pulse pattern of the voltage applied to each is off / off / on, and in contrast with the pixel display on / on / off in order, all are mismatches and the number of mismatches is 3. Electrode Y₁The second pulse has a voltage VY₂Is applied. In the same way, the third pulse has VY₁-VY for the fourth pulse₁Is applied, hereinafter -VY₂, VY₁, -VY₁, -VY₁Are applied in this order.
[0010]
The following three scan electrodes X₄~ X₆Is selected and each scan electrode X is selected.₄~ X₆When the voltage shown in FIG. 47B is applied to each of the scanning electrodes X₄~ X₆ON / OFF display of pixels intersecting with a signal electrode and each scanning electrode X₄~ X₆A signal voltage having a voltage level corresponding to the mismatch between the ON / OFF states of the pulse patterns of the applied voltage to the voltage is applied as shown in FIG.
[0011]
In the above example, the positive selection pulse of the scanning voltage waveform is 1, the negative selection pulse is −1, the display of each pixel is −1, and the OFF is 1, and the number of coincidence and the number of inconsistencies are as follows. Although the signal voltage waveform is set by the difference, either may be set to 1 or −1, and the signal voltage waveform can be set only by the number of matches or the number of mismatches without calculating the difference between the number of matches and the number of mismatches. .
[0012]
As described above, the method of sequentially selecting and driving a plurality of scanning electrodes simultaneously realizes the same on / off ratio as the method of selecting and driving one line at a time as shown in FIG. There is an advantage that the drive voltage can be kept low.
[0013]
Next, general requirements, procedures, procedures, and the like of the method for selecting and driving a plurality of scanning electrodes simultaneously in sequence as described above will be described in order.
[0014]
A. Requirement
a) Divide N scan electrodes into N / h subgroups.
b) Each subgroup has h address lines.
c) At a certain time, the signal electrode is composed of an h-bit word (h-bitword).
d_{k * h + 1}, D_{k * h + 2}... d_{k * h + h}D_{k * h + j}= 0 or 1 where 0 ≦ k ≦ (N / h) −1 (k: subgroup)
That is, one column of display data is
d₁, D₂, ... d_h  ・ ・ ・ ・ ・ 0th subgroup d_{h + 1}, D_{h + 2}... d_{h + h}  ..First subgroup d_{N−h + 1}, D_{N−h + 2}... d_{N−h + h}                      ... N / h-1 subgroup.
d) The scanning electrode selection pattern has a period 2 shown by^hThis is a bit word pattern.
[0015]
a_{k * h + 1}, A_{k * h + 2}... a_{k * h + h}A_{k * h + J}= 0 or 1 B. Outline
(1) One subgroup is selected simultaneously.
(2) One h-bit word is selected as the scan electrode selection pattern.
(3) The scanning voltage is -Vr for logic 0, 10 Vr for logic 1, and 0 volts when not selected.
(4) The scan electrode and the signal electrode of the selected subgroup are compared bit by bit.
(5) The number i of the mismatch between the scan electrode and the signal electrode pattern is determined.
[0016]
[Expression 1]

(6) The voltage applied to the signal electrode is V (_i). i is the number of mismatches (select one of the predetermined voltages according to the number of discords)
(7) Determine the signal voltage based on the above methods (simultaneously and in parallel).
(8) The scanning voltage and the signal voltage obtained as described above are expressed as a time interval Δt.₀Only applied to the display. However, △ t₀Is the minimum pulse order.
(9) A new scan electrode selection pattern is selected, and the above (4) to (6) are calculated again to determine the next signal voltage. This is also the time interval Δt₀Only applied.
(10) One cycle (period) is 2^hAll the scan electrode selection patterns appear in each subgroup, and N / h subgroups are selected and the process ends.
[0017]
1 cycle = Δt · 2^h・ (N / h)
C. analysis
Consider a scan electrode selection pattern when there are i mismatches.
[0018]
The number of cases where the scan electrode selection pattern of h bit word length does not match the same h bit word length data pattern by i bits is:
_hC₁= {H! } / {I! (Hi)! } = Ci
Exist.
[0019]
For example, considering the case of h = 3 and the scan electrode selection pattern = (0, 0, 0), the following table is obtained.
[0020]
[Table 2]

These are determined not by the scan electrode selection pattern but by the number of bits of the word.
[0021]
The amplitude V of the instantaneous voltage applied to the pixel_piXeLIs the scan voltage V_row, The signal voltage is V_columnThen,

here,
V_row  = ± Vr
V_column  = V_(I)
If,
V_pixelL= Ten Vr-V_(I)Or -Vr-V_(I)It is.
[0022]
V_row= ± Vr
V_column  = ± V_(I)
If,
V_pixelL= Vr-V_(I), Vr + V_(I), -Vr-V_(I)            Or -Vr + V_(I)
That is,
V_piXeL= | Vr-V_(I)| Or | Vr + V_(I)|
[0023]
Therefore, the specific amplitude applied to the pixel is
-(Vr + V in the selected row_(I)) Or (Vr-V_(I)) V on unselected rows_(I)It is. (V_(I)Is bipolar, the description is as in the above-mentioned document. In general, the voltage applied to a pixel is
As large as possible on pixel
As small as possible for off-pixel
It is desirable to achieve a high selection ratio.
So when on,
｜ Vr + V_(I)｜ favors on-pixel,
| Vr-V_(I)| Works against on-pixel.
[0024]
When off
| Vr-V_(I)｜ favors off-pixel,
｜ Vr + V_(I)| Works against off-pixels.
[0025]
Here, the advantage for ON increases the effective voltage, and the disadvantage for ON acts in the direction of decreasing the effective voltage.
[0026]
The number of combinations to select i from h bits is
Ci =_hCi = {h! } / {I! (Hi)! }
If i does not match, this is the number of i bits that do not match in h bits,
Since the number of mismatches is i at each level, the number of mismatches (total mismatches) of the chassis is i · Ci.
[0027]
Since these are distributed over h bits, the average mismatch number Bi per pixel (per bit) is
Bi = i · Ci / h (pieces / pixel)
It is.
[0028]
In addition, the signal voltage V_(I)If you increase the level of
V_pixelL= V_row-V_columnDecreases as the number of mismatches increases.
[0029]
Considering mismatch as a disadvantage for the on-pixel of interest, the mismatch number gives the number of disadvantageous voltages (signal voltages).
Thus, the number of adverse voltages (on average) per pixel is
Bi = i · Ci / h
It becomes.
[0030]
By the way, i / h of Ci is disadvantageous, so the rest, ie
Ai = {(h−i) / h} · Ci
Works favorably. Also,

It is.
[0031]
In summary,
V_on(R, m, s) = {(S₁Ten S₂Ten S₃) / S₄}^1/2    V_OFF(R, m, s) = {(S₅Ten S₆Ten S₇) / S₄}^1/2It becomes. In addition,
[0032]
[Expression 2]

It is.
Also,

[0033]
However, when a plurality of scan electrodes are sequentially selected and driven sequentially as in the conventional example 2, the pulse width applied to the scan electrodes and signal electrodes becomes narrower as the number of simultaneously selected scan electrodes increases. Thus, there is a problem such as an increase in crosstalk due to waveform numeration and deterioration in image quality, which is particularly serious when gradation display is performed by modulation of pulse width or the like.
[0034]
It is an object of the present invention to provide a driving method, a driving circuit, and a display device for a liquid crystal device capable of excellent gradation display even when a plurality of scanning electrodes are simultaneously selected and driven as described above. And
[0035]
The display device drive method of the present invention is a display device drive method comprising a plurality of scan electrodes and a plurality of signal electrodes intersecting the plurality of scan electrodes, wherein the plurality of scan electrodes are divided into subgroups. The scanning electrodes in the subgroup are simultaneously selected, a scanning voltage is applied to the scanning electrodes to be simultaneously selected, and the scanning voltage for simultaneously selecting the scanning electrodes is a plurality of small voltages provided continuously in one frame. Applied in each of the selection periods, the small selection period is divided into a plurality of periods, and in each divided period, the scan voltage is applied to the scan electrodes selected at the same time to generate data to be displayed. A signal voltage corresponding to the number of matches and the number of mismatches between the corresponding value and the value according to the scanning voltage applied in each of the divided periods is applied to the signal electrode, and the display The data is a constant value in the one frame, and a grayscale is obtained by applying a voltage based on the scan voltage and the signal voltage between the scan electrode and the signal electrode in the small selection period. The display is performed.
The display device driving method according to the present invention may be configured such that the difference between the number of coincidence and the number of coincidence between the value according to the data to be displayed and the value according to the scanning voltage applied in each divided period or A signal voltage determined based on the number of mismatches is applied to the signal electrode.
Further, the display device driving method of the present invention is the display device driving method, wherein the number of coincidence between the value according to the data to be displayed and the value according to the scan electrode in each divided period. A signal voltage determined based on the difference in the number of mismatches or the number of mismatches is applied to the signal electrode.
The display device driving method of the present invention is characterized in that, in the display device driving method, the signal voltage weighted based on the data to be displayed is applied to the signal electrode.
The display device driving method according to the present invention is characterized in that, in the display device driving method, the scanning voltage comprising a plurality of voltage values weighted based on the data to be displayed is applied to the scanning electrodes. And
[0036]
The display device drive circuit according to the present invention is a display device drive circuit comprising a plurality of scan electrodes and a plurality of signal electrodes intersecting the plurality of scan electrodes, wherein the plurality of scan electrodes are divided into subgroups. The scanning electrodes in the subgroup are simultaneously selected, a scanning voltage is applied to the scanning electrodes to be simultaneously selected, and the scanning voltage for simultaneously selecting the scanning electrodes is a plurality of small voltages provided continuously in one frame. Applied in each of the selection periods, the small selection period is divided into a plurality of periods, and in each divided period, the scan voltage is applied to the scan electrodes selected at the same time to generate data to be displayed. A signal voltage corresponding to the number of matches and the number of mismatches between the corresponding value and the value according to the scanning voltage applied in each of the divided periods is applied to the signal electrode, and the display The data is a constant value in the one frame, and a grayscale is obtained by applying a voltage based on the scan voltage and the signal voltage between the scan electrode and the signal electrode in the small selection period. The display is performed.
In the display device drive circuit according to the present invention, the display device drive circuit includes a value corresponding to the data to be displayed and a value corresponding to the scanning voltage applied in each of the divided periods. A signal voltage determined based on a difference between the number of matches and the number of mismatches or the number of mismatches is applied to the signal electrode.
In the display device drive circuit according to the present invention, the signal voltage weighted based on the data to be displayed is applied to the signal electrode in the display device drive circuit.
In the display device drive circuit according to the present invention, in the display device drive circuit, the scan voltage including a plurality of voltage values weighted based on the data to be displayed is applied to the scan electrodes. And
[0037]
According to another aspect of the present invention, there is provided a display device including a plurality of scan electrodes and a plurality of signal electrodes intersecting the plurality of scan electrodes, the plurality of scan electrodes being divided into subgroups, and the scan within the subgroup being performed. An electrode is selected at the same time, a scan voltage is applied to the scan electrodes that are selected simultaneously, and the scan voltage that simultaneously selects the scan electrodes is applied in each of a plurality of small selection periods provided continuously in one frame. The small selection period is divided into a plurality of periods, and in each divided period, the scan voltage is applied to the simultaneously selected scan electrodes, and a value according to data to be displayed, A signal voltage corresponding to the number of coincidence and non-coincidence with the value corresponding to the scanning voltage applied in each divided period is applied to the signal electrode, and the data to be displayed is Wherein a constant value in one frame,
A display device that performs gradation display by applying a voltage based on the scanning voltage and the signal voltage between the scanning electrode and the signal electrode during the small selection period.
In the display device of the present invention, in the display device, the number of matches and the number of mismatches between a value according to the data to be displayed and a value according to the scanning voltage applied in each of the divided periods. A signal voltage determined based on the difference or the number of mismatches is applied to the signal electrode.
In the display device of the present invention, in the display device described above, a difference or mismatch between the number of matches and the number of mismatches between the value according to the data to be displayed and the value according to the scan electrode in each of the divided periods. A signal voltage determined based on the number is applied to the signal electrode.
The display device of the present invention is characterized in that, in the display device, the signal voltage weighted based on the data to be displayed is applied to the signal electrode.
The display device of the present invention is characterized in that, in the display device, the scanning voltage composed of a plurality of voltage values weighted based on the data to be displayed is applied to the scanning electrodes.
[0041]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a driving method, a driving circuit, and a display device of a liquid crystal device according to the present invention will be specifically described based on the embodiments shown in the drawings.
(Embodiment 1)
FIG. 1 is an applied voltage waveform diagram showing an embodiment of a method for driving a liquid crystal device according to the present invention, and FIG.₁・ X₂・ X₃(B) shows the scan electrode X₄・ X₅・ X₆(C) is the signal electrode Y₁(D) is the scan electrode X₁And signal electrode Y₁The voltage waveform applied to the pixel where and intersects.
[0042]
In the present embodiment, three scanning electrodes are selected in sequence and a display as shown in FIG. 2 is performed.
[0043]
The waveform shown in FIG. 48 (a) or (b) can be used as the waveform of the voltage applied to the scanning electrodes selected at the same time. In this embodiment, the waveform shown in FIG. 1 (a) is used. Waveform is used.
[0044]
When the voltage waveform corresponding to the bit word pattern as shown in FIG. 48 (a) or (b) is used, there is a problem that each pulse width becomes narrow, especially when the number of scanning electrodes to be selected increases at the same time. The number of the bit word patterns increases exponentially, and accordingly, each pulse width is inevitably narrowed, and when it is actually applied to a pixel, there is a possibility that crosstalk due to so-called “namely” occurs. . Moreover, in the case of performing gradation display by pulse width modulation as in the embodiment described later as well as in the present embodiment, the pulse width is further narrowed to cause crosstalk.
[0045]
Therefore, in the present embodiment, the applied voltage waveform to the scan electrode is set in the following manner so as to widen the pulse width.
[0046]
The voltage waveform applied to the scan electrode is
(1). Each scan electrode can be distinguished
(2). The frequency component applied to each scan electrode is not greatly different (3). Guaranteed interchangeability within one frame or several frames
Determine in consideration of
[0047]
That is, an applied voltage pattern is appropriately selected from orthogonal function systems such as natural binary, Walsh, and Hadamard in consideration of the above conditions.
[0048]
Of these, item (1) above is an absolute condition. In particular, in order to satisfy item (1), the voltage waveforms applied to the scan electrodes are determined to be orthogonal to each other.
[0049]
The application voltage waveforms shown in FIGS. 3A and 3B were determined in consideration of the above requirements, and the application voltage waveform in FIG.
X₁: 4 * △ t₀
X₂: 4 * △ t₀2 * △ t₀
X₃: 2 * △ t₀
It contains different frequency components.
[0050]
The applied voltage waveform shown in FIG.
X₁: 4 * △ t₀2 * △ t₀
X₂: 4 * △ t₀2 * △ t₀
X₃: 6 * △ t₀2 * △ t₀
It contains different frequency components.
[0051]
The shortest pulse width of the waveforms shown in FIGS. 48 (a) and (b) is Δt.₀In contrast, the narrowest pulse width Δt of the waveforms (a) and (b) in FIG. 3 is 2Δt.₀And can be doubled. By widening the pulse width in this way, the influence of waveform numeration can be reduced, crosstalk can be reduced, and the number of scanning electrodes to be selected can be increased at the same time. The waveforms shown in FIGS. 3A and 3B are examples, and can be changed as appropriate. The selection order of scan electrodes, the arrangement order of pulse patterns applied to each scan electrode, etc. use the nature of orthogonal functions. Can be changed as appropriate.
[0052]
The scanning voltage waveforms of the present embodiment shown in FIGS. 1A and 1B are applied voltage waveforms to three scanning electrodes that are simultaneously selected based on the waveform of FIG. 3B. It is a thing. In the present embodiment, the selection period is t within one frame F.₁, T₂, T₃, T₄An example in which driving is performed in four steps is shown.
[0053]
On the other hand, the signal electrode Y₁~ Y_mIncludes each of the divided selection periods t as shown in FIG.₁, T₂, T₃, T₄Is further divided into a plurality of periods, and a voltage weighted according to desired display data is applied to each divided period.
[0054]
That is, in this embodiment, t₁The period is divided into two equal parts, a and b, and a predetermined weight is assigned to each bit based on the display data shown in FIG. The signal voltage is applied in period a for the upper bits and in period b for the lower bits.
[0055]
Specifically, the voltage V is applied to the scan electrode._X1ON when voltage is applied, voltage -V_X1The display data is turned off, 0 is turned off, 1 is turned on, and the number of mismatches is calculated by comparing the on / off of the scanning electrodes selected simultaneously with the on / off of the display data in order of each bit. For the upper bits, when the number of mismatches is 3, V_Y42 for V_Y2-V for 1_Y2, 0 for -V_Y4For each lower bit, when the number of mismatches is 3, V_Y32 for V_Y1-V for 1_Y1, 0 for -V_Y3Are applied respectively. The relationship between each voltage level is 2 * V_Y1= V_Y22 * V_Y3= V_Y42 * V_Y1= V_Y3-V_Y12 * V_Y2= V_Y4-V_Y2It is said.
[0056]
For example, in FIG.₁The scanning electrode X₁, X₂, X₃The selection pulse applied to is in the order of on, on, off, and the signal electrode Y₁And scan electrode X₁, X₂, X₃The display data of the pixel at each intersection with (00), (01), and (10) is off, off, on for the upper bits, and the number of mismatches is 3 when compared, and the signal electrode Y₁In period a, the voltage V_Y4Is applied. The lower bits are off, on, and off, and the number of mismatches is 1 compared to the scan electrodes._Y1Is applied.
[0057]
In this way, the scanning electrode X₁, X₂, X₃The display data above is displayed for each signal electrode Y₁~ Y_mCompared with the selection pulse applied to the scanning electrode every time, a signal voltage corresponding to the number of mismatches is applied.
[0058]
Next, scan electrode X₄, X₅, X₆Are simultaneously selected and a corresponding signal electrode waveform is applied to the signal electrode. In this way, a signal voltage waveform corresponding to display data is applied to the signal electrodes while simultaneously selecting the scanning electrodes for every three lines, and all the scanning electrodes X₁~ X_nScans the first scan electrode X again₁, X₂, X₃Return to t₂, T₁~ T₄The four periods are all scan electrodes X₁~ X_nWhen scanning is completed for one frame, one frame ends and the next frame is repeated.
[0059]
In this embodiment, the polarity of the applied voltage is changed alternately for each frame, and so-called AC driving is performed.
[0060]
By driving as described above, good gradation display with little crosstalk or the like can be performed.
[0061]
The above period t₁~ T₄The order of the scan voltage waveforms applied to the scan electrodes may be appropriately changed for all the frames or every frame. The scan voltage waveforms applied to the scan electrodes are the waveforms shown in FIG. Other waveforms that satisfy can also be used. Further, for example, scan electrode X₁~ X₃Then, using the waveform shown in FIG.₄~ X₆Then, two types of waveforms can be alternately switched for each scanning electrode simultaneously selected, such as using the waveform shown in FIG. 3B, or can be switched to three or more types of waveform order. The above period t₁~ T₄It is also possible to combine the waveform replacement for each scan electrode selected simultaneously with the waveform replacement.
[0062]
The above period t₁~ T₄May be driven separately for each period as in this embodiment, or may be driven continuously within one frame, but the selection period is set to 1 frame F as in this embodiment. If the driving is performed in a plurality of times, the non-selection period is shortened and the contrast can be increased. In this case, in the above embodiment, the selection period is t.₁~ T₄However, the number of divisions is arbitrary, for example, t₁~ T₄This period can be divided into two times for driving or can be driven for more than that.
[0063]
Furthermore, in the above-described embodiment, three scan electrodes are selected simultaneously according to the arrangement order. However, the number of selections is appropriate, and can be selected without necessarily following the arrangement order.
[0064]
The changes described above can be similarly applied to the embodiments described later.
[0065]
Next, a configuration example of a driving circuit for executing the above driving method will be described with reference to FIGS.
[0066]
FIG. 4 is a block diagram showing an example of a drive circuit, in which 1 is a scan electrode driver, 2 is a signal electrode driver, 3 is a frame memory, 4 is an arithmetic circuit, 5 is a scan data generation circuit, and 6 is a latch. .
[0067]
5 is a block diagram of the scan electrode driver, and FIG. 6 is a block diagram of the signal electrode driver. In FIGS. 5 and 6, 11 and 21 are shift registers, 12 and 22 are latches, 13 and 23 are decoders, and 14 and 24 Is a level shifter.
[0068]
In the above configuration, each scan voltage waveform generates data indicating whether the scan data generation circuit 5 shown in FIG. 4 is positively selected, negatively selected, or not selected. Forward.
[0069]
In the scan electrode driver 1, as shown in FIG. 5, after the scan data signal S3 from the scan data generation circuit 5 is transferred to the shift register 11 by the scan shift clock signal S5, the data of each scan electrode in one scan period is transferred. Each data is latched by the latch signal S6, the data representing the state of each scanning electrode is decoded, and one of the three switches is turned on by the analog switch 15 for each output._X1-V for negative selection_X1When not selected, a voltage of 0 is output to the selected scan electrode.
[0070]
On the other hand, each signal voltage waveform reads the display data signal S1 for each of the three scanning electrodes selected simultaneously from the frame memory 3, latches the selection pulse data from the display data signal S1 and the scanning data signal S3, The arithmetic circuit 4 converts the display data signal S1 and the selection pulse data signal S4. The data conversion is performed as described above and transferred to the signal electrode driver 2.
[0071]
In the signal electrode driver 2, as shown in FIG. 6, the data signal S2 from the arithmetic circuit 4 is transferred to the shift register 5 by the shift clock signal S7, and the data of each signal electrode in one scanning period is transferred and then the latch signal S8. Each data is latched by, data representing the state of each signal electrode is decoded, one of the eight switches is turned on by the analog switch 25 for each output, and V_Y4, V_Y3, V_Y2, V_Y1, -V_Y1, -V_Y2, V_Y3, -V_Y4Any one of the eight voltages is output to each signal electrode.
[0072]
By using the drive circuit as described above, the drive method as described above can be executed easily and reliably.
[0073]
In addition, if a display device having the display element as described above is provided with the drive circuit as described above and the drive method as described above is executed, a good gradation display can be performed with less occurrence of crosstalk and the like. A display device that can be used is obtained.
(Embodiment 2)
In the first embodiment, one voltage is selected and applied to the signal electrode according to the display data from the four types of voltages for each bit of the display data. However, by providing the virtual electrode, The number of voltage levels applied to the signal electrode can be reduced.
[0074]
FIG. 7 is a voltage waveform diagram according to the present embodiment driven by reducing the number of voltage levels applied to the signal electrode by providing the virtual electrode in the first embodiment, and FIG. 8 is a signal electrode by providing the virtual electrode. It is explanatory drawing which shows the point which reduces the number of voltage levels applied to.
[0075]
In the present embodiment, for example, as shown in FIG._{n + 1}, X_{n + 2}Virtual electrodes such as ... are provided, for example, scan electrode X₁, X₂, X₃At the same time X is selected_{n + 1}As in the first embodiment, the voltage V is applied to the scan electrode._X1ON when voltage is applied, voltage -V_X1The number of inconsistencies is calculated with the display data off and 0 off and 1 on. In this case, the number of mismatches is always 1 or 3 by appropriately changing the state of the virtual electrode.
[0076]
When the number of mismatches is 1 in the upper bits of the display data, -V_Y2, V when the number of mismatches is 3_Y2-When the non-fault is 1 in the lower bits of the display data -V_Y1, V when the number of mismatches is 3_Y1Is to select. Each voltage level is 2 * V_Y1= V_Y2And
[0077]
FIG. 7 shows the display shown in FIG. 2 in the above manner.₁The scanning electrode X₁, X₂, X₃And virtual electrode X_{n + 1}The selection pulse applied to is sequentially turned on, on, off, on, and the signal electrode Y₁And scan electrode X₁, X₂, X₃And X_{n + 1}The display data of the pixel at each intersection with (00), (01), (10), and (11) is off, off, on, on when the upper bits are viewed, and the number of mismatches is 3 when compared in order. The conversion data S2 is generated according to the number of signal electrodes Y,₁In period a, the voltage V_Y2Is applied.
[0078]
The lower bits are off, on, off, and on, and the number of mismatches is 1 compared to the scan electrodes. Conversion data S2 is generated according to the number of mismatches, and the signal electrode Y₁In the period b, the voltage −V_Y1Is applied.
[0079]
In this way, the scanning electrode X₁, X₂, X₃And X_{n + 1}The display data above is displayed for each signal electrode Y₁~ Y_mEach time, a voltage corresponding to the number of mismatches is applied in comparison with the selection pulse applied to the scan electrode.
[0080]
Next, scan electrode X₄, X₅, X₆And X_{n + 2}Are simultaneously selected and a corresponding signal electrode waveform is applied to the signal electrode.
[0081]
In this way, the scanning electrode X is simultaneously selected for each of the three lines and the virtual electrode 1 line, and the corresponding signal electrode waveform is applied to the signal electrode, thereby scanning electrode X_nUntil the first scan electrode X₁, X₂, X₃Return to t₂Scan in order with the pulse pattern indicated by. In this way, t₁, T₂, T₃, T₄1 frame period is completed by scanning four times with each pulse pattern shown in FIG. 5B, and the same operation is repeated in the next frame.
[0082]
By providing virtual electrodes as described above, the number of voltage levels applied to the signal electrodes can be reduced as compared with the first embodiment.
[0083]
Note that reducing the number of voltage levels applied to the signal electrodes by providing virtual electrodes as described above can also be applied to each embodiment described later.
[0084]
In the present embodiment and each embodiment described later, a drive circuit similar to that in the first embodiment can be used. In this case, the arithmetic circuit 4 in FIG. 4 is configured to perform data processing according to each embodiment, and the voltage levels of the scan electrode driver in FIG. 5 and the signal electrode driver in FIG. 6 are in accordance with each embodiment. It is only necessary that the voltage level is selected by the analog switches 15 and 25.
[0085]
For example, in the present embodiment, the arithmetic circuit 4 in FIG. 4 and the scan electrode driver in FIG. 5 are the same as those in the first embodiment, and the signal electrode driver in FIG._Y4, V_Y3, V_Y2, V_Y1, -V_Y1, -V_Y2, -V_Y3, -V_Y4The eight voltage levels are provided, but in this embodiment V_Y2, V_Y1, -V_Y1, -V_Y2Only four voltage levels need be provided.
(Embodiment 3)
In each of the above embodiments, gradation display is performed by changing the voltage value according to the display data. However, gradation display can also be performed by changing the pulse width.
[0086]
FIG. 9 is an applied voltage waveform diagram of the embodiment in which gradation display is performed by pulse width modulation.
[0087]
First, a general procedure for performing gradation display by pulse width modulation will be described.
[0088]
In general, when performing gradation display by pulse width modulation, the pulse time width Δt is divided into f unequal time intervals.
[0089]
△ t_q= 2^q-1/ (2^f-1) (f is the number of gradation bits) For example, when f = 2, 2²= 4 gradations, and the time width is Δt as shown in FIG.₁= (1/3) Δt₀, △ t₂= (2/3) Δt₀Divide into
[0090]
Next, each data is divided into f bits (expressed by f bits).
[0091]
d₁= (D_{1, f}, D_{1, f-1}... d_1,1D)₂= (D_{2, f}, D_{2, f-1}... d_2,1:
d_h= (D_{h, f}, D_{h, f-1}... d_{h, 1}:
Then, the selected pattern of the scan electrode and each bit of the data pattern are compared at intervals of Δtg.
[0092]
For example, when f = 2
d₁= (D_{1, 2}, D_1,1)
d₂= (D_{2, 2}, D_2,1)
:
First, d₁D_1,1(Lower order bit) and scan electrode selection pattern are compared, and Δt₁Apply to the display during
[0093]
Then d_{1, 2}And the scan electrode selection pattern, Δt₂Apply to the display during
[0094]
This may be sequentially performed for each d in the same manner as described above.
[0095]
FIG. 9 according to the present embodiment is a display of four gradations as shown in FIG. 2 by pulse width modulation in the manner described above.
[0096]
In this example, each scan electrode X₁~ X_nA scanning voltage similar to that in the conventional example of FIG.₁~ Y_mThe pulse width is modulated in accordance with the above gradation display.
[0097]
That is, each pulse width Δt is equally divided into three, and four-level gradation display from 0 to 3 is expressed by binary display data (00), (01), (10), (11 ), And the voltage level of two of the three divisions is determined by the number of mismatches between the ON / OFF of the scanning electrodes selected simultaneously and the upper bits of the display data, and the remaining number of mismatches with the lower bits The voltage level is determined for one division. Further, the luminance change of the gradation display can be corrected by making the three divisions not equal.
[0098]
Specifically, the voltage V is applied to the scan electrode in FIG._X1ON when voltage is applied, voltage -V_X1Is turned off when scanning is applied, scan electrode X₁・ X₂・ X₃The first pulses applied to all are off, whereas the scan electrode X in FIG.₁・ X₂・ X₃Since the lower bits of the display data of 0 are off, 1 is on and off, on, and off, the number of mismatches is 1, and Δt₁The voltage pulse between is -V_Y1Since the upper bits are off / off / on, the number of mismatches is 1 and Δt₂The voltage pulse between is -V_Y1It becomes. In this way, the voltage pulse applied to the signal electrode may be obtained by comparison for each selection period Δt.
[0099]
In this embodiment, the voltage for the upper bit is applied in the last two periods of the three divisions, and the voltage for the lower bit is applied in the previous one period of the three divisions. Note that the voltage for the upper bit may be applied to the previous two periods of the three divisions, and the voltage for the lower bit may be applied to the latter one of the three divisions.
(Embodiment 4)
Also in the case of performing gradation display as described above, the selection period can be divided into a plurality of times in one frame as in the case of the first embodiment.
[0100]
FIG. 11 shows an example of this. In the embodiment of FIG. 9, the voltage waveform composed of eight pulse patterns (blocks) applied to the scan electrodes and signal electrodes is divided into eight at equal intervals for each pulse pattern. An example of output is shown below.
[0101]
As described above, when the selection period is divided into a plurality of times in one frame and driven, the contrast can be increased as in the above embodiment.
(Embodiment 5)
In the third and fourth embodiments, the voltage level of the signal electrode is V_Y2・ V_Y1-V_Y1-V_Y2However, the number of voltage levels can be reduced by providing virtual electrodes as in the second embodiment.
[0102]
FIG. 12 shows an example in which a virtual electrode is provided in the third embodiment to reduce the applied voltage level to the signal electrode and the selection period is divided into a plurality of times in one frame as in the fourth embodiment.
[0103]
The procedure for reducing the number of voltage levels by providing virtual electrodes as described above has already been described in the second embodiment, but here, the general method and the like will be described.
[0104]
First, of the above-mentioned h subgroups, e are virtual scan electrodes (virtual lines), and the number of coincidences / mismatches is limited by controlling the coincidence / mismatch of the data of the virtual scan electrodes. Reduce the number of levels of electrode drive voltage.
[0105]
When the number of mismatches is Mi and Vc is an appropriate constant, the applied voltage V to the signal electrode V_columnIs
[0106]
[Equation 3]

Or simply
V_column= V_(I)            0 ≦ i ≦ h anyway, V_coLumnThere are 11 levels.
[0107]
For example, consider the case where subgroup h = 4 and virtual scan electrode e = 1.
[0108]
As in the previous embodiment, the number of levels when h = 3 is −V_Y2, -V_Y1, V_Y1, V_Y2If the virtual scanning electrodes are controlled so as to have an even number of mismatches, the following table is obtained.
[0109]
[Table 3]

As described above, the original voltage level of 4 levels can be changed to 3 levels. Further, when the number of mismatches is an odd number, the number of mismatches after correction in the above table is 1, 1, 3, 3 in order from the top, and the corrected voltage level is, for example, Va, Va, Vb, Two levels of Vb can be set.
[0110]
The voltage level when the subgroup is h = 4 and the voltage level is not reduced is, for example, −V_Y2, -V_Y1, 0, V_Y1, V_Y2However, if the virtual scan electrodes are controlled so that there is an even number of mismatches, the following table is obtained.
[0111]
[Table 4]

As described above, the original voltage level of 5 levels can be changed to 3 levels. Also in the above case, the voltage level can be set so that the number of mismatches is an odd number.
[0112]
Note that the virtual scan electrodes do not normally need to be displayed because they do not normally need to be provided. However, if provided, the virtual scan electrodes may be provided in a portion that does not affect the display. As shown in FIG. 13, the virtual scan electrode X is outside the display region R._{n + 1}.., Or when there are surplus scanning electrodes outside the display region R, they can be used as virtual scanning electrodes.
[0113]
Further, if the number e of virtual scanning electrodes is increased, the number of levels can be further reduced. In that case, as described above, when e = 1, the number of mismatches is controlled to be broken at 2. However, for example, when e = 2, the number of mismatches may be controlled to be broken at 3.
[0114]
However, all may be divided by 3 so that there is one or two.
[0115]
Further, the maximum reduction number that can be reduced by the above method is 1 / (e + l), and when e = 1, it is 1/2 excluding 0V.
[0116]
In FIG. 12 according to the present embodiment, three scanning electrodes and one virtual scanning electrode are simultaneously selected to reduce the applied voltage level to the signal electrode, and the selection period is divided into a plurality of times within one frame. It is designed to be driven.
[0117]
In this embodiment, as shown in FIGS. 12 and 14, display data for four scan electrodes divided into four times within one frame and combined with virtual scan electrodes for each period as shown in FIG. By counting the number of mismatches for each bit, and making the number of mismatches always odd, the number of mismatches becomes 1 or 3, and the voltage level of the signal voltage waveform is accordingly V_Y1And -V_Y1It is trying to become two levels.
[0118]
Specifically, for example, when the display as shown in FIG. 13 is performed, the scan electrode X selected first as shown in FIG.₁・ X₂・ X₃Followed by virtual scan electrode X_{n + 1}There shall be. However, in practice, it does not have to be provided as described above, and when provided, it is preferably provided outside the display region R as shown in FIG.
[0119]
Further, each of the selection periods Δt is divided into three by turning on the case where the voltage applied to the scan electrode is positive, and turning off the case where the voltage is negative.₁・ X₂・ X₃When the display data is (00), (01), (10) as shown in FIG. 13, the data of the virtual scan electrodes may be (11) as shown in FIG.
[0120]
Then, the number of mismatches is counted for each bit and V_Y1Or -V_Y1The voltage for the upper bit may be applied in the last two periods of the three divisions, and the voltage for the lower bit may be applied in the first period of the three divisions. As in the third embodiment, the voltage for the upper bit may be applied in the previous two periods of the three divisions, and the voltage for the lower bit may be applied in the latter one of the three divisions. is there.
[0121]
By comparing each bit with the display data as described above, V_Y1Or -V_Y1The voltage applied to the signal electrode can be determined by ensuring that the polarity of the selection pulse applied to the virtual scan electrode and the display data are always odd numbers such as 1, 3,... The level is reduced, and in this embodiment, it can be set to two levels. However, as described above, the number of mismatches may be an even number.
[0122]
Further, as described above, the circuit configuration of the liquid crystal driver is simple, and the same driver as the conventional pulse width modulation driver can be used.
[0123]
In the above embodiment, four gradation display has been described. However, display with more gradations is also possible. For example, display data is 3 bits and each selection period is set to a pulse width with respect to each bit of the display data. By dividing the weight into 3 divisions, 8 gradations can be displayed. Furthermore, the display data is 4 bits and each selection period is divided into 4 divisions with the pulse width weighted for each bit of the display data. Keys can be displayed. In this manner, multi-gradation display can be performed by changing the number of divisions in each selection period.
(Embodiment 6)
The provision of virtual electrodes as in the fifth embodiment described above to reduce the applied voltage level to the signal electrode and then perform gray scale display by pulse width modulation are the same as those in the first embodiment for the scanning electrodes selected simultaneously. The present invention is also applicable to the case where such a scanning voltage is applied, and FIG. 14 is an explanatory diagram showing an example thereof.
[0124]
As described above, the waveform of the voltage applied to the scanning electrodes selected at the same time is the same as that in FIG.₁~ T₄, T₅~ T₈Are divided into three, and scanning electrodes X selected simultaneously₁・ X₂・ X₃When the display data is (00), (01), (10) as shown in FIG. 13, the data of the virtual scan electrodes may be (11) as shown in FIG.
[0125]
Then, the voltage level is determined by counting the number of inconsistencies for each bit, and for the upper bits, two periods in three divisions and for the lower bits in one period of three divisions V_Y1Or -V_Y1This voltage may be applied.
By doing the above, the same effect as in the fifth embodiment can be obtained.
[0126]
Each of the above selection periods t₁~ T₄May be provided continuously in one frame F, or may be provided separately in one frame F. Selection period₅~ T₈The same applies to.
(Embodiment 7)
It is also possible to perform gradation display by frame modulation after dividing the selection period and reducing the applied voltage level as described above. FIG. 15 shows three scan electrodes sequentially as in the sixth embodiment. Implementation in which the applied voltage level to the signal electrode is reduced by using one and one virtual scanning electrode, the selection period is divided into a plurality of times within one frame, and the gradation display is performed by frame modulation. The form of is shown.
[0127]
In the present embodiment, the waveform shown in FIG. 3 (b) is used as the voltage applied to the scanning electrodes selected at the same time, but FIG. 48 (a) or FIG. 48 (a) or A waveform such as (b) can also be used.
[0128]
Gradation display by frame modulation is to perform gradation display according to how many frames are turned on and how many frames are turned off within a certain frame period. For example, as shown in FIG. When an off voltage is applied, a halftone between on and off is displayed.
[0129]
In the present embodiment, since the selection is made four times in one frame, the difference in brightness between the F1 period and the F2 period becomes small, and the flicker becomes inconspicuous.
[0130]
For example, when displaying a plurality of frame periods as one block in gray scale, it is possible to change the position of the selection pulse in the plurality of frames. For example, in FIG.₃Between and t₇The difference between the frames can be made smaller by exchanging the intervals.
[0131]
In the above embodiment, an example in which gradation display is performed by turning on one frame out of two frames and turning it off in one frame is shown. However, more frames, for example, seven frames are used as one block. It is possible to display 8 gradations depending on the combination of the number of on-frames and off-frames, and display 16 gradations with 15 frames as one block. In this way, an arbitrary number of gradations can be displayed depending on how many frames are included in one block.
(Embodiment 8)
Furthermore, after dividing the selection period and reducing the applied voltage level as described above, it is also possible to perform gradation display by a combination of pulse width modulation and frame modulation. FIG. 17 shows pulse width modulation and frame modulation. It is explanatory drawing which shows an example of the point which performs the gradation display by a combination.
[0132]
By displaying several halftones within a certain number of frame periods, it is possible to display gradations between the gradation data and gradation data.
[0133]
For example, as shown in FIG. 18, (00) is displayed in the period of the first frame F1, and (01) is displayed in the period of the next frame F2, so that (00) and (01) are actually displayed. Can be displayed in the middle.
[0134]
As described above, division of the selection period and reduction of the applied voltage level and gradation display by a combination of pulse width modulation and frame modulation can reduce display flicker and multi-gradation display. Is possible. In addition, the selection pulses can be switched as in the sixth embodiment.
[0135]
Further, for example, when the voltage is weighted by the display data as shown in the second embodiment, the combination with the frame modulation as in the present embodiment is applied to other embodiments or other embodiments described later. It is also possible to perform gradation display by.
[0136]
In the fifth to eighth embodiments, the case where the virtual scanning electrode is provided has been described. However, even when the virtual scanning electrode is not provided, gradation display by frame modulation, frame modulation, and pulse width modulation can be performed. The gradation display by combination can be performed.
(Embodiment 9)
In each of the above embodiments, four gradation display is realized by applying display signal weighting to 2 bits and applying a weighted signal voltage corresponding to each bit. However, the number of gradations can be any number. For example, a signal electrode waveform as shown in FIG.
[0137]
That is, in FIG. 19, the scan electrode waveform applied to each scan electrode in FIG. 2 is the same as that in the first embodiment, and the scan electrode X₁, X₂, X₃And signal electrode Y₁This is a signal electrode waveform when the display data of each pixel at the intersection of (001), (010), and (100) in order from the top.
[0138]
In the present embodiment, each of the four selection periods t in the first embodiment.₁, T₂, T₃, T₄Are divided into three periods a, b, and c, and the voltage waveform corresponding to the most significant bit of the 3-bit display data is divided into period a and the voltage waveform corresponding to the middle bit is divided into periods. In b, the voltage waveform corresponding to the least significant bit is applied to the expectation c in the same manner as in the first embodiment, with weighting corresponding to the display data of each bit.
[0139]
That is, in the period a, −V according to the display data of the most significant bit._Y6, -V_Y4, V_Y4, V_Y6One of the voltage levels is selected, and during the period b, −V is selected according to the display data of the middle bit._Y5, -V_Y2, V_Y2, V_Y5One voltage level is selected, and in the period c, −V is selected according to the display data of the least significant bit_Y3, -V_Y1, V_Y1, V_Y3Select one of the voltage levels. Each voltage level is 4 * V_Y1= 2 * V_Y2= V_Y44 * V_Y3= 2 * V_Y5= V_Y62 * V_Y1= V_Y3-V_Y12 * V_Y2= V_Y5-V_Y22 * V_Y4= V_Y6-V_Y4It is said.
[0140]
Under such conditions, in the same manner as in the first embodiment, a signal electrode waveform is generated by the number of mismatches for each bit of the display data, thereby performing eight gradation display.
[0141]
As described above, in the first embodiment, four gradation display is performed by selecting a voltage corresponding to each period obtained by dividing the selection period into two and applying it to the signal electrode, and in this embodiment, the voltage is divided into three. As a result, 8-gradation display is performed. By dividing this into four equal parts, the number of gradations can be increased by dividing the selection period into several parts and applying a voltage corresponding to each period to the signal electrodes, such as 16 gradations. It is also possible to adjust the luminance in each gradation by changing the voltage ratio of each signal electrode or changing the selection period slightly instead of equally dividing.
(Embodiment 10)
In FIG. 19 of the ninth embodiment, in gradation display by changing the voltage applied to the signal electrode, the voltage corresponding to each bit is applied to the periods a, b, and c divided according to the number of bits of display data. Although the application is performed in order from the upper bit, the order can be appropriately changed for each signal electrode.
[0142]
In the ninth embodiment, for example, the scan electrode X₁, X₂, X₃And signal electrode Y₂~ Y_mThe display of each pixel that intersects with the scan electrode X₁, X₂, X₃And signal electrode Y₁Is the same as the display of the intersecting pixel, the signal electrode Y₁~ Y_mThe signal voltage waveforms applied to are all the same as the waveforms shown in FIG. However, in such a case, the waveform summary applied to each pixel becomes large and the display quality deteriorates.
[0143]
Therefore, in the present embodiment, as shown in FIG.₁~ Y_mThe signal electrode waveforms applied to are sequentially switched.
[0144]
That is, in the ninth embodiment, the voltage corresponding to the most significant bit in the 3-bit display data is the period a, the voltage corresponding to the middle bit is the period b, and the voltage corresponding to the least significant bit is the period c. In this order, the signal electrode Y₁Is applied. Other signal electrode Y₁~ Y_mThe same applies to.
[0145]
On the other hand, in the present embodiment, as shown in FIG. 20, the period for applying the voltage for the most significant bit is a, the period for applying the voltage for the middle bit is b, and the voltage for the least significant bit is applied. If the period is c, for example, the signal electrode Y₁Then, as in the second embodiment, if the application is performed in the order of a, b, and c in order from the upper bit, the order of the next signal electrode is appropriately changed, for example, the signal electrode Y₂Then, a, c, b, signal electrode Y₃Then, b, a, c, signal electrode Y₄Then, b · c · a, signal electrode Y₅Then, c · a · b, signal electrode Y₆Then, other signal electrodes Y are applied in the order of c, b, and a.₇~ Y_mThe above combination is repeated.
[0146]
As described above, in the above embodiment, almost the same number of six types of combinations of waveforms having different orders are applied to the signal electrodes, so that the influence of the rising and falling of each signal electrode waveform cancels each other and each pixel It is possible to reduce the numerator of the waveform applied to the.
[0147]
Note that any combination of waveforms may be applied to each signal electrode. For example, if there are six signal electrode drivers, each combination of waveforms may be applied to each signal electrode driver. In this way, display quality can be improved by making the number of combinations of waveforms applied to each signal electrode substantially the same.
[0148]
Further, as described above, the voltage corresponding to each bit of the display data is set to each signal electrode Y.₁~ Y_mAppropriately switching and applying each time is also applicable to the above-described embodiments and embodiments described later.
(Embodiment 11)
In the ninth embodiment, eight gradations are displayed using the waveform shown in FIG. 1A, that is, FIG. 3B as the scanning voltage waveform applied to the scanning electrode. 48 (a) or the waveform of FIG. 48 (b) in the conventional example can be used, and the case of performing 8-gradation display using the waveform shown in FIG. 3 (a) below. More detailed explanation will be given by way of example.
[0149]
FIG. 21 shows an application of an embodiment in which display of 8 gradations is performed based on the display data shown in FIG. 22 using the waveform shown in FIG. 3A as the scanning voltage waveform applied to the scanning electrodes selected simultaneously. FIG. 4A is a voltage waveform diagram, and FIG.₁・ X₂・ X₃The scanning voltage waveform applied to the signal electrode Y is shown in FIG.₁(D) shows the waveform of the signal voltage applied to the scanning electrode X₁And signal electrode Y₁The voltage waveform applied to the pixel where and intersects.
[0150]
Also in this example, three scanning electrodes are sequentially selected and driven at the same time, and in FIG.₁・ X₂・ X₃However, as shown in FIG.₁・ X₂・ X₃Is selected, the next three scan electrodes X₄・ X₅・ X₆Is selected and each scan electrode X₁・ X₂・ X₃The same voltage is applied, and thereafter, in the same manner, three by three are selected in order, and one frame ends when all the scan electrodes are selected.
[0151]
In addition, the scanning voltage waveform shown in FIG. 3A is applied to the three scanning electrodes selected at the same time, and the minimum pulse width Δt is the conventional example shown in FIG. Pulse width Δt at₀And all of the selection periods t in one frame of each scan electrode are four periods t having the pulse width Δt.₁~ T₄It consists of
[0152]
The above four periods t₁~ T₄Are divided into three periods a, b, and c in accordance with the number of bits of display data, and a signal voltage weighted with a predetermined weight corresponding to the bits of the display data is applied to the signal electrodes in each divided period. It is what I did.
[0153]
That is, the upper bits of the display data represented by a three-digit number in binary notation in FIG.₁~ T₄In the first divided period a, the central bit corresponds to the next divided period b, the lower bit corresponds to the last divided period c, and the upper bits are given a predetermined weight ± V_Y4Or ± V_Y6, ± V for the center bit_Y2Or ± V_Y5Is ± V for the lower bits_Y1Or ± V_Y3Are applied according to the conditions described later.
[0154]
The ratio of the above voltage plant is
V_Y1: V_Y2: V_Y4= 1: 2: 4
V_Y3: V_Y5: V_Y6= 1: 2: 4
V_Y1: V_Y3= 1: 3
Is set to
[0155]
Further, the above condition is that when the scanning voltage waveform applied to the scanning electrode is positive, it is turned on, when it is negative, it is turned off, display data 1 is turned on, and 0 is turned off. ON / OFF and ON / OFF of the same bit of display data at the intersection of the signal electrode to be applied on the selected scanning electrode are sequentially compared for each position, and a predetermined number is determined according to the number of mismatches. A voltage is applied to the signal electrode.
[0156]
Specifically, in this example, when the number of mismatches between the scan electrode and the upper bit is 0, −V_Y6-V for 1_Y42 for V_Y43 is V_Y6When the number of mismatches between the scan electrode and the central bit is 0, −V_Y5-V for 1_Y22 for V_Y23 is V_Y5When the number of mismatches between the scan electrode and the lower bit is 0, −V_Y3-V for 1_Y12 for V_Y13 is V_Y3Are respectively applied.
[0157]
Therefore, in the embodiment of FIG. 21, first, three scan electrodes X₁・ X₂・ X₃Are simultaneously selected and the selected scan electrode X₁・ X₂・ X₃Are in turn off / off / on, and the scan electrode X₁・ X₂・ X₃Signal electrode Y above₁The upper bits of the display data at the intersection with are sequentially off-on-on, and when they are compared in sequence, the number of mismatches is 1, and the first period t₁-V in the first divided period a_Y4Is the signal electrode Y₁It is applied to. Other signal electrode Y₂~ Y_mThe voltage weighted in the same manner is applied simultaneously.
[0158]
Next, the first period t₁In the next divided period b, the scan electrode X₁・ X₂・ X₃On / off is the same off / off / on as described above, and the central bit corresponding to the divided period b is sequentially turned on / off / off._Y2And the lower bits for the last divided period c are off, on, and off, so the number of mismatches is 2 and V_Y1Is applied.
[0159]
The next period t₂For scan electrode X₁・ X₂・ X₃The upper on / off state is off / on / off, and the scan electrode X₁・ X₂・ X₃Signal electrode Y above₁Since the upper bits of the display data at the intersection with are in the same order as above, the number of inconsistencies is 1 because they are off and on._Y4However, since the central bit is turned on / off / off in turn and the number of mismatches is 2, V_Y2Since the lower bit is off / on / off and the number of mismatches is 0,_Y3Of the signal electrode Y in the divided periods a, b and c, respectively.₁Are applied in order.
[0160]
The next period t₃And t₄In the same manner as described above, the signal voltage corresponding to the number of inconsistencies is applied to all signal electrodes Y.₁~ Y_mSimultaneously applied to the scanning electrode X₁・ X₂・ X₃Is finished, and then scan electrode X₄・ X₅・ X₆Is selected and the signal electrode Y is processed in the same manner as described above.₁~ Y_mWhen a predetermined signal voltage is applied to and all the scan electrodes are selected, one frame F is completed. After that, the first scan electrode X again₁・ X₂・ X₃Are selected in order, and the next frame is started. At that time, the polarity of the voltage applied to the scanning electrode is inverted, and the polarity of the voltage applied to the signal electrode is also inverted accordingly, so-called AC driving. Is made.
[0161]
Note that the voltage ratio is not necessarily strictly the above-described condition, and the period t₁~ T₄Also, the divided periods a, b, and c do not have to be strictly divided into equal parts, and may be appropriately adjusted according to, for example, the characteristics of the liquid crystal. Further, the order of the divided periods a, b, and c may be changed. It is also possible to display various gradation numbers in the same manner as described above. For example, for 16 gradations, a voltage weighted corresponding to each bit of the display data represented by 4 bits may be used. The above points are the same for the embodiments described later.
(Embodiment 12)
In the eleventh embodiment, the selection period t of each scan electrode is provided once in one frame F, but may be provided in a plurality of times in one frame F.
[0162]
For example, the period t₁~ T₄Each field is divided into one field until all scanning electrodes are selected for each period, and this may be repeated for four fields in one frame F, or further divided for each bit of display data. Alternatively, it may be repeated for all the scanning electrodes. FIG. 24, FIG. 26, and FIG. 27 show an example.
[0163]
FIG. 24 shows four periods t in the eleventh embodiment.₁~ T₄FIG. 25 is a diagram showing the waveform of an applied voltage showing an embodiment in which the driving is divided into a plurality of times and FIG.₁~ X₆It is a scanning voltage waveform figure applied to.
[0164]
First, scan electrode X₁・ X₂・ X₃And the signal voltage corresponding to the number of mismatches with the three bits is sequentially changed to the signal electrode Y in the same manner as in the eleventh embodiment.₁~ Y_mAnd then scan electrode X₄・ X₅・ X₆Is selected, a signal voltage is applied in the same manner as described above, and when all the scan electrodes are selected, the period t₁Field f for₁Ends. Next, the first scan electrode X again₁・ X₂・ X₃To the next period t₂Field f for₂Is executed and four periods t₁~ T₄Four fields for₁~ F₄When the process is completed, one frame F is completed.
[0165]
FIG. 26 shows every four bits of display data, that is, four periods in the above embodiment.₁~ T₄Are executed for each divided period.
[0166]
First, the four periods t in FIG.₁~ T₄The first divided period “a” is grouped in order until all the scan electrodes are selected.₁Similarly, the field f for other divided periods b₂And the field f for the divided period c₃The period until the end is one frame.
[0167]
The applied voltage to the scan electrode is inverted between positive and negative every field, and the applied voltage to the signal electrode is also inverted accordingly.
[0168]
FIG. 27 is further subdivided and is executed for all the scan electrodes for each of the divided periods a, b, and c in FIG. In this example, it can be seen that the embodiment of FIG. 21 is equivalent to a frame gradation for each bit of display data.
[0169]
As described above, when the scanning electrode selection period is divided into a plurality of times in one frame F, the period during which the selection voltage is not applied to each scanning electrode, that is, each pixel can be shortened, so that the increase or decrease in display brightness is reduced. Thus, it is possible to prevent a decrease in contrast.
(Embodiment 13)
In the eleventh embodiment, one selection period is divided into the same number as the number of gradation bits n, ie, divided into three, and V_Y1~ V_Y6These six levels of signal voltages are selectively applied to the signal electrodes, but the number of signal voltage levels can be reduced by increasing the number of divisions.
[0170]
For example, the effective voltage when driving a liquid crystal element such as a liquid crystal display panel is generally determined by the voltage value and the application time (pulse width). Even if a high voltage is applied for a short time, a low voltage is applied for a long time. Can be driven equally.
[0171]
Accordingly, among the plurality of voltage levels, instead of using a high level voltage, a lower level voltage can be used to drive the voltage equally even if the application time is extended. V in the first embodiment_Y6And V_Y4Instead of using a voltage level of V_Y5And V_Y2Even if the voltage level is used and the application time is lengthened, it can be driven in the same manner as in the first embodiment. As a result, the number of signal voltage levels can be reduced.
[0172]
FIG. 28 is an applied voltage waveform diagram showing an embodiment in which the number of signal voltage levels is reduced as described above.
[0173]
In the case of FIG. 21, each of the four selection periods t₁, T₂, T₃, T₄In this embodiment, each of the selection periods is divided into n, ie, a, a, b, c. The first two divided periods a · a are assigned to the voltage application possible time of the upper bits of the display data.
[0174]
That is, voltage level V for the upper bits in the eleventh embodiment._Y6And V_Y4Instead of its half-bit voltage level V_Y5And V_Y2That is, voltage level V for the upper bits in the eleventh embodiment._Y6And V, respectively, and the application time is set to be twice that of the intermediate bit. As a result, the voltage value and time applied to the liquid crystal element and the like are twice the intermediate bits and four times the lower bits, and the weighting ratio for each bit is 1 as in the case of FIG. : 2: 4.
[0175]
As described above, the voltage applied to the signal electrode is decreased by one as compared with the case of the eleventh embodiment, and the driving can be performed in the same manner as the case of the first embodiment.
[0176]
In the present embodiment, it is the highest in the eleventh embodiment.
Two voltage levels V_Y6And V_Y4The voltage level V with respect to the intermediate bit in the eleventh embodiment is omitted._Y5And V_Y2Instead of the lower bit voltage level V_Y3・ V_Y1May be used, and the application time may be set to double the lower bits in the same manner as described above. Furthermore, it is possible to reduce the voltage level of 4 or more, and reducing the voltage level as described above is effective for simplifying the configuration of the drive circuit and the like, particularly when the number of gradations is large. .
(Embodiment 14)
Also in the thirteenth embodiment, the selection period t divided as in the twelfth embodiment.₁~ T₄Can be executed in a plurality of times within one frame F, and FIGS. 29, 30, and 31 show examples thereof.
[0177]
In FIG. 29, the selection period obtained by dividing one selection period into n-11, specifically four in the thirteenth embodiment, is divided into a plurality of times within one frame, specifically, as in the twelfth embodiment. This is executed by dividing into four fields f. However, it can be divided into two or three times.
FIG. 30 shows four periods t in the above embodiment.₁~ T₄Among the four periods t shown in FIG. 21.₁~ T₄The first divided period “a” of the divided periods “a” and “a” is grouped in order until one scan f is selected.₁Similarly, the field f for the next divided period a₂And the field f for the divided period b₃, And field f for split period c₄Until one frame F₁It is what. The applied voltage to the scan electrode is inverted between positive and negative every field, and the applied voltage to the signal electrode is also inverted accordingly.
[0178]
FIG. 31 is further subdivided and is executed for all the scan electrodes for each of the divided periods a, a, b, and c in FIG.
[0179]
The embodiment of FIG. 30 and FIG. 31 can be regarded as equivalent to the frame gradation in which the voltage applied to the signal electrode is weighted for each field.
(Embodiment 15)
As described above, the effective voltage when driving a liquid crystal element or the like is generally determined by the voltage plant applied and the application time (pulse width), and the voltage value of the voltage applied to the signal electrode and the application time are appropriately combined. Thus, a desired gradation display can be performed.
[0180]
FIG. 32 is an applied voltage waveform diagram of the embodiment in which the display of 16 gradations is performed based on the display data shown in FIG. 33 by appropriately combining the voltage value of the applied voltage to the signal electrode and the application time.
[0181]
In this embodiment, three scan electrodes are sequentially selected, and each of the scan electrodes has four periods t as in the first embodiment.₁~ T₄A scanning voltage is applied within a selection period consisting of:
[0182]
The above four periods t₁~ T₄Are divided into six periods a to f, and the first two divided periods a and b are divided into the most significant bits of the binary 4-digit display data shown in FIG. The next two divided periods d · e correspond to the third one bit, and the last divided period f corresponds to the least significant bit.
[0183]
And for the upper two bits, ± V_Y4Or ± V_Y6Signal voltage of ± V for the lower two bits_Y1Or ± V_Y3The signal voltages are selectively applied to the signal electrodes in accordance with the conditions described later.
[0184]
The ratio of the above voltage values is
V_Y1: V_Y3= 1: 3
V_Y4: V_Y6= 1: 3
V_Y1: V_Y4= 1: 4
Is set to
[0185]
As described above, the same two sets of voltages are used for the upper two bits and the lower two bits, and the most significant bit for the second most significant bit and the second least significant bit for the least significant bit are: Each is weighted by doubling the pulse width, and the upper 2 bits express 4 gradations, the lower 2 bits express 4 gradations, and they can be multiplied to express 4 × 4 = 16 gradations. .
[0186]
The above conditions are ON when the voltage waveform of the scan electrode is positive, OFF when the voltage waveform is negative, ON of display data, 0 OFF, and ON / OFF of simultaneously selected scan electrodes. The on-off of the display bit of the display data at the intersection with the signal electrode to be applied on the selected scanning electrode is sequentially compared for each position, and a predetermined voltage is applied to the signal electrode according to the number of mismatches. Apply.
[0187]
Specifically, in this example, when the number of mismatches between the scan electrode and the most significant bit is 0, −V_Y6-V for 1_Y42 for V_Y43 is V_Y6Are applied to the signal electrode in the divided periods a and b, respectively, and the same voltage is applied to the signal electrode in the divided period c for the number of mismatches between the scan electrode and the second bit. When the number of mismatches between the scan electrode and the third bit is 0, −V_Y3-V for 1_Y12 for V_Y13 is V_Y3Is applied to the signal electrode in the divided period d · e, and the same voltage is applied to the signal electrode in the divided period f for the number of mismatches between the scan electrode and the least significant bit under the same conditions as described above.
[0188]
Therefore, in FIG. 32, first, three scan electrodes X₁・ X₂・ X₃Are simultaneously selected and the selected scan electrode X₁・ X₂・ X₃The scan voltage waveform of the scan electrode X is off / off / on in turn.₁・ X₂・ X₃Signal electrode Y above₁The most significant bit of the display data at the intersection with is sequentially off / off / on, and when the two are compared in turn, the number of mismatches becomes 0, and the first period t₁-V in the first divided period a · b_Y6Is the signal electrode Y₁Is applied.
[0189]
Next, the second bit from the top is off / on / off and scan electrode X₁・ X₂・ X₃Compared to off / off / on, the number of mismatches is 2 and V_Y4Is applied to the divided period c, and the second bit is ON / OFF / OFF and the number of mismatches is 2 and V_Y1Is divided into periods d · e, and the least significant bit is off / on / off and the number of mismatches is 2 and V_Y1Is applied. Other signal electrode Y₂~ Y_mThe voltage weighted in the same manner is applied simultaneously.
[0190]
In this way, the next period t₂~ T₄In the same manner as described above, the signal voltage corresponding to the number of inconsistencies is applied to all signal electrodes Y.₁~ Y_mSimultaneously applied to the scanning electrode X₁・ X₂・ X₃Is finished, and then scan electrode X₄・ X₅・ X₆Is selected and the signal electrode Y is processed in the same manner as described above.₁~ Y_mWhen a predetermined signal voltage is applied to and all the scan electrodes are selected, one frame F is completed. After that, the first scan electrode X again₁・ X₂・ X₃Are selected in order, and the next frame is started. At that time, the polarity of the voltage applied to the scanning electrode is inverted, and the polarity of the voltage applied to the signal electrode is also inverted accordingly, so-called AC driving. Is made.
[0191]
As described above, the desired gradation display can be performed by appropriately combining the voltage value of the voltage applied to the signal electrode and the time, and gradation display can be performed with a small voltage level even when the number of gradations is large. Can be done.
[0192]
Note that, as already described in the eleventh embodiment, the voltage ratio is not necessarily strictly set to the above-described condition, and the period t₁~ T₄Also, the divided periods a to f are not necessarily divided into equal parts. Further, the order of the divided periods a to f may be appropriately changed.
(Embodiment 16)
In the fifteenth embodiment as well, the selection period can be divided into a plurality of times within one frame F as in the twelfth embodiment.
[0193]
FIG. 34 shows an example, and the period t in FIG.₁~ T₄In the same manner as in the second embodiment, each frame is divided into four separately in one frame F, and a period f is repeated four times in one frame F until all scan electrodes are selected for each period. Is.
[0194]
Although not shown in the figure, the fifteenth embodiment can be driven for each bit of the display data or further subdivided similarly to the case of the fourteenth embodiment shown in FIGS. 30 and 31.
(Embodiment 17)
In the above embodiments 11 to 16, the display electrode is weighted with respect to the bit of the display data, that is, the gradation display is performed by changing the voltage level applied to the signal electrode. However, the scanning electrode is weighted, that is, the scanning electrode. It is also possible to perform gradation display by changing the applied voltage level.
[0195]
FIG. 35 shows an applied voltage according to an embodiment in which the display of 8 gradations is performed based on the display data shown in FIG. 22 by changing the voltage level applied to the scan electrodes in accordance with the bits of the display data. It is a waveform diagram.
[0196]
Three scan electrodes are sequentially selected in the same manner as in the eleventh embodiment, and each scan electrode has V for the upper bits of the display data._X4Or -V_X4For the central bit, V_X2Or -V_X2, V for the lower bits_X1Or -V_X1Are respectively applied, and V_X1: V_X2: V_X4Is set to 1: 2: 4.
[0197]
On the other hand, the signal electrode Y₁..., scan electrode X₁・ X₂・ X₃ON / OFF of display data and ON / OFF of display data are compared for each bit, and when the number of mismatches is 0, −V_Y3-V for 1_Y1When 2 is V_Y1When 3 is V_Y3Are respectively applied, and V_Y1: V_Y3Is set to 1: 3.
[0198]
If the voltage level on the scan electrode side is increased as in the present embodiment instead of increasing the voltage level on the signal electrode side as in the eleventh embodiment, the number of levels of the voltage applied to the signal electrode is greatly increased. There is an advantage that the circuit configuration of the driver on the signal electrode side can be simplified.
(Embodiment 18)
In the seventeenth embodiment as well, the selection period can be divided into a plurality of times within one frame F as in the twelfth embodiment. FIG. 36, FIG. 37, and FIG. 38 show an example.
[0199]
FIG. 36 shows the period t in FIG.₁~ T₄In the same manner as in the twelfth embodiment, each frame is divided into four separately in one frame F, and the process until all the scan electrodes are selected for each period is defined as one field f and is repeated four times in one frame F. Is.
[0200]
FIG. 37 shows each display data bit, that is, four periods t in the above-described embodiment.₁~ T₄Are executed for each divided period.
[0201]
That is, the four periods t in FIG.₁~ T₄The first divided period “a” is grouped in order until all the scan electrodes are selected.₁Similarly, the field f for other divided periods b₂And the field f for the divided period c₃The period until the end is one frame. The applied voltage to the scan electrode is inverted between positive and negative every field, and the applied voltage to the signal electrode is also inverted accordingly.
[0202]
FIG. 38 is further subdivided to sequentially select and drive all the scan electrodes for each of the divided periods a, b, and c.
[0203]
As described above, the same effect as that of the twelfth embodiment can be obtained by driving in a plurality of times within one frame.
(Embodiment 19)
In the seventeenth embodiment, as in the thirteenth embodiment, the number of applied voltage levels can be reduced by increasing the number of divisions in the selection period.
[0204]
FIG. 39 shows an example, and each period t in FIG.₁~ T₄In the same manner as in FIG. 28, the first two divided periods are divided into four in one frame F, and the first two divided periods are applied to the upper bits, and the other divided periods are applied to the intermediate bits and the lower bits, respectively. . In the present embodiment, the relationship between applied voltages is V_X1: V_X2= 1: 2, V_Y1: V_Y3= 1: 3.
(Embodiment 20)
Also in the nineteenth embodiment, the selection period can be divided into a plurality of times within one frame F. 40, 41, and 42 show an example thereof.
[0205]
FIG. 40 shows each period t in FIG.₁~ T₄25 is divided into four times within one frame F and repeated until four times within one frame F until all scanning electrodes are selected for each period as one field f.
[0206]
FIG. 41 shows four periods t in the above embodiment.₁~ T₄Among the four periods t in FIG. 39.₁~ T₄The first divided period “a” of the divided periods “a” and “a” is grouped in order until one scan f is selected.₁Similarly, the field f for the next divided period a₂And the field f for the divided period b₃, And field f for split period c₄This is one frame until the end of. The applied voltage to the scan electrode is inverted between positive and negative every field, and the applied voltage to the signal electrode is also inverted accordingly.
[0207]
FIG. 42 is a diagram in which the selection period of FIG. 41 is further subdivided and all the scan electrodes are sequentially selected and driven every divided period.
[0208]
As described above, the same effect as that of the twelfth embodiment can be obtained by driving in a plurality of times within one frame.
(Embodiment 21)
Even in the case where desired gradation display is performed by appropriately combining the voltage value of the voltage applied to the electrode and the application time as in the fifteenth embodiment, the voltage level on the signal electrode side is set as in the sixteenth embodiment. By increasing the voltage level on the scanning electrode side instead of increasing, it can be driven in the same manner as in the fifteenth embodiment.
[0209]
FIG. 43 shows an example. In this example, the applied voltage level to the scan electrode is V for the upper two bits of the display data in FIG._X4Or -V_X4And V for the lower two bits_X1Or -V_X1Are used respectively, V_X1: V_X4Is set to 1: 4.
[0210]
On the other hand, the signal electrode Y₁..., scan electrode X₁・ X₂・ X₃ON / OFF of display data and ON / OFF of display data are compared for each bit, and when the number of mismatches is 0, −V_Y3-V for 1_Y1When 2 is V_Y1When 3 is V_Y3Are respectively applied, and V_Y1: V_Y3Is set to a 1: 3 relationship.
(Embodiment 22)
Also in the twenty-first embodiment, the selection period can be divided into a plurality of times within one frame F.
[0211]
FIG. 44 shows an example, and each period t in FIG.₁~ T₄24 is divided into four times within one frame F and repeated until four times within one frame F until all scanning electrodes are selected for each period as one field f. Also in this example, it can be further subdivided and driven as in the above embodiment.
[0212]
Although omitted in the drawing, the twenty-first embodiment can also be driven for each bit of display data or further subdivided as in the case of FIGS. 41 and 42 in the twentieth embodiment.
[0213]
Each of the above embodiments has been described by way of an example in which three scanning electrodes are selected at the same time. However, two or four or more scanning electrodes can be simultaneously selected in the same manner according to the above-described concept. The gradation display with the number of gradations can be performed. For example, in the case of selecting six scanning electrodes simultaneously, t is displayed during one frame period.₁~ T₈The six scanning electrodes X are provided at the same time and are selected at the same time.₁~ X₆Each selection period t₁~ T₈A voltage as shown in the table below is applied.
[0214]
[Table 5]

Note that 0 volt is applied during the non-selection period. As described above, each scanning electrode X₁~ X₆A predetermined scanning voltage may be applied to the signal electrodes, and at the same time, a predetermined signal voltage may be applied to each signal electrode in the same manner as in each of the above embodiments.
[0215]
Further, the waveform of the voltage applied to the scan electrode is not limited to the above-described embodiments. For example, the waveform may be changed to either (a) or (b) of FIG. 48 or (a) or (b) of FIG. These pulse waveforms may be selected as appropriate, or the arrangement order may be changed as appropriate, as long as the waveforms applied to the scanning electrodes selected at the same time can be distinguished and driven without being confused with each other.
[0216]
In addition, as described above, selecting a plurality of scan electrodes in sequence and driving the selection period divided into a plurality of times within one frame drives a liquid crystal element using a non-linear element such as an MIM element. It can also be applied to
As described above, the liquid crystal device driving method and the display device according to the above-described embodiment select a plurality of scan electrodes at the same time, and divide one selection period into a plurality of periods. Since the gradation display is performed by applying the voltage weighted according to the desired display data, the time during which the selection voltage is not applied to the pixel is lengthened, the contrast is lowered, and the repetition cycle is lengthened. The occurrence of flickering or the occurrence of crosstalk due to the rounding of the applied voltage waveform is prevented, and gradation display can be performed satisfactorily. In addition, it is possible to reduce the number of applied voltage levels instead of the number of gradations, provide a driving method such as a driver with a simple structure, and provide a driving method and a display device for a liquid crystal device excellent in reliability and display performance There is an effect such as being able to.
[Brief description of the drawings]
FIG. 1 is an applied voltage waveform diagram showing an embodiment of a driving method of a liquid crystal device according to the present invention.
FIG. 2 is an explanatory diagram showing a schematic configuration and display data of a liquid crystal device.
FIG. 3 is an explanatory diagram of a scan voltage waveform applied to a scan electrode.
FIG. 4 is a block diagram illustrating an embodiment of a drive circuit.
FIG. 5 is a block diagram of a scan electrode driver.
FIG. 6 is a block diagram of a signal electrode driver.
FIG. 7 is an applied voltage waveform diagram showing another embodiment of a method for driving a liquid crystal device according to the present invention.
FIG. 8 is an explanatory diagram of a procedure and display data when driving using virtual electrodes.
FIG. 9 is an applied voltage waveform diagram showing another embodiment of a method for driving a liquid crystal device according to the present invention.
FIG. 10 is an explanatory diagram of gradation display by pulse width modulation.
FIG. 11 is an applied voltage waveform diagram showing another embodiment of a method for driving a liquid crystal device according to the present invention.
FIG. 12 is an applied voltage waveform diagram showing another embodiment of a method for driving a liquid crystal device according to the present invention.
FIG. 13 is an explanatory diagram of an arrangement configuration of virtual electrodes and display data.
FIG. 14 is an applied voltage waveform diagram showing another embodiment of a method for driving a liquid crystal device according to the present invention.
FIG. 15 is an applied voltage waveform diagram showing another embodiment of a method for driving a liquid crystal device according to the present invention.
FIG. 16 is an explanatory diagram of a virtual electrode arrangement configuration and display data.
FIG. 17 is an applied voltage waveform diagram showing another embodiment of a method for driving a liquid crystal device according to the present invention.
FIG. 18 is an explanatory diagram of a virtual electrode arrangement configuration and display data.
FIG. 19 is an applied voltage waveform diagram showing another embodiment of a method for driving a liquid crystal device according to the present invention.
FIG. 20 is an explanatory diagram of a waveform of a voltage applied to a signal electrode, illustrating another embodiment of a method for driving a liquid crystal device according to the present invention.
FIG. 21 is an applied voltage waveform diagram showing another embodiment of a method for driving a liquid crystal device according to the present invention.
FIG. 22 is an explanatory diagram of electrode arrangement and display data.
FIG. 23 is a waveform diagram of voltage applied to signal electrodes in the embodiment.
FIG. 24 is an applied voltage waveform diagram of the embodiment in which the selection period in the embodiment is driven by being divided into a plurality of times within one frame.
FIG. 25 is a waveform diagram of voltage applied to the signal electrode in the embodiment.
FIG. 26 is an applied voltage waveform diagram of another example in which the selection period in the embodiment is driven by being divided into a plurality of times within one frame.
FIG. 27 is an applied voltage waveform diagram of another example in which the selection period in the embodiment is driven by being divided into a plurality of times within one frame.
FIG. 28 is an applied voltage waveform diagram showing another embodiment of a method for driving a liquid crystal device according to the present invention.
FIG. 29 is an applied voltage waveform diagram of the embodiment in which the selection period in the embodiment is driven by being divided into a plurality of times within one frame.
FIG. 30 is an applied voltage waveform diagram of another example in which the selection period in the embodiment is driven by being divided into a plurality of times within one frame.
FIG. 31 is an applied voltage waveform diagram of another example in which the selection period in the embodiment is driven by being divided into a plurality of times within one frame.
FIG. 32 is an applied voltage waveform diagram showing another embodiment of a method for driving a liquid crystal device according to the present invention.
FIG. 33 is an explanatory diagram of electrode arrangement and display data.
FIG. 34 is an applied voltage waveform diagram showing another embodiment of a method for driving a liquid crystal device according to the present invention.
FIG. 35 is an applied voltage waveform diagram showing another embodiment of a method for driving a liquid crystal device according to the present invention.
FIG. 36 is an applied voltage waveform diagram of the embodiment in which the selection period in the above embodiment is driven by being divided into a plurality of times within one frame.
FIG. 37 is a diagram of applied voltage waveforms of another example in which the selection period in the embodiment is driven by being divided into a plurality of times within one frame.
FIG. 38 is a diagram of applied voltage waveforms of another example in which the selection period in the embodiment is driven by being divided into a plurality of times within one frame.
FIG. 39 is an applied voltage waveform diagram showing another embodiment of a method for driving a liquid crystal device according to the present invention.
FIG. 40 is an applied voltage waveform diagram of the embodiment in which the selection period in the embodiment is driven by being divided into a plurality of times within one frame.
41 is an applied voltage waveform diagram of another example in which the selection period in the embodiment is driven by being divided into a plurality of times within one frame. FIG.
FIG. 42 is an applied voltage waveform diagram of another example in which the selection period according to the embodiment is driven by being divided into a plurality of times within one frame.
FIG. 43 is an applied voltage waveform diagram showing another embodiment of a method for driving a liquid crystal device according to the present invention.
FIG. 44 is an applied voltage waveform diagram of the embodiment in which the selection period in the embodiment is driven by being divided into a plurality of times within one frame.
FIG. 45 is an applied voltage waveform diagram illustrating an example of a driving method of a conventional liquid crystal device.
FIG. 46 is an explanatory diagram of a display pattern.
FIG. 47 is an applied voltage waveform diagram showing another example of a method for driving a conventional liquid crystal device.
FIG. 48 is an explanatory diagram of a voltage waveform applied to a scan electrode.

Claims (12)

In a driving method of a display device comprising a plurality of scan electrodes and a plurality of signal electrodes intersecting the plurality of scan electrodes,
Dividing the plurality of scan electrodes into subgroups, simultaneously selecting the scan electrodes within the subgroup, and applying a scan voltage to the scan electrodes to be selected simultaneously;
Applying the scan voltage for simultaneously selecting the scan electrodes in each of a plurality of small selection periods continuously provided in one frame;
Dividing the small selection period into a plurality of periods, and applying the scan voltage to the scan electrodes selected at the same time in each of the divided periods;
Applying a signal voltage corresponding to the number of coincidence and the number of coincidence between the value according to the data to be displayed and the value according to the scanning voltage applied in each of the divided periods to the signal electrode;
The data to be displayed is a constant value in the one frame,
A driving method of a display device, wherein gray scale display is performed by applying a voltage based on the scanning voltage and the signal voltage between the scanning electrode and the signal electrode in the small selection period. A signal voltage determined based on a difference between the number of coincidences and the number of mismatches between the value corresponding to the data to be displayed and the value corresponding to the scanning voltage applied in each divided period or the number of mismatches The display device driving method according to claim 1, wherein the display device is applied to a signal electrode. 3. The method of driving a display device according to claim 1, wherein the signal voltage weighted based on the data to be displayed is applied to the signal electrode. 3. The method of driving a display device according to claim 1, wherein the scanning voltage including a plurality of voltage values weighted based on the data to be displayed is applied to the scanning electrode. In a drive circuit of a display device comprising a plurality of scan electrodes and a plurality of signal electrodes intersecting the plurality of scan electrodes,
Dividing the plurality of scan electrodes into subgroups, simultaneously selecting the scan electrodes within the subgroup, and applying a scan voltage to the scan electrodes to be selected simultaneously;
Applying the scan voltage for simultaneously selecting the scan electrodes in each of a plurality of small selection periods continuously provided in one frame;
Dividing the small selection period into a plurality of periods, and applying the scan voltage to the scan electrodes selected at the same time in each of the divided periods;
Applying a signal voltage corresponding to the number of coincidence and the number of coincidence between the value according to the data to be displayed and the value according to the scanning voltage applied in each of the divided periods to the signal electrode;
The data to be displayed is a constant value in the one frame,
A driving circuit for a display device, wherein gradation display is performed by applying a voltage based on the scanning voltage and the signal voltage between the scanning electrode and the signal electrode in the small selection period. A signal voltage determined based on a difference between the number of coincidences and the number of mismatches between the value corresponding to the data to be displayed and the value corresponding to the scanning voltage applied in each divided period or the number of mismatches 6. The display device driving circuit according to claim 5, wherein the driving circuit is applied to the signal electrode. 7. The display device driving circuit according to claim 5, wherein the signal voltage weighted based on the data to be displayed is applied to the signal electrode. 7. The display device driving circuit according to claim 5, wherein the scanning voltage including a plurality of voltage values weighted based on the data to be displayed is applied to the scanning electrode. In a display device comprising a plurality of scan electrodes and a plurality of signal electrodes intersecting the plurality of scan electrodes,
The plurality of scan electrodes are divided into subgroups, the scan electrodes in the subgroup are simultaneously selected, and a scan voltage is applied to the scan electrodes that are simultaneously selected,
The scanning voltage for simultaneously selecting the scanning electrodes is applied in each of a plurality of small selection periods provided continuously in one frame,
The small selection period is divided into a plurality of periods, and in each divided period, the scan voltage is applied to the scan electrodes selected simultaneously,
A signal voltage corresponding to the number of matches and the number of mismatches between a value according to data to be displayed and a value according to the scanning voltage applied in each of the divided periods is applied to the signal electrode,
The data to be displayed is a constant value in the one frame,
A display device that performs gradation display by applying a voltage based on the scanning voltage and the signal voltage between the scanning electrode and the signal electrode during the small selection period. The signal voltage determined based on the difference between the number of coincidence and the number of mismatch between the value according to the data to be displayed and the value according to the scanning voltage applied in each of the divided periods or the number of mismatch The display device according to claim 9, wherein the display device is applied to a signal electrode. 11. The display device according to claim 9, wherein the signal voltage weighted based on the data to be displayed is applied to the signal electrode. The display device according to claim 9, wherein the scanning voltage including a plurality of voltage values weighted based on the data to be displayed is applied to the scanning electrode.

Images