JP2004070158A - Game board - Google Patents

Game board Download PDF

Info

Publication number
JP2004070158A
JP2004070158A JP2002231594A JP2002231594A JP2004070158A JP 2004070158 A JP2004070158 A JP 2004070158A JP 2002231594 A JP2002231594 A JP 2002231594A JP 2002231594 A JP2002231594 A JP 2002231594A JP 2004070158 A JP2004070158 A JP 2004070158A
Authority
JP
Japan
Prior art keywords
pulse signal
light emitting
signal
cpu
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002231594A
Other languages
Japanese (ja)
Other versions
JP4119197B2 (en
Inventor
Eichu Takei
竹井 永柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daito Giken KK
Original Assignee
Daito Giken KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daito Giken KK filed Critical Daito Giken KK
Priority to JP2002231594A priority Critical patent/JP4119197B2/en
Publication of JP2004070158A publication Critical patent/JP2004070158A/en
Application granted granted Critical
Publication of JP4119197B2 publication Critical patent/JP4119197B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Slot Machines And Peripheral Devices (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To decrease the number of components for protecting light emitting elements of a display unit. <P>SOLUTION: A slot machine (game board) 100 is equipped with a display unit which has a plurality of light emitting diodes 700 arranged in matrix and is dynamically turned on. Then the fruit machine 100 is equipped with a column driving part 701 which drives the light emitting diodes selectively by columns, a row driving part 702 which drives the light emitting diodes 700 selectively by rows, and an output interface which outputs a pulse signal including a reference pulse signal (A0) and frequency-divided pulse signals (A1 to A3) of the reference pulse signal (A0) as a pulse signal for selecting the light emitting diodes 700 by the rows. Further, the slot machine 100 is equipped with address decoders 703 and 704 which decode the pulse signal from the output interface and indicate rows of light emitting diodes to be driven to the row driving part 702, and a protecting circuit 705 which outputs a signal for stopping the driving of the light emitting diodes 700 to the column driving part 701. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、スロットマシン(パチスロ)、パチンコ等の遊技台に関し、特に、表示器を有する遊技台に関するものである。
【0002】
【従来の技術】
遊技性を向上するため、スロットマシン、パチンコといった遊技台には種々の表示器が設けられ、例えば、遊技状態に応じて図形や文字を表示するようにしている。このような表示器としては、例えば、LED等の発光素子を複数配置し、これをダイナミック点灯方式で駆動制御する表示器が提案されている。
【0003】
ここで、ダイナミック点灯方式による駆動制御では、スタティック点灯方式と比べてドライバ数等が減少できる点で有利な反面、発光素子の十分な輝度を得るためには、スタティック点灯方式よりも多くの電流を発光素子に供給する必要があり、その定格電流以上の電流を供給する場合もある。このため、駆動回路に何らかの異常が生じると、発光素子に過剰な電流が流れてこれを破損してしまうおそれがある。
【0004】
そこで、ダイナミック点灯方式の場合、発光素子を保護する保護回路を設けることが提案されている。そのような保護回路としては、例えば、特開昭62−165692号公報に記載の保護回路が提案されている。この保護回路では、発光させるLEDを選択するための各信号のORを取り、これを単安定マルチバイブレータに入力し、該信号のいずれかに異常が生じたこと、例えば、一定時間以上ハイに至ったことを単安定マルチバイブレータで検出し、LEDの発光を停止する信号を出力するものである。
【0005】
【発明が解決しようとする課題】
しかし、スロットマシンやパチンコといった遊技台においては、コスト低減等の理由から部品数の削減が要求されるところ、従来の保護回路は部品数の削減が必ずしも図れておらず、例えば、上述した特開昭62−165692号公報に記載の保護回路にあっても、各信号のORを取る必要があり、発光素子の数に比例してOR回路が必要となる。
【0006】
従って、本発明の目的は、表示器の発光素子を保護するにあたり、部品数を低減できる遊技台を提供することにある。
【0007】
【課題を解決するための手段】
本発明によれば、複数の発光素子がマトリックス状に配置され、ダイナミック点灯される表示器を備えた遊技台において、
前記発光素子を列単位で選択的に駆動する列駆動部と、
前記発光素子を行単位で選択的に駆動する行駆動部と、
前記発光素子を行単位で選択するためのパルス信号であって、基準パルス信号と、前記基準パルス信号の分周パルス信号であって、前記発光素子の行数に応じて設定された1又は複数の分周パルス信号と、を含むパルス信号を出力する出力部と、
前記出力部からのパルス信号をデコードし、駆動する前記発光素子の行を前記行駆動部に指示するデコード部と、
前記基準パルス信号に基づいて、前記列駆動部に前記発光素子の駆動を停止させる信号を出力する停止信号出力部と、
を備えたことを特徴とする遊技台が提供される。
【0008】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面を用いて詳細に説明する。本実施形態では、スロットマシンを例にとって説明するが、本発明は、例えば、パチンコのような他の遊技台にも適用可能である。図1は、本発明の一実施形態に係るスロットマシン100の正面図である。
【0009】
図1に示すスロットマシン100の中央内部には、外周面に複数種類の図柄が配置されたリールが3個(左リール110、中リール111、右リール112)収納され、スロットマシン100の内部で回転できるように構成されている。本実施形態において、各図柄は後述する帯に等間隔で適当数(例えば21図柄)印刷され、これが各リール110乃至112に貼り付けられて構成されている。
【0010】
リール110乃至112上の図柄は、遊技者から見ると、各々の図柄表示窓101乃至103から縦方向に概ね3つ表示され、合計9つの図柄が見えるようになっている。そして、各リール110乃至112を回転させることにより、遊技者から見える図柄の組み合せが変動することとなる。
【0011】
なお、本実施形態では、図柄の組み合せを変動可能に表示するために、このように複数種類の図柄を施したリールを複数列設け、各リールを回転可能に構成したが、例えば、液晶ディスプレイ等を採用することにより、同様に絵柄の組み合せを変動可能に表示することも可能である。また、本実施形態では、3個のリールをスロットマシン10の中央内部に備えているが、リールの数やリールの設置位置はこれに限定されるものではない。
【0012】
また、各々のリール110乃至112の背面には、各々の図柄表示窓101乃至103に表示される個々の図柄を照明するためのバックライト(図示省略)が配置されている。バックライトは、各々の図柄ごとに遮蔽され個々の図柄を均等に照射できるようにすることが望ましい。
【0013】
入賞表示ランプ120は、遊技ごとに有効となる入賞ラインを示すランプである。有効となる入賞ラインは、スロットマシン100に投入された遊技媒体(本実施形態ではメダルを想定する。)の数によって予め定まっている。例えば、メダルが1枚投入された場合、中段の水平入賞ライン104が、メダルが2枚投入された場合、上段水平入賞ライン105と下段水平入賞ライン106が追加された3本が、メダルが3枚投入された場合、右下入賞ライン107と左下入賞ライン108が追加された5本が、入賞ラインとして有効にる。なお、入賞ラインの数については5本に限定されるものではない。
【0014】
スタートランプ121は、リール110乃至112が回転することができる状態にあることを遊技者に知らせるランプである。再遊技ランプ122は、前回の遊技において入賞役の一つである再遊技に入賞した場合に、今回の遊技が再遊技可能であること(メダルの投入が不要)を遊技者に知らせるランプである。告知ランプ123は、後述する内部抽選において、特定の入賞役に内部当選していることを遊技者に知らせるランプである。払出枚数表示器124は、何らかの入賞役に入賞した結果、遊技者に払出されるメダルの枚数を表示するための表示器である。
【0015】
遊技回数表示器125は、後述する特別遊技中の遊技回数や所定の入賞役の入賞回数等を表示するための表示器である。貯留枚数表示器126は、スロットマシン100の後述する制御部に電子的に貯留されているメダルの枚数を表示するための表示器である。メダル投入ランプ127は、遊技者がメダル投入口132よりメダルの投入が可能であることを知らせるランプである。演出用ランプ128は、スロットマシン100の内部情報を遊技者に知らせるための演出用のランプである。メダル投入ボタン130乃至131は、スロットマシン100の後述する制御部に電子的に貯留されているメダルを所定の枚数分投入するためのボタンである。
【0016】
本実施形態においては、メダル投入ボタン130が押下される毎に1枚ずつ最大3枚まで投入され、メダル投入ボタン131が押下されると最大3枚まで投入されるようになっている。メダル投入口132は、遊技を開始するに当たって遊技者がメダルを投入するための投入口である。すなわち、メダルの投入は、メダル投入ボタン130又は131により電子的に投入することもできるし、メダル投入口132から実際のメダルを投入することもできる。
【0017】
スタートレバー133は、リール110乃至112の回転を開始させるためのレバーである。即ち、メダル投入口132に所望するメダル枚数を投入して、スタートレバー133を操作すると、リール101乃至112が回転を開始することとなる。
【0018】
ストップボタン134乃至136は、スタートレバー133の操作によって回転を開始したリール110乃至112を個別に停止させるためのボタンである。なお、各ストップボタン134乃至136の内部に発光体を設けてもよく、ストップボタン134乃至136の操作が可能である場合、該発光体を点灯させて遊技者に知らせることもできる。
【0019】
貯留/精算ボタン137は、スロットマシン100の後述する制御部に電子的に貯留されたメダルを精算し、後述するメダル払出口150より受皿151に排出するための精算機能と、メダル投入口132に投入された4枚以降のメダルや入賞により獲得したメダルを最大50枚まで電子的に貯留する貯留機能と、を切換えるためのボタンである。
【0020】
ドアキー138は、スロットマシン100の前面扉のロックを解除するためのキー孔である。パネル照明灯140は、パネルに描画されたタイトル名や入賞役の図柄構成を背面から照明する照明灯である。メダル払出口150は、入賞によって払出されるメダルを払出すための払出口である。メダル受皿151は、メダル払出口から払出されたメダルを溜めるための器である。
【0021】
音孔152は、スロットマシン100内部に設けられているスピーカの音を外部に出力するための孔である。上部ランプ160は、後述する特別遊技等を盛り上げるための装飾用のランプである。
【0022】
発光体表示器170は、スロットマシン100の内部情報等を表示するための表示器である。詳細は後述するが、本実施形態において、発光体表示器170は、複数の発光素子がマトリックス状に配置されており、これがダイナミック点灯方式で駆動される。本実施形態においては、発光素子として発光ダイオード(LED)を用いているが、他の発光素子でもよい。本実施形態においては、後述するように発光ダイオードの保護回路を有しており、例えば、そのデバック時の送信テスト等において、異常時の過剰電流による発光ダイオードの破損を防止するようにしている。
【0023】
次に、図2乃至図4を用いて、スロットマシン100の制御部の回路構成について詳細に説明する。
【0024】
(主制御部の構成)
スロットマシン100は、遊技の中枢部分を制御する主制御部と、主制御部より送信されたコマンド命令に応じて表示装置等を制御する副制御部と、副制御部のコマンド命令に応じて発光体表示器170を制御する発光体制御部と、から構成されている。
【0025】
まず、図2を用いて、スロットマシン100の主制御部の構成を以下詳細に説明する。主制御部は、主制御部の全体を制御するための演算処理装置であるCPU200と、CPU200が各々のICと信号の送受信を行うためのデータバス及びアドレスバスと、主制御部のシステムクロックを発生するための発振器と、主制御部を制御するための命令及びデータを記録するROM204、貯留メダル枚数等のデータを一時的に保存するRAM205と、各デバイスとの送受信を行うためのインタフェースと、内部抽選で使用するカウンタ値を発生する乱数発生回路とから構成される。
【0026】
CPU200は、水晶発振器201から発振されたクロックをクロック回路202により分周したクロックをシステムクロックとして後述する各々のICを制御している。例えば、水晶発振器の周波数が12MHzの場合、クロック回路202で分周されシステムクロックは6MHzとなる。
【0027】
CPU200は、データバスとアドレスバスを介して各ICに接続され、アドレスバスによって各ICを指定すると共に、データバスにより命令信号の送受信を行っている。また、CPU200には、後述するセンサのレベルを常時監視するための時間やモータの駆動パルスの送信周期を設定するためにタイマ回路203がバスを介して接続されている。
【0028】
即ち、CPU200は、電源が投入されるとデータバスを介して後述するROM204の所定エリアに格納された分周用のデータをタイマ回路203に送信する。そして、タイマ回路203は、受信した分周用のデータを基に後述するセンサのレベルを常時監視するための基準時間やモータの駆動パルスを送信する基準時間を決定する。タイマ回路203は、この基準時間を割込み時間としてCPU200に送信する。従って、CPU200は、このタイマ割込み時間を基に後述するデバイスの監視を行っている。
【0029】
例えば、CPU200のシステムクロックを6MHz、タイマ回路203の分周値を1/256、ROM204の分周用のデータを44に設定した場合、この基準時間は、256×44÷6MHz=1.877msとなる。
【0030】
次に、CPU200には、各ICを制御するためのプログラムやリールの停止位置及び入賞役の抽選データ等を記憶しているROM204や、メダル投入口132から投入されたメダル枚数及びリールを停止させる位置等のデータを一時的に保存するためのRAM205が接続されている。
【0031】
また、CPU200には、外部の信号を受信するための入力インタフェース206が接続され、割込み時間ごとに入力インタフェース206を介して、例えば、精算/貯留センサ205、メダル受付センサ206、ストップボタンセンサ207、スタートレバーセンサ208、メダル投入センサ209にアクセスしている。即ち、CPU200は、割込み時間(上記例で言えば1.877ms)ごとに各センサのレベル信号を監視しているものである。
【0032】
なお、精算/貯留センサ205は、図1の精算/貯留ボタン137に設けられ、CPU200は、精算/貯留センサ205がHレベルにある場合、貯留機能を精算機能に、精算機能を貯留機能へと切換えを行っている。また、メダル受付センサ206は、メダル投入口132の内部に2個設置されており各センサのレベルを検出してメダルの通過有無を判断する。また、ストップボタンセンサ207は、各々のストップボタン134乃至136に設置されており、遊技者によるストップボタンの操作を検出する。スタートレバーセンサ208は、スタートレバー133に設置されており遊技者のスタート操作を検出するものである。
【0033】
メダル投入センサ209は、各々のメダル投入ボタン130及び131に設置されており、RAM205に電子的に貯留されているメダル枚数を遊技用のメダルとして投入するか否かを検出するものである。
【0034】
即ち、CPU200は、メダル投入ボタン130に対応するメダル投入センサ209がHレベルの場合は電子的に貯留メダルを1枚投入し、メダル投入ボタン131に対応するメダル投入センサ209がHレベルの場合は、電子的に貯留メダルを最大3枚投入するものである。ここで、最大3枚とは、貯留されているメダル枚数が2枚の場合は2枚投入され、1枚の場合は1枚投入されることを意味するものである。なお、各センサは、非接触式のセンサでも接点式のセンサ(スイッチ)であってもよい。
【0035】
CPU200のデータバスには、後述する副制御部にコマンドを送信するための出力インタフェース210が接続されている。主制御部から副制御部へのコマンドの送信は、後述する遊技基本処理のステップごとに送信される。例えば、メダル投入口132よりメダルが投入された場合にはメダル投入コマンドが送信され、スタートレバー133が操作された場合、スタートコマンドが送信されるといった具合である。従って、副制御部は、これらのコマンドを受信することで主制御部の遊技状態を逐次把握できるようになっている。
【0036】
更に、CPU200には、出力インタフェース218及び入力インタフェース219がアドレスデコード回路212を介してアドレスバスに接続されている。CPU200は、これらのインタフェースを介して外部のデバイスと信号の送受信を行っている。
【0037】
出力インタフェース218には、リールを駆動させるためのリールモータ駆動部213と、バケットに貯留されているメダルをメダル払出口150から払出すためのホッパモータを駆動するためのホッパモータ駆動部214と、入賞ライン120、スタートランプ121、再遊技ランプ122、告知ランプ123、メダル投入ランプ127を点灯/消灯させる信号を検出するための遊技ランプ215と、払出枚数を表示する払出枚数表示器124、遊技回数を表示する遊技回数表示器125、貯留枚数を表示する貯留枚数表示器126といった7セグメント表示器216が接続されている。
【0038】
CPU200は、入力インタフェース219を介してインデックスセンサ217の信号を入力している。インデックスセンサ217は、リール取付枠の所定の位置に設置されていて、リール部材に設けた突起がこのインデックスセンサ217を通過するたびにHレベルになっている。CPU200は、この信号を検出すると該インデックスセンサを基準位置としてリールが1回転したと判断してリール位置をゼロにリセットしている。
【0039】
CPU200には、乱数発生回路220がデータバスを介して接続されている。乱数発生回路220は、水晶発振器201及び水晶発振器211から発振されるクロックを、所定の値になるまでインクリメントし、ある時点におけるカウント値をCPU200に出力するするインクリメントカウンタであり、後述する内部抽選等の各種抽選処理のために用いられる。本発実施形態における乱数発生回路220は、2つの乱数カウンタを備えている。例えば、発振器201のクロック周波数を用いて0〜65535までの値をインクリメントするカウンタと、発振器211のクロック周波数を用いて0〜16777215までの値をインクリメントするカウンタが備えている。
【0040】
従って、発振器201のクロック周波数を12MHz、発振器211のクロック周波数を14.318MHzとした場合、各々のカウンタが1週に要する時間は4.477ms、1398.1msとなる。よって、1回の遊技に要する時間を4.1秒とした場合、各々のカウンタが902〜903回更新される。
【0041】
(副制御部の構成)
次に、図3を用いて、スロットマシン100の副制御部の回路構成を以下詳細に説明する。副制御部は、主制御部より送信されたコマンド命令によって各表示装置を制御するものであって、演算処理装置であるCPU300と、各々のICとの信号の送受信を行うためのデータバス及びアドレスバスと、副制御部のシステムクロックを発生するための発振器301と、副制御部を制御するための命令及びデータを記録するROM310、送受信するデータを一時的に保存するためのRAM304と、各表示器に信号を送受信するためのインタフェースとから構成されている。
【0042】
CPU300は、水晶発振器であるクロック301から発振されたクロックをシステムクロックとして使用している。本実施形態における副制御部では、発振されたクロックをクロック補正回路302においてクロック補正を行っている。CPU300は、データバスとアドレスバスを介して各制御ICに接続されている。即ち、CPU300は、アドレスバスを介して各ICを指定し、データバスを介して各命令信号の送受信を行っているものである。
【0043】
CPU300には、後述するランプやスイッチ等を常時監視するための時間を設定するタイマ回路303が、各バスを介して接続されている。副制御部の基準時間の設定については主制御部と同様であるから省略するものとする。
【0044】
CPU300には、各表示器に信号を送受信するためのデータを一時的に保存するためのRAM304が各バスを介して接続されている。また、CPU300には、外部の信号を送受信するための入出力インタフェース305が接続されており、入出力インタフェース305には、各図柄表示窓101乃至103に現れた各リール110乃至112の図柄を背面より照明するためのバックライト306、前面扉の開閉を検出するための扉センサ307、RAM304のデータをクリアにするためのリセットスイッチ308が接続されている。
【0045】
CPU300には、データバスを介して主制御部からコマンドを受信するための入力インタフェース309が接続されており、入力インタフェース309から受信したコマンドに基づいて遊技全体を盛り上げる演出等のサブ的な制御が行われる。また、CPU300には、バックライトを制御するための点灯パターンや表示器を制御するためのデータが記憶されたROM310がデータバスとアドレスバスを介して接続されている。従って、CPU300は、データバスを介してROM310から必要なデータを取得し、各表示器の制御を行う。
【0046】
CPU300のデータバスとアドレスバスには、音源IC311が接続されている。音源IC311は、CPU300からの命令に応じて音声の制御を行う。また、音源IC311には、音声データが記憶されたROM312が接続されており、音源IC311は、ROM312から取得した音声データをアンプ313で増幅させてスピーカ314から出力する。遊技者は、音孔152を介して出力された音声を聞き取ることができる。
【0047】
CPU300には、主制御部と同様に外部ICを選択するためのアドレスデコーダ315が接続されており、アドレスデコーダ315には、主制御部からのコマンドを受信するための入力インタフェース309、各表示器に信号を送信するための出力インタフェース320、後述する発光体制御部からの信号を入力するための入力インタフェース321、時計IC322、7セグメントへの信号を出力するための出力インタフェース324が接続されている。
【0048】
更に、出力インタフェース320には、デマルチプレクサ319が接続されている。デマルチプレクサ319は、出力インタフェース320から送信された信号を解析して各表示器に信号を送信する。即ち、デマルチプレクサ319は、CPU300から受信されたデータに応じてパネル照明灯140、上部ランプ160、演出用ランプ128への信号を制御する。
【0049】
CPU300は、後述する発光体制御部へのコマンド送信は、デマルチプレクサ319を介して送信する。逆に、CPU300は、入力インタフェース321を介して発光体制御部から信号を受信している。即ち、CPU300は、デマルチプレクサ319と入力インタフェース321を介して発光体制御部と双方向通信を行う。
【0050】
具体的には、副制御部から送信されたコマンドが発光体制御部で受信されると、発光体制御部では、例えば魚群の図形や文字を後述する発光体表示器170に表示させる等の処理が実行される。所定の表示が終了すると発光体制御部は、その旨を副制御部に送信する。従って、副制御部は、副制御部が送信したコマンドの命令が実行されたことを確認できるので表示タイミングの同期を取ることが可能となり発光体表示器170の誤作動演出を防止することができる。
【0051】
CPU300には、時計IC322がデータバスとアドレスバスを介して接続されている。これにより、副制御部は、時刻を取得することが可能である。また、CPU300には、出力インタフェース324を介して7セグメント表示器323が接続されており、副制御部の設定情報がスロットマシン100が設置されたホールの係員に表示できるようになっている。
【0052】
(発光体制御部の構成)
次に、図4を用いて、発光体制御部の回路構成について以下詳細に説明する。発光体表示部は、副制御部から送信されるコマンド命令によって表示回路405を制御するものである。
【0053】
発光体制御部には、演算処理装置であるCPU400と、各々のICとの信号の送受信を行うためのデータバス及びアドレスバスと、発光体制御部のシステムクロックを発生するための発振器402と、表示回路405を制御するためのデータ及びプログラムを記録するROM410と、送受信するデータを一時的に保存するためのRAM404と、表示回路405との信号を送受信するためのインタフェースとから構成されている。
【0054】
CPU400は、水晶発振器402から発振されたクロック周波数を発光体制御部のシステムクロックとして使用する。また、発光体制御部においても副制御部と同様にクロック補正回路401においてクロック補正を行っている。
【0055】
CPU400は、副制御部と同様にデータバスとアドレスバスを介して各ICに接続されている。CPU400には、後述する発光ダイオード700の行列駆動部701及び702の信号線をスキャンニングする時間を設定するためのタイマ回路403が各バスに接続されている。発光ダイオードのスキャンニング時間は、主制御部と同様、CPU400に電源が投入された際に、CPU400がデータバスを介して後述するROM410の所定エリアに格納されたデータをタイマ回路403に送信することで決定する。即ち、タイマ回路403は、受信したデータから基準時間を計算し、この基準時間の経過をCPU400に対して所定時間ごとに送信する。そして、CPU400は、この基準時間を受けて表示回路405に信号を送信することになる。本実施形態における発光体制御部では、システムクロックを20MHz、基準時間を1.0msとしている。
【0056】
次に、CPU400には、副制御部から送信されたコマンドを受信するための入力インタフェース408と、発光体制御部と副制御部との同期を取るためのアンサー信号を送信するための出力インタフェース409が各バスを介して接続されている。また、CPU400には、後述する表示回路405に所定の図形や文字を表示するためのデータや信号の送受信を制御するためにプログラムが記憶されたROM410、及び、表示回路405を制御するためのデータを一時保存するワークエリアとしてのRAM411が各バスを介して接続されている。
【0057】
また、CPU400には、発光ダイオード700の列駆動部701に対してシリアル信号を送信するためのシリアルインタフェース406と、発光ダイオード700の行駆動部702に信号を送信するための出力インタフェース407が各バスを介して接続されている。CPU400は、副制御部から受信したコマンドを解析すると共に、ROM410から表示回路405に表示させるデータを取得して、タイマ回路403にて設定した基準時間ごとに列及び行の駆動部701及び702を制御することで発光ダイオード700に所定の図形や文字を表示させる。
【0058】
(遊技の概要)
次に、図5のフローチャートを用いて本発明の実施の形態におけるスロットマシンの遊技構成の概要について以下詳細に説明する。
【0059】
メダル受付処理S500では、メダルが投入されたか否かを判定する。メダルの投入は、メダル投入口132からメダルを投入する場合と、メダル投入ボタン130又は131を押し下げることにより電子的に貯留されたメダルを投入する場合とがある。メダルが投入されると、スタート操作受付処理S510において、スタートレバー133が操作された否かを判断する。
【0060】
スタート操作受付処理S510において、スタートレバー133が操作された場合、投入されたメダル枚数を確定し、有効な入賞ライン104乃至107を確定する。
【0061】
内部抽選処理S520では、乱数発生回路220からカウンタの値を取得してRAM205に設定された所定領域にこれを格納すると共に、CPU200は、取得したカウンタの値と、ROM204に予め格納されている抽選データとを照合して入賞役の内部当選の当否を定める内部抽選を行う。なお、入賞役の内部抽選の結果については出力インタフェース210を介して副制御に送信され、副制御部においても内部抽選の結果を把握できるようにしている。
【0062】
リール回転処理S530では、スタートレバー133の操作を受けてリール110乃至112の回転を開始させる。リール110乃至112が回転した後、CPU200は、リール110乃至112が等速回転になるのを待ってリール停止処理S540に進む。
【0063】
リール停止処理S540では、ストップボタン134乃至136の操作を受付ける。この際、ストップボタン134乃至136に内蔵された発光体を点灯させることでストップボタンの受付許可を遊技者に知らせることができる。
【0064】
いずれかのストップボタン134乃至136が操作された場合、RAM205に展開されているリールの停止位置を参照し、入賞役の内部抽選の結果に応じて、所定の滑り駒数で各リールを図柄表示窓に停止させている。その後、CPU200は、すべてのリール110乃至112が停止したか否かを判定し、停止していれば入賞判定処理S550へ進む。
【0065】
入賞判定処理S550では、図柄表示窓上に停止して表された図柄の組合せのうち、有効な入賞ライン上の図柄組合せが入賞役に対応する図柄組合せか否かを判定する。
【0066】
入賞判定処理S550の概要について、図6を用いて以下詳細に説明することにする。本実施形態におけるスロットマシン100のリール110乃至112には、図6の帯が各々貼付されている。
【0067】
図6の帯の左側に記された番号は図柄番号を示すものであって、CPU200は、この番号を基にリールの回転及び停止の制御を行っている。そして、リール停止処理S540において、ストップボタン134乃至136が操作されて図柄表示窓の入賞ライン上に停止した図柄組合せが予め定めた入賞役の図柄組合せである判断された場合は入賞となる。
【0068】
例えば、入賞ライン104上に左帯21番の図柄(白7)、中帯16番の図柄(白7)、右帯7番の図柄が表示されると特定役の入賞となり予め定めたメダル枚数をメダル払出口150から受皿に払出され、この場合は、次回から特別遊技が開始される。従って、遊技者は、予め定めた図柄組合せが入賞ライン上に停止するように所定の図柄を狙うことになる。
【0069】
入賞があると判断された場合は、メダル払出処理S560において、入賞役に対応して予め定めたメダル枚数をメダル払出口150から受皿151に払出すことで1回の遊技が終了する。以下、上述した処理を繰り返すことにより遊技が進行することとなる。
【0070】
(表示回路405)
次に図4及び図7を用いて、表示回路405の回路構成について以下詳細に説明する。表示回路405は、CPU400が出力インターフェース407及びシリアルインターフェース406を介して、行駆動部702と列駆動部701を制御することで、発光体表示器170の発光ダイオード700を選択的に点灯/消灯させる回路である。
【0071】
本実施形態においては、発光ダイオード700を、8×8個を1セットとして、マトリックス状に4セット配置させ、更にこれを1ブロックとして横方向に4ブロック配置し、16行×64列のドットマトリックス状に構成している。このため、8ビットのアドレスデコーダ(703及び704)を2個設けることで16行の行指定を行う。なお、本実施形態では、説明の便宜上、発光ダイオード700の縦方向を行と称し、横方向を列と称しているが、本発明においては縦方向及び横方向のいずれを行又は列と称してもよい。また、行数、列数は16×64に限られるわけではない。
【0072】
A0〜A3は、発光ダイオード700を行単位で選択するためのパルス信号が供給される信号線であり、パルス信号はCPU400の制御により出力インターフェース407から出力される。本実施形態の場合、A0〜A2には点灯する発光ダイオード700の行単位の選択をアドレスデコーダ703及び704毎に行うパルス信号が供給され、A3にはアドレスデコーダ703とアドレスデコーダ704の切換えを行うためのパルス信号が供給され、これらにより16行分の選択を行うようにしている。
【0073】
図8の(a)に示すように、A0の信号線には1回の割込み周期(1ms)、A1は2回の割込み周期(2ms)、A2は4回の割込み周期(4ms)、A3は8回の割込み周期(8ms)で各々信号が送信されている。
【0074】
図8の(b)に示すように、例えば、行番号0は:(A0、A1、A2,A3)=(0、0、0、0)、行番号1は(A0、A1、A2,A3)=(1、0、0、0)、行番号2は:(A0、A1、A2,A3)=(0、1、0、0)・・・となり、行番号15:(A0、A1、A2,A3)=(1、1、1、1)の後は行番号0に戻り、以降は行番号0〜行番号15を順次繰返すことになる。
【0075】
従って、CPU400は、発光体表示器170の各行を1ms毎にスキャンニングすることとなる。
【0076】
ここで、A0に供給される最短周期(最大周波数)のパルス信号を基準パルス信号と呼ぶ。そして、A1乃至A3は、この基準パルス信号を分周パルス信号である。このように本実施形態では、発光ダイオード700を行単位で構成するパルス信号を基準パルス信号とその分周パルス信号とから構成する。
【0077】
分周パルス信号(その数及び周波数)は、発光ダイオード700の行数に応じて設定される。すなわち、発光ダイオード700の各行をアドレスデコーダ703及び704が指定するに足るように設定されればよい。
【0078】
例えば、行数が4以下の場合、分周パルス信号は1つで、周波数は1/2となる。また、行数が8以下の場合、分周パルス信号は2つで、周波数は、1/2と、1/4となる。すなわち、分周パルス信号の数をkとした場合、k番目の分周パルス信号の周波数は、基準パルス信号の周波数Nに対して、N/2となり、k−1番目の分周パルス信号の周波数は、N/2k−1となり、以下、同様である。
【0079】
分周パルス信号は、基準パルス信号をカウントする等して基準パルス信号から生成してもよいが、上述した周波数に設定されれば基準パルス信号から直接生成しなくとも独立して生成してもよく、本書において分周パルス信号とはそのいずれも含む。
【0080】
また、本実施形態では、パルス信号を出力する出力部として、出力インターフェース407から基準パルス信号と分周パルス信号とを共に出力するようにしているが、例えば、基準パルス信号を発生する回路と、該回路から発生される基準パルスから分周パルス信号を発生する別の回路と、から該出力部を構成することも可能である。
【0081】
次に、アドレスデコーダ703及び704は、出力インターフェース407から出力される各パルス信号をデコードし、駆動する発光ダイオード700の行を行駆動部702に対して指示する信号を出力する。
【0082】
行駆動部702は、発光ダイオード700を行単位で選択的に駆動する回路であり、例えば、トランジスタ等の増幅回路であって、各アドレスデコーダ703及び704によりスキャンニングされている行番号の信号線に電流を出力する。
【0083】
次に、図9(a)は、列駆動部701の回路図である。列駆動部701は、発光ダイオード700を列単位で選択的に駆動する回路であって、本実施形態の場合、列駆動部701を4つ設け、各列駆動部701がそれぞれ16列分を駆動する場合を想定している。また、列駆動部701は、CPU400の制御によりシリアルインターフェース406から送信されたシリアル信号に基づいて各列の発光ダイオード700を選択的に接地する。この結果、行駆動部702と列駆動部701との双方により選択された発光ダイオード700が点灯することになる。
【0084】
列駆動部701は、図9の(a)に示すように、シリアルインターフェース406から送信される64ビットのシリアル信号をSIN端子から受信し、これが順次16ビットシフトレジスタに入力される。
【0085】
シリアル信号は、CLOCK端子にシステムクロックの8分周の割込み時間(例えば2.5MHz)が入力されるごとに、シフトレジスタに入力される。64ビットのシリアル信号は、SOUT端子から隣の列駆動部のSIN端子に順次入力される。
【0086】
その後、アドレスデコーダ703及び704のスキャンニングに同期してCPU400から1ms毎の割込み信号がLATCH端子に入力されると16ビットレジスタのビット情報がラッチ回路701aにラッチされる。即ち、CPU400は、行信号を出力された直後にLATCH信号をLATCH端子に入力するように制御する。なお、CPU400は、行信号を出力するとき、チラツキを防止するため消灯信号を図9(a)に示すSTROBE端子に出力した後にアドレスの切換えを行うようにすることもできる。
【0087】
ラッチ回路701aにラッチされた信号は、ANDゲート701bを介してFET701cへ入力され、FET701cがスイッチングして選択された列の発光ダイオード700の端子を接地する。なお、通常、STROBE端子は(L)レベルに設定されているので、ANDゲート701bには常に(H)レベルが入力されることになる。また、BEO端子には、後述する発光体保護回路705からの信号が入力される。
【0088】
次に、発光体保護回路705について説明する。本実施形態において、表示回路405は、ダイナミック点灯方式で制御している。ダイナミック点灯方式では、発光ダイオードを高輝度で発光させて使用するため、一般にスタティック点灯方式に比べて定格電流より多くの電流を印加するようにしている。例えば、定格電流10mA〜20mAに対して2.5倍の50mAの電流が印加される。
【0089】
このため、何らかの異常が生じた場合、例えば、副制御部に何らかのトラブルが発生し、発光ダイオード700に過剰な電流が印加されてこれを破損してしまうおそれがある。
【0090】
発光体保護回路705はこのような場合に、発光ダイオード700を保護するための回路であり、信号線A0に供給される基準パルス信号に基づいて、各列駆動部701に発光ダイオード700の駆動を停止させる信号を出力する停止信号出力部として機能する。
【0091】
以下、図9の(b)を用いて、発光体保護回路705の構成の一例について説明する。本実施形態では、発光体保護回路705に単安定マルチバイブレータ705aを使用している。本実施形態では、マルチバイブレータ705aとして、HD74HC4538を想定している。このICには、1パッケージに2つの単安定型マルチバイブレータが組み込まれているが、本実施形態では1つのみ使用する。
【0092】
本実施形態において、発光体保護回路705は、最も信号変化の多い信号線A0の基準パルス信号を検出している。分周パルス信号は検出しない。
【0093】
発光体保護回路705の単安定マルチバイブレータ705aのB端子には、基準パルス信号の反転信号が入力され、また、A端子は接地されており、ORゲートにおいてこれらのORが取られる。単安定マルチバイブレータ705aでは、ORゲートから入力される立下り信号の変化点をトリガーとしてQ端子に(H)レベルの信号を出力すると共に、端子T1及びT2間に接続されたコンデンサ705bの放電を開始する。逆に、ORゲートから入力される立上がり信号の変化点をトリガーとしてコンデンサ705bの充電を開始する(この場合Q端子は(H)レベルのままである)。
【0094】
従って、1msの周期で基準パルス信号が(H)レベルと(L)レベルとで変化するため、1msごとに変化点が発生しており、コンデンサ705bは、1msごとに放電と充電を繰り返すが、一定量充電された状態になっている。
【0095】
ところが、例えば、何らかの異常が副制御部に発生した場合やノイズ等の原因によって、基準パルス信号が所定時間一定値になった場合、すなわち、(H)レベルか(L)レベルになった場合、変化点の信号が入力されないため最初の立上がり信号をトリガーにしてコンデンサ705bの放電が継続して開始される。
【0096】
本実施形態では、コンデンサ容量を0.1μF、抵抗器705cの抵抗値を470kΩと想定しており、放電時間(時定数T=0.7×R×C)を32.9msとしている。コンデンサ705bの放電が終了するとQ端子の信号が(H)レベルから(L)レベルへ変化する。
【0097】
図8(c)は、A0信号線の基準パルス信号とQ端子から出力される信号のタイミングチャートである。同図の上方のタイミングチャートは、基準パルス信号が所定時間(H)レベルになったまま場合であって、その立下り信号をトリガーにして7ms後に、Q端子から(L)レベルの信号を出力している態様を示している。
【0098】
一方、同図の下方のタイミングチャートは、基準パルス信号が所定時間(L)レベルになったまま場合であって、この場合も同様にその立下り信号をトリガーにして7ms後にQ端子から(L)レベルの信号を出力している態様を示している。
【0099】
このように発光体保護回路705のQ端子から(L)レベルの信号が出力されると、図9の(a)、(b)に示すように、列駆動部701のBEO端子が(L)レベルとなり、BEO端子側のANDゲートが(L)レベルとなる。よって、列駆動部701にラッチされた信号が(H)レベルであっても、FET701cに入力されるANDゲート701bの信号は(L)レベルとなり、FET701cはOFFとなるから、D1〜D16列の発光ダイオード700には電流が流れず、これを消灯させることができ、発光ダイオード700の破損を免れる。
【0100】
このように本実施形態では、ダイナミック点灯方式を採用しながら、発光ダイオード700を保護することができる。また、基準パルス信号のみを監視すれば足り、各発光ダイオード700に供給される信号を個別に監視する必要がないので、回路の部品数を低減することができる。
【0101】
なお、発光体保護回路705に設けた抵抗器705cは図9(b)に示すように、可変抵抗器とすることで、スロットマシン100の設置者等がコンデンサ705bの放電時間を任意に設定できるようにすることもできる。即ち、スロットマシン100に抵抗器705cの抵抗をコントロールするためのスイッチ等を設け、デバック時には、コンデンサ705bの放電時間を短時間に設定して発光ダイオード700の破損を保護し、製品化された場合は、誤動作の発生が少ないことを考慮して放電時間を長時間に設定することもできる。
【0102】
【発明の効果】
以上詳細に説明したように、本発明によれば、表示器の発光素子を保護するにあたり、部品数を低減できる遊技台を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るスロットマシン100の正面図である。
【図2】スロットマシン100の主制御部の構成を示すブロック図である。
【図3】スロットマシン100の副制御部の構成を示すブロック図である。
【図4】スロットマシン100の発光制御部の構成を示すブロック図である。
【図5】スロットマシン100の遊技基本処理を示すフローチャートである。
【図6】スロットマシン100のリールに貼付される帯の例を示す図である。
【図7】スロットマシン100の表示回路405のブロック図である。
【図8】(a)は、信号線A0乃至A3に供給されるパルス信号のタイミングチャート、(b)は、各信号線A0乃至A3のパルス信号と選択される行との関係を示す図、(c)は、基準パルス信号と発光体保護回路705から出力される信号との関係を示す図である。
【図9】(a)は、列駆動部701のブロック図、(b)発光体保護回路705のブロック図である。
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a gaming machine such as a slot machine (pachislot) and a pachinko machine, and more particularly to a gaming machine having a display.
[0002]
[Prior art]
In order to improve the playability, a gaming table such as a slot machine and a pachinko machine is provided with various indicators, for example, to display figures and characters according to a game state. As such a display, for example, a display has been proposed in which a plurality of light-emitting elements such as LEDs are arranged and drive-controlled by a dynamic lighting method.
[0003]
Here, the drive control by the dynamic lighting method is advantageous in that the number of drivers and the like can be reduced as compared with the static lighting method, but on the other hand, in order to obtain sufficient luminance of the light emitting element, a larger current is required than in the static lighting method. It is necessary to supply a current to the light emitting element, and a current higher than the rated current may be supplied in some cases. For this reason, if any abnormality occurs in the drive circuit, an excessive current may flow through the light emitting element, and the light emitting element may be damaged.
[0004]
Therefore, in the case of the dynamic lighting method, it has been proposed to provide a protection circuit for protecting the light emitting element. As such a protection circuit, for example, a protection circuit described in Japanese Patent Application Laid-Open No. 62-165892 has been proposed. In this protection circuit, an OR of each signal for selecting an LED to emit light is input to a monostable multivibrator, and if any of the signals becomes abnormal, for example, the signal goes high for a certain time or longer. This is detected by the monostable multivibrator, and a signal for stopping light emission of the LED is output.
[0005]
[Problems to be solved by the invention]
However, in gaming machines such as slot machines and pachinko machines, the number of components is required to be reduced for reasons such as cost reduction. However, conventional protection circuits do not always reduce the number of components. Even in the protection circuit described in Japanese Patent Application Laid-Open No. 62-165692, each signal needs to be ORed, and an OR circuit is required in proportion to the number of light emitting elements.
[0006]
Accordingly, it is an object of the present invention to provide a game console capable of reducing the number of components in protecting a light emitting element of a display.
[0007]
[Means for Solving the Problems]
According to the present invention, a plurality of light emitting elements are arranged in a matrix, in a gaming table equipped with a dynamically lit display,
A column driving unit that selectively drives the light emitting elements in column units;
A row driving unit that selectively drives the light emitting elements in row units;
A pulse signal for selecting the light-emitting elements in row units, a reference pulse signal, and a frequency-divided pulse signal of the reference pulse signal, wherein one or a plurality of pulses are set according to the number of rows of the light-emitting elements. An output unit that outputs a pulse signal including the divided pulse signal of
A decoding unit that decodes a pulse signal from the output unit and instructs the row driving unit of a row of the light emitting elements to be driven,
A stop signal output unit that outputs a signal to stop driving of the light emitting element to the column drive unit based on the reference pulse signal;
Is provided.
[0008]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the present embodiment, a slot machine will be described as an example, but the present invention is also applicable to other gaming machines such as pachinko machines. FIG. 1 is a front view of a slot machine 100 according to one embodiment of the present invention.
[0009]
In the center of the slot machine 100 shown in FIG. 1, three reels (a left reel 110, a middle reel 111, and a right reel 112) each having a plurality of types of symbols arranged on an outer peripheral surface are housed. It is configured to be able to rotate. In the present embodiment, each symbol is printed on a later-described band at an equal interval by an appropriate number (for example, 21 symbols), which is attached to each of the reels 110 to 112.
[0010]
When viewed from the player, three symbols on the reels 110 to 112 are displayed in a vertical direction from the respective symbol display windows 101 to 103, so that a total of nine symbols can be seen. By rotating each of the reels 110 to 112, the combination of symbols seen by the player changes.
[0011]
In the present embodiment, in order to display the combination of symbols in a variable manner, a plurality of reels provided with a plurality of types of symbols are provided in a plurality of rows, and each reel is configured to be rotatable. , It is also possible to change the combination of pictures in a similar manner. Further, in the present embodiment, three reels are provided inside the center of the slot machine 10, but the number of reels and the installation positions of the reels are not limited thereto.
[0012]
On the back of each of the reels 110 to 112, a backlight (not shown) for illuminating each symbol displayed on each symbol display window 101 to 103 is arranged. It is desirable that the backlight be shielded for each symbol so that the individual symbols can be evenly illuminated.
[0013]
The winning display lamp 120 is a lamp indicating a winning line that is valid for each game. The activated pay line is determined in advance by the number of game media (medals are assumed in the present embodiment) inserted into the slot machine 100. For example, when one medal is inserted, the middle horizontal winning line 104 is inserted, and when two medals are inserted, the upper horizontal winning line 105 and the lower horizontal winning line 106 are added, and three medals are added. When a number of coins is inserted, the five lines, in which the lower right pay line 107 and the lower left pay line 108 are added, are activated as pay lines. The number of winning lines is not limited to five.
[0014]
The start lamp 121 is a lamp that informs the player that the reels 110 to 112 are in a rotatable state. The re-game lamp 122 is a lamp for notifying a player that the current game is re-gameable (medal does not need to be inserted) when a re-game which is one of the winning combinations in the previous game is won. . The notification lamp 123 is a lamp that notifies a player that a specific winning combination has been internally won in an internal lottery described later. The payout number display 124 is a display for displaying the number of medals to be paid out to the player as a result of winning a certain winning combination.
[0015]
The number-of-games display 125 is a display for displaying the number of games during a special game described later, the number of winnings of a predetermined winning combination, and the like. The stored number display 126 is a display for displaying the number of medals that are electronically stored in a control unit (to be described later) of the slot machine 100. The medal insertion lamp 127 is a lamp that informs that the player can insert medals through the medal insertion slot 132. The effect lamp 128 is an effect lamp for notifying a player of internal information of the slot machine 100. The medal insertion buttons 130 to 131 are buttons for inserting a predetermined number of medals electronically stored in a control unit of the slot machine 100 described below.
[0016]
In the present embodiment, each time the medal insertion button 130 is pressed, a maximum of three coins are inserted one by one, and when the medal insertion button 131 is pressed, a maximum of three coins are inserted. The medal insertion slot 132 is an insertion slot for a player to insert a medal when starting a game. That is, the medal can be inserted electronically by the medal insertion button 130 or 131, or an actual medal can be inserted from the medal insertion slot 132.
[0017]
The start lever 133 is a lever for starting the rotation of the reels 110 to 112. That is, when the desired number of medals is inserted into the medal insertion slot 132 and the start lever 133 is operated, the reels 101 to 112 start rotating.
[0018]
The stop buttons 134 to 136 are buttons for individually stopping the reels 110 to 112 whose rotation has been started by operating the start lever 133. Note that a light-emitting body may be provided inside each of the stop buttons 134 to 136, and when the stop buttons 134 to 136 can be operated, the light-emitting body can be turned on to notify the player.
[0019]
A storage / payout button 137 is used to settle a medal electronically stored in a control unit (to be described later) of the slot machine 100 and to discharge the medal to a tray 151 from a medal payout port 150 (to be described later). It is a button for switching between the inserted four or more medals and a storage function for electronically storing up to 50 medals obtained by winning.
[0020]
The door key 138 is a key hole for unlocking the front door of the slot machine 100. The panel illuminating lamp 140 is an illuminating lamp that illuminates, from the back, the title configuration drawn on the panel or the winning combination. The medal payout port 150 is a payout port for paying out medals paid out by winning. The medal tray 151 is a container for storing medals paid out from a medal payout exit.
[0021]
The sound hole 152 is a hole for outputting the sound of a speaker provided inside the slot machine 100 to the outside. The upper lamp 160 is a decorative lamp for exciting a special game or the like to be described later.
[0022]
The illuminant display 170 is a display for displaying internal information of the slot machine 100 and the like. Although details will be described later, in the present embodiment, the luminous element display 170 includes a plurality of luminous elements arranged in a matrix and is driven by a dynamic lighting method. In this embodiment, a light emitting diode (LED) is used as a light emitting element, but another light emitting element may be used. In the present embodiment, a light emitting diode protection circuit is provided as will be described later. For example, in a transmission test or the like at the time of debugging, the light emitting diode is prevented from being damaged due to an excessive current at the time of abnormality.
[0023]
Next, the circuit configuration of the control unit of the slot machine 100 will be described in detail with reference to FIGS.
[0024]
(Configuration of main control unit)
The slot machine 100 includes a main control unit that controls a central part of the game, a sub-control unit that controls a display device or the like according to a command command transmitted from the main control unit, and a light-emitting device that responds to a command command from the sub-control unit. And a luminous body control unit for controlling the body display 170.
[0025]
First, the configuration of the main control unit of the slot machine 100 will be described in detail below with reference to FIG. The main control unit includes a CPU 200 as an arithmetic processing unit for controlling the entire main control unit, a data bus and an address bus for the CPU 200 to transmit and receive signals to and from each IC, and a system clock of the main control unit. An oscillator for generating, a ROM 204 for recording commands and data for controlling the main controller, a RAM 205 for temporarily storing data such as the number of stored medals, an interface for transmitting and receiving to and from each device, And a random number generation circuit for generating a counter value used in the internal lottery.
[0026]
The CPU 200 controls each IC described later using a clock obtained by dividing the clock oscillated from the crystal oscillator 201 by the clock circuit 202 as a system clock. For example, when the frequency of the crystal oscillator is 12 MHz, the frequency is divided by the clock circuit 202 and the system clock becomes 6 MHz.
[0027]
The CPU 200 is connected to each IC via a data bus and an address bus, specifies each IC via the address bus, and transmits and receives instruction signals via the data bus. Further, a timer circuit 203 is connected to the CPU 200 via a bus for setting a time for constantly monitoring the level of a sensor described later and a transmission cycle of a motor driving pulse.
[0028]
That is, when the power is turned on, the CPU 200 transmits data for frequency division stored in a predetermined area of the ROM 204 described later to the timer circuit 203 via the data bus. Then, the timer circuit 203 determines a reference time for constantly monitoring a level of a sensor described later and a reference time for transmitting a motor drive pulse based on the received frequency division data. The timer circuit 203 transmits the reference time to the CPU 200 as an interruption time. Therefore, the CPU 200 monitors devices described later based on the timer interruption time.
[0029]
For example, when the system clock of the CPU 200 is set to 6 MHz, the frequency division value of the timer circuit 203 is set to 1/256, and the data for frequency division of the ROM 204 is set to 44, the reference time is 256 × 44 ÷ 6 MHz = 1.877 ms. Become.
[0030]
Next, the CPU 200 stops the ROM 204 storing a program for controlling each IC, a stop position of the reel, lottery data of a winning combination, and the like, and stops the number of medals and reels inserted from the medal insertion slot 132. A RAM 205 for temporarily storing data such as a position is connected.
[0031]
Further, an input interface 206 for receiving an external signal is connected to the CPU 200. For example, a settlement / storage sensor 205, a medal acceptance sensor 206, a stop button sensor 207, The start lever sensor 208 and the medal insertion sensor 209 are accessed. That is, the CPU 200 monitors the level signal of each sensor every interruption time (1.877 ms in the above example).
[0032]
The settlement / storage sensor 205 is provided on the settlement / storage button 137 in FIG. 1. When the settlement / storage sensor 205 is at the H level, the CPU 200 switches the storage function to the settlement function and the settlement function to the storage function. Switching is in progress. Two medal acceptance sensors 206 are provided inside the medal insertion slot 132, and detect the level of each sensor to determine whether or not a medal has passed. The stop button sensor 207 is provided for each of the stop buttons 134 to 136, and detects an operation of the stop button by the player. The start lever sensor 208 is provided on the start lever 133 and detects a start operation of the player.
[0033]
The medal insertion sensor 209 is installed on each of the medal insertion buttons 130 and 131, and detects whether or not to insert the number of medals electronically stored in the RAM 205 as gaming medals.
[0034]
That is, the CPU 200 electronically inserts one stored medal when the medal insertion sensor 209 corresponding to the medal insertion button 130 is at the H level, and when the medal insertion sensor 209 corresponding to the medal insertion button 131 is at the H level. , And a maximum of three stored medals are inserted electronically. Here, the maximum of three means that two coins are inserted when the number of stored medals is two, and one when one is stored. Each sensor may be a non-contact sensor or a contact sensor (switch).
[0035]
An output interface 210 for transmitting a command to a sub-control unit described later is connected to a data bus of the CPU 200. The transmission of the command from the main control unit to the sub control unit is transmitted for each step of the game basic processing described later. For example, when a medal is inserted from the medal insertion slot 132, a medal insertion command is transmitted, and when the start lever 133 is operated, a start command is transmitted. Therefore, the sub control unit can sequentially grasp the game state of the main control unit by receiving these commands.
[0036]
Further, the CPU 200 has an output interface 218 and an input interface 219 connected to an address bus via an address decode circuit 212. The CPU 200 transmits and receives signals to and from external devices via these interfaces.
[0037]
The output interface 218 includes a reel motor drive unit 213 for driving a reel, a hopper motor drive unit 214 for driving a hopper motor for paying out medals stored in a bucket from a medal payout port 150, and a winning line. 120, a start lamp 121, a re-game lamp 122, a notification lamp 123, a game lamp 215 for detecting a signal for turning on / off the medal insertion lamp 127, a payout number display 124 for displaying the payout number, and a display of the number of games. A 7-segment display 216 such as a game number display 125 for displaying the number of stored games and a stored number display 126 for displaying the stored number is connected.
[0038]
The CPU 200 inputs a signal of the index sensor 217 via the input interface 219. The index sensor 217 is installed at a predetermined position on the reel mounting frame, and is set to the H level every time a projection provided on the reel member passes through the index sensor 217. Upon detecting this signal, the CPU 200 determines that the reel has made one revolution with the index sensor as a reference position, and resets the reel position to zero.
[0039]
A random number generation circuit 220 is connected to the CPU 200 via a data bus. The random number generation circuit 220 is an increment counter that increments the clock oscillated from the crystal oscillator 201 and the crystal oscillator 211 until a predetermined value is reached, and outputs a count value at a certain point in time to the CPU 200. Is used for various lottery processes. The random number generation circuit 220 according to the present embodiment includes two random number counters. For example, a counter that increments a value from 0 to 65535 using the clock frequency of the oscillator 201 and a counter that increments a value from 0 to 16777215 using the clock frequency of the oscillator 211 are provided.
[0040]
Therefore, when the clock frequency of the oscillator 201 is 12 MHz and the clock frequency of the oscillator 211 is 14.318 MHz, the time required for each counter in one week is 4.477 ms and 1398.1 ms. Therefore, if the time required for one game is 4.1 seconds, each counter is updated 902 to 903 times.
[0041]
(Configuration of sub-control unit)
Next, the circuit configuration of the sub control unit of the slot machine 100 will be described in detail below with reference to FIG. The sub-control unit controls each display device according to a command command transmitted from the main control unit, and includes a data bus and an address for transmitting and receiving signals to and from the CPU 300 as an arithmetic processing device and each IC. A bus, an oscillator 301 for generating a system clock for the sub-control unit, a ROM 310 for recording commands and data for controlling the sub-control unit, a RAM 304 for temporarily storing data to be transmitted and received, And an interface for transmitting and receiving signals to and from the device.
[0042]
The CPU 300 uses a clock oscillated from a clock 301 which is a crystal oscillator as a system clock. In the sub control unit according to the present embodiment, the oscillated clock is corrected by the clock correction circuit 302. The CPU 300 is connected to each control IC via a data bus and an address bus. That is, the CPU 300 designates each IC via the address bus, and transmits and receives each command signal via the data bus.
[0043]
A timer circuit 303 for setting a time for constantly monitoring a lamp, a switch, and the like, which will be described later, is connected to the CPU 300 via each bus. Since the setting of the reference time of the sub control unit is the same as that of the main control unit, the description is omitted.
[0044]
A RAM 304 for temporarily storing data for transmitting and receiving signals to and from each display is connected to the CPU 300 via each bus. The CPU 300 is connected to an input / output interface 305 for transmitting and receiving external signals. The input / output interface 305 displays the symbols of the reels 110 to 112 appearing in the symbol display windows 101 to 103 on the back. A backlight 306 for more illumination, a door sensor 307 for detecting the opening and closing of the front door, and a reset switch 308 for clearing data in the RAM 304 are connected.
[0045]
An input interface 309 for receiving a command from the main control unit via the data bus is connected to the CPU 300, and sub-controls such as effects for enlivening the entire game based on the command received from the input interface 309 are performed. Done. Further, the CPU 300 is connected via a data bus and an address bus to a ROM 310 in which a lighting pattern for controlling a backlight and data for controlling a display are stored. Therefore, the CPU 300 obtains necessary data from the ROM 310 via the data bus and controls each display.
[0046]
The tone generator IC 311 is connected to the data bus and the address bus of the CPU 300. The sound source IC 311 controls sound according to a command from the CPU 300. The sound source IC 311 is connected to a ROM 312 in which sound data is stored. The sound source IC 311 amplifies the sound data obtained from the ROM 312 by the amplifier 313 and outputs the sound data from the speaker 314. The player can hear the sound output through the sound hole 152.
[0047]
An address decoder 315 for selecting an external IC is connected to the CPU 300 in the same manner as the main control unit. The input interface 309 for receiving a command from the main control unit is connected to the address decoder 315. , An input interface 321 for inputting a signal from a light emitter control unit described later, a clock IC 322, and an output interface 324 for outputting a signal to the seven segments. .
[0048]
Further, a demultiplexer 319 is connected to the output interface 320. The demultiplexer 319 analyzes the signal transmitted from the output interface 320 and transmits the signal to each display. That is, the demultiplexer 319 controls signals to the panel illumination lamp 140, the upper lamp 160, and the effect lamp 128 according to the data received from the CPU 300.
[0049]
The CPU 300 transmits a command to the light emitter control unit described later via the demultiplexer 319. Conversely, the CPU 300 receives a signal from the light emitter control unit via the input interface 321. That is, the CPU 300 performs two-way communication with the light emitter control unit via the demultiplexer 319 and the input interface 321.
[0050]
Specifically, when a command transmitted from the sub-control unit is received by the illuminant control unit, the illuminant control unit performs processing such as displaying, for example, a figure or a character of a fish school on the illuminant display 170 described later. Is executed. When the predetermined display is completed, the illuminant control unit transmits a message to that effect to the sub control unit. Therefore, since the sub-control unit can confirm that the command of the command transmitted by the sub-control unit has been executed, it is possible to synchronize the display timing, and it is possible to prevent the illuminator display 170 from malfunctioning. .
[0051]
A clock IC 322 is connected to the CPU 300 via a data bus and an address bus. Thereby, the sub control unit can acquire the time. Further, a 7-segment display 323 is connected to the CPU 300 via an output interface 324, so that the setting information of the sub-control unit can be displayed to a person in the hall where the slot machine 100 is installed.
[0052]
(Configuration of illuminant control unit)
Next, the circuit configuration of the light emitter control unit will be described in detail below with reference to FIG. The illuminant display unit controls the display circuit 405 according to a command transmitted from the sub control unit.
[0053]
The light emitter control unit includes a CPU 400 as an arithmetic processing unit, a data bus and an address bus for transmitting and receiving signals to and from each IC, an oscillator 402 for generating a system clock of the light emitter control unit, The ROM 410 stores data and a program for controlling the display circuit 405, a RAM 404 for temporarily storing data to be transmitted and received, and an interface for transmitting and receiving signals to and from the display circuit 405.
[0054]
The CPU 400 uses the clock frequency oscillated from the crystal oscillator 402 as the system clock of the light emitter control unit. The clock correction circuit 401 also performs clock correction in the light emitter control unit in the same manner as the sub control unit.
[0055]
The CPU 400 is connected to each IC via a data bus and an address bus, similarly to the sub control unit. The CPU 400 is connected to each bus with a timer circuit 403 for setting a time for scanning signal lines of the matrix driving units 701 and 702 of the light emitting diode 700 described later. The scanning time of the light emitting diode is the same as that of the main control unit. When the power is supplied to the CPU 400, the CPU 400 transmits data stored in a predetermined area of a ROM 410 to be described later to the timer circuit 403 via a data bus. Determined by That is, the timer circuit 403 calculates a reference time from the received data, and transmits the elapse of the reference time to the CPU 400 at predetermined time intervals. Then, the CPU 400 receives the reference time and transmits a signal to the display circuit 405. In the light emitter control unit according to the present embodiment, the system clock is set to 20 MHz and the reference time is set to 1.0 ms.
[0056]
Next, an input interface 408 for receiving a command transmitted from the sub-control unit and an output interface 409 for transmitting an answer signal for synchronizing the luminous body control unit and the sub-control unit are provided to the CPU 400. Are connected via each bus. The CPU 400 includes a ROM 410 storing a program for controlling transmission and reception of data and signals for displaying predetermined graphics and characters on a display circuit 405, which will be described later, and data for controlling the display circuit 405. RAM 411 as a work area for temporarily storing is connected via each bus.
[0057]
The CPU 400 includes a serial interface 406 for transmitting a serial signal to the column driving unit 701 of the light emitting diode 700 and an output interface 407 for transmitting a signal to the row driving unit 702 of the light emitting diode 700. Connected through. The CPU 400 analyzes the command received from the sub control unit, acquires data to be displayed on the display circuit 405 from the ROM 410, and controls the column and row driving units 701 and 702 for each reference time set by the timer circuit 403. The control causes the light emitting diode 700 to display a predetermined figure or character.
[0058]
(Outline of the game)
Next, the outline of the gaming configuration of the slot machine according to the embodiment of the present invention will be described in detail below with reference to the flowchart of FIG.
[0059]
In the medal acceptance process S500, it is determined whether or not a medal has been inserted. There are two cases of inserting medals: inserting medals from the medal insertion slot 132, and inserting medals that are stored electronically by depressing the medal insertion button 130 or 131. When a medal is inserted, it is determined whether or not the start lever 133 has been operated in a start operation receiving process S510.
[0060]
In the start operation receiving process S510, when the start lever 133 is operated, the number of inserted medals is determined, and valid pay lines 104 to 107 are determined.
[0061]
In the internal lottery process S520, the value of the counter is obtained from the random number generation circuit 220 and stored in a predetermined area set in the RAM 205, and the CPU 200 determines the obtained value of the counter and the lottery stored in the ROM 204 in advance. An internal lottery is performed to determine whether the internal winning of the winning combination is successful or not by collating with the data. Note that the result of the internal lottery of the winning combination is transmitted to the sub-control via the output interface 210, so that the sub-control unit can also grasp the result of the internal lottery.
[0062]
In the reel rotation processing S530, the rotation of the reels 110 to 112 is started in response to the operation of the start lever 133. After the reels 110 to 112 rotate, the CPU 200 proceeds to the reel stop processing S540 after waiting for the reels 110 to 112 to rotate at a constant speed.
[0063]
In the reel stop processing S540, the operation of the stop buttons 134 to 136 is received. At this time, the player can be notified of acceptance of the stop button by turning on the illuminant incorporated in the stop buttons 134 to 136.
[0064]
When any of the stop buttons 134 to 136 is operated, the reels are displayed in a predetermined number of sliding symbols according to the result of the internal lottery of the winning combination with reference to the reel stop positions developed in the RAM 205. The windows are stopped. Thereafter, the CPU 200 determines whether or not all the reels 110 to 112 have stopped, and proceeds to the winning determination processing S550 if stopped.
[0065]
In the winning determination process S550, it is determined whether the symbol combination on the activated winning line is the symbol combination corresponding to the winning combination, among the symbol combinations stopped and displayed on the symbol display window.
[0066]
The outline of the winning determination processing S550 will be described in detail below with reference to FIG. The bands shown in FIG. 6 are attached to the reels 110 to 112 of the slot machine 100 according to the embodiment.
[0067]
The numbers described on the left side of the band in FIG. 6 indicate the symbol numbers, and the CPU 200 controls the rotation and stop of the reel based on the numbers. Then, in the reel stop processing S540, when the stop buttons 134 to 136 are operated and the symbol combination stopped on the winning line of the symbol display window is determined to be the symbol combination of the predetermined winning combination, a winning is achieved.
[0068]
For example, when the symbol of the left band 21 (white 7), the symbol of the middle band 16 (white 7), and the symbol of the right band 7 are displayed on the winning line 104, the winning of the specific role is achieved and the predetermined number of medals is determined. Is paid out to the tray from the medal payout exit 150, and in this case, the special game is started from the next time. Therefore, the player aims at a predetermined symbol so that the predetermined symbol combination stops on the winning line.
[0069]
If it is determined that there is a prize, one game is ended by paying out a predetermined number of medals corresponding to the winning combination from the medal payout exit 150 to the receiving tray 151 in the medal payout process S560. Hereinafter, the game proceeds by repeating the above-described processing.
[0070]
(Display circuit 405)
Next, the circuit configuration of the display circuit 405 will be described in detail below with reference to FIGS. The display circuit 405 selectively turns on / off the light emitting diode 700 of the light emitting device display 170 by the CPU 400 controlling the row driving unit 702 and the column driving unit 701 via the output interface 407 and the serial interface 406. Circuit.
[0071]
In the present embodiment, four sets of light emitting diodes 700 are arranged in a matrix with 8 × 8 as one set, and further four blocks are arranged in the horizontal direction as one block, thereby forming a dot matrix of 16 rows × 64 columns. It is configured in a shape. Therefore, by providing two 8-bit address decoders (703 and 704), 16 rows are designated. In the present embodiment, for convenience of description, the vertical direction of the light emitting diode 700 is referred to as a row, and the horizontal direction is referred to as a column. In the present invention, any of the vertical direction and the horizontal direction is referred to as a row or a column. Is also good. Further, the number of rows and the number of columns are not limited to 16 × 64.
[0072]
A0 to A3 are signal lines to which pulse signals for selecting the light emitting diodes 700 on a row basis are supplied. The pulse signals are output from the output interface 407 under the control of the CPU 400. In the case of the present embodiment, A0 to A2 are supplied with a pulse signal for selecting the light emitting diodes 700 to be turned on in row units for each of the address decoders 703 and 704, and A3 switches between the address decoder 703 and the address decoder 704. Pulse signals are supplied, and these are used to select 16 rows.
[0073]
As shown in FIG. 8A, the signal line of A0 has one interrupt cycle (1 ms), A1 has two interrupt cycles (2 ms), A2 has four interrupt cycles (4 ms), and A3 has Each signal is transmitted in eight interrupt cycles (8 ms).
[0074]
As shown in FIG. 8B, for example, the row number 0 is: (A0, A1, A2, A3) = (0, 0, 0, 0), and the row number 1 is (A0, A1, A2, A3). ) = (1, 0, 0, 0), and the row number 2 is: (A0, A1, A2, A3) = (0, 1, 0, 0), and the row number 15: (A0, A1, After (A2, A3) = (1, 1, 1, 1), the process returns to the line number 0, and thereafter, the line numbers 0 to 15 are sequentially repeated.
[0075]
Therefore, the CPU 400 scans each row of the luminous element display 170 every 1 ms.
[0076]
Here, the pulse signal of the shortest cycle (maximum frequency) supplied to A0 is referred to as a reference pulse signal. A1 to A3 are pulse signals obtained by dividing this reference pulse signal. As described above, in the present embodiment, the pulse signal that configures the light emitting diode 700 in units of rows is configured by the reference pulse signal and the frequency-divided pulse signal.
[0077]
The frequency-divided pulse signals (the number and frequency) are set according to the number of rows of the light emitting diodes 700. That is, it is sufficient that the address decoders 703 and 704 are sufficient to specify each row of the light emitting diodes 700.
[0078]
For example, when the number of rows is four or less, the frequency-divided pulse signal is one and the frequency is 1 /. When the number of rows is eight or less, there are two frequency-divided pulse signals, and the frequencies are 1/2 and 1/4. That is, when the number of frequency-divided pulse signals is k, the frequency of the k-th frequency-divided pulse signal is N / 2 with respect to the frequency N of the reference pulse signal. k And the frequency of the (k-1) th divided pulse signal is N / 2 k-1 The same applies hereinafter.
[0079]
The frequency-divided pulse signal may be generated from the reference pulse signal by counting the reference pulse signal or the like. However, if the frequency is set to the above-described frequency, the frequency-divided pulse signal may not be directly generated from the reference pulse signal but may be generated independently. In this document, the frequency-divided pulse signal includes any of them.
[0080]
In the present embodiment, the output unit that outputs the pulse signal outputs both the reference pulse signal and the frequency-divided pulse signal from the output interface 407. For example, a circuit that generates the reference pulse signal, It is also possible to constitute the output section from another circuit that generates a frequency-divided pulse signal from a reference pulse generated from the circuit.
[0081]
Next, the address decoders 703 and 704 decode each pulse signal output from the output interface 407 and output a signal indicating the row of the light emitting diode 700 to be driven to the row driving unit 702.
[0082]
The row driving unit 702 is a circuit that selectively drives the light emitting diodes 700 in row units. For example, the row driving unit 702 is an amplifier circuit such as a transistor, and a signal line of a row number scanned by each of the address decoders 703 and 704. Output current.
[0083]
Next, FIG. 9A is a circuit diagram of the column driving unit 701. The column driving unit 701 is a circuit for selectively driving the light emitting diodes 700 in column units. In the case of the present embodiment, four column driving units 701 are provided, and each column driving unit 701 drives 16 columns. Is assumed. The column driving unit 701 selectively grounds the light emitting diodes 700 in each column based on the serial signal transmitted from the serial interface 406 under the control of the CPU 400. As a result, the light emitting diode 700 selected by both the row driver 702 and the column driver 701 is turned on.
[0084]
As shown in FIG. 9A, the column driver 701 receives a 64-bit serial signal transmitted from the serial interface 406 from the SIN terminal, and sequentially inputs the serial signal to the 16-bit shift register.
[0085]
The serial signal is input to the shift register every time an interrupt time (for example, 2.5 MHz) of the system clock divided by 8 is input to the CLOCK terminal. The 64-bit serial signal is sequentially input from the SOUT terminal to the SIN terminal of the adjacent column driving unit.
[0086]
Thereafter, when an interrupt signal every 1 ms is input from the CPU 400 to the LATCH terminal in synchronization with the scanning of the address decoders 703 and 704, the bit information of the 16-bit register is latched by the latch circuit 701a. That is, the CPU 400 controls the LATCH signal to be input to the LATCH terminal immediately after the row signal is output. Note that when outputting the row signal, the CPU 400 may switch the address after outputting a turn-off signal to the STROBE terminal shown in FIG. 9A to prevent flicker.
[0087]
The signal latched by the latch circuit 701a is input to the FET 701c via the AND gate 701b, and the FET 701c switches to ground the terminal of the light emitting diode 700 in the selected column. Since the STROBE terminal is normally set at the (L) level, the (H) level is always input to the AND gate 701b. In addition, a signal from a luminous body protection circuit 705 described later is input to the BEO terminal.
[0088]
Next, the luminous body protection circuit 705 will be described. In the present embodiment, the display circuit 405 is controlled by a dynamic lighting method. In the dynamic lighting method, since the light emitting diode emits light with high luminance and is used, a current larger than the rated current is generally applied as compared with the static lighting method. For example, a current of 50 mA, which is 2.5 times the rated current of 10 mA to 20 mA, is applied.
[0089]
For this reason, if any abnormality occurs, for example, some trouble may occur in the sub-control unit, and an excessive current may be applied to the light emitting diode 700 to damage it.
[0090]
The luminous body protection circuit 705 is a circuit for protecting the light emitting diode 700 in such a case, and drives the column driving unit 701 to drive the light emitting diode 700 based on the reference pulse signal supplied to the signal line A0. It functions as a stop signal output unit that outputs a signal to stop.
[0091]
Hereinafter, an example of the configuration of the luminous body protection circuit 705 will be described with reference to FIG. In the present embodiment, a monostable multivibrator 705a is used for the light emitter protection circuit 705. In the present embodiment, HD74HC4538 is assumed as the multivibrator 705a. In this IC, two monostable multivibrators are incorporated in one package, but only one is used in this embodiment.
[0092]
In the present embodiment, the luminous body protection circuit 705 detects the reference pulse signal of the signal line A0 where the signal changes most frequently. No divided pulse signal is detected.
[0093]
An inverted signal of the reference pulse signal is input to the B terminal of the monostable multivibrator 705a of the illuminant protection circuit 705, and the A terminal is grounded. These ORs are taken by an OR gate. In the monostable multivibrator 705a, a (H) level signal is output to the Q terminal by using a transition point of the falling signal input from the OR gate as a trigger, and the discharging of the capacitor 705b connected between the terminals T1 and T2 is performed. Start. Conversely, charging of the capacitor 705b is started with the transition point of the rising signal input from the OR gate as a trigger (in this case, the Q terminal remains at the (H) level).
[0094]
Therefore, since the reference pulse signal changes between the (H) level and the (L) level in a cycle of 1 ms, a change point occurs every 1 ms, and the capacitor 705b repeats discharge and charge every 1 ms. The battery has been charged for a certain amount.
[0095]
However, for example, when some abnormality occurs in the sub control unit or when the reference pulse signal has a constant value for a predetermined time due to noise or the like, that is, when the reference pulse signal has a (H) level or a (L) level, Since the signal of the change point is not input, the discharge of the capacitor 705b is continuously started with the first rising signal as a trigger.
[0096]
In the present embodiment, it is assumed that the capacitance of the capacitor is 0.1 μF, the resistance of the resistor 705c is 470 kΩ, and the discharge time (time constant T = 0.7 × R × C) is 32.9 ms. When the discharge of the capacitor 705b ends, the signal at the Q terminal changes from the (H) level to the (L) level.
[0097]
FIG. 8C is a timing chart of the reference pulse signal of the A0 signal line and the signal output from the Q terminal. The upper timing chart in the figure shows the case where the reference pulse signal remains at the (H) level for a predetermined time, and the (L) level signal is output from the Q terminal 7 ms after the falling signal is triggered. FIG.
[0098]
On the other hand, the lower timing chart in the figure shows the case where the reference pulse signal remains at the level for a predetermined time (L). 3) shows a mode in which a level signal is output.
[0099]
When the (L) level signal is output from the Q terminal of the luminous body protection circuit 705, the BEO terminal of the column driving unit 701 is set to (L) as shown in FIGS. Level, and the AND gate on the BEO terminal side becomes (L) level. Therefore, even if the signal latched by the column driver 701 is at the (H) level, the signal of the AND gate 701b input to the FET 701c is at the (L) level, and the FET 701c is turned off. No current flows through the light emitting diode 700, which can be turned off, thereby preventing the light emitting diode 700 from being damaged.
[0100]
As described above, in the present embodiment, the light emitting diode 700 can be protected while employing the dynamic lighting method. Further, it is sufficient to monitor only the reference pulse signal, and it is not necessary to individually monitor the signal supplied to each light emitting diode 700, so that the number of circuit components can be reduced.
[0101]
The resistor 705c provided in the light emitter protection circuit 705 is a variable resistor as shown in FIG. 9B, so that the installer of the slot machine 100 can arbitrarily set the discharge time of the capacitor 705b. You can also do so. That is, a switch or the like for controlling the resistance of the resistor 705c is provided in the slot machine 100, and in the case of debugging, the discharge time of the capacitor 705b is set to a short time to protect the light emitting diode 700 from damage. The discharge time can be set to a long time in consideration of the low occurrence of malfunction.
[0102]
【The invention's effect】
As described in detail above, according to the present invention, it is possible to provide a gaming table capable of reducing the number of components in protecting a light emitting element of a display.
[Brief description of the drawings]
FIG. 1 is a front view of a slot machine 100 according to one embodiment of the present invention.
FIG. 2 is a block diagram showing a configuration of a main control unit of the slot machine 100.
FIG. 3 is a block diagram showing a configuration of a sub control unit of the slot machine 100.
FIG. 4 is a block diagram showing a configuration of a light emission control unit of the slot machine 100.
FIG. 5 is a flowchart showing a game basic process of the slot machine 100.
FIG. 6 is a view showing an example of a band attached to a reel of the slot machine 100.
FIG. 7 is a block diagram of a display circuit 405 of the slot machine 100.
FIG. 8A is a timing chart of pulse signals supplied to signal lines A0 to A3, and FIG. 8B is a diagram showing a relationship between pulse signals of the signal lines A0 to A3 and a selected row; (C) is a diagram showing the relationship between the reference pulse signal and the signal output from the light emitter protection circuit 705.
9A is a block diagram of a column driving unit 701, and FIG. 9B is a block diagram of a luminous body protection circuit 705.

Claims (3)

複数の発光素子がマトリックス状に配置され、ダイナミック点灯される表示器を備えた遊技台において、
前記発光素子を列単位で選択的に駆動する列駆動部と、
前記発光素子を行単位で選択的に駆動する行駆動部と、
前記発光素子を行単位で選択するためのパルス信号であって、基準パルス信号と、前記基準パルス信号の分周パルス信号であって、前記発光素子の行数に応じて設定された1又は複数の分周パルス信号と、を含むパルス信号を出力する出力部と、
前記出力部からのパルス信号をデコードし、駆動する前記発光素子の行を前記行駆動部に指示するデコード部と、
前記基準パルス信号に基づいて、前記列駆動部に前記発光素子の駆動を停止させる信号を出力する停止信号出力部と、
を備えたことを特徴とする遊技台。
In a gaming table having a plurality of light emitting elements arranged in a matrix and having a dynamically lit display,
A column driving unit that selectively drives the light emitting elements in column units;
A row driving unit that selectively drives the light emitting elements in row units;
A pulse signal for selecting the light-emitting elements in row units, a reference pulse signal, and a frequency-divided pulse signal of the reference pulse signal, wherein one or a plurality of pulses are set according to the number of rows of the light-emitting elements. An output unit that outputs a pulse signal including the divided pulse signal of
A decoding unit that decodes a pulse signal from the output unit and instructs the row driving unit of a row of the light emitting elements to be driven,
A stop signal output unit that outputs a signal to stop driving of the light emitting element to the column drive unit based on the reference pulse signal;
A game console comprising:
前記停止信号出力部は、前記基準パルス信号が、所定の時間一定の値である場合に、前記信号を出力することを特徴とする請求項1に記載の遊技台。The game console according to claim 1, wherein the stop signal output section outputs the signal when the reference pulse signal has a constant value for a predetermined time. 更に、
図柄の組合せを変動可能に表示する表示手段と、
予め定めた入賞役の内部当選の当否を抽選により判定する抽選手段と、
前記表示手段により表示された前記図柄の組合せが、前記内部当選した入賞役に対応して予め定めた絵柄の組合せであるか否かに基づいて入賞を判定する判定手段と、を備えたことを特徴とする請求項1に記載の遊技台。
Furthermore,
Display means for variably displaying a combination of symbols,
Lottery means for judging the success or failure of the internal winning of the predetermined winning combination by lottery,
Determining means for determining a winning based on whether or not the combination of the symbols displayed by the display means is a predetermined combination of pictures corresponding to the internally won winning combination. The gaming table according to claim 1, wherein:
JP2002231594A 2002-08-08 2002-08-08 Amusement stand Expired - Fee Related JP4119197B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002231594A JP4119197B2 (en) 2002-08-08 2002-08-08 Amusement stand

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002231594A JP4119197B2 (en) 2002-08-08 2002-08-08 Amusement stand

Publications (2)

Publication Number Publication Date
JP2004070158A true JP2004070158A (en) 2004-03-04
JP4119197B2 JP4119197B2 (en) 2008-07-16

Family

ID=32017315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002231594A Expired - Fee Related JP4119197B2 (en) 2002-08-08 2002-08-08 Amusement stand

Country Status (1)

Country Link
JP (1) JP4119197B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006006552A (en) * 2004-06-24 2006-01-12 Aruze Corp Game machine
JP2010172355A (en) * 2009-01-27 2010-08-12 Kyoraku Sangyo Kk Game machine
JP2015015995A (en) * 2013-07-09 2015-01-29 株式会社三共 Game machine
JP2015015997A (en) * 2013-07-09 2015-01-29 株式会社三共 Game machine
US20180015194A1 (en) * 2015-02-04 2018-01-18 Zeon Corporation Deodorant and method of producing the same
JP2019005172A (en) * 2017-06-23 2019-01-17 株式会社三共 Game machine

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006006552A (en) * 2004-06-24 2006-01-12 Aruze Corp Game machine
JP2010172355A (en) * 2009-01-27 2010-08-12 Kyoraku Sangyo Kk Game machine
JP2015015995A (en) * 2013-07-09 2015-01-29 株式会社三共 Game machine
JP2015015997A (en) * 2013-07-09 2015-01-29 株式会社三共 Game machine
US20180015194A1 (en) * 2015-02-04 2018-01-18 Zeon Corporation Deodorant and method of producing the same
JP2019005172A (en) * 2017-06-23 2019-01-17 株式会社三共 Game machine

Also Published As

Publication number Publication date
JP4119197B2 (en) 2008-07-16

Similar Documents

Publication Publication Date Title
US7220181B2 (en) Gaming machine having transparent LCD in front of variable display device, the LCD having a light-guiding plate and a reflective plate
JP5176165B2 (en) Amusement stand testing system
US8353766B2 (en) Gaming machine
US7695364B2 (en) Gaming machine
US20040214635A1 (en) Gaming machine
JP2008012215A (en) Game machine
JP6546878B2 (en) Gaming machine
JP4119197B2 (en) Amusement stand
JP2000084175A (en) Game machine
US9262883B2 (en) Performance apparatus as top box with external input for gaming machine
JP2008284060A (en) Game table
JP5664960B2 (en) Amusement stand
JP2006034392A (en) Game machine
JP5645314B2 (en) Control device for gaming machine
JP2000288167A (en) Game machine
JP2004298542A (en) Game machine
JP2006102116A (en) Game table
JP4615978B2 (en) Amusement stand
JP2004065628A (en) Game machine
JP2956714B2 (en) Pachinko machine
JP2009254426A (en) Game machine and inspection system
JPH10179870A (en) Pachinko game machine
JP4607520B2 (en) Amusement stand
JP4523465B2 (en) Game stand and start operation unit
JP6228657B1 (en) Revolving machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080424

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140502

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees