【０００１】
【発明の属する技術分野】
本発明は、素子搭載用パッケージに関し、さらに詳しく述べると、半導体素子などの電子素子を搭載するための高速通信用の素子搭載用パッケージに関する。本発明はまた、かかるパッケージを使用した電子装置に関する。
【０００２】
【従来の技術】
電子装置の高速化にはめまぐるしいものがあり、現在、その動作周波数が１５ＧＨｚを超える超高周波用の高集積化された半導体素子などが出現している。また、かかる高周波用の半導体素子やその他の電子素子を搭載するため、高周波特性に優れたパッケージを提供することが求められている。
【０００３】
従来一般的に用いられている素子搭載用パッケージは、セラミックパッケージであり、通常、所定の枚数のグリーンシートを積層し、焼成して一体化することによって製造されたセラミック基板からなっている。セラミック基板の表面や内部には、導体金属のメタライズ層からなる帯状の配線パターン（信号線、グランド線）が形成されており、これらの配線パターンによって高周波信号を伝送可能である。
【０００４】
ところで、高周波用の半導体素子等を搭載するセラミックパッケージでは、そのセラミック基板の導体パターンで高周波信号を効率よく伝送するため、相隣接する配線パターンにおいて特性インピーダンスのマッチング（整合）を行う必要がある。従来、特性インピーダンスの整合を行うため、ストリップライン、マイクロストリップライン等で回路の設計を行う方法が採用されている。例えばストリップラインでは、基板の両面にグランド層を配置するとともに、それらのグランド層に挟まれた基板の中央にグランド層に平行にストライプ状の信号線を配置している。信号線とそれを同軸構造で取り囲むグランド層の間隔や信号線の線幅を調整することで、特性インピーダンスの整合を行うことができる。しかし、この方法は基板の平面上（２次元）の整合には好適であるけれども、基板の厚さ方向の特性インピーダンスの整合には応用できない。
【０００５】
基板の厚さ方向において特性インピーダンスの整合を行うため、図６及び図７に示すような超高周波素子用パッケージが特開平９−１９９６３４号公報に開示されている。この超高周波素子用パッケージ７０は、４枚のアルミナからなる絶縁層７６ａ、７６ｂ、７６ｃ及び７６ｄを積層してセラミック基板７６を形成している。基板７６の表面に形成された導体のメタライズ層からなる表面伝送線路７１は、図６に示すように、セラミック基板７６を貫通して形成された貫通伝送線路７１を介して、セラミック基板７６の下面に植設されたリード７９と電気的に接続されている。貫通伝送線路７１は、基板７６を厚さ方向に貫通して形成された小孔に導体を充填することによって形成されている。
【０００６】
このパッケージ７０では、その貫通伝送線路７１を同軸状に取り囲んでもう１つの伝送線路（貫通導体）７４を設けたことに特徴がある。例えば絶縁層７６ｂでは、図７に示すように、貫通伝送線路７１の周囲に小径の穴状部分を残して、貫通伝送通路７１の周囲を幅広く囲む導体のメタライズ層からなる調整物体層７５と、貫通孔に導体を充填することによって形成された貫通導体７４とが設けられている。貫通導体７４は基板の全厚を貫通しているので、それぞれの絶縁層に設けられた調整物体層７５を一連に電気的に接続することができる。このようなパッケージ構成を採用した場合、貫通伝送線路７１と調整物体層７５の間隔や調整物体層７５の面積、材料などを調整することによって、特性インピーダンスを任意に整合することができる。しかし、図示のパッケージの場合、構成が複雑であり、かつ基板をセラミック材料から形成しているので、製造が容易でなく、また、それぞれのパッケージを高精度でかつ歩留まりよく製造することができないという欠点がある。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、上記のような従来の技術の問題点を解決して、平面上においてばかりでなく、厚さ方向においても特性インピーダンスの整合を容易に行うことができ、製造も容易な素子搭載用パッケージを提供することにある。
【０００８】
また、本発明の目的は、セラミック材料からも高精度でかつ歩留まりよく製造できる素子搭載用パッケージを提供することにある。
【０００９】
さらに、本発明の目的は、１５ＧＨｚを超える超高周波用の高集積化された半導体素子などの搭載に好適な高速通信用の素子搭載用パッケージを提供することにある。
【００１０】
さらにまた、本発明の目的は、超高周波用の高集積化された半導体素子などを搭載した電子装置を提供することにある。
【００１１】
本発明のこれらの目的やその他の目的は、以下の詳細な説明から容易に理解することができるであろう。
【００１２】
【課題を解決するための手段】
本発明は、その１つの面において、電子素子を搭載する領域と、前記電子素子に電気的に接続される信号線及びグランド線とを有する誘電体基板を含む素子搭載用パッケージであって、
信号線ビアと、該信号線ビアの片側もしくは両側に配置されたグランドビアとが、それぞれ前記基板を厚さ方向に貫通して縦接続部を形成しており、前記縦接続部のインピーダンスが、信号線ビアからグランドビアまでの距離ならびに前記信号線ビア及び前記グランドビアの直径の調整によって整合されていることを特徴とする素子搭載用パッケージにある。
【００１３】
また、本発明は、そのもう１つの面において、電子素子を搭載する領域と、前記電子素子に電気的に接続される信号線及びグランド線とを有する誘電体基板を含む素子搭載用パッケージと、前記素子搭載領域に搭載された電子素子とを含む電子装置であって、前記素子搭載用パッケージにおいて、
信号線ビアと、該信号線ビアの片側もしくは両側に配置されたグランドビアとが、それぞれ前記基板を厚さ方向に貫通して縦接続部を形成しており、前記縦接続部のインピーダンスが、信号線ビアからグランドビアまでの距離ならびに前記信号線ビア及び前記グランドビアの直径の調整によって整合されていることを特徴とする電子装置にある。
【００１４】
【発明の実施の形態】
本発明による素子搭載用パッケージ及び電子装置は、それぞれ、いろいろな形態で有利に実施することができる。以下に具体的に説明する本発明の実施の形態は、したがって、本発明の範囲を限定するものではない。
【００１５】
図１は、本発明による素子搭載用パッケージの好ましい１形態を示した断面図である。図示のパッケージ１０は、誘電体としてセラミック材料を使用したセラミック基板１を備えたセラミックパッケージであり、その中央部に電子素子（ここでは、ＬＳＩチップ）５を搭載した状態が示されている。セラミック基板１は、そのほぼ中央の位置に矩形の開口（キャビティ）４を有する。また、セラミック基板１は、第１のセラミック基板（以下、「基板本体」ともいう）１１と、その上にあってキャビティ４を規定する第２のセラミック基板（以下、「枠体」ともいう）１２とからなる。これらのセラミック基板は、好ましくは、複数枚のグリーンシートから積層及び焼成を経て一体的に形成することができる。また、ここでは図示しないが、図２を参照して一部を説明するように、セラミック基板１の表面には、配線パターン（例えば、信号線、グランド線、電極、電源層など）が形成されている。また、図示しないが、必要ならば、セラミック基板１の側壁に側面導通のための導体パターンを埋設してもよい。
【００１６】
セラミック基板は、いろいろなセラミック材料から任意に製造することができる。適当なセラミック材料は、以下に列挙するものに限定されるわけではないけれども、アルミナ（酸化アルミニウム）、窒化アルミニウム、ガラスセラミックなどである。セラミック基板は、これらのセラミック材料の粉末を含むスラリーからグリーンシートを製造した後、グリーンシートの複数枚を所定の形状に成形及び加工し、さらに積層及び焼成して有利に製造することができる。
【００１７】
本発明の実施に当たって、基板材料としては、上記のようなセラミック材料を有利に使用することができる。しかし、必要ならば、これらのセラミック材料に代えて、有機材料、好ましくは高分子材料、例えばポリイミド樹脂、液晶ポリマーなどから基板を形成してもよい。
【００１８】
セラミック基板１は、いろいろに変更もしくは改良することができる。例えば、基板本体１１にもキャビティ用の開口をあけ、その開口の底面を、基板本体１１の裏面に接合された金属板で閉塞してもよい。金属板は、開口の底面を閉じてキャビティを規定するとともに、素子搭載面も規定し、さらには放熱板としても機能する。金属板は、通常、放熱特性に優れた金属材料の板、例えば銅、アルミニウムもしくはその合金の板などからなる。基板本体１１に対する金属板の接合は、通常、ろう付けで行われる。
【００１９】
上述のような素子搭載用パッケージ１０は、それに電子素子を搭載する前、その途中又はその後、マザーボードや配線回路基板などに実装して用いられる。実装時の外部との接続は、この技術分野で一般的に使用されている技法を使用することができる。例えば、基板本体１１の裏面を利用して、外部接続端子としてリードピンを立設することができる。別法によれば、ボールバンプを外部接続端子として付設してもよく、あるいはセラミック基板の裏面と平行にリードを延設してもよい。よって、本発明によれば、ＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）型パッケージ、表面実装型パッケージ等、各種のパッケージ構造を実現できる。
【００２０】
本発明による素子搭載用パッケージは、その基板のほぼ中央部に形成されたキャビティに電子素子を搭載することによって電子装置を提供することができる。ここで、「電子装置」とは、広義で用いられており、１個もしくはそれ以上の電子素子をパッケージの所定の領域に搭載した各種の電子装置、例えば半導体装置などを意味する。また、「電子素子」とは、ＩＣチップ、ＬＳＩチップ、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）チップ等の半導体素子、チップコンデンサ、ＬＤ（Ｌａｓｅｒ Ｄｉｏｄｅ）、ＰＤ（Ｐｈｏｔｏｄｉｏｄｅ）等のダイオードなどを含む各種の素子を意味する。
【００２１】
例えば図１のセラミックパッケージ１０を使用して半導体装置を製造する場合には、セラミック基板１１のキャビティ４に設けられた素子搭載領域にＬＳＩチップ５を搭載する。チップ５は、例えば、ろう材、接着剤などで基板１１に接着し、固定することができる。必要に応じて、セラミック基板１１の上に、チップ搭載用のステージ（例えばモリブデン板）を付設してもよい。チップ５の電極端子は、ボンディングワイヤ６を介してセラミック基板１の配線パターンと接続される。チップ５を搭載した後、図示しないが、キャビティ４の全体を例えばエポキシ樹脂のような絶縁性の樹脂で封止してもよい。最後に、セラミックパッケージ１０の上面をキャップ（図示せず）によって封止し、半導体装置が完成する。キャップには、例えば、コバール（ＫОＶＡＲ）板などを使用することができ、また、パッケージに対するキャップの接合には、ろう材、例えばＮｉ−Ｓｎのようなろう材を使用することができる。
【００２２】
図示の素子搭載用パッケージにおいて、その基板１は、図２に示すように、電子素子を搭載する領域１５と、それを取り囲んで放射状に形成された配線パターン、すなわち、信号線２２及びグランド線２１を有する。また、これらの配線パターンは、上記したように、ボンディングワイヤを介して電子素子に電気的に接続される。また、基板１の表面に形成された配線パターンは、その基板の表面や内部に作り込まれた導通路を介して、同じ基板の別の部位に形成された配線パターンや外部接続端子に電気的に接続される。
【００２３】
図示の素子搭載用パッケージでは、図３（図２の線分ＩＩＩ−ＩＩＩに沿った断面図）に示すように、信号線（内部電極）２２から基板本体１１を貫通して形成された信号線ビア３２と、グランド線（内部電極）２１から基板本体１１を貫通して形成されたグランドビア３１とが擬似同軸構造を有している。すなわち、図示の例の場合、１本の信号線ビア３２と、この信号線ビア３２を挟んで両側に配置された２本のグランドビア３１とが、それぞれ基板本体１１を厚さ方向に貫通して擬似同軸構造をもった縦接続部を形成している。信号線ビア３２の下端は、図示のように、外部接続端子５２を備えた信号線（外部電極）４２に接続されている。また、グランドビア３１の下端は、外部接続端子５１を備えた信号線（外部電極）４１に接続されている。ここで、外部接続端子５１及び５２は、場合によって省略してもよいが、もしも付設するのであれば、導体金属のリードフレーム、ボール、ピンなどから形成することができる。さらに、図示の例では信号線ビアの両側にグランドビアが配置されているが、信号線ビアの片側のみにグランドビアを配置してもよい。
【００２４】
また、図示の擬似同軸構造をもった縦接続部では、図４を参照して説明すると、信号線ビア３２からグランドビア３１までの距離（ビアピッチ）Ｄや、信号線ビア３２の直径Ｓ及びグランドビア３１の直径Ｇを、互いに独立して、あるいは相互に関連させて調整することによって、縦接続部のインピーダンスを好適に整合することができる。例えば、信号線ビアのビア径やグランドビアのビア径を、インピーダンスの整合のために大きくしたり小さくしたりすることができる。また、ビアピッチＤを小さくすることによって、グランドビアどうしを近づけることも可能である。図５は、信号線ビアの両側にグランドビアを配置した場合の、本発明のパッケージにおける信号線ビアの直径、グランドビアの直径及びビアピッチの関係をプロットしたグラフである。図から理解されるように、所望とするインピーダンス整合効果に応じてビア径やビアピッチを任意に変更可能である。
【００２５】
また、本発明の実施に当たっては、ビア径Ｓ及びＧならびにビアピッチＤの調整に加えて、基板に使用する誘電体の種類や基板厚さを適宜選択することによっても、縦接続部のインピーダンスを好適に整合することができる。例えば、誘電率が比較的に高い誘電体が基板に使用されているとしても、ビアピッチＤを調整するなどして、インピーダンスの整合が容易に可能である。
【００２６】
いずれにしても、本発明によると、縦接続部のインピーダンスを好適に整合することができるので、今まで実現が不可能とされてきた１５ＧＨｚを超える超高周波用の高集積化された半導体素子などの搭載に好適な高速通信用の素子搭載用パッケージを提供することができる。実際、本発明によれば、３０ＧＨｚもしくはその近傍の超高周波用の半導体素子も、何らの不具合もなくパッケージに搭載することができる。また、本発明で整合可能なインピーダンスの大きさとしては、一般的に、約５０Ωもしくはその近傍を挙げることができる。
【００２７】
さらに具体的に説明すると、本発明の素子搭載用パッケージにおいて、その基板の表面や内部に形成される配線パターン（例えば信号線、グランド線、電極など）は、常用の技法を使用して形成することができる。配線パターンの好ましい形成方法は、例えば、セラミック基板の製造途中で、グリーンシートの表面に導電性の金属材料を使用してメタライズ層を形成する方法である。適当な導電性金属は、例えば、タングステン、モリブデンなどである。また、メタライズ層の膜厚は、広い範囲で変更できるけれども、通常、約５〜３０μｍの範囲である。メタライズ層は、必要に応じて、その上に金属めっき層をさらに有していてもよい。金属めっき層は、グリーンシートの焼成後に常用の電解めっき法あるいは無電解めっき法を使用して形成することができる。適当なめっき金属は、例えば、ニッケル、金などである。また、金属めっき層の膜厚は、広い範囲で変更できるけれども、通常、Ｎｉめっきの場合で約１．５〜５μｍの範囲であり、その上に施すＡｕめっきは約０．３〜２μｍ程度である。
【００２８】
また、信号線ビア及びグランドビアは、それぞれ、基板に所定の孔径の貫通孔（ビア、スルーホールなどともいう）を形成した後、それぞれの貫通孔に導体材料を充填することによって有利に形成することができる。具体的には、例えば基板をセラミックのグリーンシートから形成する場合には、次のようにして信号線ビア及びグランドビアを形成することができる。
【００２９】
セラミックのスラリーからグリーンシートを成形した後、そのグリーンシートのビア形成部位に円形横断面をもった貫通孔を形成する。貫通孔の形成には、常用の穿孔手段、例えば打ち抜きあるいは押し抜きを使用することができる。適当な穿孔手段の一例として、例えば、ポンチによる打ち抜き加工、レーザ加工などを挙げることができる。貫通孔の形成後、適当な導体金属を貫通孔に充填する。導体金属としては、セラミックパッケージの製造条件などに応じていろいろなものを使用できるけれども、好ましくは、導体ペーストである。有用な導体ペーストとして、例えばモリブデンペースト、タングステンペーストなどの、高融点の金属を含む導体ペーストを挙げることができる。導体ペーストは、グリーンシートを積層した後の焼成工程で、金属化せしめられる。また、銅、金、はんだなども貫通孔の充填材料として有利に使用できる。
【００３０】
本発明による素子搭載用パッケージは、いろいろな方法で製造することができる。例えば、セラミック基板を備えたセラミックパッケージを製造する場合、必要に応じてセラミック粉末の加圧成形に基づく方法を使用してもよいけれども、グリーンシートの積層に基づく方法を使用することが推奨される。配線パターンのレイアウトを自由に変更可能であり、かつ信号線ビアやグランドビアを容易にかつ高精度で形成できるからである。
【００３１】
グリーンシートの積層に基づく本発明のセラミックパッケージの製造方法は、通常、次のような一連の工程を包含する。
（１）グリーンシートの作製及び成形
（２）貫通孔の形成及び導体の充填
（３）配線パターン用メタライズ層の形成
（４）キャビティの加工
（５）グリーンシートの積層
（６）個片切断
（７）焼成
なお、上記の工程は、必要に応じて加工順序を入れ替えてもよく、あるいは追加の加工工程を加入してもよい。また、上記のようにしてセラミックパッケージを製造した後、仕上げ加工として、表面に露出した配線パターン等に金属めっきを施したり、基板の裏面に外部接続端子を取り付けたり、キャビティの底面に金属板（放熱板）を貼着したりするのが一般的である。
【００３２】
また、この製造方法は、多数個取り方式に基づいて実施するのが有利である。１枚の積層グリーンシートから多数のセラミックパッケージを一括して製造できるからである。
【００３３】
さらに詳しく述べると、本発明のセラミックパッケージは、次のような方法で有利に製造することができる。
グリーンシートの作製及び成形：
セラミック原料から、セラミック基板を積層によって形成するのに必要な数及び厚さのグリーンシートを作製する。例えば、原料セラミックの粉末（例えば、アルミナ基板の場合にはアルミナ粉）、可塑剤、溶剤等を混合して調製したセラミックスラリーを成形してグリーンシートを作製する。例えば、スラリーをドクタブレード法でシート状に成形する。グリーンシートの厚さは、所望とするセラミックパッケージの詳細やその製造条件などに応じて広く変動し得るけれども、通常、約０．２〜０．５ｍｍの範囲である。
【００３４】
長尺のグリーンシートの作製後、セラミック基板を形成するのに必要なサイズに裁断する。形状は、通常、正方形もしくは長方形である。多数個取りでセラミックパッケージを製造するような場合、最終的に必要な数のパッケージ（個片）を切り取ることのできる大きさとする。
貫通孔の形成：
それぞれのグリーンシートに、最終的に得られるセラミックパッケージにおいて信号線ビア、グランドビア及び必要に応じてその他のビアホールを付与するのに必要な貫通孔を所定の孔径で形成する。貫通孔は、例えば、レーザ加工によって穿孔することができる。
貫通孔の充填：
グリーンシートの貫通孔に導体材料を充填する。導体材料としては、充填の容易さなどから、例えばタングステンやモリブデンなどの高融点の金属を含むペーストを有利に使用することができる。銅、金、はんだなどを貫通孔に充填してもよい。
配線パターン用メタライズ層の形成：
セラミックパッケージは、通常、その表面及び内部に配線パターン（信号線、グランド線、電極、電源線等）を有する。これらの配線パターンは、好ましくは、グリーンシートの段階でメタライズ層（内部メタライズ層ともいう）をパターン状に印刷することによって有利に形成することができる。配線パターン用メタライズ層のパターンは、予め定められた配線レイアウトに従って決定される。メタライズ金属としては、例えば、タングステン、モリブデンなどがある。
キャビティの加工：
上記のようにしてメタライズ層を形成した後、必要に応じて、グリーンシートのほぼ中央部にキャビティのための矩形の開口を加工する。キャビティの加工にはいろいろな方法を使用できる。例えば、ポンチなどを使用した打ち抜き加工が便宜である。
グリーンシートの積層：
それぞれのグリーンシートにおいて導体充填貫通孔、ビアホール、キャビティ、配線パターン等を形成した後、必要枚数のグリーンシートを所定の順序で積層し、加圧により一体化する。グリーンシートの積層に当たっては、シートの間で導体充填貫通孔、配線パターン等に位置ズレが生じないように注意を払うことが必要である。
積層シートの切断（外形加工）：
上記のようにして製造した積層シートを予め定められた切断線に沿って個々に切断する。得られる個片は、目的とするセラミックパッケージの前駆体（積層体）ということができる。必要なら、それぞれの個片を外形加工する。
パッケージ前駆体の焼成：
切断して得たパッケージ前駆体の個片をまとめて焼成炉に入れ、所定の温度で焼成して一体化する。焼成温度は、セラミックの種類などによって変動するけれども、通常、約１５００〜１８００℃の高温である。焼成の結果、パッケージ前駆体中に含まれていた樹脂成分は、熱分解によって除去せしめられ、また、貫通孔内の導体ペーストは、金属化せしめられる。
金属めっき層の形成：
上記のようにして焼成工程が完了した後、パッケージ前駆体の表面に露出する配線パターン（表面メタライズ層）に必要に応じて金属めっき層を施す。適用可能な金属めっき層には、例えば、ニッケルめっき層、金めっき層などがある。このめっき層を介して、例えば半導体チップとの接続をとることができる。
【００３５】
また、セラミックパッケージの裏面に外部接続端子を設けてもよい。例えば複数本のリードを外部接続端子として立設するような場合、ニッケルめっきを施した後にリードフレームをろう付けすることができる。
【００３６】
【発明の効果】
以上に詳細に説明したように、本発明によれば、平面上においてばかりでなく、厚さ方向においても特性インピーダンスの整合を容易に行うことができ、製造も容易な素子搭載用パッケージを提供することができる。
【００３７】
また、本発明によれば、縦方向に複雑な擬似同軸構造を有するにもかかわらず、通常加工が困難なセラミック材料などから高精度でかつ歩留まりよくパッケージを製造することができる。
【００３８】
さらに、本発明によれば、１５ＧＨｚを超える超高周波用の高集積化された半導体素子などの搭載に好適な高速通信用の素子搭載用パッケージを提供することができる。
【００３９】
さらにまた、本発明によれば、超高周波用の高集積化された半導体素子などを搭載した電子装置を提供することができる。
【図面の簡単な説明】
【図１】本発明による素子搭載用パッケージの１使用形態を示した断面図である。
【図２】図１に示した素子搭載用パッケージの平面図である。
【図３】図２のパッケージの線分ＩＩＩ−ＩＩＩに沿った断面図である。
【図４】図３のパッケージの信号線ビア及びグランドビアの近傍を拡大して示した断面図である。
【図５】本発明のパッケージにおいて信号線ビアの両側にグランドビアを配置した場合の、信号線ビアの直径、グランドビアの直径及びビアピッチの関係をプロットしたグラフである。
【図６】従来の超高周波素子用パッケージを模式的に示した断面図である。
【図７】図６に示したパッケージの１つの絶縁層における回路構成を示した平面図である。
【符号の説明】
１…基板
４…キャビティ
５…半導体チップ
６…ボンディングワイヤ
７…金属板
１０…素子搭載用パッケージ
１１…基板本体
１２…枠体
１５…素子搭載領域
２１…グランド線
２２…信号線
３１…グランドビア
３２…信号線ビア[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an element mounting package, and more particularly to an element mounting package for high-speed communication for mounting an electronic element such as a semiconductor element. The present invention also relates to an electronic device using such a package.
[0002]
[Prior art]
There is a remarkable increase in the speed of electronic devices, and at present, highly integrated semiconductor elements for ultra-high frequencies whose operating frequencies exceed 15 GHz have appeared. Further, in order to mount such a high-frequency semiconductor element and other electronic elements, it is required to provide a package having excellent high-frequency characteristics.
[0003]
An element mounting package generally used in the related art is a ceramic package, which is usually formed of a ceramic substrate manufactured by stacking a predetermined number of green sheets, firing and integrating them. Strip-shaped wiring patterns (signal lines, ground lines) made of a metallized layer of a conductive metal are formed on the surface and inside of the ceramic substrate, and high-frequency signals can be transmitted by these wiring patterns.
[0004]
By the way, in a ceramic package on which a high-frequency semiconductor element or the like is mounted, it is necessary to perform matching (matching) of characteristic impedance between adjacent wiring patterns in order to efficiently transmit a high-frequency signal through a conductor pattern of the ceramic substrate. 2. Description of the Related Art Conventionally, a method of designing a circuit using a strip line, a micro strip line, or the like has been adopted in order to match characteristic impedance. For example, in a strip line, ground layers are arranged on both sides of a substrate, and a striped signal line is arranged in the center of the substrate between the ground layers in parallel with the ground layer. By adjusting the distance between the signal line and the ground layer surrounding the signal line with the coaxial structure and the line width of the signal line, the characteristic impedance can be matched. However, although this method is suitable for matching on a plane (two-dimensional) of a substrate, it cannot be applied to matching of characteristic impedance in the thickness direction of the substrate.
[0005]
Japanese Unexamined Patent Application Publication No. 9-199634 discloses a package for an ultrahigh-frequency device as shown in FIGS. 6 and 7 for matching characteristic impedance in the thickness direction of the substrate. The package 70 for an ultrahigh-frequency element has a ceramic substrate 76 formed by laminating four insulating layers 76a, 76b, 76c and 76d made of alumina. As shown in FIG. 6, the surface transmission line 71 formed of a conductor metallization layer formed on the surface of the substrate 76 is connected to the lower surface of the ceramic substrate 76 through the through transmission line 71 formed through the ceramic substrate 76. Is electrically connected to the lead 79 implanted in the second. The through transmission line 71 is formed by filling a small hole formed through the substrate 76 in the thickness direction with a conductor.
[0006]
This package 70 is characterized in that another transmission line (through conductor) 74 is provided so as to surround the through transmission line 71 coaxially. For example, in the insulating layer 76b, as shown in FIG. 7, an adjustment object layer 75 formed of a metallized layer of a conductor that widely surrounds the periphery of the through-transmission path 71 while leaving a small-diameter hole portion around the through-transmission line 71; A through conductor 74 formed by filling the through hole with a conductor is provided. Since the through conductors 74 penetrate the entire thickness of the substrate, the adjustment object layers 75 provided on the respective insulating layers can be electrically connected in series. When such a package configuration is adopted, the characteristic impedance can be arbitrarily matched by adjusting the distance between the through transmission line 71 and the adjustment object layer 75, the area of the adjustment object layer 75, the material, and the like. However, in the case of the illustrated package, the structure is complicated, and the substrate is formed from a ceramic material, so that it is not easy to manufacture, and it is not possible to manufacture each package with high accuracy and high yield. There are drawbacks.
[0007]
[Problems to be solved by the invention]
SUMMARY OF THE INVENTION An object of the present invention is to solve the problems of the conventional technology as described above, and to easily perform characteristic impedance matching not only on a plane but also in a thickness direction, and to manufacture an element easily. To provide a mounting package.
[0008]
Another object of the present invention is to provide an element mounting package which can be manufactured from a ceramic material with high accuracy and high yield.
[0009]
It is a further object of the present invention to provide an element mounting package for high-speed communication suitable for mounting a highly integrated semiconductor element for an ultra-high frequency exceeding 15 GHz.
[0010]
Still another object of the present invention is to provide an electronic device equipped with a highly integrated semiconductor element for an ultrahigh frequency.
[0011]
These and other objects of the present invention will be readily understood from the following detailed description.
[0012]
[Means for Solving the Problems]
The present invention is an element mounting package including a dielectric substrate having a region for mounting an electronic element and a signal line and a ground line electrically connected to the electronic element on one surface thereof,
A signal line via and a ground via arranged on one side or both sides of the signal line via respectively penetrate the substrate in the thickness direction to form a vertical connection portion, and the impedance of the vertical connection portion is The element mounting package is characterized by being adjusted by adjusting a distance from a signal line via to a ground via and a diameter of the signal line via and the ground via.
[0013]
According to another aspect of the present invention, there is provided an element mounting package including a dielectric substrate having a region for mounting an electronic element, and a signal line and a ground line electrically connected to the electronic element. An electronic device including an electronic element mounted on the element mounting area, wherein the element mounting package includes:
A signal line via and a ground via arranged on one side or both sides of the signal line via respectively penetrate the substrate in the thickness direction to form a vertical connection portion, and the impedance of the vertical connection portion is The electronic device is matched by adjusting the distance from the signal line via to the ground via and the diameters of the signal line via and the ground via.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
The element mounting package and the electronic device according to the present invention can be advantageously implemented in various forms. The embodiments of the present invention specifically described below therefore do not limit the scope of the present invention.
[0015]
FIG. 1 is a cross-sectional view showing a preferred embodiment of an element mounting package according to the present invention. The illustrated package 10 is a ceramic package provided with a ceramic substrate 1 using a ceramic material as a dielectric, and shows a state in which an electronic element (here, an LSI chip) 5 is mounted at a central portion thereof. The ceramic substrate 1 has a rectangular opening (cavity) 4 at a substantially central position. The ceramic substrate 1 includes a first ceramic substrate (hereinafter, also referred to as “substrate body”) 11 and a second ceramic substrate (hereinafter, also referred to as “frame”) that defines the cavity 4 thereon. It consists of 12. Preferably, these ceramic substrates can be integrally formed from a plurality of green sheets through lamination and firing. Although not shown here, a wiring pattern (for example, a signal line, a ground line, an electrode, and a power supply layer) is formed on the surface of the ceramic substrate 1 as partially described with reference to FIG. ing. Although not shown, a conductor pattern for conducting the side surface may be embedded in the side wall of the ceramic substrate 1 if necessary.
[0016]
The ceramic substrate can be arbitrarily manufactured from various ceramic materials. Suitable ceramic materials include, but are not limited to, alumina (aluminum oxide), aluminum nitride, glass ceramic, and the like. The ceramic substrate can be advantageously manufactured by manufacturing green sheets from a slurry containing these ceramic material powders, then forming and processing a plurality of green sheets into a predetermined shape, and then laminating and firing.
[0017]
In practicing the present invention, the above-described ceramic materials can be advantageously used as the substrate material. However, if necessary, the substrate may be formed from an organic material, preferably a polymer material, such as a polyimide resin or a liquid crystal polymer, instead of these ceramic materials.
[0018]
The ceramic substrate 1 can be variously changed or improved. For example, an opening for a cavity may be formed in the substrate body 11, and the bottom surface of the opening may be closed with a metal plate bonded to the back surface of the substrate body 11. The metal plate defines the cavity by closing the bottom surface of the opening, defines the element mounting surface, and further functions as a heat sink. The metal plate is usually made of a metal material having excellent heat dissipation properties, such as a copper, aluminum or alloy thereof. The joining of the metal plate to the substrate body 11 is usually performed by brazing.
[0019]
The element mounting package 10 as described above is used by mounting it on a motherboard, a printed circuit board, or the like before, during, or after mounting an electronic element thereon. The connection with the outside at the time of mounting can use a technique generally used in this technical field. For example, a lead pin can be provided upright as an external connection terminal using the back surface of the substrate body 11. According to another method, a ball bump may be provided as an external connection terminal, or a lead may be extended in parallel with the back surface of the ceramic substrate. Therefore, according to the present invention, various package structures such as a PGA (Pin Grid Array) type package and a surface mount type package can be realized.
[0020]
The device mounting package according to the present invention can provide an electronic device by mounting an electronic device in a cavity formed substantially at the center of the substrate. Here, the “electronic device” is used in a broad sense, and means various electronic devices in which one or more electronic elements are mounted in a predetermined region of a package, for example, a semiconductor device. The “electronic element” includes various elements including an IC chip, an LSI chip, a semiconductor element such as a CCD (Charge Coupled Device) chip, a chip capacitor, a diode such as an LD (Laser Diode), a PD (Photodiode), and the like. means.
[0021]
For example, when manufacturing a semiconductor device using the ceramic package 10 of FIG. 1, the LSI chip 5 is mounted on an element mounting area provided in the cavity 4 of the ceramic substrate 11. The chip 5 can be bonded and fixed to the substrate 11 with, for example, a brazing material, an adhesive, or the like. If necessary, a stage for mounting a chip (for example, a molybdenum plate) may be provided on the ceramic substrate 11. The electrode terminals of the chip 5 are connected to the wiring patterns of the ceramic substrate 1 via the bonding wires 6. After mounting the chip 5, although not shown, the entire cavity 4 may be sealed with an insulating resin such as an epoxy resin. Finally, the upper surface of the ceramic package 10 is sealed with a cap (not shown), and the semiconductor device is completed. For the cap, for example, a Kovar (KОVAR) plate or the like can be used, and for joining the cap to the package, a brazing material, for example, a brazing material such as Ni—Sn can be used.
[0022]
In the illustrated device mounting package, the substrate 1 includes, as shown in FIG. 2, a region 15 for mounting an electronic device and wiring patterns formed radially around the region 15, that is, a signal line 22 and a ground line 21. Having. Further, as described above, these wiring patterns are electrically connected to the electronic element via the bonding wires. The wiring pattern formed on the surface of the substrate 1 is electrically connected to a wiring pattern formed on another portion of the same substrate or an external connection terminal via a conductive path formed on the surface or inside the substrate. Connected to.
[0023]
In the illustrated element mounting package, as shown in FIG. 3 (a cross-sectional view taken along line III-III in FIG. 2), a signal line formed from the signal line (internal electrode) 22 through the substrate body 11 is formed. The via 32 and the ground via 31 formed through the substrate body 11 from the ground line (internal electrode) 21 have a pseudo-coaxial structure. That is, in the illustrated example, one signal line via 32 and two ground vias 31 arranged on both sides of the signal line via 32 penetrate the substrate body 11 in the thickness direction. To form a vertical connecting portion having a pseudo coaxial structure. As shown, the lower end of the signal line via 32 is connected to a signal line (external electrode) 42 having an external connection terminal 52. The lower end of the ground via 31 is connected to a signal line (external electrode) 41 having an external connection terminal 51. Here, the external connection terminals 51 and 52 may be omitted in some cases. However, if provided, the external connection terminals 51 and 52 can be formed of a conductive metal lead frame, a ball, a pin, or the like. Further, in the illustrated example, the ground vias are arranged on both sides of the signal line via, but the ground via may be arranged on only one side of the signal line via.
[0024]
Further, in the illustrated vertical connection portion having a pseudo-coaxial structure, referring to FIG. 4, the distance (via pitch) D from the signal line via 32 to the ground via 31, the diameter S of the signal line via 32 and the ground By adjusting the diameters G of the vias 31 independently of each other or in relation to each other, the impedance of the longitudinal connection can be suitably matched. For example, the via diameter of the signal line via and the via diameter of the ground via can be increased or decreased for impedance matching. In addition, by reducing the via pitch D, it is possible to make the ground vias closer to each other. FIG. 5 is a graph plotting the relationship among the diameter of the signal line via, the diameter of the ground via, and the via pitch in the package of the present invention when the ground vias are arranged on both sides of the signal line via. As understood from the figure, the via diameter and via pitch can be arbitrarily changed according to the desired impedance matching effect.
[0025]
Further, in the practice of the present invention, in addition to adjusting the via diameters S and G and the via pitch D, the impedance of the vertical connection portion is preferably adjusted by appropriately selecting the type of the dielectric used for the substrate and the substrate thickness. Can be matched. For example, even if a dielectric having a relatively high dielectric constant is used for the substrate, impedance matching can be easily performed by adjusting the via pitch D or the like.
[0026]
In any case, according to the present invention, since the impedance of the vertical connection portion can be suitably matched, a highly integrated semiconductor element for an ultra-high frequency exceeding 15 GHz, which has been considered to be impossible until now, etc. It is possible to provide an element mounting package for high-speed communication suitable for mounting the device. In fact, according to the present invention, a semiconductor device for ultra-high frequency at or near 30 GHz can be mounted on a package without any problem. In addition, the magnitude of the impedance that can be matched in the present invention may generally be about 50Ω or its vicinity.
[0027]
More specifically, in the element mounting package of the present invention, the wiring patterns (for example, signal lines, ground lines, electrodes, etc.) formed on the surface or inside of the substrate are formed using a common technique. be able to. A preferred method of forming the wiring pattern is, for example, a method of forming a metallized layer on the surface of the green sheet using a conductive metal material during the production of the ceramic substrate. Suitable conductive metals are, for example, tungsten, molybdenum, and the like. Although the thickness of the metallized layer can be changed in a wide range, it is usually in the range of about 5 to 30 μm. The metallized layer may further have a metal plating layer thereon as required. The metal plating layer can be formed using a conventional electrolytic plating method or an electroless plating method after firing the green sheet. Suitable plating metals are, for example, nickel, gold and the like. Although the thickness of the metal plating layer can be changed in a wide range, it is usually in the range of about 1.5 to 5 μm in the case of Ni plating, and about 0.3 to 2 μm of Au plating to be applied thereon. is there.
[0028]
In addition, the signal line via and the ground via are advantageously formed by forming a through hole (also referred to as a via or a through hole) having a predetermined hole diameter in the substrate and then filling each through hole with a conductive material. be able to. Specifically, for example, when the substrate is formed from a ceramic green sheet, the signal line via and the ground via can be formed as follows.
[0029]
After the green sheet is formed from the ceramic slurry, a through hole having a circular cross section is formed in the via forming portion of the green sheet. For the formation of the through-hole, a conventional perforating means, for example, punching or punching can be used. Examples of suitable perforation means include, for example, punching with a punch, laser processing, and the like. After the formation of the through hole, a suitable conductive metal is filled in the through hole. As the conductive metal, various materials can be used depending on the manufacturing conditions of the ceramic package and the like, but a conductive paste is preferable. Useful conductor pastes include conductor pastes containing high melting point metals, such as, for example, molybdenum paste and tungsten paste. The conductor paste is metallized in a firing step after laminating the green sheets. In addition, copper, gold, solder and the like can be advantageously used as a filling material for the through-hole.
[0030]
The device mounting package according to the present invention can be manufactured by various methods. For example, when manufacturing a ceramic package with a ceramic substrate, it is recommended to use a method based on lamination of green sheets, although a method based on pressing of ceramic powder may be used if necessary. . This is because the layout of the wiring pattern can be freely changed, and the signal line via and the ground via can be formed easily and with high accuracy.
[0031]
The method for manufacturing a ceramic package of the present invention based on lamination of green sheets usually includes a series of steps as follows.
(1) Preparation and molding of green sheets (2) Formation of through holes and filling of conductors (3) Formation of metallization layers for wiring patterns (4) Processing of cavities (5) Lamination of green sheets (6) Cutting of individual pieces ( 7) Firing In the above steps, the processing order may be changed as necessary, or an additional processing step may be added. After the ceramic package is manufactured as described above, as a finishing process, a metal pattern is applied to a wiring pattern or the like exposed on the surface, an external connection terminal is attached to the back surface of the substrate, or a metal plate ( It is common to attach a heat sink.
[0032]
Further, it is advantageous that the manufacturing method is implemented based on a multi-cavity method. This is because a large number of ceramic packages can be manufactured collectively from one laminated green sheet.
[0033]
More specifically, the ceramic package of the present invention can be advantageously manufactured by the following method.
Preparation and molding of green sheet:
From the ceramic raw material, green sheets having a number and a thickness necessary for forming a ceramic substrate by lamination are produced. For example, a green sheet is produced by molding a ceramic slurry prepared by mixing a raw material ceramic powder (for example, alumina powder in the case of an alumina substrate), a plasticizer, a solvent, and the like. For example, the slurry is formed into a sheet by a doctor blade method. The thickness of the green sheet can vary widely depending on the desired details of the ceramic package and the manufacturing conditions, but is usually in the range of about 0.2 to 0.5 mm.
[0034]
After the production of the long green sheet, it is cut into a size necessary for forming the ceramic substrate. The shape is usually square or rectangular. In the case where a ceramic package is manufactured in a multi-piece manner, the size is set so that a required number of packages (pieces) can be finally cut.
Formation of through holes:
In each green sheet, through holes necessary for providing signal line vias, ground vias, and other via holes as necessary in the finally obtained ceramic package are formed with a predetermined hole diameter. The through hole can be formed by, for example, laser processing.
Filling through holes:
A conductive material is filled into the through holes of the green sheet. As the conductive material, a paste containing a metal having a high melting point, such as tungsten or molybdenum, can be advantageously used because of ease of filling. Copper, gold, solder, or the like may be filled in the through holes.
Formation of metallization layer for wiring pattern:
The ceramic package usually has a wiring pattern (a signal line, a ground line, an electrode, a power supply line, etc.) on its surface and inside. Preferably, these wiring patterns can be advantageously formed by printing a metallized layer (also referred to as an internal metallized layer) in a pattern at the stage of a green sheet. The pattern of the wiring pattern metallization layer is determined according to a predetermined wiring layout. Examples of the metallized metal include tungsten and molybdenum.
Cavity processing:
After the formation of the metallized layer as described above, a rectangular opening for a cavity is formed in a substantially central portion of the green sheet, if necessary. Various methods can be used for machining the cavity. For example, punching using a punch or the like is convenient.
Green sheet lamination:
After forming a conductor filling through hole, a via hole, a cavity, a wiring pattern, and the like in each green sheet, a required number of green sheets are laminated in a predetermined order and integrated by pressing. In laminating the green sheets, it is necessary to pay attention so that the conductor filling through holes, the wiring patterns and the like do not shift between the sheets.
Cutting of laminated sheet (outer shape processing):
The laminated sheets manufactured as described above are individually cut along predetermined cutting lines. The obtained individual piece can be said to be a precursor (laminate) of the target ceramic package. If necessary, profile each piece.
Baking of the package precursor:
The individual pieces of the package precursor obtained by cutting are put together in a firing furnace and fired at a predetermined temperature to be integrated. The firing temperature varies depending on the type of ceramic and the like, but is usually a high temperature of about 1500 to 1800 ° C. As a result of the baking, the resin component contained in the package precursor is removed by thermal decomposition, and the conductive paste in the through-hole is metallized.
Formation of metal plating layer:
After the completion of the firing step as described above, a metal plating layer is applied to the wiring pattern (surface metallization layer) exposed on the surface of the package precursor, if necessary. Applicable metal plating layers include, for example, a nickel plating layer and a gold plating layer. Through this plating layer, for example, connection with a semiconductor chip can be established.
[0035]
Further, external connection terminals may be provided on the back surface of the ceramic package. For example, when a plurality of leads are erected as external connection terminals, the lead frame can be brazed after nickel plating.
[0036]
【The invention's effect】
As described in detail above, according to the present invention, it is possible to easily perform characteristic impedance matching not only on a plane but also in a thickness direction, and to provide an element mounting package that is easy to manufacture. be able to.
[0037]
Further, according to the present invention, it is possible to manufacture a package with high accuracy and high yield from a ceramic material or the like which is normally difficult to process, despite having a complicated pseudo coaxial structure in the vertical direction.
[0038]
Further, according to the present invention, it is possible to provide an element mounting package for high-speed communication suitable for mounting a highly integrated semiconductor element for an ultra-high frequency exceeding 15 GHz.
[0039]
Furthermore, according to the present invention, it is possible to provide an electronic device equipped with a highly integrated semiconductor element for an ultrahigh frequency.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing one usage mode of an element mounting package according to the present invention.
FIG. 2 is a plan view of the element mounting package shown in FIG.
FIG. 3 is a cross-sectional view of the package of FIG. 2 taken along line III-III.
FIG. 4 is an enlarged sectional view showing the vicinity of a signal line via and a ground via of the package of FIG. 3;
FIG. 5 is a graph plotting the relationship between the diameter of the signal line via, the diameter of the ground via, and the via pitch when ground vias are arranged on both sides of the signal line via in the package of the present invention.
FIG. 6 is a cross-sectional view schematically showing a conventional package for an ultra-high frequency device.
FIG. 7 is a plan view showing a circuit configuration in one insulating layer of the package shown in FIG. 6;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Substrate 4 ... Cavity 5 ... Semiconductor chip 6 ... Bonding wire 7 ... Metal plate 10 ... Element mounting package 11 ... Substrate body 12 ... Frame 15 ... Element mounting area 21 ... Ground line 22 ... Signal line 31 ... Ground via 32 ... signal line via
