JP2004063841A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004063841A JP2004063841A JP2002220875A JP2002220875A JP2004063841A JP 2004063841 A JP2004063841 A JP 2004063841A JP 2002220875 A JP2002220875 A JP 2002220875A JP 2002220875 A JP2002220875 A JP 2002220875A JP 2004063841 A JP2004063841 A JP 2004063841A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- semiconductor chip
- semiconductor device
- substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】電子部品の小型化を図ることができる半導体装置を提供すること。
【解決手段】本発明では、基板（２）に半導体チップ（３）を実装するとともに封止剤（４）で封止してなる半導体装置（１）において、基板（２）に電子部品（８）を埋設し、同電子部品（８）と半導体チップ（３）とを接続することにした。特に、電子部品（８）の電極（１２）に半導体チップ（３）の接続端子（１０）を直接的に接続することにした。また、電子部品（８）と半導体チップ（３）との間にアンダーフィル剤（１９）を充填することにした。
【選択図】 図１
【解決手段】本発明では、基板（２）に半導体チップ（３）を実装するとともに封止剤（４）で封止してなる半導体装置（１）において、基板（２）に電子部品（８）を埋設し、同電子部品（８）と半導体チップ（３）とを接続することにした。特に、電子部品（８）の電極（１２）に半導体チップ（３）の接続端子（１０）を直接的に接続することにした。また、電子部品（８）と半導体チップ（３）との間にアンダーフィル剤（１９）を充填することにした。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関するものである。
【０００２】
【従来の技術】
従来の電子機器に使用される半導体装置は、基板の上面に半導体チップを載設し、同半導体チップの周囲を樹脂で封止した構造となっていた。
【０００３】
そして、半導体装置は、バイパスコンデンサやダンピング抵抗などの周辺部品とともにプリント配線基板上に実装され、電子機器に内蔵されていた。
【０００４】
ところが、プリント配線基板上に半導体装置と周辺部品とを実装すると、実装面積が増大してしまい、それに伴ってプリント配線基板が大型化し、電子機器が大型化してしまうおそれがあった。
【０００５】
そのため、近年においては、周辺部品を半導体装置の上部に実装することによって、実装面積を可及的に小さくし、プリント配線基板を小型化して、電子機器の小型化の要求に対応できるようにしたものが考えられている。
【０００６】
このように、周辺部品を実装した半導体装置としては、例えば、特開平１１−１２６８６６号公報に開示されているものが知られている。
【０００７】
かかる半導体装置は、パッケージの上面に部品実装パッドを形成し、同部品実装パッドに周辺部品を実装し、同周辺部品の電極と半導体装置の接続端子とをリード線で接続していた。
【０００８】
【発明が解決しようとする課題】
ところが、上記従来の半導体装置にあっては、周辺部品を半導体装置の上部に実装していたため、部品の高さが高くなってしまい、電子機器の小型化を十分に図れないおそれがあった。
【０００９】
また、周辺部品が半導体装置の外部に実装されることになるため、半導体装置から周辺部品が剥がれ落ちて不良品となるおそれがあった。
【００１０】
また、周辺部品の電極と半導体装置の接続端子とをリード線で接続していたため、周辺部品と半導体装置との配線長が長くなり、したがって、半導体装置の内部に配設した半導体チップと周辺部品との配線長も長くなり、それによって、配線抵抗や寄生容量や寄生インダクタンスが増大して、半導体装置の特性が低減するおそれがあった。
【００１１】
【課題を解決するための手段】
そこで、請求項１に係る本発明では、基板に半導体チップを実装するとともに封止剤で封止してなる半導体装置において、基板に電子部品を埋設し、同電子部品と半導体チップとを接続することにした。
【００１２】
また、請求項２に係る本発明では、前記電子部品の電極に半導体チップの接続端子を直接的に接続することにした。
【００１３】
また、請求項３に係る本発明では、前記電子部品と半導体チップとの間の空間にアンダーフィル剤を充填することにした。
【００１４】
また、請求項４に係る本発明では、前記電子部品と半導体チップとの間に絶縁膜を形成することにした。
【００１５】
また、請求項５に係る本発明では、前記電子部品として半導体チップの特性を決定する部品を用いることにした。
【００１６】
【発明の実施の形態】
本発明に係る半導体装置は、基板に半導体チップを実装するとともに封止剤で封止したものである。
【００１７】
しかも、基板に電子部品を埋設し、同電子部品の電極に半導体チップの接続端子を接続したものである。
【００１８】
このように、基板に電子部品を埋設しているため、半導体装置の高さが高くなることがなく、電子機器の小型化を図ることができるものである。
【００１９】
しかも、電子部品が半導体装置の内部に実装されることになるため、半導体装置から電子部品が剥がれ落ちて不良品となるおそれがない。
【００２０】
特に、電子部品の電極に半導体チップの接続端子を直接的に接続した場合には、電子部品と半導体チップとの配線長を可及的に短くすることができるので、配線抵抗や寄生容量や寄生インダクタンスを可及的に小さくすることができ、半導体装置の特性を向上させることができる。
【００２１】
また、電子部品と半導体チップとの間にアンダーフィル剤を充填した場合には、半導体装置の内部で半導体チップと電子部品とを強固に保持することができ、半導体チップと電子部品との接続不良の発生を未然に防止することができる。
【００２２】
また、電子部品と半導体チップとの間に絶縁膜を形成した場合には、電子部品と半導体チップとが接触して電子部品が短絡するのを防止することができる。
【００２３】
また、電子部品として半導体チップの特性を決定する部品を用いた場合には、電子部品を変更するだけで半導体装置の仕様を容易に変更することができる。
【００２４】
以下に、本発明の実施の形態について図面を参照しながら説明する。
【００２５】
本発明に係る半導体装置１は、図１及び図２に示すように、ガラスエポキシ樹脂からなる矩形板状の基板２の上面中央部に矩形板状の半導体チップ３を載設し、同半導体チップ３の周囲を樹脂（封止剤４）で封止し、さらには、基板２の下面に複数の半田バンプ（接続端子１０）を間隔を開けて取付けている。
【００２６】
基板２は、半導体チップ３を実装した実装面６に矩形状の凹部７を形成し、同凹部７に電子部品８を埋設するとともに、実装面６に絶縁素材からなる絶縁膜９を形成している。
【００２７】
このように、基板２の凹部７に電子部品８を埋設しているため、半導体装置１を実装したプリント配線基板上に電子部品８を実装する必要がなくなり、プリント配線基板の面積を可及的に小さくすることができ、電子機器の低廉化や小型化を図ることができる。また、半導体装置１の高さが高くなることがなくなり、これによっても、電子機器の小型化を図ることができる。さらには、電子部品が半導体装置１の内部に実装されることになり、半導体装置１から電子部品が剥がれ落ちて不良品となるのを防止することができる。
【００２８】
また、基板２は、半導体チップ３の下面に取付けた半田バンプ（接続端子５）を接続するためのランド１１を実装面６に形成するとともに、電子部品８の電極１２を接続するためのランド１３を凹部７の上面に形成し、一方、半導体チップ３の接続端子１０を取付けるためのランド１４を半田面１５（実装面６の裏面）に形成し、これらのランド１１，１３，１４をスルーホール１６やビヤ１７や配線パターン１８で接続している。
【００２９】
半導体チップ３は、接続端子５を基板２のランド１１及び電子部品８の電極１２に直接的に接続している。
【００３０】
このように、電子部品８の電極１２に半導体チップ３の接続端子５を直接的に接続しているため、電子部品８と半導体チップ３との配線長を可及的に短くすることができるので、配線抵抗や寄生容量や寄生インダクタンスを可及的に小さくすることができ、半導体装置１の特性を向上させることができる。
【００３１】
電子部品８としては、バイパスコンデンサ、ダンピング抵抗、発振子、インダクタ、トランジスタ、ダイオード、半導体チップ、電池などが用いられる。特に、電子部品８として半導体チップ３の特性を決定する部品を用いた場合には、電子部品８を変更するだけで半導体装置１の仕様を容易に変更することができる。
【００３２】
かかる電子部品８と半導体チップ３との間には、樹脂素材からなるアンダーフィル剤１９を充填している。
【００３３】
また、電子部品８と半導体チップ３との間に絶縁膜９を形成しているため、電子部品８と半導体チップ３とが接触して電子部品８が短絡するのを防止することができる。特に、電子部品８の電極１２のうち半導体チップ３の接続端子５と接続していない電極１２の上面にも絶縁膜９を形成しているため、電子部品８の電極１２と半導体チップ３とが短絡するのを防止することができる。
【００３４】
上記構成の半導体装置１は、以下のようにして製造する（図３参照）。
【００３５】
まず、図３（ａ）に示すように、実装面６に矩形凹状に陥没させた凹部７を形成した基板２を用意する。
【００３６】
次に、図３（ｂ）に示すように、基板２の凹部７にチップ状の電子部品８を実装する。具体的には、基板２の凹部７に形成したランド１３の上部に半田ペーストを印刷装置で塗布した後に、基板２の凹部７に電子部品８をマウンターで所定位置に載設し、その後、電子部品８の電極１２をランド１３にリフローにより半田付けする。
【００３７】
次に、図３（ｃ）に示すように、基板２の実装面６に絶縁膜９を成膜する。具体的には、基板２の実装面６にレジストをスクリーン印刷装置で塗布することによって所要部分に絶縁膜９を形成する。
【００３８】
次に、図３（ｄ）に示すように、下面に接続端子５を溶着した半導体チップ３を基板２の実装面６に実装する。具体的には、基板２のランド１１及び電子部品８の電極１２の上部に半田ペーストを印刷装置で塗布した後に、基板２の実装面６に半導体チップ３をマウンターで所定位置に載設し、その後、半導体チップ３の接続端子５をランド１１及び電極１２にリフローにより半田付けする。
【００３９】
次に、図３（ｅ）に示すように、半導体チップ３と基板２との間にアンダーフィル剤１９をディスペンサーで注入し、アンダーフィル剤１９を硬化させる。これにより、基板２の凹部７と電子部品８との隙間部分や電子部品８の電極１２と半導体チップ３の接続端子５との接続部分にもアンダーフィル剤１９を充填でき、基板２と電子部品８との接続強度や半導体チップ３と電子部品８との接続強度を良好に保持することができ、振動などによって接続不良が発生するのを未然に防止することができる。
【００４０】
次に、図３（ｆ）に示すように、モールド装置を用いて半導体チップ３の周囲を封止剤４で所定形状に封止する。
【００４１】
最後に、図３（ｇ）に示すように、基板２のランド１４に接続端子１０を溶着する。
【００４２】
【発明の効果】
本発明は、以上に説明したような形態で実施され、以下に記載されるような効果を奏する。
【００４３】
すなわち、請求項１に係る本発明では、基板に半導体チップを実装するとともに封止剤で封止してなる半導体装置において、基板に電子部品を埋設し、同電子部品と半導体チップとを接続しているため、半導体装置の高さが高くなることがなく、電子機器の小型化を図ることができる。
【００４４】
しかも、電子部品が半導体装置の内部に実装されることになるため、半導体装置から電子部品が剥がれ落ちて不良品となるおそれがない。
【００４５】
また、請求項２に係る本発明では、電子部品の電極に半導体チップの接続端子を直接的に接続しているため、電子部品と半導体チップとの配線長を可及的に短くすることができるので、配線抵抗や寄生容量や寄生インダクタンスを可及的に小さくすることができ、半導体装置の特性を向上させることができる。
【００４６】
また、請求項３に係る本発明では、電子部品と半導体チップとの間にアンダーフィル剤を充填しているため、半導体装置の内部で半導体チップと電子部品とを強固に保持することができ、半導体チップと電子部品との接続不良の発生を未然に防止することができる。
【００４７】
また、請求項４に係る本発明では、電子部品と半導体チップとの間に絶縁膜を形成しているため、電子部品と半導体チップとが接触して電子部品が短絡するのを防止することができる。
【００４８】
また、請求項５に係る本発明では、電子部品として半導体チップの特性を決定する部品を用いているため、電子部品を変更するだけで半導体装置の仕様を容易に変更することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置を示す一部切欠断面図。
【図２】同拡大断面図。
【図３】半導体装置の製造方法を示す説明図。
【符号の説明】
１ 半導体装置
２ 基板
３ 半導体チップ
４ 封止剤
５ 接続端子
７ 凹部
８ 電子部品
９ 絶縁膜
１０ 接続端子
１２ 電極
１９ アンダーフィル剤
【発明の属する技術分野】
本発明は、半導体装置に関するものである。
【０００２】
【従来の技術】
従来の電子機器に使用される半導体装置は、基板の上面に半導体チップを載設し、同半導体チップの周囲を樹脂で封止した構造となっていた。
【０００３】
そして、半導体装置は、バイパスコンデンサやダンピング抵抗などの周辺部品とともにプリント配線基板上に実装され、電子機器に内蔵されていた。
【０００４】
ところが、プリント配線基板上に半導体装置と周辺部品とを実装すると、実装面積が増大してしまい、それに伴ってプリント配線基板が大型化し、電子機器が大型化してしまうおそれがあった。
【０００５】
そのため、近年においては、周辺部品を半導体装置の上部に実装することによって、実装面積を可及的に小さくし、プリント配線基板を小型化して、電子機器の小型化の要求に対応できるようにしたものが考えられている。
【０００６】
このように、周辺部品を実装した半導体装置としては、例えば、特開平１１−１２６８６６号公報に開示されているものが知られている。
【０００７】
かかる半導体装置は、パッケージの上面に部品実装パッドを形成し、同部品実装パッドに周辺部品を実装し、同周辺部品の電極と半導体装置の接続端子とをリード線で接続していた。
【０００８】
【発明が解決しようとする課題】
ところが、上記従来の半導体装置にあっては、周辺部品を半導体装置の上部に実装していたため、部品の高さが高くなってしまい、電子機器の小型化を十分に図れないおそれがあった。
【０００９】
また、周辺部品が半導体装置の外部に実装されることになるため、半導体装置から周辺部品が剥がれ落ちて不良品となるおそれがあった。
【００１０】
また、周辺部品の電極と半導体装置の接続端子とをリード線で接続していたため、周辺部品と半導体装置との配線長が長くなり、したがって、半導体装置の内部に配設した半導体チップと周辺部品との配線長も長くなり、それによって、配線抵抗や寄生容量や寄生インダクタンスが増大して、半導体装置の特性が低減するおそれがあった。
【００１１】
【課題を解決するための手段】
そこで、請求項１に係る本発明では、基板に半導体チップを実装するとともに封止剤で封止してなる半導体装置において、基板に電子部品を埋設し、同電子部品と半導体チップとを接続することにした。
【００１２】
また、請求項２に係る本発明では、前記電子部品の電極に半導体チップの接続端子を直接的に接続することにした。
【００１３】
また、請求項３に係る本発明では、前記電子部品と半導体チップとの間の空間にアンダーフィル剤を充填することにした。
【００１４】
また、請求項４に係る本発明では、前記電子部品と半導体チップとの間に絶縁膜を形成することにした。
【００１５】
また、請求項５に係る本発明では、前記電子部品として半導体チップの特性を決定する部品を用いることにした。
【００１６】
【発明の実施の形態】
本発明に係る半導体装置は、基板に半導体チップを実装するとともに封止剤で封止したものである。
【００１７】
しかも、基板に電子部品を埋設し、同電子部品の電極に半導体チップの接続端子を接続したものである。
【００１８】
このように、基板に電子部品を埋設しているため、半導体装置の高さが高くなることがなく、電子機器の小型化を図ることができるものである。
【００１９】
しかも、電子部品が半導体装置の内部に実装されることになるため、半導体装置から電子部品が剥がれ落ちて不良品となるおそれがない。
【００２０】
特に、電子部品の電極に半導体チップの接続端子を直接的に接続した場合には、電子部品と半導体チップとの配線長を可及的に短くすることができるので、配線抵抗や寄生容量や寄生インダクタンスを可及的に小さくすることができ、半導体装置の特性を向上させることができる。
【００２１】
また、電子部品と半導体チップとの間にアンダーフィル剤を充填した場合には、半導体装置の内部で半導体チップと電子部品とを強固に保持することができ、半導体チップと電子部品との接続不良の発生を未然に防止することができる。
【００２２】
また、電子部品と半導体チップとの間に絶縁膜を形成した場合には、電子部品と半導体チップとが接触して電子部品が短絡するのを防止することができる。
【００２３】
また、電子部品として半導体チップの特性を決定する部品を用いた場合には、電子部品を変更するだけで半導体装置の仕様を容易に変更することができる。
【００２４】
以下に、本発明の実施の形態について図面を参照しながら説明する。
【００２５】
本発明に係る半導体装置１は、図１及び図２に示すように、ガラスエポキシ樹脂からなる矩形板状の基板２の上面中央部に矩形板状の半導体チップ３を載設し、同半導体チップ３の周囲を樹脂（封止剤４）で封止し、さらには、基板２の下面に複数の半田バンプ（接続端子１０）を間隔を開けて取付けている。
【００２６】
基板２は、半導体チップ３を実装した実装面６に矩形状の凹部７を形成し、同凹部７に電子部品８を埋設するとともに、実装面６に絶縁素材からなる絶縁膜９を形成している。
【００２７】
このように、基板２の凹部７に電子部品８を埋設しているため、半導体装置１を実装したプリント配線基板上に電子部品８を実装する必要がなくなり、プリント配線基板の面積を可及的に小さくすることができ、電子機器の低廉化や小型化を図ることができる。また、半導体装置１の高さが高くなることがなくなり、これによっても、電子機器の小型化を図ることができる。さらには、電子部品が半導体装置１の内部に実装されることになり、半導体装置１から電子部品が剥がれ落ちて不良品となるのを防止することができる。
【００２８】
また、基板２は、半導体チップ３の下面に取付けた半田バンプ（接続端子５）を接続するためのランド１１を実装面６に形成するとともに、電子部品８の電極１２を接続するためのランド１３を凹部７の上面に形成し、一方、半導体チップ３の接続端子１０を取付けるためのランド１４を半田面１５（実装面６の裏面）に形成し、これらのランド１１，１３，１４をスルーホール１６やビヤ１７や配線パターン１８で接続している。
【００２９】
半導体チップ３は、接続端子５を基板２のランド１１及び電子部品８の電極１２に直接的に接続している。
【００３０】
このように、電子部品８の電極１２に半導体チップ３の接続端子５を直接的に接続しているため、電子部品８と半導体チップ３との配線長を可及的に短くすることができるので、配線抵抗や寄生容量や寄生インダクタンスを可及的に小さくすることができ、半導体装置１の特性を向上させることができる。
【００３１】
電子部品８としては、バイパスコンデンサ、ダンピング抵抗、発振子、インダクタ、トランジスタ、ダイオード、半導体チップ、電池などが用いられる。特に、電子部品８として半導体チップ３の特性を決定する部品を用いた場合には、電子部品８を変更するだけで半導体装置１の仕様を容易に変更することができる。
【００３２】
かかる電子部品８と半導体チップ３との間には、樹脂素材からなるアンダーフィル剤１９を充填している。
【００３３】
また、電子部品８と半導体チップ３との間に絶縁膜９を形成しているため、電子部品８と半導体チップ３とが接触して電子部品８が短絡するのを防止することができる。特に、電子部品８の電極１２のうち半導体チップ３の接続端子５と接続していない電極１２の上面にも絶縁膜９を形成しているため、電子部品８の電極１２と半導体チップ３とが短絡するのを防止することができる。
【００３４】
上記構成の半導体装置１は、以下のようにして製造する（図３参照）。
【００３５】
まず、図３（ａ）に示すように、実装面６に矩形凹状に陥没させた凹部７を形成した基板２を用意する。
【００３６】
次に、図３（ｂ）に示すように、基板２の凹部７にチップ状の電子部品８を実装する。具体的には、基板２の凹部７に形成したランド１３の上部に半田ペーストを印刷装置で塗布した後に、基板２の凹部７に電子部品８をマウンターで所定位置に載設し、その後、電子部品８の電極１２をランド１３にリフローにより半田付けする。
【００３７】
次に、図３（ｃ）に示すように、基板２の実装面６に絶縁膜９を成膜する。具体的には、基板２の実装面６にレジストをスクリーン印刷装置で塗布することによって所要部分に絶縁膜９を形成する。
【００３８】
次に、図３（ｄ）に示すように、下面に接続端子５を溶着した半導体チップ３を基板２の実装面６に実装する。具体的には、基板２のランド１１及び電子部品８の電極１２の上部に半田ペーストを印刷装置で塗布した後に、基板２の実装面６に半導体チップ３をマウンターで所定位置に載設し、その後、半導体チップ３の接続端子５をランド１１及び電極１２にリフローにより半田付けする。
【００３９】
次に、図３（ｅ）に示すように、半導体チップ３と基板２との間にアンダーフィル剤１９をディスペンサーで注入し、アンダーフィル剤１９を硬化させる。これにより、基板２の凹部７と電子部品８との隙間部分や電子部品８の電極１２と半導体チップ３の接続端子５との接続部分にもアンダーフィル剤１９を充填でき、基板２と電子部品８との接続強度や半導体チップ３と電子部品８との接続強度を良好に保持することができ、振動などによって接続不良が発生するのを未然に防止することができる。
【００４０】
次に、図３（ｆ）に示すように、モールド装置を用いて半導体チップ３の周囲を封止剤４で所定形状に封止する。
【００４１】
最後に、図３（ｇ）に示すように、基板２のランド１４に接続端子１０を溶着する。
【００４２】
【発明の効果】
本発明は、以上に説明したような形態で実施され、以下に記載されるような効果を奏する。
【００４３】
すなわち、請求項１に係る本発明では、基板に半導体チップを実装するとともに封止剤で封止してなる半導体装置において、基板に電子部品を埋設し、同電子部品と半導体チップとを接続しているため、半導体装置の高さが高くなることがなく、電子機器の小型化を図ることができる。
【００４４】
しかも、電子部品が半導体装置の内部に実装されることになるため、半導体装置から電子部品が剥がれ落ちて不良品となるおそれがない。
【００４５】
また、請求項２に係る本発明では、電子部品の電極に半導体チップの接続端子を直接的に接続しているため、電子部品と半導体チップとの配線長を可及的に短くすることができるので、配線抵抗や寄生容量や寄生インダクタンスを可及的に小さくすることができ、半導体装置の特性を向上させることができる。
【００４６】
また、請求項３に係る本発明では、電子部品と半導体チップとの間にアンダーフィル剤を充填しているため、半導体装置の内部で半導体チップと電子部品とを強固に保持することができ、半導体チップと電子部品との接続不良の発生を未然に防止することができる。
【００４７】
また、請求項４に係る本発明では、電子部品と半導体チップとの間に絶縁膜を形成しているため、電子部品と半導体チップとが接触して電子部品が短絡するのを防止することができる。
【００４８】
また、請求項５に係る本発明では、電子部品として半導体チップの特性を決定する部品を用いているため、電子部品を変更するだけで半導体装置の仕様を容易に変更することができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置を示す一部切欠断面図。
【図２】同拡大断面図。
【図３】半導体装置の製造方法を示す説明図。
【符号の説明】
１ 半導体装置
２ 基板
３ 半導体チップ
４ 封止剤
５ 接続端子
７ 凹部
８ 電子部品
９ 絶縁膜
１０ 接続端子
１２ 電極
１９ アンダーフィル剤
Claims (5)
- 基板に半導体チップを実装するとともに封止剤で封止してなる半導体装置において、
基板に電子部品を埋設し、同電子部品と半導体チップとを接続したことを特徴とする半導体装置。 - 前記電子部品の電極に半導体チップの接続端子を直接的に接続したことを特徴とする請求項１記載の半導体装置。
- 前記電子部品と半導体チップとの間の空間にアンダーフィル剤を充填したことを特徴とする請求項１又は請求項２記載の半導体装置。
- 前記電子部品と半導体チップとの間に絶縁膜を形成したことを特徴とする請求項１〜請求項３記載の半導体装置。
- 前記電子部品は、半導体チップの特性を決定する部品であることを特徴とする請求項１〜請求項４記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002220875A JP2004063841A (ja) | 2002-07-30 | 2002-07-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002220875A JP2004063841A (ja) | 2002-07-30 | 2002-07-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004063841A true JP2004063841A (ja) | 2004-02-26 |
Family
ID=31941350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002220875A Pending JP2004063841A (ja) | 2002-07-30 | 2002-07-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004063841A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2008105535A1 (ja) * | 2007-03-01 | 2010-06-03 | 日本電気株式会社 | 半導体装置及びその製造方法 |
-
2002
- 2002-07-30 JP JP2002220875A patent/JP2004063841A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2008105535A1 (ja) * | 2007-03-01 | 2010-06-03 | 日本電気株式会社 | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6356453B1 (en) | Electronic package having flip chip integrated circuit and passive chip component | |
| US6734557B2 (en) | Semiconductor device | |
| US6546620B1 (en) | Flip chip integrated circuit and passive chip component package fabrication method | |
| US7102230B2 (en) | Circuit carrier and fabrication method thereof | |
| US20040022038A1 (en) | Electronic package with back side, cavity mounted capacitors and method of fabrication therefor | |
| US20050011672A1 (en) | Overmolded MCM with increased surface mount component reliability | |
| WO2001026147A1 (fr) | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
| JPWO2007072616A1 (ja) | 部品内蔵モジュールおよびその製造方法 | |
| US7473852B2 (en) | Printed-circuit board and circuit unit incorporating the circuit board | |
| US20130258623A1 (en) | Package structure having embedded electronic element and fabrication method thereof | |
| US20090057913A1 (en) | Packaging substrate structure with electronic components embedded therein and method for fabricating the same | |
| JPH09321173A (ja) | 半導体装置用パッケージ及び半導体装置とそれらの製造方法 | |
| WO2006100738A1 (ja) | 半導体装置及びその製造方法 | |
| JP2004063841A (ja) | 半導体装置 | |
| JP2001127194A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JP2003283086A (ja) | 配線基板、配線基板の製造方法及び配線基板を用いた電子部品 | |
| JP3841135B2 (ja) | 半導体装置、回路基板及び電子機器 | |
| JPS63244631A (ja) | 混成集積回路装置の製造方法 | |
| JP2002353275A (ja) | 半導体装置並びにその製造方法および実装方法 | |
| JP2004165525A (ja) | 半導体装置及びその製造方法 | |
| JP3575222B2 (ja) | チップ状部品の実装構造および実装方法 | |
| KR20020028473A (ko) | 적층 패키지 | |
| JP2000286360A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH0314292A (ja) | 高密度実装モジュールの製造方法 | |
| KR100924705B1 (ko) | 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Effective date: 20040817 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |