JP2004056360A - インバータ回路 - Google Patents
インバータ回路 Download PDFInfo
- Publication number
- JP2004056360A JP2004056360A JP2002209555A JP2002209555A JP2004056360A JP 2004056360 A JP2004056360 A JP 2004056360A JP 2002209555 A JP2002209555 A JP 2002209555A JP 2002209555 A JP2002209555 A JP 2002209555A JP 2004056360 A JP2004056360 A JP 2004056360A
- Authority
- JP
- Japan
- Prior art keywords
- inverter circuit
- fluctuation
- inverter
- signal
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
【課題】製造プロセス要因、動作環境要因の変動に対応することが可能なインバータ回路を実現する。
【解決手段】変動検出部DTにより例えば動作環境温度の変動を検出し、検出結果に基づいて、補償回路CPは、入力信号Vinの変化を、インバータIV11〜IV1nにも伝えるか否かを決定する。すなわち、駆動力を高めるために並列接続されたインバータを動作させるか否かを決定する。例えば動作環境温度が高い場合には、インバータIV1の駆動力は高くなると考えられる。よって、並列接続すべきインバータの数を少なくしてもよい。一方、動作環境温度が低い場合には、インバータIV1の駆動力は低くなると考えられる。よって、並列接続すべきインバータの数を多くすべきである。
【選択図】 図1
【解決手段】変動検出部DTにより例えば動作環境温度の変動を検出し、検出結果に基づいて、補償回路CPは、入力信号Vinの変化を、インバータIV11〜IV1nにも伝えるか否かを決定する。すなわち、駆動力を高めるために並列接続されたインバータを動作させるか否かを決定する。例えば動作環境温度が高い場合には、インバータIV1の駆動力は高くなると考えられる。よって、並列接続すべきインバータの数を少なくしてもよい。一方、動作環境温度が低い場合には、インバータIV1の駆動力は低くなると考えられる。よって、並列接続すべきインバータの数を多くすべきである。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
この発明は、半導体装置内に形成されるインバータ回路に関する。
【0002】
【従来の技術】
例えばCAD(computer−aided design)装置を用いたASIC(Application−Specific Integrated Circuit)の設計においては、予め用意された多種のマクロセルの中から適当なものを複数選択して配置し、各々を結線することが行われる。各マクロセルは、個々の電気的特性やその他の物理的情報を、変更可能なパラメータとして有しており、それらの情報はCAD装置内のマクロセルライブラリに記憶されている。
【0003】
マクロセルの例としてインバータを含む回路(本願ではインバータ回路と称する)を図5に示す。このインバータ回路には、インバータIV1,IV11,…,IV1n(n:正の数)が含まれており、それぞれの入力端同士、出力端同士が共通に接続されている。すなわち、インバータIV1,IV11,…,IV1nがいずれも並列接続されている。
【0004】
ゲートサイズを充分に大きく取れる場合であれば、一つのインバータで次段回路の駆動や配線での信号減衰防止を図ることができる。しかし、チップ上でのトランジスタ配置状況やその他の製造上の制約から、実際には一つのインバータにおいて充分なゲートサイズを確保できないことが多い。そこで、図5のように複数のインバータを並列接続して、その駆動力を高める手法が採用されるのである。
【0005】
図6はこのことを説明する図であり、入力信号Vinの信号変化と出力信号Voutの信号変化の関係を示すタイミングチャートである。
【0006】
例えば図5のインバータ回路にインバータIV1のみしか含まれていなかった場合、インバータ回路としての駆動力が不充分であるために、出力信号Voutの信号変化エッジEG2aは入力信号Vinの信号変化エッジEG1から遅れて発生しやすい。
【0007】
一方、インバータIV1に他のインバータIV11,…,IV1nが並列接続されておれば、インバータ回路としての駆動力が高まり、出力信号Voutの信号変化エッジEG2aを信号変化エッジEG2bのように早めることが可能となる。
【0008】
インバータIV1にはCMOS(Complementary Metal Oxide Semiconductor)接続されたPチャネルMOSトランジスタP1とNチャネルMOSトランジスタN1とが含まれる。両トランジスタのゲートには入力信号Vinが入力され、両トランジスタのドレインからは出力信号Voutが出力される。なお、PチャネルMOSトランジスタP1のソースには電源電位Vddが与えられ、NチャネルMOSトランジスタN1のソースには接地電位GNDが与えられる。
【0009】
なお、インバータIV11〜IV1nのそれぞれにも、PチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nが含まれ、それらはPチャネルMOSトランジスタP1およびNチャネルMOSトランジスタN1と同様の接続構成となっている。
【0010】
【発明が解決しようとする課題】
さて、設計段階においては、各回路において想定される消費電力や配線遅延などを考慮して、マクロセル内の種々のパラメータが最適に調節される。図5のインバータ回路であれば、並列接続されるインバータ数、各インバータ内のトランジスタのゲートサイズ等が調節される。
【0011】
ところが、このようにしてパラメータが調節されたマクロセルであっても、実際の回路を半導体装置内に製造した場合、想定した動作が実現されないことがある。半導体装置の製造プロセスにおいては種々の製造プロセス要因(製造時の温度条件、ガス流量等)が微妙に変動するため、このような変動に起因して設計値からのずれが生じる場合があるからである。その他にも、半導体装置が使用される環境の温度や、与えられる電源電位Vddの安定性等の動作環境要因によっても、想定動作が実現されないことがある。
【0012】
微細化が著しい半導体装置においては、設計時にパラメータを吟味して調節したとしても、上記のような製造プロセス要因、動作環境要因の影響により、例えば信号がHi,Lowのいずれになるか不明となる部分や、信号伝達のタイミングが間に合わない部分などが生じやすい。
【0013】
図5のインバータ回路の場合、設計時にインバータIV1,IV11,…,IV1nの各ゲートサイズが決定された後は、上記のような製造プロセス要因、動作環境要因の変動に対応することができない。
【0014】
そこで、この発明の課題は、製造プロセス要因、動作環境要因の変動に対応することが可能なインバータ回路を提供することにある。
【0015】
【課題を解決するための手段】
請求項1に記載の発明は、入力信号を受ける入力端と、前記入力信号を反転させて出力信号として出力する出力端とを含むインバータと、前記出力端に接続された第1電流電極、第1の電位が与えられた第2電流電極および制御電極を含む第1のトランジスタと、前記インバータの前記反転動作に影響を与える要因たる物理量の変動を検出し、検出結果に基づいて変動信号を出力する変動検出部と、前記変動信号に基づいて、前記入力信号の変化を前記第1のトランジスタの前記制御電極に伝えるか否かを決定する補償回路とを備えるインバータ回路である。
【0016】
請求項2に記載の発明は、請求項1に記載のインバータ回路であって、前記第1のトランジスタは複数であって、前記補償回路は、複数のうちいずれの前記第1のトランジスタの前記制御電極に前記入力信号の変化を伝えるかをも、前記変動信号に基づいて決定するインバータ回路である。
【0017】
請求項3に記載の発明は、請求項1に記載のインバータ回路であって、前記出力端に接続された第1電流電極、第2の電位が与えられた第2電流電極および制御電極を含む第2のトランジスタをさらに備え、前記補償回路は、前記変動信号に基づいて、前記入力信号の変化を前記第2のトランジスタの前記制御電極に伝えるか否かをも決定するインバータ回路である。
【0018】
請求項4に記載の発明は、請求項3に記載のインバータ回路であって、前記第2のトランジスタは複数であって、前記補償回路は、複数のうちいずれの前記第2のトランジスタの前記制御電極に前記入力信号の変化を伝えるかをも、前記変動信号に基づいて決定するインバータ回路である。
【0019】
請求項5に記載の発明は、請求項1に記載のインバータ回路であって、前記物理量は、前記インバータ回路の動作環境における温度であり、前記変動検出部は、前記温度の変動を反映した電流を出力するダイオードと、前記電流を与えられる抵抗とを含み、前記抵抗の一端における電位を前記変動信号として出力し、前記補償回路は、前記電位が所定値よりも大きいか否かに応じて、前記入力信号の変化を前記第1のトランジスタの前記制御電極に伝えるか否かを決定するインバータ回路である。
【0020】
請求項6に記載の発明は、請求項1に記載のインバータ回路であって、前記物理量は、前記インバータ回路を動作させるための電源電圧であり、前記変動検出部は、前記電源電圧が印加された抵抗を含み、前記抵抗の一端における電位を前記変動信号として出力し、前記補償回路は、前記電位が所定値よりも大きいか否かに応じて、前記入力信号の変化を前記第1のトランジスタの前記制御電極に伝えるか否かを決定するインバータ回路である。
【0021】
請求項7に記載の発明は、請求項1に記載のインバータ回路であって、前記物理量は、ソース、ドレインおよびゲートを有するMOSトランジスタのチャネル抵抗であり、前記変動検出部は、所定の電位が前記ソースに与えられた前記MOSトランジスタと、前記ドレインに接続された一端および他の所定の電位が与えられた他端を有する抵抗とを含み、前記MOSトランジスタの前記ドレインにおける電位を前記変動信号として出力し、前記補償回路は、前記ドレインにおける電位が所定値よりも大きいか否かに応じて、前記入力信号の変化を前記第1のトランジスタの前記制御電極に伝えるか否かを決定するインバータ回路である。
【0022】
【発明の実施の形態】
<実施の形態1>
本実施の形態は、インバータの反転動作に影響を与える要因たる動作環境温度の変動を検出し、検出結果に基づいて、駆動力を高めるために並列接続されたインバータを動作させるか否かを決定するインバータ回路である。これにより、動作環境要因の一つである温度の変動に対応することが可能なインバータ回路が実現できる。
【0023】
図1は、本発明に係るインバータ回路の構成を示す図である。図1に示すように、このインバータ回路には、インバータIV1,IV11,…,IV1n(n:正の数)が含まれており、それぞれの出力端同士が共通に接続されている。
【0024】
インバータIV1にはCMOS接続されたPチャネルMOSトランジスタP1とNチャネルMOSトランジスタN1とが含まれる。両トランジスタのゲートには入力信号Vinが入力され、両トランジスタのドレインからは出力信号Voutが出力される。なお、PチャネルMOSトランジスタP1のソースには電源電位Vddが与えられ、NチャネルMOSトランジスタN1のソースには接地電位GNDが与えられる。
【0025】
なお、インバータIV11〜IV1nのそれぞれにも、PチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nが含まれ、それらはPチャネルMOSトランジスタP1およびNチャネルMOSトランジスタN1と同様の接続構成となっている。
【0026】
ただし、インバータIV11〜IV1nに含まれるPチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nについては、それらのゲートに入力信号Vinが直接入力されるわけではない。
【0027】
このインバータ回路には、変動検出部DTおよび補償回路CPも含まれている。変動検出部DTは、インバータIV1の反転動作に影響を与える要因たる物理量の一つである、インバータIV1の動作環境における温度の変動を検出し、その検出結果に基づいて変動信号Svを出力する。そして、補償回路CPは変動信号Svに基づいて、入力信号Vinの変化を、インバータIV11〜IV1nに含まれるPチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのそれぞれのゲートに伝えるか否かを決定する。すなわち、補償回路CPは、変動検出部DTの検出結果に応じて、PチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのいずれかまたは複数のゲートに、入力信号Vinの変化を制御信号Sp11〜Sp1n,Sn11〜Sn1nとして与える。
【0028】
これはつまり、インバータIV1の動作環境における温度の検出結果に応じて、インバータIV1にインバータIV11,…,IV1nのいずれを並列接続させるかを決定していることに相当する。
【0029】
例えば、インバータIV1の動作環境における温度が高い場合には、インバータIV1の駆動力は高くなると考えられる。よって、並列接続すべきインバータの数を少なくしてもよい。一方、インバータIV1の動作環境における温度が低い場合には、インバータIV1の駆動力は低くなると考えられる。よって、並列接続すべきインバータの数を多くすべきである。よって、補償回路CPに、変動信号Svに基づいて、並列接続すべきインバータを決定させるのである。
【0030】
図2は、本実施の形態に係るインバータ回路における変動検出部および補償回路の具体的構成を示す図である。なお、図2においては、変動検出部DTおよび補償回路CPは符号DTaおよびCPaで表され、変動信号Svは信号Sv1,…,Svnの集合として表される。
【0031】
変動検出部DTaは、電源電位Vddが与えられたアノードおよび電流idを出力するカソードを有するダイオードDDと、電流idを与えられる直列接続された可変抵抗R1a,R2a,…,Rnaとを含む。なお、ダイオードDDには定電圧vdを発生する電圧源CVが並列接続され、可変抵抗Rnaの一端には接地電位GNDが与えられる。
【0032】
一般に、pn接合ダイオードの出力する電流idは、id=I{exp(q・vd/(k・T))−1}で表される。ここで、Iは逆方向飽和電流を、qは電子の電荷量を、vdはpn接合ダイオードに印加される電圧を、kはボルツマン定数を、Tは絶対温度を、それぞれ表している。
【0033】
よって、上記のダイオードDDにpn接合ダイオードを採用し、定電圧vdを発生する電圧源CVを並列接続させれば、ダイオードDDは絶対温度Tの変動を反映した電流idを出力する。上記電流idの式を見れば分かるとおり、電圧vdが一定であれば、電流idは絶対温度Tによって規定されるからである。なお、電流idは絶対温度Tが増すにつれて減少し、絶対温度Tが減じるにつれて増加する。
【0034】
そして、直列接続された各可変抵抗R1a,R2a,…,Rnaの各接続点からは、各可変抵抗の一端における電位が変動信号Sv1,Sv2,…,Svnとして出力される。
【0035】
補償回路CPaは、変動信号Sv1,…,Svnをそれぞれ正入力端に受ける演算増幅器OP1,…,OPnを有している。さらに、補償回路CPaは、参照電圧発生回路GNを有し、各演算増幅器OP1,…,OPnの各負入力端には参照電圧発生回路GNにより発生された参照電圧が与えられる。
【0036】
また、補償回路CPaは、各演算増幅器OP1,…,OPnの出力をそれぞれ一入力端に受けるAND回路An1,…,AnnおよびAp1,…,Apnを有している。AND回路An1,…,Annの各他入力端には入力信号Vinが与えられ、AND回路Ap1,…,Apnの各他入力端には入力信号Vinが論理反転して与えられる。そして、AND回路An1,…,Annの出力はそれぞれ制御信号Sn11,…,Sn1nとして出力され、AND回路Ap1,…,Apnの出力はそれぞれ制御信号Sp11,…,Sp1nとして論理反転して出力される。
【0037】
このような構成を採ることにより、以下の動作が実現される。すなわち、絶対温度Tが高い場合には、変動信号Sv1,Sv2,…,Svnのうち接地電位GNDに近い側の信号が、参照電圧発生回路GNにより発生された参照電圧よりも小さな値となる。これにより、演算増幅器OP1,…,OPnのうち対応するものがその出力を非アクティブ化し、その出力を受けたAND回路An1,…,AnnおよびAp1,…,Apnの対応するものが、入力信号Vinの状態に関わらず、対応する制御信号Sn11,…,Sn1nおよびSp11,…,Sp1nをアクティブ化しない。
【0038】
よって、そのような制御信号を受けるPチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのうち対応するものは、オンしない。これはすなわち、インバータIV1の動作環境における温度が高い場合に、インバータIV1に並列接続すべきインバータの数を少なくすることに相当する。
【0039】
一方、絶対温度Tが低い場合には、変動信号Sv1,Sv2,…,Svnのうち接地電位GNDに近い側の信号も、参照電圧発生回路GNにより発生された参照電圧よりも大きな値となる。これにより、演算増幅器OP1,…,OPnの多数がその出力をアクティブ化し、その出力を受けたAND回路An1,…,AnnおよびAp1,…,Apnが、入力信号Vinの変化を制御信号Sn11,…,Sn1nおよびSp11,…,Sp1nとして出力する。
【0040】
よって、そのような制御信号を受けるPチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nがオンすることになる。これはすなわち、インバータIV1の動作環境における温度が低い場合に、インバータIV1に並列接続すべきインバータの数を多くすることに相当する。
【0041】
すなわち、補償回路CPaは、可変抵抗R1a,R2a…,Rnaの各一端における電位が参照電圧発生回路GNにより発生された参照電圧よりも大きいか否かに応じて、入力信号Vinの変化をPチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのゲートに伝えるか否かを決定している。
【0042】
よって、本実施の形態に係るインバータ回路によれば、インバータIV1の反転動作に影響を与える要因となる動作環境温度の状態に応じて、PチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのそれぞれにインバータIV1の駆動力増強の機能を担わせることができる。これにより、動作環境温度の変動に対応することが可能なインバータ回路を実現できる。
【0043】
なお、PチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのそれぞれを、制御信号Sn11,…,Sn1nおよびSp11,…,Sp1nにより制御するので、各MOSトランジスタのうち1つまたは幾つかにインバータIV1の駆動力増強の機能を担わせることができ、より精密に動作環境温度の変動に対応することが可能である。
【0044】
すなわち、インバータIV11〜IV1nのそれぞれにおいて、PチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのそれぞれをともに制御することは必須ではなく、例えばインバータIV11内のPチャネルMOSトランジスタP11のみや、インバータIV1n内のNチャネルMOSトランジスタN1nのみを制御するようにしてもよい。トランジスタ1つ分だけであっても、インバータIV1の駆動力増強の機能を担わせることができるからである。
【0045】
また、PチャネルMOSトランジスタP11〜P1nのうち幾つかだけを制御してもよいし、逆に、NチャネルMOSトランジスタN11〜N1nのうち幾つかだけを制御してもよい。PチャネルMOSトランジスタを制御すれば出力信号Voutの立上りエッジの駆動力増強が図れ、NチャネルMOSトランジスタを制御すれば出力信号Voutの立下りエッジの駆動力増強が図れる。
【0046】
また、本実施の形態においては、変動検出部DTaをダイオードDDと可変抵抗R1a,…,Rnaとで構成している。よって、簡単な回路構成で、動作環境における温度の変動に対応することが可能なインバータ回路を実現できる。
【0047】
なお、変動検出部DTaにおいて可変抵抗R1a,…,Rnaを採用することにより、本実施の形態に係るインバータ回路の製造後において、各可変抵抗R1a,…,Rnaの一端における電位の調整を行なうことが可能となる。
【0048】
<実施の形態2>
本実施の形態は、実施の形態1に係るインバータ回路の変形例であって、インバータの反転動作に影響を与える要因たる物理量が、インバータ回路を動作させるための電源電圧である場合を示すものである。
【0049】
本実施の形態に係るインバータ回路も図1と同じ構成を有しており、変動検出部DTおよび補償回路CPの具体的構成が実施の形態1の場合と異なるだけである。本実施の形態においては、変動検出部DTに電源電圧Vddの変動を検出させ、電源電圧Vddの検出結果に応じて、インバータIV1にインバータIV11,…,IV1nのいずれを並列接続させるかを補償回路CPに決定させる。
【0050】
例えば、電源電圧Vddの値が大きい場合には、インバータIV1の駆動力は高くなると考えられる。よって、並列接続すべきインバータの数を少なくしてもよい。一方、電源電圧Vddの値が小さい場合には、インバータIV1の駆動力は低くなると考えられる。よって、並列接続すべきインバータの数を多くすべきである。
【0051】
図3は、本実施の形態に係るインバータ回路における変動検出部および補償回路の具体的構成を示す図である。なお、図3においては、変動検出部DTおよび補償回路CPは符号DTbおよびCPbで表され、変動信号Svは信号Sv1,…,Svnの集合として表される。
【0052】
変動検出部DTbは、電源電圧Vddが印加され、直列接続された可変抵抗R1b,R2b,…,Rnbを含む。なお、可変抵抗Rnbの一端には接地電位GNDが与えられる。そして、直列接続された各可変抵抗R1b,R2b,…,Rnbの各接続点からは、各可変抵抗の一端における電位が変動信号Sv1,Sv2,…,Svnとして出力される。
【0053】
補償回路CPbは、変動信号Sv1,…,Svnをそれぞれ負入力端に受ける演算増幅器OP1,…,OPnを有している。さらに、補償回路CPbは、参照電圧発生回路GNを有し、各演算増幅器OP1,…,OPnの各正入力端には参照電圧発生回路GNにより発生された参照電圧が与えられる。
【0054】
また、補償回路CPbは、各演算増幅器OP1,…,OPnの出力をそれぞれ一入力端に受けるAND回路An1,…,AnnおよびAp1,…,Apnを有している。AND回路An1,…,Annの各他入力端には入力信号Vinが与えられ、AND回路Ap1,…,Apnの各他入力端には入力信号Vinが論理反転して与えられる。そして、AND回路An1,…,Annの出力はそれぞれ制御信号Sn11,…,Sn1nとして出力され、AND回路Ap1,…,Apnの出力はそれぞれ制御信号Sp11,…,Sp1nとして論理反転して出力される。
【0055】
このような構成を採ることにより、以下の動作が実現される。すなわち、電源電圧Vddの値が大きい場合には、変動信号Sv1,Sv2,…,Svnのうち接地電位GNDに近い側の信号であっても、参照電圧発生回路GNにより発生された参照電圧よりも大きな値となる。これにより、演算増幅器OP1,…,OPnの多数がその出力を非アクティブ化し、その出力を受けたAND回路An1,…,AnnおよびAp1,…,Apnの対応するものが、入力信号Vinの状態に関わらず、対応する制御信号Sn11,…,Sn1nおよびSp11,…,Sp1nをアクティブ化しない。
【0056】
よって、そのような制御信号を受けるPチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのうち対応するものは、オンしない。これはすなわち、電源電圧Vddの値が大きい場合に、インバータIV1に並列接続すべきインバータの数を少なくすることに相当する。
【0057】
一方、電源電圧Vddの値が小さい場合には、変動信号Sv1,Sv2,…,Svnのうち接地電位GNDに近い側の信号は、参照電圧発生回路GNにより発生された参照電圧よりも小さな値となる。これにより、演算増幅器OP1,…,OPnのうち対応するものがその出力をアクティブ化し、その出力を受けたAND回路An1,…,AnnおよびAp1,…,Apnが、入力信号Vinの変化を制御信号Sn11,…,Sn1nおよびSp11,…,Sp1nとして出力する。
【0058】
よって、そのような制御信号を受けるPチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nがオンすることになる。これはすなわち、電源電圧Vddの値が小さい場合に、インバータIV1に並列接続すべきインバータの数を多くすることに相当する。
【0059】
すなわち、補償回路CPbは、可変抵抗R1b,R2b,…,Rnbの各一端における電位が参照電圧発生回路GNにより発生された参照電圧よりも大きいか否かに応じて、入力信号Vinの変化をPチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのゲートに伝えるか否かを決定している。
【0060】
よって、本実施の形態に係るインバータ回路によれば、インバータIV1の反転動作に影響を与える要因となる電源電圧Vddの状態に応じて、PチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのそれぞれにインバータIV1の駆動力増強の機能を担わせることができる。これにより、電源電圧Vddの変動に対応することが可能なインバータ回路を実現できる。
【0061】
なお、PチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのそれぞれを、制御信号Sn11,…,Sn1nおよびSp11,…,Sp1nにより制御するので、各MOSトランジスタのうち1つまたは幾つかにインバータIV1の駆動力増強の機能を担わせることができ、より精密に電源電圧Vddの変動に対応することが可能である。
【0062】
そして、本実施の形態においては、変動検出部DTbを電源電圧Vddが印加された可変抵抗R1b,…,Rnbで構成している。よって、簡単な回路構成で、電源電圧Vddの変動に対応することが可能なインバータ回路を実現できる。
【0063】
なお、変動検出部DTbにおいても可変抵抗R1b,…,Rnbを採用することにより、本実施の形態に係るインバータ回路の製造後において、各可変抵抗R1b,…,Rnbの一端における電位の調整を行なうことが可能となる。
【0064】
<実施の形態3>
本実施の形態も、実施の形態1に係るインバータ回路の変形例であって、インバータの反転動作に影響を与える要因たる物理量が、製造プロセス要因を反映するMOSトランジスタのチャネル抵抗である場合を示すものである。
【0065】
本実施の形態に係るインバータ回路も図1と同じ構成を有しており、変動検出部DTおよび補償回路CPの具体的構成が実施の形態1の場合と異なるだけである。本実施の形態においては、変動検出部DTにMOSトランジスタのチャネル抵抗の変動を検出させ、その検出結果に応じて、インバータIV1にインバータIV11,…,IV1nのいずれを並列接続させるかを補償回路CPに決定させる。
【0066】
例えば、MOSトランジスタのチャネル抵抗の値が小さい場合には、インバータIV1を構成するPチャネルMOSトランジスタP1およびNチャネルMOSトランジスタN1における電圧降下量が小さくなり、インバータIV1の駆動力は高くなると考えられる。よって、並列接続すべきインバータの数を少なくしてもよい。一方、MOSトランジスタのチャネル抵抗の値が大きい場合には、PチャネルMOSトランジスタP1およびNチャネルMOSトランジスタN1における電圧降下量が大きくなり、インバータIV1の駆動力は低くなると考えられる。よって、並列接続すべきインバータの数を多くすべきである。
【0067】
図4は、本実施の形態に係るインバータ回路における変動検出部および補償回路の具体的構成を示す図である。なお、図4においては、変動検出部DTおよび補償回路CPは符号DTcおよびCPcで表され、変動信号Svは信号Svp,Svnの集合として表される。
【0068】
変動検出部DTcは、電源電位Vddがソースに与えられたPチャネルMOSトランジスタCP1と、そのドレインに接続された一端および接地電位GNDが与えられた他端を有する抵抗RLpと、接地電位GNDがソースに与えられたNチャネルMOSトランジスタCN1と、そのドレインに接続された一端および電源電位Vddが与えられた他端を有する抵抗RLnとを含む。そして、PチャネルMOSトランジスタCP1のドレインにおける電位が変動信号Svpとして出力され、NチャネルMOSトランジスタCN1のドレインにおける電位が変動信号Svnとして出力される。
【0069】
補償回路CPcは、変動信号Svpが所定の参照値Vrefpよりも大きいか否かを判断する演算増幅器COpと、変動信号Svnが所定の参照値Vrefnよりも大きいか否かを判断する演算増幅器COnとを含んでいる。そして、演算増幅器COp,COnの出力は第1制御回路CT1に入力される。
【0070】
第1制御回路CT1には入力信号Vinも入力される。第1制御回路CT1は、演算増幅器COp,COnの出力の内容に応じて、入力信号Vinの変化をPチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのそれぞれに伝えるか否かを決定する。すなわち、第1制御回路CT1は、入力信号Vinの変化を制御信号Sn11,…,Sn1nおよびSp11,…,Sp1nとして出力する。
【0071】
なお、第1制御回路CT1からは、PチャネルMOSトランジスタCP1のゲートへのフィードバック信号ScpおよびNチャネルMOSトランジスタCN1のゲートへのフィードバック信号Scnも出力される。なお、第1制御回路CT1は、入力信号に応じて所定の信号を出力するデコーダ回路もしくは演算処理装置である。
【0072】
本実施の形態においては、PチャネルMOSトランジスタCP1およびNチャネルMOSトランジスタCN1の電圧降下量から検出されるチャネル抵抗の変動量を、制御信号Sn11,…,Sn1nおよびSp11,…,Sp1nの生成に利用している。
【0073】
このような構成を採ることにより、以下の動作が実現される。すなわち、PチャネルMOSトランジスタCP1およびNチャネルMOSトランジスタCN1での電圧降下量が小さい場合には、変動信号Svpが参照値Vrefpよりも大きくなり、変動信号Svnが参照値Vrefnよりも小さくなる。これにより、第1制御回路CT1は、入力信号Vinの状態に関わらず、対応する制御信号Sn11,…,Sn1nおよびSp11,…,Sp1nのいくつかまたは全てをアクティブ化しない。
【0074】
よって、そのような制御信号を受けるPチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのうち対応するものは、オンしない。これはすなわち、PチャネルMOSトランジスタCP1およびNチャネルMOSトランジスタCN1のチャネル抵抗が小さい場合に、インバータIV1に並列接続すべきインバータの数を少なくすることに相当する。
【0075】
一方、PチャネルMOSトランジスタCP1およびNチャネルMOSトランジスタCN1での電圧降下量が大きい場合には、変動信号Svpが参照値Vrefpよりも小さくなり、変動信号Svnが参照値Vrefnよりも大きくなる。これにより、第1制御回路CT1は、入力信号Vinの変化を制御信号Sn11,…,Sn1nおよびSp11,…,Sp1nのいくつかまたは全てに反映させて出力する。
【0076】
よって、そのような制御信号を受けるPチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nがオンすることになる。これはすなわち、PチャネルMOSトランジスタCP1およびNチャネルMOSトランジスタCN1のチャネル抵抗が大きい場合に、インバータIV1に並列接続すべきインバータの数を多くすることに相当する。
【0077】
すなわち、補償回路CPcは、PチャネルMOSトランジスタCP1およびNチャネルMOSトランジスタCN1のドレインにおける電位が参照値Vrefp,Vrefnよりも大きいか否かに応じて、入力信号Vinの変化をPチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのゲートに伝えるか否かを決定している。
【0078】
よって、本実施の形態に係るインバータ回路によれば、インバータIV1の反転動作に影響を与える要因となるMOSトランジスタのチャネル抵抗の状態に応じて、PチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのそれぞれにインバータIV1の駆動力増強の機能を担わせることができる。これにより、MOSトランジスタのチャネル抵抗の変動に対応することが可能なインバータ回路を実現できる。
【0079】
なお、PチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのそれぞれを、制御信号Sn11,…,Sn1nおよびSp11,…,Sp1nにより制御するので、各MOSトランジスタのうち1つまたは幾つかにインバータIV1の駆動力増強の機能を担わせることができ、より精密にMOSトランジスタのチャネル抵抗の変動に対応することが可能である。
【0080】
本実施の形態においては、演算増幅器COpおよび参照値Vrefpを一つずつしか設けていないが、同様の演算増幅器を多数設けて、それぞれに異なる参照値を与え、各演算増幅器にてPチャネルMOSトランジスタCP1のドレイン電位を比較すれば、よりきめ細かくPチャネルMOSトランジスタCP1のチャネル抵抗の大小を検出することができる。このことは、NチャネルMOSトランジスタCN1側についても同様である。
【0081】
また、本実施の形態においては、変動検出部DTcをPチャネルMOSトランジスタCP1およびNチャネルMOSトランジスタCN1および抵抗RLp,RLnで構成している。よって、簡単な回路構成で、MOSトランジスタのチャネル抵抗の変動に対応することが可能なインバータ回路を実現できる。
【0082】
<その他>
上記実施の形態1〜3においては、それぞれ動作環境温度、電源電圧Vdd、チャネル抵抗のそれぞれの変動に応じて、インバータIV1の駆動力増強のための並列接続インバータを駆動するか否かを補償回路CPにおいて決定していた。
【0083】
これらの製造プロセス要因および動作環境要因の変動は単独で生じるものではなく、むしろ組み合わさって生じるのが一般的である。そこで、それら多種の要因の組み合わせを考慮する場合には、上記実施の形態1〜3の2つまたは3つを組み合わせて補償回路CPを構成すればよい。
【0084】
具体的にはすなわち、図2〜図4に示した各変動検出部および補償回路を設け、補償回路から出力される制御信号Sn11,…,Sn1nおよびSp11,…,Sp1nのそれぞれをAND回路により論理積をとった上で、PチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのそれぞれに与えるようにすればよい。
【0085】
そうすれば、複数の要因の変動に対応したインバータ回路を実現することも可能となる。
【0086】
【発明の効果】
請求項1に記載の発明によれば、補償回路が変動検出部からの変動信号に基づいて、入力信号の変化を第1のトランジスタの制御電極に伝えるか否かを決定する。よって、インバータの反転動作に影響を与える要因たる物理量の状態に応じて、第1のトランジスタにインバータの駆動力増強の機能を担わせることができる。これにより、製造プロセス要因、動作環境要因の変動に対応することが可能なインバータ回路を実現できる。
【0087】
請求項2に記載の発明によれば、第1のトランジスタは複数であって、補償回路は、複数のうちいずれの第1のトランジスタの制御電極に入力信号の変化を伝えるかをも、変動信号に基づいて決定する。よって、インバータの反転動作に影響を与える要因たる物理量の状態に応じて、複数の第1のトランジスタのうち1つまたは幾つかにもインバータの駆動力増強の機能を担わせることができる。これにより、より精密に製造プロセス要因、動作環境要因の変動に対応することが可能なインバータ回路を実現できる。
【0088】
請求項3に記載の発明によれば、第2のトランジスタをさらに備え、補償回路は、変動信号に基づいて、入力信号の変化を第2のトランジスタの制御電極に伝えるか否かをも決定する。よって、インバータの反転動作に影響を与える要因たる物理量の状態に応じて、第2のトランジスタにもインバータの駆動力増強の機能を担わせることができる。これにより、より精密に製造プロセス要因、動作環境要因の変動に対応することが可能なインバータ回路を実現できる。
【0089】
請求項4に記載の発明によれば、第2のトランジスタは複数であって、補償回路は、複数のうちいずれの第2のトランジスタの制御電極に入力信号の変化を伝えるかをも、変動信号に基づいて決定する。よって、インバータの反転動作に影響を与える要因たる物理量の状態に応じて、複数の第2のトランジスタのうち1つまたは幾つかにもインバータの駆動力増強の機能を担わせることができる。これにより、より精密に製造プロセス要因、動作環境要因の変動に対応することが可能なインバータ回路を実現できる。
【0090】
請求項5に記載の発明によれば、変動検出部がダイオードと抵抗とを含み、抵抗の一端における電位を変動信号として出力し、補償回路が、その電位が所定値よりも大きいか否かに応じて、入力信号の変化を第1のトランジスタの制御電極に伝えるか否かを決定する。よって、簡単な回路構成で、インバータ回路の動作環境における温度の変動に対応することが可能なインバータ回路を実現できる。
【0091】
請求項6に記載の発明によれば、変動検出部が電源電圧が印加された抵抗を含み、抵抗の一端における電位を変動信号として出力し、補償回路が、その電位が所定値よりも大きいか否かに応じて、入力信号の変化を第1のトランジスタの制御電極に伝えるか否かを決定する。よって、簡単な回路構成で、インバータ回路の電源電圧の変動に対応することが可能なインバータ回路を実現できる。
【0092】
請求項7に記載の発明によれば、変動検出部がMOSトランジスタと抵抗とを含み、ドレインにおける電位を変動信号として出力し、補償回路が、ドレインにおける電位が所定値よりも大きいか否かに応じて、入力信号の変化を第1のトランジスタの制御電極に伝えるか否かを決定する。よって、簡単な回路構成で、MOSトランジスタのチャネル抵抗の変動に対応することが可能なインバータ回路を実現できる。
【図面の簡単な説明】
【図1】実施の形態1に係るインバータ回路を示す図である。
【図2】実施の形態1に係るインバータ回路の変動検出部および補償回路の構成を示す図である。
【図3】実施の形態2に係るインバータ回路の変動検出部および補償回路の構成を示す図である。
【図4】実施の形態3に係るインバータ回路の変動検出部および補償回路の構成を示す図である。
【図5】従来のインバータ回路を示す図である。
【図6】従来のインバータ回路における入力信号の信号変化と出力信号の信号変化との関係を示すタイミングチャートである。
【符号の説明】
IV1,IV11〜IV1n インバータ、DT 変動検出部、CP 補償回路、DD ダイオード、R1a〜Rna,R1b〜Rnb 可変抵抗、RLp,RLn 抵抗、CP1 PチャネルMOSトランジスタ、CN1 NチャネルMOSトランジスタ。
【発明の属する技術分野】
この発明は、半導体装置内に形成されるインバータ回路に関する。
【0002】
【従来の技術】
例えばCAD(computer−aided design)装置を用いたASIC(Application−Specific Integrated Circuit)の設計においては、予め用意された多種のマクロセルの中から適当なものを複数選択して配置し、各々を結線することが行われる。各マクロセルは、個々の電気的特性やその他の物理的情報を、変更可能なパラメータとして有しており、それらの情報はCAD装置内のマクロセルライブラリに記憶されている。
【0003】
マクロセルの例としてインバータを含む回路(本願ではインバータ回路と称する)を図5に示す。このインバータ回路には、インバータIV1,IV11,…,IV1n(n:正の数)が含まれており、それぞれの入力端同士、出力端同士が共通に接続されている。すなわち、インバータIV1,IV11,…,IV1nがいずれも並列接続されている。
【0004】
ゲートサイズを充分に大きく取れる場合であれば、一つのインバータで次段回路の駆動や配線での信号減衰防止を図ることができる。しかし、チップ上でのトランジスタ配置状況やその他の製造上の制約から、実際には一つのインバータにおいて充分なゲートサイズを確保できないことが多い。そこで、図5のように複数のインバータを並列接続して、その駆動力を高める手法が採用されるのである。
【0005】
図6はこのことを説明する図であり、入力信号Vinの信号変化と出力信号Voutの信号変化の関係を示すタイミングチャートである。
【0006】
例えば図5のインバータ回路にインバータIV1のみしか含まれていなかった場合、インバータ回路としての駆動力が不充分であるために、出力信号Voutの信号変化エッジEG2aは入力信号Vinの信号変化エッジEG1から遅れて発生しやすい。
【0007】
一方、インバータIV1に他のインバータIV11,…,IV1nが並列接続されておれば、インバータ回路としての駆動力が高まり、出力信号Voutの信号変化エッジEG2aを信号変化エッジEG2bのように早めることが可能となる。
【0008】
インバータIV1にはCMOS(Complementary Metal Oxide Semiconductor)接続されたPチャネルMOSトランジスタP1とNチャネルMOSトランジスタN1とが含まれる。両トランジスタのゲートには入力信号Vinが入力され、両トランジスタのドレインからは出力信号Voutが出力される。なお、PチャネルMOSトランジスタP1のソースには電源電位Vddが与えられ、NチャネルMOSトランジスタN1のソースには接地電位GNDが与えられる。
【0009】
なお、インバータIV11〜IV1nのそれぞれにも、PチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nが含まれ、それらはPチャネルMOSトランジスタP1およびNチャネルMOSトランジスタN1と同様の接続構成となっている。
【0010】
【発明が解決しようとする課題】
さて、設計段階においては、各回路において想定される消費電力や配線遅延などを考慮して、マクロセル内の種々のパラメータが最適に調節される。図5のインバータ回路であれば、並列接続されるインバータ数、各インバータ内のトランジスタのゲートサイズ等が調節される。
【0011】
ところが、このようにしてパラメータが調節されたマクロセルであっても、実際の回路を半導体装置内に製造した場合、想定した動作が実現されないことがある。半導体装置の製造プロセスにおいては種々の製造プロセス要因(製造時の温度条件、ガス流量等)が微妙に変動するため、このような変動に起因して設計値からのずれが生じる場合があるからである。その他にも、半導体装置が使用される環境の温度や、与えられる電源電位Vddの安定性等の動作環境要因によっても、想定動作が実現されないことがある。
【0012】
微細化が著しい半導体装置においては、設計時にパラメータを吟味して調節したとしても、上記のような製造プロセス要因、動作環境要因の影響により、例えば信号がHi,Lowのいずれになるか不明となる部分や、信号伝達のタイミングが間に合わない部分などが生じやすい。
【0013】
図5のインバータ回路の場合、設計時にインバータIV1,IV11,…,IV1nの各ゲートサイズが決定された後は、上記のような製造プロセス要因、動作環境要因の変動に対応することができない。
【0014】
そこで、この発明の課題は、製造プロセス要因、動作環境要因の変動に対応することが可能なインバータ回路を提供することにある。
【0015】
【課題を解決するための手段】
請求項1に記載の発明は、入力信号を受ける入力端と、前記入力信号を反転させて出力信号として出力する出力端とを含むインバータと、前記出力端に接続された第1電流電極、第1の電位が与えられた第2電流電極および制御電極を含む第1のトランジスタと、前記インバータの前記反転動作に影響を与える要因たる物理量の変動を検出し、検出結果に基づいて変動信号を出力する変動検出部と、前記変動信号に基づいて、前記入力信号の変化を前記第1のトランジスタの前記制御電極に伝えるか否かを決定する補償回路とを備えるインバータ回路である。
【0016】
請求項2に記載の発明は、請求項1に記載のインバータ回路であって、前記第1のトランジスタは複数であって、前記補償回路は、複数のうちいずれの前記第1のトランジスタの前記制御電極に前記入力信号の変化を伝えるかをも、前記変動信号に基づいて決定するインバータ回路である。
【0017】
請求項3に記載の発明は、請求項1に記載のインバータ回路であって、前記出力端に接続された第1電流電極、第2の電位が与えられた第2電流電極および制御電極を含む第2のトランジスタをさらに備え、前記補償回路は、前記変動信号に基づいて、前記入力信号の変化を前記第2のトランジスタの前記制御電極に伝えるか否かをも決定するインバータ回路である。
【0018】
請求項4に記載の発明は、請求項3に記載のインバータ回路であって、前記第2のトランジスタは複数であって、前記補償回路は、複数のうちいずれの前記第2のトランジスタの前記制御電極に前記入力信号の変化を伝えるかをも、前記変動信号に基づいて決定するインバータ回路である。
【0019】
請求項5に記載の発明は、請求項1に記載のインバータ回路であって、前記物理量は、前記インバータ回路の動作環境における温度であり、前記変動検出部は、前記温度の変動を反映した電流を出力するダイオードと、前記電流を与えられる抵抗とを含み、前記抵抗の一端における電位を前記変動信号として出力し、前記補償回路は、前記電位が所定値よりも大きいか否かに応じて、前記入力信号の変化を前記第1のトランジスタの前記制御電極に伝えるか否かを決定するインバータ回路である。
【0020】
請求項6に記載の発明は、請求項1に記載のインバータ回路であって、前記物理量は、前記インバータ回路を動作させるための電源電圧であり、前記変動検出部は、前記電源電圧が印加された抵抗を含み、前記抵抗の一端における電位を前記変動信号として出力し、前記補償回路は、前記電位が所定値よりも大きいか否かに応じて、前記入力信号の変化を前記第1のトランジスタの前記制御電極に伝えるか否かを決定するインバータ回路である。
【0021】
請求項7に記載の発明は、請求項1に記載のインバータ回路であって、前記物理量は、ソース、ドレインおよびゲートを有するMOSトランジスタのチャネル抵抗であり、前記変動検出部は、所定の電位が前記ソースに与えられた前記MOSトランジスタと、前記ドレインに接続された一端および他の所定の電位が与えられた他端を有する抵抗とを含み、前記MOSトランジスタの前記ドレインにおける電位を前記変動信号として出力し、前記補償回路は、前記ドレインにおける電位が所定値よりも大きいか否かに応じて、前記入力信号の変化を前記第1のトランジスタの前記制御電極に伝えるか否かを決定するインバータ回路である。
【0022】
【発明の実施の形態】
<実施の形態1>
本実施の形態は、インバータの反転動作に影響を与える要因たる動作環境温度の変動を検出し、検出結果に基づいて、駆動力を高めるために並列接続されたインバータを動作させるか否かを決定するインバータ回路である。これにより、動作環境要因の一つである温度の変動に対応することが可能なインバータ回路が実現できる。
【0023】
図1は、本発明に係るインバータ回路の構成を示す図である。図1に示すように、このインバータ回路には、インバータIV1,IV11,…,IV1n(n:正の数)が含まれており、それぞれの出力端同士が共通に接続されている。
【0024】
インバータIV1にはCMOS接続されたPチャネルMOSトランジスタP1とNチャネルMOSトランジスタN1とが含まれる。両トランジスタのゲートには入力信号Vinが入力され、両トランジスタのドレインからは出力信号Voutが出力される。なお、PチャネルMOSトランジスタP1のソースには電源電位Vddが与えられ、NチャネルMOSトランジスタN1のソースには接地電位GNDが与えられる。
【0025】
なお、インバータIV11〜IV1nのそれぞれにも、PチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nが含まれ、それらはPチャネルMOSトランジスタP1およびNチャネルMOSトランジスタN1と同様の接続構成となっている。
【0026】
ただし、インバータIV11〜IV1nに含まれるPチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nについては、それらのゲートに入力信号Vinが直接入力されるわけではない。
【0027】
このインバータ回路には、変動検出部DTおよび補償回路CPも含まれている。変動検出部DTは、インバータIV1の反転動作に影響を与える要因たる物理量の一つである、インバータIV1の動作環境における温度の変動を検出し、その検出結果に基づいて変動信号Svを出力する。そして、補償回路CPは変動信号Svに基づいて、入力信号Vinの変化を、インバータIV11〜IV1nに含まれるPチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのそれぞれのゲートに伝えるか否かを決定する。すなわち、補償回路CPは、変動検出部DTの検出結果に応じて、PチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのいずれかまたは複数のゲートに、入力信号Vinの変化を制御信号Sp11〜Sp1n,Sn11〜Sn1nとして与える。
【0028】
これはつまり、インバータIV1の動作環境における温度の検出結果に応じて、インバータIV1にインバータIV11,…,IV1nのいずれを並列接続させるかを決定していることに相当する。
【0029】
例えば、インバータIV1の動作環境における温度が高い場合には、インバータIV1の駆動力は高くなると考えられる。よって、並列接続すべきインバータの数を少なくしてもよい。一方、インバータIV1の動作環境における温度が低い場合には、インバータIV1の駆動力は低くなると考えられる。よって、並列接続すべきインバータの数を多くすべきである。よって、補償回路CPに、変動信号Svに基づいて、並列接続すべきインバータを決定させるのである。
【0030】
図2は、本実施の形態に係るインバータ回路における変動検出部および補償回路の具体的構成を示す図である。なお、図2においては、変動検出部DTおよび補償回路CPは符号DTaおよびCPaで表され、変動信号Svは信号Sv1,…,Svnの集合として表される。
【0031】
変動検出部DTaは、電源電位Vddが与えられたアノードおよび電流idを出力するカソードを有するダイオードDDと、電流idを与えられる直列接続された可変抵抗R1a,R2a,…,Rnaとを含む。なお、ダイオードDDには定電圧vdを発生する電圧源CVが並列接続され、可変抵抗Rnaの一端には接地電位GNDが与えられる。
【0032】
一般に、pn接合ダイオードの出力する電流idは、id=I{exp(q・vd/(k・T))−1}で表される。ここで、Iは逆方向飽和電流を、qは電子の電荷量を、vdはpn接合ダイオードに印加される電圧を、kはボルツマン定数を、Tは絶対温度を、それぞれ表している。
【0033】
よって、上記のダイオードDDにpn接合ダイオードを採用し、定電圧vdを発生する電圧源CVを並列接続させれば、ダイオードDDは絶対温度Tの変動を反映した電流idを出力する。上記電流idの式を見れば分かるとおり、電圧vdが一定であれば、電流idは絶対温度Tによって規定されるからである。なお、電流idは絶対温度Tが増すにつれて減少し、絶対温度Tが減じるにつれて増加する。
【0034】
そして、直列接続された各可変抵抗R1a,R2a,…,Rnaの各接続点からは、各可変抵抗の一端における電位が変動信号Sv1,Sv2,…,Svnとして出力される。
【0035】
補償回路CPaは、変動信号Sv1,…,Svnをそれぞれ正入力端に受ける演算増幅器OP1,…,OPnを有している。さらに、補償回路CPaは、参照電圧発生回路GNを有し、各演算増幅器OP1,…,OPnの各負入力端には参照電圧発生回路GNにより発生された参照電圧が与えられる。
【0036】
また、補償回路CPaは、各演算増幅器OP1,…,OPnの出力をそれぞれ一入力端に受けるAND回路An1,…,AnnおよびAp1,…,Apnを有している。AND回路An1,…,Annの各他入力端には入力信号Vinが与えられ、AND回路Ap1,…,Apnの各他入力端には入力信号Vinが論理反転して与えられる。そして、AND回路An1,…,Annの出力はそれぞれ制御信号Sn11,…,Sn1nとして出力され、AND回路Ap1,…,Apnの出力はそれぞれ制御信号Sp11,…,Sp1nとして論理反転して出力される。
【0037】
このような構成を採ることにより、以下の動作が実現される。すなわち、絶対温度Tが高い場合には、変動信号Sv1,Sv2,…,Svnのうち接地電位GNDに近い側の信号が、参照電圧発生回路GNにより発生された参照電圧よりも小さな値となる。これにより、演算増幅器OP1,…,OPnのうち対応するものがその出力を非アクティブ化し、その出力を受けたAND回路An1,…,AnnおよびAp1,…,Apnの対応するものが、入力信号Vinの状態に関わらず、対応する制御信号Sn11,…,Sn1nおよびSp11,…,Sp1nをアクティブ化しない。
【0038】
よって、そのような制御信号を受けるPチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのうち対応するものは、オンしない。これはすなわち、インバータIV1の動作環境における温度が高い場合に、インバータIV1に並列接続すべきインバータの数を少なくすることに相当する。
【0039】
一方、絶対温度Tが低い場合には、変動信号Sv1,Sv2,…,Svnのうち接地電位GNDに近い側の信号も、参照電圧発生回路GNにより発生された参照電圧よりも大きな値となる。これにより、演算増幅器OP1,…,OPnの多数がその出力をアクティブ化し、その出力を受けたAND回路An1,…,AnnおよびAp1,…,Apnが、入力信号Vinの変化を制御信号Sn11,…,Sn1nおよびSp11,…,Sp1nとして出力する。
【0040】
よって、そのような制御信号を受けるPチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nがオンすることになる。これはすなわち、インバータIV1の動作環境における温度が低い場合に、インバータIV1に並列接続すべきインバータの数を多くすることに相当する。
【0041】
すなわち、補償回路CPaは、可変抵抗R1a,R2a…,Rnaの各一端における電位が参照電圧発生回路GNにより発生された参照電圧よりも大きいか否かに応じて、入力信号Vinの変化をPチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのゲートに伝えるか否かを決定している。
【0042】
よって、本実施の形態に係るインバータ回路によれば、インバータIV1の反転動作に影響を与える要因となる動作環境温度の状態に応じて、PチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのそれぞれにインバータIV1の駆動力増強の機能を担わせることができる。これにより、動作環境温度の変動に対応することが可能なインバータ回路を実現できる。
【0043】
なお、PチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのそれぞれを、制御信号Sn11,…,Sn1nおよびSp11,…,Sp1nにより制御するので、各MOSトランジスタのうち1つまたは幾つかにインバータIV1の駆動力増強の機能を担わせることができ、より精密に動作環境温度の変動に対応することが可能である。
【0044】
すなわち、インバータIV11〜IV1nのそれぞれにおいて、PチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのそれぞれをともに制御することは必須ではなく、例えばインバータIV11内のPチャネルMOSトランジスタP11のみや、インバータIV1n内のNチャネルMOSトランジスタN1nのみを制御するようにしてもよい。トランジスタ1つ分だけであっても、インバータIV1の駆動力増強の機能を担わせることができるからである。
【0045】
また、PチャネルMOSトランジスタP11〜P1nのうち幾つかだけを制御してもよいし、逆に、NチャネルMOSトランジスタN11〜N1nのうち幾つかだけを制御してもよい。PチャネルMOSトランジスタを制御すれば出力信号Voutの立上りエッジの駆動力増強が図れ、NチャネルMOSトランジスタを制御すれば出力信号Voutの立下りエッジの駆動力増強が図れる。
【0046】
また、本実施の形態においては、変動検出部DTaをダイオードDDと可変抵抗R1a,…,Rnaとで構成している。よって、簡単な回路構成で、動作環境における温度の変動に対応することが可能なインバータ回路を実現できる。
【0047】
なお、変動検出部DTaにおいて可変抵抗R1a,…,Rnaを採用することにより、本実施の形態に係るインバータ回路の製造後において、各可変抵抗R1a,…,Rnaの一端における電位の調整を行なうことが可能となる。
【0048】
<実施の形態2>
本実施の形態は、実施の形態1に係るインバータ回路の変形例であって、インバータの反転動作に影響を与える要因たる物理量が、インバータ回路を動作させるための電源電圧である場合を示すものである。
【0049】
本実施の形態に係るインバータ回路も図1と同じ構成を有しており、変動検出部DTおよび補償回路CPの具体的構成が実施の形態1の場合と異なるだけである。本実施の形態においては、変動検出部DTに電源電圧Vddの変動を検出させ、電源電圧Vddの検出結果に応じて、インバータIV1にインバータIV11,…,IV1nのいずれを並列接続させるかを補償回路CPに決定させる。
【0050】
例えば、電源電圧Vddの値が大きい場合には、インバータIV1の駆動力は高くなると考えられる。よって、並列接続すべきインバータの数を少なくしてもよい。一方、電源電圧Vddの値が小さい場合には、インバータIV1の駆動力は低くなると考えられる。よって、並列接続すべきインバータの数を多くすべきである。
【0051】
図3は、本実施の形態に係るインバータ回路における変動検出部および補償回路の具体的構成を示す図である。なお、図3においては、変動検出部DTおよび補償回路CPは符号DTbおよびCPbで表され、変動信号Svは信号Sv1,…,Svnの集合として表される。
【0052】
変動検出部DTbは、電源電圧Vddが印加され、直列接続された可変抵抗R1b,R2b,…,Rnbを含む。なお、可変抵抗Rnbの一端には接地電位GNDが与えられる。そして、直列接続された各可変抵抗R1b,R2b,…,Rnbの各接続点からは、各可変抵抗の一端における電位が変動信号Sv1,Sv2,…,Svnとして出力される。
【0053】
補償回路CPbは、変動信号Sv1,…,Svnをそれぞれ負入力端に受ける演算増幅器OP1,…,OPnを有している。さらに、補償回路CPbは、参照電圧発生回路GNを有し、各演算増幅器OP1,…,OPnの各正入力端には参照電圧発生回路GNにより発生された参照電圧が与えられる。
【0054】
また、補償回路CPbは、各演算増幅器OP1,…,OPnの出力をそれぞれ一入力端に受けるAND回路An1,…,AnnおよびAp1,…,Apnを有している。AND回路An1,…,Annの各他入力端には入力信号Vinが与えられ、AND回路Ap1,…,Apnの各他入力端には入力信号Vinが論理反転して与えられる。そして、AND回路An1,…,Annの出力はそれぞれ制御信号Sn11,…,Sn1nとして出力され、AND回路Ap1,…,Apnの出力はそれぞれ制御信号Sp11,…,Sp1nとして論理反転して出力される。
【0055】
このような構成を採ることにより、以下の動作が実現される。すなわち、電源電圧Vddの値が大きい場合には、変動信号Sv1,Sv2,…,Svnのうち接地電位GNDに近い側の信号であっても、参照電圧発生回路GNにより発生された参照電圧よりも大きな値となる。これにより、演算増幅器OP1,…,OPnの多数がその出力を非アクティブ化し、その出力を受けたAND回路An1,…,AnnおよびAp1,…,Apnの対応するものが、入力信号Vinの状態に関わらず、対応する制御信号Sn11,…,Sn1nおよびSp11,…,Sp1nをアクティブ化しない。
【0056】
よって、そのような制御信号を受けるPチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのうち対応するものは、オンしない。これはすなわち、電源電圧Vddの値が大きい場合に、インバータIV1に並列接続すべきインバータの数を少なくすることに相当する。
【0057】
一方、電源電圧Vddの値が小さい場合には、変動信号Sv1,Sv2,…,Svnのうち接地電位GNDに近い側の信号は、参照電圧発生回路GNにより発生された参照電圧よりも小さな値となる。これにより、演算増幅器OP1,…,OPnのうち対応するものがその出力をアクティブ化し、その出力を受けたAND回路An1,…,AnnおよびAp1,…,Apnが、入力信号Vinの変化を制御信号Sn11,…,Sn1nおよびSp11,…,Sp1nとして出力する。
【0058】
よって、そのような制御信号を受けるPチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nがオンすることになる。これはすなわち、電源電圧Vddの値が小さい場合に、インバータIV1に並列接続すべきインバータの数を多くすることに相当する。
【0059】
すなわち、補償回路CPbは、可変抵抗R1b,R2b,…,Rnbの各一端における電位が参照電圧発生回路GNにより発生された参照電圧よりも大きいか否かに応じて、入力信号Vinの変化をPチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのゲートに伝えるか否かを決定している。
【0060】
よって、本実施の形態に係るインバータ回路によれば、インバータIV1の反転動作に影響を与える要因となる電源電圧Vddの状態に応じて、PチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのそれぞれにインバータIV1の駆動力増強の機能を担わせることができる。これにより、電源電圧Vddの変動に対応することが可能なインバータ回路を実現できる。
【0061】
なお、PチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのそれぞれを、制御信号Sn11,…,Sn1nおよびSp11,…,Sp1nにより制御するので、各MOSトランジスタのうち1つまたは幾つかにインバータIV1の駆動力増強の機能を担わせることができ、より精密に電源電圧Vddの変動に対応することが可能である。
【0062】
そして、本実施の形態においては、変動検出部DTbを電源電圧Vddが印加された可変抵抗R1b,…,Rnbで構成している。よって、簡単な回路構成で、電源電圧Vddの変動に対応することが可能なインバータ回路を実現できる。
【0063】
なお、変動検出部DTbにおいても可変抵抗R1b,…,Rnbを採用することにより、本実施の形態に係るインバータ回路の製造後において、各可変抵抗R1b,…,Rnbの一端における電位の調整を行なうことが可能となる。
【0064】
<実施の形態3>
本実施の形態も、実施の形態1に係るインバータ回路の変形例であって、インバータの反転動作に影響を与える要因たる物理量が、製造プロセス要因を反映するMOSトランジスタのチャネル抵抗である場合を示すものである。
【0065】
本実施の形態に係るインバータ回路も図1と同じ構成を有しており、変動検出部DTおよび補償回路CPの具体的構成が実施の形態1の場合と異なるだけである。本実施の形態においては、変動検出部DTにMOSトランジスタのチャネル抵抗の変動を検出させ、その検出結果に応じて、インバータIV1にインバータIV11,…,IV1nのいずれを並列接続させるかを補償回路CPに決定させる。
【0066】
例えば、MOSトランジスタのチャネル抵抗の値が小さい場合には、インバータIV1を構成するPチャネルMOSトランジスタP1およびNチャネルMOSトランジスタN1における電圧降下量が小さくなり、インバータIV1の駆動力は高くなると考えられる。よって、並列接続すべきインバータの数を少なくしてもよい。一方、MOSトランジスタのチャネル抵抗の値が大きい場合には、PチャネルMOSトランジスタP1およびNチャネルMOSトランジスタN1における電圧降下量が大きくなり、インバータIV1の駆動力は低くなると考えられる。よって、並列接続すべきインバータの数を多くすべきである。
【0067】
図4は、本実施の形態に係るインバータ回路における変動検出部および補償回路の具体的構成を示す図である。なお、図4においては、変動検出部DTおよび補償回路CPは符号DTcおよびCPcで表され、変動信号Svは信号Svp,Svnの集合として表される。
【0068】
変動検出部DTcは、電源電位Vddがソースに与えられたPチャネルMOSトランジスタCP1と、そのドレインに接続された一端および接地電位GNDが与えられた他端を有する抵抗RLpと、接地電位GNDがソースに与えられたNチャネルMOSトランジスタCN1と、そのドレインに接続された一端および電源電位Vddが与えられた他端を有する抵抗RLnとを含む。そして、PチャネルMOSトランジスタCP1のドレインにおける電位が変動信号Svpとして出力され、NチャネルMOSトランジスタCN1のドレインにおける電位が変動信号Svnとして出力される。
【0069】
補償回路CPcは、変動信号Svpが所定の参照値Vrefpよりも大きいか否かを判断する演算増幅器COpと、変動信号Svnが所定の参照値Vrefnよりも大きいか否かを判断する演算増幅器COnとを含んでいる。そして、演算増幅器COp,COnの出力は第1制御回路CT1に入力される。
【0070】
第1制御回路CT1には入力信号Vinも入力される。第1制御回路CT1は、演算増幅器COp,COnの出力の内容に応じて、入力信号Vinの変化をPチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのそれぞれに伝えるか否かを決定する。すなわち、第1制御回路CT1は、入力信号Vinの変化を制御信号Sn11,…,Sn1nおよびSp11,…,Sp1nとして出力する。
【0071】
なお、第1制御回路CT1からは、PチャネルMOSトランジスタCP1のゲートへのフィードバック信号ScpおよびNチャネルMOSトランジスタCN1のゲートへのフィードバック信号Scnも出力される。なお、第1制御回路CT1は、入力信号に応じて所定の信号を出力するデコーダ回路もしくは演算処理装置である。
【0072】
本実施の形態においては、PチャネルMOSトランジスタCP1およびNチャネルMOSトランジスタCN1の電圧降下量から検出されるチャネル抵抗の変動量を、制御信号Sn11,…,Sn1nおよびSp11,…,Sp1nの生成に利用している。
【0073】
このような構成を採ることにより、以下の動作が実現される。すなわち、PチャネルMOSトランジスタCP1およびNチャネルMOSトランジスタCN1での電圧降下量が小さい場合には、変動信号Svpが参照値Vrefpよりも大きくなり、変動信号Svnが参照値Vrefnよりも小さくなる。これにより、第1制御回路CT1は、入力信号Vinの状態に関わらず、対応する制御信号Sn11,…,Sn1nおよびSp11,…,Sp1nのいくつかまたは全てをアクティブ化しない。
【0074】
よって、そのような制御信号を受けるPチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのうち対応するものは、オンしない。これはすなわち、PチャネルMOSトランジスタCP1およびNチャネルMOSトランジスタCN1のチャネル抵抗が小さい場合に、インバータIV1に並列接続すべきインバータの数を少なくすることに相当する。
【0075】
一方、PチャネルMOSトランジスタCP1およびNチャネルMOSトランジスタCN1での電圧降下量が大きい場合には、変動信号Svpが参照値Vrefpよりも小さくなり、変動信号Svnが参照値Vrefnよりも大きくなる。これにより、第1制御回路CT1は、入力信号Vinの変化を制御信号Sn11,…,Sn1nおよびSp11,…,Sp1nのいくつかまたは全てに反映させて出力する。
【0076】
よって、そのような制御信号を受けるPチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nがオンすることになる。これはすなわち、PチャネルMOSトランジスタCP1およびNチャネルMOSトランジスタCN1のチャネル抵抗が大きい場合に、インバータIV1に並列接続すべきインバータの数を多くすることに相当する。
【0077】
すなわち、補償回路CPcは、PチャネルMOSトランジスタCP1およびNチャネルMOSトランジスタCN1のドレインにおける電位が参照値Vrefp,Vrefnよりも大きいか否かに応じて、入力信号Vinの変化をPチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのゲートに伝えるか否かを決定している。
【0078】
よって、本実施の形態に係るインバータ回路によれば、インバータIV1の反転動作に影響を与える要因となるMOSトランジスタのチャネル抵抗の状態に応じて、PチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのそれぞれにインバータIV1の駆動力増強の機能を担わせることができる。これにより、MOSトランジスタのチャネル抵抗の変動に対応することが可能なインバータ回路を実現できる。
【0079】
なお、PチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのそれぞれを、制御信号Sn11,…,Sn1nおよびSp11,…,Sp1nにより制御するので、各MOSトランジスタのうち1つまたは幾つかにインバータIV1の駆動力増強の機能を担わせることができ、より精密にMOSトランジスタのチャネル抵抗の変動に対応することが可能である。
【0080】
本実施の形態においては、演算増幅器COpおよび参照値Vrefpを一つずつしか設けていないが、同様の演算増幅器を多数設けて、それぞれに異なる参照値を与え、各演算増幅器にてPチャネルMOSトランジスタCP1のドレイン電位を比較すれば、よりきめ細かくPチャネルMOSトランジスタCP1のチャネル抵抗の大小を検出することができる。このことは、NチャネルMOSトランジスタCN1側についても同様である。
【0081】
また、本実施の形態においては、変動検出部DTcをPチャネルMOSトランジスタCP1およびNチャネルMOSトランジスタCN1および抵抗RLp,RLnで構成している。よって、簡単な回路構成で、MOSトランジスタのチャネル抵抗の変動に対応することが可能なインバータ回路を実現できる。
【0082】
<その他>
上記実施の形態1〜3においては、それぞれ動作環境温度、電源電圧Vdd、チャネル抵抗のそれぞれの変動に応じて、インバータIV1の駆動力増強のための並列接続インバータを駆動するか否かを補償回路CPにおいて決定していた。
【0083】
これらの製造プロセス要因および動作環境要因の変動は単独で生じるものではなく、むしろ組み合わさって生じるのが一般的である。そこで、それら多種の要因の組み合わせを考慮する場合には、上記実施の形態1〜3の2つまたは3つを組み合わせて補償回路CPを構成すればよい。
【0084】
具体的にはすなわち、図2〜図4に示した各変動検出部および補償回路を設け、補償回路から出力される制御信号Sn11,…,Sn1nおよびSp11,…,Sp1nのそれぞれをAND回路により論理積をとった上で、PチャネルMOSトランジスタP11〜P1nおよびNチャネルMOSトランジスタN11〜N1nのそれぞれに与えるようにすればよい。
【0085】
そうすれば、複数の要因の変動に対応したインバータ回路を実現することも可能となる。
【0086】
【発明の効果】
請求項1に記載の発明によれば、補償回路が変動検出部からの変動信号に基づいて、入力信号の変化を第1のトランジスタの制御電極に伝えるか否かを決定する。よって、インバータの反転動作に影響を与える要因たる物理量の状態に応じて、第1のトランジスタにインバータの駆動力増強の機能を担わせることができる。これにより、製造プロセス要因、動作環境要因の変動に対応することが可能なインバータ回路を実現できる。
【0087】
請求項2に記載の発明によれば、第1のトランジスタは複数であって、補償回路は、複数のうちいずれの第1のトランジスタの制御電極に入力信号の変化を伝えるかをも、変動信号に基づいて決定する。よって、インバータの反転動作に影響を与える要因たる物理量の状態に応じて、複数の第1のトランジスタのうち1つまたは幾つかにもインバータの駆動力増強の機能を担わせることができる。これにより、より精密に製造プロセス要因、動作環境要因の変動に対応することが可能なインバータ回路を実現できる。
【0088】
請求項3に記載の発明によれば、第2のトランジスタをさらに備え、補償回路は、変動信号に基づいて、入力信号の変化を第2のトランジスタの制御電極に伝えるか否かをも決定する。よって、インバータの反転動作に影響を与える要因たる物理量の状態に応じて、第2のトランジスタにもインバータの駆動力増強の機能を担わせることができる。これにより、より精密に製造プロセス要因、動作環境要因の変動に対応することが可能なインバータ回路を実現できる。
【0089】
請求項4に記載の発明によれば、第2のトランジスタは複数であって、補償回路は、複数のうちいずれの第2のトランジスタの制御電極に入力信号の変化を伝えるかをも、変動信号に基づいて決定する。よって、インバータの反転動作に影響を与える要因たる物理量の状態に応じて、複数の第2のトランジスタのうち1つまたは幾つかにもインバータの駆動力増強の機能を担わせることができる。これにより、より精密に製造プロセス要因、動作環境要因の変動に対応することが可能なインバータ回路を実現できる。
【0090】
請求項5に記載の発明によれば、変動検出部がダイオードと抵抗とを含み、抵抗の一端における電位を変動信号として出力し、補償回路が、その電位が所定値よりも大きいか否かに応じて、入力信号の変化を第1のトランジスタの制御電極に伝えるか否かを決定する。よって、簡単な回路構成で、インバータ回路の動作環境における温度の変動に対応することが可能なインバータ回路を実現できる。
【0091】
請求項6に記載の発明によれば、変動検出部が電源電圧が印加された抵抗を含み、抵抗の一端における電位を変動信号として出力し、補償回路が、その電位が所定値よりも大きいか否かに応じて、入力信号の変化を第1のトランジスタの制御電極に伝えるか否かを決定する。よって、簡単な回路構成で、インバータ回路の電源電圧の変動に対応することが可能なインバータ回路を実現できる。
【0092】
請求項7に記載の発明によれば、変動検出部がMOSトランジスタと抵抗とを含み、ドレインにおける電位を変動信号として出力し、補償回路が、ドレインにおける電位が所定値よりも大きいか否かに応じて、入力信号の変化を第1のトランジスタの制御電極に伝えるか否かを決定する。よって、簡単な回路構成で、MOSトランジスタのチャネル抵抗の変動に対応することが可能なインバータ回路を実現できる。
【図面の簡単な説明】
【図1】実施の形態1に係るインバータ回路を示す図である。
【図2】実施の形態1に係るインバータ回路の変動検出部および補償回路の構成を示す図である。
【図3】実施の形態2に係るインバータ回路の変動検出部および補償回路の構成を示す図である。
【図4】実施の形態3に係るインバータ回路の変動検出部および補償回路の構成を示す図である。
【図5】従来のインバータ回路を示す図である。
【図6】従来のインバータ回路における入力信号の信号変化と出力信号の信号変化との関係を示すタイミングチャートである。
【符号の説明】
IV1,IV11〜IV1n インバータ、DT 変動検出部、CP 補償回路、DD ダイオード、R1a〜Rna,R1b〜Rnb 可変抵抗、RLp,RLn 抵抗、CP1 PチャネルMOSトランジスタ、CN1 NチャネルMOSトランジスタ。
Claims (7)
- 入力信号を受ける入力端と、前記入力信号を反転させて出力信号として出力する出力端とを含むインバータと、
前記出力端に接続された第1電流電極、第1の電位が与えられた第2電流電極および制御電極を含む第1のトランジスタと、
前記インバータの前記反転動作に影響を与える要因たる物理量の変動を検出し、検出結果に基づいて変動信号を出力する変動検出部と、
前記変動信号に基づいて、前記入力信号の変化を前記第1のトランジスタの前記制御電極に伝えるか否かを決定する補償回路と
を備えるインバータ回路。 - 請求項1に記載のインバータ回路であって、
前記第1のトランジスタは複数であって、
前記補償回路は、複数のうちいずれの前記第1のトランジスタの前記制御電極に前記入力信号の変化を伝えるかをも、前記変動信号に基づいて決定する
インバータ回路。 - 請求項1に記載のインバータ回路であって、
前記出力端に接続された第1電流電極、第2の電位が与えられた第2電流電極および制御電極を含む第2のトランジスタ
をさらに備え、
前記補償回路は、前記変動信号に基づいて、前記入力信号の変化を前記第2のトランジスタの前記制御電極に伝えるか否かをも決定する
インバータ回路。 - 請求項3に記載のインバータ回路であって、
前記第2のトランジスタは複数であって、
前記補償回路は、複数のうちいずれの前記第2のトランジスタの前記制御電極に前記入力信号の変化を伝えるかをも、前記変動信号に基づいて決定する
インバータ回路。 - 請求項1に記載のインバータ回路であって、
前記物理量は、前記インバータ回路の動作環境における温度であり、
前記変動検出部は、前記温度の変動を反映した電流を出力するダイオードと、前記電流を与えられる抵抗とを含み、前記抵抗の一端における電位を前記変動信号として出力し、
前記補償回路は、前記電位が所定値よりも大きいか否かに応じて、前記入力信号の変化を前記第1のトランジスタの前記制御電極に伝えるか否かを決定する
インバータ回路。 - 請求項1に記載のインバータ回路であって、
前記物理量は、前記インバータ回路を動作させるための電源電圧であり、
前記変動検出部は、前記電源電圧が印加された抵抗を含み、前記抵抗の一端における電位を前記変動信号として出力し、
前記補償回路は、前記電位が所定値よりも大きいか否かに応じて、前記入力信号の変化を前記第1のトランジスタの前記制御電極に伝えるか否かを決定する
インバータ回路。 - 請求項1に記載のインバータ回路であって、
前記物理量は、ソース、ドレインおよびゲートを有するMOSトランジスタのチャネル抵抗であり、
前記変動検出部は、所定の電位が前記ソースに与えられた前記MOSトランジスタと、前記ドレインに接続された一端および他の所定の電位が与えられた他端を有する抵抗とを含み、前記MOSトランジスタの前記ドレインにおける電位を前記変動信号として出力し、
前記補償回路は、前記ドレインにおける電位が所定値よりも大きいか否かに応じて、前記入力信号の変化を前記第1のトランジスタの前記制御電極に伝えるか否かを決定する
インバータ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002209555A JP2004056360A (ja) | 2002-07-18 | 2002-07-18 | インバータ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002209555A JP2004056360A (ja) | 2002-07-18 | 2002-07-18 | インバータ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004056360A true JP2004056360A (ja) | 2004-02-19 |
Family
ID=31933367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002209555A Pending JP2004056360A (ja) | 2002-07-18 | 2002-07-18 | インバータ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004056360A (ja) |
-
2002
- 2002-07-18 JP JP2002209555A patent/JP2004056360A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4921106B2 (ja) | バッファ回路 | |
JP4217497B2 (ja) | 定電圧回路 | |
US8575930B2 (en) | Magnetic detection device | |
JP5684599B2 (ja) | 半導体集積回路装置 | |
JP2004280923A (ja) | 内部電源回路 | |
US20160274616A1 (en) | Bandgap voltage generation | |
US7477090B2 (en) | Circuit characteristics controller | |
US20080218241A1 (en) | Differential output circuit with reduced differential output variation | |
US7625118B2 (en) | Circuit for correcting sensor temperature characteristics | |
US6791368B2 (en) | Current sensing circuit and method of a high-speed driving stage | |
JP2003115753A (ja) | 電圧検出回路 | |
JP2003330550A (ja) | 定電圧電源回路 | |
JPH1116370A (ja) | データ判定回路およびデータ判定方法 | |
JP2004056360A (ja) | インバータ回路 | |
US6404221B1 (en) | Threshold invariant voltage detecting device | |
US20080238517A1 (en) | Oscillator Circuit and Semiconductor Device | |
JP2870464B2 (ja) | 可変遅延回路 | |
JP2008152433A (ja) | ボルテージレギュレータ | |
JP2005221256A (ja) | 電流検出回路 | |
JP2005333736A (ja) | 過電流防止回路 | |
JP3426594B2 (ja) | 入力バッファ回路 | |
JP2002258956A (ja) | 電圧制御回路 | |
EP1355427A1 (en) | Differential comparator circuit | |
JPH04154314A (ja) | 出力回路 | |
US8072274B2 (en) | Oscillation circuit |