JP2004056015A - 半導体装置の製法 - Google Patents

半導体装置の製法 Download PDF

Info

Publication number
JP2004056015A
JP2004056015A JP2002214418A JP2002214418A JP2004056015A JP 2004056015 A JP2004056015 A JP 2004056015A JP 2002214418 A JP2002214418 A JP 2002214418A JP 2002214418 A JP2002214418 A JP 2002214418A JP 2004056015 A JP2004056015 A JP 2004056015A
Authority
JP
Japan
Prior art keywords
blank
support electrode
age hardening
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002214418A
Other languages
English (en)
Inventor
Kenji Yagi
八木 健二
Masayuki Takahashi
高橋 昌之
Atsuya Yamazaki
山崎 敦哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2002214418A priority Critical patent/JP2004056015A/ja
Publication of JP2004056015A publication Critical patent/JP2004056015A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】高電気伝導性の支持板を容易に形成して硬度を増加できる半導体装置を製造する。
【解決手段】時効硬化を生ずる金属製のブランク(1)を準備し、予備時効硬化を生ずる予備硬化温度にブランク(1)を予め加熱する。次に、ブランク(1)を機械加工して容易に且つ精密な形状で支持電極(2)に形成し、最終時効硬化を生ずる最終硬化温度に支持電極(2)を加熱する。その後、ろう材により支持電極(2)に半導体素子(10)を固着することにより半導体装置を製造する。予備時効硬化を生じたブランク(1)の硬度は、最終時効硬化を生じた支持電極(2)の硬度より低い。
【選択図】 図2

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子を固着した支持電極を放熱体の開口部内に圧入して形成される半導体装置の製法に関するものである。
【0002】
【従来の技術】
例えば、実公平4−52999号公報には、皿形の支持電極を備えたダイオードが開示されている。このダイオードは、平坦なベース部及びベース部から屈曲して伸び出す側部を有して凹部が形成された椀形の支持電極と、フランジ状のヘッダー及びヘッダーより小さい横断面を有するリード部からなるリード電極と、ベース部とヘッダー部との間に接続された半導体チップと、凹部内に充填され且つ半導体チップを封止する軟質樹脂体とを備えている。半導体チップの上面及び下面は、それぞれ半田によりヘッダーの下面及びベース部の上面に接着されている。
【0003】
特開平10−215552号公報は、整流作用を持つ半導体チップと両電極体との接合部分を絶縁封止する樹脂製の絶縁部材を備え、大気圧を越える高圧で絶縁部材を充填しモールド成型して絶縁部材に残留圧縮応力を発生させ、半導体チップより線膨張率の大きい第1及び第2の電極体に残留圧縮応力を作用させることにより、半導体チップの接合面に対し平行方向の自由膨張を抑制して、半田の熱歪みを低減し、熱疲労寿命を向上する交流発電機の整流装置を示す。この交流発電機の整流装置は、半導体チップと、半導体チップの一端側に接合部材により電気的に接合された第1の電極体と、半導体チップの他端側に接合部材により電気的に接合された第2の電極体と、半導体チップと両電極体との接合部分を絶縁封止する絶縁部材とを備えている。第1の電極体の基底部から所定高さだけ底上げされた半導体チップ搭載部を第1の電極体の中央部に形成し、第1の電極体のうち、半導体チップ搭載部の外周側の部位に、半導体チップ搭載部より所定間隔開けて、半導体チップ側へ延びる側壁部が形成される。側壁部の軸方向の高さを半導体チップ搭載部の高さ以上とし、側壁部の軸方向と直交する方向の厚さを第1の電極体の半導体チップ搭載部の軸方向の厚さより小さくする。また、第1の電極体の外周部に放熱板を機械的に固定する取付部を形成し、無機質の充填剤を50%(重量%)以上混入して弾性率を上げた絶縁部材を樹脂材料として用いる。第1の電極体の半導体チップ搭載部と側壁部の間及び第2の電極体と側壁部の間に絶縁部材を大気圧より高い圧力でモールド成型し、絶縁部材に残留圧縮応力を発生させる。
【0004】
この種の半導体装置は、外部放熱フィンに形成された取付孔(貫通孔)に半導体素子が搭載された支持板を圧入嵌合させて一体化する。取付孔は支持板よりも径が少し小さいため、支持板を放熱板に取り付けるときには、支持板に加重を加える。このため、支持板をフィンに嵌合させる際に、支持板に固着された半導体素子には支持板を介して比較的大きな応力が印加されるおそれがある。ここで、支持板の硬度を放熱フィンの硬度よりも大きくすれば、フィンに対する支持板のはめ込み工程時に発生する応力を緩和できる。半導体素子の下面に形成された電極は支持板に電気的に接続され、半導体素子の下面電極の取り出し電極として機能するため、支持板は、銅材等の高電気伝導率の材料であることが望ましい。しかし、加熱後に硬度が低下する特性を有する銅等の高導電性金属材料で形成された支持板は、半導体素子等を支持板に半田付けする際の加熱によって硬度が低下する。
【0005】
このため、銅等で構成した支持板の硬度を放熱フィンの硬度よりも十分に高く設定することができず、支持板に固着された半導体素子への応力印加を低減することが困難であった。
【0006】
特開平11−307682号公報には、圧入によって放熱板に半導体装置を支持固定する際に、放熱板に支持固定される部分の外径とは異なる外径の円柱状又は円錐台状の形状部分を持つ支持電極体上に半導体チップと絶縁部材を搭載し、圧入時に半導体チップの破壊及び絶縁部材と支持電極体との剥離を防止する半導体装置を示す。この半導体装置は、半導体チップと、半導体チップの一端側に第1の接合部材を介して接合され且つ放熱板に支持固定する放熱板固定部が外周に形成された支持電極体と、半導体チップの他端側に第2の接合部材を介して接合されたリード電極体と、半導体チップと支持電極体との接合部及び半導体チップとリード電極体との接合部に配設された絶縁封止部材とを備えている。放熱板固定部とは異なる外径で支持電極体に形成された第1の部位の外径は放熱板固定部の外径の0.95倍以下であれば、半導体チップに発生する応力は破壊応力限度以下となる。この公報では、半導体装置の支持電極を銅系合金、即ちジルコン銅によって構成し、ローレット加工により凹凸形状が支持電極の側面に形成される。特定の温度に加熱することによって、高電気伝導率を維持しつつジルコニウム銅の硬度(ビッカース硬度)を増加させることができる。製造の際に、プレス加工等を線材に施して皿状に支持電極を形成して、支持電極の底面に半導体素子を固着する。半導体素子を固着した支持電極を放熱板の開口部内に圧入して半導体装置を完成するが、硬度が高いジルコニウム銅製の支持電極は、放熱板の開口部への圧入時に変形量が小さいため、支持電極に固着された半導体素子に大きな変形応力が発生せず、半導体素子が破壊に至ることはない。放熱板の開口部の内面と支持電極との密着性を向上するために、支持電極の外周面にローレット加工によって細い溝を形成し又は支持電極の外周縁に小角度のテーパ(傾斜部)を設けることもある。
【0007】
【発明が解決しようとする課題】
しかしながら、加熱処理を施して硬度の増加した線材は、成形性が悪くなり、硬度の増加した支持電極に更に皿状の支持電極に加工し、微細な加工を施すことが困難である。
そこで、本発明の目的は、高電気伝導性の支持板を容易に形成して硬度を増加できる半導体装置の製法を提供することにある。
また、本発明は、半導体素子を固着した支持電極を放熱体の開口部に圧入嵌合する半導体装置の製造方法に関する。
【0008】
【課題を解決するための手段】
本発明による半導体装置の製法は、時効硬化を生ずる金属製のブランク(1)を準備する工程と、予備時効硬化を生ずる予備硬化温度にブランク(1)を予め加熱する工程と、ブランク(1)を機械加工して支持電極(2)に形成する工程と、最終時効硬化を生ずる最終硬化温度に支持電極(2)を加熱する工程と、導電性のろう材又は接着剤により支持電極(2)に半導体素子(10)を接着することにより半導体素子(10)を支持電極(2)に固着する工程とを含む。予備時効硬化を生じたブランク(1)の硬度は、最終時効硬化を生じた支持電極(2)の硬度より低い。予備時効硬化を生じたブランク(1)は加工が容易であり且つブランク(1)を所定の精密な形状に形成することができる。加熱された金属製のろう材により支持電極(2)に半導体素子(10)を接着するときに、最終時効硬化と同時に半導体素子(10)を接着することができる。
【0009】
【発明の実施の形態】
ローレットタイプダイオードの製造に適用した本発明による半導体装置の製法の一実施の形態を図1〜図3について以下説明する。
まず、図2(a)に示すように、時効硬化を生ずる線材のブランク(1)を準備する。表1に示すように、ブランク(1)は、ジルコニウム含有銅、錫含有銅、銀含有銅又はクロム含有銅を時効硬化性金属として使用される。本実施の形態では、ジルコニウム含有の銅系合金(ジルコニウム銅)から成る線材のブランク(1)を準備する。加熱処理が施されないブランク(1)のビッカース硬度は122H程度であり、122H程度のビッカース硬度を有する支持板をそのまま放熱体(放熱フィン)(6)の開口部(7)内に圧入すると、支持板に固着された半導体素子(10)(ダイオードチップ)に大きな応力が印加される。次に、380℃で5分間加熱し、予備時効硬化を生ずる予備硬化温度にブランク(1)を予め加熱し、冷却すると、ブランク(1)のビッカース硬度は増加して128H程度となる。ジルコニウム銅は、圧延後に800℃で予め水焼き入れされ、その後の焼き戻し加熱により時効硬化を生ずる。ジルコニウム銅は、図3に示すように、ジルコニウムの含有量が0.23%に向かって時効硬化による引張強さが増加し、300〜400℃の温度で熱処理することが望ましい。時効硬化による引張強さは、ジルコニウム含有量、熱処理温度と熱処理時間に依存する。予備時効硬化を生じたブランク(1)はプレス加工、圧延加工、ローレット加工等の機械加工、微細加工を容易に行うことができブランク(1)を所定の精密な形状に形成することができるが、このビッカース硬度は、放熱体(6)に支持板を圧入したときに支持板に固着された半導体素子(10)(ダイオードチップ)に大きな応力の発生を抑制するには不十分な硬度であるが、ジルコニウム銅線材にプレス加工や微細なカッティング加工等を良好に施すには十分な硬度を有する。即ち、熱処理を施さずに、ビッカース硬度が約122H程度のジルコニウム銅では、微細なカッティング加工等を良好に施すことはできない。最終の支持電極(2)は、130H以上の高いビッカース硬度を有するが、微細な加工も良好に施されている。
【0010】
次に、図2(b)に示すように、ブランク(1)を所定の長さに切断した後、プレス加工等の機械加工によって、図2(c)及び図2(d)に示すように、底壁(3)と、底壁(3)の外周縁を包囲する側壁(4)とを有する皿形の支持電極(2)にブランク(1)を形成する。続いて、側壁(4)の外面にローレット加工又はカッティング加工を施して、多数の溝又は凹凸(5)を形成する。図1に示すように、放熱体(6)の開口部(7)内に支持電極(2)を圧入するとき、凹凸(5)は開口部(7)の表面に噛み込んで、支持電極(2)と放熱体(6)との密着性が向上する。
【0011】
次に、水素雰囲気中の380℃の温度で10分間の熱処理が支持電極(2)に施される。最終硬化時間は予備硬化時間より長く、最終時効硬化を生ずる最終硬化温度に支持電極(2)が加熱され、支持電極(2)のビッカース硬度を139H程度まで増加することができる。最終時効硬化を生じたブランク(1)の硬度は、予備時効硬化を生じた支持電極(2)の硬度より高い。また、水素雰囲気中の熱処理によって後述する半導体素子(10)のろう付け時に支持電極の半田の広がりを防止できる。
【0012】
その後、支持電極(2)の底壁(3)の上面に半田(ろう材)(8) を介して電気伝導性の金属ボス(台座)(9)を固着し、金属ボス(9)上に半田(8)を介して半導体素子(ダイオードチップ)(10)を固着し、更に半導体素子(10)の上面に半田(8)を介して棒状のリード端子(11)のヘッダ(12)を固着する。なお、半導体素子(10)とリード端子(11)との間の金属ボス(9)を省略してもよいが、金属ボス(9)を固着した方が半導体素子(10)への外力の伝達量を抑制することができる。
【0013】
その後、アルミニウム又は銅合金等からなる放熱体(放熱フィン)(6)の開口部(7)内に支持電極(2)を圧入する。このとき、139H程度のビッカース硬度を有する支持電極(2)をビッカース硬度125H程度の放熱体(6)の開口部(7)内に圧入する。プレス加工又は微細加工を施した支持電極(2)に、予備硬化温度の熱処理よりも加熱時間の長い最終硬化温度の熱処理を施して、より高いビッカース硬度を付与するので、放熱体(6)の開口部(7)内に支持電極(2)を圧入したときに、支持電極(2)に固着された半導体素子(10)に大きな応力の発生を抑制でき、半導体素子(10)の破壊を防止することができる。
【0014】
本発明の前記実施の形態は変更が可能である。例えば、ジルコニウム銅以外の錫含有銅、銀含有銅又はクロム含有銅を時効硬化性金属として使用して、支持電極(2)を形成することができる。また、図1に示すように、支持電極(2)の底壁(3)の内縁で側壁(4)付近に環状の溝部(13)を形成すると、側壁(4)を通じて底壁(3)に伝達される外力を更に抑制することができる。溝部(13)の断面はV字、U字に形成でき、完全な環状でなく間欠的、部分的又は円弧状の環状でもよい。半導体素子(10)の支持電極(2)への半田付けの際の熱処理によって、最終時効硬化を行うこともできる。また、最終時効硬化の熱処理温度を予備時効硬化の熱処理温度よりも高くしてもよい。
【0015】
【発明の効果】
前記の通り、本発明では、ブランクを容易且つ正確な形状に加工することができ、効率的に半導体装置を製造することができる。また、半導体素子に印加される機械的応力を抑制して、信頼性の高い半導体装置を製造することができる。
【図面の簡単な説明】
【図1】本発明による半導体装置の製法により製造した半導体装置の断面図
【図2】本発明による半導体装置の製法により加工されるブランクの製造工程図
【図3】処理温度に対するジルコニウム銅の引張強度の変化を示すグラフ
【符号の説明】
(1)・・ブランク、 (2)・・支持電極、 (3)・・底壁、 (4)・・側壁、 (5)・・凹凸、 (6)・・放熱体、 (7)・・開口部、 (8)・・半田、 (9)・・金属ボス、 (10)・・半導体素子、 (11)・・リード端子、 (12)・・ヘッダ、

Claims (5)

  1. 時効硬化を生ずる金属製のブランクを準備する工程と、
    予備時効硬化を生ずる予備硬化温度に前記ブランクを予め加熱する工程と、
    前記ブランクを機械加工して支持電極に形成する工程と、
    最終時効硬化を生ずる最終硬化温度に前記支持電極を加熱する工程と、
    ろう材又は接着剤により前記支持電極に半導体素子を接着することにより前記半導体素子を前記支持電極に固着する工程とを含み、
    予備時効硬化を生じた前記ブランクの硬度は、最終時効硬化を生じた前記支持電極の硬度より低いことを特徴とする半導体装置の製法。
  2. 前記ブランクを機械加工して支持電極に形成する工程は、支持電極の側面の外面にローレット加工を行う工程を含む請求項1に記載の半導体装置の製法。
  3. 前記予備硬化温度は、前記最終硬化温度より低い請求項1又は2に記載の半導体装置の製法。
  4. 前記最終時効硬化を生ずる最終硬化温度に前記支持電極を加熱する時間は、前記予備時効硬化を生ずる予備硬化温度に前記ブランクを予め加熱する時間より長い請求項1又は2に記載の半導体装置の製法。
  5. 前記予備硬化温度に加熱する前に、前記ブランクを加熱又は焼き入れする工程を含む請求項1〜4の何れか1項に記載の半導体装置の製法。
JP2002214418A 2002-07-23 2002-07-23 半導体装置の製法 Pending JP2004056015A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002214418A JP2004056015A (ja) 2002-07-23 2002-07-23 半導体装置の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002214418A JP2004056015A (ja) 2002-07-23 2002-07-23 半導体装置の製法

Publications (1)

Publication Number Publication Date
JP2004056015A true JP2004056015A (ja) 2004-02-19

Family

ID=31936748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002214418A Pending JP2004056015A (ja) 2002-07-23 2002-07-23 半導体装置の製法

Country Status (1)

Country Link
JP (1) JP2004056015A (ja)

Similar Documents

Publication Publication Date Title
US11387162B2 (en) Discrete power transistor package having solderless DBC to leadframe attach
JP2008227131A (ja) 半導体装置及びその製造方法
JP2007184315A (ja) 樹脂封止型パワー半導体モジュール
JPH11307682A (ja) 半導体装置
JPH04229639A (ja) 整流器およびその製造方法
CN1309425A (zh) 半导体集成电路器件及其制造方法
CN109698179B (zh) 半导体装置及半导体装置的制造方法
US10199305B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5069758B2 (ja) 半導体装置
JP2014179394A (ja) 半導体装置
JP2004056015A (ja) 半導体装置の製法
US6601752B2 (en) Electronic part mounting method
JP2006332084A (ja) 半導体装置の製造方法、および半導体装置
JP2002261210A (ja) 半導体装置
JP4339660B2 (ja) 半導体装置
JP5790196B2 (ja) 半導体装置の製造方法
WO2012023236A1 (ja) 半導体装置及びその製造方法
JP2003258167A (ja) 構造物
JP2008153464A (ja) 半導体装置
JP4885016B2 (ja) 半導体収容金属容器用銅合金線材
JP3675767B2 (ja) ダイオード、ダイオード圧入方法、ダイオード装着方法、及びフィン
JP3140466U (ja) 半導体装置
JP5017228B2 (ja) 半導体装置
JP2009081376A (ja) 半導体装置
JP4254487B2 (ja) 半導体装置