JP2004055893A - Method of plating connecting layer for circuit pattern of printed circuit board - Google Patents

Method of plating connecting layer for circuit pattern of printed circuit board Download PDF

Info

Publication number
JP2004055893A
JP2004055893A JP2002212549A JP2002212549A JP2004055893A JP 2004055893 A JP2004055893 A JP 2004055893A JP 2002212549 A JP2002212549 A JP 2002212549A JP 2002212549 A JP2002212549 A JP 2002212549A JP 2004055893 A JP2004055893 A JP 2004055893A
Authority
JP
Japan
Prior art keywords
layer
circuit pattern
connection
conductive
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002212549A
Other languages
Japanese (ja)
Inventor
Kyoka Su
鄒　鏡華
Sojin Ba
馬　崇仁
Mankoku Chi
池　萬國
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
S&S Technology Corp
Original Assignee
S&S Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by S&S Technology Corp filed Critical S&S Technology Corp
Priority to JP2002212549A priority Critical patent/JP2004055893A/en
Publication of JP2004055893A publication Critical patent/JP2004055893A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of plating connecting layer by which a connecting layer used on the circuit pattern of a printed circuit board can be electroplated, without providing bus trace. <P>SOLUTION: After a substrate 10, provided with a circuit pattern 20 having connections 22 and plating sections 24, is prepared, a masking layer 30 which covers the circuit pattern 20 is formed on the substrate 10, and the connections 22 and plating sections 24 of the pattern 20 are exposed by opening prescribed portions of the masking layer 30. Then a conductive layer 50 is formed on the masking layer 30 and is electrically connected to the circuit pattern 20 through the connections 22. In addition, a second masking layer 30 is formed on the conductive layer 50 and the plating sections 24 of the circuit pattern 20 are exposed, by opening prescribed portions of the second masking layer 30. Thereafter, connecting layers 22 are electroplated at the plating sections 24 of the circuit pattern 20, and the second masking layer 30 and conductive layer 50 are successively removed. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明はエレクトロニクス産業に関係し、特にプリント回路板（ＰＣＢ）の回路パターン上に用いる接続層の電気めっきの方法に関する。
【０００２】
【従来の技術】
従来公知のプリント回路板８０の製造プロセスでは、図１に示すように、まず回路パターン（ｃｏｎｄｕｃｔｏｒ　ｐａｔｔｅｒｎ）８２および複数のめっきスルーホール（ＰＴＨ）８２２を備えた基板（ｓｕｂｓｔｒａｔｅ）８１を予め作製する。該回路パターン８２は複数の銅トレース８２１から構成されている。該基板８１にはバストレース（ｂｕｓ　ｔｒａｃｅ）８３が備わり、各該銅トレース８２１を接続している。所定のプロセスが完了したら、該バストレース８３に通電し、各該銅トレース８２１の所定位置において接続層８４（業界でゴールデンフィンガー（ｇｏｌｄｅｎ　ｆｉｎｇｅｒ）と呼ばれるもの）を電気めっきする。接続層８４のめっきプロセスが完了すると、該バストレース８３が除去され、該プリント回路板８０が図２に示すような態様を形成する。
【０００３】
【発明が解決しようとする課題】
図から明らかなように、該基板８１は２つの銅トレース８２１ａと８２１ｂとの間に必ず所定の空間８２１を形成し、他の銅トレースの無効区域８２１ｃ、８２１ｄ、８２１ｆを通過させる。いわゆる無効区域は該銅トレース８２１を該バストレース８３と接続させる区域であり、これによって該接続層８４を電気めっきするが、該回路パターン８２が作動するとき、該無効区域には電流が流れない。換言すると、該基板８１にはいくつもの無効区域があり、しかも該無効区域は避けられないものであるため、該基板８１を有効に縮小させることができなかった。
本発明の目的は、バストレースを配設しなくても接続層を電気めっきすることが可能なプリント回路板の回路パターン上に用いる接続層のめっき方法を提供することにある。
【０００４】
【課題を解決するための手段】
前記の課題を解決するため、本発明の請求項記載のプリント回路板の回路パターン上に用いる接続層をめっきする方法は次の（Ａ）〜（Ｇ）の工程を含む。
（Ａ）接続部およびめっき部を有する回路パターンを備えた基板を予め作製する工程。
【０００５】
（Ｂ）該基板上に該回路パターンを被覆するマスキング層を形成させ、該マスキング層の所定部位を開いて、該回路パターンの接続部およびめっき部を露出させる工程。
（Ｃ）該マスキング層上に導電層を形成し、該導電層を該接続部を介して該回路パターンと電気的に接続させる工程。
【０００６】
（Ｄ）該導電層上に第２マスキング層を形成するとともに、該第２マスキング層の所定部位を開いて、該回路パターンのめっき部を露出させる工程。
（Ｅ）該導電層に電気を通し、該回路パターンのめっき部において接続層を電気めっきする工程。
（Ｆ）該第２マスキング層を除去する工程。
（Ｇ）該導電層を除去する工程。
【０００７】
【発明の実施の形態】
次に好ましい実施例を挙げ、図面を参照して本発明をさらに説明する。
図３および図４は本発明の第１実施例が提供するプリント回路板の回路パターン上に用いる接続層のめっき方法を示しており、次のような工程を含む。
（Ａ）回路パターン２０を備える基板１０を予め作製する工程。
図３Ａに示したように、該基板１０は多機能エポキシ樹脂（ｍｕｌｔｉ−ｆｕｎｃｔｉｏｎ　ｅｐｏｘｙ　ｒｅｓｉｎ）から作製され、その上にめっきスルーホール１１（ＰＴＨ）が配設され、該回路パターン２０が基板１０の両側に形成されている。
該回路パターン２０には接続部２２およびめっき部２４が備わり、該めっき部２４は後続工程で該回路パターン２０の所定位置において接続層をめっきし、該接続部２２は該電路パターン２０を介して所定のめっき部２４と電気的に接続している。
【０００８】
（Ｂ）該基板１０に該電気パターン２０を被覆するマスキング層３０を形成させ、該マスキング層３０の所定部位を開いて、該回路パターン２０の接続部２２およびめっき部２４を露出させる工程。
図３（Ｂ１）〜図３（Ｂ４）に示したように、本工程には次のような４つのサブ工程が含まれる。
【０００９】
（Ｂ１）２つの樹脂コート金属箔を該基板１０の両側に配設する工程。
本実施例では、該樹脂コート金属箔は銅箔４０および樹脂層３０を備えた樹脂コート銅箔（Ｒｅｓｉｎ　Ｃｏａｔｅｄ　Ｃｏｐｐｅｒ　ｆｏｉｌ，　ＲＣＣ　ｆｏｉｌ）であり、該樹脂層３０の材料は該基板１０と同じ多機能エポキシ樹脂である。
【００１０】
該２つの樹脂コート銅箔は、所定の圧力、焼付温度および時間で該基板１０の両側に付着され、その間で該樹脂層３０が溶融して該めっきスルーホール１１に充填する。該樹脂層３０が固化すると、該２つの樹脂コート銅箔は該基板１０上に固定され、且つ該樹脂層３０が前記マスキング層に形成される。
【００１１】
（Ｂ２）該銅箔４０における該回路パターン２０の接続部２２およびめっき部２４に対応する部分を除去する工程。
本工程は主にフォトレジスト現像技術によって達成する。まずフォトレジスト膜（未表示）を該２つの銅箔４０上に塗布し、次いでフォトマスクを配設するとともに紫外線で現像し、続けて該フォトレジストの所定部分をエッチングして、該銅箔を該回路パターン２０の接続部２２およびめっき部２４に対応する部分において露出させ、その後該銅箔４０の露出部分をエッチングして、最後に残りのフォトレジストを除去する。該フォトレジストのエッチングに用いる薬剤は炭酸ナトリウム（Ｎａ２ＣＯ３）で、比重１ｗｔ％、温度２０〜３０℃とする。該銅箔のエッチングに用いる薬剤は三塩化鉄（ＦｅＣｌ３）で、濃度４０〜４５Ｂｅ’（ボーメ度）、温度４０〜５０℃とし、また塩化銅（ＣｕＣｌ２）を用いてもよく、この場合は濃度３５〜４５Ｂｅ’（ボーメ度）、温度４０〜５０℃とする。前記工程が完了すると、該マスキング層３０が該回路パターン２０の接続部２２およびめっき部２４に対応する部分において露出され、図３（Ｂ２）に示したような態様を形成する。
【００１２】
（Ｂ３）該マスキング層３０の露出部分を除去し、該回路パターン２０の接続部２２およびめっき部２４を露出させる工程。
プラズマエッチング技術を本工程に採用し、該マスキング層３０の露出部分をエッチングして、該回路パターン２０の接続部２２およびめっき部２４を露出させる。
（Ｂ４）残りの銅箔４０を除去する工程。
最後に残りの銅箔４０をエッチングすると、該プリント回路板１０が図３Ｂ４に示すような態様を形成する。
【００１３】
（Ｃ）該マスキング層３０上に導電層５０を形成させて、該導電層５０を該接続部２４を介して該回路パターン２０のめっき部２２と電気的に接続させる工程。
まず化学析出法によって該マスキング層３０上に厚さ約０．０５μｍ〜０．５μｍの化学銅層（ｅｌｅｃｔｒｏｌｅｓｓ　ｃｏｐｐｅｒ）を形成し、次いで該化学銅層に厚さ約１μｍ〜３μｍの電気銅（ｅｌｅｃｔｒｏｌｙｔｉｃ　ｃｏｐｐｅｒ）をめっきして、前記導電層５０を形成する。該電気銅のめっきに用いる薬剤は硫酸銅（ＣｕＳＯ４）で、電流密度は１０〜１００Ａｍｐ／ｄｍ２、めっき時間は約１〜１０ｍｉｎとする。
【００１４】
このとき、該導電層５０が該回路パターン２０の接続部２２およびめっき部２４と電気的に連接されて、図３（Ｃ）に示した態様を形成する。
アルカリ性化学銅溶液は常用されているソルダーマスクを侵蝕することを本出願人は発見したが、本発明で用いるエポキシ樹脂マスキング層の抗アルカリ性は非常に優れており、これもエポキシ樹脂を該マスキング層３０の主な材料として選択した理由である。
【００１５】
（Ｄ）該導電層５０に第２マスキング層６０を形成するとともに、該第２マスキング層６０の所定部位を開いて、該回路パターン２０のめっき部２４を露出させる工程。
本工程は工程Ｂに似ており、図４（Ｄ１）と図４（Ｄ２）に示すように、２つのサブ工程を含む。
【００１６】
（Ｄ１）フォトレジスト層を該導電層５０上に形成させるとともに、該フォトレジスト層に対して露光、現像などを行い、該フォトレジスト層の不要部分を除去し、該導電層５０において該回路パターン２０のめっき部２４に対応する部分を露出させ、該フォトレジスト層に前記第２マスキング層６０を形成する工程。
【００１７】
（Ｄ２）該導電層５０をクイックエッチし、該導電層５０の露出部分を除去し、該回路パターン２０のめっき部２４を露出させる工程。なお、クイックエッチの薬剤は硫酸とオキシドールの混合溶液とする。
工程Ｄが完了すると、該回路パターン２０のめっき部２４が露出され、該導電層５０が該接続部２２を介して該めっき部２４と電気的に接続する。
【００１８】
（Ｅ）該導電層５０に通電し、該回路パターン２０のめっき部２４に接続層７０を電気めっきする。該接続層７０は業界ではゴールデンフィンガー（ｇｏｌｄｅｎ　ｆｉｎｇｅｒ）と呼ばれるニッケル−金合金層である。
特記しておくが、工程（Ｄ）で、該第２マスキング層６０において開かれた孔径は、該回路パターン２０のめっき部の面積よりも大きいので、工程（Ｅ）の接続層７０は該めっき部の全面積で電気めっきされる。
【００１９】
（Ｆ）残った該第２マスキング層６０をエッチングする工程。ここで使用するエッチング溶剤は水酸化ナトリウム（ＮａＯＨ）で比重２〜５ｗｔ％、温度５０〜８０℃とし、或いは水酸化カリウム（ＫＯＨ）をクイックエッチの溶剤に使用してもよい。
【００２０】
（Ｇ）アルカリ性エッチング法（ａｌｋａｌｉ　ｅｔｃｈｉｎｇ　ｔｒｅａｔｍｅｎｔ）を用いて、残った導電層５０を除去する工程。本工程を実施することによって、該回路パターン２０の接続部２２の露出部分も一緒に除去される。
工程（Ｇ）の完了後には、図５に示したように、該マスキング層３０には該回路パターン２０の接続部２２に対応する位置になお微孔３４が残っている。該微孔３４のほとんどが回路パターン２０の銅トレースの末端か、またはめっきスルーホール１１（ＰＴＨ）若しくははんだボールパッドの隣りに位置している。
【００２１】
前記製造方法からわかるように、本方法は基板上にバストレイスを設けなくても、回路パターンの所定位置で接続層が電気めっきされる。このように本方法で製造したプリント回路板には、該回路パターンの無効区域の空間を残す必要がなく、換言すると、本方法で製造したプリント回路板は、図２と図５を比較していただきたいが、サイズ縮小の効果を達成可能である。
【００２２】
図６は本発明の第２実施例によるプリント回路板の外観図であり、第１実施例との相違は、該回路パターン２０には複数の伝導部２３があって、複数のめっき部２４を電気的に接続していることで、これにより該伝導部２３を介して接続した銅トレースに、１個ないし２個の接続部２２があるだけで該めっき部２４に接続層７０を電気めっきする目的を達成する。
【００２３】
この第２実施例の主な工程は第１実施例と同じであるが、次の点が異なる。
（１）工程（Ａ）において、該伝導部２３を予め該回路パターン２０に形成する、
（２）工程（Ｂ）において、該マスキング層３０の該伝導部２３に対応する部分も除去される、
【００２４】
（３）工程（Ｄ）において、該フォトレジスト層の該伝導部２３に対応する部分が除去され、該伝導部２３と該めっき部２４に位置する導電層５０も一緒に除去される。次いで該伝導部２３を被覆するために、別のフォトレジスト膜が形成される。
（４）工程（Ｇ）において、該伝導部２３を同時に除去する。
【００２５】
図７は本発明の第３実施例によるプリント回路板を示した図である。該接続部２３は該基板１０上に位置しており、該導電層（未表示）を該回路パターン２０の接続部２３、めっき部２４、伝導部２３を介して、動力線（ｐｏｗｅｒ　ｌｉｎｅ）２５およびアースライン（ｇｒｏｕｎｄ　ｌｉｎｅ）２６と回路を形成している。該基板１０は作製されると図に示した点線１５に沿ってカットされ、該基板１０にキャビティ（ｃａｖｉｔｙ）を形成させて、その中にダイ（ｄｉｅ）（未表示）を設置する。図から明らかなように、該接続部２２は該基板１０のカットされた部分に位置している。
【図面の簡単な説明】
【図１】従来のプリント回路板にバストレースを配設したところを示す模式図である。
【図２】図１においてバストレースが除去されたところを示す模式図である。
【図３】本発明の第１実施例によるプリント回路板の回路パターン用接続層のめっき方法を示す断面図Ａ〜Ｃである。
【図４】本発明の第１実施例によるプリント回路板の回路パターン用接続層のめっき方法を示す断面図Ｄ１〜Ｇである。
【図５】本発明の第１実施例によるプリント回路板を示す外観図である。
【図６】本発明の第２実施例によるプリント回路板を示す外観図である。
【図７】本発明の第３実施例によるプリント回路板を示す外観図である。
【符号の説明】
１０　基板
２０　回路パターン
２２　接続部
２４　めっき部
３０　マスキング層
５０　導電層
６０　第２マスキング層
７０　接続層[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to the electronics industry, and more particularly to a method for electroplating a connection layer for use on a circuit pattern of a printed circuit board (PCB).
[0002]
[Prior art]
In the manufacturing process of a conventionally known printed circuit board 80, first, as shown in FIG. 1, a substrate 81 provided with a circuit pattern 82 and a plurality of plated through holes (PTH) 822 is prepared in advance. The circuit pattern 82 includes a plurality of copper traces 821. The substrate 81 is provided with a bus trace 83 to which each of the copper traces 821 is connected. Upon completion of the predetermined process, the bus traces 83 are energized and the connection layer 84 (what is referred to in the industry as a golden finger) is electroplated at a predetermined location on each of the copper traces 821. When the plating process of the connection layer 84 is completed, the bus traces 83 are removed, and the printed circuit board 80 forms an aspect as shown in FIG.
[0003]
[Problems to be solved by the invention]
As is apparent from the figure, the substrate 81 always forms a predetermined space 821 between the two copper traces 821a and 821b, and passes through the invalid areas 821c, 821d, and 821f of the other copper traces. The so-called invalid area is an area connecting the copper trace 821 with the bus trace 83, thereby electroplating the connection layer 84, but when the circuit pattern 82 is activated, no current flows in the invalid area. . In other words, the substrate 81 has a number of invalid areas, and the invalid areas are inevitable. Therefore, the substrate 81 cannot be effectively reduced.
SUMMARY OF THE INVENTION It is an object of the present invention to provide a method of plating a connection layer used on a circuit pattern of a printed circuit board in which a connection layer can be electroplated without providing a bus trace.
[0004]
[Means for Solving the Problems]
In order to solve the above problems, a method for plating a connection layer used on a circuit pattern of a printed circuit board according to the present invention includes the following steps (A) to (G).
(A) A step of preparing a substrate having a circuit pattern having a connection portion and a plating portion in advance.
[0005]
(B) forming a masking layer covering the circuit pattern on the substrate, opening a predetermined portion of the masking layer, and exposing a connection portion and a plating portion of the circuit pattern.
(C) forming a conductive layer on the masking layer and electrically connecting the conductive layer to the circuit pattern via the connection portion;
[0006]
(D) forming a second masking layer on the conductive layer and opening a predetermined portion of the second masking layer to expose a plated portion of the circuit pattern;
(E) a step of passing electricity through the conductive layer and electroplating the connection layer in a plated portion of the circuit pattern.
(F) removing the second masking layer.
(G) a step of removing the conductive layer.
[0007]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, the present invention will be further described with reference to the drawings and preferred embodiments.
FIGS. 3 and 4 show a method of plating a connection layer used on a circuit pattern of a printed circuit board provided by the first embodiment of the present invention, and includes the following steps.
(A) A step of preparing the substrate 10 having the circuit pattern 20 in advance.
As shown in FIG. 3A, the substrate 10 is made of a multi-function epoxy resin, on which a plated through hole 11 (PTH) is provided, and the circuit pattern 20 is formed on the substrate 10. It is formed on both sides.
The circuit pattern 20 includes a connection portion 22 and a plating portion 24, and the plating portion 24 plating a connection layer at a predetermined position of the circuit pattern 20 in a subsequent process. It is electrically connected to a predetermined plating part 24.
[0008]
(B) a step of forming a masking layer 30 covering the electric pattern 20 on the substrate 10, opening a predetermined portion of the masking layer 30, and exposing the connection portion 22 and the plating portion 24 of the circuit pattern 20.
As shown in FIGS. 3 (B1) to 3 (B4), this step includes the following four sub-steps.
[0009]
(B1) A step of disposing two resin-coated metal foils on both sides of the substrate 10.
In this embodiment, the resin-coated metal foil is a resin-coated copper foil (Resin Coated Copper foil, RCC foil) having a copper foil 40 and a resin layer 30, and the material of the resin layer 30 is the same as that of the substrate 10. It is a functional epoxy resin.
[0010]
The two resin-coated copper foils are adhered to both sides of the substrate 10 at a predetermined pressure, a baking temperature and a predetermined time, and the resin layer 30 melts and fills the plating through holes 11 between them. When the resin layer 30 is solidified, the two resin-coated copper foils are fixed on the substrate 10, and the resin layer 30 is formed on the masking layer.
[0011]
(B2) removing a portion of the copper foil 40 corresponding to the connection portion 22 and the plating portion 24 of the circuit pattern 20;
This step is mainly achieved by a photoresist development technique. First, a photoresist film (not shown) is applied onto the two copper foils 40, then a photomask is provided and developed with ultraviolet light, and then a predetermined portion of the photoresist is etched to remove the copper foil. The exposed portions of the copper foil 40 are etched by exposing the portions corresponding to the connection portions 22 and the plating portions 24 of the circuit pattern 20, and finally, the remaining photoresist is removed. A chemical used for etching the photoresist is sodium carbonate (Na 2 CO 3 ) having a specific gravity of 1 wt% and a temperature of 20 to 30 ° C. A chemical used for etching the copper foil is iron trichloride (FeCl 3 ), a concentration of 40 to 45 Be ′ (degree of Baume), a temperature of 40 to 50 ° C., and copper chloride (CuCl 2 ) may be used. Has a concentration of 35 to 45 Be ′ (degree of Baume) and a temperature of 40 to 50 ° C. When the above steps are completed, the masking layer 30 is exposed at portions corresponding to the connection portions 22 and the plating portions 24 of the circuit pattern 20 to form an aspect as shown in FIG. 3 (B2).
[0012]
(B3) removing an exposed portion of the masking layer 30 to expose the connection portion 22 and the plating portion 24 of the circuit pattern 20;
The exposed portion of the masking layer 30 is etched by using a plasma etching technique in this step, so that the connection portion 22 and the plating portion 24 of the circuit pattern 20 are exposed.
(B4) Step of removing remaining copper foil 40.
Finally, when the remaining copper foil 40 is etched, the printed circuit board 10 forms an aspect as shown in FIG. 3B4.
[0013]
(C) forming a conductive layer 50 on the masking layer 30 and electrically connecting the conductive layer 50 to the plating portion 22 of the circuit pattern 20 via the connection portion 24;
First, a chemical copper layer having a thickness of about 0.05 μm to 0.5 μm is formed on the masking layer 30 by a chemical deposition method, and then an electro copper having a thickness of about 1 μm to 3 μm is formed on the chemical copper layer. The conductive layer 50 is formed by plating copper. Agents used in the plating of the copper in the copper sulfate (CuSO 4), current density 10~100Amp / dm 2, plating time is about 1～10Min.
[0014]
At this time, the conductive layer 50 is electrically connected to the connection part 22 and the plating part 24 of the circuit pattern 20 to form the mode shown in FIG.
The present applicant has found that an alkaline chemical copper solution erodes a commonly used solder mask, but the epoxy resin masking layer used in the present invention has a very high anti-alkali property. That's why we chose 30 main materials.
[0015]
(D) a step of forming a second masking layer 60 on the conductive layer 50 and opening a predetermined portion of the second masking layer 60 to expose the plated portion 24 of the circuit pattern 20;
This step is similar to the step B, and includes two sub-steps as shown in FIG. 4 (D1) and FIG. 4 (D2).
[0016]
(D1) A photoresist layer is formed on the conductive layer 50, and the photoresist layer is exposed and developed to remove unnecessary portions of the photoresist layer. Forming a second masking layer 60 on the photoresist layer by exposing a portion corresponding to the plated portion 24 of the substrate 20;
[0017]
(D2) A step of quick-etching the conductive layer 50, removing an exposed portion of the conductive layer 50, and exposing the plated portion 24 of the circuit pattern 20. The quick-etching agent is a mixed solution of sulfuric acid and oxidol.
When the process D is completed, the plating portion 24 of the circuit pattern 20 is exposed, and the conductive layer 50 is electrically connected to the plating portion 24 via the connection portion 22.
[0018]
(E) The conductive layer 50 is energized to electroplate the connection layer 70 on the plated portion 24 of the circuit pattern 20. The connection layer 70 is a nickel-gold alloy layer referred to in the industry as a golden finger.
It should be noted that in step (D), the diameter of the hole opened in the second masking layer 60 is larger than the area of the plated portion of the circuit pattern 20, so that the connection layer 70 in step (E) is Electroplated over the entire area of the part.
[0019]
(F) a step of etching the remaining second masking layer 60. The etching solvent used here is sodium hydroxide (NaOH) having a specific gravity of 2 to 5 wt% and a temperature of 50 to 80 ° C., or potassium hydroxide (KOH) may be used as a solvent for quick etching.
[0020]
(G) a step of removing the remaining conductive layer 50 by using an alkaline etching treatment. By performing this step, the exposed portion of the connection portion 22 of the circuit pattern 20 is also removed.
After the completion of the step (G), as shown in FIG. 5, fine holes 34 still remain in the masking layer 30 at positions corresponding to the connection portions 22 of the circuit pattern 20. Most of the microholes 34 are located at the ends of the copper traces of the circuit pattern 20 or next to the plated through holes 11 (PTH) or the solder ball pads.
[0021]
As can be seen from the above manufacturing method, the present method allows the connection layer to be electroplated at a predetermined position of the circuit pattern without providing a bus trace on the substrate. Thus, the printed circuit board manufactured by the method does not need to leave the space of the invalid area of the circuit pattern. In other words, the printed circuit board manufactured by the method is compared with FIG. 2 and FIG. I hope you can achieve the size reduction effect.
[0022]
FIG. 6 is an external view of a printed circuit board according to a second embodiment of the present invention. The difference from the first embodiment is that the circuit pattern 20 has a plurality of conductive portions 23 and a plurality of plated portions 24. By being electrically connected, the connection layer 70 is electroplated on the plating portion 24 only by having one or two connection portions 22 in the copper trace connected via the conductive portion 23. Achieve the goal.
[0023]
The main steps of the second embodiment are the same as those of the first embodiment, except for the following points.
(1) In the step (A), the conductive portion 23 is formed on the circuit pattern 20 in advance.
(2) In the step (B), a portion of the masking layer 30 corresponding to the conductive portion 23 is also removed.
[0024]
(3) In the step (D), a portion of the photoresist layer corresponding to the conductive portion 23 is removed, and the conductive layer 50 located on the conductive portion 23 and the plating portion 24 is also removed. Next, another photoresist film is formed to cover the conductive portion 23.
(4) In the step (G), the conductive portion 23 is removed at the same time.
[0025]
FIG. 7 is a view illustrating a printed circuit board according to a third embodiment of the present invention. The connection part 23 is located on the substrate 10, and the conductive layer (not shown) is connected to the power line 25 via the connection part 23, the plating part 24, and the conduction part 23 of the circuit pattern 20. And a ground line 26 and a circuit. When the substrate 10 is manufactured, it is cut along a dotted line 15 shown in the figure, a cavity is formed in the substrate 10, and a die (not shown) is set therein. As is clear from the figure, the connection portion 22 is located at a cut portion of the substrate 10.
[Brief description of the drawings]
FIG. 1 is a schematic diagram showing a bus trace provided on a conventional printed circuit board.
FIG. 2 is a schematic diagram showing a state where a bus trace is removed in FIG. 1;
3A to 3C are cross-sectional views illustrating a method of plating a connection layer for a circuit pattern of a printed circuit board according to a first embodiment of the present invention.
FIGS. 4A to 4G are cross-sectional views D1 to G illustrating a method of plating a circuit pattern connection layer of a printed circuit board according to a first embodiment of the present invention.
FIG. 5 is an external view illustrating a printed circuit board according to a first embodiment of the present invention.
FIG. 6 is an external view illustrating a printed circuit board according to a second embodiment of the present invention.
FIG. 7 is an external view illustrating a printed circuit board according to a third embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 Substrate 20 Circuit pattern 22 Connection part 24 Plating part 30 Masking layer 50 Conductive layer 60 Second masking layer 70 Connection layer

Claims (17)

（Ａ）回路パターンを介して少なくとも一つのめっき部と電気的に接続している接続部、ならびにめっき部を有する回路パターンを備えた基板を予め作製する工程と、
（Ｂ）該基板上に該回路パターンを被覆するマスキング層を形成させ、該マスキング層の所定部位を開いて、該回路パターンの接続部およびめっき部を露出させる工程と、
（Ｃ）該マスキング層上に導電層を形成し、該導電層を該接続部を介して該回路パターンのめっき部と電気的に接続させる工程と、
（Ｄ）該導電層上に第２マスキング層を形成するとともに、該第２マスキング層の所定部位を開いて、該回路パターンのめっき部を露出させる工程と、
（Ｅ）該導電層に電気を通し、該回路パターンのめっき部において接続層を電気めっきする工程と、
（Ｆ）該第２マスキング層を除去する工程と、
（Ｇ）該導電層を除去する工程と、
を含むことを特徴とするプリント回路板の回路パターンに用いる接続層の電気めっき方法。(A) a step of preparing in advance a substrate provided with a connection portion electrically connected to at least one plating portion via a circuit pattern, and a circuit pattern having a plating portion;
(B) forming a masking layer covering the circuit pattern on the substrate, opening a predetermined portion of the masking layer, and exposing a connection portion and a plating portion of the circuit pattern;
(C) forming a conductive layer on the masking layer, and electrically connecting the conductive layer to a plating part of the circuit pattern via the connection part;
(D) forming a second masking layer on the conductive layer, opening a predetermined portion of the second masking layer, and exposing a plated portion of the circuit pattern;
(E) passing electricity through the conductive layer, and electroplating a connection layer in a plating portion of the circuit pattern;
(F) removing the second masking layer;
(G) removing the conductive layer;
A method for electroplating a connection layer used for a circuit pattern of a printed circuit board, comprising: 前記工程（Ｂ）は、
（Ｂ１）該基板上に金属箔および樹脂を塗布した樹脂コート金属箔を配設し、次いで該樹脂を加熱焼付して固化させ、前記マスキング層を形成する工程と、
（Ｂ２）該金属箔を化学エッチングして該金属箔の不要部分を除去し、該マスキング層における該回路パターンの接続部およびめっき部に対応する部分を露出させる工程と、
（Ｂ３）該マスキング層をプラズマエッチングし、該マスキング層の露出部分を除去し、該回路パターンの接続部およびめっき部を露出させる工程と、
（Ｂ４）残りの該金属箔を除去する工程とを含むことを特徴とする請求項１記載のプリント回路板の回路パターンに用いる接続層の電気めっき方法。In the step (B),
(B1) providing a metal foil and a resin-coated metal foil coated with a resin on the substrate, and then heating and solidifying the resin to form the masking layer;
(B2) chemically etching the metal foil to remove an unnecessary portion of the metal foil and exposing a portion of the masking layer corresponding to the connection portion and the plating portion of the circuit pattern;
(B3) plasma etching the masking layer to remove an exposed portion of the masking layer, thereby exposing a connection portion and a plating portion of the circuit pattern;
(B4) a step of removing the remaining metal foil. The method of electroplating a connection layer used for a circuit pattern of a printed circuit board according to claim 1, further comprising: 前記工程（Ｄ）は、
（Ｄ１）該導電層上にフォトレジスト層を形成させるとともに、該フォトレジスト層に対して露光と現像を行い、該フォトレジスト層の不要部分を除去し、該導電層における該回路パターンのめっき部に対応する部分を露出させる工程と、
（Ｄ２）該導電層をエッチングし、該導電層の露出部分を除去し、該回路パターンのめっき部を露出させる工程とを含むことを特徴とする請求項１記載のプリント回路板の回路パターンに用いる接続層の電気めっき方法。The step (D) includes:
(D1) forming a photoresist layer on the conductive layer, exposing and developing the photoresist layer, removing unnecessary portions of the photoresist layer, and plating the circuit pattern on the conductive layer Exposing a portion corresponding to
(D2) etching the conductive layer, removing an exposed portion of the conductive layer, and exposing a plated portion of the circuit pattern. The method of electroplating the connection layer to be used. 前記工程（Ｇ）において、該回路パターンの接続部が一緒に除去されることを特徴とする請求項１記載のプリント回路板の回路パターンに用いる接続層の電気めっき方法。2. The method according to claim 1, wherein the connecting portion of the circuit pattern is removed together in the step (G). 前記工程（Ｃ）において、該マスキング層上に化学金属層を配設して、該導電層を形成することを特徴とする請求項１記載のプリント回路板の回路パターンに用いる接続層の電気めっき方法。The electroplating of a connection layer used for a circuit pattern of a printed circuit board according to claim 1, wherein in the step (C), a chemical metal layer is provided on the masking layer to form the conductive layer. Method. 前記化学金属層にさらに金属層を電気めっきすることを特徴とする請求項５記載のプリント回路板の回路パターンに用いる接続層の電気めっき方法。6. The method according to claim 5, wherein a metal layer is further electroplated on the chemical metal layer. 前記工程（Ｇ）の完了後に、該マスキング層と該回路パターンの接続部とが対応する位置に少なくとも１つの微孔を残すことを特徴とする請求項１記載のプリント回路板の回路パターンに用いる接続層の電気めっき方法。2. The printed circuit board according to claim 1, wherein after the step (G) is completed, at least one fine hole is left at a position where the masking layer and the connection portion of the circuit pattern correspond. Electroplating method for connection layer. 前記工程（Ｂ２）を行う前に、該金属箔上にフォトレジスト層を配設し、次いで露光と現像を行って、該フォトレジスト層における該回路パターンの接続層とめっき層に対応する部分を除去し、該金属箔を所定位置で露出させることを特徴とする請求項２記載のプリント回路板の回路パターンに用いる接続層の電気めっき方法。Before performing the step (B2), a photoresist layer is provided on the metal foil, and then exposure and development are performed to remove a portion of the photoresist layer corresponding to the connection layer and the plating layer of the circuit pattern. 3. The method according to claim 2, wherein the metal foil is removed to expose the metal foil at a predetermined position. 該フォトレジスト層の現像を行う際に使用する薬剤は炭酸ナトリウム溶液で、比重１ｗｔ％、温度２０〜３０℃で行うことを特徴とする請求項８記載のプリント回路板の回路パターンに用いる接続層の電気めっき方法。9. The connecting layer according to claim 8, wherein the agent used for developing the photoresist layer is a sodium carbonate solution, the specific gravity of which is 1 wt%, and the temperature is 20 to 30 ° C. Electroplating method. 前記工程（Ｂ２）において該金属箔のエッチングに使用する薬剤は塩化鉄溶液で、濃度４０〜４５Ｂｅ’、温度４０〜５０℃で行うことを特徴とする請求項２記載のプリント回路板の回路パターンに用いる接続層の電気めっき方法。3. The circuit pattern according to claim 2, wherein the chemical used for etching the metal foil in the step (B2) is an iron chloride solution at a concentration of 40 to 45 Be 'and a temperature of 40 to 50 [deg.] C. Method of electroplating the connection layer used in the method. 前記工程（Ｂ２）において該金属箔のエッチングに使用する薬剤は塩化銅溶液で、濃度３５〜４５Ｂｅ’、温度４０〜５０℃で行うことを特徴とする請求項２記載のプリント回路板の回路パターンに用いる接続層の電気めっき方法。3. The circuit pattern according to claim 2, wherein the chemical used for etching the metal foil in the step (B2) is a copper chloride solution at a concentration of 35 to 45 Be 'and a temperature of 40 to 50 ° C. Method of electroplating the connection layer used in the method. 前記工程（Ｇ）においてアルカリ性化学溶液エッチング法を用いて該導電層を除去することを特徴とする請求項１記載のプリント回路板の回路パターンに用いる接続層の電気めっき方法。2. The method according to claim 1, wherein the conductive layer is removed by using an alkaline chemical solution etching method in the step (G). 金属層の電気めっきに用いる薬剤は硫酸銅溶液で、電流強度は１０〜１００Ａｍｐ／ｄｍ２、めっき時間は約１〜１０分であることを特徴とする請求項６記載のプリント回路板の回路パターンに用いる接続層の電気めっき方法。Agents used in the electroplating of the metal layer is copper sulfate solution, the circuit pattern of the current intensity 10~100Amp / dm 2, the printed circuit board according to claim 6, wherein the plating time is about 1 to 10 minutes Method for electroplating a connection layer used for 前記工程（Ｄ１）において該導電層露出部分のエッチングに用いる薬剤は硫酸とオキシドールの混合溶液であることを特徴とする請求項３記載のプリント回路板の回路パターンに用いる接続層の電気めっき方法。4. The method according to claim 3, wherein the chemical used for etching the exposed portion of the conductive layer in the step (D1) is a mixed solution of sulfuric acid and oxidol. 前記工程（Ｆ）において残りの該第２マスキング層の除去に用いる薬剤は水酸化ナトリウム溶液で、比重２〜５ｗｔ％、温度５０〜８０℃で行い、または水酸化カリウム溶液を使用し、比重２〜５ｗｔ％、温度５０〜８０℃で行うことを特徴とする請求項１記載のプリント回路板の回路パターンに用いる接続層の電気めっき方法。The agent used for removing the remaining second masking layer in the step (F) is a sodium hydroxide solution at a specific gravity of 2 to 5% by weight at a temperature of 50 to 80 ° C. The method for electroplating a connection layer used in a circuit pattern of a printed circuit board according to claim 1, wherein the method is performed at a temperature of 50 to 80 ° C. 該回路パターンにはさらに複数のめっき部を電気的に接続するための少なくとも一つの伝導部があり、前記工程（Ｂ）において該マスキング層が該伝導部に対応する部分で除去され、前記工程（Ｄ）において該導電部が該伝導部に対応する部分で除去され、該第２マスキング層が該導電部を被覆し、前記工程（Ｇ）において該伝導部が一緒に除去されることを特徴とする請求項１記載のプリント回路板の回路パターンに用いる接続層の電気めっき方法。The circuit pattern further has at least one conductive portion for electrically connecting a plurality of plated portions. In the step (B), the masking layer is removed at a portion corresponding to the conductive portion, and the step (B) is performed. In D), the conductive portion is removed at a portion corresponding to the conductive portion, the second masking layer covers the conductive portion, and the conductive portion is removed together in the step (G). The method for electroplating a connection layer used for a circuit pattern of a printed circuit board according to claim 1. 前記工程（Ｄ）はさらに、該導電層上にマスキング層を形成するとともに、該マスキング層を該回路パターンのめっき部と伝導部の対応する部分において除去し、次いで該導電層をエッチングして該導電層の露出部分を除去し、最後にさらにマスキング層を形成して該回路パターンの伝導部を被覆することを特徴とする請求項１６記載のプリント回路板の回路パターンに用いる接続層の電気めっき方法。The step (D) further comprises forming a masking layer on the conductive layer, removing the masking layer at a portion corresponding to a plated portion and a conductive portion of the circuit pattern, and then etching the conductive layer to remove the masking layer. 17. The electroplating of a connection layer used for a circuit pattern of a printed circuit board according to claim 16, wherein an exposed portion of the conductive layer is removed, and finally, a masking layer is further formed to cover a conductive portion of the circuit pattern. Method.
JP2002212549A 2002-07-22 2002-07-22 Method of plating connecting layer for circuit pattern of printed circuit board Pending JP2004055893A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002212549A JP2004055893A (en) 2002-07-22 2002-07-22 Method of plating connecting layer for circuit pattern of printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002212549A JP2004055893A (en) 2002-07-22 2002-07-22 Method of plating connecting layer for circuit pattern of printed circuit board

Publications (1)

Publication Number Publication Date
JP2004055893A true JP2004055893A (en) 2004-02-19

Family

ID=31935452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002212549A Pending JP2004055893A (en) 2002-07-22 2002-07-22 Method of plating connecting layer for circuit pattern of printed circuit board

Country Status (1)

Country Link
JP (1) JP2004055893A (en)

Similar Documents

Publication Publication Date Title
US7462555B2 (en) Ball grid array substrate having window and method of fabricating same
US7378227B2 (en) Method of making a printed wiring board with conformally plated circuit traces
JP2006093650A (en) Manufacturing method of package substrate using electroless nickel plating
JPH09246719A (en) Method for formation of conductive layer of substrate
JPH07202432A (en) Production of printed wiring board
JP3500977B2 (en) Manufacturing method of double-sided circuit board
US6020049A (en) Product for producing viaholes in reinforced laminates and the related method for manufacturing viaholes
JP2004055893A (en) Method of plating connecting layer for circuit pattern of printed circuit board
JPH036880A (en) Printed wiring board and manufacture thereof
JP4705972B2 (en) Printed wiring board and manufacturing method thereof
EP1381260A1 (en) Method of plating connecting layers on a conductor pattern of a printed circuit board (PCB)
TW521551B (en) Method of plating connecting layer on conductor pattern of a printed circuit board (PCB)
KR20030073919A (en) The fabrication method of multi-layer printed circuit board using single etching semi-additive process
JPH077264A (en) Manufacture of printed wiring board
JP2622848B2 (en) Manufacturing method of printed wiring board
JP3130707B2 (en) Printed circuit board and method of manufacturing the same
KR20040006544A (en) Method of plating connecting layers on a conductor pattern of a printed circuit board (pcb)
JP2006049642A (en) Method of manufacturing double-sided interconnection tape carrier and tape carrier manufactured thereby
JPH05325669A (en) Manufacture of anisotropic conductive film
JPH11330691A (en) Manufacture of conductor circuit
JPH11261234A (en) Manufacture of multi-layer conductor circuit comprising through hole
JP2002057463A (en) Method for forming wirings, and printed circuit board
JP2005012145A (en) Method of forming through-hole of coaxial structure
JPH07321461A (en) Method for manufacturing printed wiring method
JPH1070353A (en) Method for manufacturing electronic circuit board using copper clad polyimide sheet