JP2004054935A - マスク可能な内容照合メモリにおけるビットエラーの検出方法および装置 - Google Patents
マスク可能な内容照合メモリにおけるビットエラーの検出方法および装置 Download PDFInfo
- Publication number
- JP2004054935A JP2004054935A JP2003183660A JP2003183660A JP2004054935A JP 2004054935 A JP2004054935 A JP 2004054935A JP 2003183660 A JP2003183660 A JP 2003183660A JP 2003183660 A JP2003183660 A JP 2003183660A JP 2004054935 A JP2004054935 A JP 2004054935A
- Authority
- JP
- Japan
- Prior art keywords
- parity
- cam
- ram
- data
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1064—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in cache or content addressable memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【解決手段】パリティビットおよびマスクビットが、CAMに接続されたRAMに格納される。CAM照会が整合すると、CAMによって出力されるアドレスに格納されている参照パリティビットおよびマスクビットが、RAMから出力される。これら参照パリティビットが、検索されたマスクビットによってマスクされた照会データ値から生成されるパリティビットと比較される。CAMまたはRAMにビットエラーがない場合、RAMからの参照パリティビットおよびマスクされた照会データから生成されるパリティビットが整合する。CAMまたはRAMにビットエラーが発生する場合、これら2つのパリティビットセットは整合しないため、エラーが検出されることになる。
【選択図】図2
Description
この出願は、2002年7月16日付で提出された米国特許出願第10/197,929号に関連する。
【0002】
【発明の属する技術分野】
本発明は、一般に内容照合メモリ(Content Addressable Memory : CAM)に関し、特に、CAMに格納されるデータに生じる可能性のあるビットエラーの検出に関する。
【0003】
【従来の技術】
CAM構造は、照会データ値とCAMのエントリに予め格納されているデータとの間でパターン照合を行う。整合する場合、整合したエントリのアドレスが出力される。外部エネルギが回路に与えられることにより、ビット値エラーがCAMエントリにいつでも発生する可能性がある。たとえば、α粒子が衝突すると、CAM内の記憶素子の1つの状態が変化することがある。これが発生する場合、誤った照会整合により、回路から誤ったアドレスが出力されることになる可能性がある。RAMの駆動にCAMアドレスが使用される場合、このエラーは、RAMから誤ったデータが出力されることにもつながる。CAMエントリのコンテンツは通常、CAM外部にはわからないため、この誤った(すなわち偽の)照会整合を検出することはできない。
【0004】
【発明が解決しようとする課題】
本発明の目的は、マスク可能な内容照合メモリにおけるビットエラーを検出する方法を提供することである。
【0005】
【課題を解決するための手段】
パリティビットおよびマスクビットが、CAMに接続されたランダムアクセスメモリ(RAM)に格納される。パリティビットおよびマスクビットは、CAMエントリ書き込みと併せて格納される。CAM照会が整合すると、CAMによって出力されるアドレスに格納されている参照パリティビットおよびマスクビットが、RAMから出力される。これら参照パリティビットが、検索されたマスクビットによってマスクされた照会データ値から生成されるパリティビットと比較される。CAMまたはRAMにビットエラーがない場合、RAMからの参照パリティビットおよびマスクされた照会データから生成されるパリティビットが整合する。CAMまたはRAMにビットエラーが発生する場合、これら2つのパリティビットセットは整合しないため、エラーが検出されることになる。このエラーは、偽のCAM整合が発生したことの指示として使用することができる。
【0006】
【発明の実施の形態】
図1は、CAMビットエラー検出を示すブロック図である。図1では、矢印102が、CAM120の矢印109によって表されるアドレスに書き込まれているデータを表す。データ102は、パリティジェネレータ122にも供給される。パリティジェネレータ122は、1つまたは複数の入力パリティビット105をデータ102から生成する。パリティジェネレータ122によって生成された入力パリティ105は、奇数パリティまたは偶数パリティ等の単純なシングルビットパリティであっても、またはエラー修正コード(ECC)等のより複雑なマルチビットパリティであってもよい。パリティジェネレータ122によって生成される入力パリティビットは、矢印105で表される。入力パリティ105は、矢印109として示されるアドレスに対応するアドレスにおいてRAM121に書き込まれる。したがって、エントリがCAM120の特定アドレスに書き込まれた後、対応する入力パリティエントリが、RAM121の対応するアドレスに格納されることになる。
【0007】
照会データがCAM120に供給されると、CAM120は、照会データを含むアドレスを出力するか、またはその照会データがCAMにないことを示すことができる。図1では、照会データは矢印101で表される。この照会データは、パリティジェネレータ123にも供給される。照会が整合する場合、CAM120によって出力されるアドレスは矢印103で表される。照会が整合するアドレス103は、RAM121に転送され、RAMの対応するアドレスに格納されている(少なくとも)パリティを検索する。RAMによって出力される格納パリティは、矢印107で表される。RAM121の対応するアドレスに格納されている任意の追加データも出力することができる。この追加データは、矢印104で表される。
【0008】
パリティジェネレータ123は、矢印106で表される照会パリティビットを出力する。パリティジェネレータ123によって生成された照会パリティビット106は、通常、パリティジェネレータ122によって生成されるものと同じ符号化である。しかし、パリティコンパレータ124およびRAM121の機能に応じて、特定の反転、または他の変換等によりパリティジェネレータ122によって生成される符号化とは異なってもよい。パリティビット106と格納パリティ出力107とは、コンパレータ124によって比較される。この比較の結果108は、CAMにおいて照会されたエントリに、またはそのエントリに対応する格納パリティにビットエラーがあるか否かを示す。
【0009】
図2は、マスク可能ビットを使用してのCAMビットエラー検出を示すブロック図である。図2では、矢印202が、CAM220の矢印209によって表されるアドレスに書き込まれているデータを表す。データ202は、マスクブロック225にも供給される。矢印210は入力マスクビットを表す。入力マスクビット210は、CAM220、マスクブロック225、およびRAM221に供給される。入力マスクビット210は、データ202と同じアドレス209においてCAM220に格納され、アドレス209におけるエントリに照会が整合するかどうかを判断する際に考慮するビットおよび考慮しないビットをCAM220に教える。
【0010】
マスクブロック225は、データ202およびマスクビット210を受け取り、データ202中の特定のビットを所定の値(すなわち、論理1または0)にセットする。この所定の値にセットされたビットは、マスクビット210の値によって与えられる。たとえば、データ202が4ビット幅(かつあらゆる任意の長さであることができる)であり、二進値が「1100」であり、マスクビット210の二進値が「1010」である(かつ、1がパスを意味し、0がマスクを意味するように選ばれた)場合、マスクブロック225は「1000」を出力することができ、データ202のビット0およびビット2(ビット0が一番右に、ビット3が一番左になるように右から左にビットに付番)を効率的に論理0にマスクする。データ202は論理1にマスクして、マスクブロック出力211「1101」にすることもできる。マスクブロック出力211は、パリティジェネレータ222に供給される。
【0011】
パリティジェネレータ222は、マスクブロック出力211から1つまたは複数の入力パリティビット205を生成する。パリティジェネレータ222によって生成される入力パリティ205は、奇数パリティまたは偶数パリティ等の単純なシングルビットパリティであっても、またはエラー修正コード(ECC)等のより複雑なマルチビットパリティであってもよい。パリティ計算は、照会整合に影響を及ぼす、または照会整合を制御するビットに限定されることに留意されたい。これは、マスクされたビットは、整合があるかどうかを判断する際に無視されることから、マスクされたビットにおけるエラーは誤った整合につながらないためである。たとえば、データビット13がCAMエントリにおいてマスクされる場合、そのエントリのパリティは、照会データのビット13の値に関係なく同じであるべきである。したがって、ビット13は、そのエントリに関連するパリティ計算前にマスクされるべきである。パリティジェネレータ222によって生成される入力パリティビットは、矢印205で表される。入力パリティ205は、マスクビット210と共に、矢印209で示されるアドレスに対応するアドレスにおいてRAM221に書き込まれる。したがって、エントリがCAM220の特定のアドレスに書き込まれた後、対応する入力パリティエントリおよびマスクビットエントリが、RAM221の対応するアドレスに格納されることになる。
【0012】
照会データがCAM220に供給されると、CAM220は、その照会データ201を含むアドレスを出力するか、またはその照会データ201がCAMにないことを示すことができる。図2では、照会データが矢印201で表される。この照会データは、マスクブロック226にも供給される。照会が整合する場合に、CAM220によって出力されるアドレスは、矢印203で表される。照会が整合するアドレス203はRAM221に転送され、RAM221の対応するアドレスに格納されている(少なくとも)パリティおよびマスクビットを検索する。RAMによって出力される格納パリティは、矢印207で表される。格納マスクビットは、矢印212で表される。RAM221の対応するアドレスに格納されている任意の追加データも出力することができる。この追加データは、矢印204で表される。
【0013】
マスクブロック226は、照会データ201および格納マスクビット212を受け取り、照会データ201中の特定のビットを所定の値(すなわち、論理1または0)にセットする。マスクブロック226の機能は、マスクブロック225と同様である。マスクブロック226の出力は矢印213で表され、パリティジェネレータ223に供給される。
【0014】
パリティジェネレータ223は、矢印206によって表される照会パリティビットを出力する。パリティジェネレータ223によって生成される照会パリティビット206は、通常、パリティジェネレータ222によって生成されるものと同じ符号化である。しかし、パリティコンパレータ224、マスクブロック225および226、パリティジェネレータ222および223、ならびにRAM221の機能に応じて、特定の反転、または他の変換等によりパリティジェネレータ222によって生成される符号化とは異なってもよい。パリティビット206と格納パリティ出力207とが、コンパレータ224によって比較される。この比較の結果208は、CAM221において照会されたエントリ、CAM221または格納パリティのいずれか一方におけるマスクビット、あるいはそのエントリに対応するマスクビットにビットエラーがあったか否かを示す。
【0015】
図3は、CAMのビットエラーを検出するステップを示すフローチャートである。これらステップは、図1のブロック図に適用することができるが、そのブロック構成のみを有する適用に限定されない。他の構成のブロックも、これらステップの完了に使用することができる。図3では、ステップ302において、CAMに書き込まれている入力データに対して入力パリティが生成される。生成された入力パリティは、奇数パリティまたは偶数パリティ等の単純なシングルビットパリティであっても、またはエラー修正コード(ECC)等のより複雑なマルチビットパリティであってもよい。ステップ304において、入力データがCAMの入力アドレスに格納される。ステップ306において、入力パリティが、入力データがCAMに格納されたアドレスに対応するアドレスにおいてRAMに格納される。言い換えれば、入力パリティは、照会がCAMにおいて整合し、CAMがアドレスを出力する場合に、CAMが出力するアドレスがアドレスとして直接使用されるか、あるいはRAMのアドレス入力に適用されるアドレスへのインデックスとして使用されるときにRAMが入力パリティを出力するアドレスに格納される。
【0016】
ステップ308において、CAMの適切な入力に照会データを供給することによってCAMが照会される。ステップ310において、CAMに与えられている照会データに対して、照会パリティが生成される。このパリティアルゴリズムは、ステップ302において使用されたアルゴリズムに整合する結果を生成するか、または反転や他の重要ではない変換等の重要ではない要因によってのみ異なるはずである。ステップ312において、ステップ308において照会された際にCAMによって供給されるアドレスに対応するRAMロケーションにアクセスすることにより、格納パリティがRAMから検索される。ステップ314において、生成された照会パリティおよびRAMからの格納パリティが比較される。整合する場合、CAMコンテンツあるいはRAM格納パリティコンテンツにビットエラーがないことが検出される。整合しない場合、CAMコンテンツあるいはRAM格納パリティコンテンツにビットエラーが検出される。
【0017】
図4は、マスク可能ビットを使用してCAMにおけるCAMビットエラーを検出するステップを示すフローチャートである。これらステップは図2のブロック図に適用することができるが、そのブロック構成のみを有する適用に限定されない。他の構成のブロックも、これらステップの完了に使用することができる。図4では、ステップ401において、入力データが、マスクビットセットに従ってマスクされる。ステップ402において、入力パリティが、ステップ401からのマスクされた入力データに対して生成される。生成された入力パリティは、奇数パリティまたは偶数パリティ等の単純なシングルビットパリティであっても、またはエラー修正コード(ECC)等のより複雑なマルチビットパリティであってもよい。パリティ計算は、照会整合に影響を及ぼす、または照会整合を制御するビットに限定されることに留意されたい。たとえば、データビット13がCAMエントリにおいてマスクされる場合、そのエントリのパリティは、照会データのビット13の値に関係なく同じであるべきである。したがって、ビット13は、そのエントリに関連するパリティ計算前にマスクされるべきである。ステップ404において、入力データおよびマスクビットセットが、CAMの入力アドレスに格納される。ステップ406において、入力パリティおよびマスクビットセットが、入力データがCAMに格納されたアドレスに対応するRAMのアドレスに格納される。言い換えれば、入力パリティおよびマスクビットは、照会がCAMにおいて整合し、CAMがアドレスを出力する場合に、CAMが出力するアドレスがアドレスとして直接使用されるか、あるいはRAMのアドレス入力に適用されるアドレスへのインデックスとして使用されるときにRAMが入力パリティを出力するアドレスに格納される。
【0018】
ステップ408において、CAMの適切な入力に照会データを供給することによってCAMが照会される。ステップ412において、ステップ408において照会された際にCAMによって供給されたアドレスに対応するRAMロケーションにアクセスすることによって、格納パリティおよび格納マスクビットがRAMから検索される。ステップ413において、照会データが、ステップ412において検索された格納マスクビットに従ってマスクされる。ステップ410において、照会パリティが、ステップ413からのマスクされた照会データに対して生成される。このパリティアルゴリズムは、ステップ402において使用されたアルゴリズムに整合する結果を生成するか、または反転や他の重要ではない変換等の重要ではない要因によってのみ異なるはずである。ステップ414において、生成された照会パリティおよびRAMからの格納パリティが比較される。整合する場合、CAMコンテンツあるいはRAM格納パリティコンテンツ、またはRAM格納マスクビットにおけるビットエラーは検出されない。整合しない場合、CAMコンテンツ、RAM格納パリティコンテンツ、または格納マスクビットにビットエラーが検出される。
【0019】
マスクビットを使用した、または使用しないCAMの一用法は、TLB(Translation Look−aside Buffer, アドレス変換バッファ)においてである。本願では、仮想アドレス(またはその一部)がCAMに送られる。ヒットが発生する場合、CAMが、物理アドレスの少なくとも一部をRAMに出力させる。TLBのCAMにおけるビットエラーは、以下の2つのうちの一方が発生する可能性がある。第1には、ビットエラーにより、普通なら有効なTLBエントリがヒットを得ることが妨げられる(すなわち、ビットエラーにより、整合すべきTLBエントリが整合しなくなる)。この場合、TLB中のエントリの置換が、最低使用頻度ベースでしばしば行われるため、エラーのあるエントリが、決して整合しないことから最終的に置換される。このタイプのビットエラーは検出されない。しかし、違反するエントリは最終的に置換されるか、または書き換えされるため、このタイプのビットエラーは深刻な問題につながらない傾向がある。第2は、整合すべきではない場合にTLBエントリを整合させるビットエラーである。このタイプのビットエラーは、コンピュータオペレーションに深刻な問題を引き起こす可能性があり、整合させてしまうため、使用されないために最終的に置換されないことがある。しかし、上述した方法および装置は、このエントリを無効化する、書き換える、またはビットエラーにより問題が発生する前に処理することができるため、このタイプのビットエラーの検出に役立つ。
【図面の簡単な説明】
【図1】CAMビットエラーの検出を示すブロック図。
【図2】マスク可能ビットを使用してのCAMビットエラーの検出を示すブロック図。
【図3】CAMビットエラーを検出するステップを示すフローチャートを示す図。
【図4】マスク可能ビットを使用してCAMにおけるCAMビットエラーを検出するステップを示すフローチャートを示す図。
【符号の説明】
410 マスクされた照会データに対して照会パリティを生成
412 CAMによって供給されるアドレスに対応する、RAMのアドレスから格納パリティおよび格納マスクビットを検索
413 格納マスクビットに従って照会データをマスク
Claims (9)
- CAMビットエラーを検出する方法であって、
RAMから格納パリティを検索するステップと、
前記RAMから格納マスクビットを検索するステップと、
前記RAMからの前記格納マスクビットで、CAMの照会に使用されている照会データをマスクすることによってマスク照会パリティを生成するステップと、
前記格納パリティと前記マスク照会パリティを比較するステップと、
を含む方法。 - 前記RAMから格納パリティを検索するステップおよび前記RAMから格納マスクビットを検索するステップは、前記CAMの照会に使用されている前記照会データに応答して、該CAMによって出力されるCAM出力アドレスに対応するRAMアドレスから、該格納パリティおよび該格納マスクビットを検索するステップを含む請求項1記載の方法。
- 前記CAMに格納されている入力データに対して入力パリティを生成するステップと、
前記入力パリティおよび前記マスクビットを前記RAMに格納するステップと、
をさらに含む請求項2記載の方法。 - 前記CAMはTLBの一部である請求項3記載の方法。
- CAMビットエラーを検出する方法であって、
第1のデータセットとCAMを照会するステップと、
前記第1のデータセットとの照会に応答して、前記CAMによって提供されるアドレスに対応するロケーションから第2および第3のデータセットを検索するステップと、
前記第1のデータセットから生成されたパリティを、前記第2のデータセットによってマスクした後、前記第3のデータセットと比較するステップと、
を含む方法。 - CAMビットエラーを検出する方法であって、
マスクビットセットによってマスクされるCAMエントリに対するパリティを生成し、格納するステップと、
前記マスクビットセットを格納するステップと、
前記CAMエントリについてCAMを照会するステップと、
前記CAMによって供給されるアドレスから前記パリティおよび格納マスクビットを検索するステップと、
前記パリティと、前記格納マスクビットによってマスクされた前記CAMの照会に使用されるデータから生成された生成パリティとを比較するステップと、
を含む方法。 - 前記CAMはTLBの一部である請求項6記載の方法。
- CAMビットエラーを検出する装置であって、
マスクされたCAMエントリに対して第1のパリティを生成して格納する手段と、
前記CAMが照会されるとき、前記CAMによって供給されるアドレスから第2のパリティおよびマスクビットセットを検索する手段と、
前記マスクビットセットによってマスクされた前記CAMの照会に使用されるデータから、第3のパリティを生成する手段と、
前記第2のパリティと前記第3のパリティとを比較する手段と、
を有する装置。 - 第1のデータビットセットに応答してRAMにアドレスを供給するCAMであって、該RAMは、第1のパリティビットセットおよびマスクビットセットを含む第2のデータビットセットを出力する、CAMと、
前記第1のデータビットセットを前記マスクビットセットでマスクすることによって生成される第3のデータビットセットに対する第2のパリティビットセットを生成するパリティジェネレータであって、該第1のデータビットセットは前記CAMを照会する、パリティジェネレータと、
前記第1のパリティビットセットと前記第2のパリティビットセットとを比較するパリティコンパレータと、
を有する装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/196,763 US7100097B2 (en) | 2002-07-16 | 2002-07-16 | Detection of bit errors in maskable content addressable memories |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004054935A true JP2004054935A (ja) | 2004-02-19 |
JP2004054935A5 JP2004054935A5 (ja) | 2006-08-03 |
Family
ID=30442837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003183660A Pending JP2004054935A (ja) | 2002-07-16 | 2003-06-27 | マスク可能な内容照合メモリにおけるビットエラーの検出方法および装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7100097B2 (ja) |
JP (1) | JP2004054935A (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7260673B1 (en) | 2001-07-20 | 2007-08-21 | Cisco Technology, Inc. | Method and apparatus for verifying the integrity of a content-addressable memory result |
US7065609B2 (en) * | 2002-08-10 | 2006-06-20 | Cisco Technology, Inc. | Performing lookup operations using associative memories optionally including selectively determining which associative memory blocks to use in identifying a result and possibly propagating error indications |
US7441074B1 (en) | 2002-08-10 | 2008-10-21 | Cisco Technology, Inc. | Methods and apparatus for distributing entries among lookup units and selectively enabling less than all of the lookup units when performing a lookup operation |
AU2003265288B2 (en) * | 2002-08-10 | 2008-08-28 | Cisco Technology, Inc. | Associative memory with enhanced capabilities |
US7152140B2 (en) * | 2003-06-18 | 2006-12-19 | Intel Corporation | Masking parity information associated with a ternary content addressable memory |
US7080195B2 (en) * | 2003-10-22 | 2006-07-18 | Cisco Technology, Inc. | Merging indications of matching items of multiple groups and possibly associated with skip conditions to identify winning entries of particular use for implementing access control lists |
US7305519B1 (en) | 2004-03-29 | 2007-12-04 | Cisco Technology, Inc. | Error protection for associative memory entries and lookup operations performed thereon |
US7290083B2 (en) * | 2004-06-29 | 2007-10-30 | Cisco Technology, Inc. | Error protection for lookup operations in content-addressable memory entries |
DE102004041657A1 (de) * | 2004-08-27 | 2006-03-09 | Infineon Technologies Ag | Schaltungsanordnung und Verfahren zum Betrieb einer solchen |
US7350131B2 (en) * | 2005-01-22 | 2008-03-25 | Cisco Technology, Inc. | Error protecting groups of data words |
US7409524B2 (en) * | 2005-08-17 | 2008-08-05 | Hewlett-Packard Development Company, L.P. | System and method for responding to TLB misses |
US7757152B2 (en) * | 2005-08-18 | 2010-07-13 | Hewlett-Packard Development Company, L.P. | Data corruption scrubbing for content addressable memory and ternary content addressable memory |
US7761774B2 (en) * | 2005-10-28 | 2010-07-20 | Qualcomm Incorporated | High speed CAM lookup using stored encoded key |
US7802156B2 (en) * | 2006-05-31 | 2010-09-21 | Lsi Corporation | Identification circuit with repeatable output code |
US7689889B2 (en) | 2006-08-24 | 2010-03-30 | Cisco Technology, Inc. | Content addressable memory entry coding for error detection and correction |
KR100855979B1 (ko) | 2007-02-13 | 2008-09-02 | 삼성전자주식회사 | 바이트 마스킹 동작을 위한 반도체 메모리 장치 및 패리티데이터 생성 방법 |
TWI382423B (zh) * | 2008-04-18 | 2013-01-11 | Realtek Semiconductor Corp | 記憶裝置及其測試方法 |
US8199547B2 (en) * | 2010-02-10 | 2012-06-12 | Freescale Semiconductor, Inc. | Error detection in a content addressable memory (CAM) |
US8533578B2 (en) | 2010-06-11 | 2013-09-10 | Freescale Semiconductor, Inc. | Error detection in a content addressable memory (CAM) and method of operation |
CN103729260B (zh) * | 2012-10-12 | 2017-07-21 | 联发科技股份有限公司 | 数据管理/检查方法及相关内容寻址存储器系统 |
US9311181B2 (en) | 2012-11-15 | 2016-04-12 | Samsung Electronics Co., Ltd. | Memory controller changing partial data in memory device and method for changing partial data thereof |
CN104182292A (zh) * | 2013-05-21 | 2014-12-03 | 华为技术有限公司 | 一种数据存储方法及装置 |
US9690725B2 (en) | 2014-01-14 | 2017-06-27 | Qualcomm Incorporated | Camera control interface extension with in-band interrupt |
US9678828B2 (en) * | 2013-10-09 | 2017-06-13 | QUAULCOMM Incorporated | Error detection capability over CCIe protocol |
US9996488B2 (en) | 2013-09-09 | 2018-06-12 | Qualcomm Incorporated | I3C high data rate (HDR) always-on image sensor 8-bit operation indicator and buffer over threshold indicator |
US10353837B2 (en) | 2013-09-09 | 2019-07-16 | Qualcomm Incorporated | Method and apparatus to enable multiple masters to operate in a single master bus architecture |
US9684624B2 (en) | 2014-01-14 | 2017-06-20 | Qualcomm Incorporated | Receive clock calibration for a serial bus |
US10176040B2 (en) | 2016-04-05 | 2019-01-08 | Micron Technology, Inc. | Error correction code (ECC) operations in memory |
US10312567B2 (en) | 2016-10-26 | 2019-06-04 | At&T Intellectual Property I, L.P. | Launcher with planar strip antenna and methods for use therewith |
US10042702B2 (en) * | 2016-11-07 | 2018-08-07 | SK Hynix Inc. | Memory device transferring data between master and slave device and semiconductor package including the same |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4065756A (en) * | 1976-03-15 | 1977-12-27 | Burroughs Corporation | Associative memory with neighboring recirculated paths offset by one bit |
US4996666A (en) * | 1988-08-12 | 1991-02-26 | Duluk Jr Jerome F | Content-addressable memory system capable of fully parallel magnitude comparisons |
US5453999A (en) * | 1994-04-26 | 1995-09-26 | Unisys Corporation | Address verification system using parity for transmitting and receiving circuits |
US6067656A (en) * | 1997-12-05 | 2000-05-23 | Intel Corporation | Method and apparatus for detecting soft errors in content addressable memory arrays |
US6430073B1 (en) * | 2000-12-06 | 2002-08-06 | International Business Machines Corporation | Dram CAM cell with hidden refresh |
US6718494B1 (en) * | 2000-12-22 | 2004-04-06 | Intel Corporation | Method and apparatus for preventing and recovering from TLB corruption by soft error |
US6700827B2 (en) * | 2001-02-08 | 2004-03-02 | Integrated Device Technology, Inc. | Cam circuit with error correction |
JP3860436B2 (ja) * | 2001-07-09 | 2006-12-20 | 富士通株式会社 | 半導体記憶装置 |
US6657878B2 (en) * | 2002-02-27 | 2003-12-02 | Integrated Device Technology, Inc. | Content addressable memory (CAM) devices having reliable column redundancy characteristics and methods of operating same |
-
2002
- 2002-07-16 US US10/196,763 patent/US7100097B2/en not_active Expired - Fee Related
-
2003
- 2003-06-27 JP JP2003183660A patent/JP2004054935A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US7100097B2 (en) | 2006-08-29 |
US20040015752A1 (en) | 2004-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004054935A (ja) | マスク可能な内容照合メモリにおけるビットエラーの検出方法および装置 | |
US7526709B2 (en) | Error detection and correction in a CAM | |
JP5118051B2 (ja) | 格納された符号化キーを使った高速cam検索 | |
US8196017B1 (en) | Method for on-the-fly error correction in a content addressable memory(CAM) and device therefor | |
US4483003A (en) | Fast parity checking in cache tag memory | |
JP3741318B2 (ja) | 誤り検出および訂正方法および装置 | |
JP2006172499A (ja) | アドレス変換装置 | |
JP5922317B2 (ja) | 変換索引バッファ(tlb)のための重複検査 | |
US10853165B2 (en) | Fault resilient apparatus and method | |
US6226763B1 (en) | Method and apparatus for performing cache accesses | |
JP2005302027A (ja) | 自律的エラー回復方法、システム、キャッシュ、およびプログラム・ストレージ装置(メモリ装置のための自律的エラー回復のための方法、システム、およびプログラム) | |
US7124348B2 (en) | Data storage method with error correction | |
JP2004054936A (ja) | 内容照合メモリにおけるビットエラーの検出方法および装置 | |
US11818248B2 (en) | Encoder and decoder using physically unclonable functions | |
CN112447254A (zh) | 三元内容可寻址存储器中的错误检测方法 | |
KR20080089619A (ko) | 에러 정정 코드 생성 방법 및 메모리 관리 장치 | |
US7505997B1 (en) | Methods and apparatus for identifying cached objects with random numbers | |
US7607048B2 (en) | Method and apparatus for protecting TLB's VPN from soft errors | |
JP2010049722A (ja) | 連想メモリデータエラー検出装置及び連想メモリデータエラー検出方法並びにプログラム | |
JP4260805B2 (ja) | Cam装置およびcam制御方法 | |
US7774658B2 (en) | Method and apparatus to search for errors in a translation look-aside buffer | |
JP4159896B2 (ja) | 連想メモリ | |
JPH04322340A (ja) | キャッシュメモリ | |
JPH052532A (ja) | キヤツシユメモリー | |
JPH06110783A (ja) | キャッシュメモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060612 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090428 |