DE102004041657A1 - Schaltungsanordnung und Verfahren zum Betrieb einer solchen - Google Patents
Schaltungsanordnung und Verfahren zum Betrieb einer solchen Download PDFInfo
- Publication number
- DE102004041657A1 DE102004041657A1 DE102004041657A DE102004041657A DE102004041657A1 DE 102004041657 A1 DE102004041657 A1 DE 102004041657A1 DE 102004041657 A DE102004041657 A DE 102004041657A DE 102004041657 A DE102004041657 A DE 102004041657A DE 102004041657 A1 DE102004041657 A1 DE 102004041657A1
- Authority
- DE
- Germany
- Prior art keywords
- word
- address
- data
- data word
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/1016—Error in accessing a memory location, i.e. addressing error
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1044—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices with specific ECC/EDC distribution
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Schaltungsanordnung mit einer kodierenden Einheit (ECC), die ihrerseits erste Eingänge zum Anlegen eines Adresswortes und zweite Eingänge zum Anlegen eines Datenwortes und eines Kontrollwortes aufweist und die ausgebildet ist, ein Alarmsignal auszugeben, wenn das Kontrollwort zumindest nicht mit dem Adresswort oder dem Datenwort übereinstimmt.
Description
- Eine Schaltungsanordnung zur Datenverarbeitung umfasst im Wesentlichen einen Speicher und ein Rechenwerk. Im Speicher ist ein Datenwort unter einer Adresse abgelegt. Damit im Rechenwerk ein Datenwort verarbeitet werden kann, muss dieses aus dem Speicher in das Rechenwerk geladen werden. Nach Übertragung einer vom Rechenwerk generierten Adresse zum Speicher wird das an der entsprechenden Stelle abgelegte Datenwort aus dem Speicher in das Rechenwerk geladen. Zur Adress- und Datenübermittlung ist üblicherweise ein Adressbus und ein Datenbus vorgesehen, an die das Rechenwerk und der Speicher gekoppelt sind.
- Eine Möglichkeit, die Daten im Speicherbereich gegenüber zufälligen Datenveränderungen und gezielter Manipulation abzusichern, besteht in der Verwendung redundanter Information über jedes Datenwort, die zusammen mit diesem an der gleichen Adresse gespeichert wird.
- Die redundante Information liegt in der Regel als ein Kontrollwort vor und umfasst mehrere Bits, die beispielsweise im Rahmen einer fehlererkennenden Kodierung generiert werden und zusammen mit dem Datenwort abgespeichert werden. Die einfachste Form einer fehlererkennenden Kodierung ist ein zusätzliches Paritätsbit, das Informationen darüber liefert, ob ein Datenwort eine gerade oder ungerade Anzahl einer der beiden Bitzustände enthält. Auf diese Weise ist es möglich, eine ungerade Anzahl von Fehlern zu erkennen, ohne die Fehler jedoch innerhalb des Datenwortes lokalisieren zu können.
- Durch Bereitstellung weiterer Kontrollbits und Verwendung einer geeigneten fehlererkennenden Kodierung ist es möglich, die Genauigkeit der Fehlererkennung zu verbessern.
- Bei Verwendung so genannter fehlerkorrigierender Kodes ist es darüber hinaus möglich, diese Fehler zu lokalisieren und durch Invertierung der entsprechenden Bits auch zu korrigieren. Dazu wird aus dem Datenwort erneut ein Kontrollwort generiert, aus dessen Abweichung vom bereits vorliegenden Kontrollwort auf die Fehler und deren Position geschlossen werden kann.
- Bisher wird fehlerkorrigierende Kodierung in Schaltungsanordnungen nur eingesetzt, um fehlerhafte Daten im Speicher zu detektieren. Dazu wird das vom Rechenwerk angeforderte Datenwort nebst entsprechendem Kontrollwort im Speicher durch eine kodierende Einheit hinsichtlich Fehler überprüft. Eventuelle Fehler können angezeigt werden oder bei Verwendung einer fehlerkorrigierenden Kodierung vor dem Laden ins Rechenwerk korrigiert werden.
- Der Nachteil dieser bisher verwendeten Ausgestaltung ist, dass damit nur der Speicher durch Detektion und Fehlerkorrektur vor den Auswirkungen möglicher Manipulation geschützt ist. Es stellt sich die Aufgabe, durch eine geeignete Schaltungsanordnung Datenmanipulation sowohl im Speicher als auch auf dem Daten- und Adressbus zu detektieren.
- Die Aufgabe wird durch die in den nebengeordneten Patentansprüchen angegebenen Maßnahmen gelöst. Hierzu umfasst die Schaltungsanordnung eine kodierende Einheit, die ihrerseits erste Eingänge zum Anlegen eines Adresswortes und zweite Eingänge zum Anlegen eines Datenwortes und eines Kontrollwortes aufweist. Die kodierende Einheit ist ausgebildet, ein Alarmsignal auszugeben, wenn das Kontrollwort zumindest nicht mit dem Adresswort oder dem Datenwort übereinstimmt.
- Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den untergeordneten Patentansprüchen angegeben.
- Vorteilhafterweise ist die kodierende Einheit ausgebildet, ein berichtigtes Datenwort aus dem Adresswort, dem Datenwort und dem Kontrollwort auszugeben, wenn das Kontrollwort nicht mit dem Datenwort übereinstimmt. Auf diese Weise ist die korrekte Funktionsweise der Schaltung auch bei manipulierten Datenworten gegeben.
- In einer Weiterentwicklung ist die kodierende Einheit ausgebildet, ein mit einem eingangsseitig anliegenden Adresswort und einem eingangsseitig angelegten Datenwort übereinstimmendes Kontrollwort auszugeben. Auf diese Weise ist neben der Überprüfung des Kontrollwortes auch dessen Generierung möglich.
- Die kodierende Einheit ist zwischen ein Rechenwerk und einen Speicher gekoppelt. Auf diese Weise ist der Abgriff und die Kontrolle der zwischen diesen beiden Einheiten transferierten Adress- und Datenworte möglich.
- In einer vorteilhaften Ausbildung ist die kodierende Einheit dem Rechenwerk vorgeschaltet und über einen Datenbus und einen Adressbus mit dem Speicher verbunden. Durch diese Ausgestaltung der Schaltungsanordnung ist eine Datenmanipulation vom Speicher auf dem Weg ins Rechenwerk detektierbar.
- In einer alternativen Ausgestaltung ist die kodierende Einheit dem Speicher vorgeschaltet und über einen Datenbus und einen Adressbus mit dem Rechenwerk verbunden. Auf diese Weise wird bereits im Speicher, vor dem Laden ins Rechenwerk, überprüft, ob die Daten mit der angefragten Adresse übereinstimmen.
- Es ist natürlich auch denkbar, dass in der Schaltungsanordnung nur ein Bus vorgesehen ist, der zur Übermittlung von Daten und Adressen dient. Davon bleiben die genannten Möglichkeiten zur Positionierung der kodierenden Einheit unberührt, lediglich deren Ausgestaltung ließe sich beispielsweise durch Koppelung der ersten und zweiten Eingänge zum Anlegen eines Adress- und Datenwortes anpassen, wenn zwischen dem Vorliegen des Adresswortes und des Datenwortes auf dem Bus unterschieden wird.
- Die Aufgabe wird ebenfalls durch ein erfindungsgemäßes Verfahren zur Überprüfung eines Datenwortes und eines damit verknüpften Adresswortes gelöst. Das Verfahren umfasst die Bereitstellung des Adresswortes, die Bereitstellung des Datenwortes, die Bereitstellung eines Kontrollwortes, die Prüfung der Übereinstimmung des Kontrollwortes mit zumindest dem Datenwort und dem Adresswort und die Durchführung einer Alarmaktion, wenn das Kontrollwort nicht mit dem Adresswort und dem Datenwort übereinstimmt.
- In vorteilhafter Ausgestaltung des Verfahrens wird das Kontrollwort auf Basis einer fehlererkennenden Kodierung aus dem Adresswort und dem Datenwort generiert, wobei diese Kodierung geeignet ist, mindestens eine Veränderung am Adresswort oder am Datenwort anzuzeigen.
- Das Kontrollwort wird in einer Weiterentwicklung des erfindungsgemäßen Verfahrens auf Basis einer fehlerkorrigierenden Kodierung aus dem zuvor bereitgestellten Adresswort und dem zuvor bereitgestellten Datenwort generiert, wobei die Kodierung geeignet ist, zumindest eine Veränderung an dem Adresswort oder an dem Datenwort anzuzeigen.
- Aus diesem so generierten Kontrollwort kann ein berichtigtes Datenwort generiert werden, sodass trotz Manipulation die Funktion der Schaltungsanordnung nicht beeinträchtigt ist.
- Nachfolgend wird die Erfindung unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen erklärt.
- Es zeigen:
-
1 ein Blockschaltbild einer Ausgestaltung der Schaltungsanordnung und -
2 ein Blockschaltbild einer alternativen Ausgestaltung der Schaltungsanordnung. - In
1 ist eine Schaltungsanordnung mit einem Rechenwerk CPU und einem Speicher MEM dargestellt. Dem Rechenwerk CPU ist eine kodierende Einheit ECC vorgeschaltet, über die das Rechenwerk CPU mit einem Datenbus DB und einem Adressbus AB verbunden ist. Der Speicher MEM ist ebenfalls an den Datenbus DB und den Adressbus AB angeschlossen. - Zum Laden eines Datenworts aus dem Speicher MEM wird vom Rechenwerk CPU über den Adressbus AB ein Adresswort, das angibt unter welcher Adresse ein angefordertes Datenwort im Speicher MEM abgelegt ist, an den Speicher MEM übermittelt.
- Das an der entsprechenden Adresse abgelegte Datenwort nebst dem ebenfalls dort abgelegten Kontrollwort wird auf den Datenbus DB gegeben. Alternativ kann das Kontrollwort auch an einer anderen Stelle im Speicher MEM abgelegt sein. Die kodierende Einheit ECC prüft das eingangsseitig anliegende Adresswort und das über den Datenbus DB eingangsseitig anliegende Datenwort und das anliegende Kontrollwort, ob das Kontrollwort zumindest mit dem Datenwort oder dem Adresswort übereinstimmt.
- Ist diese Übereinstimmung gegeben, kann das Rechenwerk CPU das Datenwort in gewünschter Weise verarbeiten. Ist diese Übereinstimmung nicht gegeben, wird ein Alarmsignal ausgegeben.
- Die einfachste Art der Überprüfung, ob ein Fehler aufgetreten ist, ist aus dem Datenwort und dem Adresswort ein neues Kontrollwort zu berechnen und die Übereinstimmung des berechneten Kontrollworts mit dem anliegenden Kontrollwort zu überprüfen. Aus dem Kontrollwort beziehungsweise dessen Abweichung vom neu berechneten Kontrollwort kann auch geschlossen werden, ob ein Fehler im Adresswort oder im Datenwort aufgetreten ist.
- Die Reaktionen der Schaltungsanordnung auf das Alarmsignal können neben einer einfachen Fehlermeldung auch ein Deaktivieren der Schaltungsanordnung oder einen Wechsel in einen definierten Anfangszustand, was auch als Reset bezeichnet wird, umfassen.
- Bei der Detektion eines Fehlers lediglich im Datenwort ist eine geeignete Reaktion bei Verwendung eines fehlerkorrigierenden Kodes, diesen Fehler im Datenwort zu korrigieren, um ein reibungsloses Funktionieren der Schaltung zu ermöglichen. Vorteilhafterweise wird diese Korrektur durch die Ausgabe einer Fehlermeldung begleitet, um die Datenmanipulation anzuzeigen und zu protokollieren.
- Eine Korrektur des Adresswortes ist in der Regel nicht sinnvoll, da davon auszugehen ist, dass ein nicht gewünschtes Datenwort von einer fehlerhaften Adresse geladen worden ist. Eine geeignete Reaktion wäre in diesem Fall, neben der Ausgabe einer Fehlermeldung, ein erneutes Laden der Daten.
- Beim Speichern eines Datenwortes vom Rechenwerk CPU in den Speicher MEM kann die kodierende Einheit ECC auch genutzt werden, um aus dem vom Rechenwerk CPU generierten Adresswort für das im Rechenwerk vorliegende Datenwort und dem Datenwort ein Kontrollwort zu generieren. Das Datenwort und das generierte Kontrollwort werden über den Datenbus DB an den Speicher MEM übertragen und gemäß dem Adresswort, das über den Adressbus AB übertragen wird, an der entsprechenden Stelle im Speicher abgespeichert. Werden Adress- oder Datenwort bei diesem Vorgang manipuliert, wird bei einem erneuten Laden des entsprechenden Datenwortes in das Rechenwerk CPU, auch wenn in diesem Fall keine Datenmanipulation vorliegt, ein Fehler angezeigt, der vom vorhergehenden Angriff beim Speichern herrührt.
- In
2 ist eine alternative Ausgestaltung der Schaltungsanordnung dargestellt. Im Folgenden werden lediglich die Unterschiede zu der Schaltungsanordnung in1 beschrieben und erläutert. - Im Gegensatz zur
1 ist in2 die kodierende Einheit ECC dem Speicher MEM vorgeschaltet und über den Datenbus DB und den Adressbus AB an das Rechenwerk CPU gekoppelt. - Beim Laden eines Datenwortes in das Rechenwerk CPU prüft die kodierende Einheit ECC, ob das am Adressbus AB anliegende Adresswort und das an der entsprechenden Stelle im Speicher MEM abgespeicherte Datenwort mit dem ebenfalls dort abgespeicherten Kontrollwort übereinstimmen. Auch wenn dies der Fall ist, ist bei dieser alternativen Ausgestaltung der Schaltungsanordnung eine Manipulation des Datenwortes bei der Übertragung über den Datenbus DB an das Rechenwerk CPU nicht detektierbar.
- Wenn die kodierende Einheit detektiert hat, dass das Kontrollwort mit zumindestens dem Datenwort oder dem Adresswort nicht übereinstimmt, wird ein Alarmsignal ausgegeben. Die Reaktionen der Schaltungsanordnung darauf können ähnlich geartet sein wie bereits für die Ausgestaltung gemäß
1 beschrieben. - Beim Speichern eines Datenwortes aus dem Rechenwerk CPU in den Speicher MEM kann die kodierende Einheit ECC auch genutzt werden, um das Kontrollwort zu generieren. Es ist anzumerken, dass bei einer erfolgten Datenmanipulation beziehungsweise Adressmanipulation auf dem Weg vom Rechenwerk CPU zum Speicher MEM dieses zu einem Kontrollwort führt, das nicht mit dem ursprünglichen Daten- und Adresswort übereinstimmt.
- Auch wenn bei dieser Ausgestaltung der Schaltungsanordnung Fehler auf dem Daten- oder Adressbus nur unzureichend detektiert werden können, so lässt sich aus dieser Schaltungsanordnung im Fall der Detektion von Fehlern im Adresswort auf einen Angriff zwischen kodierender Einheit ECC und Speicher MEM oder eine Funktionsbeeinträchtigung des Speichers MEM schließen.
-
- CPU
- Rechenwerk
- MEM
- Speicher
- ECC
- kodierende Einheit
- DB
- Datenbus
- AB
- Adressbus
Claims (10)
- Schaltungsanordnung mit einer kodierenden Einheit (ECC), die ihrerseits erste Eingänge zum Anlegen eines Adresswortes und zweite Eingänge zum Anlegen eines Datenwortes und eines Kontrollwortes aufweist und die ausgebildet ist, ein Alarmsignal auszugeben, wenn das Kontrollwort zumindest nicht mit dem Adresswort oder dem Datenwort übereinstimmt.
- Schaltungsanordnung nach Anspruch 1, wobei die kodierende Einheit (ECC) ausgebildet ist, ein berichtigtes Datenwort aus dem Adresswort, dem Datenwort und dem Kontrollwort auszugeben, wenn das Kontrollwort nicht mit dem Adresswort und/oder dem Datenwort übereinstimmt.
- Schaltungsanordnung nach Anspruch 1 oder 2, wobei die kodierende Einheit (ECC) ausgebildet ist, ein mit einem eingangsseitig anliegenden Adresswort und einem eingangsseitig anliegenden Datenwort übereinstimmendes Kontrollwort auszugeben.
- Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die kodierende Einheit (ECC) zwischen ein Rechenwerk (CPU) und einen Speicher (MEM) gekoppelt ist.
- Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, dass die kodierende Einheit (ECC) an das Rechenwerk (CPU) gekoppelt ist und über einen Datenbus (DB) und einen Adressbus (AB) mit dem Speicher (MEM) gekoppelt ist.
- Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, dass die kodierende Einheit (ECC) an den Speicher (MEM) gekoppelt ist und über einen Datenbus (DB) und einen Adressbus (AB) mit dem Rechenwerk (CPU) gekoppelt ist.
- Verfahren zur Überprüfung eines Datenwortes und eines damit verknüpftes Adresswortes, das umfasst – Bereitstellung des Adresswortes – Bereitstellung des Datenwortes – Bereitstellung eines Kontrollwortes – Prüfung der Übereinstimmung des Kontrollwortes mit zumindest dem Datenwort oder dem Adresswort – Durchführung einer Alarmaktion, wenn das Kontrollwort nicht zumindest mit dem Datenwort oder mit dem Adresswort übereinstimmt.
- Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass das Kontrollwort auf Basis einer fehlererkennenden Kodierung aus dem Adresswort und dem Datenwort generiert wird, wobei die Kodierung geeignet ist, mindestens eine Veränderung am Adresswort oder am Datenwort anzuzeigen.
- verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass das Kontrollwort auf Basis einer fehlerkorrigierenden Kodierung aus dem zuvor bereitgestellten Adresswort und dem zuvor bereitgestellten Datenwort generiert wird, wobei die Kodierung geeignet ist, mindestens eine Veränderung am Adresswort oder am Datenwort zu berichtigen.
- Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass aus dem Kontrollwort, dem Datenwort und dem Adresswort ein berichtigtes Datenwort generiert wird, wenn das Kontrollwort nicht mit dem Adresswort oder dem Datenwort übereinstimmt.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004041657A DE102004041657A1 (de) | 2004-08-27 | 2004-08-27 | Schaltungsanordnung und Verfahren zum Betrieb einer solchen |
FR0508230A FR2874717A1 (fr) | 2004-08-27 | 2005-08-02 | Circuit de traitement de donnees et son procede de fonctionnement |
KR1020050077659A KR100802666B1 (ko) | 2004-08-27 | 2005-08-24 | 회로 장치 및 체크 방법 |
US11/213,663 US7661056B2 (en) | 2004-08-27 | 2005-08-25 | Circuit arrangement for processing data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004041657A DE102004041657A1 (de) | 2004-08-27 | 2004-08-27 | Schaltungsanordnung und Verfahren zum Betrieb einer solchen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102004041657A1 true DE102004041657A1 (de) | 2006-03-09 |
Family
ID=35852372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102004041657A Ceased DE102004041657A1 (de) | 2004-08-27 | 2004-08-27 | Schaltungsanordnung und Verfahren zum Betrieb einer solchen |
Country Status (4)
Country | Link |
---|---|
US (1) | US7661056B2 (de) |
KR (1) | KR100802666B1 (de) |
DE (1) | DE102004041657A1 (de) |
FR (1) | FR2874717A1 (de) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5751932A (en) * | 1992-12-17 | 1998-05-12 | Tandem Computers Incorporated | Fail-fast, fail-functional, fault-tolerant multiprocessor system |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4672609A (en) * | 1982-01-19 | 1987-06-09 | Tandem Computers Incorporated | Memory system with operation error detection |
US4939694A (en) * | 1986-11-03 | 1990-07-03 | Hewlett-Packard Company | Defect tolerant self-testing self-repairing memory system |
IT1202527B (it) * | 1987-02-12 | 1989-02-09 | Honeywell Inf Systems | Sistema di memoria e relativo apparato di rivelazione-correzione di errore |
US5138619A (en) * | 1990-02-15 | 1992-08-11 | National Semiconductor Corporation | Built-in self test for integrated circuit memory |
JPH05225798A (ja) * | 1991-08-14 | 1993-09-03 | Internatl Business Mach Corp <Ibm> | メモリシステム |
JPH05108385A (ja) * | 1991-10-15 | 1993-04-30 | Hitachi Ltd | エラー訂正回路診断方式 |
JPH06324881A (ja) * | 1993-05-18 | 1994-11-25 | Fujitsu Ltd | メモリデータの重なり判定機能を備えたコンパイラ装置 |
EP0632380A1 (de) * | 1993-06-30 | 1995-01-04 | International Business Machines Corporation | Schaltungsanordnung, die das Schmelzen der Sicherungen eines Speicherchips in zwei Durchgängen ermöglicht mit Selbsttest und Redundanz |
JPH0764817A (ja) * | 1993-08-30 | 1995-03-10 | Mitsubishi Electric Corp | 故障検出システム |
US5752010A (en) * | 1993-09-10 | 1998-05-12 | At&T Global Information Solutions Company | Dual-mode graphics controller with preemptive video access |
US5617531A (en) * | 1993-11-02 | 1997-04-01 | Motorola, Inc. | Data Processor having a built-in internal self test controller for testing a plurality of memories internal to the data processor |
US5815512A (en) * | 1994-05-26 | 1998-09-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory testing device |
US5563833A (en) * | 1995-03-03 | 1996-10-08 | International Business Machines Corporation | Using one memory to supply addresses to an associated memory during testing |
US5689466A (en) * | 1995-04-07 | 1997-11-18 | National Semiconductor Corporation | Built in self test (BIST) for multiple RAMs |
US5825785A (en) * | 1996-05-24 | 1998-10-20 | Internaitonal Business Machines Corporation | Serial input shift register built-in self test circuit for embedded circuits |
US5995424A (en) * | 1997-07-16 | 1999-11-30 | Tanisys Technology, Inc. | Synchronous memory test system |
US5936876A (en) * | 1997-12-03 | 1999-08-10 | Lsi Logic Corporation | Semiconductor integrated circuit core probing for failure analysis |
TW411463B (en) * | 1998-06-23 | 2000-11-11 | Nat Science Council | Built-in self test for multiple memories in a chip |
US6587979B1 (en) * | 1999-10-18 | 2003-07-01 | Credence Systems Corporation | Partitionable embedded circuit test system for integrated circuit |
US6725403B1 (en) * | 1999-11-02 | 2004-04-20 | Infineon Technologies Richmond, Lp | Efficient redundancy calculation system and method for various types of memory devices |
US6728910B1 (en) * | 2000-09-20 | 2004-04-27 | Lsi Logic Corporation | Memory testing for built-in self-repair system |
JP2002117697A (ja) * | 2000-10-06 | 2002-04-19 | Mitsubishi Electric Corp | 半導体集積回路装置 |
US20020069317A1 (en) | 2000-12-01 | 2002-06-06 | Chow Yan Chiew | E-RAID system and method of operating the same |
GB0123419D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Data handling system |
US7100097B2 (en) * | 2002-07-16 | 2006-08-29 | Hewlett-Packard Development Company, L.P. | Detection of bit errors in maskable content addressable memories |
US20040098654A1 (en) | 2002-11-14 | 2004-05-20 | Der-Kant Cheng | FIFO memory with ECC function |
-
2004
- 2004-08-27 DE DE102004041657A patent/DE102004041657A1/de not_active Ceased
-
2005
- 2005-08-02 FR FR0508230A patent/FR2874717A1/fr not_active Withdrawn
- 2005-08-24 KR KR1020050077659A patent/KR100802666B1/ko active IP Right Grant
- 2005-08-25 US US11/213,663 patent/US7661056B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5751932A (en) * | 1992-12-17 | 1998-05-12 | Tandem Computers Incorporated | Fail-fast, fail-functional, fault-tolerant multiprocessor system |
Also Published As
Publication number | Publication date |
---|---|
US7661056B2 (en) | 2010-02-09 |
KR20060050595A (ko) | 2006-05-19 |
KR100802666B1 (ko) | 2008-02-12 |
US20060048040A1 (en) | 2006-03-02 |
FR2874717A1 (fr) | 2006-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2942998C2 (de) | Fehler-Korrektur- und Erkennungs-Anordnung | |
DE102005048255A1 (de) | Integriertes Schaltungsbauelement und Betriebsverfahren | |
DE2030760A1 (de) | Speicherschaltung | |
DE112007003015T5 (de) | Verfahren und Vorrichtung zur Cache-gestützten Fehlerdetektion und -korrektur in einem Speicher | |
DE102006001872A1 (de) | Vorrichtung und Verfahren zum Überprüfen einer Fehlererkennungsfunktionalität einer Datenverarbeitungseinrichtung | |
DE102005016050A1 (de) | Speicherfehlererkennungsvorrichtung und Verfahren zum Erkennen eines Speicherfehlers | |
DE102006005817B4 (de) | Fehlererkennungsvorrichtung für einen Adressdecoder und Vorrichtung zur Fehlererkennung für einen Adressdecoder | |
DE2225841B2 (de) | Verfahren und Anordnung zur systematischen Fehlerprüfung eines monolithischen Halbleiterspeichers | |
DE2659031A1 (de) | Fehlerkorrektur- und -steuersystem | |
DE2157829C2 (de) | Anordnung zum Erkennen und Korrigieren von Fehlern in Binärdatenmustern | |
DE2144685A1 (de) | Fehlerkorrektursystem für ein digitales Rechenwerk mit zugeordneten Quellenregistern | |
EP1246033A1 (de) | Verfahren zur Überwachung konsistenter Speicherinhalte in redundanten Systemen | |
DE60215687T2 (de) | Fehlerkorrektion von multibit-baueinheiten mit unbeschränkter erkennung von doppelfehlern | |
DE1910582A1 (de) | Digitales Speichersystem | |
EP1444700B1 (de) | Speichertest | |
DE102006019426B4 (de) | Speichermodulsteuerung, Speichersteuerung und entsprechende Speicheranordnung sowie Verfahren zur Fehlerkorrektur | |
DE102004041657A1 (de) | Schaltungsanordnung und Verfahren zum Betrieb einer solchen | |
DE102005016051B4 (de) | Speicherüberprüfungsvorrichtung und Verfahren zum Überprüfen eines Speichers | |
WO2006128810A2 (de) | Verfahren zur kommunikation redundanter daten während der adressübertragung auf einem gemultiplexten adress/datenbus | |
DE2153116C3 (de) | Funktionsüberwachter Informationsspeicher, insbesondere integrierter Halbleiterspeicher | |
DE3433679C2 (de) | ||
DE102007004794B4 (de) | Controllerbaustein mit einer Überwachung durch einen Watchdog | |
EP0491073B1 (de) | Verfahren und Schaltungsanordnung zur Datensicherung in Speichereinheiten | |
DE102017115058B4 (de) | Verfahren zur Überprüfung sicherheitsrelevanter Register- oder Speicherzellen auf Stuck-At-Fehler im Betrieb und Herbeiführung der Ausfallsicherheit | |
EP0379695A1 (de) | Verfahren zur Überprüfung von Verbindungs- und/oder Schalteinrichtungen und/oder -leitungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R002 | Refusal decision in examination/registration proceedings | ||
R003 | Refusal decision now final |