TWI382423B - 記憶裝置及其測試方法 - Google Patents

記憶裝置及其測試方法 Download PDF

Info

Publication number
TWI382423B
TWI382423B TW097114220A TW97114220A TWI382423B TW I382423 B TWI382423 B TW I382423B TW 097114220 A TW097114220 A TW 097114220A TW 97114220 A TW97114220 A TW 97114220A TW I382423 B TWI382423 B TW I382423B
Authority
TW
Taiwan
Prior art keywords
test
memory array
memory
value
segment
Prior art date
Application number
TW097114220A
Other languages
English (en)
Other versions
TW200945352A (en
Inventor
Hsiang Huang Wu
Jih Nung Lee
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to TW097114220A priority Critical patent/TWI382423B/zh
Priority to US12/423,343 priority patent/US20090265592A1/en
Publication of TW200945352A publication Critical patent/TW200945352A/zh
Application granted granted Critical
Publication of TWI382423B publication Critical patent/TWI382423B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores

Description

記憶裝置及其測試方法
本發明是有關於一種記憶裝置及其測試方法，特別是指一種可以偵測三元內容可定址記憶體中值記憶體陣列與遮罩記憶體陣列間之耦合錯誤(coupling fault)的記憶裝置及其測試方法。
一個三元內容可定址記憶體(ternary content addressable memory，TCAM)包括值記憶體陣列(value memory array)及遮罩記憶體陣列(mask memory array)。值記憶體陣列用以儲存複數個值位元，遮罩記憶體陣列用以儲存複數個遮罩位元，以遮罩值記憶體陣列。其中，值位元與遮罩位元相互配合以表示"0"、"1"及”不理會(don't care)”這三種狀態中的一者。
習知測試三元內容可定址記憶體的方法是先對值記憶體陣列進行測試，待值記憶體陣列測試完成後，再對遮罩記憶體陣列進行測試，以決定三元內容可定址記憶體是否有缺陷。
由於習知的測試方法是分開測試值記憶體陣列及遮罩記憶體陣列，當這二個記憶體陣列會相互影響而產生耦合錯誤時，習知的測試方法無法偵測到這種錯誤。
因此，本發明之目的即在提供一種記憶裝置，可以偵測二記憶體陣列間之耦合錯誤。
於是，本發明記憶裝置包含一記憶體陣列單元及一測試模組。該記憶體陣列單元包括一用於儲存一值位元的值記憶體陣列，及一耦接至該值記憶體陣列且用於儲存一遮罩位元以遮罩該值記憶體陣列的遮罩記憶體陣列。該測試模組耦接至該記憶體陣列單元，用以根據一測試規則來產生一測試圖樣訊號至該記憶體陣列單元，以執行記憶體測試。其中，該測試規則包括M個用於測試該值記憶體陣列之第一測試片段，及N個用於測試該遮罩記憶體陣列之第二測試片段，該M個第一測試片段與該N個第二測試片段在該測試規則中交錯排列，M與N係為大於或等於2的整數。
而本發明之另一目的即在提供一種測試方法，可以偵測二記憶體陣列間之耦合錯誤。
於是，本發明測試方法適用於測試一記憶體陣列單元，該記憶體陣列單元包括一值記憶體陣列及一遮罩記憶體陣列，該測試方法包含以下步驟：產生一測試圖樣訊號至該記憶體陣列單元，以進行記憶體測試，其中，該測試圖樣訊號具有一測試規則；以及根據該記憶體陣列單元之一輸出值以產生一測試結果；其中，該測試規則包括M個用於測試該值記憶體陣列之第一測試片段，及N個用於測試該遮罩記憶體陣列之第二測試片段，該M個第一測試片段與該N個第二測試片段在該測試規則中交錯排列，M與N係為大於或等於2的整 數。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之一個實施例的詳細說明中，將可清楚地呈現。
首先，請參閱圖1，圖1繪示本發明記憶裝置之一實施例，包含一測試模組1、一多工器2及一記憶體陣列單元3，而各個元件間之耦接關係如圖所示。其中，記憶體陣列單元3為一個三元內容可定址記憶體，包括一值記憶體陣列31以及一遮罩記憶體陣列32。值記憶體陣列31係用於儲存至少一值位元，而遮罩記憶體陣列32係用於儲存至少一遮罩位元，用以遮罩值記憶體陣列31。
多工器2可依據一選擇控制訊號SEL選擇性地輸出一測試圖樣訊號TEST PATTERN或一資料訊號DATA，換句話說，當記憶裝置操作於正常模式時，多工器2係選擇資料訊號DATA作為輸出訊號，依據本發明之一實施例，若記憶裝置應用於一網路交換器中，則此資料訊號DATA可為網路的資料訊號，例如：網路交換器的IP位址(IP address)；當記憶裝置操作於測試模式時，多工器2係選擇測試圖樣訊號TEST PATTERN作為輸出訊號，進行記憶體測試，以偵測記憶體陣列單元3是否發生錯誤。須注意者，測試模組1所輸出之測試圖樣訊號TEST PATTERN具有一測試規則4，也就是說測試模組1根據測試規則4來產生測試圖樣訊號TEST PATTERN。測試規則4可參考圖2與 下列之說明。
依據本發明之一實施例，測試規則4包括M個用於測試值記憶體陣列31之第一測試片段41(或稱值記憶體測試片段)與N個用於測試遮罩記憶體陣列32之第二測試片段42(或稱遮罩記憶體測試片段)，其中，M與N係為大於或等於2的整數。依據測試的需求，每一測試片段41、42可能包含位址方向、讀取動作或寫入動作。此外，可以注意到，測試規則4中之第一測試片段41與第二測試片段42係為交錯排列，亦即，在整個測試的過程中，測試模組1係交互的測試值記憶體陣列31與遮罩記憶體陣列32。
在本實施例中，第一測試片段41與第二測試片段42係利用一測試演算法，且測試演算法是一跨步(March)C＋測試演算法。該跨步C＋測試演算法包括六個測試元素，分別是：測試元素(1):⇑(w0)；測試元素(2):⇑(r0,w1,r1)；測試元素(3):⇑(r1,w0,r0)；測試元素(4):⇓(r0,w1,r1)；測試元素(5):⇓(r1,w0,r0)；及測試元素(6):⇓(r0)；
其中，⇑表示位址方向由小到大，⇓表示位址方向由大到小，w0表示寫入動作及給定的位元值為0，w1表示寫入動作及給定的位元值為1，r0表示讀取動作及期望的位元值為0，而r1表示讀取動作及期望的位元值為1。
因此，測試規則4包括交錯排列的六個第一測試片段41及六個第二測試片段42，分別是：第一測試片段41(1):⇑(wI 0)；第二測試片段42(1):⇑(wII 0)；第一測試片段41(2):⇑(rI 0,wI 1,rI 1)；第二測試片段42(2):⇑(rII 0,wII 1,rII 1)；第一測試片段41(3):⇑(rI 1,wI 0,rI 0)；第二測試片段42(3):⇑(rII 1,wII 0,rII 0)；第一測試片段41(4):⇓(rI 0,wI 1,rI 1)；第二測試片段42(4):⇓(rII 0,WII 1,rII 1)；第一測試片段41(5):⇓(rI 1,wI 0,rI 0)；第二測試片段42(5):⇓(rII 1,wII 0,rII 0)；第一測試片段41(6):⇓(rI 0)；及第二測試片段42(6):⇓(rII 0)；
其中，I表示用於值記憶體陣列31，而II表示用於遮罩記憶體陣列32。
由圖2與上述說明可知，本實施例藉由將第一測試片段41與第二測試片段42在測試規則4中交錯排列，除了保有測試演算法原有的偵錯能力外，更能偵測到這二個記憶體陣列31、32間的耦合錯誤，以解決先前技術中潛在的問題。
除此之外，記憶裝置更進一步地藉由偵測記憶體陣列單元3的一輸出值(例如：由匹配訊號MATCHOUT或輸出資料訊號DOUT表示)來決定記憶體陣列單元3是否發生 錯誤。舉例來說，測試模組1可送出讀取動作之測試圖樣訊號TEST PATTERN至記憶體陣列3，將所欲讀出的輸出值(例如：由輸出資料訊號DOUT表示)讀出，並將此讀出的輸出值藉由一比較器11(包含在測試模組1中)與一預設值進行比較，以產生一測試結果，若與預設值相同則表示記憶體陣列單元3並無錯誤發生，若與預設值不同則表示記憶體陣列單元3發生錯誤。在此實施例中，藉由利用輸出值來輔助進行測試，更能有效的測試記憶體陣列單元3是否有錯誤發生。
值得注意的是，在本發明中，測試演算法可以是跨步C＋測試演算法以外的其它測試演算法，且記憶裝置可以是三元內容可定址記憶體以外的其它記憶體，本發明並不以此為限。
惟以上所述者，僅為本發明之實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
1‧‧‧測試模組
11‧‧‧比較器
2‧‧‧多工器
3‧‧‧記憶體陣列單元
31‧‧‧值記憶體陣列
32‧‧‧遮罩記憶體陣列
4‧‧‧測試規則
41‧‧‧第一測試片段
42‧‧‧第二測試片段
圖1是一方塊圖，說明本發明記憶裝置的一實施例；及圖2是一示意圖，說明該實施例所使用的一測試規則。
4‧‧‧測試規則
41‧‧‧第一測試片段
42‧‧‧第二測試片段

Claims (14)

  1. 一種記憶裝置，包含：一記憶體陣列單元，包含：一值記憶體陣列(value memory array)，用於儲存一值位元；以及一遮罩記憶體陣列(mask memory array)，耦接至該值記憶體陣列，用於儲存一遮罩位元以遮罩該值記憶體陣列；以及一測試模組，耦接至該記憶體陣列單元，用以根據一測試規則來產生一測試圖樣訊號至該記憶體陣列單元，以執行記憶體測試；其中，該測試規則包括M個用於測試該值記憶體陣列之第一測試片段，及N個用於測試該遮罩記憶體陣列之第二測試片段，該M個第一測試片段與該N個第二測試片段在該測試規則中交錯排列，M與N係為大於或等於2的整數。
  2. 依據申請專利範圍第1項所述之記憶裝置，其中，該測試模組包含：一比較器，用以比較一預設值與一輸出值，以決定該記憶體陣列是否有誤；其中，該輸出值係由該記憶體陣列單元所輸出。
  3. 依據申請專利範圍第1項所述之記憶裝置，其中，該記憶體陣列單元係為一個三元內容可定址記憶體。
  4. 依據申請專利範圍第1項所述之記憶裝置，其中，該等第一測試片段與該等第二測試片段係利用一測試演算法，且該測試演算法係為一跨步測試演算法。
  5. 依據申請專利範圍第1項所述之記憶裝置，其中，該等第一測試片段與該等第二測試片段係利用一測試演算法，且該測試演算法係為一跨步C＋測試演算法。
  6. 依據申請專利範圍第1項所述之記憶裝置，其中，該等第一測試片段與該等第二測試片段中的每一個包括一位址方向、一讀取動作及一寫入動作中的至少一者。
  7. 依據申請專利範圍第1項所述之記憶裝置，係應用於一網路交換器中。
  8. 一種測試方法，適用於測試一記憶體陣列單元，該記憶體陣列單元包括一值記憶體陣列及一遮罩記憶體陣列，該測試方法包含以下步驟：產生一測試圖樣訊號至該記憶體陣列單元，以進行記憶體測試，其中，該測試圖樣訊號具有一測試規則；以及根據該記憶體陣列單元之一輸出值以產生一測試結果；其中，該測試規則包括M個用於測試該值記憶體陣列之第一測試片段，及N個用於測試該遮罩記憶體陣列之第二測試片段，該M個第一測試片段與該N個第二測試片段在該測試規則中交錯排列，M與N係為大於或等於2的整數。
  9. 依據申請專利範圍第8項所述之測試方法，其中，根據 該記憶體陣列單元之該輸出值以產生該測試結果之步驟包含以下步驟：將該輸出值與一預設值進行比較，以決定該記憶體陣列單元是否發生錯誤。
  10. 依據申請專利範圍第8項所述之測試方法，其中，該記憶體陣列單元係為一個三元內容可定址記憶體。
  11. 依據申請專利範圍第8項所述之測試方法，其中，該等第一測試片段與該等第二測試片段係利用一測試演算法，且該測試演算法係為一跨步測試演算法。
  12. 依據申請專利範圍第8項所述之測試方法，其中，該等第一測試片段與該等第二測試片段係利用一測試演算法，且該測試演算法係為一跨步C+測試演算法。
  13. 依據申請專利範圍第8項所述之測試方法，其中，該等第一測試片段與該等第二測試片段中的每一個包括一位址方向、一讀取動作及一寫入動作中的至少一者。
  14. 依據申請專利範圍第8項所述之測試方法，係應用於一網路交換器中。
TW097114220A 2008-04-18 2008-04-18 記憶裝置及其測試方法 TWI382423B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097114220A TWI382423B (zh) 2008-04-18 2008-04-18 記憶裝置及其測試方法
US12/423,343 US20090265592A1 (en) 2008-04-18 2009-04-14 Memory device and test method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097114220A TWI382423B (zh) 2008-04-18 2008-04-18 記憶裝置及其測試方法

Publications (2)

Publication Number Publication Date
TW200945352A TW200945352A (en) 2009-11-01
TWI382423B true TWI382423B (zh) 2013-01-11

Family

ID=41202120

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097114220A TWI382423B (zh) 2008-04-18 2008-04-18 記憶裝置及其測試方法

Country Status (2)

Country Link
US (1) US20090265592A1 (zh)
TW (1) TWI382423B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8345558B2 (en) * 2010-02-02 2013-01-01 Juniper Networks, Inc. Packet-based memory test of a network device
US8433976B1 (en) * 2010-04-27 2013-04-30 Altera Corporation Row column interleavers and deinterleavers with efficient memory usage

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6543016B1 (en) * 1999-11-04 2003-04-01 Agere Systems Inc. Testing content-addressable memories
US6959358B2 (en) * 2001-07-06 2005-10-25 Micron Technology, Inc. Distributed content addressable memory
US7017089B1 (en) * 2001-11-01 2006-03-21 Netlogic Microsystems, Inc Method and apparatus for testing a content addressable memory device
US7096393B2 (en) * 2002-12-20 2006-08-22 Sun Microsystems, Inc. Built-in self-test (BIST) of memory interconnect
US7100097B2 (en) * 2002-07-16 2006-08-29 Hewlett-Packard Development Company, L.P. Detection of bit errors in maskable content addressable memories
US20060215432A1 (en) * 2005-03-28 2006-09-28 Wickeraad John A TCAM BIST with redundancy
US7171595B1 (en) * 2002-05-28 2007-01-30 Netlogic Microsystems, Inc. Content addressable memory match line detection
US7193877B1 (en) * 2005-10-04 2007-03-20 Netlogic Microsystems, Inc. Content addressable memory with reduced test time

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107501A (en) * 1990-04-02 1992-04-21 At&T Bell Laboratories Built-in self-test technique for content-addressable memories
US6424583B1 (en) * 2000-11-30 2002-07-23 Taiwan Semiconductor Manufacturing Co., Ltd System and measuring access time of embedded memories
US7219276B2 (en) * 2003-10-07 2007-05-15 Micron Technology, Inc. Testing CMOS CAM with redundancy
US7216278B2 (en) * 2004-11-30 2007-05-08 Lsi Logic Corporation Method and BIST architecture for fast memory testing in platform-based integrated circuit
US7685480B1 (en) * 2007-06-18 2010-03-23 Netlogic Microsystems, Inc. Content addressable memory having redundant row isolated noise circuit and method of use

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6543016B1 (en) * 1999-11-04 2003-04-01 Agere Systems Inc. Testing content-addressable memories
US6959358B2 (en) * 2001-07-06 2005-10-25 Micron Technology, Inc. Distributed content addressable memory
US7017089B1 (en) * 2001-11-01 2006-03-21 Netlogic Microsystems, Inc Method and apparatus for testing a content addressable memory device
US7171595B1 (en) * 2002-05-28 2007-01-30 Netlogic Microsystems, Inc. Content addressable memory match line detection
US7100097B2 (en) * 2002-07-16 2006-08-29 Hewlett-Packard Development Company, L.P. Detection of bit errors in maskable content addressable memories
US7096393B2 (en) * 2002-12-20 2006-08-22 Sun Microsystems, Inc. Built-in self-test (BIST) of memory interconnect
US20060215432A1 (en) * 2005-03-28 2006-09-28 Wickeraad John A TCAM BIST with redundancy
US7193877B1 (en) * 2005-10-04 2007-03-20 Netlogic Microsystems, Inc. Content addressable memory with reduced test time

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Jin-Fu Li, "Testing Comparison Faults of Ternary Content Addressable Memories with Asymmetric Cells", Asian Test Symposium, 2007. ATS '07. 16th, 8-11 Oct. 2007. *
Jin-Fu Li, "Testing Ternary Content Addressable Memories With Comparison Faults Using March-Like Tests", IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Volume: 26 , Issue: 5 , May 2007. *

Also Published As

Publication number Publication date
TW200945352A (en) 2009-11-01
US20090265592A1 (en) 2009-10-22

Similar Documents

Publication Publication Date Title
JP4923051B2 (ja) 試験装置、及び試験方法
JP2004220598A (ja) 自己修復チップ間インターフェース
US20040085821A1 (en) Self-repairing built-in self test for linked list memories
JP2009187214A (ja) 不良メモリを検出する電子機器、不良メモリ検出方法およびそのためのプログラム
JP2004005951A (ja) Ｅｃｃメモリのテスト
KR102283686B1 (ko) 저장 데이터 값의 에러 검출
JP3935149B2 (ja) 半導体集積回路
JP2009245553A (ja) 半導体集積回路
JP5611916B2 (ja) 半導体集積回路
JP2007041665A (ja) Ｅｃｃ機能検査回路およびｅｃｃ機能検査方法
TWI382423B (zh) 記憶裝置及其測試方法
WO1998020498A1 (fr) Memoire d'analyse de defauts pour testeur de memoire
US20180321312A1 (en) Test device
US7346816B2 (en) Method and system for testing memory using hash algorithm
CN106067326B (zh) 错误校正电路及包括其的半导体存储器件
KR20150144714A (ko) 저장 데이터 값의 에러 검출
JP5545771B2 (ja) 診断装置、診断方法および診断プログラム診断方法
US7747912B2 (en) Semiconductor memory device capable of arbitrarily setting the number of memory cells to be tested and related test method
JP2009093709A (ja) 半導体集積回路及びテスト方法
JP3725786B2 (ja) 集積半導体メモリのメモリセルの機能検査方法
US11081202B2 (en) Failing address registers for built-in self tests
US7719908B1 (en) Memory having read disturb test mode
CN101615433B (zh) 存储装置及其测试方法
JPS6141080B2 (zh)
WO2023146520A1 (en) Memory built-in self-test with address skipping trim search