JP2004048959A - 電圧駆動型素子のゲート駆動回路 - Google Patents
電圧駆動型素子のゲート駆動回路 Download PDFInfo
- Publication number
- JP2004048959A JP2004048959A JP2002205725A JP2002205725A JP2004048959A JP 2004048959 A JP2004048959 A JP 2004048959A JP 2002205725 A JP2002205725 A JP 2002205725A JP 2002205725 A JP2002205725 A JP 2002205725A JP 2004048959 A JP2004048959 A JP 2004048959A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- gate drive
- gate
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
【課題】半導体電力変換回路を構成する電圧駆動型素子をオン・オフ制御するのに最適なゲート駆動回路を提供する。
【解決手段】ゲート駆動回路20をインタフェース回路11と波形整形回路21と相補形エミッタフォロワ回路12で構成し、波形整形回路21で得られる所定の電圧変化率を有する電圧波形を電圧駆動型素子としてのIGBTのゲート−エミッタ間に直接印加することにより、IGBTのスイッチング時の電圧跳ね上がりや発生ノイズを抑制すると共に、IGBTの入力容量のばらつきに依存しない、また、複数個のIGBTの並列駆動に好適なゲート駆動回路となる。
【選択図】 図1
【解決手段】ゲート駆動回路20をインタフェース回路11と波形整形回路21と相補形エミッタフォロワ回路12で構成し、波形整形回路21で得られる所定の電圧変化率を有する電圧波形を電圧駆動型素子としてのIGBTのゲート−エミッタ間に直接印加することにより、IGBTのスイッチング時の電圧跳ね上がりや発生ノイズを抑制すると共に、IGBTの入力容量のばらつきに依存しない、また、複数個のIGBTの並列駆動に好適なゲート駆動回路となる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
この発明は、半導体電力変換回路を構成する電圧駆動型素子をオン・オフ制御するゲート駆動回路に関する。
【0002】
【従来の技術】
図3は、この種の電圧駆動型素子としてのIGBTのゲート駆動回路の従来例を示す回路構成図であり、このゲート駆動回路10には入力信号Vinに基づいて、後述の順バイアス電圧Efと逆バイアス電圧Erとの間をステップ状に変化する出力を有するインタフェース回路11と、npnトランジスタTr1とpnpトランジスタTr2とからなる相補形エミッタフォロワ回路12と、ゲート抵抗Rgと、前記順バイアス電圧Efを供給する順バイアス電源13と、前記逆バイアス電圧Erを供給する逆バイアス電源14とから構成され、相補形エミッタフォロワ回路12の出力に一端が接続されるゲート抵抗Rgの他端はIGBTのゲート端子に接続され、該IGBTのエミッタ端子は順バイアス電源13と逆バイアス電源14との中間接続点に接続されている。
【0003】
図3に示した回路構成では、相補形エミッタフォロワ回路12の出力電圧もほぼ順バイアス電圧Efと逆バイアス電圧Erとの間をステップ状に変化し、このステップ状に変化する電圧がゲート抵抗Rgを介してIGBTのゲート−エミッタ間に伝達される。
【0004】
すなわち、IGBTをターンオンさせるときにはほぼ逆バイアス電圧Erから順バイアス電圧Erまで相補形エミッタフォロワ回路12の出力電圧がステップ状に変化し、この電圧がゲート抵抗RgとIGBTの入力容量Ci(ゲート−エミッタ間容量)とに印加されるので、IGBTのゲート−エミッタ間電圧VGEは前記RgとCiに基づく一次遅れ波形状に変化する。同様に、IGBTをターンオフさせるときにはほぼ順逆バイアス電圧Efから逆バイアス電圧Erまで相補形エミッタフォロワ回路12の出力電圧がステップ状に変化し、この電圧がゲート抵抗RgとIGBTの入力容量Ciとに印加されるので、IGBTのゲート−エミッタ間電圧VGEは前記一次遅れ波形状に変化する。
【0005】
【発明が解決しようとする課題】
図3に示した従来のIGBTのゲート駆動回路において、ゲート抵抗RgはIGBTのターンオン時またはターンオフ時にIGBTのゲート−エミッタ間電圧VGEを前記一次遅れ波形状に変化させることにより、該IGBTのコレクタ−エミッタ電圧の跳ね上がりを抑制し、スイッチングノイズを低減することを目的に設けられ、この抵抗値はIGBTの入力容量Ciに基づいて設定されている。
【0006】
しかしながら、同一電流定格のIGBTそれぞれの入力容量Ciにはばらつきがあり、また、電流定格が異なると、このIGBTの入力容量Ciも異なることから、その都度、ゲート抵抗Rgの抵抗値を最適値に設定する必要があり、特に、複数個のIGBTを並列接続して動作させる半導体電力変換回路では、上述の従来のゲート駆動回路を適用する際にはそれぞれのゲート抵抗Rgの抵抗値の設定作業に多大な時間と熟練した労力とを要していた。
【0007】
この発明の目的は、上記問題点を解決する電圧駆動型素子のゲート駆動回路を提供することにある。
【0008】
【課題を解決するための手段】
この第1の発明は、半導体電力変換回路を構成する電圧駆動型素子をオン・オフ制御するゲート駆動回路において、
入力信号に基づいて、順バイアス電圧と逆バイアス電圧との間をステップ状に変化する出力を有するインタフェース回路と、該インタフェース回路の出力に接続され、前記ステップ状の電圧変化を所定の電圧変化率を有する電圧波形に整形する波形整形回路と、該波形整形回路の出力に接続される相補形エミッタフォロワ回路または相補形ソースフォロワ回路とを備え、前記相補形エミッタフォロワ回路または相補形ソースフォロワ回路の出力を前記電圧駆動型素子のゲート端子に接続し、該電圧駆動型素子のエミッタ端子またはソース端子を、前記順バイアス電圧を供給する順バイアス電源と前記逆バイアス電圧を供給する逆バイアス電源との中間接続点に接続することを特徴とする。
【0009】
また第2の発明は、前記第1の発明の電圧駆動型素子のゲート駆動回路において、前記波形整形回路を逆L型接続のRC回路としたことを特徴とする。
【0010】
さらに第3の発明は、前記第1または第2の発明の電圧駆動型素子のゲート駆動回路において、前記相補形エミッタフォロワ回路または相補形ソースフォロワ回路の出力を複数個の前記電圧駆動型素子のゲート端子それぞれに接続し、該複数個の電圧駆動型素子のエミッタ端子またはソース端子それぞれを、前記順バイアス電圧を供給する順バイアス電源と前記逆バイアス電圧を供給する逆バイアス電源との中間接続点に接続することを特徴とする。
【0011】
この発明によれば、前記電圧駆動型素子のゲート−エミッタ間またはゲート−ソース間に前記ゲート駆動回路で生成される所定の電圧変化率を有する電圧を直接印加することにより、該電圧駆動型素子の入力容量に依存することなく、この電圧駆動型素子の主端子間の電圧跳ね上がりを抑制し、スイッチングノイズを低減しつつ、該素子をターンオン・ターンオフさせることができる。
【0012】
【発明の実施の形態】
以下に、従来例回路と同様にIGBTのゲート駆動回路を例にして説明する。
【0013】
図1は、この発明のゲート駆動回路の実施の形態を示す回路構成図であり、図3に示した従来例回路と同一機能を有するものには同一符号を付している。
【0014】
すなわち、図1に示したIGBTのゲート駆動回路20が図3に示したゲート駆動回路10と異なる点は、ゲート抵抗Rgが省略され、さらに、インタフェース回路11と相補形エミッタフォロワ回路12との間に抵抗RとコンデンサCとを逆L型に接続してなる波形整形回路21が挿設されていることである。
【0015】
このゲート駆動回路20の動作を、図2に示す動作波形図を参照しつつ、以下に説明する。
【0016】
先ず、インタフェース回路11の出力電圧は図2に示すような入力信号Vinのレベル変化に基づいて、先述の如く、順バイアス電圧Efと逆バイアス電圧Erとの間をステップ状に変化し、このステップ状に変化する電圧が入力される波形整形回路21の出力は、抵抗RとコンデンサCの逆L型接続により図2の信号V1に示すように一次遅れ関数特性を有する電圧波形となる。
【0017】
次に、npnトランジスタTr1とpnpトランジスタTr2とからなる相補形エミッタフォロワ回路12は、入力される信号V1とほぼ同じ電圧波形を出力する低インピーダンスの電圧源として動作をし、従って、IGBTのゲート−エミッタ間電圧VGEも図2に示すような電圧波形となる。
【0018】
すなわち、時刻t1までは前記VGEはほぼ逆バイアス電圧Erの状態にあることからIGBTはオフ状態にあり、時刻t1より前記VGEは上述の一次遅れ特性でほぼ逆バイアス電圧Erから順バイアス電圧Efに変化するので、この時刻t1よりIGBTはターンオン動作を開始し、やがて、IGBTはオン状態になる。また、時刻t2より前記VGEは上述の一次遅れ特性でほぼ順バイアス電圧Efから逆バイアス電圧Erに変化するので、この時刻t2よりIGBTはターンオフ動作を開始し、やがて、IGBTはオフ状態になる。
【0019】
上述の如く、IGBTのターンオン時またはターンオフ時のゲート−エミッタ間電圧VGEは波形整形回路21を構成する抵抗RとコンデンサCによる時定数に基づく一次遅れ波形となり、この時定数を最適値に設定することにより、IGBTの入力容量に依存することなく、IGBTのコレクタ−エミッタ間電圧の跳ね上がりを抑制し、スイッチングノイズを低減することができる。
【0020】
従って、電流定格の異なったIGBTそれぞれのゲート駆動回路も同一仕様で製作でき、また、複数個並列接続されるIGBTに対して1個のゲート駆動回路でオン・オフ制御することができる。
【0021】
なお、図1の回路構成図では、npnトランジスタとpnpトランジスタとからなる相補形エミッタフォロワ回路を例示しているが、この相補形エミッタフォロワ回路に代えて、NチャネルMOSFETとPチャネルMOSFETとからなる相補形ソースフォロワ回路を使用することも可能であり、また、半導体電力変換回路を構成する電圧駆動型素子として、例えばパワーMOSFETを使用するときには、上述の相補形エミッタフォロワ回路または相補形ソースフォロワ回路の出力は前記パワーMOSFETのゲート端子に直接接続し、このパワーMOSFETのソース端子は先述の順バイアス電源と逆バイアス電源との中間接続点に接続すれば良い。
【0022】
【発明の効果】
この発明によれば、半導体電力変換回路を構成する電圧駆動型素子のゲート−エミッタ間またはゲート−ソース間にゲート駆動回路で生成される所定の電圧変化率を有する電圧を直接印加することにより、この電圧駆動型素子の主端子間の電圧跳ね上がりを抑制し、スイッチングノイズを低減しつつ、該素子をターンオン・ターンオフさせることから、前記電圧駆動型素子の定格仕様のばらつきや違いに関係なく、このゲート駆動回路を標準化することが可能となる。
【図面の簡単な説明】
【図1】この発明の実施の形態を示す回路構成図
【図2】図1の動作を説明する波形図
【図3】従来例を示す回路構成図
【符号の説明】
10…ゲート駆動回路、11…インタフェース回路、12…相補形エミッタフォロワ回路、Rg…ゲート抵抗、20…ゲート駆動回路、21…波形整形回路。
【発明の属する技術分野】
この発明は、半導体電力変換回路を構成する電圧駆動型素子をオン・オフ制御するゲート駆動回路に関する。
【0002】
【従来の技術】
図3は、この種の電圧駆動型素子としてのIGBTのゲート駆動回路の従来例を示す回路構成図であり、このゲート駆動回路10には入力信号Vinに基づいて、後述の順バイアス電圧Efと逆バイアス電圧Erとの間をステップ状に変化する出力を有するインタフェース回路11と、npnトランジスタTr1とpnpトランジスタTr2とからなる相補形エミッタフォロワ回路12と、ゲート抵抗Rgと、前記順バイアス電圧Efを供給する順バイアス電源13と、前記逆バイアス電圧Erを供給する逆バイアス電源14とから構成され、相補形エミッタフォロワ回路12の出力に一端が接続されるゲート抵抗Rgの他端はIGBTのゲート端子に接続され、該IGBTのエミッタ端子は順バイアス電源13と逆バイアス電源14との中間接続点に接続されている。
【0003】
図3に示した回路構成では、相補形エミッタフォロワ回路12の出力電圧もほぼ順バイアス電圧Efと逆バイアス電圧Erとの間をステップ状に変化し、このステップ状に変化する電圧がゲート抵抗Rgを介してIGBTのゲート−エミッタ間に伝達される。
【0004】
すなわち、IGBTをターンオンさせるときにはほぼ逆バイアス電圧Erから順バイアス電圧Erまで相補形エミッタフォロワ回路12の出力電圧がステップ状に変化し、この電圧がゲート抵抗RgとIGBTの入力容量Ci(ゲート−エミッタ間容量)とに印加されるので、IGBTのゲート−エミッタ間電圧VGEは前記RgとCiに基づく一次遅れ波形状に変化する。同様に、IGBTをターンオフさせるときにはほぼ順逆バイアス電圧Efから逆バイアス電圧Erまで相補形エミッタフォロワ回路12の出力電圧がステップ状に変化し、この電圧がゲート抵抗RgとIGBTの入力容量Ciとに印加されるので、IGBTのゲート−エミッタ間電圧VGEは前記一次遅れ波形状に変化する。
【0005】
【発明が解決しようとする課題】
図3に示した従来のIGBTのゲート駆動回路において、ゲート抵抗RgはIGBTのターンオン時またはターンオフ時にIGBTのゲート−エミッタ間電圧VGEを前記一次遅れ波形状に変化させることにより、該IGBTのコレクタ−エミッタ電圧の跳ね上がりを抑制し、スイッチングノイズを低減することを目的に設けられ、この抵抗値はIGBTの入力容量Ciに基づいて設定されている。
【0006】
しかしながら、同一電流定格のIGBTそれぞれの入力容量Ciにはばらつきがあり、また、電流定格が異なると、このIGBTの入力容量Ciも異なることから、その都度、ゲート抵抗Rgの抵抗値を最適値に設定する必要があり、特に、複数個のIGBTを並列接続して動作させる半導体電力変換回路では、上述の従来のゲート駆動回路を適用する際にはそれぞれのゲート抵抗Rgの抵抗値の設定作業に多大な時間と熟練した労力とを要していた。
【0007】
この発明の目的は、上記問題点を解決する電圧駆動型素子のゲート駆動回路を提供することにある。
【0008】
【課題を解決するための手段】
この第1の発明は、半導体電力変換回路を構成する電圧駆動型素子をオン・オフ制御するゲート駆動回路において、
入力信号に基づいて、順バイアス電圧と逆バイアス電圧との間をステップ状に変化する出力を有するインタフェース回路と、該インタフェース回路の出力に接続され、前記ステップ状の電圧変化を所定の電圧変化率を有する電圧波形に整形する波形整形回路と、該波形整形回路の出力に接続される相補形エミッタフォロワ回路または相補形ソースフォロワ回路とを備え、前記相補形エミッタフォロワ回路または相補形ソースフォロワ回路の出力を前記電圧駆動型素子のゲート端子に接続し、該電圧駆動型素子のエミッタ端子またはソース端子を、前記順バイアス電圧を供給する順バイアス電源と前記逆バイアス電圧を供給する逆バイアス電源との中間接続点に接続することを特徴とする。
【0009】
また第2の発明は、前記第1の発明の電圧駆動型素子のゲート駆動回路において、前記波形整形回路を逆L型接続のRC回路としたことを特徴とする。
【0010】
さらに第3の発明は、前記第1または第2の発明の電圧駆動型素子のゲート駆動回路において、前記相補形エミッタフォロワ回路または相補形ソースフォロワ回路の出力を複数個の前記電圧駆動型素子のゲート端子それぞれに接続し、該複数個の電圧駆動型素子のエミッタ端子またはソース端子それぞれを、前記順バイアス電圧を供給する順バイアス電源と前記逆バイアス電圧を供給する逆バイアス電源との中間接続点に接続することを特徴とする。
【0011】
この発明によれば、前記電圧駆動型素子のゲート−エミッタ間またはゲート−ソース間に前記ゲート駆動回路で生成される所定の電圧変化率を有する電圧を直接印加することにより、該電圧駆動型素子の入力容量に依存することなく、この電圧駆動型素子の主端子間の電圧跳ね上がりを抑制し、スイッチングノイズを低減しつつ、該素子をターンオン・ターンオフさせることができる。
【0012】
【発明の実施の形態】
以下に、従来例回路と同様にIGBTのゲート駆動回路を例にして説明する。
【0013】
図1は、この発明のゲート駆動回路の実施の形態を示す回路構成図であり、図3に示した従来例回路と同一機能を有するものには同一符号を付している。
【0014】
すなわち、図1に示したIGBTのゲート駆動回路20が図3に示したゲート駆動回路10と異なる点は、ゲート抵抗Rgが省略され、さらに、インタフェース回路11と相補形エミッタフォロワ回路12との間に抵抗RとコンデンサCとを逆L型に接続してなる波形整形回路21が挿設されていることである。
【0015】
このゲート駆動回路20の動作を、図2に示す動作波形図を参照しつつ、以下に説明する。
【0016】
先ず、インタフェース回路11の出力電圧は図2に示すような入力信号Vinのレベル変化に基づいて、先述の如く、順バイアス電圧Efと逆バイアス電圧Erとの間をステップ状に変化し、このステップ状に変化する電圧が入力される波形整形回路21の出力は、抵抗RとコンデンサCの逆L型接続により図2の信号V1に示すように一次遅れ関数特性を有する電圧波形となる。
【0017】
次に、npnトランジスタTr1とpnpトランジスタTr2とからなる相補形エミッタフォロワ回路12は、入力される信号V1とほぼ同じ電圧波形を出力する低インピーダンスの電圧源として動作をし、従って、IGBTのゲート−エミッタ間電圧VGEも図2に示すような電圧波形となる。
【0018】
すなわち、時刻t1までは前記VGEはほぼ逆バイアス電圧Erの状態にあることからIGBTはオフ状態にあり、時刻t1より前記VGEは上述の一次遅れ特性でほぼ逆バイアス電圧Erから順バイアス電圧Efに変化するので、この時刻t1よりIGBTはターンオン動作を開始し、やがて、IGBTはオン状態になる。また、時刻t2より前記VGEは上述の一次遅れ特性でほぼ順バイアス電圧Efから逆バイアス電圧Erに変化するので、この時刻t2よりIGBTはターンオフ動作を開始し、やがて、IGBTはオフ状態になる。
【0019】
上述の如く、IGBTのターンオン時またはターンオフ時のゲート−エミッタ間電圧VGEは波形整形回路21を構成する抵抗RとコンデンサCによる時定数に基づく一次遅れ波形となり、この時定数を最適値に設定することにより、IGBTの入力容量に依存することなく、IGBTのコレクタ−エミッタ間電圧の跳ね上がりを抑制し、スイッチングノイズを低減することができる。
【0020】
従って、電流定格の異なったIGBTそれぞれのゲート駆動回路も同一仕様で製作でき、また、複数個並列接続されるIGBTに対して1個のゲート駆動回路でオン・オフ制御することができる。
【0021】
なお、図1の回路構成図では、npnトランジスタとpnpトランジスタとからなる相補形エミッタフォロワ回路を例示しているが、この相補形エミッタフォロワ回路に代えて、NチャネルMOSFETとPチャネルMOSFETとからなる相補形ソースフォロワ回路を使用することも可能であり、また、半導体電力変換回路を構成する電圧駆動型素子として、例えばパワーMOSFETを使用するときには、上述の相補形エミッタフォロワ回路または相補形ソースフォロワ回路の出力は前記パワーMOSFETのゲート端子に直接接続し、このパワーMOSFETのソース端子は先述の順バイアス電源と逆バイアス電源との中間接続点に接続すれば良い。
【0022】
【発明の効果】
この発明によれば、半導体電力変換回路を構成する電圧駆動型素子のゲート−エミッタ間またはゲート−ソース間にゲート駆動回路で生成される所定の電圧変化率を有する電圧を直接印加することにより、この電圧駆動型素子の主端子間の電圧跳ね上がりを抑制し、スイッチングノイズを低減しつつ、該素子をターンオン・ターンオフさせることから、前記電圧駆動型素子の定格仕様のばらつきや違いに関係なく、このゲート駆動回路を標準化することが可能となる。
【図面の簡単な説明】
【図1】この発明の実施の形態を示す回路構成図
【図2】図1の動作を説明する波形図
【図3】従来例を示す回路構成図
【符号の説明】
10…ゲート駆動回路、11…インタフェース回路、12…相補形エミッタフォロワ回路、Rg…ゲート抵抗、20…ゲート駆動回路、21…波形整形回路。
Claims (3)
- 半導体電力変換回路を構成する電圧駆動型素子をオン・オフ制御するゲート駆動回路において、
入力信号に基づいて、順バイアス電圧と逆バイアス電圧との間をステップ状に変化する出力を有するインタフェース回路と、
該インタフェース回路の出力に接続され、前記ステップ状の電圧変化を所定の電圧変化率を有する電圧波形に整形する波形整形回路と、
該波形整形回路の出力に接続される相補形エミッタフォロワ回路または相補形ソースフォロワ回路とを備え、
前記相補形エミッタフォロワ回路または相補形ソースフォロワ回路の出力を前記電圧駆動型素子のゲート端子に接続し、
該電圧駆動型素子のエミッタ端子またはソース端子を、前記順バイアス電圧を供給する順バイアス電源と前記逆バイアス電圧を供給する逆バイアス電源との中間接続点に接続することを特徴とする電圧駆動型素子のゲート駆動回路。 - 請求項1に記載の電圧駆動型素子のゲート駆動回路において、
前記波形整形回路を逆L型接続のRC回路としたことを特徴とする電圧駆動型素子のゲート駆動回路。 - 請求項1又は請求項2に記載の電圧駆動型素子のゲート駆動回路において、
前記相補形エミッタフォロワ回路または相補形ソースフォロワ回路の出力を複数個の前記電圧駆動型素子のゲート端子それぞれに接続し、
該複数個の電圧駆動型素子のエミッタ端子またはソース端子それぞれを、前記順バイアス電圧を供給する順バイアス電源と前記逆バイアス電圧を供給する逆バイアス電源との中間接続点に接続することを特徴とする電圧駆動型素子のゲート駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002205725A JP2004048959A (ja) | 2002-07-15 | 2002-07-15 | 電圧駆動型素子のゲート駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002205725A JP2004048959A (ja) | 2002-07-15 | 2002-07-15 | 電圧駆動型素子のゲート駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004048959A true JP2004048959A (ja) | 2004-02-12 |
Family
ID=31710948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002205725A Pending JP2004048959A (ja) | 2002-07-15 | 2002-07-15 | 電圧駆動型素子のゲート駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004048959A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006067795A (ja) * | 2004-08-27 | 2006-03-09 | Schneider Toshiba Inverter Europe Sas | ゲート指令装置、電動機指令機器及びターンオフ指令方法 |
JP2012065530A (ja) * | 2010-09-17 | 2012-03-29 | Hyundai Motor Co Ltd | インバータ駆動装置 |
WO2024047868A1 (ja) * | 2022-09-02 | 2024-03-07 | 三菱電機株式会社 | ゲート駆動装置 |
-
2002
- 2002-07-15 JP JP2002205725A patent/JP2004048959A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006067795A (ja) * | 2004-08-27 | 2006-03-09 | Schneider Toshiba Inverter Europe Sas | ゲート指令装置、電動機指令機器及びターンオフ指令方法 |
JP2012065530A (ja) * | 2010-09-17 | 2012-03-29 | Hyundai Motor Co Ltd | インバータ駆動装置 |
US8451045B2 (en) | 2010-09-17 | 2013-05-28 | Hyundai Motor Company | Inverter control system |
WO2024047868A1 (ja) * | 2022-09-02 | 2024-03-07 | 三菱電機株式会社 | ゲート駆動装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3067687B2 (ja) | Igbt駆動回路 | |
US8427225B2 (en) | Gate driving circuit | |
US7692474B2 (en) | Control circuit for a high-side semiconductor switch for switching a supply voltage | |
JP4113436B2 (ja) | ゲートドライブ装置 | |
US8310296B2 (en) | Driving transistor control circuit | |
US9154125B2 (en) | Method of controlling an IGBT and a gate driver | |
JP2005269446A (ja) | 電圧駆動型半導体素子用駆動回路 | |
JP2008103895A (ja) | 絶縁ゲート型デバイスの駆動回路 | |
US7705638B2 (en) | Switching control circuit with reduced dead time | |
WO1995031852A1 (fr) | Dispositif d'attaque de charge | |
CN113497610B (zh) | 可降低功率半导体传导损耗的栅极驱动电路 | |
JP4161737B2 (ja) | 半導体装置の駆動方法および装置 | |
JP4991446B2 (ja) | 電力変換装置 | |
JP2001223571A (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
JP2007221473A (ja) | スイッチング回路の駆動回路及びスイッチング回路 | |
JP2015204661A (ja) | 半導体素子駆動回路 | |
JP6303060B1 (ja) | ゲート駆動回路 | |
JP5348115B2 (ja) | 負荷駆動装置 | |
JP5447575B2 (ja) | 駆動装置 | |
JPH1118410A (ja) | 自己消弧形素子駆動回路 | |
JP2004048959A (ja) | 電圧駆動型素子のゲート駆動回路 | |
JPH06252727A (ja) | Mos半導体素子の制御回路 | |
KR101841159B1 (ko) | 스위칭 게이트 드라이브 | |
JP5313796B2 (ja) | 電力用半導体の駆動回路および駆動方法 | |
US6940319B2 (en) | Device for controlling high and low levels of a voltage-controlled power switch |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050614 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080424 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20080617 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080821 |