JP2004048630A - 圧電発振器の逓倍回路 - Google Patents
圧電発振器の逓倍回路 Download PDFInfo
- Publication number
- JP2004048630A JP2004048630A JP2002265002A JP2002265002A JP2004048630A JP 2004048630 A JP2004048630 A JP 2004048630A JP 2002265002 A JP2002265002 A JP 2002265002A JP 2002265002 A JP2002265002 A JP 2002265002A JP 2004048630 A JP2004048630 A JP 2004048630A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- transistor
- base
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
【課題】充分な波形歪みによる優れたスプリアス特性を有する逓倍回路を提供する。
【解決手段】発振用トランジスタTR1のベースに容量素子C1と容量素子C2との直列回路をトランジスタTR2のエミッタに接続し、この直列回路の接続中点Dと発振用トランジスタTR1のエミッタとを接続すると共に、エミッタ抵抗R3を接続する。更に、発振用トランジスタTR1のベースに抵抗R1及び抵抗R2とから成るベースバイアス回路を接続すると共に、発振用トランジスタTR1のベースに圧電振動子Xtalと容量素子C3の直列回路をトランジスタTR2のエミッタに接続する。また、トランジスタTR2のコレクタにインダクタL1と直列接続した容量素子C5,C6からなる高調波同調回路を接続し、同じくベースに抵抗R4から成るベースバイアス回路を接続すると共に、容量素子C4によりベースを接地し、エミッタにエミッタ抵抗R5を接続したものである。
【選択図】 図1
【解決手段】発振用トランジスタTR1のベースに容量素子C1と容量素子C2との直列回路をトランジスタTR2のエミッタに接続し、この直列回路の接続中点Dと発振用トランジスタTR1のエミッタとを接続すると共に、エミッタ抵抗R3を接続する。更に、発振用トランジスタTR1のベースに抵抗R1及び抵抗R2とから成るベースバイアス回路を接続すると共に、発振用トランジスタTR1のベースに圧電振動子Xtalと容量素子C3の直列回路をトランジスタTR2のエミッタに接続する。また、トランジスタTR2のコレクタにインダクタL1と直列接続した容量素子C5,C6からなる高調波同調回路を接続し、同じくベースに抵抗R4から成るベースバイアス回路を接続すると共に、容量素子C4によりベースを接地し、エミッタにエミッタ抵抗R5を接続したものである。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、圧電発振器の逓倍回路に関し、さらに詳しくは、高調波による逓倍回路に関するものである。
【0002】
【従来の技術】
周波数を逓倍する方法には各種あるが、最も一般的な方法は、発振波形を故意に歪ませて、その歪み波形に含まれる高調波成分から希望する周波数に同調させて取り出す方法である。この方法は波形を故意に歪ませるために発振回路の振動子に流す電流(以下、振動子電流と記す)を極力大きくする必要があり、振動子に大きな機械的ストレスが加わることから、発振周波数の飛びや振動子の信頼性の点で問題があった。
図11は、従来のコルピッツ発振回路による逓倍回路の回路図である。この逓倍回路は、発振用トランジスタTR11のベース・接地間に負荷容量の一部となる容量素子C11と容量素子C12との直列回路を挿入接続し、この直列回路の接続中点と発振用トランジスタTR11のエミッタとを接続すると共に、エミッタ抵抗R14を接続する。更に、発振用トランジスタTR11のベースに抵抗R12及び抵抗R13とから成るベースバイアス回路を接続すると共に、発振用トランジスタTR11のベース・接地間に圧電振動子Xtalと容量素子C13の直列回路を挿入接続し、更に、発振用トランジスタTR11のコレクタにカスケード接続したトランジスタTR12を接続し、トランジスタTR12のコレクタにインダクタL11と並列接続した容量素子C15、C16からなる高調波同調回路を接続し、同じくベースに抵抗R11から成るベースバイアス回路を接続すると共に、容量素子C14によりベースを接地したものである。
この回路では、トランジスタTR11によるコルピッツ発振回路にTR12のベース接地増幅・逓倍回路を付加し、インダクタL11と並列接続した容量素子C15、C16からなる高調波同調回路により所望の周波数信号成分を選択的に発振させ出力を得る構成である。
また、振動子電流の増加を抑えた従来技術として、実開平6−52219号公報には、逓倍型の圧電発振器に電気的に周波数を可変できる回路を付加して、高い周波数でしかも周波数可変幅の広い発振器を簡易に実現する方法について開示されている。それによると、圧電振動子を用いた発振回路のコレクタ側にLC同調回路を接続して、前記発振回路の発振周波数を逓倍して出力する逓倍型の圧電発振器の発振回路に電気的に発振周波数を可変する回路を付加することによって、高い周波数でしかも周波数の可変幅の広い逓倍型の発振器を簡易に実現するとしている。
【特許文献1】実開平6−52219号公報
【0003】
【発明が解決しようとする課題】
以上のように、図11の従来回路では、トランジスタTR12で充分に波形を歪ませて高調波を発生させるために、トランジスタTR11を飽和動作させ発振段の発振レベルを強くする必要から、振動子電流を大きくしなければならなかった。
本発明は、かかる課題に鑑み、振動子電流を抑圧しながら充分な波形歪みによる優れたスプリアス特性を有する逓倍回路を提供することを目的とする。
【0004】
【課題を解決するための手段】
本発明はかかる課題を解決するために、請求項1は、所定の周波数で励振される圧電素子を備えた圧電振動子、及び前記圧電素子に電流を流して前記圧電素子を励振させる発振用増幅器とを有するコルピッツ発振回路と、該コルピッツ発振回路の発振波形に含まれる高調波に同調する同調回路と、を備えた逓倍回路であって、前記コルピッツ発振回路の容量素子及び前記圧電素子側容量素子の接地側を互いに接続し、該接続点を低入力インピーダンス増幅器の入力端子に接続し、該低入力インピーダンス増幅器の出力側に前記同調回路を設けたことを特徴とする。
発振周波数を逓倍するためには、発振波形からできるだけ高次の高調波が大きなレベルで取り出せることが好ましい。それには、歪み波形を極力多くの高調波が含むように急峻な波形とすることが必要である。しかし、それに伴って振動子電流が増加しては従来の課題を解決することはできない。そこで、本発明ではコルピッツ発振回路の容量素子と圧電素子側容量素子の波形の位相が180°異なることを利用して、その波形を合成して急峻な波形を生成し、その波形を低インピーダンス増幅器で増幅して希望の周波数に同調させて取り出す。
かかる発明によれば、発振回路の容量素子と圧電素子側容量素子の波形を合成して増幅するので、振動子電流を増加することなしに急峻な波形を生成することができ、高いレベルの逓倍周波数を取り出すことができる。
請求項2は、前記低インピーダンス増幅器は、増幅用トランジスタと、該トランジスタのベースを所定の電位でバイアスするバイアス抵抗器と、エミッタと接地間に接続されたエミッタ抵抗器と、を備え、前記ベースと接地間に容量素子を挿入してベース接地増幅回路を形成したことを特徴とする。
トランジスタのベースを容量素子を介して接地することにより、ベース接地増幅回路を構成することができる。この回路は高周波特性に優れ、入力インピーダンスが低く出力インピーダンスが高く構成でき、電圧利得を大きくとることができる。
かかる発明によれば、歪み波形をベース接地型低インピーダンス増幅器により増幅するので、高周波特性に優れ、電圧利得を大きくとることができる。
【0005】
請求項3は、前記同調回路は、前記低インピーダンス増幅器のコレクタ側に接続されていることを特徴とする。
従来の逓倍回路は、高周波特性を良くするために、2つのトランジスタをカスケード接続し、一方のトランジスタのコレクタ側に同調回路を接続して出力を取り出していた。本発明では、カスケード接続せず、一方のトランジスタは歪み波形の増幅用として独立に構成し、そのコレクタに流れる歪み波形に同調するように同調回路を挿入して構成される。
かかる発明によれば、低インピーダンス増幅器が歪み波形の増幅用として独立に構成され、そのコレクタに同調回路が接続されているので、振動子電流を増加することなく高いレベルの逓倍波を取り出すことができる。
請求項4は、前記コルピッツ発振回路の位相の異なる励振信号を合成することにより、前記励振信号の波形を歪ませ、該歪み信号に含まれる高調波を取り出すことを特徴とする。
発振波形を歪ませるには、振動子電流を可能な限り多くする必要があった。しかし、振動子電流を増加させると振動子の寿命の問題が発生するので、本発明では他の方法として、発振波形の位相がずれた波形を2種類合成することにより、波形を急峻にする方法を採用した。この急峻な波形には高次の高調波スプリアスが含まれることが知られている。
かかる発明によれば、コルピッツ発振回路の位相の異なる発振波形を合成するので、歪み波形の立ち上がりが急峻となり、高次の高調波を高いレベルで生成することができる。
請求項5は、前記コルピッツ発振回路の容量素子及び前記圧電素子側容量素子の接地側の発振波形は、互いに略180°位相が異なる波形であることを特徴とする。
2種類の波形の位相が最も異なるのはお互いの波形が180°の位相差がある場合である。しかも、その合成波形がパルス状になることが好ましい。
かかる発明によれば、互いに略180°位相が異なる波形を合成するので、容易にパルス状の波形を生成することができる。
【0006】
【発明の実施の形態】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図1は本発明の実施形態に係る逓倍回路を備えた発振回路の回路図である。同図に示す逓倍回路は、発振用トランジスタTR1のベースとトランジスタTR2のエミッタとの間に負荷容量の一部となる容量素子C1と容量素子C2との直列回路を挿入接続し、この直列回路の接続中点Dと発振用トランジスタTR1のエミッタとを接続すると共に、接続中点Dにエミッタ抵抗R3を接続する。更に、発振用トランジスタTR1のベースに抵抗R1及び抵抗R2とから成るベースバイアス回路を接続すると共に、発振用トランジスタTR1のベースとトランジスタTR2のエミッタとの間に圧電振動子Xtalと容量素子C3との直列回路を挿入接続する。また、トランジスタTR2のコレクタには容量素子C5及びC6からなる直列回路とインダクタL1との並列回路である高調波同調回路22を接続し、トランジスタTR2のベースと接地との間に抵抗R4から成るベースバイアス回路を接続すると共に、容量素子C4によりトランジスタTR2のベースを交流的に接地し、トランジスタTR2のエミッタにエミッタ抵抗R5を接続したものである。そして、出力信号は容量素子C5、C6の接続中点Eから取り出す構成とした。また、パス容量素子C7、C8がVccと接地間に接続されている。
【0007】
次に、図1を参照して本実施形態に係るコルピッツ発振回路による逓倍回路の概略動作について説明する。発振用トランジスタTR1、容量素子C1、C2、圧電振動子Xtal、容量素子C3、エミッタ抵抗R3、及び抵抗R1、R2とから成るベースバイアス回路で構成されるエリアがコルピッツ発振回路20を示す。また、トランジスタTR2、抵抗R4、R5、容量素子C4がベース接地増幅回路21を示す。尚、高調波同調回路22はL1、C5、C6の値を適宜決定することにより、希望する周波数に同調させることができる。コルピッツ発振回路20の動作は周知であるので、ここでは説明を省略する。先ず、コルピッツ発振回路20の容量素子C2からトランジスタTR2へ供給される信号電流の位相と、容量素子C3からトランジスタTR2へ供給される信号電流の位相とにずれがあるため、これら信号電流合成信号であるトランジスタTR2のエミッタに供給される電流波形は歪んだものとなる。そして、その歪み信号がトランジスタTR2のコレクタから、高調波同調回路22に供給されるので、高調波同調回路22により選択された所望の周波数成分信号のみがOUT端子から出力される。
次に、図2は、図1の実施形態の回路の各部品の定数を決定した実施回路である。この実施回路では、C1=51pF、C2=200pF、C3=100pF、C4、C8=0.1μF、C5、C6=120pF、C7=10μF、L1=1μH、R1、R2、R3=10KΩ、R4=390Ω、R5=330Ω、TR1、TR2=2SC3732、Xtal=10MHzとして構成している。
【0008】
先ず、本発明の逓倍回路の動作を更に詳細に説明するために、図3に示す一般的なコルピッツ発振回路を用いて説明する。同図に示すように、トランジスタTR21のエミッタ側の容量素子C22とグランド間に低インピーダンスとして容量素子Ca(690pF)の擬似負荷を挿入すると共に、振動子側容量素子C23とグランド間に同様に低インピーダンスとして容量素子Cb(690pF)の擬似負荷を挿入する。この状態でA点とB点の波形を実測する。
図4(a)は図3のA点に発生した電圧信号の波形であり、(b)は図3のB点に発生した電圧信号の波形である。この図から明らかなように(a)、(b)信号の波形は異なり、更に位相がほぼ180°ずれたものであることが解る。ここから、図3のA点とB点を接続する(本発明に基づく発振回路の構成)ことにより、A点とB点に発生した信号が重畳するので、位相のずれ及び波形の非完全比対称性により波形が充分に歪んだ電流(電圧)信号が発生することができる。即ち、図5は図2のC点の波形を示す図である。この波形から明らかなように、波形が急峻に立ち上がるよう大きく歪んだ電流信号をトランジスタTR2による低インピーダンスのベース接地増幅器に供給する。このときのスプリアス特性を図6に示す。図6は横軸に周波数、縦軸にレベルを示す。この図から、基本波(10MHz)のスプリアス5に比較して、2逓倍波(20MHz)6と3逓倍波(30MHz)7が、ほぼ同等レベルで発生していることがわかる。従って、この周波数の何れかに同調するよう高周波同調回路を設定することにより、基本波と同等レベルの逓倍波が容易に生成することが可能であることを示している。また、その他の逓倍波も基本波に対して15dBほどの減衰レベルで生成されていることがわかる。
【0009】
図7は図1の同調回路22の同調周波数を2逓倍(20MHz)に設定した場合の出力波形である。このように、歪みの少ない信号を出力することが可能である。その裏づけとして図7の波形のスプリアス図を測定した結果が図8である。
これから明らかなように、1段の同調回路で基本波(20MHz)8のレベルに対して1次高調波(30MHz)、3次高調波(50MHz)に対して、30dB以上のスプリアスを得ることができる。
図9は図1の同調回路22の同調周波数を3逓倍(30MHz)に設定した場合の出力波形である。このように、歪みの少ない信号を出力することが可能である。その裏づけとして図9の波形のスプリアス図を測定した結果が図10である。これから明らかなように、1段の同調回路で基本波(30MHz)12のレベルに対して1次高調波(40MHz)、2次高調波(50MHz)に対して、20dB弱のスプリアスを得ることができる。
以上のように、発振周波数を逓倍するために本発明では、コルピッツ発振回路側に発生した周波数信号と発振回路側接続端とは別側の圧電素子の一端に発生した周波数信号の波形の位相が180°異なることを利用して、これら周波数信号を合成して急峻な波形(歪みの大きな)信号を生成し、その信号を低インピーダンス増幅器で増幅した後、希望の周波数のみを同調回路により選択的に取り出すようにしたものであり、実測結果からも同調回路1段で、レベルの大きな逓倍波を生成することが実証できた。また、その逓倍波のスプリアスは、基本波に対して高調波のレベルが低く、波形品質の高い信号が取り出せることが判明した。
また、同調回路のトランジスタのベースを容量素子を介して接地することにより、ベース接地増幅回路を構成することができるため、高周波特性に優れ、入力インピーダンスが低く出力インピーダンスが高く構成でき、電圧利得を大きくとることができる。
【0010】
【発明の効果】
以上記載のごとく請求項1の発明によれば、発振回路の容量素子と圧電素子側容量素子の波形を合成して増幅するので、振動子電流を増加することなしに急峻な波形を生成することができ、高いレベルの逓倍周波数を取り出すことができる。
また請求項2では、歪み波形をベース接地型低インピーダンス増幅器により増幅するので、高周波特性に優れ、電圧利得を大きくとることができる。
また請求項3では、低インピーダンス増幅器が歪み波形の増幅用として独立に構成され、そのコレクタに同調回路が接続されているので、振動子電流を増加することなく高いレベルの逓倍波を取り出すことができる。
また請求項4では、コルピッツ発振回路の位相の異なる発振波形を合成するので、歪み波形の立ち上がりが急峻となり、高次の高調波を高いレベルで生成することができる。
また請求項5では、互いに略180°位相が異なる波形を合成するので、容易にパルス状の波形を生成することができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係るコルピッツ発振による逓倍回路の回路図である。
【図2】本発明の実施形態の各部品の定数を決定した実施回路である。
【図3】本発明の逓倍回路の動作を更に詳細に説明するための説明図である。
【図4】本発明の図3のA、B点の波形を示す図である。
【図5】本発明の図2のC点の波形を示す図である。
【図6】本発明のベース波形のスプリアス図である。
【図7】本発明の2逓倍出力波形の図である。
【図8】本発明の2逓倍出力波形のスプリアス図である。
【図9】本発明の3逓倍出力波形の図である。
【図10】本発明の3逓倍出力波形のスプリアス図である。
【図11】従来のコルピッツ発振による逓倍回路の回路図である。
【符号の説明】
TR1 発振用トランジスタ、TR2 トランジスタ、R3 エミッタ抵抗、R1、R2 バイアス抵抗、R4 R5 エミッタ抵抗、ベースに抵抗、Xtal 圧電振動子、C3、C4、C5、C6 容量素子、L1 インダクタ
【発明の属する技術分野】
本発明は、圧電発振器の逓倍回路に関し、さらに詳しくは、高調波による逓倍回路に関するものである。
【0002】
【従来の技術】
周波数を逓倍する方法には各種あるが、最も一般的な方法は、発振波形を故意に歪ませて、その歪み波形に含まれる高調波成分から希望する周波数に同調させて取り出す方法である。この方法は波形を故意に歪ませるために発振回路の振動子に流す電流(以下、振動子電流と記す)を極力大きくする必要があり、振動子に大きな機械的ストレスが加わることから、発振周波数の飛びや振動子の信頼性の点で問題があった。
図11は、従来のコルピッツ発振回路による逓倍回路の回路図である。この逓倍回路は、発振用トランジスタTR11のベース・接地間に負荷容量の一部となる容量素子C11と容量素子C12との直列回路を挿入接続し、この直列回路の接続中点と発振用トランジスタTR11のエミッタとを接続すると共に、エミッタ抵抗R14を接続する。更に、発振用トランジスタTR11のベースに抵抗R12及び抵抗R13とから成るベースバイアス回路を接続すると共に、発振用トランジスタTR11のベース・接地間に圧電振動子Xtalと容量素子C13の直列回路を挿入接続し、更に、発振用トランジスタTR11のコレクタにカスケード接続したトランジスタTR12を接続し、トランジスタTR12のコレクタにインダクタL11と並列接続した容量素子C15、C16からなる高調波同調回路を接続し、同じくベースに抵抗R11から成るベースバイアス回路を接続すると共に、容量素子C14によりベースを接地したものである。
この回路では、トランジスタTR11によるコルピッツ発振回路にTR12のベース接地増幅・逓倍回路を付加し、インダクタL11と並列接続した容量素子C15、C16からなる高調波同調回路により所望の周波数信号成分を選択的に発振させ出力を得る構成である。
また、振動子電流の増加を抑えた従来技術として、実開平6−52219号公報には、逓倍型の圧電発振器に電気的に周波数を可変できる回路を付加して、高い周波数でしかも周波数可変幅の広い発振器を簡易に実現する方法について開示されている。それによると、圧電振動子を用いた発振回路のコレクタ側にLC同調回路を接続して、前記発振回路の発振周波数を逓倍して出力する逓倍型の圧電発振器の発振回路に電気的に発振周波数を可変する回路を付加することによって、高い周波数でしかも周波数の可変幅の広い逓倍型の発振器を簡易に実現するとしている。
【特許文献1】実開平6−52219号公報
【0003】
【発明が解決しようとする課題】
以上のように、図11の従来回路では、トランジスタTR12で充分に波形を歪ませて高調波を発生させるために、トランジスタTR11を飽和動作させ発振段の発振レベルを強くする必要から、振動子電流を大きくしなければならなかった。
本発明は、かかる課題に鑑み、振動子電流を抑圧しながら充分な波形歪みによる優れたスプリアス特性を有する逓倍回路を提供することを目的とする。
【0004】
【課題を解決するための手段】
本発明はかかる課題を解決するために、請求項1は、所定の周波数で励振される圧電素子を備えた圧電振動子、及び前記圧電素子に電流を流して前記圧電素子を励振させる発振用増幅器とを有するコルピッツ発振回路と、該コルピッツ発振回路の発振波形に含まれる高調波に同調する同調回路と、を備えた逓倍回路であって、前記コルピッツ発振回路の容量素子及び前記圧電素子側容量素子の接地側を互いに接続し、該接続点を低入力インピーダンス増幅器の入力端子に接続し、該低入力インピーダンス増幅器の出力側に前記同調回路を設けたことを特徴とする。
発振周波数を逓倍するためには、発振波形からできるだけ高次の高調波が大きなレベルで取り出せることが好ましい。それには、歪み波形を極力多くの高調波が含むように急峻な波形とすることが必要である。しかし、それに伴って振動子電流が増加しては従来の課題を解決することはできない。そこで、本発明ではコルピッツ発振回路の容量素子と圧電素子側容量素子の波形の位相が180°異なることを利用して、その波形を合成して急峻な波形を生成し、その波形を低インピーダンス増幅器で増幅して希望の周波数に同調させて取り出す。
かかる発明によれば、発振回路の容量素子と圧電素子側容量素子の波形を合成して増幅するので、振動子電流を増加することなしに急峻な波形を生成することができ、高いレベルの逓倍周波数を取り出すことができる。
請求項2は、前記低インピーダンス増幅器は、増幅用トランジスタと、該トランジスタのベースを所定の電位でバイアスするバイアス抵抗器と、エミッタと接地間に接続されたエミッタ抵抗器と、を備え、前記ベースと接地間に容量素子を挿入してベース接地増幅回路を形成したことを特徴とする。
トランジスタのベースを容量素子を介して接地することにより、ベース接地増幅回路を構成することができる。この回路は高周波特性に優れ、入力インピーダンスが低く出力インピーダンスが高く構成でき、電圧利得を大きくとることができる。
かかる発明によれば、歪み波形をベース接地型低インピーダンス増幅器により増幅するので、高周波特性に優れ、電圧利得を大きくとることができる。
【0005】
請求項3は、前記同調回路は、前記低インピーダンス増幅器のコレクタ側に接続されていることを特徴とする。
従来の逓倍回路は、高周波特性を良くするために、2つのトランジスタをカスケード接続し、一方のトランジスタのコレクタ側に同調回路を接続して出力を取り出していた。本発明では、カスケード接続せず、一方のトランジスタは歪み波形の増幅用として独立に構成し、そのコレクタに流れる歪み波形に同調するように同調回路を挿入して構成される。
かかる発明によれば、低インピーダンス増幅器が歪み波形の増幅用として独立に構成され、そのコレクタに同調回路が接続されているので、振動子電流を増加することなく高いレベルの逓倍波を取り出すことができる。
請求項4は、前記コルピッツ発振回路の位相の異なる励振信号を合成することにより、前記励振信号の波形を歪ませ、該歪み信号に含まれる高調波を取り出すことを特徴とする。
発振波形を歪ませるには、振動子電流を可能な限り多くする必要があった。しかし、振動子電流を増加させると振動子の寿命の問題が発生するので、本発明では他の方法として、発振波形の位相がずれた波形を2種類合成することにより、波形を急峻にする方法を採用した。この急峻な波形には高次の高調波スプリアスが含まれることが知られている。
かかる発明によれば、コルピッツ発振回路の位相の異なる発振波形を合成するので、歪み波形の立ち上がりが急峻となり、高次の高調波を高いレベルで生成することができる。
請求項5は、前記コルピッツ発振回路の容量素子及び前記圧電素子側容量素子の接地側の発振波形は、互いに略180°位相が異なる波形であることを特徴とする。
2種類の波形の位相が最も異なるのはお互いの波形が180°の位相差がある場合である。しかも、その合成波形がパルス状になることが好ましい。
かかる発明によれば、互いに略180°位相が異なる波形を合成するので、容易にパルス状の波形を生成することができる。
【0006】
【発明の実施の形態】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図1は本発明の実施形態に係る逓倍回路を備えた発振回路の回路図である。同図に示す逓倍回路は、発振用トランジスタTR1のベースとトランジスタTR2のエミッタとの間に負荷容量の一部となる容量素子C1と容量素子C2との直列回路を挿入接続し、この直列回路の接続中点Dと発振用トランジスタTR1のエミッタとを接続すると共に、接続中点Dにエミッタ抵抗R3を接続する。更に、発振用トランジスタTR1のベースに抵抗R1及び抵抗R2とから成るベースバイアス回路を接続すると共に、発振用トランジスタTR1のベースとトランジスタTR2のエミッタとの間に圧電振動子Xtalと容量素子C3との直列回路を挿入接続する。また、トランジスタTR2のコレクタには容量素子C5及びC6からなる直列回路とインダクタL1との並列回路である高調波同調回路22を接続し、トランジスタTR2のベースと接地との間に抵抗R4から成るベースバイアス回路を接続すると共に、容量素子C4によりトランジスタTR2のベースを交流的に接地し、トランジスタTR2のエミッタにエミッタ抵抗R5を接続したものである。そして、出力信号は容量素子C5、C6の接続中点Eから取り出す構成とした。また、パス容量素子C7、C8がVccと接地間に接続されている。
【0007】
次に、図1を参照して本実施形態に係るコルピッツ発振回路による逓倍回路の概略動作について説明する。発振用トランジスタTR1、容量素子C1、C2、圧電振動子Xtal、容量素子C3、エミッタ抵抗R3、及び抵抗R1、R2とから成るベースバイアス回路で構成されるエリアがコルピッツ発振回路20を示す。また、トランジスタTR2、抵抗R4、R5、容量素子C4がベース接地増幅回路21を示す。尚、高調波同調回路22はL1、C5、C6の値を適宜決定することにより、希望する周波数に同調させることができる。コルピッツ発振回路20の動作は周知であるので、ここでは説明を省略する。先ず、コルピッツ発振回路20の容量素子C2からトランジスタTR2へ供給される信号電流の位相と、容量素子C3からトランジスタTR2へ供給される信号電流の位相とにずれがあるため、これら信号電流合成信号であるトランジスタTR2のエミッタに供給される電流波形は歪んだものとなる。そして、その歪み信号がトランジスタTR2のコレクタから、高調波同調回路22に供給されるので、高調波同調回路22により選択された所望の周波数成分信号のみがOUT端子から出力される。
次に、図2は、図1の実施形態の回路の各部品の定数を決定した実施回路である。この実施回路では、C1=51pF、C2=200pF、C3=100pF、C4、C8=0.1μF、C5、C6=120pF、C7=10μF、L1=1μH、R1、R2、R3=10KΩ、R4=390Ω、R5=330Ω、TR1、TR2=2SC3732、Xtal=10MHzとして構成している。
【0008】
先ず、本発明の逓倍回路の動作を更に詳細に説明するために、図3に示す一般的なコルピッツ発振回路を用いて説明する。同図に示すように、トランジスタTR21のエミッタ側の容量素子C22とグランド間に低インピーダンスとして容量素子Ca(690pF)の擬似負荷を挿入すると共に、振動子側容量素子C23とグランド間に同様に低インピーダンスとして容量素子Cb(690pF)の擬似負荷を挿入する。この状態でA点とB点の波形を実測する。
図4(a)は図3のA点に発生した電圧信号の波形であり、(b)は図3のB点に発生した電圧信号の波形である。この図から明らかなように(a)、(b)信号の波形は異なり、更に位相がほぼ180°ずれたものであることが解る。ここから、図3のA点とB点を接続する(本発明に基づく発振回路の構成)ことにより、A点とB点に発生した信号が重畳するので、位相のずれ及び波形の非完全比対称性により波形が充分に歪んだ電流(電圧)信号が発生することができる。即ち、図5は図2のC点の波形を示す図である。この波形から明らかなように、波形が急峻に立ち上がるよう大きく歪んだ電流信号をトランジスタTR2による低インピーダンスのベース接地増幅器に供給する。このときのスプリアス特性を図6に示す。図6は横軸に周波数、縦軸にレベルを示す。この図から、基本波(10MHz)のスプリアス5に比較して、2逓倍波(20MHz)6と3逓倍波(30MHz)7が、ほぼ同等レベルで発生していることがわかる。従って、この周波数の何れかに同調するよう高周波同調回路を設定することにより、基本波と同等レベルの逓倍波が容易に生成することが可能であることを示している。また、その他の逓倍波も基本波に対して15dBほどの減衰レベルで生成されていることがわかる。
【0009】
図7は図1の同調回路22の同調周波数を2逓倍(20MHz)に設定した場合の出力波形である。このように、歪みの少ない信号を出力することが可能である。その裏づけとして図7の波形のスプリアス図を測定した結果が図8である。
これから明らかなように、1段の同調回路で基本波(20MHz)8のレベルに対して1次高調波(30MHz)、3次高調波(50MHz)に対して、30dB以上のスプリアスを得ることができる。
図9は図1の同調回路22の同調周波数を3逓倍(30MHz)に設定した場合の出力波形である。このように、歪みの少ない信号を出力することが可能である。その裏づけとして図9の波形のスプリアス図を測定した結果が図10である。これから明らかなように、1段の同調回路で基本波(30MHz)12のレベルに対して1次高調波(40MHz)、2次高調波(50MHz)に対して、20dB弱のスプリアスを得ることができる。
以上のように、発振周波数を逓倍するために本発明では、コルピッツ発振回路側に発生した周波数信号と発振回路側接続端とは別側の圧電素子の一端に発生した周波数信号の波形の位相が180°異なることを利用して、これら周波数信号を合成して急峻な波形(歪みの大きな)信号を生成し、その信号を低インピーダンス増幅器で増幅した後、希望の周波数のみを同調回路により選択的に取り出すようにしたものであり、実測結果からも同調回路1段で、レベルの大きな逓倍波を生成することが実証できた。また、その逓倍波のスプリアスは、基本波に対して高調波のレベルが低く、波形品質の高い信号が取り出せることが判明した。
また、同調回路のトランジスタのベースを容量素子を介して接地することにより、ベース接地増幅回路を構成することができるため、高周波特性に優れ、入力インピーダンスが低く出力インピーダンスが高く構成でき、電圧利得を大きくとることができる。
【0010】
【発明の効果】
以上記載のごとく請求項1の発明によれば、発振回路の容量素子と圧電素子側容量素子の波形を合成して増幅するので、振動子電流を増加することなしに急峻な波形を生成することができ、高いレベルの逓倍周波数を取り出すことができる。
また請求項2では、歪み波形をベース接地型低インピーダンス増幅器により増幅するので、高周波特性に優れ、電圧利得を大きくとることができる。
また請求項3では、低インピーダンス増幅器が歪み波形の増幅用として独立に構成され、そのコレクタに同調回路が接続されているので、振動子電流を増加することなく高いレベルの逓倍波を取り出すことができる。
また請求項4では、コルピッツ発振回路の位相の異なる発振波形を合成するので、歪み波形の立ち上がりが急峻となり、高次の高調波を高いレベルで生成することができる。
また請求項5では、互いに略180°位相が異なる波形を合成するので、容易にパルス状の波形を生成することができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係るコルピッツ発振による逓倍回路の回路図である。
【図2】本発明の実施形態の各部品の定数を決定した実施回路である。
【図3】本発明の逓倍回路の動作を更に詳細に説明するための説明図である。
【図4】本発明の図3のA、B点の波形を示す図である。
【図5】本発明の図2のC点の波形を示す図である。
【図6】本発明のベース波形のスプリアス図である。
【図7】本発明の2逓倍出力波形の図である。
【図8】本発明の2逓倍出力波形のスプリアス図である。
【図9】本発明の3逓倍出力波形の図である。
【図10】本発明の3逓倍出力波形のスプリアス図である。
【図11】従来のコルピッツ発振による逓倍回路の回路図である。
【符号の説明】
TR1 発振用トランジスタ、TR2 トランジスタ、R3 エミッタ抵抗、R1、R2 バイアス抵抗、R4 R5 エミッタ抵抗、ベースに抵抗、Xtal 圧電振動子、C3、C4、C5、C6 容量素子、L1 インダクタ
Claims (5)
- 所定の周波数で励振される圧電素子を備えた圧電振動子、及び前記圧電素子に電流を流して前記圧電素子を励振させる発振用増幅器とを有するコルピッツ発振回路と、該コルピッツ発振回路の発振波形に含まれる高調波に同調する同調回路と、を備えた逓倍回路であって、
前記コルピッツ発振回路の容量素子及び前記圧電素子側容量素子の接地側を互いに接続し、該接続点を低入力インピーダンス増幅器の入力端子に接続し、該低入力インピーダンス増幅器の出力側に前記同調回路を設けたことを特徴とする圧電発振器の逓倍回路。 - 前記低インピーダンス増幅器は、増幅用トランジスタと、該トランジスタのベースを所定の電位でバイアスするバイアス抵抗器と、エミッタと接地間に接続されたエミッタ抵抗器と、を備え、前記ベースと接地間に容量素子を挿入してベース接地増幅回路を形成したことを特徴とする請求項1に記載の圧電発振器の逓倍回路。
- 前記同調回路は、前記低インピーダンス増幅器のコレクタ側に接続されていることを特徴とする請求項1、又は2に記載の圧電発振器の逓倍回路。
- 前記コルピッツ発振回路の位相の異なる励振信号を合成することにより、前記励振信号の波形を歪ませ、該歪み信号に含まれる高調波を取り出すことを特徴とする請求項1乃至3の何れか一項に記載の圧電発振器の逓倍回路。
- 前記コルピッツ発振回路の容量素子及び前記圧電素子側容量素子の接地側の発振信号は、互いに略180°位相が異なる信号であることを特徴とする請求項1又は4に記載の圧電発振器の逓倍回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002265002A JP2004048630A (ja) | 2002-09-11 | 2002-09-11 | 圧電発振器の逓倍回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002265002A JP2004048630A (ja) | 2002-09-11 | 2002-09-11 | 圧電発振器の逓倍回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004048630A true JP2004048630A (ja) | 2004-02-12 |
Family
ID=31712364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002265002A Withdrawn JP2004048630A (ja) | 2002-09-11 | 2002-09-11 | 圧電発振器の逓倍回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004048630A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008035409A (ja) * | 2006-07-31 | 2008-02-14 | Nippon Dempa Kogyo Co Ltd | 感知装置 |
-
2002
- 2002-09-11 JP JP2002265002A patent/JP2004048630A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008035409A (ja) * | 2006-07-31 | 2008-02-14 | Nippon Dempa Kogyo Co Ltd | 感知装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100457939B1 (ko) | 고주파 수정발진기 | |
EP0893878A3 (en) | High frequency oscillating circuit | |
US20120081187A1 (en) | Oscillator | |
JP2007150461A (ja) | コルピッツ型発振回路 | |
JP2004048630A (ja) | 圧電発振器の逓倍回路 | |
US7369007B2 (en) | Oscillating circuit for suppressing second harmonic wave | |
US4843349A (en) | UHF crystal oscillator | |
CN100559709C (zh) | 高频晶体振荡器和高频信号产生方法 | |
US7292108B2 (en) | Voltage controlled oscillator for frequency synthesizer | |
JPH04134913A (ja) | 水晶発振器 | |
JP2553281B2 (ja) | 水晶振動子を有する発振回路 | |
JP4161699B2 (ja) | 圧電発振器の逓倍発振回路 | |
JP2004266583A (ja) | 圧電発振器 | |
JP6601710B2 (ja) | 発振装置 | |
JP3875498B2 (ja) | 高周波数の水晶発振器 | |
US20020135430A1 (en) | High-frequency oscillator | |
JPS6115609B2 (ja) | ||
JP2005101964A (ja) | 高周波逓倍発振回路 | |
JP4178874B2 (ja) | 発振器およびそれを用いた電子装置 | |
JP4435637B2 (ja) | 逓倍型の水晶発振器 | |
JP2004187012A (ja) | 周波数選択型圧電発振器 | |
JPH066594Y2 (ja) | オ−バ−ト−ン水晶発振回路 | |
JP2001244735A (ja) | 発振回路 | |
JPH0743003U (ja) | 圧電発振器 | |
JP2007096524A (ja) | 逓倍発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050909 |
|
A761 | Written withdrawal of application |
Effective date: 20070807 Free format text: JAPANESE INTERMEDIATE CODE: A761 |