JP2004045662A - Display device and driving method therefor - Google Patents

Display device and driving method therefor Download PDF

Info

Publication number
JP2004045662A
JP2004045662A JP2002201867A JP2002201867A JP2004045662A JP 2004045662 A JP2004045662 A JP 2004045662A JP 2002201867 A JP2002201867 A JP 2002201867A JP 2002201867 A JP2002201867 A JP 2002201867A JP 2004045662 A JP2004045662 A JP 2004045662A
Authority
JP
Japan
Prior art keywords
signal line
data signal
charge storage
pixel
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002201867A
Other languages
Japanese (ja)
Other versions
JP4433660B2 (en
Inventor
Yasuyoshi Kaize
海瀬　泰佳
Mutsumi Nakajima
中島　睦
Masashi Tanaka
田中　匡祉
Takaharu Takahashi
高橋　敬治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002201867A priority Critical patent/JP4433660B2/en
Publication of JP2004045662A publication Critical patent/JP2004045662A/en
Application granted granted Critical
Publication of JP4433660B2 publication Critical patent/JP4433660B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display device which sufficiently reduces its power consumption without degrading a display quality. <P>SOLUTION: Each pixel part 8 is provided with a pixel charge storage capacity varying circuit 15, and each data signal line 5_n is provided with a data signal line charge storage capacity varying circuit 18, and pixel charge storage capacities and data signal line charge storage capacities are varied in accordance with a frame frequency. At the time of driving with a high frame frequency, pixel charge storage capacities are reduced because a charge holding period is short and charge holding capabilities are not required. In this case, data is sufficiently supplied from a data signal line driving circuit 17 by reducing the data signal line charge storage capacities though a charge write period is short. At the time of driving with a low frame frequency, pixel charge storage capacities are increased because the charge holding period is relatively long and high charge holding capabilities are required. In this case, data is sufficiently supplied from the data signal line driving circuit 17 regardless of increase of the data signal line charge storage capacities because the charge write period is long. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、表示装置およびその駆動方法に関し、特に、低消費電力で高精細な画像表示を実現することが可能で、例えば携帯電話や小型情報端末機器などの表示デバイスとして好適に用いられるアクティブマトリクス型液晶表示装置などの表示装置およびその駆動方法に関する。
【０００２】
【従来の技術】
従来、アクティブマトリクス型液晶表示装置は、陰極線管（ＣＲＴ）に代わるディスプレイデバイスとして、各種情報処理機器の表示装置、またはポータブル型テレビジョンセットや壁掛け型テレビジョンセットなどに広く用いられている。特に、近年では、薄型化および軽量化が可能なディスプレイデバイスとして液晶表示装置が注目されており、いわゆるノートブック型パーソナルコンピュータのような携帯型の情報処理機器などに用いられている。
【０００３】
このような液晶表示装置の中でも、特に、多結晶シリコン（以下、Ｐ−Ｓｉと略称する）を用いた薄膜トランジスタ（ＴｈｉｎＦｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ：以下、ＴＦＴと略称する）をスイッチング素子として画素部に設けると共に、同様な構造を有するＴＦＴをスイッチング素子アレイ基板の周縁部にも設けて駆動回路を構成した駆動回路一体型のアクティブマトリクス型液晶表示装置に関する研究および開発が盛んに行われている。
【０００４】
以下、従来のアクティブマトリクス型液晶表示装置の構成およびその動作について説明する。
【０００５】
図６は、従来の一般的な液晶表示装置における主要部の概略構成を示す等価回路図である。
【０００６】
図６において、この液晶表示装置は、スイッチ素子アレイ基板１００上の表示領域１０１に複数のデータ信号線１０２および複数の走査信号線１０３が互いに交差するように配線され、両配線１０２，１０３で囲まれる格子状の領域に画素部１０４が縦方向および横方向にマトリクス状に配設されて構成されている。
【０００７】
各画素部１０４には画素電極１０５が設けられており、各画素電極１０５はそれぞれ、両配線１０２，１０３の交差部近傍に設けられ、制御端子（ゲート電極）が走査信号線１０３に接続された画素部スイッチ素子１０６を介してデータ信号線１０２と接続されている。
【０００８】
スイッチ素子アレイ基板１００は、所定の間隙を保持しつつ対向配置される対向基板（図示せず）との間に液晶層が挟持されて周囲が封止されており、対向基板上に設けられた対向電極１０７とスイッチ素子アレイ基板１００上に設けられた画素電極１０５との間に液晶容量（液晶セル）１０８が構成される。
【０００９】
また、液晶容量１０８と並列に、画素部スイッチ素子１０６の後段である画素電極１０５に一端が接続され、他端が電荷蓄積容量電極線（Ｃｓ線）１０９に接続された画素電荷蓄積容量（補助容量）１１０が設けられている。
【００１０】
さらに、表示領域１０１の外側には、上記データ信号線１０２にデータ信号を供給するデータ信号線駆動回路１１１および走査信号線１０３に走査信号を供給する走査信号線駆動回路１１２が設けられている。
【００１１】
一般に、データ信号線駆動回路１１１および走査信号線駆動回路１１２などの駆動回路としては、シフトレジスタ型の駆動回路などのような液晶駆動回路ＩＣを液晶表示装置に外付けする構成のものが用いられる。また、例えばＰ−ＳｉＴＦＴを画素部スイッチ素子１０６として用いた場合には、駆動回路１１１，１１２をＰ−Ｓｉ　ＴＦＴにて同一基板（上記スイッチ素子アレイ基板１００）上に直接形成する駆動回路一体型の液晶表示装置も提案されている。このＰ−ＳｉＴＦＴを、６００度以下のプロセス温度にて形成することによって、一般的なガラス基板を用いて駆動回路一体型の液晶表示装置を作製することができる。
【００１２】
上記構成により、従来の液晶表示装置の動作を説明する。
【００１３】
まず、走査信号線駆動回路１１２によって、ある任意の走査信号線１０３が選択されると、その走査信号線１０３に画素部スイッチ素子１０６を導通状態とする走査信号が供給され、その走査信号線１０３に接続されている画素部スイッチ素子１０６が導通状態となる。
【００１４】
このとき、データ信号線駆動回路１１１によって画像データに対応したデータ信号線１０２が選択されて、そのデータ信号線１０２にビデオ信号の画像データに対応した電圧（データ信号）が印加され、データ信号線電荷蓄積容量（図示せず）に蓄えられる。ここで、データ信号線電荷蓄積容量とは、各データ信号線１０２と、各画素電極１０５、各走査信号線１０３、Ｃｓ線１０９および対向電極１０７との間（絶縁膜部分）に形成される容量である。
【００１５】
選択された走査信号線１０３および選択されたデータ信号線１０２に接続されている画素部スイッチ素子１０６を介して、データ信号線１０２からデータ信号線電荷蓄積容量に蓄えられた電荷が画素電荷蓄積容量１１０に供給されて蓄積されると共に、その電圧がその画素部スイッチ素子１０６に接続された画素電極１０５に書き込まれる。この電圧が液晶セル（液晶容量）１０８に印加され、その電位に対応して液晶層内で液晶分子の配向状態が変化し、光が変調されることによって画像表示が行われる。
【００１６】
データ信号線１０２は、水平走査期間中に、データ信号線駆動回路１１１によって左右何れか一方の端から他方の端へと順次選択される。また、走査信号線１０３については、ある任意の走査信号線１０３に接続された一列分の画素部に対してビデオ信号の書き込みが終了すると、次の走査信号線１０３が選択される。このようにして、走査信号線１０３が上から下またはその逆の方向で線順次に選択され、この走査選択が終端の走査信号線１０３にまで達すると、再び、最初の走査信号線１０３に戻って上記動作が繰り返される。このような線順次走査を繰り返して、液晶表示装置の画面全体の画像が選択されて表示され、垂直走査期間毎の画面１フレーム（または１フィールド）が形成される。
【００１７】
以上のような液晶表示装置において、その最大の利点は、一般に、薄型・軽量であるという点である。この利点を活用して、液晶表示装置は、ノートブック型パーソナルコンピュータなどのような携帯情報処理装置のディスプレイデバイスとして搭載されるようになってきている。
【００１８】
ところで、ノートブック型パーソナルコンピューターなどの携帯型情報処理装置は、携帯可能とする必要があるため、一般に、バッテリー駆動方式が採用されている。したがって、現状では、一回の充電によって継続使用可能な時間は、バッテリーの電力容量に依存しており、限界がある。そこで、一回の充電によって継続使用可能な時間を、より長くするための方法が、種々試みられている。そのためには、バッテリー自体の電力容量の増大を図ることは言うまでもなく、その一方で、液晶表示装置の低消費電力化が重要な課題となっている。
【００１９】
特に、近年では、バッテリーに対しては携帯可能であることが要求されているので、その重量を増やすことなく、電力容量を増大させる必要がある。しかしながら、バッテリーの電力容量密度（容量／重量）の向上については、一般的に用いられているバッテリーにおいては、既に、技術的な限界に近づいており、これ以上の大幅な向上は、実際上、ほとんど望むことができない。したがって、もう一方の課題である、液晶表示装置の低消費電力化が、さらに重要となっている。
【００２０】
液晶表示装置において低消費電力化を図るためには、主として、二つの方法が考えられる。
【００２１】
第１の方法は、液晶表示装置が非発光素子であることにより必要とされる照明光において、その照明光を供給するために必要とされる電力を低減化することである。
【００２２】
しかしながら、バックライトを用いた液晶表示装置においては、そのバックライトの発光効率および利用効率の向上については、ほとんど限界に近づいている。しかも、ＴＦＴを用いたアクティブマトリクス型液晶表示装置においては、さらなる画面の高精細化および多画素化に伴って、さらに画素部開口率が低下する傾向にあるため、バックライトの観点から低消費電力化を図ることは困難であるという問題がある。
【００２３】
液晶表示装置の低消費電力化を図るための第２の方法としては、液晶表示装置において、画面に画像を表示するために必要とされる駆動電力を低減することが考えられる。
【００２４】
しかしながら、従来の液晶表示装置では、このような駆動電力量を大幅に低減することは、非常に困難である。そこで、従来から、十分な低消費電力化と良好な表示品位とを両立させるための研究開発が精力的に行われており、例えば、特開２００１−３１２２５３号公報には、消費電力を低減する駆動方法が開示されている。
【００２５】
この駆動方法では、各画素がマトリクス状に配置されてなる表示画面の各ラインを複数の走査信号線により線順次に選択して走査し、選択されたラインの画素にデータ信号線からデータ信号を供給して表示を行う表示装置の駆動方法において、上記画面を１回走査する走査期間よりも長く、かつ、全走査信号線を非走査状態とする休止期間（非走査期間）を設けて、上記走査期間と休止期間との和を１垂直期間とし、走査期間と休止期間とを垂直期間毎に繰り返す。例えば、走査期間を通常用いられている６０Ｈｚ相当の時間に設定すると、それよりも長い休止期間が存在するために、垂直周波数が３０Ｈｚよりも低い周波数となる。この走査期間と休止期間とは、静止画や動画など、表示したい画像の動きの程度に応じて、適宜設定することができる。
【００２６】
この駆動方法によれば、休止期間に全走査信号線が非走査状態となるため、データ信号の供給周波数を減少させることができる。したがって、アクティブマトリクス型の液晶表示装置など、明るさ、コントラスト、応答速度、階調性などといった基本的な表示品位を確保することができるマトリクス型表示装置において、データ信号の供給周波数に正比例して増加するデータ信号線駆動回路の消費電力を、上記表示品位を犠牲にすることなく容易かつ大幅に削減できる。
【００２７】
【発明が解決しようとする課題】
しかしながら、上記特開２００１−３１２２５３号公報の駆動方法では、全走査信号線を非走査状態とする休止期間の間、各画素部に書き込まれた電荷（データ）を十分保持することができなければ、各画素で発生する明るさの変化が「ちらつき」として知覚される。このため、画素電荷蓄積容量を大きくすることにより電荷保持特性を高める必要がある。
【００２８】
ここで、画素電荷蓄積容量とデータ信号線電荷蓄積容量との関係について説明する。
【００２９】
走査信号線駆動回路によって、ある任意の走査信号線が選択されると、その走査信号線に接続されている画素部スイッチ素子が導通状態になる。
【００３０】
このとき、データ信号線駆動回路によって画像データに対応したデータ信号線が選択されて、そのデータ信号線にビデオ信号の画像データに対応した電圧が印加され、データ信号線電荷蓄積容量に蓄えられる。ここで、データ信号線電荷蓄積容量とは、各データ信号線と、各画素電極、各走査信号線、Ｃｓ線および対向電極との間に形成される容量である。
【００３１】
選択された走査信号線および選択状態のデータ信号線に接続されている画素部スイッチ素子を介して、データ信号線からデータ信号線電荷蓄積容量に蓄えられた電荷が画素電荷蓄積容量に供給されて蓄積されると共にその電圧が画素電極に書き込まれる。
【００３２】
この際、画素電荷蓄積容量に対してデータ信号線電荷蓄積容量が十分に大きい値でなければ、画素電極へのデータ書き込み時（電荷転送時）に、電圧低下が生じる。この問題を防ぐために、画素電荷蓄積容量を大きく設定した場合には、それに対応させて、データ信号線電荷蓄積容量を大きく設定する必要がある。
【００３３】
ここで、静止画や動画など、表示したい画像の動きの程度に応じて、例えば、１垂直期間が走査期間と垂直帰線期間とから構成される通常駆動方法、および、上述したような１垂直期間が走査期間と走査期間よりも長い非走査期間（休止期間）とから構成される低フレーム周波数駆動方法を、適宜切り替えるアクティブマトリクス型液晶表示装置、または、１垂直期間が走査期間と垂直帰線期間とから構成され、かつ、データ信号の供給周波数に合わせて適宜フレーム周波数を切り替えるアクティブマトリクス型液晶表示装置においては、当然のことながら、低フレーム周波数駆動時に要求される電荷保持特性を満たすことができるように、画素電荷蓄積容量を大きく設定しておく必要がある。
【００３４】
したがって、データ信号線電荷蓄積容量についても、画素電荷蓄積容量に対して大きく設定する必要があり、このデータ信号線電荷蓄積容量をサンプリング期間内に充分に充電することができるような駆動能力を有するサンプリング回路、および、そのサンプリング回路を駆動する駆動電流を供給するための電流増幅回路が必要となる。
【００３５】
このため、上述したように、低フレーム周波数駆動によってデータ信号線の供給周波数を減少させても、大きく設定した画素電荷蓄積容量に対する電荷保持特性を満たすために駆動能力を向上させた分だけ、データ信号線駆動回路の消費電力を低減することができず、これにより、液晶表示装置の消費電力をさらに削減することが妨げられていた。
【００３６】
本発明は、上記従来の問題を解決するもので、表示品位を低下させることなく、消費電力を充分に削減できる表示装置およびその駆動方法を提供することを目的とする。
【００３７】
【課題を解決するための手段】
本発明の表示装置は、走査信号が供給される複数の走査信号線と、データ信号が供給される複数のデータ信号線とが互いに交叉して配置され、両信号線の交叉部毎に画素部がそれぞれ配置され、該走査信号が該複数の走査信号線に供給され、該走査信号が供給された画素部毎に該データ信号を該データ信号線を介して供給することにより画面表示する表示装置において、第１容量可変信号に基づいて各画素部の画素電荷蓄積容量を制御する画素電荷蓄積容量可変回路と、第２容量可変信号に基づいて各データ信号線のデータ信号線電荷蓄積容量を制御するデータ信号線電荷蓄積容量可変回路とを備えており、そのことにより上記目的が達成される。ここでは、走査信号が、複数の走査信号線に順次供給されるとは限らず、例えば、走査信号が複数本の走査信号線に同時に供給される場合もあり、本願発明はその場合でも適用可能である。また、データ信号も、データ信号線を介して順次供給されるとは限らず、例えば、データ信号が複数本のデータ信号線に同時に供給される場合もあり、本願発明はその場合でも適用可能である。
【００３８】
また、好ましくは、本発明の表示装置において、走査信号線駆動回路から走査信号が供給される複数の走査信号線と、データ信号線駆動回路からデータ信号が供給される複数のデータ信号線とが互いに交叉して配置され、両信号線にて囲まれる格子状の領域毎に画素部が配置され、画素部は、両信号線の交叉部近傍に設けられた画素部スイッチ素子を介してデータ信号線に電気的に接続可能とされ、画素部スイッチ素子の制御端子は走査信号線に接続され、走査信号線に供給される走査信号によって画素部スイッチ素子が周期的に選択されて導通状態になり、前記データ信号線電荷蓄積容量に蓄積された電荷が該データ信号線から導通状態の画素部スイッチ素子を介して、該画素部の画素電極と対向電極との間に表示媒体が挟持された表示媒体容量に供給される。
【００３９】
さらに、好ましくは、本発明の表示装置における画素電荷蓄積容量可変回路は、二つの画素電荷蓄積容量部と画素電荷蓄積容量用スイッチ素子とを有し、前記画素部スイッチ素子から該画素電荷蓄積容量用スイッチ素子を介して二つの画素電荷蓄積容量部の一方に電荷供給可能とされ、該画素部スイッチ素子に二つの画素電荷蓄積容量部の他方が接続され、該画素電荷蓄積容量用スイッチ素子の制御端子に第１容量可変信号線が接続されている。
【００４０】
さらに、好ましくは、本発明の表示装置におけるデータ信号線電荷蓄積容量可変回路は、データ信号線電荷蓄積容量部とデータ信号線電荷蓄積容量用スイッチ素子とを有し、データ信号線からデータ信号線電荷蓄積容量用スイッチ素子を介してデータ信号線電荷蓄積容量部に電荷供給可能とされ、データ信号線電荷蓄積容量用スイッチ素子の制御端子に第２容量可変信号線が接続されている。
【００４１】
さらに、好ましくは、本発明の表示装置における第１容量可変信号線および第２容量可変信号線は共通接続されており、第１容量可変信号および第２容量可変信号は、フレーム周波数に応じて出力電圧レベルが変化する同一の容量可変信号である。
【００４２】
さらに、好ましくは、本発明の表示装置におけるデータ信号線駆動回路は、電流駆動能力の異なる複数のサンプリング回路を有し、データ信号線電荷蓄積容量に応じて複数のサンプリング回路から一つを選択する第１選択手段を有する。
【００４３】
さらに、好ましくは、本発明の表示装置において、データ信号線駆動回路として、電流駆動能力の異なる複数のデータ信号線駆動回路が設けられ、データ信号線荷蓄積容量に応じて複数のデータ信号線駆動回路から一つを選択する第２選択手段を有する。
【００４４】
さらに、好ましくは、本発明の表示装置におけるデータ信号線電荷蓄積容量可変回路は表示領域外に設けられている。
【００４５】
さらに、好ましくは、本発明の表示装置における画素電荷蓄積容量可変回路および前記データ信号線電荷蓄積容量可変回路は、該画素電荷蓄積容量およびデータ信号線電荷蓄積容量が共に大きいかまたは、該画素電荷蓄積容量およびデータ信号線電荷蓄積容量が共に小さいように設定制御される。
【００４６】
さらに、好ましくは、本発明の表示装置における画素電極の一部は、前記画素部スイッチ素子および前記画素電荷蓄積容量可変回路の少なくとも一方上に電気絶縁層を介して形成され、表面が光反射性を有する膜から構成されている。
【００４７】
さらに、好ましくは、本発明の表示装置における走査信号線駆動回路、前記データ信号線駆動回路および前記データ信号線電荷蓄積容量可変回路の少なくとも一つは、前記画素部スイッチ素子と同じ材料を用いて一体的に形成される。
【００４８】
さらに、好ましくは、本発明の表示装置におけるスイッチ素子は薄膜トランジスタからなる。
【００４９】
さらに、好ましくは、本発明の表示装置におけるスイッチ素子は多結晶シリコン薄膜トランジスタからなる。
【００５０】
さらに、好ましくは、本発明の表示装置におけるスイッチ素子は６００度以下のプロセス温度で作製されている。
【００５１】
本発明の表示装置の駆動方法は、請求項１〜１４の何れかに記載の表示装置における駆動方法であって、表示画像の種類に応じて画面を書き換える周期を切替制御しており、そのことにより上記目的が達成される。
【００５２】
また、好ましくは、本発明の表示装置の駆動方法において、１垂直期間が走査期間と垂直帰線期間とから構成され、かつデータ信号の供給周波数に合わせてフレーム周波数を切替制御する。
【００５３】
さらに、好ましくは、本発明の表示装置の駆動方法において、画素電荷蓄積容量可変回路および前記データ信号線電荷蓄積容量可変回路によって、前記フレーム周波数が高いときには該画素電荷蓄積容量およびデータ信号線電荷蓄積容量を小さく、前記フレーム周波数が低いときには、該画素電荷蓄積容量および該データ信号線電荷蓄積容量を大きく設定制御する。
【００５４】
さらに、好ましくは、本発明の表示装置の駆動方法において、１垂直期間が走査期間と垂直帰線期間とから構成される通常駆動方法と、１垂直期間が走査期間と該走査期間よりも長い休止期間とから構成される低フレーム周波数駆動方法とを切り替えて画面表示する。
【００５５】
さらに、好ましくは、本発明の表示装置の駆動方法において、画素電荷蓄積容量可変回路および前記データ信号線電荷蓄積容量可変回路によって、前記通常駆動方法による駆動時には、該画素電荷蓄積容量およびデータ信号線電荷蓄積容量を小さく、前記低フレーム周波数駆動方法による駆動時には、該画素電荷蓄積容量およびデータ信号線電荷蓄積容量を大きく設定制御する。
【００５６】
上記構成により、本発明の作用について説明する。
【００５７】
本発明にあっては、画素部のそれぞれに画素電荷蓄積容量を可変制御する画素電荷蓄積容量可変回路が設けられ、データ信号線のそれぞれにデータ信号線電荷蓄積容量を可変制御するデータ信号線電荷蓄積容量可変回路が設けられている。
【００５８】
まず、１垂直期間が走査期間と垂直帰線期間とから構成され、静止画や動画など、表示したい画像の動きの程度（データ信号の供給周波数）に応じてフレーム周波数を切り替える表示装置においては、高フレーム周波数駆動時には電荷保持期間が比較的短く、電荷保持特性はそれほど要求されないため、画素電荷蓄積容量を小さく設定することができる。また、高フレーム周波数駆動時には電荷書き込み期間も比較的短くなるが、データ信号線電荷蓄積容量および画素電荷蓄積容量を小さく設定することができるため、駆動能力が小さいサンプリング回路および電流増幅回路であっても、データ信号線駆動回路から画像データ（データ信号）を十分供給することができる。
【００５９】
一方、低フレーム周波数駆動時には電荷保持期間が比較的長く、高い電荷保持特性が要求されるが、画素電荷蓄積容量を大きく設定することによって、フリッカによる「ちらつき」などの表示品位低下を防ぐことができる。また、低フレーム周波数駆動時には電荷書き込み期間も比較的長くなるため、データ信号線電荷蓄積容量および画素電荷蓄積容量を大きく設定しても、容易にデータ信号線駆動回路から画像データ（データ信号）を供給することができる。また、画素電荷蓄積容量に合わせてデータ信号線電荷蓄積容量を大きく設定しても、電荷書き込み期間も比較的長くなるため、画素電極へのデータ書き込み時（電荷転送時）に電圧低下を生じることなく、任意の画像データを書き込むことができる。
【００６０】
したがって、サンプリング回路および電流増幅回路の駆動能力を必要最低限に抑えて、明るさ、コントラスト、階調性などの基本的な表示品位をそれぞれ満たした状態で、フレーム周波数に正比例して増加するデータ信号線駆動回路の消費電力を大幅に削減することができる。
【００６１】
次に、通常駆動方法と、休止期間を設けた低フレーム周波駆動方法とを切り替える表示装置において、通常駆動時（高フレーム周波数駆動時）には、電荷保持期間が比較的短く、電荷保持特性はそれほど要求されないため、画素電荷蓄積容量を小さく設定することができる。また、通常駆動時（高フレーム周波数駆動時）には電荷書き込み期間も比較的短くなるが、データ信号線電荷蓄積容量および画素電荷蓄積容量を小さく設定することができるため、駆動能力が小さいサンプリング回路および電流増幅回路であっても、容易にデータ信号線駆動回路から画像データ（データ信号）を十分供給することができる。
【００６２】
一方、低フレーム周波数駆動時には電荷保持期間が比較的長く、高い電荷保持特性が要求されるが、画素電荷蓄積容量を大きく設定することによって、フリッカによる「ちらつき」などの表示品位の低下を防ぐことができる。この場合、低フレーム周波数駆動時、休止期間を設けた分だけ電荷書き込み期間が比較的短くなるが、データ信号線電荷蓄積容量および画素電荷蓄積容量を大きく設定しても、駆動能力が大きいサンプリング回路および電流増幅回路を用いれば、容易にデータ信号線駆動回路から画像データ（データ信号）を十分供給することができる。
【００６３】
したがって、サンプリング回路および電流増幅回路の駆動能力を必要最低限に抑えて、明るさ、コントラスト、階調性などの基本的な表示品位をそれぞれ満たした状態で、フレーム周波数に正比例して増加するデータ信号線駆動回路の消費電力を容易かつ大幅に削減することができる。
【００６４】
【発明の実施の形態】
以下に、本発明の表示装置の各実施形態１〜３を液晶表示装置に適用した場合について、図面を参照しながら説明する。なお、本発明の表示装置として液晶表示装置の他に、他の表示媒体を用いた表示装置についても適用可能である。
（実施形態１）
図１は、本発明の液晶表示装置の実施形態１における概略構成を示す等価回路図である。
【００６５】
図１において、この液晶表示装置１は、スイッチ素子アレイ基板２上の表示領域３に、複数の走査信号線４＿ｎと複数のデータ信号線５＿ｎとが互いにほぼ直交するように設けられ、走査信号線４＿ｎとほぼ平行に電荷蓄積容量電極線６（Ｃｓ線６）と容量可変信号線７（第１容量可変信号線７ａおよび第２容量可変信号線７ｂ）とが設けられて構成されている。ここで、ｎは所定値以下の自然数である。
【００６６】
走査信号線４＿ｎおよびデータ信号線５＿ｎにて囲まれる格子状の領域８（画素部）が１画素に対応しており、各画素部８にはそれぞれ画素を構成する画素電極９がそれぞれ設けられている。また、各画素電極９は、走査信号線４＿ｎおよびデータ信号線５＿ｎの交叉部近傍に設けられており、制御端子（ゲート電極）が走査信号線４＿ｎに接続された画素部スイッチ素子１０を介してデータ信号線５＿ｎに接続されている。
【００６７】
スイッチ素子アレイ基板２は、所定の間隙を保持しつつ対向配置される対向基板（図示せず）との間に表示媒体の液晶層が挟持されて周囲が封止されており、対向基板上に設けられた対向電極（図示せず）とスイッチ素子アレイ基板２上に設けられた画素電極９との間に表示媒体容量の液晶容量部１１（液晶セル）が構成されている。
【００６８】
この液晶容量部１１と並列に、補助容量の画素電荷蓄積容量部１２と、画素電荷蓄積容量用スイッチ素子１４および補助容量の画素電荷蓄積容量部１３の直列回路とが接続されており、これらにより画素電荷蓄積容量可変回路１５が構成されている。
【００６９】
画素電荷蓄積容量１２は、一端が画素部スイッチ素子１０（以下、第１スイッチ素子１０という）の後段である画素電極９に接続され、他端がＣｓ線６に接続されている。
【００７０】
画素電荷蓄積容量用スイッチ素子１４（以下、第２スイッチ素子１４という）は、一端が第１スイッチ素子１０の後段である画素電極９に接続され、他端が画素電荷蓄積容量部１３に接続されており、その制御端子（ゲート電極）が容量可変信号線７に接続されている。
【００７１】
画素電荷蓄積容量１３は、一端が第２スイッチ素子１４に接続され、他端がＣｓ線６に接続されている。なお、図１中では、画素電極９自体は表されておらず、等価回路的に各液晶セルの液晶容量部１１の図中上側の電極（端子）によって表されている。
【００７２】
表示領域３の外側には、走査信号を各走査信号線４＿ｎに順次供給する走査信号線駆動回路１６と、データ信号を各データ信号線５＿ｎに順次供給するデータ信号線駆動回路１７と、容量可変信号線７に接続されると共に各データ信号線にそれぞれ接続された各データ信号線電荷蓄積容量可変回路１８とが設けられている。
【００７３】
走査信号線駆動回路１６は、各走査信号線４＿ｎに対して、選択期間と非選択期間とのそれぞれに対応した電圧（走査信号）を供給する。
【００７４】
データ信号線駆動回路１７は、三つのアナログスイッチ１９によって外部から供給されるビデオ信号（Ｒ−ＤＡＴＡ、Ｇ−ＤＡＴＡ、Ｂ−ＤＡＴＡ）のそれぞれを順次サンプリングしてデータ信号を各データ信号線５＿ｎにそれぞれ出力し、ビデオ信号Ｒ、Ｇ、Ｂそれぞれに対応するデータ信号線５＿ｎに供給するデータサンプリング回路２０と、ｎ型トランジスタおよびｐ型トランジスタからなるアナログスイッチ１９をオン・オフ制御する駆動電流を供給する電流増幅回路２１と、インバータ回路からなる電流増幅回路２１に順次遅延した入力信号を供給するシフトレジスタ２２とを有している。データ信号線５＿ｎに供給されたデータ信号は、画像データとして、選択されている走査信号線４＿ｎ上の一列の各画素部８のそれぞれに供給される。
【００７５】
データ信号線電荷蓄積容量可変回路１８は、データ信号線電荷蓄積容量用スイッチ素子２３（以下、第３スイッチ素子２３という）と、データ信号線電荷蓄積容量部２４（以下、Ｃｌｉｎｅ２４という）とを有している。このＣｌｉｎｅ２４は、制御端子（ゲート電極）が容量可変信号線７に接続された第３スイッチ素子２３を介してデータ信号線５＿ｎと接続されている。
【００７６】
容量可変信号線７は、全ての画素電荷蓄積容量可変回路１５、およびデータ信号線電荷蓄積容量可変回路１８と共通に接続され、例えばフレーム周波数に応じて、その信号電圧レベルが異なる二つのレベルの何れかに切り替えられるようになっている。
【００７７】
上記構成により、以下、本実施形態１の液晶表示装置１の動作について説明する。
【００７８】
図２は、１垂直期間が走査期間と垂直帰線期間とから構成され、かつ、データ信号の供給周波数に合わせてフレーム周波数を適宜切り替える駆動方法を用いたアクティブマトリクス型液晶表示装置におけるタイミングチャートであり、（ａ）はフレーム周波数を６０Ｈｚに設定した場合、（ｂ）はフレーム周波数を１５Ｈｚに設定した場合を示している。
【００７９】
図２では、Ｇ（１）〜Ｇ（ｎ）は、それぞれ、１列目〜ｎ列目の走査信号線に供給される走査信号を示し、ＳＭＰ（１）〜ＳＭＰ（ｎ）はそれぞれ、１列目〜ｎ列目のデータ信号線に供給されるデータ信号をサンプリングするためのサンプリング信号を示している。
【００８０】
まず、図２（ａ）に示すように、フレーム周波数６０Ｈｚでの駆動時には、容量可変信号線７に第２スイッチ素子１４および第３スイッチ素子２３を非選択状態とする任意の電圧レベルが印加されている。
【００８１】
走査信号線駆動回路１６によって、ある任意の走査信号線４＿ｎが選択されると、その走査信号線４＿ｎに接続されている第１スイッチ素子１０が導通状態となる。
【００８２】
このとき、データ信号線駆動回路１７によって画像データに対応したデータ信号線５＿ｎが選択されて、そのデータ信号線５＿ｎにビデオ信号の画像データに対応した電圧（データ信号）が印加され、データ信号線５＿ｎの電荷が液晶容量部１１およびデータ信号線電荷蓄積容量部１２に蓄えられる。ここでは、第３スイッチ素子２３が非選択状態となっているため、データ信号線電荷蓄積容量とは、データ信号線電荷蓄積容量部２４の容量を含まず、各データ信号線５＿ｎと、各画素電極９、各走査信号線４＿ｎ、Ｃｓ線３、および対向電極との間に形成される容量だけである。
【００８３】
選択されたデータ信号線５＿ｎに接続されている第１スイッチ素子１０を介して、データ信号線電荷蓄積容量に蓄えられた電荷がデータ信号線５＿ｎから画素電荷蓄積容量部１２に供給されて蓄積されると共にその電圧が画素電極９に書き込まれる。ここでは、第２スイッチ素子１４が非選択状態となっているため、画素電荷蓄積容量とは画素電荷蓄積容量部１２だけの容量（画素電荷蓄積容量部１３の容量を含まず）である。
【００８４】
この画素電極９に書き込まれた電圧は、液晶セル（液晶容量部１１）に印加され、その電位に応じて液晶層内で液晶分子の配向状態が変化し、それによって光が変調されて画像表示が実現される。液晶セル（液晶容量部１１）は、次にその列の走査信号線４＿ｎが選択されるまでの間、書き込まれた電圧を保持されて表示を行う。
【００８５】
この場合、フレーム周波数が６０Ｈｚであり、電荷保持期間が比較的短いため、それほど高い電荷保持特性は要求されず、画素電荷蓄積容量を比較的小さく設定しても、表示品位に問題は生じない。また、データ信号線５＿ｎおよび画素電極９への電荷書込期間についても比較的短くなるが、データ信号線電荷蓄積容量および画素電荷蓄積容量１２ともに比較的小さく設定しているため、容易に任意の画像データ（データ信号）を供給して書き込むことができる。
【００８６】
次に、図２（ｂ）に示すように、フレーム周波数１５Ｈｚによる駆動時には、容量可変信号線７には、第２スイッチ素子１４および第３スイッチ素子２３を選択状態とする任意の電圧レベルが印加されている。
【００８７】
走査信号線駆動回路１６によって、ある任意の走査信号線４＿ｎが選択されると、その走査信号線４＿ｎに接続されている第１スイッチ素子１０が導通状態になる。
【００８８】
このとき、データ信号線駆動回路１７によって画像データに対応したデータ信号線５＿ｎが選択されて、そのデータ信号線５＿ｎにビデオ信号の画像データに対応した電圧（データ信号）が印加され、データ信号線電荷蓄積容量に蓄えられる。ここでは、第３スイッチ素子２３が選択状態となっているため、データ信号線電荷蓄積容量とは、各データ信号線５＿ｎと、各画素電極９、各走査信号線４＿ｎ、Ｃｓ線６および対向電極との間に形成される容量の他に、データ信号線電荷蓄積容量部２４（Ｃｌｉｎｅ２４）の容量を含む。
【００８９】
データ信号線電荷蓄積容量に蓄えられた電荷が、選択されたデータ信号線５＿ｎから第１スイッチ素子１０を介して画素電荷蓄積容量部１２，１３に供給されて蓄積されると共にその電圧が画素電極９に書き込まれる。ここでは、第２スイッチ素子１４が選択状態となっているため、画素電荷蓄積容量とは、画素電荷蓄積容量部１２，１３の容量である。
【００９０】
画素電極９に書き込まれた電圧は、液晶セル（液晶容量部１１）に印加され、その電位に対応して液晶層内で液晶分子の配向状態が変化し、それによって光が変調されて画像表示が実現される。液晶セル（液晶容量部１１）は、次に、その列の走査信号線４＿ｎが選択されるまでの間、書き込まれた電圧を保持して表示を行うことになる。
【００９１】
この場合、フレーム周波数が１５Ｈｚであり、電荷保持期間が比較的長いため、高い電荷保持特性が要求される。しかしながら、画素電荷蓄積容量を比較的大きく設定しているため、フリッカによる「ちらつき」などのような表示品位の低下が生じることはない。また、データ信号線５＿ｎおよび画素電極９への電荷書込期間についても比較的長くなるため、比較的大きく設定されているデータ信号線電荷蓄積容量（データ信号線電荷蓄積容量部２４の容量を含む）および画素電荷蓄積容量部１２，１３に対しても、容易に任意の画像データ（データ信号）を供給することができる。さらに、画素電荷蓄積容量を大きく設定したことに合わせて、データ信号線電荷蓄積容量も大きく設定しているため、画素電極９への書き込み時（電荷転送時）に電圧低下が生じることなく、任意の画像データを確実に供給することができる。
【００９２】
以上のように、本実施形態１の液晶表示装置１によれば、画素電荷蓄積容量およびデータ信号線電荷蓄積容量を可変制御することによって、データサンプリング回路２０の電流増幅回路２１の駆動能力を必要最低限に抑えることができる。また、画素電荷蓄積容量が大きく設定されたときにはデータ信号線電荷蓄積容量も大きく設定され、画素電荷蓄積容量が小さく設定されたときにはデータ信号線電荷蓄積容量も小さく設定されることによって、明るさ、コントラスト、階調性などの基本的な表示品位をそれぞれ満たした状態で、フレーム周波数に正比例して増加するデータ信号線駆動回路１７の消費電力を容易かつ大幅に削減することができる。さらに、データ信号線５＿ｎのそれぞれに設けられたデータ信号線電荷蓄積容量可変回路１８を表示領域３の外に設けることによって、画素透過率（反射率）の低下、クロストークなどの表示品位の低下を招くことなく、データサンプリング回路２０における電流増幅回路２１の駆動能力を必要最低限に抑えることができる。
【００９３】
なお、本実施形態１および以下の実施形態２，３では、Ｃｓ線６および容量可変信号線７を走査信号線４＿ｎに平行に設けているが、これらの構成は、様々に変形され得ることは言うまでもない。例えばＣｓ線６として隣接する走査信号線４＿ｎを用いてもよく、また、第２スイッチ素子１４および第３スイッチ素子２３に対して別々の容量可変信号線７を設けてもよい。
【００９４】
また、画素電荷蓄積容量可変回路１８において、二つの画素電荷蓄積容量１２，１３を設けているが、三つ以上の画素電荷蓄積容量を設けて、二つ以上の画素電荷蓄積容量を各スイッチ素子をそれぞれ介して第１スイッチ素子１０と接続することによって、画素電荷蓄積容量を三種類以上の容量に可変制御できるようにしてもよい。
【００９５】
さらに、データ信号線電荷蓄積容量可変回路１８において、データ信号線電荷蓄積容量部２４を設けているが、二つ以上のデータ信号線電荷蓄積容量部を設け、二つ以上のデータ信号線電荷蓄積容量部を各スイッチ素子をそれぞれ介してデータ信号線５＿ｎと接続することによって、データ信号線電荷蓄積容量を二種類以上の容量に可変制御できるようにしてもよい。
【００９６】
さらに、本実施形態１および以下の実施形態２，３では、Ｃｓ線６と容量可変信号線７とを別に設けて、容量可変信号線７を介して第２スイッチ素子１４および第３スイッチ素子２４を制御しているが、Ｃｓ線６を容量可変信号線７としても用いるように構成することもできる。
（実施形態２）
図３は、本発明の液晶表示装置の実施形態２における概略構成を示す等価回路図である。なお、図１と同様の作用効果を奏する部材には同一の符号を付してその説明を省略する。
【００９７】
図３において、この液晶表示装置３０において、そのデータ信号線駆動回路３１のデータサンプリング回路３２は、駆動能力が大きいアナログスイッチ３３ａと、駆動能力が小さいアナログスイッチ３３ｂと、出力端がアナログスイッチ３３ａの制御端子に接続される大駆動能力の電流増幅回路３４ａと、出力端がアナログスイッチ３３ｂの制御端子に接続される小駆動能力の電流増幅回路３４ｂとを有している。
【００９８】
容量可変信号線３５からＮＯＲ論理回路を介して電流増幅回路３４ｂに接続され、また、容量可変信号線３５からインバータ回路さらにＮＯＲ論理回路を介して電流増幅回路３４ａに接続されており、本実施形態２では、容量可変信号線３５からの容量可変信号によって駆動能力が大きな経路（アナログスイッチ３３ａと電流増幅回路３４ａ）と駆動能力が小さな経路（アナログスイッチ３３ｂと電流増幅回路３４ｂ）とを切り替えるようになっている。
【００９９】
上記構成により、以下、本実施形態２の液晶表示装置３０の動作について説明する。
【０１００】
図４は、１垂直期間が走査期間と垂直帰線期間とから構成される通常駆動方法、および、１垂直期間が走査期間と、走査期間よりも長い非走査期間（休止期間）とから構成される低フレーム周波数駆動方法とを適宜切り替える駆動方法を用いたアクティブマトリクス型液晶表示装置におけるタイミングチャートであり、（ａ）はフレーム周波数を６０Ｈｚに設定した通常駆動方法の場合、（ｂ）はフレーム周波数を１５Ｈｚに設定した低フレーム周波数駆動方法の場合を示している。
【０１０１】
まず、図４（ａ）に示すように、通常駆動方法（フレーム周波数６０Ｈｚ）での駆動時に、容量可変信号線３５には、画素電荷蓄積容量可変回路１５を構成する第２スイッチ素子１４、およびデータ信号線電荷蓄積容量可変回路１８を構成する第３スイッチ素子２３を共に非選択状態とする任意の電圧レベルが印加されている。
【０１０２】
データ信号線駆動回路３１では、駆動能力が小さい経路（アナログスイッチ３３ｂおよび電流増幅回路３４ｂ）がアクティブ状態になっている。
【０１０３】
走査信号線駆動回路１６によって、ある任意の走査信号線４＿ｎが選択されると、その走査信号線４＿ｎに接続されている第１スイッチ素子１０が導通状態になる。
【０１０４】
このとき、データ信号線駆動回路３１によって画像データに対応したデータ信号線５＿ｎが選択されて、そのデータ信号線５＿ｎにビデオ信号の画像データに対応した電圧（データ信号）が印加され、小さい容量のデータ信号線電荷蓄積容量（データ信号線電荷蓄積容量部２４の容量を含まず）に蓄えられる。ここでは、データ信号線電荷蓄積容量可変回路１８を構成する第３スイッチ素子２３が非選択状態となっているため、データ信号線電荷蓄積容量とは、データ信号線電荷蓄積容量部２４の容量を含まず、各データ信号線５＿ｎと、各画素電極９、各走査信号線４＿ｎ、Ｃｓ線６および対向電極との間に形成される容量だけである。
【０１０５】
選択されたデータ信号線５＿ｎに接続されている第１スイッチ素子１０を介して、データ信号線５＿ｎから小容量のデータ信号線電荷蓄積容量に蓄えられた電荷が小容量の画素電荷蓄積容量に供給されて蓄積されると共に、その電圧が画素電極９に書き込まれる。ここでは、画素電荷蓄積容量可変回路１５を構成する第２スイッチ素子１４が非選択状態となっているため、画素電荷蓄積容量とは、画素電荷蓄積容量部１３の容量を含まず、画素電荷蓄積容量部１２の容量だけである。
【０１０６】
画素電極９に書き込まれた電圧は、液晶セル（液晶容量部１１）に印加され、その電位に対応して液晶層内で液晶分子の配向状態が変化し、光が変調されることによって、画像表示が実現される。液晶セル（液晶容量部１１）は、次に、その列の走査信号線４＿ｎが選択されるまでの間、書き込まれた電圧を保持して表示を行うことになる。
【０１０７】
この場合、フレーム周波数が６０Ｈｚであり、電荷保持期間が比較的短いため、それほど高い電荷保持特性は要求されず、画素電荷蓄積容量部１３の容量を含まず、画素電荷蓄積容量部１２の容量だけで画素電荷蓄積容量を比較的小さく設定しても、表示品位に問題は生じない。また、データ信号線５＿ｎおよび画素電極９への電荷書込期間についても比較的短くなるが、データ信号線電荷蓄積容量および画素電荷蓄積容量部１２ともに容量を比較的小さく設定しているため、駆動能力が小さいデータサンプリング回路３２（アナログスイッチ３３ｂおよび電流増幅回路３４ｂ）であっても、容易に画像データ（データ信号）を十分に供給することができる。
【０１０８】
次に、図４（ｂ）に示すように、低フレーム周波数駆動方法（フレーム周波数１５Ｈｚ）での駆動時に、容量可変信号線３５は画素電荷蓄積容量可変回路１５を構成する第２スイッチ素子１４、およびデータ信号線電荷蓄積容量可変回路１８を構成する第３スイッチ素子２３を選択状態とする任意の電圧レベルが印加されている。また、データ信号線駆動回路１７は、駆動能力が大きい経路（アナログスイッチ３３ａおよび電流増幅回路３４ａ）がアクティブ状態になっている。
【０１０９】
ここで、走査信号線駆動回路１６によって、ある任意の走査信号線４＿ｎが選択されると、その走査信号線４＿ｎに接続されている第１スイッチ素子１０が導通状態となる。
【０１１０】
このとき、データ信号線駆動回路１７によって画像データに対応したデータ信号線５＿ｎが選択されて、そのデータ信号線５＿ｎにビデオ信号の画像データに対応した電圧（データ信号）が印加され、大容量のデータ信号線電荷蓄積容量に蓄えられる。ここでは、データ信号線電荷蓄積容量可変回路１８を構成する第３スイッチ素子２３が選択状態となっているため、大容量のデータ信号線電荷蓄積容量とは、各データ信号線５＿ｎと、各画素電極９、各走査信号線４＿ｎ、Ｃｓ線６および対向電極との間に形成される容量の他、データ信号線電荷蓄積容量２４部の容量（Ｃｌｉｎｅ２４）を含んでいる。
【０１１１】
選択されたデータ信号線５＿ｎに接続されている第１スイッチ素子１０を介して、大容量のデータ信号線電荷蓄積容量に蓄えられた電荷がデータ信号線５＿ｎから大容量の画素電荷蓄積容量に供給されて蓄積されると共に、その電圧が画素電極９に書き込まれる。ここでは、画素電荷蓄積容量可変回路１５を構成する第２スイッチ素子１４が選択状態となっているため、画素電荷蓄積容量とは、画素電荷蓄積容量１２，１３である。
【０１１２】
画素電極９に書き込まれた電圧は、液晶セル（液晶容量部１１）に印加され、その電位に対応して液晶層内で液晶分子の配向状態が変化し、光が変調されることによって、画像表示が実現される。液晶セル（液晶容量部１１）は、次に、その列の走査信号線４＿ｎが選択されるまでの間、書き込まれた電圧を保持して表示を行うことになる。
【０１１３】
この場合、フレーム周波数が１５Ｈｚであり、電荷保持期間が比較的長いため、高い電荷保持特性は要求される。しかしながら、画素電荷蓄積容量を比較的大きく設定しているため、フリッカによる「ちらつき」などのような表示品位の低下が生じることはない。また、休止期間を設ける低フレーム周波駆動方法であるため、データ信号線５＿ｎおよび画素電極９への電荷書込期間はフレーム周波数６０Ｈｚ駆動時と同じ期間となり、電荷書込期間についても比較的短くなるが、データサンプリング回路３２内の駆動能力が大きいアナログスイッチ３３ａおよび電流増幅回路３４ａによって、容易に画像データ（データ信号）を十分に供給することができる。
【０１１４】
以上のように、本実施形態２の液晶表示装置３０によれば、画素電荷蓄積容量およびデータ信号線電荷蓄積容量を可変制御することによって、データサンプリング回路の電流駆動能力を必要最低限に抑えることができる。また、画素電荷蓄積容量を大きく設定したときにデータ信号線電荷蓄積容量も大きく設定し、画素電荷蓄積容量を小さく設定したときにデータ信号線電荷蓄積容量も小さく設定することによって、明るさ、コントラスト、階調性などの基本的な表示品位をそれぞれ満たした状態で、フレーム周波数に正比例して増加するデータ信号線駆動回路の消費電力を大幅に削減することができる。さらに、データ信号線５＿ｎのそれぞれに設けられたデータ信号線電荷蓄積容量可変回路１８を表示領域３外に設けることによって、画素透過率（反射率）の低下、クロストーク等の表示品位の低下を招くことなく、データサンプリング回路３２の電流駆動能力を必要最低限に抑えることができる。
【０１１５】
なお、本実施形態２において、データ信号線駆動回路１７内のアナログスイッチ３３ａおよび電流増幅回路３４ａと、アナログスイッチ３３ｂおよび電流増幅回路３４ｂとに対して別々の容量可変信号線３５を設けてもよい。また、本実施形態２では、Ｃｓ線６と容量可変信号線３５とを別に設けて、容量可変信号が入力される容量可変信号線３５によりデータ信号線駆動回路３１内のアナログスイッチ３３ａおよび電流増幅回路３４ａによって構成される経路と、アナログスイッチ３３ｂおよび電流増幅回路３４ｂによって構成される経路とを切り替えているが、Ｃｓ線６を容量可変信号線３５としても用いるように構成することもできる。
【０１１６】
さらに、本実施形態２および以下の実施形態３では、通常駆動方法と休止期間を設ける低フレーム周波数駆動方法とを切り替える駆動方法を行っているが、上記実施形態１と同様の駆動方法において、本実施形態２のように、容量可変信号が入力される容量可変信号線３５によりデータ信号線駆動回路３１内のアナログスイッチ３３ａおよび電流増幅回路３４ａによって構成される経路と、アナログスイッチ３３ｂおよび電流増幅回路３４ｂによって構成される経路とを切り替えることを適用することもできる。
（実施形態３）
図５は、本発明の液晶表示装置の実施形態３における概略構成を示す等価回路図である。なお、図１および図３と同様の作用効果を奏する部材には同一の符号を付してその説明を省略する。
【０１１７】
図５において、この液晶表示装置４０には複数のデータ信号線駆動回路４１，４２が設けられている。これらのデータ信号線駆動回路４１，４２にはそれぞれ、駆動能力が大きなアナログスイッチ３３ａと電流増幅回路３４ａとを有するデータサンプリング回路４３、および駆動能力が小さなアナログスイッチ３３ｂと電流増幅回路３４ｂとを有するデータサンプリング回路４４がそれぞれ備えられている。データ信号線駆動回路４１，４２はそれぞれシフトレジスタ４６が容量可変信号線４５とそれぞれ接続されており、容量可変信号線４５からの容量可変信号によってデータ信号線駆動回路４１，４２の何れかに切り替えられるようになっている。
【０１１８】
上記構成により、以下、本実施形態３の液晶表示装置４０の動作について説明する。ここでは、上記図４に示すように、１垂直期間が走査期間と垂直帰線期間とから構成される通常駆動方法、および、１垂直期間が走査期間と、走査期間よりも長い非走査期間（休止期間）とから構成される低フレーム周波数駆動方法とを適宜切り替える駆動方法を用いた場合について説明する。
【０１１９】
まず、図４（ａ）に示すように、通常駆動方法（フレーム周波数６０Ｈｚ）での駆動時に、容量可変信号線４５には、画素電荷蓄積容量可変回路１５を構成する第２スイッチ素子１４、およびデータ信号線電荷蓄積容量可変回路１８を構成する第３スイッチ素子２３を非選択状態とする任意の電圧レベルが印加されている。また、このとき、駆動能力が小さいデータ信号線駆動回路４２がアクティブ状態になっている。
【０１２０】
ここで、走査信号線駆動回路１６によって、ある任意の走査信号線４＿ｎが選択されると、その走査信号線４＿ｎに接続されている第１スイッチ素子１０が導通状態となる。
【０１２１】
このとき、選択されたデータ信号線駆動回路４２によって画像データに対応したデータ信号線５＿ｎが選択されて、そのデータ信号線５＿ｎにビデオ信号の画像データに対応した電圧（データ信号）が印加され、データ信号線電荷蓄積容量（データ信号線電荷蓄積容量部２４の容量は含まず）に蓄えられる。ここでは、データ信号線電荷蓄積容量可変回路１８を構成する第３スイッチ素子２３が非選択状態となっているため、データ信号線電荷蓄積容量とは、データ信号線電荷蓄積容量部２４の容量は含まず、各データ信号線５＿ｎと、各画素電極９、各走査信号線４＿ｎ、Ｃｓ線６および対向電極との間に形成される容量だけである。
【０１２２】
選択されたデータ信号線５＿ｎに接続されている第１スイッチ素子１０を介して、小容量のデータ信号線電荷蓄積容量に蓄えられた電荷がデータ信号線５＿ｎから小容量の画素電荷蓄積容量に供給されて蓄積されると共に、その電圧が画素電極９に書き込まれる。ここでは、画素電荷蓄積容量可変回路１５を構成する第２スイッチ素子１４が非選択状態となっているため、画素電荷蓄積容量とは、画素電荷蓄積容量部１３の容量は含まず、画素電荷蓄積容量部１２の容量だけである。
【０１２３】
画素電極９に書き込まれた電圧は、液晶セル（液晶容量部１１）に印加され、その電位に対応して液晶層内で液晶分子の配向状態が変化し、光が変調されることによって、画像表示が実現される。その液晶セル（液晶容量部１１）は、次に、その列の走査信号線が選択されるまでの間、書き込まれた電圧を保持して表示を行うことになる。
【０１２４】
この場合、フレーム周波数が６０Ｈｚであり、電荷保持期間が比較的短いため、それほど高い電荷保持特性は要求されず、画素電荷蓄積容量を比較的小さく設定しても、表示品位に問題は生じない。また、データ信号線５＿ｎおよび画素電極９への電荷書込期間についても比較的短くなるが、データ信号線電荷蓄積容量および画素電荷蓄積容量ともに比較的小さく設定しているため、電流駆動能力が小さいデータ信号線駆動回路４２であっても、容易に画像データ（データ信号）を十分供給することができる。
【０１２５】
次に、図４（ｂ）に示すように、低フレーム周波数駆動方法（フレーム周波数１５Ｈｚ）での駆動時に、容量可変信号線４５には、画素電荷蓄積容量可変回路１５を構成する第２スイッチ素子１４、およびデータ信号線電荷蓄積容量可変回路１８を構成する第３スイッチ素子２３を選択状態とする任意の電圧レベルが印加されている。また、このとき、駆動能力が大きいデータ信号線駆動回路４１（アナログスイッチ３３ａおよび電流増幅回路３４ａ）がアクティブ状態になっている。
【０１２６】
走査信号線駆動回路１６によって、ある任意の走査信号線４＿ｎが選択されると、その走査信号線４＿ｎに接続されている第１スイッチ素子１０が導通状態となる。
【０１２７】
このとき、選択されたデータ信号線駆動回路４１によって画像データに対応したデータ信号線５＿ｎが選択されて、そのデータ信号線５＿ｎにビデオ信号の画像データに対応した電圧（データ信号）が印加され、大容量のデータ信号線電荷蓄積容量に蓄えられる。ここでは、データ信号線電荷蓄積容量可変回路１８を構成する第３スイッチ素子２３が選択状態となっているため、大容量のデータ信号線電荷蓄積容量とは、各データ信号線５＿ｎと、各画素電極９、各走査信号線４＿ｎ、Ｃｓ線６および対向電極との間に形成される容量の他に、データ信号線電荷蓄積容量部２４の容量（Ｃｌｉｎｅ２４）を含む。
【０１２８】
大容量のデータ信号線電荷蓄積容量に蓄えられた電荷がデータ信号線５＿ｎから第１スイッチ素子１０を介して画素電荷蓄積容量部１２，１３に供給されて蓄積されると共に、その電圧が画素電極９に書き込まれる。ここでは、画素電荷蓄積容量可変回路１５を構成する第２スイッチ素子１４が選択状態となっているため、画素電荷蓄積容量とは画素電荷蓄積容量１２，１３共に含む。
【０１２９】
画素電極９に書き込まれた電圧は、液晶セル（液晶容量部１１）に印加され、その電位に対応して液晶層内で液晶分子の配向状態が変化し、光が変調されることによって、画像表示が実現される。液晶セル（液晶容量部１１）は、次に、その列の走査信号線が選択されるまでの間、書き込まれた電圧を保持して表示を行うことになる。
【０１３０】
この場合、フレーム周波数が１５Ｈｚであり、電荷保持期間が比較的長いため、高い電荷保持特性は要求される。しかしながら、画素電荷蓄積容量を比較的大きく設定しているため、フリッカによる「ちらつき」などのような表示品位の低下が生じることはない。また、休止期間を設ける低フレーム周波駆動方法であるため、データ信号線５＿ｎおよび画素電極９への電荷書込期間はフレーム周波数６０Ｈｚ駆動時と同じ期間となり、電荷書込期間についても比較的短くなるが、駆動能力が大きいデータ信号線駆動回路４１によって、その短い期間内に容易に任意の画像データ（データ信号）を十分に供給することができる。
【０１３１】
以上のように、本実施形態３の液晶表示装置４０によれば、画素電荷蓄積容量およびデータ信号線電荷蓄積容量を可変制御することによって、データサンプリング回路の駆動能力を必要最低限に抑えることができる。また、画素電荷蓄積容量が大きく設定したときにデータ信号線電荷蓄積容量も大きく設定され、画素電荷蓄積容量が小さく設定したときにデータ信号線電荷蓄積容量も小さく設定されることによって、明るさ、コントラスト、階調性などの基本的な表示品位をそれぞれ満たした状態で、フレーム周波数に正比例して増加するデータ信号線駆動回路の消費電力を大幅に削減することができる。さらに、データ信号線５＿ｎのそれぞれに設けられたデータ信号線電荷蓄積容量可変回路１８を表示領域３外に設けることによって、画素透過率（反射率）の低下、クロストークなどの表示品位の低下を招くことなく、データサンプリング回路の駆動能力を必要最低限に抑えることができる。
【０１３２】
なお、本実施形態３において、データ信号線駆動回路４１，４２に対して別々の容量可変信号線４５を設けてもよい。また、本実施形態３では、Ｃｓ線６と容量可変信号線４５とを別に設けて、容量可変信号線４５によりデータ信号線駆動回路４１，４２を切り替えているが、Ｃｓ線６を容量可変信号線４５として用いるように構成することもできる。
【０１３３】
上記実施形態１〜３において、画素電極９の少なくとも一部を、表面が光反射性を有する膜を用いて構成し、少なくとも第１スイッチ素子１０および画素電荷蓄積容量可変回路１５の何れか一方の上に電気絶縁層を介して形成することによって、反射型または半透過型の画素電極としてもよい。このように、画素電極９を第１スイッチ素子１０および画素電荷蓄積容量可変回路１５の何れか一方の上に重なるように形成すれば、画素電極９の占有面積を、第１スイッチ素子１０または画素電荷蓄積容量可変回路１５の占有面積に影響されることなく、十分に広く取ることができる。また、反射型の画素電極とした場合には、バックライトなども不要となるため、さらに消費電力の低減化を図ることができ、携帯型の液晶表示装置として極めて好適である。
【０１３４】
また、画素電極９を反射電極として用いる場合には、偏光板を用いずに光変調を行うことが可能なゲスト−ホスト型液晶を液晶組成物として用いることが好ましい。この場合、液晶内に混入する色素を種々変更することによって、白黒表示以外に、カラーフィルタを用いずにカラー表示を実現することも可能となる。このように、ゲスト−ホスト型液晶を用いることによって、光の透過損失が大きい偏光板やカラーフィルターが不要となり、光利用効率を向上させることができる。
【０１３５】
また、上記実施形態１〜３において、データ信号線駆動回路および走査信号線駆動回路は、シフトレジスタ型の駆動回路などのような液晶駆動回路ＩＣを液晶表示装置に外付けしてもよい。また、例えばＰ−ＳｉＴＦＴを第１スイッチ素子１０として用いた場合には、データ信号線駆動回路および走査信号線駆動回路をＰ−Ｓｉ　ＴＦＴにて同一基板（スイッチ素子アレイ基板）上に直接形成する、いわゆる駆動回路一体型液晶表示装置とすることも可能である。このＰ−ＳｉＴＦＴは、６００度以下のプロセス温度にて形成することによって、一般的なガラス基板を用いて駆動回路一体型液晶表示装置を作製することができる。
【０１３６】
さらに、上記実施形態１〜３において、画素電荷蓄積容量可変回路１５の第２スイッチ素子１４およびデータ信号線電荷蓄積容量可変回路１８の第３スイッチ素子２３は、第１スイッチ素子１０と同じプロセスにて、スイッチ素子アレイ基板上に作製することができる。また、データ信号線電荷蓄積容量可変回路１８については、別に作製した回路を液晶表示装置に外付けすることも可能である。
【０１３７】
【発明の効果】
以上のように、本発明によれば、画素のそれぞれに画素電荷蓄積容量を可変制御する画素電荷蓄積容量可変回路を設け、データ信号線のそれぞれにデータ信号線電荷蓄積容量を可変制御するデータ信号線電荷蓄積容量可変回路を設けることによって、１垂直期間が走査期間と垂直帰線期間とから構成されかつデータ信号の供給周波数に合わせてフレーム周波数を適宜切り替える表示装置において、サンプリング回路の駆動能力を必要最低限に抑えることができる。したがって、明るさ、コントラスト、階調性などの基本的な表示品位をそれぞれ満たした状態で、フレーム周波数に正比例して増加するデータ信号線駆動回路の消費電力を大幅に削減することができる。
【０１３８】
また、データ信号線駆動回路内に複数のサンプリング回路を設けて、データ信号線電荷蓄積容量に応じて、駆動能力の異なるサンプリング回路を切り替えることによって、通常駆動方法と、休止期間を設ける低フレーム周波駆動方法とを切り替える表示装置、または１垂直期間が走査期間と垂直帰線期間とから構成され、かつデータ信号の供給周波数に合わせて適宜フレーム周波数を切り替える表示装置において、サンプリング回路の駆動能力を必要最低限に抑えることができる。したがって、明るさ、コントラスト、階調性などの基本的な表示品位をそれぞれ満たした状態で、フレーム周波数に正比例して増加するデータ信号線駆動回路の消費電力を大幅に削減することができる。
【０１３９】
さらに、駆動能力の異なるデータ信号線駆動回路を複数設けて、データ信号線電荷蓄積容量に応じて、駆動能力の異なるデータ信号線駆動回路を切り替えることによって、通常駆動方法と、休止期間を設ける低フレーム周波駆動方法とを切り替える表示装置、または１垂直期間が走査期間と垂直帰線期間とから構成されかつデータ信号の供給周波数に合わせて適宜フレーム周波数を切り替える表示装置において、サンプリング回路の駆動能力を必要最低限に抑えることができる。したがって、明るさ、コントラスト、階調性などの基本的な表示品位をそれぞれ満たした状態で、フレーム周波数に正比例して増加するデータ信号線駆動回路の消費電力を、大幅に削減することができる。
【０１４０】
さらに、データ信号線電荷蓄積容量可変回路を表示領域外に設けることによって、画素透過率（反射率）の低下、クロストークなどの表示品位の低下を招くことなく、サンプリング回路の駆動能力を必要最低限に抑えることができる。したがって、明るさ、コントラスト、階調性などの基本的な表示品位をそれぞれ満たした状態で、フレーム周波数に正比例して増加するデータ信号線駆動回路の消費電力を大幅に削減することができる。
【０１４１】
さらに、画素電荷蓄積容量を大きく設定したときにはデータ信号線電荷蓄積容量も大きく、画素電荷蓄積容量を小さく設定したときにはデータ信号線電荷蓄積容量も小さく設定することによって、明るさ、コントラスト、階調性などの基本的な表示品位をそれぞれ満たした状態で、フレーム周波数に正比例して増加するデータ信号線駆動回路の消費電力を大幅に削減することができる。
【０１４２】
さらに、少なくとも画素電極の一部を、表面が光反射性を有する膜にて構成し、画素部スイッチ素子および画素電荷蓄積容量可変回路の少なくとも何れか一方の上に電気絶縁層を介して形成することによって、バックライトを必要としない反射型表示装置、または周囲光が多いときには反射型として、周囲光が少ないときにはバックライトを点灯することなどにより透過型として併用することが可能な半透過型の表示装置として用いることができる。したがって、更なる低消費電力化を図ることができる。
【０１４３】
さらに、走査信号線駆動回路、データ信号線駆動回路およびデータ信号線電荷蓄積容量可変回路の少なくとも何れか一つを、画素部スイッチ素子と同じ材料を用いて一体的に作製することによって、装置の小型化を図ることができる。
【図面の簡単な説明】
【図１】本発明の液晶表示装置の実施形態１における概略構成を示す等価回路図である。
【図２】（ａ）および（ｂ）は図１の液晶表示装置の動作を示すタイミングチャートである。
【図３】本発明の液晶表示装置の実施形態２における概略構成を示す等価回路図である。
【図４】（ａ）および（ｂ）は図３および図５の液晶表示装置の動作を示すタイミングチャートである。
【図５】本発明の液晶表示装置の実施形態３における概略構成を示す等価回路図である。
【図６】従来の一般的な液晶表示装置の主要部の構成を示す等価回路図である。
【符号の説明】
１，３０，４０　　液晶表示装置
２　　スイッチ素子アレイ基板
３　　表示領域
４＿ｎ走査信号線
５＿ｎデータ信号線
６　　電荷蓄積容量電極線（Ｃｓ線）
７　　　容量可変信号線
８　　画素部
９　　画素電極
１０　　第１スイッチ素子
１１　　液晶セル（液晶容量部）
１２，１３　　画素電荷蓄積容量
１４　　第２スイッチ素子
１５　　画素電荷蓄積容量可変回路
１６　　走査信号線駆動回路
１７，３１，４１，４２　　データ信号線駆動回路
１８　　データ信号線電荷蓄積容量可変回路
１９，３３ａ，３３ｂ　　アナログスイッチ
２０，３２，４３，４４　　データサンプリング回路
２１，３４ａ，３３４ｂ　　電流増幅回路
２２，４６　　シフトレジスタ
２３　　第３スイッチ素子
２４　　データ信号線電荷蓄積補助容量（Ｃｌｉｎｅ）[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a display device and a driving method thereof, and in particular, an active matrix which can realize high-definition image display with low power consumption and is preferably used as a display device such as a mobile phone or a small information terminal device. Display device such as a liquid crystal display device and a driving method thereof.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, an active matrix liquid crystal display device is widely used as a display device replacing a cathode ray tube (CRT) for a display device of various information processing equipment, a portable television set, a wall-mounted television set, and the like. In particular, in recent years, a liquid crystal display device has attracted attention as a display device that can be made thinner and lighter, and is used for a portable information processing device such as a so-called notebook personal computer.
[0003]
Among such liquid crystal display devices, in particular, a thin film transistor (hereinafter, abbreviated as TFT) using polycrystalline silicon (hereinafter, abbreviated as P-Si) is provided in a pixel portion as a switching element, and the same is applied. Research and development have been actively conducted on a drive circuit integrated type active matrix type liquid crystal display device in which a TFT having a simple structure is also provided on the periphery of a switching element array substrate to form a drive circuit.
[0004]
Hereinafter, the configuration and operation of a conventional active matrix type liquid crystal display device will be described.
[0005]
FIG. 6 is an equivalent circuit diagram showing a schematic configuration of a main part in a conventional general liquid crystal display device.
[0006]
In FIG. 6, in the liquid crystal display device, a plurality of data signal lines 102 and a plurality of scanning signal lines 103 are wired in a display region 101 on a switch element array substrate 100 so as to intersect with each other. The pixel units 104 are arranged in a matrix in the vertical and horizontal directions in a lattice-shaped region.
[0007]
Each pixel portion 104 is provided with a pixel electrode 105. Each pixel electrode 105 is provided near the intersection of both wirings 102 and 103, and a control terminal (gate electrode) is connected to the scanning signal line 103. It is connected to the data signal line 102 via the pixel switch element 106.
[0008]
The switching element array substrate 100 has a liquid crystal layer sandwiched between the switching element array substrate 100 and a counter substrate (not shown) disposed to face the same while maintaining a predetermined gap, and the periphery thereof is sealed, and is provided on the counter substrate. A liquid crystal capacitor (liquid crystal cell) 108 is formed between the counter electrode 107 and the pixel electrode 105 provided on the switch element array substrate 100.
[0009]
In addition, in parallel with the liquid crystal capacitor 108, one end is connected to the pixel electrode 105 which is the subsequent stage of the pixel switch element 106, and the other end is connected to the charge storage capacitor electrode line (Cs line) 109. Capacity) 110 is provided.
[0010]
Further, outside the display area 101, a data signal line driving circuit 111 for supplying a data signal to the data signal line 102 and a scanning signal line driving circuit 112 for supplying a scanning signal to the scanning signal line 103 are provided.
[0011]
In general, as a driving circuit such as the data signal line driving circuit 111 and the scanning signal line driving circuit 112, a configuration in which a liquid crystal driving circuit IC such as a shift register type driving circuit is externally attached to a liquid crystal display device is used. . When a P-Si TFT is used as the pixel switching element 106, for example, the driving circuits 111 and 112 are directly formed on the same substrate (the switching element array substrate 100) using P-Si TFTs. Has also been proposed. By forming this P-Si TFT at a process temperature of 600 ° C. or lower, a liquid crystal display device integrated with a driving circuit can be manufactured using a general glass substrate.
[0012]
The operation of the conventional liquid crystal display device having the above configuration will be described.
[0013]
First, when an arbitrary scanning signal line 103 is selected by the scanning signal line driving circuit 112, a scanning signal for turning on the pixel switch element 106 is supplied to the scanning signal line 103, and the scanning signal line 103 is selected. Is turned on.
[0014]
At this time, the data signal line 102 corresponding to the image data is selected by the data signal line driving circuit 111, and a voltage (data signal) corresponding to the image data of the video signal is applied to the data signal line 102. It is stored in a charge storage capacitor (not shown). Here, the data signal line charge storage capacitance is a capacitance formed between each data signal line 102 and each pixel electrode 105, each scanning signal line 103, Cs line 109, and the counter electrode 107 (insulating film portion). It is.
[0015]
The charge stored in the data signal line charge storage capacitor from the data signal line 102 via the pixel switch element 106 connected to the selected scan signal line 103 and the selected data signal line 102 is transferred to the pixel charge storage capacitor. The voltage is supplied to and stored in the pixel 110, and the voltage is written to the pixel electrode 105 connected to the pixel switching element 106. This voltage is applied to the liquid crystal cell (liquid crystal capacitance) 108, the orientation of liquid crystal molecules changes in the liquid crystal layer in accordance with the potential, and light is modulated to display an image.
[0016]
The data signal line 102 is sequentially selected from one of the right and left ends to the other end by the data signal line driving circuit 111 during the horizontal scanning period. As for the scanning signal line 103, when writing of a video signal to one column of pixel portions connected to an arbitrary scanning signal line 103 is completed, the next scanning signal line 103 is selected. In this way, the scanning signal lines 103 are line-sequentially selected from top to bottom or vice versa, and when this scanning selection reaches the last scanning signal line 103, the scanning signal line 103 returns to the first scanning signal line 103 again. Thus, the above operation is repeated. By repeating such line sequential scanning, an image of the entire screen of the liquid crystal display device is selected and displayed, and one frame (or one field) of the screen is formed for each vertical scanning period.
[0017]
The greatest advantage of the above liquid crystal display device is that it is generally thin and lightweight. Taking advantage of this advantage, liquid crystal display devices have come to be mounted as display devices of portable information processing devices such as notebook personal computers.
[0018]
By the way, a portable information processing apparatus such as a notebook personal computer needs to be portable, so that a battery-driven system is generally adopted. Therefore, at present, the time that can be used continuously by one charge depends on the power capacity of the battery, and there is a limit. Therefore, various methods have been attempted to extend the time that can be used continuously by one charge. To this end, it goes without saying that the power capacity of the battery itself is increased, and on the other hand, reducing the power consumption of the liquid crystal display device is an important issue.
[0019]
In particular, in recent years, batteries are required to be portable, and it is necessary to increase the power capacity without increasing the weight. However, the improvement of the power capacity density (capacity / weight) of a battery is already approaching the technical limit in a commonly used battery, and a further significant improvement is practically impossible. I can hardly hope. Therefore, the other problem, that is, reduction in power consumption of the liquid crystal display device has become more important.
[0020]
In order to reduce the power consumption of the liquid crystal display device, there are mainly two methods.
[0021]
A first method is to reduce the power required for supplying the illumination light in the illumination light required by the non-light emitting element of the liquid crystal display device.
[0022]
However, in a liquid crystal display device using a backlight, the luminous efficiency and utilization efficiency of the backlight have almost reached their limits. Moreover, in an active matrix type liquid crystal display device using a TFT, since the aperture ratio of the pixel portion tends to be further reduced as the definition of a screen is increased and the number of pixels is increased, the power consumption is reduced from the viewpoint of a backlight. However, there is a problem that it is difficult to achieve the conversion.
[0023]
As a second method for reducing the power consumption of the liquid crystal display device, it is conceivable to reduce the driving power required to display an image on a screen in the liquid crystal display device.
[0024]
However, in the conventional liquid crystal display device, it is very difficult to greatly reduce such an amount of driving power. Therefore, research and development for achieving both a sufficiently low power consumption and a good display quality have been energetically performed. For example, Japanese Patent Application Laid-Open No. 2001-313253 discloses that the power consumption is reduced. A driving method is disclosed.
[0025]
In this driving method, each line of a display screen in which each pixel is arranged in a matrix is line-sequentially selected and scanned by a plurality of scanning signal lines, and a data signal is transmitted from the data signal line to the pixels of the selected line. In the method for driving a display device for supplying and displaying, a pause period (non-scanning period) that is longer than a scanning period for scanning the screen once and that sets all the scanning signal lines in a non-scanning state is provided. The sum of the scanning period and the idle period is defined as one vertical period, and the scanning period and the idle period are repeated for each vertical period. For example, if the scanning period is set to a time equivalent to 60 Hz, which is generally used, the vertical frequency is lower than 30 Hz because there is a longer pause period. The scanning period and the pause period can be appropriately set according to the degree of movement of an image to be displayed, such as a still image or a moving image.
[0026]
According to this driving method, since all the scanning signal lines are in the non-scanning state during the idle period, the supply frequency of the data signal can be reduced. Therefore, in a matrix type display device such as an active matrix type liquid crystal display device which can ensure basic display quality such as brightness, contrast, response speed, gradation, etc., in direct proportion to the supply frequency of the data signal. The increased power consumption of the data signal line drive circuit can be easily and significantly reduced without sacrificing the display quality.
[0027]
[Problems to be solved by the invention]
However, in the driving method disclosed in JP-A-2001-313253, if the charge (data) written in each pixel portion cannot be sufficiently held during the idle period in which all the scanning signal lines are in the non-scanning state. The change in brightness that occurs in each pixel is perceived as “flicker”. For this reason, it is necessary to increase the charge retention characteristics by increasing the pixel charge storage capacitance.
[0028]
Here, the relationship between the pixel charge storage capacitance and the data signal line charge storage capacitance will be described.
[0029]
When an arbitrary scanning signal line is selected by the scanning signal line driving circuit, the pixel switching element connected to the scanning signal line is turned on.
[0030]
At this time, a data signal line corresponding to the image data is selected by the data signal line driving circuit, a voltage corresponding to the image data of the video signal is applied to the data signal line, and the voltage is stored in the data signal line charge storage capacitor. Here, the data signal line charge storage capacity is a capacity formed between each data signal line and each pixel electrode, each scanning signal line, Cs line, and the counter electrode.
[0031]
The charge stored in the data signal line charge storage capacitor from the data signal line is supplied to the pixel charge storage capacitor via the pixel unit switch element connected to the selected scanning signal line and the selected data signal line. The voltage is accumulated and written to the pixel electrode.
[0032]
At this time, if the data signal line charge storage capacity is not a sufficiently large value with respect to the pixel charge storage capacity, a voltage drop occurs when data is written to the pixel electrode (at the time of charge transfer). In order to prevent this problem, when the pixel charge storage capacity is set large, it is necessary to set the data signal line charge storage capacity large accordingly.
[0033]
Here, depending on the degree of movement of an image to be displayed, such as a still image or a moving image, for example, a normal driving method in which one vertical period includes a scanning period and a vertical retrace period, and one vertical period as described above An active matrix type liquid crystal display device that appropriately switches a low frame frequency driving method including a scanning period and a non-scanning period (pause period) longer than the scanning period, or one vertical period includes a scanning period and a vertical retrace. In an active matrix liquid crystal display device that is composed of a period and a frame frequency that is appropriately switched in accordance with the supply frequency of the data signal, the charge retention characteristics required at the time of low frame frequency driving are naturally satisfied. It is necessary to set the pixel charge storage capacity large so that it can be performed.
[0034]
Therefore, the data signal line charge storage capacity also needs to be set to be larger than the pixel charge storage capacity, and has a driving ability to sufficiently charge the data signal line charge storage capacity within the sampling period. A sampling circuit and a current amplification circuit for supplying a drive current for driving the sampling circuit are required.
[0035]
For this reason, as described above, even if the supply frequency of the data signal line is reduced by the low frame frequency driving, the data capacity is increased by the amount corresponding to the improvement in the driving capability to satisfy the charge holding characteristic for the pixel charge storage capacitor set to a large value. It has not been possible to reduce the power consumption of the signal line driving circuit, and this has hindered further reduction of the power consumption of the liquid crystal display device.
[0036]
An object of the present invention is to solve the above-mentioned conventional problems, and an object of the present invention is to provide a display device capable of sufficiently reducing power consumption without deteriorating display quality and a driving method thereof.
[0037]
[Means for Solving the Problems]
According to the display device of the present invention, a plurality of scanning signal lines to which a scanning signal is supplied and a plurality of data signal lines to which a data signal is supplied are arranged so as to intersect with each other, and a pixel portion is provided at each intersection of both signal lines. And a display device for displaying a screen by supplying the scanning signal to the plurality of scanning signal lines and supplying the data signal via the data signal line to each of the pixel units to which the scanning signal is supplied. , A pixel charge storage capacitance variable circuit that controls a pixel charge storage capacitance of each pixel unit based on a first capacitance variable signal, and controls a data signal line charge storage capacitance of each data signal line based on a second capacitance variable signal And a data signal line charge storage capacitor variable circuit, which achieves the above object. Here, the scanning signal is not always supplied to the plurality of scanning signal lines sequentially. For example, the scanning signal may be supplied to a plurality of scanning signal lines at the same time, and the present invention is applicable even in that case. It is. Also, data signals are not always supplied sequentially via data signal lines. For example, data signals may be supplied to a plurality of data signal lines at the same time, and the present invention is applicable even in such a case. is there.
[0038]
Preferably, in the display device of the present invention, the plurality of scanning signal lines to which the scanning signal is supplied from the scanning signal line driving circuit and the plurality of data signal lines to which the data signal is supplied from the data signal line driving circuit are provided. A pixel portion is disposed in each of a grid-like region surrounded by both signal lines, and the pixel portion is connected to a data signal via a pixel portion switching element provided near a crossing portion of both signal lines. And the control terminal of the pixel unit switching element is connected to the scanning signal line, and the pixel unit switching element is periodically selected by the scanning signal supplied to the scanning signal line to be in a conductive state. A display in which a display medium is sandwiched between a pixel electrode and a counter electrode of the pixel unit via a pixel unit switch element in a state where electric charges accumulated in the data signal line charge storage capacitor are conducted from the data signal line; Medium It is supplied to the capacity.
[0039]
Still preferably, in a display device according to the present invention, a pixel charge storage capacitor variable circuit includes two pixel charge storage capacitor units and a pixel charge storage capacitor switch element. The charge can be supplied to one of the two pixel charge storage capacitors via the switch element for the pixel, the other of the two pixel charge storage capacitors is connected to the switch element for the pixel section, and the switch element for the pixel charge storage capacitor The first variable capacitance signal line is connected to the control terminal.
[0040]
Still preferably, in a display device according to the present invention, the data signal line charge storage capacitor variable circuit includes a data signal line charge storage capacitor unit and a data signal line charge storage capacitor switch element. Charges can be supplied to the data signal line charge storage capacitor section via the charge storage capacitor switch element, and a second capacitance variable signal line is connected to a control terminal of the data signal line charge storage capacitor switch element.
[0041]
Still preferably, in a display device according to the present invention, the first variable capacitance signal line and the second variable capacitance signal line are commonly connected, and the first variable capacitance signal and the second variable capacitance signal are output according to a frame frequency. These are the same capacitance variable signals whose voltage levels change.
[0042]
Still preferably, in a display device of the present invention, the data signal line driving circuit includes a plurality of sampling circuits having different current driving capacities, and selects one from the plurality of sampling circuits according to the data signal line charge storage capacity. A first selection unit;
[0043]
More preferably, in the display device of the present invention, a plurality of data signal line driving circuits having different current driving capacities are provided as the data signal line driving circuit, and a plurality of data signal line driving circuits are provided in accordance with the data signal line load storage capacity. There is a second selecting means for selecting one from the circuits.
[0044]
Further, preferably, the data signal line charge storage capacitance variable circuit in the display device of the present invention is provided outside the display area.
[0045]
Still preferably, in a display device according to the present invention, the pixel charge storage capacitance variable circuit and the data signal line charge storage capacitance variable circuit both have a large pixel charge storage capacitance and a large data signal line charge storage capacitance, or The setting is controlled so that both the storage capacitance and the data signal line charge storage capacitance are small.
[0046]
Still preferably, in a display device according to the present invention, a part of the pixel electrode is formed on at least one of the pixel unit switch element and the pixel charge storage capacitance variable circuit via an electrical insulating layer, and has a light reflective surface. .
[0047]
Still preferably, in a display device of the present invention, at least one of the scanning signal line driving circuit, the data signal line driving circuit, and the data signal line charge storage capacitor variable circuit uses the same material as the pixel unit switch element. It is formed integrally.
[0048]
Still preferably, in a display device according to the present invention, the switch element includes a thin film transistor.
[0049]
Still preferably, in a display device according to the present invention, the switch element comprises a polycrystalline silicon thin film transistor.
[0050]
Further, preferably, the switch element in the display device of the present invention is manufactured at a process temperature of 600 degrees or less.
[0051]
A method for driving a display device according to the present invention is the method for driving a display device according to any one of claims 1 to 14, wherein a switching period of a screen rewriting is controlled in accordance with a type of a display image. Thereby, the above object is achieved.
[0052]
Preferably, in the display device driving method of the present invention, one vertical period includes a scanning period and a vertical blanking period, and the switching of the frame frequency is controlled in accordance with the supply frequency of the data signal.
[0053]
Still preferably, in a method of driving a display device according to the present invention, when the frame frequency is high, the pixel charge storage capacitor and the data signal line charge storage are controlled by the pixel charge storage capacitor variable circuit and the data signal line charge storage capacitor variable circuit. When the capacity is small and the frame frequency is low, the pixel charge storage capacity and the data signal line charge storage capacity are set and controlled to be large.
[0054]
Still preferably, in a method of driving a display device according to the present invention, a normal driving method in which one vertical period includes a scanning period and a vertical blanking period, and a pause in which one vertical period is a scanning period and the scanning period is longer than the scanning period A low frame frequency driving method including a period is switched and displayed on a screen.
[0055]
Still preferably, in a method of driving a display device according to the present invention, the pixel charge storage capacitor and the data signal line are driven by the normal drive method by the pixel charge storage capacitor variable circuit and the data signal line charge storage capacitor variable circuit. The pixel charge storage capacity and the data signal line charge storage capacity are set and controlled to be large when the charge storage capacity is small and the low frame frequency drive method is used.
[0056]
With the above configuration, the operation of the present invention will be described.
[0057]
According to the present invention, a pixel charge storage capacitance variable circuit that variably controls a pixel charge storage capacitance is provided in each of the pixel units, and a data signal line charge that variably controls a data signal line charge storage capacitance is provided in each of the data signal lines. A variable storage capacitance circuit is provided.
[0058]
First, in a display device in which one vertical period includes a scanning period and a vertical blanking period, and switches a frame frequency in accordance with the degree of movement of an image to be displayed (a supply frequency of a data signal) such as a still image or a moving image, When driving at a high frame frequency, the charge holding period is relatively short and the charge holding characteristics are not so required, so that the pixel charge storage capacity can be set small. In addition, when driving at a high frame frequency, the charge writing period is relatively short, but the data signal line charge storage capacity and the pixel charge storage capacity can be set small. Also, image data (data signal) can be sufficiently supplied from the data signal line driving circuit.
[0059]
On the other hand, when driving at a low frame frequency, the charge retention period is relatively long, and high charge retention characteristics are required.However, by setting a large pixel charge storage capacity, it is possible to prevent display quality deterioration such as "flicker" due to flicker. it can. In addition, since the charge writing period is relatively long when driving at a low frame frequency, even if the data signal line charge storage capacity and the pixel charge storage capacity are set to be large, image data (data signal) can be easily transferred from the data signal line drive circuit. Can be supplied. Further, even if the data signal line charge storage capacity is set to be large in accordance with the pixel charge storage capacity, the charge writing period is relatively long, so that a voltage drop occurs when data is written to the pixel electrode (during charge transfer). And arbitrary image data can be written.
[0060]
Therefore, the data that increases in direct proportion to the frame frequency while satisfying the basic display qualities such as brightness, contrast, and gradation while minimizing the driving capability of the sampling circuit and the current amplifier circuit are required. Power consumption of the signal line driver circuit can be significantly reduced.
[0061]
Next, in a display device that switches between a normal driving method and a low frame frequency driving method with a pause period, during normal driving (during high frame frequency driving), the charge holding period is relatively short, and the charge holding characteristics are low. Since it is not so required, the pixel charge storage capacity can be set small. In addition, during normal driving (during high frame frequency driving), the charge writing period is relatively short. However, since the data signal line charge storage capacity and the pixel charge storage capacity can be set small, the sampling circuit having a small drive capacity is used. Also, even with a current amplifier circuit, image data (data signal) can be sufficiently supplied from the data signal line driving circuit easily.
[0062]
On the other hand, when driving at a low frame frequency, the charge retention period is relatively long, and high charge retention characteristics are required. However, by setting a large pixel charge storage capacity, it is possible to prevent display quality deterioration such as "flicker" due to flicker. Can be. In this case, when driving at a low frame frequency, the charge writing period becomes relatively short by the provision of the pause period. However, even when the data signal line charge storage capacity and the pixel charge storage capacity are set to be large, the sampling circuit has a large driving capability. When the current amplifier circuit is used, image data (data signal) can be sufficiently supplied from the data signal line driving circuit easily.
[0063]
Therefore, the data that increases in direct proportion to the frame frequency while satisfying the basic display qualities such as brightness, contrast, and gradation while minimizing the driving capability of the sampling circuit and the current amplifier circuit are required. The power consumption of the signal line driver circuit can be easily and significantly reduced.
[0064]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a case where each of Embodiments 1 to 3 of the display device of the present invention is applied to a liquid crystal display device will be described with reference to the drawings. The display device of the present invention can be applied to a display device using another display medium in addition to the liquid crystal display device.
(Embodiment 1)
FIG. 1 is an equivalent circuit diagram illustrating a schematic configuration of a liquid crystal display device according to a first embodiment of the present invention.
[0065]
1, the liquid crystal display device 1 includes a plurality of scanning signal lines 4_n and a plurality of data signal lines 5_n provided in a display area 3 on a switch element array substrate 2 so as to be substantially orthogonal to each other. A charge storage capacitor electrode line 6 (Cs line 6) and a variable capacitance signal line 7 (first variable capacitance signal line 7a and second variable capacitance signal line 7b) are provided substantially in parallel with 4_n. Here, n is a natural number equal to or less than a predetermined value.
[0066]
A grid-like region 8 (pixel portion) surrounded by the scanning signal lines 4_n and the data signal lines 5_n corresponds to one pixel, and each pixel portion 8 is provided with a pixel electrode 9 constituting a pixel. I have. Further, each pixel electrode 9 is provided in the vicinity of the intersection of the scanning signal line 4_n and the data signal line 5_n, and a control terminal (gate electrode) is connected via the pixel switching element 10 connected to the scanning signal line 4_n. Connected to data signal line 5_n.
[0067]
The switching element array substrate 2 has a liquid crystal layer of a display medium sandwiched between the switching element array substrate 2 and a counter substrate (not shown) disposed to face the same while maintaining a predetermined gap, and the periphery thereof is sealed. A liquid crystal capacitor 11 (liquid crystal cell) of a display medium capacitor is formed between the provided counter electrode (not shown) and the pixel electrode 9 provided on the switch element array substrate 2.
[0068]
In parallel with the liquid crystal capacitor 11, a pixel charge storage capacitor 12 of an auxiliary capacitor and a series circuit of a pixel charge storage capacitor switch element 14 and a pixel charge storage capacitor 13 of an auxiliary capacitor are connected. A pixel charge storage capacitance variable circuit 15 is configured.
[0069]
One end of the pixel charge storage capacitor 12 is connected to the pixel electrode 9 which is a subsequent stage of the pixel unit switch element 10 (hereinafter, referred to as a first switch element 10), and the other end is connected to the Cs line 6.
[0070]
One end of the pixel charge storage capacitor switch element 14 (hereinafter, referred to as a second switch element 14) is connected to the pixel electrode 9, which is a stage subsequent to the first switch element 10, and the other end is connected to the pixel charge storage capacitance section 13. The control terminal (gate electrode) is connected to the variable capacitance signal line 7.
[0071]
The pixel charge storage capacitor 13 has one end connected to the second switch element 14 and the other end connected to the Cs line 6. Note that, in FIG. 1, the pixel electrode 9 itself is not shown, but is represented by an upper electrode (terminal) in the figure of the liquid crystal capacitance section 11 of each liquid crystal cell in an equivalent circuit.
[0072]
Outside the display area 3, a scanning signal line driving circuit 16 for sequentially supplying a scanning signal to each scanning signal line 4_n, a data signal line driving circuit 17 for sequentially supplying a data signal to each data signal line 5_n, and a variable capacitance. Each data signal line charge storage capacitor variable circuit 18 connected to the signal line 7 and connected to each data signal line is provided.
[0073]
The scanning signal line driving circuit 16 supplies a voltage (scanning signal) corresponding to each of the selection period and the non-selection period to each scanning signal line 4_n.
[0074]
The data signal line drive circuit 17 sequentially samples each of the video signals (R-DATA, G-DATA, B-DATA) supplied from the outside by the three analog switches 19, and outputs the data signals to each data signal line 5_n. A data sampling circuit 20 that outputs each and supplies the data signal line 5_n corresponding to each of the video signals R, G, and B, and a drive current that controls on / off of an analog switch 19 including an n-type transistor and a p-type transistor And a shift register 22 that supplies sequentially delayed input signals to the current amplification circuit 21 including an inverter circuit. The data signal supplied to the data signal line 5_n is supplied as image data to each of the pixel units 8 in a row on the selected scanning signal line 4_n.
[0075]
The data signal line charge storage capacitance variable circuit 18 includes a data signal line charge storage capacitor switch element 23 (hereinafter, referred to as a third switch element 23) and a data signal line charge storage capacitor unit 24 (hereinafter, referred to as Cine 24). are doing. The Cine 24 has a control terminal (gate electrode) connected to the data signal line 5 — n via the third switch element 23 connected to the variable capacitance signal line 7.
[0076]
The capacitance variable signal line 7 is commonly connected to all the pixel charge storage capacitance variable circuits 15 and the data signal line charge storage capacitance variable circuit 18, and has, for example, two levels having different signal voltage levels according to the frame frequency. It can be switched to either.
[0077]
Hereinafter, the operation of the liquid crystal display device 1 according to the first embodiment with the above configuration will be described.
[0078]
FIG. 2 is a timing chart in an active matrix type liquid crystal display device in which one vertical period is composed of a scanning period and a vertical blanking period, and uses a driving method of appropriately switching a frame frequency in accordance with a supply frequency of a data signal. (A) shows the case where the frame frequency is set to 60 Hz, and (b) shows the case where the frame frequency is set to 15 Hz.
[0079]
In FIG. 2, G (1) to G (n) indicate scanning signals supplied to the first to nth scanning signal lines, respectively, and SMP (1) to SMP (n) indicate 1 The figure shows a sampling signal for sampling a data signal supplied to a data signal line of a column to an n-th column.
[0080]
First, as shown in FIG. 2A, at the time of driving at a frame frequency of 60 Hz, an arbitrary voltage level that causes the second switch element 14 and the third switch element 23 to be in a non-selected state is applied to the variable capacitance signal line 7. ing.
[0081]
When an arbitrary scanning signal line 4_n is selected by the scanning signal line driving circuit 16, the first switch element 10 connected to the scanning signal line 4_n is turned on.
[0082]
At this time, the data signal line driving circuit 17 selects the data signal line 5_n corresponding to the image data, applies a voltage (data signal) corresponding to the image data of the video signal to the data signal line 5_n, and The charge of 5_n is stored in the liquid crystal capacitance unit 11 and the data signal line charge storage capacitance unit 12. Here, since the third switch element 23 is in the non-selected state, the data signal line charge storage capacity does not include the capacity of the data signal line charge storage capacity unit 24, and each data signal line 5_n and each pixel Only the capacitance formed between the electrode 9, each scanning signal line 4_n, the Cs line 3, and the counter electrode.
[0083]
The charge stored in the data signal line charge storage capacitor is supplied from the data signal line 5_n to the pixel charge storage capacitor unit 12 and stored therein via the first switch element 10 connected to the selected data signal line 5_n. And the voltage is written to the pixel electrode 9. Here, since the second switch element 14 is in the non-selected state, the pixel charge storage capacity is a capacity of only the pixel charge storage capacity section 12 (not including the capacity of the pixel charge storage capacity section 13).
[0084]
The voltage written to the pixel electrode 9 is applied to a liquid crystal cell (liquid crystal capacitance section 11), and the alignment state of liquid crystal molecules changes in the liquid crystal layer according to the potential, whereby light is modulated and image display is performed. Is realized. The liquid crystal cell (liquid crystal capacitance unit 11) performs display while holding the written voltage until the scanning signal line 4_n in the column is next selected.
[0085]
In this case, since the frame frequency is 60 Hz and the charge holding period is relatively short, not so high charge holding characteristics are required. Even if the pixel charge storage capacity is set relatively small, there is no problem in display quality. Further, the period of writing electric charges to the data signal line 5_n and the pixel electrode 9 is relatively short, but since both the data signal line charge storage capacitance and the pixel charge storage capacitance 12 are set to be relatively small, any desired period can be easily set. Image data (data signal) can be supplied and written.
[0086]
Next, as shown in FIG. 2B, at the time of driving at a frame frequency of 15 Hz, an arbitrary voltage level for selecting the second switch element 14 and the third switch element 23 is applied to the variable capacitance signal line 7. Have been.
[0087]
When an arbitrary scanning signal line 4_n is selected by the scanning signal line driving circuit 16, the first switch element 10 connected to the scanning signal line 4_n is turned on.
[0088]
At this time, the data signal line driving circuit 17 selects the data signal line 5_n corresponding to the image data, applies a voltage (data signal) corresponding to the image data of the video signal to the data signal line 5_n, and It is stored in the charge storage capacitor. In this case, since the third switch element 23 is in the selected state, the data signal line charge storage capacitor includes each data signal line 5_n, each pixel electrode 9, each scanning signal line 4_n, the Cs line 6, and the counter electrode. And the capacitance of the data signal line charge storage capacitor section 24 (Cine 24).
[0089]
The charge stored in the data signal line charge storage capacitor is supplied from the selected data signal line 5_n to the pixel charge storage capacitors 12 and 13 via the first switch element 10 and stored, and the voltage is also stored in the pixel electrode. 9 is written. Here, since the second switch element 14 is in the selected state, the pixel charge storage capacity is the capacity of the pixel charge storage capacity units 12 and 13.
[0090]
The voltage written to the pixel electrode 9 is applied to a liquid crystal cell (liquid crystal capacitance section 11), and the alignment state of liquid crystal molecules changes in the liquid crystal layer in accordance with the potential, whereby light is modulated and image display is performed. Is realized. Next, the liquid crystal cell (liquid crystal capacitance section 11) performs display while holding the written voltage until the scanning signal line 4_n of the column is selected.
[0091]
In this case, since the frame frequency is 15 Hz and the charge holding period is relatively long, high charge holding characteristics are required. However, since the pixel charge storage capacitance is set relatively large, the display quality such as “flicker” due to flicker does not occur. In addition, since the period for writing electric charges to the data signal line 5_n and the pixel electrode 9 is relatively long, the data signal line charge storage capacity (including the capacity of the data signal line charge storage capacity section 24) which is set relatively large is also included. ) And the pixel charge storage capacitors 12 and 13 can be easily supplied with arbitrary image data (data signal). Further, since the data signal line charge storage capacity is set to be large in accordance with the pixel charge storage capacity being set to a large value, a voltage drop does not occur during writing to the pixel electrode 9 (during charge transfer). Can be reliably supplied.
[0092]
As described above, according to the liquid crystal display device 1 of Embodiment 1, the drive capability of the current amplifying circuit 21 of the data sampling circuit 20 is required by variably controlling the pixel charge storage capacity and the data signal line charge storage capacity. It can be kept to a minimum. Further, when the pixel charge storage capacity is set to be large, the data signal line charge storage capacity is also set to be large, and when the pixel charge storage capacity is set to be small, the data signal line charge storage capacity is also set to be small. The power consumption of the data signal line driving circuit 17, which increases in direct proportion to the frame frequency, can be easily and significantly reduced in a state where the basic display qualities such as contrast and gradation are satisfied. Further, by providing the data signal line charge storage capacitance variable circuits 18 provided for each of the data signal lines 5_n outside the display area 3, the pixel transmission rate (reflectance) is reduced, and the display quality such as crosstalk is reduced. , The driving capability of the current amplifying circuit 21 in the data sampling circuit 20 can be suppressed to the minimum necessary.
[0093]
In the first embodiment and the following second and third embodiments, the Cs line 6 and the variable capacitance signal line 7 are provided in parallel with the scanning signal line 4_n. However, these configurations may be variously modified. Needless to say. For example, an adjacent scanning signal line 4 — n may be used as the Cs line 6, and separate variable capacitance signal lines 7 may be provided for the second switch element 14 and the third switch element 23.
[0094]
In the variable pixel charge storage capacitance circuit 18, two pixel charge storage capacitors 12 and 13 are provided. However, three or more pixel charge storage capacitors are provided, and two or more pixel charge storage capacitors are connected to each switch element. May be connected to the first switch element 10 so that the pixel charge storage capacity can be variably controlled to three or more types of capacity.
[0095]
Further, in the data signal line charge storage capacitor variable circuit 18, the data signal line charge storage capacitor section 24 is provided, but two or more data signal line charge storage capacitor sections are provided, and two or more data signal line charge storage sections are provided. By connecting the capacitor to the data signal line 5_n via each switch element, the data signal line charge storage capacitor may be variably controlled to two or more types of capacitors.
[0096]
Further, in the first embodiment and the following second and third embodiments, the Cs line 6 and the variable capacitance signal line 7 are separately provided, and the second switch element 14 and the third switch element 24 are connected via the variable capacitance signal line 7. , But the Cs line 6 can also be configured to be used as the variable capacitance signal line 7.
(Embodiment 2)
FIG. 3 is an equivalent circuit diagram illustrating a schematic configuration of the liquid crystal display device according to the second embodiment of the present invention. Members having the same functions and effects as those in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.
[0097]
3, in the liquid crystal display device 30, the data sampling circuit 32 of the data signal line driving circuit 31 includes an analog switch 33a having a large driving capability, an analog switch 33b having a small driving capability, and an analog switch 33a having an output terminal. It has a large current driving circuit 34a connected to the control terminal and a small current driving circuit 34b whose output terminal is connected to the control terminal of the analog switch 33b.
[0098]
The variable capacitance signal line 35 is connected to the current amplification circuit 34b via a NOR logic circuit, and the variable capacitance signal line 35 is connected to the inverter circuit and the current amplification circuit 34a via a NOR logic circuit. In No. 2, a path having a large driving capability (an analog switch 33a and a current amplifier circuit 34a) and a path having a small driving capability (an analog switch 33b and a current amplifier circuit 34b) are switched by a variable capacitance signal from the variable capacitance signal line 35. Has become.
[0099]
The operation of the liquid crystal display device 30 according to the second embodiment having the above configuration will be described below.
[0100]
FIG. 4 shows a normal driving method in which one vertical period includes a scanning period and a vertical blanking period, and one vertical period includes a scanning period and a non-scanning period (pause period) longer than the scanning period. 10 is a timing chart in an active matrix type liquid crystal display device using a driving method for appropriately switching between a low frame frequency driving method and a low frame frequency driving method, wherein (a) shows a normal driving method in which the frame frequency is set to 60 Hz, and (b) shows a frame frequency. Is set to 15 Hz in a low frame frequency driving method.
[0101]
First, as shown in FIG. 4A, at the time of driving by the normal driving method (frame frequency 60 Hz), the second switch element 14 constituting the pixel charge storage capacitance variable circuit 15 is connected to the variable capacitance signal line 35, and An arbitrary voltage level that makes both the third switch elements 23 constituting the data signal line charge storage capacitance variable circuit 18 non-selected is applied.
[0102]
In the data signal line driving circuit 31, a path (analog switch 33b and current amplifying circuit 34b) having a small driving ability is in an active state.
[0103]
When an arbitrary scanning signal line 4_n is selected by the scanning signal line driving circuit 16, the first switch element 10 connected to the scanning signal line 4_n is turned on.
[0104]
At this time, the data signal line 5_n corresponding to the image data is selected by the data signal line driving circuit 31, and a voltage (data signal) corresponding to the image data of the video signal is applied to the data signal line 5_n. It is stored in the data signal line charge storage capacity (excluding the capacity of the data signal line charge storage capacity unit 24). Here, since the third switch element 23 included in the data signal line charge storage capacitance variable circuit 18 is in a non-selected state, the data signal line charge storage capacitance is the capacity of the data signal line charge storage capacitor unit 24. It does not include only the capacitance formed between each data signal line 5_n and each pixel electrode 9, each scanning signal line 4_n, the Cs line 6, and the counter electrode.
[0105]
The charge stored in the small-capacity data signal line charge storage capacitor from the data signal line 5_n is supplied to the small-capacity pixel charge storage capacitor via the first switch element 10 connected to the selected data signal line 5_n. The voltage is written to the pixel electrode 9 while being accumulated. Here, since the second switch element 14 constituting the pixel charge storage capacitance variable circuit 15 is in the non-selection state, the pixel charge storage capacitance does not include the capacitance of the pixel charge storage capacitor unit 13 and is not included in the pixel charge storage capacity. This is only the capacity of the capacity unit 12.
[0106]
The voltage written to the pixel electrode 9 is applied to a liquid crystal cell (liquid crystal capacitance section 11), and the alignment state of liquid crystal molecules changes in the liquid crystal layer in accordance with the potential, thereby modulating light, thereby producing an image. The display is realized. Next, the liquid crystal cell (liquid crystal capacitance section 11) performs display while holding the written voltage until the scanning signal line 4_n of the column is selected.
[0107]
In this case, since the frame frequency is 60 Hz and the charge holding period is relatively short, not so high charge holding characteristics are required, and the capacity of the pixel charge storage capacity section 13 is not included and only the capacity of the pixel charge storage capacity section 12 is included. Even if the pixel charge storage capacity is set relatively small, there is no problem in display quality. In addition, the period for writing electric charge to the data signal line 5_n and the pixel electrode 9 is relatively short. However, since the capacitance of both the data signal line charge storage capacitor and the pixel charge storage unit 12 is set to be relatively small, driving is performed. Even the data sampling circuit 32 (analog switch 33b and current amplifying circuit 34b) having a small capacity can easily supply sufficient image data (data signal).
[0108]
Next, as shown in FIG. 4B, at the time of driving by the low frame frequency driving method (the frame frequency is 15 Hz), the variable capacitance signal line 35 connects the second switch element 14 constituting the pixel charge storage capacitance variable circuit 15, Further, an arbitrary voltage level for selecting the third switch element 23 constituting the data signal line charge storage capacitance variable circuit 18 is applied. In the data signal line drive circuit 17, a path (analog switch 33a and current amplifier circuit 34a) having a large drive capability is in an active state.
[0109]
Here, when an arbitrary scanning signal line 4_n is selected by the scanning signal line driving circuit 16, the first switch element 10 connected to the scanning signal line 4_n is turned on.
[0110]
At this time, a data signal line 5_n corresponding to the image data is selected by the data signal line driving circuit 17, and a voltage (data signal) corresponding to the image data of the video signal is applied to the data signal line 5_n. It is stored in the data signal line charge storage capacitor. Here, since the third switch element 23 included in the data signal line charge storage capacitance variable circuit 18 is in the selected state, the large-capacity data signal line charge storage capacitance includes each data signal line 5_n and each pixel. In addition to the capacitance formed between the electrode 9, each scanning signal line 4_n, the Cs line 6, and the counter electrode, the capacitance (Cine 24) of the data signal line charge storage capacitor 24 is included.
[0111]
The charge stored in the large data signal line charge storage capacitor is supplied from the data signal line 5_n to the large pixel charge storage capacitor via the first switch element 10 connected to the selected data signal line 5_n. The voltage is written to the pixel electrode 9 while being accumulated. Here, since the second switch element 14 constituting the pixel charge storage capacitance variable circuit 15 is in the selected state, the pixel charge storage capacitances are the pixel charge storage capacitors 12 and 13.
[0112]
The voltage written to the pixel electrode 9 is applied to a liquid crystal cell (liquid crystal capacitance section 11), and the alignment state of liquid crystal molecules changes in the liquid crystal layer in accordance with the potential, thereby modulating light, thereby producing an image. The display is realized. Next, the liquid crystal cell (liquid crystal capacitance section 11) performs display while holding the written voltage until the scanning signal line 4_n of the column is selected.
[0113]
In this case, since the frame frequency is 15 Hz and the charge holding period is relatively long, high charge holding characteristics are required. However, since the pixel charge storage capacitance is set relatively large, the display quality such as “flicker” due to flicker does not occur. In addition, because of the low frame frequency driving method in which a pause period is provided, the charge writing period for the data signal line 5_n and the pixel electrode 9 is the same as that for driving at the frame frequency of 60 Hz, and the charge writing period is relatively short. However, the analog switch 33a and the current amplifying circuit 34a having a large driving capability in the data sampling circuit 32 can easily supply sufficient image data (data signal).
[0114]
As described above, according to the liquid crystal display device 30 of the second embodiment, the current drive capability of the data sampling circuit can be minimized by variably controlling the pixel charge storage capacitance and the data signal line charge storage capacitance. Can be. Also, when the pixel charge storage capacity is set to be large, the data signal line charge storage capacity is also set to be large, and when the pixel charge storage capacity is set to be small, the data signal line charge storage capacity is also set to be small. The power consumption of the data signal line driving circuit, which increases in direct proportion to the frame frequency, can be significantly reduced while satisfying the basic display qualities such as gradation. Further, by providing the data signal line charge storage capacitance variable circuits 18 provided for each of the data signal lines 5_n outside the display area 3, a reduction in pixel transmittance (reflectance) and a reduction in display quality such as crosstalk can be prevented. Without inviting, the current driving capability of the data sampling circuit 32 can be suppressed to the minimum necessary.
[0115]
In the second embodiment, separate variable capacitance signal lines 35 may be provided for the analog switch 33a and the current amplifier circuit 34a and the analog switch 33b and the current amplifier circuit 34b in the data signal line drive circuit 17. . In the second embodiment, the Cs line 6 and the variable capacitance signal line 35 are separately provided, and the variable capacitance signal line 35 to which the variable capacitance signal is input is used to control the analog switch 33a in the data signal line drive circuit 31 and the current amplification. Although the path configured by the circuit 34a and the path configured by the analog switch 33b and the current amplifying circuit 34b are switched, the Cs line 6 may be configured to be used also as the variable capacitance signal line 35.
[0116]
Further, in the second embodiment and the following third embodiment, a driving method for switching between a normal driving method and a low frame frequency driving method having a pause period is performed. As in the second embodiment, a path formed by the analog switch 33a and the current amplifier 34a in the data signal line drive circuit 31 by the variable capacitance signal line 35 to which the variable capacitance signal is input, and the analog switch 33b and the current amplifier Switching between the path constituted by the path 34b and the path 34b can also be applied.
(Embodiment 3)
FIG. 5 is an equivalent circuit diagram illustrating a schematic configuration of the liquid crystal display device according to the third embodiment of the present invention. Members having the same functions and effects as those in FIGS. 1 and 3 are denoted by the same reference numerals, and description thereof will be omitted.
[0117]
In FIG. 5, the liquid crystal display device 40 is provided with a plurality of data signal line drive circuits 41 and 42. Each of these data signal line driving circuits 41 and 42 has a data sampling circuit 43 having an analog switch 33a having a large driving ability and a current amplifying circuit 34a, and an analog switch 33b and a current amplifying circuit 34b having a small driving ability. Data sampling circuits 44 are provided. Each of the data signal line driving circuits 41 and 42 has a shift register 46 connected to a variable capacitance signal line 45, and switches to one of the data signal line driving circuits 41 and 42 according to a variable capacitance signal from the variable capacitance signal line 45. It is supposed to be.
[0118]
The operation of the liquid crystal display device 40 according to the third embodiment having the above configuration will be described below. Here, as shown in FIG. 4, a normal driving method in which one vertical period includes a scanning period and a vertical retrace period, and a non-scanning period in which one vertical period is a scanning period and a longer scanning period ( A description will be given of a case in which a driving method that appropriately switches between a low frame frequency driving method and an idle period is used.
[0119]
First, as shown in FIG. 4A, at the time of driving by the normal driving method (frame frequency 60 Hz), the second switch element 14 constituting the pixel charge storage capacitance variable circuit 15 is connected to the variable capacitance signal line 45, and An arbitrary voltage level for setting the third switch element 23 constituting the data signal line charge storage capacitance variable circuit 18 to a non-selection state is applied. Also, at this time, the data signal line driving circuit 42 having a small driving ability is in an active state.
[0120]
Here, when an arbitrary scanning signal line 4_n is selected by the scanning signal line driving circuit 16, the first switch element 10 connected to the scanning signal line 4_n is turned on.
[0121]
At this time, the data signal line 5_n corresponding to the image data is selected by the selected data signal line drive circuit 42, and a voltage (data signal) corresponding to the image data of the video signal is applied to the data signal line 5_n, It is stored in the data signal line charge storage capacitor (excluding the capacity of the data signal line charge storage capacitor unit 24). Here, since the third switch element 23 included in the data signal line charge storage capacitance variable circuit 18 is in a non-selected state, the data signal line charge storage capacitance is the capacity of the data signal line charge storage capacitor unit 24. It does not include only the capacitance formed between each data signal line 5_n and each pixel electrode 9, each scanning signal line 4_n, the Cs line 6, and the counter electrode.
[0122]
The charge stored in the small-capacity data signal line charge storage capacitor is supplied from the data signal line 5_n to the small-capacity pixel charge storage capacitor via the first switch element 10 connected to the selected data signal line 5_n. The voltage is written to the pixel electrode 9 while being accumulated. Here, since the second switch element 14 configuring the pixel charge storage capacitance variable circuit 15 is in a non-selected state, the pixel charge storage capacitance does not include the capacitance of the pixel charge storage capacitor unit 13 and This is only the capacity of the capacity unit 12.
[0123]
The voltage written to the pixel electrode 9 is applied to a liquid crystal cell (liquid crystal capacitance section 11), and the alignment state of liquid crystal molecules changes in the liquid crystal layer in accordance with the potential, thereby modulating light, thereby producing an image. The display is realized. The liquid crystal cell (liquid crystal capacitance section 11) performs display while holding the written voltage until the scanning signal line of the column is selected next.
[0124]
In this case, since the frame frequency is 60 Hz and the charge holding period is relatively short, not so high charge holding characteristics are required. Even if the pixel charge storage capacity is set relatively small, there is no problem in display quality. In addition, the period for writing electric charges to the data signal line 5_n and the pixel electrode 9 is relatively short. However, since both the data signal line charge storage capacity and the pixel charge storage capacity are set relatively small, the current driving capability is low. Even the data signal line driving circuit 42 can easily supply sufficient image data (data signal).
[0125]
Next, as shown in FIG. 4B, the second switch element constituting the pixel charge storage capacitance variable circuit 15 is connected to the variable capacitance signal line 45 at the time of driving by the low frame frequency driving method (frame frequency 15 Hz). 14, and an arbitrary voltage level for selecting the third switch element 23 constituting the data signal line charge storage capacitance variable circuit 18 is applied. At this time, the data signal line driving circuit 41 (analog switch 33a and current amplifier circuit 34a) having a large driving capability is in an active state.
[0126]
When an arbitrary scanning signal line 4_n is selected by the scanning signal line driving circuit 16, the first switch element 10 connected to the scanning signal line 4_n is turned on.
[0127]
At this time, a data signal line 5_n corresponding to the image data is selected by the selected data signal line drive circuit 41, and a voltage (data signal) corresponding to the image data of the video signal is applied to the data signal line 5_n, It is stored in a large-capacity data signal line charge storage capacitor. Here, since the third switch element 23 included in the data signal line charge storage capacitance variable circuit 18 is in the selected state, the large-capacity data signal line charge storage capacitance includes each data signal line 5_n and each pixel. In addition to the capacitance formed between the electrode 9, each scanning signal line 4_n, the Cs line 6, and the counter electrode, the capacitance (Cine 24) of the data signal line charge storage capacitance unit 24 is included.
[0128]
The electric charge stored in the large-capacity data signal line charge storage capacitor is supplied from the data signal line 5_n to the pixel charge storage capacitor units 12 and 13 via the first switch element 10 and stored, and the voltage is stored in the pixel electrode. 9 is written. Here, since the second switch element 14 constituting the pixel charge storage capacitance variable circuit 15 is in the selected state, the pixel charge storage capacitance includes both the pixel charge storage capacitors 12 and 13.
[0129]
The voltage written to the pixel electrode 9 is applied to a liquid crystal cell (liquid crystal capacitance section 11), and the alignment state of liquid crystal molecules changes in the liquid crystal layer in accordance with the potential, thereby modulating light, thereby producing an image. The display is realized. The liquid crystal cell (liquid crystal capacitance section 11) performs display while holding the written voltage until the scanning signal line of the column is selected next.
[0130]
In this case, since the frame frequency is 15 Hz and the charge holding period is relatively long, high charge holding characteristics are required. However, since the pixel charge storage capacitance is set relatively large, the display quality such as “flicker” due to flicker does not occur. In addition, because of the low frame frequency driving method in which a pause period is provided, the charge writing period for the data signal line 5_n and the pixel electrode 9 is the same as that for driving at the frame frequency of 60 Hz, and the charge writing period is relatively short. However, the data signal line driving circuit 41 having a large driving capability can easily supply sufficient image data (data signal) easily within the short period.
[0131]
As described above, according to the liquid crystal display device 40 of the third embodiment, the drive capability of the data sampling circuit can be suppressed to the minimum necessary by variably controlling the pixel charge storage capacitance and the data signal line charge storage capacitance. it can. In addition, when the pixel charge storage capacity is set to be large, the data signal line charge storage capacity is also set to be large, and when the pixel charge storage capacity is set to be small, the data signal line charge storage capacity is also set to be small. In a state where the basic display qualities such as contrast and gradation are respectively satisfied, the power consumption of the data signal line driving circuit which increases in direct proportion to the frame frequency can be significantly reduced. Further, by providing the data signal line charge storage capacitance variable circuit 18 provided for each of the data signal lines 5_n outside the display region 3, a decrease in pixel transmittance (reflectance) and a decrease in display quality such as crosstalk can be prevented. Without inviting, the driving capability of the data sampling circuit can be suppressed to a necessary minimum.
[0132]
In the third embodiment, separate variable capacitance signal lines 45 may be provided for the data signal line drive circuits 41 and 42. In the third embodiment, the Cs line 6 and the variable capacitance signal line 45 are separately provided, and the data signal line driving circuits 41 and 42 are switched by the variable capacitance signal line 45. It can be configured to be used as the line 45.
[0133]
In the first to third embodiments, at least a part of the pixel electrode 9 is formed using a film whose surface has light reflectivity, and at least one of the first switch element 10 and the pixel charge storage capacitance variable circuit 15 is provided. A reflective or semi-transmissive pixel electrode may be formed thereover with an electric insulating layer interposed therebetween. As described above, when the pixel electrode 9 is formed so as to overlap with either the first switch element 10 or the pixel charge storage capacitance variable circuit 15, the area occupied by the pixel electrode 9 is reduced by the first switch element 10 or the pixel. It can be made sufficiently wide without being affected by the occupied area of the charge storage capacitance variable circuit 15. In the case of a reflective pixel electrode, a backlight or the like is not required, so that power consumption can be further reduced, which is extremely suitable as a portable liquid crystal display device.
[0134]
When the pixel electrode 9 is used as a reflective electrode, it is preferable to use a guest-host type liquid crystal capable of performing light modulation without using a polarizing plate as the liquid crystal composition. In this case, by variously changing the dye mixed in the liquid crystal, it is possible to realize a color display without using a color filter in addition to the monochrome display. As described above, by using the guest-host type liquid crystal, a polarizing plate or a color filter having a large light transmission loss becomes unnecessary, and the light use efficiency can be improved.
[0135]
In the first to third embodiments, the data signal line driving circuit and the scanning signal line driving circuit may be configured such that a liquid crystal driving circuit IC such as a shift register type driving circuit is externally provided to the liquid crystal display device. When a P-Si TFT is used as the first switch element 10, for example, the data signal line driving circuit and the scanning signal line driving circuit are formed directly on the same substrate (switch element array substrate) using the P-Si TFT. It is also possible to provide a so-called drive circuit integrated type liquid crystal display device. By forming the P-Si TFT at a process temperature of 600 ° C. or lower, a drive circuit integrated liquid crystal display device can be manufactured using a general glass substrate.
[0136]
Further, in the first to third embodiments, the second switch element 14 of the pixel charge storage capacitance variable circuit 15 and the third switch element 23 of the data signal line charge storage capacitance variable circuit 18 are formed in the same process as the first switch element 10. Thus, it can be manufactured on a switch element array substrate. In addition, as for the data signal line charge storage capacitance variable circuit 18, a separately manufactured circuit can be externally attached to the liquid crystal display device.
[0137]
【The invention's effect】
As described above, according to the present invention, a pixel charge storage capacitance variable circuit that variably controls a pixel charge storage capacitance is provided for each pixel, and a data signal line that variably controls a data signal line charge storage capacitance is provided for each data signal line. By providing the line charge storage capacitance variable circuit, in a display device in which one vertical period is constituted by a scanning period and a vertical retrace period and the frame frequency is appropriately switched in accordance with the supply frequency of the data signal, the driving capability of the sampling circuit is improved. It can be kept to the minimum necessary. Therefore, the power consumption of the data signal line driving circuit, which increases in direct proportion to the frame frequency, can be significantly reduced in a state where the basic display qualities such as brightness, contrast, gradation and the like are respectively satisfied.
[0138]
In addition, by providing a plurality of sampling circuits in the data signal line driving circuit and switching sampling circuits having different driving capacities in accordance with the data signal line charge storage capacity, a normal driving method and a low frame frequency providing an idle period are provided. In a display device that switches between driving methods, or in a display device in which one vertical period is composed of a scanning period and a vertical retrace period, and switches the frame frequency appropriately in accordance with the supply frequency of the data signal, the driving capability of the sampling circuit is required. It can be kept to a minimum. Therefore, the power consumption of the data signal line driving circuit, which increases in direct proportion to the frame frequency, can be significantly reduced in a state where the basic display qualities such as brightness, contrast, gradation and the like are respectively satisfied.
[0139]
Further, by providing a plurality of data signal line driving circuits having different driving capacities and switching the data signal line driving circuits having different driving capacities in accordance with the data signal line charge storage capacity, a normal driving method and a low period in which a pause period is provided can be provided. In a display device that switches between frame frequency driving methods or a display device in which one vertical period is composed of a scanning period and a vertical retrace period, and switches the frame frequency appropriately in accordance with the supply frequency of the data signal, the driving capability of the sampling circuit is reduced. It can be kept to the minimum necessary. Therefore, the power consumption of the data signal line driving circuit, which increases in direct proportion to the frame frequency, can be significantly reduced in a state where the basic display qualities such as brightness, contrast, gradation and the like are respectively satisfied.
[0140]
Further, by providing the data signal line charge storage capacitance variable circuit outside the display area, the driving capability of the sampling circuit can be reduced to the minimum necessary without lowering the pixel transmittance (reflectance) and lowering the display quality such as crosstalk. Can be minimized. Therefore, the power consumption of the data signal line driving circuit, which increases in direct proportion to the frame frequency, can be significantly reduced in a state where the basic display qualities such as brightness, contrast, gradation and the like are respectively satisfied.
[0141]
Furthermore, when the pixel charge storage capacity is set large, the data signal line charge storage capacity is also large, and when the pixel charge storage capacity is set small, the data signal line charge storage capacity is also set small. In the state where each of the basic display qualities is satisfied, the power consumption of the data signal line driving circuit, which increases in direct proportion to the frame frequency, can be significantly reduced.
[0142]
Further, at least a part of the pixel electrode is formed of a film having a light reflective surface, and is formed on at least one of the pixel switch element and the pixel charge storage capacitance variable circuit via an electrical insulating layer. Thus, a reflective display device that does not require a backlight, or a transflective type that can be used as a transmissive type by turning on a backlight when ambient light is small and a backlight when there is little ambient light. It can be used as a display device. Therefore, the power consumption can be further reduced.
[0143]
Further, at least one of the scan signal line drive circuit, the data signal line drive circuit, and the data signal line charge storage capacitance variable circuit is integrally formed using the same material as the pixel portion switch element, whereby the device The size can be reduced.
[Brief description of the drawings]
FIG. 1 is an equivalent circuit diagram illustrating a schematic configuration of a liquid crystal display device according to a first embodiment of the present invention.
FIGS. 2A and 2B are timing charts showing the operation of the liquid crystal display device of FIG.
FIG. 3 is an equivalent circuit diagram illustrating a schematic configuration of a liquid crystal display device according to a second embodiment of the present invention.
FIGS. 4A and 4B are timing charts showing the operation of the liquid crystal display device shown in FIGS. 3 and 5;
FIG. 5 is an equivalent circuit diagram illustrating a schematic configuration of a liquid crystal display device according to a third embodiment of the present invention.
FIG. 6 is an equivalent circuit diagram showing a configuration of a main part of a conventional general liquid crystal display device.
[Explanation of symbols]
1,30,40 liquid crystal display device
2 Switch element array substrate
3 Display area
4_n scanning signal line
5_n data signal line
6. Charge storage capacitor electrode line (Cs line)
7 Variable capacity signal line
8 Pixel section
9 Pixel electrode
10 First switch element
11 Liquid crystal cell (liquid crystal capacitor)
12, 13 pixel charge storage capacity
14 Second switch element
15 Pixel charge storage capacitance variable circuit
16 Scanning signal line drive circuit
17, 31, 41, 42 data signal line drive circuit
18 Data signal line charge storage capacitance variable circuit
19, 33a, 33b Analog switch
20, 32, 43, 44 Data sampling circuit
21, 34a, 334b Current amplifier circuit
22, 46 shift register
23 Third switch element
24 Data signal line charge storage auxiliary capacitance (Cine)

Claims (19)

走査信号が供給される複数の走査信号線と、データ信号が供給される複数のデータ信号線とが互いに交叉して配置され、両信号線の交叉部毎に画素部がそれぞれ配置され、該走査信号が該複数の走査信号線に供給され、該走査信号が供給された画素部毎に該データ信号を該データ信号線を介して供給することにより画面表示する表示装置において、
第１容量可変信号に基づいて各画素部の画素電荷蓄積容量を制御する画素電荷蓄積容量可変回路と、第２容量可変信号に基づいて各データ信号線のデータ信号線電荷蓄積容量を制御するデータ信号線電荷蓄積容量可変回路とを備えた表示装置。A plurality of scanning signal lines to which a scanning signal is supplied and a plurality of data signal lines to which a data signal is supplied are arranged so as to cross each other, and a pixel portion is arranged at each intersection of both signal lines. In a display device in which a signal is supplied to the plurality of scanning signal lines, and the data signal is supplied through the data signal line to each of the pixel units to which the scanning signal is supplied, to display a screen,
A pixel charge storage capacity variable circuit that controls a pixel charge storage capacity of each pixel unit based on a first capacity variable signal, and data that controls a data signal line charge storage capacity of each data signal line based on a second capacity variable signal A display device comprising: a signal line charge storage capacitance variable circuit. 走査信号線駆動回路から走査信号が供給される複数の走査信号線と、データ信号線駆動回路からデータ信号が供給される複数のデータ信号線とが互いに交叉して配置され、両信号線にて囲まれる格子状の領域毎に画素部が配置され、
該画素部は、該両信号線の交叉部近傍に設けられた画素部スイッチ素子を介して該データ信号線に電気的接続可能とされ、該画素部スイッチ素子の制御端子は該走査信号線に接続され、
該走査信号線に供給される走査信号によって該画素部スイッチ素子が周期的に選択されて導通状態になり、前記データ信号線電荷蓄積容量に蓄積された電荷が該データ信号線から導通状態の画素部スイッチ素子を介して、該画素部の画素電極と対向電極との間に表示媒体が挟持された表示媒体容量に供給される請求項１記載の表示装置。A plurality of scanning signal lines to which a scanning signal is supplied from a scanning signal line driving circuit and a plurality of data signal lines to which a data signal is supplied from a data signal line driving circuit are arranged so as to cross each other. A pixel portion is arranged for each of the surrounded grid-like regions,
The pixel portion is electrically connectable to the data signal line via a pixel portion switching element provided near an intersection of the two signal lines, and a control terminal of the pixel portion switching element is connected to the scanning signal line. Connected
The pixel portion switch element is periodically selected by a scan signal supplied to the scan signal line to be in a conductive state, and the charge accumulated in the data signal line charge storage capacitor is switched from the data signal line to a pixel in a conductive state. 2. The display device according to claim 1, wherein the display device is supplied to a display medium capacitor having a display medium sandwiched between a pixel electrode and a counter electrode of the pixel unit via a unit switch element. 3. 前記画素電荷蓄積容量可変回路は、二つの画素電荷蓄積容量部と画素電荷蓄積容量用スイッチ素子とを有し、前記画素部スイッチ素子から該画素電荷蓄積容量用スイッチ素子を介して該二つの画素電荷蓄積容量部の一方に電荷供給可能とされ、該画素部スイッチ素子に該二つの画素電荷蓄積容量部の他方が接続され、該画素電荷蓄積容量用スイッチ素子の制御端子に第１容量可変信号線が接続された請求項１記載の表示装置。The pixel charge storage capacitance variable circuit has two pixel charge storage capacitance units and a pixel charge storage capacitance switch element, and the two pixels are switched from the pixel unit switch element through the pixel charge storage capacitance switch element. A charge can be supplied to one of the charge storage capacitance units, the other of the two pixel charge storage capacitance units is connected to the pixel unit switch element, and a first capacitance variable signal is connected to a control terminal of the pixel charge storage capacitance switch element. The display device according to claim 1, wherein the lines are connected. 前記データ信号線電荷蓄積容量可変回路は、データ信号線電荷蓄積容量部とデータ信号線電荷蓄積容量用スイッチ素子とを有し、前記データ信号線から該データ信号線電荷蓄積容量用スイッチ素子を介してデータ信号線電荷蓄積容量部に電荷供給可能とされ、該データ信号線電荷蓄積容量用スイッチ素子の制御端子に第２容量可変信号線が接続された請求項１または３記載の表示装置。The data signal line charge storage capacitor variable circuit includes a data signal line charge storage capacitor unit and a data signal line charge storage capacitor switch element, and is connected to the data signal line via the data signal line charge storage capacitor switch element. 4. The display device according to claim 1, wherein a charge can be supplied to the data signal line charge storage capacitor section, and a second capacitance variable signal line is connected to a control terminal of the data signal line charge storage capacitor switch element. 前記第１容量可変信号線および第２容量可変信号線は共通接続されており、前記第１容量可変信号および第２容量可変信号は、フレーム周波数に応じて出力電圧レベルが変化する同一の容量可変信号である請求項３または４記載の表示装置。The first variable capacitance signal line and the second variable capacitance signal line are commonly connected, and the first variable capacitance signal and the second variable capacitance signal have the same variable capacitance whose output voltage level changes according to a frame frequency. 5. The display device according to claim 3, wherein the display device is a signal. 前記データ信号線駆動回路は、電流駆動能力の異なる複数のサンプリング回路を有し、前記データ信号線電荷蓄積容量に応じて該複数のサンプリング回路から一つを選択する第１選択手段を有する請求項２記載の表示装置。The data signal line drive circuit includes a plurality of sampling circuits having different current driving capacities, and a first selection unit that selects one of the plurality of sampling circuits according to the data signal line charge storage capacity. 2. The display device according to 2. 前記データ信号線駆動回路として、電流駆動能力の異なる複数のデータ信号線駆動回路が設けられ、前記データ信号線荷蓄積容量に応じて該複数のデータ信号線駆動回路から一つを選択する第２選択手段を有する請求項２記載の表示装置。A plurality of data signal line drive circuits having different current driving capacities are provided as the data signal line drive circuits, and one of the plurality of data signal line drive circuits is selected from the plurality of data signal line drive circuits according to the data signal line load storage capacity. 3. The display device according to claim 2, further comprising a selection unit. 前記データ信号線電荷蓄積容量可変回路は表示領域外に設けられている請求項１記載の表示装置。2. The display device according to claim 1, wherein the data signal line charge storage capacitance variable circuit is provided outside a display area. 前記画素電荷蓄積容量可変回路および前記データ信号線電荷蓄積容量可変回路は、該画素電荷蓄積容量およびデータ信号線電荷蓄積容量が共に大きいかまたは、該画素電荷蓄積容量およびデータ信号線電荷蓄積容量が共に小さいように設定制御される請求項１記載の表示装置。The pixel charge storage capacitance variable circuit and the data signal line charge storage capacitance variable circuit may be configured such that the pixel charge storage capacitance and the data signal line charge storage capacitance are both large or the pixel charge storage capacitance and the data signal line charge storage capacitance are large. The display device according to claim 1, wherein the setting is controlled so that both are small. 前記画素電極の一部は、前記画素部スイッチ素子および前記画素電荷蓄積容量可変回路の少なくとも一方上に電気絶縁層を介して形成され、表面が光反射性を有する膜から構成されている請求項２記載の表示装置。A part of the pixel electrode is formed on at least one of the pixel unit switch element and the pixel charge storage capacitance variable circuit via an electric insulating layer, and the surface is formed of a film having light reflectivity. 2. The display device according to 2. 前記走査信号線駆動回路、前記データ信号線駆動回路および前記データ信号線電荷蓄積容量可変回路の少なくとも一つは、前記画素部スイッチ素子と同じ材料を用いて一体的に形成される請求項２記載の表示装置。3. The scanning signal line drive circuit, the data signal line drive circuit, and at least one of the data signal line charge storage capacitance variable circuits are integrally formed using the same material as the pixel unit switch element. Display device. 前記スイッチ素子は薄膜トランジスタからなる請求項１記載の表示装置。The display device according to claim 1, wherein the switch element comprises a thin film transistor. 前記スイッチ素子は多結晶シリコン薄膜トランジスタからなる請求項１２記載の表示装置。13. The display device according to claim 12, wherein the switch element is made of a polycrystalline silicon thin film transistor. 前記スイッチ素子は６００度以下のプロセス温度で作製されている請求項１記載の表示装置。The display device according to claim 1, wherein the switch element is manufactured at a process temperature of 600 degrees or less. 請求項１〜１４の何れかに記載の表示装置における駆動方法であって、表示画像の種類に応じて画面を書き換える周期を切替制御する表示装置の駆動方法。The method for driving a display device according to claim 1, wherein the display device is controlled to switch a cycle of rewriting a screen according to a type of a display image. １垂直期間が走査期間と垂直帰線期間とから構成され、かつデータ信号の供給周波数に合わせてフレーム周波数を切替制御する請求項１５記載の表示装置の駆動方法。16. The method according to claim 15, wherein one vertical period includes a scanning period and a vertical blanking period, and controls switching of a frame frequency in accordance with a supply frequency of a data signal. 前記画素電荷蓄積容量可変回路および前記データ信号線電荷蓄積容量可変回路によって、前記フレーム周波数が高いときには該画素電荷蓄積容量およびデータ信号線電荷蓄積容量を小さく、前記フレーム周波数が低いときには、該画素電荷蓄積容量および該データ信号線電荷蓄積容量を大きく設定制御する請求項１６記載の表示装置の駆動方法。The pixel charge storage capacitance variable circuit and the data signal line charge storage capacitance variable circuit reduce the pixel charge storage capacitance and the data signal line charge storage capacitance when the frame frequency is high, and reduce the pixel charge when the frame frequency is low. 17. The display device driving method according to claim 16, wherein the storage capacitance and the data signal line charge storage capacitance are set and controlled to be large. １垂直期間が走査期間と垂直帰線期間とから構成される通常駆動方法と、１垂直期間が走査期間と該走査期間よりも長い休止期間とから構成される低フレーム周波数駆動方法とを切り替えて画面表示する請求項１５記載の表示装置の駆動方法。Switching between a normal driving method in which one vertical period includes a scanning period and a vertical blanking period, and a low frame frequency driving method in which one vertical period includes a scanning period and a pause period longer than the scanning period. The method for driving a display device according to claim 15, wherein a screen is displayed. 前記画素電荷蓄積容量可変回路および前記データ信号線電荷蓄積容量可変回路によって、前記通常駆動方法による駆動時には、該画素電荷蓄積容量およびデータ信号線電荷蓄積容量を小さく、前記低フレーム周波数駆動方法による駆動時には、該画素電荷蓄積容量およびデータ信号線電荷蓄積容量を大きく設定制御する請求項１８記載の表示装置の駆動方法。The pixel charge storage capacitance and the data signal line charge storage capacitance are reduced during driving by the normal driving method by the pixel charge storage capacitance variable circuit and the data signal line charge storage capacitance variable circuit. 19. The driving method of a display device according to claim 18, wherein the pixel charge storage capacitance and the data signal line charge storage capacitance are set and controlled to be large at times.
JP2002201867A 2002-07-10 2002-07-10 Display device and driving method thereof Expired - Fee Related JP4433660B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002201867A JP4433660B2 (en) 2002-07-10 2002-07-10 Display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002201867A JP4433660B2 (en) 2002-07-10 2002-07-10 Display device and driving method thereof

Publications (2)

Publication Number Publication Date
JP2004045662A true JP2004045662A (en) 2004-02-12
JP4433660B2 JP4433660B2 (en) 2010-03-17

Family

ID=31708266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002201867A Expired - Fee Related JP4433660B2 (en) 2002-07-10 2002-07-10 Display device and driving method thereof

Country Status (1)

Country Link
JP (1) JP4433660B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120028833A (en) * 2010-09-15 2012-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid crystal display device
WO2013125405A1 (en) * 2012-02-20 2013-08-29 シャープ株式会社 Drive device and display device
EP2306443B1 (en) * 2009-09-07 2014-04-30 Samsung Display Co., Ltd. Organic light emitting display and method of driving the same
US9805676B2 (en) 2012-11-28 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Display device
US9852703B2 (en) 2009-12-25 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
WO2018178792A1 (en) * 2017-03-27 2018-10-04 株式会社半導体エネルギー研究所 Display system
CN109830205A (en) * 2019-04-17 2019-05-31 京东方科技集团股份有限公司 A kind of array substrate, its driving method, display panel and display device
WO2023124301A1 (en) * 2021-12-29 2023-07-06 京东方科技集团股份有限公司 Driving method and apparatus for light-emitting substrate, and driving chip and time sequence control plate
JP7470797B2 (en) 2020-08-03 2024-04-18 シャープ株式会社 Display device and driving method thereof

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2306443B1 (en) * 2009-09-07 2014-04-30 Samsung Display Co., Ltd. Organic light emitting display and method of driving the same
US8902207B2 (en) 2009-09-07 2014-12-02 Samsung Display Co., Ltd. Organic light emitting display with brightness control and method of driving the same
US9852703B2 (en) 2009-12-25 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
US10255868B2 (en) 2009-12-25 2019-04-09 Semiconductor Energy Laboratory Co., Ltd. Method for driving liquid crystal display device
KR101975742B1 (en) * 2010-09-15 2019-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid crystal display device
US8953112B2 (en) 2010-09-15 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR20120028833A (en) * 2010-09-15 2012-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid crystal display device
KR101394105B1 (en) 2010-09-15 2014-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device
WO2013125405A1 (en) * 2012-02-20 2013-08-29 シャープ株式会社 Drive device and display device
US9805676B2 (en) 2012-11-28 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2018178792A1 (en) * 2017-03-27 2018-10-04 株式会社半導体エネルギー研究所 Display system
CN109830205A (en) * 2019-04-17 2019-05-31 京东方科技集团股份有限公司 A kind of array substrate, its driving method, display panel and display device
CN109830205B (en) * 2019-04-17 2022-05-20 京东方科技集团股份有限公司 Array substrate, driving method thereof, display panel and display device
JP7470797B2 (en) 2020-08-03 2024-04-18 シャープ株式会社 Display device and driving method thereof
WO2023124301A1 (en) * 2021-12-29 2023-07-06 京东方科技集团股份有限公司 Driving method and apparatus for light-emitting substrate, and driving chip and time sequence control plate

Also Published As

Publication number Publication date
JP4433660B2 (en) 2010-03-17

Similar Documents

Publication Publication Date Title
JP3630489B2 (en) Liquid crystal display
US6795066B2 (en) Display apparatus and driving method of same
KR101037554B1 (en) Active matrix display device and driving method of the same
JP5019668B2 (en) Display device and control method thereof
KR100570317B1 (en) Display device, display system and method for driving the display device
US20020063671A1 (en) Active matrix liquid crystal display devices
US10997933B2 (en) Display device
KR20020022005A (en) Display apparatus
KR20010062655A (en) Display device
US20030063048A1 (en) Active matrix display device and data line switching circuit, switching section drive circuit, and scanning line drive circuit thereof
JP2005018088A (en) Liquid crystal display device
JP2012088737A (en) Display device
JP3305931B2 (en) Liquid crystal display
JP4433660B2 (en) Display device and driving method thereof
CN108806629B (en) Pixel unit, driving method thereof and display panel
JP4709532B2 (en) Liquid crystal display device
CN101295462A (en) Electronic system having display panel
JPH09243995A (en) Active matrix array, liquid crystal display device and its drive method
JP4115099B2 (en) Display device
JP2004333879A (en) Driving circuit for single pixel of translucent lcd
JPH09243996A (en) Liquid crystal display device, liquid crystal display system and computer system
JP2004126199A (en) Display circuit structure for liquid crystal display
JP3863729B2 (en) Display device
JP2003177717A (en) Display device
US7095389B2 (en) Active matrix display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091221

R150 Certificate of patent or registration of utility model

Ref document number: 4433660

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140108

Year of fee payment: 4

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

LAPS Cancellation because of no payment of annual fees